JP2008288273A - Cof用配線基板とその製造方法、並びに半導体装置 - Google Patents

Cof用配線基板とその製造方法、並びに半導体装置 Download PDF

Info

Publication number
JP2008288273A
JP2008288273A JP2007129587A JP2007129587A JP2008288273A JP 2008288273 A JP2008288273 A JP 2008288273A JP 2007129587 A JP2007129587 A JP 2007129587A JP 2007129587 A JP2007129587 A JP 2007129587A JP 2008288273 A JP2008288273 A JP 2008288273A
Authority
JP
Japan
Prior art keywords
cof
wiring
heat radiating
wiring board
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007129587A
Other languages
English (en)
Other versions
JP4983386B2 (ja
Inventor
Shigeki Ogawa
茂樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Package Materials Co Ltd
Original Assignee
Sumitomo Metal Mining Package Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Package Materials Co Ltd filed Critical Sumitomo Metal Mining Package Materials Co Ltd
Priority to JP2007129587A priority Critical patent/JP4983386B2/ja
Publication of JP2008288273A publication Critical patent/JP2008288273A/ja
Application granted granted Critical
Publication of JP4983386B2 publication Critical patent/JP4983386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】高い放熱性を有するCOF用配線基板を提供する。
【解決手段】絶縁フィルム1の片側の面に、搭載される半導体素子7の表面に設けられた電極パッドと接合するためのインナーリード11と、COFを搭載する外部基板の端子と接合するためのアウターリード12とを有する配線13が設けられたCOF用配線基板の、半導体チップ7が搭載される予定の領域14内で、インナーリード11が存在しない部分に、放熱板15が配置されている。
【選択図】図1

Description

本発明は、各種電気機器に使用する半導体パッケージ用配線基板に関し、特に薄型ディプレイなどに使用されるCOF(Chip on Film)に使用される配線基板及びその製造方法に関する。
近年、電子機器の小型化、軽量化、高機能化はめざましく、半導体素子の実装方法にもより高密度の実装が可能な方法の提案がされ、一部が実施されている。こうした実装方法の一つにCOFがあり、主として液晶ディスプレイのドライバ半導体パッケージとして用いられている。
COFとは、半導体素子をフィルムキャリアテープ上に直接搭載するものであり、用いるフィルムキャリアテープをCOF用配線基板という。このCOF用配線基板は、ポリイミドフィルム等の絶縁フィルムの片面に金属配線が形成された薄型フィルム基板である。COF用配線基板の主な構成は半導体素子が搭載されるエリアと、半導体素子の電極パッドと接合するためのインナーリードと、外部と接続するためのアウターリードとを有する配線等で構成されている。
従来のCOF用配線基板の配線パターンを図6に例示した。このような配線パターンを有するCOF用配線基板は、例えば図7に示す方法で製造される。
先ず、図7(a)に示すように、ポリイミドフィルム1と銅箔2とからなる基材の銅箔2の表面にフォトレジスト層3を形成する。
次に、形成されたフォトレジスト層3にマスク(図示せず)を介して紫外線を照射し所望のパターンに感光させる(図7(b))。
次に、フォトレジスト層を現像し、フォトレジストパターン4を形成する(図7(c))。
次に、フォトレジストパターン4の開口部に露出する銅箔をエッチングして、銅配線パターン5を形成し、その後フォトレジストパターンを除去する(図7(d))。
次に、銅配線パターン5の表面に、半導体素子の電極パッドと接合するためのSn、Au等のめっき層6を形成する(図7(e))。
最後に、インナーリードとアウターリードを露出させて所望の保護レジスト膜を形成する(図示せず)。
このようにして製造されたCOF用配線基板に半導体素子7を搭載するには、半導体素子7の電極パッドに形成されたバンプ8とCOF用配線基板のインナーリード9とを接合することにより行い、その後、ポリイミドフィルム1と半導体素子7との間の空間を樹脂10により封止して図8に示すような半導体装置を得る。
COFに限らず、半導体装置では、半導体素子の作動により多量の熱が発生する。この熱は、一部が半導体素子の裏面(電極パットがある面を表面としている)から周囲環境へ放出され、一部が半導体素子と接合されているインナーリードを伝って半導体装置を搭載しているプリント配線板等へ伝熱されて、プリント配線板より周囲環境へ放熱され、更に、残部が半導体素子の表面から封止樹脂と絶縁フィルムとを介して周囲環境へ放熱される。この放熱が不十分な場合、蓄積された熱により半導体素子が動作不良を起こす。従って、半導体素子が発生する熱を如何に効率よく放熱させるかは半導体装置にとっては重要な問題となる。
従来のCOF用配線基板は、半導体素子の表面が封止樹脂とポリイミドフィルムという金属に比べて熱伝導率の低い材質で覆われた構造を採っており、半導体素子表面からの放熱効率は一般に低いものとなっている。また、半導体素子の作動により発生した熱は発生点より平面的に分散しにくく、局所的に温度が高くなりやすいといった問題がある。
特に近年のディスプレイの大型化、高解像度化によって、半導体素子の駆動電圧ならびに動作周波数は高くなり、これによって半導体素子の発熱量は大きく増加してきている。加えて、COF用配線基板の配線の微細化要求によって、インナーリードの幅は、例えば15μmと細くなり、インナーリードを経由する放熱の効率は低下してきている。これらのことから、半導体装置の放熱対策がより深刻な問題となってきている。
従来、このような半導体装置の放熱効率を構造的に改善すべく提案されたものとして、絶縁フィルムと、この絶縁フィルムの一方の面上に配置された配線と、上記絶縁フィルムの上記一方の面に対向するように配置された一つまたは複数の半導体素子と、上記絶縁体フィルムの他方の面上に配置された放熱部材とを備えた半導体装置がある(特許文献1の段落0021参照)。即ち、特許文献1が提案するCOFは、ポリイミドフィルムを介在して半導体チップの電極パッド側に放熱板を配設することで、当該ポリイミドフィルムを介した放熱性を改善させるものである。
この構造は半導体素子よりも大きな放熱板を設置することができ、より大きな放熱板を用いることでより良好な放熱性を得やすいという利点がある。しかしながら、放熱板を配置させることによりCOFの厚みと重量とが増加してしまい、COFの小型化、軽量化の流れに逆行するものとなっている。さらには、COF用配線基板の製造工程で、新たに放熱板を配設する工程を付加しなければならず、コストアップの要因となっている。
特開2006−108356号公報
本発明は、COFに求められる小型化、軽量化の要求を満たし、且つ、前記放熱板の配設のような新たな工程の付加を必要とせずに、高い放熱性を有するCOF用配線基板とその製造方法の提供と、本発明のCOF用配線基板を用いたCOFの提供を目的とする。
上記目的を達成するため、本第1の発明によるCOF用配線基板は、絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドに接合するためのインナーリードと、外部基板に接合するためのアウターリードとを有しており、前記半導体素子が搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、かつ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されており、かつ前記第1と第2の放熱板が連結されているCOF用配線基板において、少なくとも前記第1と第2の放熱板の何れかに複数個の開口が設けられていることを特徴とする。
また、本第2の発明によるCOF用配線基板は、絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドと接合するためのインナーリードと、外部基板に接合するためのアウターリードっとを有しており、前記半導体素子が搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、かつ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されているCOF用配線基板において、前記第2の放熱板が配線と連結されていることを特徴とする。この場合、半導体素子に電流の流れない端子を設けて配線と接続し、その配線を第2の放熱板に連結するようにしても良い。
本第3の発明によれば、少なくとも前記第1と第2の放熱板の何れかに複数個の開口が設けられていることを特徴とする。この開口は、開口前よりも放熱板の表面積が大きくなれば形状と配置は問わない。
また、本第4の発明によるCOF用配線基板は、絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドと接合するためのインナーリードと、外部基板に接合するためのアウターリードを有しており、前記半導体チップが搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、且つ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されており、かつ前記第1と第2の放熱板が連結されているCOF用配線基板において、少なくとも前記第2の放熱板の一部がソルダーレジストで覆われずに金属部分が露出していることを特徴とする。
また、本第5の発明によるCOF用配線基板の製造方法は、絶縁フィルムの片側の面に、搭載される半導体素子表面に設けられた電極パッドと接合するためのインナーリードと、COFを搭載する外部基板の端子と接合するためのアウターリードとを有する配線が設けられたCOF用配線基板において、前記半導体素子が搭載されるべき領域内で、インナーリードが存在しない部分に第1の放熱板が配置されていることを特徴とするCOF用配線基板を製造するに際し、前記第1の放熱板と、第2の放熱板と、インナーリードとアウターリードとを含む配線とを、サブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成することを特徴とする。
また、本第6の発明による半導体装置は、前記本第1乃至第4の何れかの発明によるCOF用配線基板を用いて作成されている。
本発明に係るCOF用配線基板によれば、熱の発生が最も大きい半導体素子の直下の第1の放熱板で受けた熱は、この放熱板と接合した配線領域外に設けた第2の放熱板に伝わり、第2の放熱板の露出した表面から周辺雰囲気に熱を放出するので、放熱効果が高い。また、本発明によれば、放熱板に複数の開口が設けられているから、実質上放熱板の表面積が増大した結果となり、より一層良好な放熱効果が得られる。従って、本発明のCOF用配線基板は従来のものよりも放熱効果が高く、本発明のCOF用配線基板を用いれば放熱効果の高いCOFを得ることができる。加えて、放熱板に開口部が設けられていることから、開口部が設けられていない放熱板を用いた場合より、COF用配線基板に残留する応力が緩和されるという利点がある。
また、本発明の方法によれば、第1及び第2の放熱板と、インナーリードとアウターリードとを有する配線とを、用いるマスクを変更することによりサブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成できる。このために、従来のCOF用配線基板製造工程に、放熱板に開口を設けるための穿孔工程を付加するだけで済み、従って、従来と同程度の製造コストで済み、経済性を損なうことなく、放熱性の良いCOF用配線基板を提供できる。
図1は、本発明の一実施形態によるCOF用配線基板の配線部のパターンを示している。
図1において、11はインナーリード、12はアウターリード、13はフォトレジスト12を有する配線、一点鎖線で囲まれた部分14は半導体素子が搭載されるべき領域、15は領域14の中央部(インナーリード11が配置されていない部分)に設けられた第1の放熱板、16は領域14の範囲外で配線13が存在しない範囲に設けられていて第1の放熱板に連結された第2の放熱板である。
次に、図2を参照して上記COF用配線基板の製造方法の一例を説明する。
まず図2(a)に示すように厚さ5〜15μmの銅層2を形成したポリイミドフィルム1の銅層面に感光性樹脂をコーティングしてフォトレジスト層3を形成する。
次に、形成されたフォトレジスト層3に図1に示した配線部と第1及び第2の放熱板部に対応するパターンを有するマスクを介して紫外線を照射し、所望のパターンに感光させる(図2(b))。
次に、従来のCOF用配線基板の製造方法と同様にフォトレジスト層3を現像し、フォトレジストパターン4を形成する(図2(c))。
次に、フォトレジストパターン4の開口部に露出する銅層部分をエッチングして、銅配線パターン5を形成し、その後フォトレジストパターン4を除去して図1に示した配線基板を得る(図2(d))。
次に、銅配線パターン5の表面即ち配線部のインナーリード部とアウターリード部に錫等のめっき層6を形成する(図2(e))。
その後、半導体素子搭載予定部即ち第1の放熱板15の部分とアウターリード部と第2の放熱板16の部分を露出させるように、ソルダーレジスト(日立化成工業(株)製SN−9000)を図3に示した如きスクリーンを用いスクリーン印刷にて形成した。ソルダーレジストとしては、エポキシ系樹脂やポリイミド系樹脂があるが、特に指定はない。
次に、再び図2を参照して、上記COF用配線基板の製造方法の他の例を簡単に説明する。
先ずスパッタリングによって1μm以下の厚さの金属層をポリイミドフィルム1上に形成する。金属層2としては、ニッケル合金層の上に銅を堆積したものを用いる。次に、この上に感光性樹脂をコーティングし、フォトマスクを用いて露光現像し、銅めっきにより厚さ4〜15μmの配線13および放熱板15,16を形成する。感光樹脂の剥離及びスパッタリングによって形成された金属層のうち配線13および放熱板15,16以外の部分をエッチングにより溶解させる。次に、金属部分に錫めっきを行う。その後、半導体素子の電極との接合部分および第二の放熱板16となるべき部分を露出するようにソルダーレジストを形成する。ソルダーレジストは、日立化成工業(株)製SN−9000をスクリーン印刷にて形成した。
なお、上記の実施例は、サブトラクティブ法により本発明のCOF用配線基板を製造するものであるが、公知のアディティブ法やセミアディティブ法でも同様に製造できることはいうまでもない。
図4は、本発明の他の実施形態によるCOF用配線基板の配線部のパターンを示している。
この実施形態は、第1の放熱板15と第2の放熱板16に複数の開口15'及び16'がそれぞれ設けられている点で上述の実施形態とは異なるが、その他の構成は上述の実施形態と同じであるので、同一部分には同一符号を付すに留め、それらについての説明は省略する。この実施形態のCOF用配線基板も実質上上述の実施形態のもと同様の工程を経て製作されるが、最終工程として周知の穿孔技術による適宜の穿孔工程が付加される点で第一の実施形態とは異なる。
この実施形態によれば、多数の開口15'及び16'を介して放熱が行われるので、放熱効果が一層改善されるという利点がある。なお、これら多数の開口は、第1の放熱板15と第2の放熱板16の何れか一方に設けられても良い。
図5は、本発明の更に他の実施形態によるCOF用配線基板の配線部のパターンを示している。
この実施形態は、第2の放熱板17が配線13の一つと一体に形成されている点で上述の他の形態とは異なるが、その他の構成は上述の実施形態と同じであるので、同一部分には同一符号を付すに留め、それらについての説明は省略する。この実施形態のCOF用配線基板も、第2の放熱板17が配線13の一つと一体に形成される点をの除いて、既述の実施形態のもと同様の工程を経て製作されるので、これ以上の説明は省略する。
この実施形態によれば、多数の開口15'及び17'と配線13を介して放熱が行われるので、放熱効果がより一層改善されるという利点がある。
放熱板15,16及び17に多数の開口を設けたことによる作用効果は上述の通りであるが、この開口の形状及び大きさは適宜選定することが可能であり、開口の一辺の長さ又は直径の2倍の間隔で開口を複数配置した場合、下表1に示す様に開口前よりも放熱のための表面積を大きくすることが可能である。
Figure 2008288273
本発明の第一の実施形態によるCOF用配線基板の配線部と放熱板部のパターンを示す平面図である。 図1に示したCOF用配線基板の製造方法の一例を説明するための工程図である。 スクリーン印刷に用いられるスクリーンの平面図である。 本発明の第二の実施形態によるCOF用配線基板の配線部と放熱板部のパターンを示す平面図である。 本発明の第三の実施形態によるCOF用配線基板の配線部と放熱板部のパターンを示す平面図である。 従来のCOF用配線基板の配線パターンを例示した平面図である。 図5に示す従来のCOF用配線基板の製造工程の主要工程部分を示す断面図である。 従来のCOF用配線基板に半導体素子を搭載した状態の拡大断面図である。
符号の説明
1 ポリイミドフィルム
2 銅箔
3 フォトレジスト層
4 フォトレジストパターン
5 銅配線パターン
6 めっき層
7 半導体素子
8 バンプ
9、11 インナーリード
10 樹脂封止
12 アウターリード
13 配線
14 半導体素子が搭載される予定の領域
15 第1の放熱板
15’,16’,17' 開口
16,17 第2の放熱板B

Claims (6)

  1. 絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドに接合するためのインナーリードと、外部基板に接合するためのアウターリードとを有しており、前記半導体素子が搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、かつ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されており、かつ前記第1と第2の放熱板が連結されているCOF用配線基板において、少なくとも前記第1と第2の放熱板の何れかに複数個の開口が設けられていることを特徴とするCOF用配線基板。
  2. 絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドと接合するためのインナーリードと、外部基板に接合するためのアウターリードとを有しており、前記半導体素子が搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、かつ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されているCOF用配線基板において、前記第2の放熱板が配線と連結されていることを特徴とするCOF用配線基板。
  3. 少なくとも前記第1と第2の放熱板の何れかに複数個の開口が設けられていることを特徴とする請求項2に記載のCOF用配線基板。
  4. 絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドと接合するためのインナーリードと、外部基板に接合するためのアウターリードを有しており、前記半導体チップが搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、且つ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されており、かつ前記第1と第2の放熱板が連結されているCOF用配線基板において、少なくとも前記第2の放熱板の一部がソルダーレジストで覆われずに金属部分が露出していることを特徴とするCOF用配線基板。
  5. 絶縁フィルムの片側の面に、搭載される半導体素子表面に設けられた電極パッドと接合するためのインナーリードと、COFを搭載する外部基板の端子と接合するためのアウターリードとを有する配線が設けられたCOF用配線基板において、前記半導体素子が搭載されるべき領域内で、インナーリードが存在しない部分に第1の放熱板が配置されていることを特徴とするCOF用配線基板を製造するに際し、前記第1の放熱板と、第2の放熱板と、インナーリードとアウターリードとを含む配線とを、サブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成することを特徴とするCOF用配線基板の製造方法。
  6. 請求項1乃至4の何れかに記載のCOF用配線基板を用いて作成された半導体装置。
JP2007129587A 2007-05-15 2007-05-15 Cof用配線基板 Active JP4983386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007129587A JP4983386B2 (ja) 2007-05-15 2007-05-15 Cof用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007129587A JP4983386B2 (ja) 2007-05-15 2007-05-15 Cof用配線基板

Publications (2)

Publication Number Publication Date
JP2008288273A true JP2008288273A (ja) 2008-11-27
JP4983386B2 JP4983386B2 (ja) 2012-07-25

Family

ID=40147740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007129587A Active JP4983386B2 (ja) 2007-05-15 2007-05-15 Cof用配線基板

Country Status (1)

Country Link
JP (1) JP4983386B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030058A (ja) * 2013-10-30 2014-02-13 Renesas Electronics Corp 半導体装置
WO2014065099A1 (ja) * 2012-10-23 2014-05-01 オリンパス株式会社 撮像装置、内視鏡、半導体装置、及び半導体装置の製造方法
JP2014094237A (ja) * 2012-11-12 2014-05-22 Olympus Corp 撮像装置及び内視鏡
CN104037156A (zh) * 2009-07-15 2014-09-10 瑞萨电子株式会社 半导体装置
JPWO2013051236A1 (ja) * 2011-10-05 2015-03-30 パナソニック株式会社 表示装置
WO2017133127A1 (zh) * 2016-02-04 2017-08-10 京东方科技集团股份有限公司 覆晶薄膜及显示装置
CN107564918A (zh) * 2016-06-30 2018-01-09 三星显示有限公司 显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323525A (ja) * 1999-05-10 2000-11-24 Nec Corp 半導体装置の実装構造、及びその製造方法
JP2003289087A (ja) * 2002-03-28 2003-10-10 Seiko Epson Corp 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2005109254A (ja) * 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置
JP2006196878A (ja) * 2004-12-16 2006-07-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板
JP2008010496A (ja) * 2006-06-27 2008-01-17 Victor Co Of Japan Ltd 実装基板の作製方法
JP2008177402A (ja) * 2007-01-19 2008-07-31 Sharp Corp フレキシブル基板及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323525A (ja) * 1999-05-10 2000-11-24 Nec Corp 半導体装置の実装構造、及びその製造方法
JP2003289087A (ja) * 2002-03-28 2003-10-10 Seiko Epson Corp 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2005109254A (ja) * 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置
JP2006196878A (ja) * 2004-12-16 2006-07-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板
JP2008010496A (ja) * 2006-06-27 2008-01-17 Victor Co Of Japan Ltd 実装基板の作製方法
JP2008177402A (ja) * 2007-01-19 2008-07-31 Sharp Corp フレキシブル基板及び半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037156A (zh) * 2009-07-15 2014-09-10 瑞萨电子株式会社 半导体装置
JPWO2013051236A1 (ja) * 2011-10-05 2015-03-30 パナソニック株式会社 表示装置
WO2014065099A1 (ja) * 2012-10-23 2014-05-01 オリンパス株式会社 撮像装置、内視鏡、半導体装置、及び半導体装置の製造方法
CN104769720A (zh) * 2012-10-23 2015-07-08 奥林巴斯株式会社 摄像装置、内窥镜、半导体装置以及半导体装置的制造方法
JP2014094237A (ja) * 2012-11-12 2014-05-22 Olympus Corp 撮像装置及び内視鏡
JP2014030058A (ja) * 2013-10-30 2014-02-13 Renesas Electronics Corp 半導体装置
WO2017133127A1 (zh) * 2016-02-04 2017-08-10 京东方科技集团股份有限公司 覆晶薄膜及显示装置
US10340215B2 (en) 2016-02-04 2019-07-02 Boe Technology Group Co., Ltd. Chip on film and display device
CN107564918A (zh) * 2016-06-30 2018-01-09 三星显示有限公司 显示装置
KR20180003716A (ko) * 2016-06-30 2018-01-10 삼성디스플레이 주식회사 표시 장치
KR102487061B1 (ko) * 2016-06-30 2023-01-12 삼성디스플레이 주식회사 표시 장치
CN107564918B (zh) * 2016-06-30 2023-06-20 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
JP4983386B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4109707B1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
JP2008205142A (ja) Cof用配線基板とその製造方法、並びに半導体装置
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
JP4983386B2 (ja) Cof用配線基板
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
US9922902B2 (en) Semiconductor device and semiconductor package
JP2008091471A (ja) 半導体内蔵基板及びその製造方法
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
JP2010141055A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP4992532B2 (ja) 放熱基板及びその製造方法
JP2009182227A (ja) 配線回路基板およびその製造方法
JP2007165373A (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2011077305A (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
JP2000138317A (ja) 半導体装置及びその製造方法
JP2009272559A (ja) 配線回路基板およびその製造方法
KR20130121382A (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
JP2006324646A (ja) モジュール基板
JPH11307694A (ja) 半導体装置およびその製造方法
JPH05218606A (ja) 回路装置
JP2007141887A (ja) 半導体装置及びこれを用いたプリント配線板
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法
JP6513918B2 (ja) プリント基板及び回路基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4983386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3