JP2014030058A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014030058A
JP2014030058A JP2013225458A JP2013225458A JP2014030058A JP 2014030058 A JP2014030058 A JP 2014030058A JP 2013225458 A JP2013225458 A JP 2013225458A JP 2013225458 A JP2013225458 A JP 2013225458A JP 2014030058 A JP2014030058 A JP 2014030058A
Authority
JP
Japan
Prior art keywords
wiring
wirings
semiconductor device
group
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013225458A
Other languages
English (en)
Other versions
JP5657767B2 (ja
Inventor
Hidenori Egawa
秀範 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013225458A priority Critical patent/JP5657767B2/ja
Publication of JP2014030058A publication Critical patent/JP2014030058A/ja
Application granted granted Critical
Publication of JP5657767B2 publication Critical patent/JP5657767B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】ICチップの電極と放熱用パターンの間を導体接続できない場合であっても、ICチップと放熱用パターンの間の熱抵抗を下げ、放熱効果を高める。
【解決手段】配線基板10の主面上に形成される導電パターンは、引き出し配線パターン14及び放熱用パターン15を含む。引き出し配線パターン14は、ICチップ11の外部装置に接続される電極111又は外部装置に接続されない電極112に導体を介して接続される。放熱用パターン15は、ICチップ11、パターン12〜14のいずれとも物理的に離間されており、引き出し配線パターン14に比べて大きな表面積を有する。パターン14および15が互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が間隙16を介して噛み合うように配置されている。
【選択図】図3

Description

本発明は、配線基板とこれに搭載されたIC(Integrated Circuit)チップとを有する半導体装置に関し、特に、半導体装置における放熱構造に関する。
液晶ドライバICなどのICチップの動作時の発熱量は増大する傾向にある。ICチップ発熱量の増大傾向は、リジット配線基板を使用した半導体装置に比べて、フレキシブル配線基板を使用した半導体装置において特に顕著である。このため、半導体装置における放熱構造の重要性が高まっている。
フレキシブル配線基板は、可撓性の絶縁フィルム上に配線等の導体層が形成された構造を有する。例えば、絶縁フィルムであるポリイミドフィルムに銅箔を張り合わせることで導体層が形成される。フレキシブル配線基板は、その薄さのために、リジット配線基板に比べて熱容量が小さく機械的強度が弱い。このため、一般的に、フレキシブル配線基板に放熱器(ヒートシンク)等の重い部品を搭載することは難しい。
フレキシブル配線基板を使用する場合の発熱問題に対処するため、特許文献1及び2は、フレキシブル配線基板を使用した半導体装置の1つであるテープキャリアパッケージ(TCP:Tape Career package)の放熱構造を開示している。このうち、特許文献1に開示されたTCPは、以下の構成を有する。すなわち、外部装置との信号入出力に使用される電極とは別に“放熱用の”電極を有するICチップがフレキシブル配線基板に搭載される。また、フレキシブル配線基板の表面には、信号配線パターンから物理的に分離された放熱用導電パターンが形成されている。そして、ICチップの放熱用電極と配線基板の放熱用導電パターンとの間が金バンプ又はハンダ等の導体を介して接続されている。なお、本明細書では、金バンプ及びハンダ等の導体を介して接続することを、「導体接続」と呼ぶ。
特許文献2も、フレキシブル配線基板に搭載されるICチップの放熱のために、フレキシブル配線基板の表面上に放熱用導電パターンを形成することを開示している。しかしながら、特許文献2では、ICチップが有する電極と放熱用導電パターンとの間は接続されていない。具体的には、特許文献2は、ICチップと放熱用導電パターンとの間が物理的に離間するよう配置した構造(特許文献2の図3)と、ICチップと放熱用導電パターンとの間が物理的に接触するよう配置した構造(特許文献2の図6)とを開示している。より具体的に述べると、特許文献2の図3及び6は、ICチップの電極と放熱用導電パターンとの間が導体接続されておらず、かつ、長方形状のICチップの短辺に亘って放熱用導電パターンが対向するように形成された構造を示している。
特開2007−158001号公報 特開2004−111996号公報
上述したように、特許文献1に開示された半導体装置の放熱構造は、フレキシブル配線基板上に形成された放熱用導電パターンとICチップの放熱用電極との間が熱抵抗の小さい導体によって接続された構造を有する。これにより、ICチップと放熱用導電パターンの間の熱抵抗が低下するため、放熱効果の向上が期待できる。しかしながら、ICチップの周囲に電位の異なる端子がバラバラに配置されている場合や、静電気放電(ESD:electro-static discharge)が懸念される場合など、ICチップの電極と放熱用導電パターンの間を導体接続できないケースも多い。例えば、ICチップが液晶表示パネルを駆動するドライバICである場合、帯電した人体が液晶表示パネルに接触した際の放電によって、ドライバICが損傷するおそれがある。放熱用導電パターンは、放熱効果を高めるために大きな表面積を有するのが一般的であるため、放熱用導電パターンとICチップを導体接続したのでは、ESDによりICチップが損傷する確率が大きくなってしまう。
これに対して、上述したように、特許文献2に開示された放熱構造は、ICチップの電極と放熱用導電パターンとの間を導体接続しない構造を有する。より具体的に述べると、特許文献2の図3及び6には、放熱用導電パターンとチップ電極との間が電気的に絶縁され、かつ、放熱用導電パターンが矩形チップの一辺に亘って対向するように形成することが示されている。この構造は、ESDによるICチップの損傷を回避しやすいという利点があり、ICチップの電極と放熱用導電パターンの間を導体接続できないケースにおいて有効であると考えられる。
しかしながら、特許文献2に開示された放熱構造のうち、ICチップの電極と放熱用導電パターンの間を接触させることなく、ICチップと放熱用導電パターンとの間が物理的に接触するよう配置した構造(特許文献2の図6)は、現実的には、採用することは難しいと考えられる。特に、機能回路および電極が形成されたICチップ表面が配線基板側を向くように搭載されるフリップチップ実装(フェイスダウン実装)では尚更である。小型化が求められるICチップの周辺部には、接続安定性確保の面からも、多数の電極パッドが配置される場合が多く、電極を回避して放熱用導電パターンとICチップを物理的に接触させることは通常は困難である。
一方、特許文献2に開示された放熱構造のうち、ICチップと放熱用導電パターンとの間が物理的に離間するよう配置した構造(特許文献2の図3)に着目すると、長方形状のICチップと放熱用導電パターンとが対向する界面の長さは、たかだかICチップの短辺の長さ程度である。したがって、ICチップから放熱用導電パターンへの熱伝導が十分でなく、ICチップの温度が上昇し、ICチップ周辺での温度勾配が大きくなってしまうおそれがある。
つまり、特許文献1及び2に開示された半導体装置の放熱構造では、ICチップの電極と放熱用導電パターンの間を導体接続できない場合に、ICチップから放熱用導電パターンへの熱伝導が十分でないという問題がある。
本発明の一態様は、少なくとも1つの主面上に導電パターンが形成された配線基板と、前記配線基板に搭載されるICチップとを有する半導体装置である。前記ICチップは、前記配線基板と導体接続するための複数の電極を有する。
また、前記導電パターンは、引き出し配線パターン及び放熱用パターンを含む。前記引き出し配線パターンは、前記複数の電極のうち少なくとも1つに導体を介して接続される。前記放熱用パターンは、前記ICチップおよび前記引き出し配線パターンのいずれとも物理的に離間されており、前記引き出し配線パターンに比べて大きな表面積を有する。
さらに、前記引き出し配線パターンと前記放熱用パターンは、間隙を介して対向するよう配置されており、前記引き出し配線パターンおよび前記放熱用パターンが互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が前記間隙を介して噛み合うように配置されている。
上述した本発明の一態様によれば、ICチップの電極に導体接続された導電性の引き出し配線パターンによって、ICチップから熱を効率よく取り出すことができる。また、引き出し配線パターンおよび放熱用パターンの互いの凹凸形状が間隙を介して噛み合うように配置されているため、間隙の総延長を十分に長くとることができ、引き出し配線パターンと放熱用パターンの間の熱抵抗が低減される。よって、ICチップから放熱用パターンに至るまでの間の熱抵抗を下げることができ、放熱効果を高めることができる。また、前記間隙の長さ方向の総延長は、ICチップの短辺の長さよりも長くすることが容易である。
上述した本発明の一態様によれば、ICチップの電極と放熱用パターンの間を導体接続できない場合であっても、ICチップと放熱用パターンの間の熱抵抗を下げ、放熱効果を高めることができる。
発明の実施の形態1にかかる半導体装置の構造を模式的に示す平面図である。 図1に示した半導体装置が有するICチップの電極レイアウトの一例を模式的に示す平面図である。 図1に示した半導体装置が有する引き出し配線パターンおよび放熱用パターンの周辺を示す拡大平面図である。 図3の切断線A−Aにおける断面模式図である。 図1に示した半導体装置の放熱効果を説明するための半導体装置平面図及び温度分布グラフである。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 引き出し配線パターンおよび放熱用パターンの変形例を示す図である。 発明の実施の形態2にかかる半導体装置の構造を模式的に示す平面図である。 図12に示した半導体装置が有する引き出し配線パターンおよび放熱用パターンの周辺を示す拡大平面図である。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
<発明の実施の形態1>
本実施の形態にかかる半導体装置は、テープキャリアパッケージ(TCP)であり、より具体的には、液晶表示パネルを駆動するためのドライバICを搭載したTCPである。図1は、本実施の形態にかかるTCP1の平面模式図である。TCP1は、フレキシブル配線基板10およびICチップ11を有する。配線基板10は、ポリイミドフィルム等の可撓性の絶縁フィルム上に銅箔等によって導電パターンが形成された構造を有する。この導電パターンは、入力信号配線パターン12、出力信号配線パターン13、引き出し配線パターン14、及び放熱用パターン15を含む。なお、配線基板10の両端に等間隔で形成されている複数のスプロケットホール100は、TCP1が切り出される前のキャリアテープを搬送・位置決めするために利用される。
ICチップ11は、導電パターンが形成されているのと同じ配線基板10の主面上にフリップチップ実装されている。ICチップ11は、外部装置(具体的には入力側の表示コントローラ、出力側の液晶表示パネル等)との間で電源、表示データ、制御信号の入出力を行うための複数の第1の電極111と、通常は、外部装置と接続されず主として接続安定性確保と放熱目的で使用される複数の第2の電極112を有する。
図2は、ICチップ11の主面上に形成された電極111及び112のレイアウト例を示す平面図である。図2の例では、ICチップ11の長方形状の主面の長辺に沿って複数の第1の電極111が配置されている。また、ICチップ11の主面の短辺に沿って複数の第2の電極112が配置されている。複数の第1の電極111の各々は、導体バンプ(Auバンプ、はんだバンプ等)によって入力信号配線パターン12又は出力信号配線パターン13に接合されている。また、複数の第2の電極112の各々は、導体バンプによって引き出し配線パターン14に接合されている。尚、この配置は一例に過ぎず、第2の電極112は、配置が短辺側に限られるわけではなく、長辺側に配置される場合や、両方に配置される場合もある。
図1に戻り説明を続ける。入力信号配線パターン12および出力信号配線パターン13は、ICチップ11と外部装置(具体的には入力側の表示コントローラ、出力側の液晶表示パネル等)との間で電源、表示データ、制御信号などの入出力を行うために利用される。なお、図1では図示を省略しているが、入力信号配線パターン12は複数の微細な入力配線を含み、出力信号配線パターン13は複数の微細な出力配線を含む。
引き出し配線パターン14は、少なくとも1つの第1電極111又は第2の電極112に導体接続される。放熱用パターン15は、ICチップ11、信号配線パターン12及び13、並びに引き出し配線パターン14のいずれとも物理的に離間されており、引き出し配線パターン14に比べて大きな表面積を有する。さらに、引き出し配線パターン14と放熱用パターン15は、間隙を介して対向するよう配置されている。引き出し配線パターン14および放熱用パターン15が互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が間隙を介して噛み合うように配置されている。言い換えると、引き出し配線パターン14および放熱用パターン15が対向する部分の境界線の形状は、凹凸型である。なお、この境界線の形状は、波型、ジグザグ型、蛇行型、または星型と言うこともできる。
図3は、図1に示したICチップ11右側に位置する引き出し配線パターン14および放熱用パターン15の周辺を示す拡大図である。図3の例では、引き出し配線パターン14は、互いに分離した5つの引き出し配線141〜145によって構成されている。図4は、図3の切断線A−Aにおける断面模式図である。なお、図4において、封止樹脂の表示は省略されている。図4に示すように、引き出し配線145は、可撓性の絶縁フィルム101上に形成されており、導体バンプ113によって電極112に接合される。他の引き出し配線141〜144も、引き出し配線145と同様に導体バンプ113によってICチップ11に接合されている。
さらに、図3に示すように、引き出し配線141〜145は、ICチップ11の短辺側から放射状に拡がるよう配置されている。放射状に広がる引き出し配線141〜145の端部は、引き出し配線パターン14の凸部に相当する。また、放熱用パターン15は、間隙16を介して引き出し配線141〜145の先端部分を取り囲むように配置されている。言い換えると、引き出し配線141〜145が放熱用パターン15の内側に侵食する形で配置されている。より具体的に述べると、放熱用パターン15が有する凸部151〜156は、引き出し配線141〜145の間、チップ11と配線141の間、及びチップ11と配線145の間に延在している。
このように、引き出し配線パターン14(引き出し配線141〜145)と放熱用パターン15の対向する部分を互いに凹凸形状とし、対向する部分同士を間隙16を介して噛み合わせるように配置することで、パターン14及び15が対向する部分の長さ(言い換えると境界線の長さ、又は間隙16の長さ)を長くすることができる。絶縁フィルムである間隙16は、銅、アルミニウム等の導体で形成されるパターン14及び15に比べて熱伝導率が小さいため、パターン14及び15の境界における熱抵抗を増大させる要因となる。しかしながら、間隙16の長さ方向の総延長を十分に長くすることで、引き出し配線パターン14及び放熱用パターン15の間の熱抵抗を低下させることができる。なお、間隙16の長さ方向の総延長をICチップ11の短辺の長さより長くすることは容易である。つまり、ICチップ11と放熱用パターン15の間を導体接続できない場合、本実施の形態の放熱構造は、特許文献2の放熱構造(ICチップと放熱用導電パターンとが対向する界面の長さがICチップの短辺の長さ程度である)に比べて高い放熱効果を得ることが期待できる。
以下では、本実施の形態で述べた引き出し配線パターン14及び放熱用パターン15のレイアウトによって得られる放熱効果について、図5(a)〜(d)を用いて説明する。図5(a)は、図3に示したパターン14及び15のレイアウトに等温線L1〜L8を加えて図示した平面図である。また、図5(b)は、図5(a)のX軸に沿った温度分布を示すグラフである。一方、図5(c)は、パターン14及び15の境界線が凹凸形状でない場合の比較例に関する平面図である。図5(d)は、図5(c)のX軸に沿った温度分布を示すグラフである。なお、図5(c)に示す構造は、本願の発明者がTCP1との比較のために考案したものであって公知の構造ではない。
図5(b)と図5(d)の比較から明らかであるように、本実施の形態によれば、ICチップ11から放熱用パターン15に効率よく熱が取り出されるため、ICチップ11の温度が低下し、放熱用パターン15の温度が上昇する。これにより、図5(b)に示すように、ICチップ11の境界P1付近での温度勾配が緩やかになる。
なお、図5(c)及び(d)に示したように、発熱源であるICチップ11の近傍での温度勾配が急であるために、ここの温度勾配を緩やかにすることが効率的な放熱に繋がる。図1及び3に示したような、ICチップ11から離れるにつれて放射状に拡がるように引き出し配線パターン14を形成することで、放熱効果を向上させることができる。放射状の配線レイアウトが熱流の拡散方向に沿っているためである。熱流の拡散方向に沿った放射状の引き出し配線パターン14をICチップ11の近傍に配置することで、図5(a)及び(b)に示したように、ICチップ11の近傍の温度勾配が緩やかになり、効率的な放熱を行うことができる。
また、放射状の引き出し配線パターン14を採用することで、引き出し配線パターン14の総面積が小さくて済む。このため、放射状の引き出し配線パターン14は、ESDによるICチップ11の破壊が懸念される場合に特に有効である。
本実施の形態によれば、ESD対策またはICチップ11の電極レイアウトの制約等のために、ICチップ11に放熱用パターン15を導体接続できない場合でも、ICチップ11と放熱用パターン15の間の熱抵抗を下げ、放熱効果を高めることができる。また、間隙16の総延長を十分に長くとることで、ICチップ11と放熱用パターン15との間を導体接続した場合に準ずる放熱効果を得ることができる。
なお、図1、3及び5に示した引き出し配線パターン14の形状は一例に過ぎない。例えば、引き出し配線パターン14は、図6に示すように、電気的接続が許される場合には、引き出し配線141〜145が中央部分146で接続された一体的な導電パターンとしてもよい。
さらに、引き出し配線パターン14の変形例を、図7(a)〜(d)、図8(a)〜(e)に示す。図7(a)〜(d)は、放射状に拡がる引き出し配線141〜145を有する引き出し配線パターン14の変形例を示している。図7(a)は、図3に示した引き出し配線141〜145の各々を分岐させることで、さらに境界長を長くした例である。図7(b)は、引き出し配線141〜145の各々が先端部に向けて徐々に広がる形状を有する例である。図7(c)及び(d)は、引き出し配線141〜145の各々の先端を根元に比べて太くするとともに、縁辺を波型とすることで境界長を長くした例である。
図8(a)〜(e)は、非放射型の引き出し配線141〜145を有する引き出し配線パターン14の変形例を示している。非放射型の引き出し配線パターン14は、熱流の拡散特性の観点では放射型に比べて劣る可能性はあるものの、レイアウト制約によって放射型の引き出し配線パターン14を採用できない場合に有効である。
また、放熱用パターン15は、電気的に浮いている状態でもよいし、いずれか所定の電位が与えられてよい。例えば、放熱用パターン15は接地されてもよい。本実施の形態で示した放熱構造では、引き出し配線パターン14と放熱用パターン15の間は物理的に離間されている。このため、当該放熱構造は、放熱用パターン15に所定の電位が与えられている場合でも利用可能である。
また、放熱用の電極112は、ICチップ11内において電源電位、グランド電位等に接続されてもよい。言い換えると、引き出し配線パターン14(引き出し配線141〜145)は、ICチップ11の内部配線を介して外部装置に電気的に接続されていてもよい。本実施の形態で示した放熱構造では、引き出し配線パターン14を構成する配線141〜145どうし及び引き出し配線パターン14と放熱用パターン15の間は物理的に離間されている。このため、当該放熱構造は、引き出し配線パターン14を構成する配線141〜145にそれぞれ所定の電位が与えられている場合でも利用可能である。
また、上述した説明では、放熱用パターン15が1つの島状パターンである場合について述べたが、放熱用パターン15は、複数の島状パターンに分割されていても良い。
ところで、本実施の形態で述べた放熱構造の特徴の1つは、引き出し配線パターン14と放熱用パターン15の境界線を凹凸型(波型、ジグザグ型、蛇行型、または星型を含む)とした点である。このレイアウトは、引き出し配線パターン14と放熱用パターン15が近接配置されている箇所に汎用的に適用できる。
すなわち、図9(a)に示すように、間隙を介して対向する引き出し配線パターン14と放熱用パターン15との境界線(L21)を直線とするよりも、図9(b)に示すように、パターン14及び15の境界線(L22)を凹凸型とするとよい。また、引き出し配線パターン14が複数の微細配線を含む場合であっても(図10(a))、微細配線の長さを変えて櫛歯形状とすることで、パターン14及び15の境界線(L22)を凹凸型とするとよい(図10(b))。また、図11(a)に示すように、引き出し配線パターン14および放熱用パターン15がともに微細配線を含む場合であっても、各々を櫛歯形状として間隙を介して噛み合わせることで、パターン14及び15の境界線(L22)を凹凸型とするとよい(図11(b))。
<発明の実施の形態2>
本実施の形態では、図9〜11に示した導電パターンレイアウトの応用例について説明する。図12は、本実施の形態にかかるTCP2の平面模式図である。図12の例では、信号入出力用のパターン13及び14が形成されていない領域21にダミー配線(ダミーリード)が形成されている。空白部分にダミー配線を形成することは、フレキシブル配線基板を利用するTCP等の半導体装置において一般的に行われている。これらのダミー配線は、ICチップ11の放熱にも寄与する。
さらに、図2の例では、折り返し配線24が領域21に形成されている。折り返し配線24は、ICチップ11が有する電極のうち外部装置と接続されない2つの電極112の間を折り返し接続する。折り返し配線24は、例えば、電源供給のために設けられる。このような、折り返し配線24が存在する場合、折り返し配線24によってダミー配線が分断されてしまう。本実施の形態では、分断されたダミー配線と折り返し配線24との間の熱伝導性を向上するため、図9〜11に示した導電パターンのレイアウトを利用する。
図13は、領域21に設けられた折り返し配線24の周囲を模式的に示す拡大平面図である。折り返し配線24は、外部装置に接続されず、ICチップ11の電極112に導体接続されている。すなわち、折り返し配線24は、引き出し配線パターン14に相当する。また、ダミー配線群25は、ICチップ11、信号配線パターン12及び13、並びに折り返し配線24(引き出し配線パターン14に相当)のいずれとも物理的に離間されており、折り返し配線24に比べて大きな表面積を有する。すなわち、ダミー配線群25は、放熱用パターン15に相当する。ダミー配線群26は、フレキシブル配線基板10との接続安定性確保のため、ICチップ11に設けられたダミー電極に導体バンプを介して接続される。なお、ダミー配線群26は、ICチップ11の電極に導体接続されない場合もある。
図13に示すように、折り返し配線24(引き出し配線パターン14に相当)とダミー配線群25(放熱用パターン15に相当)の互いに対向する部分を凹凸形状としたうえ、間隙を介して噛み合わせることによって、熱抵抗を低下させることができる。同様に、ICチップ11側のダミー配線群26と折り返し配線24の間の境界線も凹凸型とするとよい。これにより、ICチップ11からダミー配線群25までの熱抵抗を低下させることができる。
なお、上述した発明の実施の形態1及び2では、外部装置と接続される電極111とは別に設けられており、外部装置と接続されず主として接続安定性確保と放熱目的で使用される電極112に引き出し配線パターンを導体接続する構成について説明した。しかしながら、外部装置と接続される電極111に接続される入力信号配線パターン12及び出力信号配線パターン13のうち少なくとも一方を、放熱用パターン15と間隙を介して対移行させても良い。言い換えると、入力信号配線パターン12及び出力信号配線パターン13のうち少なくとも一方を、引き出し配線パターンと兼用してもよい。
上述したように、TCP1及び2は、引き出し配線パターン14及び放熱用パターン15が間隙を介して噛み合うように配置することで、引き出し配線パターン14と放熱用パターン15との間を電気的に接続することなく熱抵抗を下げることができる。よって、放熱用パターン15との電気的接続が許されない入力信号配線パターン12及び出力信号配線パターン13を引き出し配線パターン14として利用可能である。このように、引き出し配線パターン14及び放熱用パターン15による放熱構造は、外部装置と接続される信号配線パターン12及び13等も引き出し配線パターン14として利用できるため、レイアウトに関する制約が小さいという利点もある。
また、上述した発明の実施の形態1及び2で説明した半導体装置の放熱構造は、フレキシブル配線基板を使用する半導体装置、特に、絶縁フィルム上に形成される導電層が単層であり、かつ導電層と同一主面上にICチップがフリップチップ実装される構造を有するTCPにおいて特に有効である。この実装方法は、COF(Chip On Film)と呼ばれる。COFは、絶縁フィルムにおけるICチップと対向する部分の穴開けを必要とせず、フライングリードを使用する必要がない。導電層がフィルムの主面上のみに形成され、この主面上にICチップが搭載されたCOFは、ファインピッチに対応し易いうえ、TCPの製造コストを抑えるためとその可撓性を確保するために一般的に用いられるパッケージ形態である。一方で、このような構造のTCPは、導電パターンのレイアウト制約が厳しく、かつ、ICチップ温度の上昇を招きやすい。しかしながら、実施の形態1及び2で示した放熱構造を利用することで、ICチップ11と放熱用パターン15の間を導体接続できない場合の放熱効果を高めることができる。
しかしながら、発明の実施の形態1及び2で説明した半導体装置の放熱構造は、TCP以外のフレキシブル配線基板を使用する半導体装置にも適用できる。また、フレキシブル配線基板の配線層(導体層)は複数層であってもよい。また、フレキシブル配線基板の両主面に導体層が形成されてもよい。また、ICチップ11の配線基板10への実装方法も、上述したフリップチップ実装に限定されない。例えば、TAB(Tape Automated Bonding)実装にも適用可能である。また、フレキシブル配線基板に限らず、リジット配線基板を使用する半導体装置にも適用可能である。
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
1、2 テープキャリアパッケージ(TCP)
10 配線基板
11 ICチップ(ドライバIC)
12 入力信号配線パターン
13 出力信号配線パターン
14、24 引き出し配線パターン
15、25 放熱用パターン
21 ダミー配線領域
24 折り返し配線(引き出し配線パターン)
25 ダミー配線群(放熱用パターン)
26 ダミー配線群
16 間隙
100 スプロケットホール
101 絶縁フィルム
111 電極(信号入出力用)
112 電極(放熱用)
113 導体バンプ
141〜145 引き出し配線
151〜156 凸部
L21、L22 パターン境界線
L1〜L8 等温線

Claims (12)

  1. 矩形状である半導体チップと、
    前記半導体チップが搭載された配線基板と、を備え、
    前記半導体チップは、表面、第1長辺、前記第1長辺とは反対側に位置する第2長辺、前記第1および第2長辺と交差する第1短辺、前記第1短辺とは反対側に位置し、前記第1および第2長辺と交差する第2短辺、および前記表面上に形成された複数のバンプ電極、を有し、
    前記複数のバンプ電極は、前記第1長辺に沿って配置された複数の第1バンプ電極、前記複数の第1バンプ電極よりも前記第1短辺の近くに配置され、且つ前記第1長辺に沿って配置された複数の第2バンプ電極、前記複数の第1バンプ電極よりも前記第2短辺の近くに配置され、且つ前記第1長辺に沿って配置された複数の第3バンプ電極、を含み、
    前記配線基板は、前記半導体チップが搭載された主面、前記半導体チップの外側に配置され且つ前記半導体チップの前記第1長辺と実質的に平行に延在する第1辺、前記半導体チップの外側に配置され且つ前記半導体チップの前記第2長辺と実質的に平行に延在する第2辺、および複数の配線群、を有し、
    前記複数の配線群のそれぞれは、前記主面上に形成されており、
    前記半導体チップは、前記半導体チップの前記表面と前記配線基板の前記主面とが対向し、平面視において前記半導体チップの前記第1長辺が前記配線基板の前記第1辺と前記半導体チップの前記第2長辺との間に配置されるように前記配線基板上に搭載され、
    前記複数の配線群は、第1配線群、第2配線群、および第3配線群を含み、
    前記第1配線群は、放熱用の複数の第1配線を含み、前記複数の第1配線の複数の一方の端部は、前記複数の第1バンプ電極のそれぞれと電気的および機械的に接続され、
    前記第2配線群は、信号用の複数の第2配線を含み、前記複数の第2配線の複数の一方の端部は、前記複数の第2バンプ電極のそれぞれと電気的に接続され、
    前記第3配線群は、信号用の複数の第3配線を含み、前記複数の第3配線の複数の一方の端部は、前記複数の第3バンプ電極のそれぞれと電気的に接続され、
    平面視において、前記複数の第1配線は、前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、前記複数の第1配線の複数の他方の端部のそれぞれは、前記半導体チップの前記第1長辺と前記配線基板の前記第1辺との間で終端され、
    平面視において、前記複数の第2および第3配線は、前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、
    平面視において、前記複数の第1配線の前記複数の他方の端部のそれぞれは、前記配線基板の前記第1辺よりも前記半導体チップの前記第1長辺に近く、
    平面視において、前記複数の第2および第3配線の複数の他方の端部のそれぞれは、前記半導体チップの前記第1長辺よりも前記配線基板の前記第1辺に近く、
    前記複数の第1配線のそれぞれの長さは、前記複数の第2および第3配線のそれぞれの長さよりも短く、
    平面視において、前記第2および第3配線群は、前記複数の第1配線を取り囲むように配置されている、半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第1配線群は、放熱用の複数のダミー配線をさらに含み、
    平面視において、前記第2および第3配線群は、前記複数のダミー配線を取り囲むように配置され、
    前記複数のダミー配線は、前記半導体チップ、前記複数の第1、第2、および第3配線と電気的に分離されている、半導体装置。
  3. 請求項2に記載の半導体装置において、
    平面視において、前記複数のダミー配線の複数の一方の端部は、前記複数の第1配線の前記複数の他方の端部と対向し、
    平面視において、前記複数の第2および第3配線の前記複数の他方の端部は、前記複数のダミー配線の複数の他方の端部とは異なる配線基板の前記第1辺の近傍の領域まで延在している、半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記第2配線群は、前記第3配線群に最も近接する第2グループ配線を有し、
    前記第3配線群は、前記第2配線群に最も近接する第3グループ配線を有し、
    前記半導体チップの前記第1長辺の近傍における前記第2グループ配線と前記第3グループ配線との間隔は、前記配線基板の前記第1辺の近傍における前記第2グループ配線と前記第3グループ配線の間隔より広い、半導体装置。
  5. 請求項1に記載の半導体装置において、
    前記第2配線群は、前記第3配線群に最も近接する第2グループ配線を有し、
    前記第3配線群は、前記第2配線群に最も近接する第3グループ配線を有し、
    前記第2および第3グループ配線のそれぞれは、前記半導体チップの前記第1長辺から前記配線基板の前記第1辺へ向かうにつれてお互いが近づくように、前記半導体チップの前記第1長辺から延在している、半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記複数のバンプ電極は、前記第2長辺に沿って配置された複数の第4バンプ電極を含み、
    前記複数の配線群は第4配線群を含み、
    前記第4配線群は信号用の複数の第4配線を含み、前記複数の第4配線の複数の一方の端部は、前記複数の第4バンプ電極のそれぞれと電気的に接続され、
    前記複数の第4配線は、前記半導体チップの前記第2長辺から前記配線基板の前記第2辺へ向かって延在し、前記複数の第4配線の複数の他方の端部は、前記配線基板の前記第2辺の近傍の領域まで延在している、半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記複数のバンプ電極は、前記第2長辺に沿って配置され且つ前記複数の第4バンプ電極よりも前記第1短辺に近くなるように配置された複数の第5バンプ電極と、前記第2長辺に沿って配置され且つ前記複数の第4バンプ電極よりも前記第2短辺に近くなるように配置された複数の第6バンプ電極を含み、
    前記複数の配線群は、その複数の一方の端部が前記複数の第5バンプ電極と電気的に接続された信号用の第5配線群と、その複数の一方の端部が前記複数の第6バンプ電極と電気的に接続された信号用の第6配線群と、を含み、
    前記複数の第5および第6配線群は、前記半導体チップの前記第2長辺から前記配線基板の前記第2辺へ向かって延在した後に、さらに前記配線基板の前記第1辺へ向かって延在するように曲がり、
    平面視において、前記複数の第5および第6配線群の複数の他方の端部は、前記複数の第1配線の前記複数の他方の端部とは異なる配線基板の前記第1辺の近傍の領域に向かってそれぞれ延在している、半導体装置。
  8. 請求項7に記載の半導体装置において、
    前記複数の第2、第3、第5、および第6配線は、出力信号用の複数の配線であり、前記複数の第4配線は入力信号用の複数の配線である、半導体装置。
  9. 請求項2に記載の半導体装置において、
    平面視において、前記半導体チップは、前記複数のダミー配線と重なっていない、半導体装置。
  10. 請求項2に記載の半導体装置において、
    前記複数のダミー配線は電気的にフローティングである、半導体装置。
  11. 請求項1に記載の半導体装置において、
    前記配線基板は、絶縁フィルムから構成されたテープ基板から成る、半導体装置。
  12. 請求項1に記載の半導体装置において、
    平面視において、前記第2および第3配線群は、前記複数の第1配線の前記複数の他方の端部のそれぞれが前記第2配線群、前記第3配線群、および前記半導体チップで囲まれた領域内に配置されるように、前記複数の第1配線を囲んでいる、半導体装置。
JP2013225458A 2013-10-30 2013-10-30 半導体装置 Active JP5657767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013225458A JP5657767B2 (ja) 2013-10-30 2013-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013225458A JP5657767B2 (ja) 2013-10-30 2013-10-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013011927A Division JP5405679B2 (ja) 2013-01-25 2013-01-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014238495A Division JP5878611B2 (ja) 2014-11-26 2014-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2014030058A true JP2014030058A (ja) 2014-02-13
JP5657767B2 JP5657767B2 (ja) 2015-01-21

Family

ID=50202383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013225458A Active JP5657767B2 (ja) 2013-10-30 2013-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP5657767B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169130A (zh) * 2018-11-30 2021-07-23 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
JP2022027427A (ja) * 2020-07-31 2022-02-10 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板の配線構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158001A (ja) * 2005-12-05 2007-06-21 Nec Electronics Corp テープキャリアパッケージ及びそれを搭載した表示装置
JP2008177402A (ja) * 2007-01-19 2008-07-31 Sharp Corp フレキシブル基板及び半導体装置
JP2008205142A (ja) * 2007-02-20 2008-09-04 Sumitomo Metal Mining Package Materials Co Ltd Cof用配線基板とその製造方法、並びに半導体装置
JP2008288273A (ja) * 2007-05-15 2008-11-27 Sumitomo Metal Mining Package Materials Co Ltd Cof用配線基板とその製造方法、並びに半導体装置
JP2009135340A (ja) * 2007-11-30 2009-06-18 Sharp Corp ソースドライバ、ソースドライバの製造方法、および液晶モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158001A (ja) * 2005-12-05 2007-06-21 Nec Electronics Corp テープキャリアパッケージ及びそれを搭載した表示装置
JP2008177402A (ja) * 2007-01-19 2008-07-31 Sharp Corp フレキシブル基板及び半導体装置
JP2008205142A (ja) * 2007-02-20 2008-09-04 Sumitomo Metal Mining Package Materials Co Ltd Cof用配線基板とその製造方法、並びに半導体装置
JP2008288273A (ja) * 2007-05-15 2008-11-27 Sumitomo Metal Mining Package Materials Co Ltd Cof用配線基板とその製造方法、並びに半導体装置
JP2009135340A (ja) * 2007-11-30 2009-06-18 Sharp Corp ソースドライバ、ソースドライバの製造方法、および液晶モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169130A (zh) * 2018-11-30 2021-07-23 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
CN113169130B (zh) * 2018-11-30 2023-10-17 京瓷株式会社 布线基板、电子部件搭载用封装件以及电子装置
JP2022027427A (ja) * 2020-07-31 2022-02-10 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板の配線構造

Also Published As

Publication number Publication date
JP5657767B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
US11244883B2 (en) Semiconductor device
JP4781097B2 (ja) テープキャリアパッケージ及びそれを搭載した表示装置
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
KR20130089473A (ko) 반도체 패키지
JP2012160728A (ja) 改善された放熱効率を有するcof型半導体パッケージ
JP2018085522A (ja) 半導体装置
JP5657767B2 (ja) 半導体装置
JP5878611B2 (ja) 半導体装置
US20200168540A1 (en) Semiconductor device and electronic device
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP6870043B2 (ja) 半導体装置
JP7318055B2 (ja) 半導体装置
JP5405679B2 (ja) 半導体装置
US20140175680A1 (en) Electrical characteristics of package substrates and semiconductor packages including the same
JP2016058758A (ja) 半導体装置
JP4837513B2 (ja) 半導体パッケージの製造方法、及び表示装置の製造方法
KR101273526B1 (ko) 높은 방열 효율의 cof 패키지
JP2012199426A (ja) 配線基板
KR20240040509A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
JP2023140761A (ja) 電子デバイス
TWI515492B (zh) 封裝結構與顯示模組
CN116613133A (zh) 电子封装件及其基板结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141126

R150 Certificate of patent or registration of utility model

Ref document number: 5657767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350