KR20240040509A - 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 - Google Patents

칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20240040509A
KR20240040509A KR1020220119544A KR20220119544A KR20240040509A KR 20240040509 A KR20240040509 A KR 20240040509A KR 1020220119544 A KR1020220119544 A KR 1020220119544A KR 20220119544 A KR20220119544 A KR 20220119544A KR 20240040509 A KR20240040509 A KR 20240040509A
Authority
KR
South Korea
Prior art keywords
chip
pad
edge
line pattern
mounting area
Prior art date
Application number
KR1020220119544A
Other languages
English (en)
Inventor
조승현
정재민
하정규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220119544A priority Critical patent/KR20240040509A/ko
Priority to US18/200,609 priority patent/US20240096909A1/en
Publication of KR20240040509A publication Critical patent/KR20240040509A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 기술적 사상은 칩 실장 영역을 가진 베이스 필름, 상기 베이스 필름 상에서 연장된 메인 라인 패턴, 및 상기 베이스 필름 상에서 연장되고 상기 메인 라인 패턴에 연결된 브랜치 라인 패턴을 포함하는 필름 기판; 상기 칩 실장 영역에 중첩되도록 상기 필름 기판 상에 실장된 반도체 칩; 상기 반도체 칩과 상기 필름 기판 사이에 배치되고, 상기 메인 라인 패턴에 연결된 제1 범프 구조체; 및 상기 반도체 칩과 상기 필름 기판 사이에 배치되고, 상기 브랜치 라인 패턴에 연결되고, 상기 칩 실장 영역의 제1 가장자리에 평행한 제1 방향으로 상기 제1 범프 구조체로부터 이격된 제2 범프 구조체; 를 포함하고, 상기 브랜치 라인 패턴은 상기 칩 실장 영역의 상기 제1 가장자리와 마주하는 상기 제1 범프 구조체의 제1 가장자리 및 상기 칩 실장 영역의 상기 제1 가장자리와 마주하는 상기 제2 범프 구조체의 제1 가장자리와 중첩되지 않도록 연장된, 칩 온 필름 패키지를 제공한다.

Description

칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 {CHIP ON FILM PACKAGE AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 기술적 사상은 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치에 관한 것이다.
칩 온 필름(Chip On Film, COF) 패키지는 필름 기판 상에 실장된 디스플레이 구동 칩 등의 반도체 칩을 포함한다. 칩 온 필름 패키지에서, 반도체 칩은 범프 구조체를 통해 필름 기판의 리드(lead)에 전기적으로 연결될 수 있다. 최근 디스플레이 장치가 소형화됨에 따라, 필름 기판의 리드들을 미세 피치로 배치하면서도 외부 스트레스에 의한 필름 기판의 리드들의 손상을 억제하기 위한 기술이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 신뢰성이 향상된 칩 온필름 패키지를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 상기 칩 온필름 패키지를 포함하는 디스플레이 장치를 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 칩 실장 영역을 가진 베이스 필름, 상기 베이스 필름 상에서 연장된 메인 라인 패턴, 및 상기 베이스 필름 상에서 연장되고 상기 메인 라인 패턴에 연결된 브랜치 라인 패턴을 포함하는 필름 기판; 상기 칩 실장 영역에 중첩되도록 상기 필름 기판 상에 실장된 반도체 칩; 상기 반도체 칩과 상기 필름 기판 사이에 배치되고, 상기 메인 라인 패턴에 연결된 제1 범프 구조체; 및 상기 반도체 칩과 상기 필름 기판 사이에 배치되고, 상기 브랜치 라인 패턴에 연결되고, 상기 칩 실장 영역의 제1 가장자리에 평행한 제1 방향으로 상기 제1 범프 구조체로부터 이격된 제2 범프 구조체; 를 포함하고, 상기 브랜치 라인 패턴은 상기 칩 실장 영역의 상기 제1 가장자리와 마주하는 상기 제1 범프 구조체의 제1 가장자리 및 상기 칩 실장 영역의 상기 제1 가장자리와 마주하는 상기 제2 범프 구조체의 제1 가장자리와 중첩되지 않도록 연장된, 칩 온 필름 패키지를 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 필름 기판; 상기 필름 기판 상에 실장된 반도체 칩; 상기 필름 기판과 상기 반도체 칩 사이에 배치된 복수의 범프 구조체; 상기 반도체 칩과 상기 필름 기판 사이의 틈을 채우는 언더필 물질층; 및 상기 필름 기판 상에서 상기 반도체 칩을 덮는 방열 수지층;을 포함하고, 상기 복수의 범프 구조체는 제1 범프 구조체 및 제2 범프 구조체를 포함하고, 상기 필름 기판은, 칩 실장 영역 및 상기 칩 실장 영역의 외부에 있는 외부 영역을 가지고, 상기 칩 실장 영역은 상기 반도체 칩과 수직으로 중첩된, 베이스 필름; 상기 베이스 필름의 상기 칩 실장 영역 상에서 연장되고, 상기 제1 범프 구조체에 결합된 제1 패드 및 상기 제1 패드에 연결된 제1 연장 패턴을 포함하는 메인 라인 패턴; 상기 제2 범프 구조체에 결합되고, 상기 칩 실장 영역의 제1 가장자리에 평행한 제1 방향으로 상기 제1 패드로부터 이격된 제2 패드; 및 상기 메인 라인 패턴과 상기 제2 패드 사이에서 연장되고, 상기 제1 범프 구조체와 상기 제2 범프 구조체 사이를 전기적으로 연결하는 브랜치 라인 패턴;을 포함하고, 상기 제1 패드는 상기 제1 방향에 수직된 제2 방향으로 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고, 상기 제2 패드는 상기 제2 방향으로 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고, 상기 브랜치 라인 패턴은 상기 칩 실장 영역의 상기 제1 가장자리에 가장 인접한 상기 제1 패드의 제1 측면 및 상기 칩 실장 영역의 상기 제1 가장자리에 가장 인접한 상기 제2 패드의 제1 측면으로부터 이격된, 칩 온 필름 패키지를 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 필름 기판, 상기 필름 기판 상의 복수의 범프 구조체, 및 복수의 상기 범프 구조체 상의 디스플레이 구동 칩을 포함하는 칩 온 필름 패키지; 상기 필름 기판에 연결된 디스플레이 패널; 및 상기 필름 기판에 연결된 구동 인쇄회로기판;을 포함하고, 상기 복수의 범프 구조체는 제1 범프 구조체 및 제2 범프 구조체를 포함하고, 상기 필름 기판은, 칩 실장 영역 및 상기 칩 실장 영역의 외부에 있는 외부 영역을 가지고, 상기 칩 실장 영역은 상기 디스플레이 구동 칩과 수직으로 중첩된, 베이스 필름; 상기 베이스 필름의 상기 칩 실장 영역 상에서 연장되고, 상기 제1 범프 구조체에 결합된 제1 패드 및 상기 제1 패드에 연결된 제1 연장 패턴을 포함하는 메인 라인 패턴; 상기 제2 범프 구조체에 결합되고, 상기 칩 실장 영역의 제1 가장자리에 평행한 제1 방향으로 상기 제1 패드로부터 이격된 제2 패드; 및 상기 메인 라인 패턴과 상기 제2 패드 사이에서 연장되고, 상기 제1 범프 구조체와 상기 제2 범프 구조체 사이를 전기적으로 연결하는 브랜치 라인 패턴; 을 포함하고, 상기 제1 패드는 상기 제1 방향에 수직된 제2 방향으로 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고, 상기 제2 패드는 상기 제2 방향으로 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고, 상기 브랜치 라인 패턴은 상기 칩 실장 영역의 상기 제1 가장자리에 가장 인접한 상기 제1 패드의 제1 측면 및 상기 칩 실장 영역의 상기 제1 가장자리에 가장 인접한 상기 제2 패드의 제1 측면으로부터 이격된, 디스플레이 장치를 제공한다.
본 발명의 예시적인 실시예들에 의하면, 열적 변형으로 인한 전기적 불량 이슈를 제거하여 칩 온 필름 패키지의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 단면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지의 일부 구성을 나타내는 평면도이다.
도 3a는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 3b는 도 3a의 3B-3B' 선에 따라 취한 칩 온 필름 패키지의 단면도이다.
도 4a는 비교예에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 4b는 도 4a의 4B-4B' 선에 따라 취한 비교예에 따른 칩 온 필름 패키지의 단면도이다.
도 5는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 6은 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 7은 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 디스플레이 장치를 나타내는 사시도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(10)를 나타내는 단면도이다. 도 2는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(10)의 일부 구성을 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 칩 온 필름 패키지(chip on film package)(10)는 필름 기판(100), 반도체 칩(200), 및 복수의 범프 구조체(300)를 포함할 수 있다.
필름 기판(100)은 베이스 필름(110) 및 베이스 필름(110) 상에서 연장되는 도전성 배선 패턴을 포함할 수 있다.
베이스 필름(110)은 절연성 물질로 이루어질 수 있다. 베이스 필름(110)은 가요성(flexibility)을 가진 플렉서블 필름일 수 있다. 예를 들어, 베이스 필름(110)은 폴리이미드(polyimide)와 같은 수지계 물질을 포함할 수 있다. 예를 들어, 베이스 필름(110)은 에폭시계 수지, 아크릴(acrylic), 폴리에테르 니트릴(polyether nitrile), 폴리에테르 술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 중 적어도 하나를 포함할 수 있다.
베이스 필름(110)은 회로 영역(117) 및 PF(perforation) 영역(112)을 포함할 수 있다. 상기 회로 영역(117)은 반도체 칩(200)이 실장되는 칩 실장 영역(RA)과, 칩 실장 영역(RA)의 외부에 있는 외부 영역(RB)을 포함할 수 있다. 평면에서 보았을 때, 상기 칩 실장 영역(RA)은 반도체 칩(200)과 수직으로 중첩되며 반도체 칩(200)과 동일한 형태를 가질 수 있다. 상기 외부 영역(RB)은 칩 실장 영역(RA)을 제외한 회로 영역(117)의 나머지 영역일 수 있다. 상기 칩 실장 영역(RA) 및 외부 영역(RB)은 반도체 칩(200)과 마주하는 베이스 필름(110)의 상면 상의 영역들일 수 있다. 상기 PF 영역(119)은 베이스 필름(110)의 양 측단에 배치될 수 있다. 상기 PF 영역(119)은 복수의 PF 홀(114)을 포함할 수 있다. 상기 PF 홀(114)의 피치(pitch)는 일정하므로, 베이스 필름(110)의 길이는 PF 홀(114)의 개수에 의해 결정될 수 있다. 상기 PF 영역(119)은, 칩 온 필름 패키지(10)가 디스플레이 장치에 배치되기 전, 절단되어 제거될 수도 있다.
이하에서, 베이스 필름(110)의 상면에 평행한 방향을 수평 방향(예를 들어, X방향 및/또는 Y방향)으로 정의하고, 베이스 필름(110)의 상면에 수직한 방향을 수직 방향(예를 들어, Z방향)으로 정의한다.
도전성 배선 패턴은 베이스 필름(110)의 상면 상에 배치되며 베이스 필름(110)의 상면을 따라 연장될 수 있다. 물론, 이에 한정되지 않고, 도전성 배선 패턴은 베이스 필름(110)의 하면 상에 배치되며, 베이스 필름(110)의 하면을 따라 연장될 수 있다. 도전성 배선 패턴은 구리(Cu), 알루미늄(Al), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 팔라듐(Pd), 솔더, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 도전성 배선 패턴은 알루미늄 호일(foil) 또는 구리 호일로부터 형성될 수 있다. 예를 들어, 도전성 배선 패턴은 캐스팅(casting), 라미네이팅(laminating) 또는 전기 도금(electroplating) 방법에 의해 베이스 필름(110) 상에 형성한 금속층에 대한 패터닝을 통해 형성할 수 있다. 예를 들어, 도전성 배선 패턴의 선폭은 5㎛ 내지 15㎛ 사이일 수 있다.
도전성 배선 패턴은 베이스 필름(110)의 하나 이상의 가장자리에서 칩 실장 영역(RA)까지 연장된 하나 이상의 입출력 배선 패턴(120) 및 칩 실장 영역(RA) 내에서 연장된 하나 이상의 내측 배선 패턴(130)을 포함할 수 있다. 상기 입출력 배선 패턴(120)은 외부로부터 제공되어 반도체 칩(200)으로 입력되는 입력 신호 및/또는 반도체 칩(200)으로부터 출력된 출력 신호를 전송하도록 구성될 수 있다. 예를 들어, 입출력 배선 패턴(120)은 입출력 데이터 신호, 제어 신호, 전원 신호(예를 들어, Vdd 전압, Vss 전압, 접지 전압 등) 등을 전송하도록 구성될 수 있다.
필름 기판(100)은 베이스 필름(110) 상에 제공된 보호층을 더 포함할 수 있다. 상기 보호층은 도전성 배선 패턴의 일부 및 베이스 필름(110)를 덮을 수 있다. 상기 보호층은 도전성 배선 패턴을 덮되, 복수의 범프 구조체(300)에 접촉하는 도전성 배선 패턴의 부분들은 덮지 않을 수 있다. 상기 보호층에 의해, 도전성 배선 패턴과 방열 수지층(420) 간의 직접 접촉이 차단될 수 있다. 예시적인 실시예들에서, 상기 보호층은 솔더 레지스트(solder resist) 또는 드라이 필름 레지스트(dry film resist)를 포함할 수 있다.
반도체 칩(200)은 필름 기판(100) 상에 실장될 수 있다. 반도체 칩(200)은 베이스 필름(110)의 칩 실장 영역(RA) 상에 배치될 수 있다. 반도체 칩(200)은 디스플레이 장치를 구동하기 위하여 이용되는 디스플레이 구동 칩(display driver IC, DDI)을 포함할 수 있다. 이 경우, 칩 온 필름 패키지(10)는 DDI를 포함하는 DDI 패키지에 해당할 수 있다. 물론, 반도체 칩(200)의 종류가 이에 한정되는 것은 아니며, 반도체 칩(200)은 메모리 칩 및/또는 로직 칩을 포함할 수 있다. 또한, 도 1 및 도 2에서는 칩 온 필름 패키지(10)가 하나의 반도체 칩(200)을 포함하는 것으로 예시되었으나, 반도체 칩(200)의 개수가 이에 한정되는 것은 아니다. 예를 들어, 칩 온 필름 패키지(10)는 필름 기판(100) 상에서 수평 방향(예를 들어, X방향 및/또는 Y방향)으로 이격된 복수의 반도체 칩(200)을 포함할 수도 있다.
반도체 칩(200)은 평면에서 보았을 때 직사각형 형태를 가질 수 있다. 예를 들어, 평면에서 보았을 때, 반도체 칩(200)은 제1 수평 방향(예를 들어, Y방향)으로 연장된 단변을 가지고 제1 수평 방향(예를 들어, Y방향)에 수직한 제2 수평 방향(예를 들어, X방향)으로 연장된 장변을 가질 수 있다. 예시적인 실시예들에서, 반도체 칩(200)의 장변의 길이는 단변의 길이의 약 1.5배 이상일 수 있다.
평면에서 보았을 때, 필름 기판(100)의 칩 실장 영역(RA)은 반도체 칩(200)과 동일한 형태 및 동일한 치수(dimension)을 가질 수 있다. 즉, 칩 실장 영역(RA)은 반도체 칩(200)과 완전히 중첩되어 직사각형 형태를 가질 수 있고, 칩 실장 영역(RA)의 제1 수평 방향(예를 들어, Y방향)에 따른 길이 및 제2 수평 방향(예를 들어, X방향)에 따른 길이는 각각 칩 실장 영역(RA)의 제1 수평 방향(예를 들어, Y방향)에 따른 길이 및 제2 수평 방향(예를 들어, X방향)에 따른 길이와 동일할 수 있다. 칩 실장 영역(RA)은 제1 수평 방향(예를 들어, Y방향)으로 연장된 한 쌍의 제1 가장자리(SE) 및 제2 수평 방향(예를 들어, X방향)으로 연장된 한 쌍의 제2 가장자리(LE)를 가질 수 있으며, 칩 실장 영역(RA)의 제1 가장자리(SE)는 칩 실장 영역(RA)의 단변이고 칩 실장 영역(RA)의 제2 가장자리(LE)는 칩 실장 영역(RA)의 장변일 수 있다. 칩 실장 영역(RA)의 제2 가장자리(LE)의 길이는 칩 실장 영역(RA)제1 가장자리의 길이의 약 1.5배 이상일 수 있다.
반도체 칩(200)은 기판(210) 및 복수의 칩 패드(220)를 포함할 수 있다.
상기 기판(210)은 반도체 기판으로서, 서로 반대된 하면 및 상면을 포함할 수 있다. 기판(210)의 하면은 필름 기판(100)과 마주하는 표면으로, 기판(210)의 활성면일 수 있다. 기판(210)의 상면은 기판(210)의 비활성면일 수 있다. 상기 기판(210)은 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함하는 실리콘(Si) 웨이퍼일 수 있다. 또는, 상기 기판(210)은 저머늄(Ge)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 반도체 칩(200)의 복수의 칩 패드(220)는 반도체 칩(200)의 하면에 배치될 수 있으며, 도전성 물질로 이루어질 수 있다.
복수의 범프 구조체(300)는 반도체 칩(200)과 필름 기판(100) 사이에 배치될 수 있다. 복수의 범프 구조체(300)는 각각 반도체 칩(200)과 필름 기판(100) 사이에서 수직 방향(예를 들어, Z방향)으로 연장된 필라(pillar) 형태를 가질 수 있다. 복수의 범프 구조체(300)는 반도체 칩(200)과 필름 기판(100) 사이를 물리적 및 전기적으로 연결할 수 있다. 반도체 칩(200)은 복수의 반도체 칩(200)을 통해 필름 기판(100) 상에 플립 칩 방식으로 실장될 수 있다. 복수의 범프 구조체(300)는 각각 반도체 칩(200)의 대응된 칩 패드(220)와 도전성 배선 패턴의 대응된 패드부에 결합될 수 있다.
예를 들어, 범프 구조체(300)는 크롬(Cr), 텅스텐(W), 티타늄(Ti), 구리(Cu), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 범프 구조체(300)는 전기 도금 공정을 통해 형성될 수 있다. 예시적인 실시예들에서, 범프 구조체(300)의 물질은 도전성 배선 패턴의 물질과 상이할 수 있다. 예시적인 실시예들에서, 범프 구조체(300)는 금(Au)으로 형성될 수 있고, 도전성 배선 패턴은 구리로 형성될 수 있다.
복수의 범프 구조체(300)는 칩 실장 영역(RA)의 제1 가장자리(SE) 또는 반도체 칩(200)의 단변에 인접되고 칩 실장 영역(RA)의 제1 가장자리(SE) 또는 반도체 칩(200)의 단변을 따라 배열된 범프 구조체들(300)과, 칩 실장 영역(RA)의 제2 가장자리(LE) 또는 반도체 칩(200)의 장변에 인접되고 칩 실장 영역(RA)의 제2 가장자리(LE) 또는 반도체 칩(200)의 장변을 따라 배열된 범프 구조체들(300)을 포함할 수 있다. 반도체 칩(200)의 장변을 따라 배열된 범프 구조체들(300)은 입출력 배선 패턴들(120)에 연결될 수 있다. 일부 예시적인 실시예들에서, 칩 실장 영역(RA)의 제1 가장자리(SE) 근방에 있는 범프 구조체(300)와 칩 실장 영역(RA)의 제2 가장자리(LE) 근방에 있는 범프 구조체(300)는 내측 배선 패턴(130)을 통해 상호 전기적으로 연결될 수 있다.
예를 들어, 복수의 범프 구조체(300)는 각각 평면에서 보았을 때 직사각형 형태를 가질 수 있으며, 복수의 범프 구조체(300)는 각각 장변 및 단변을 가질 수 있다. 복수의 범프 구조체(300) 각각에서, 장변의 길이는 10㎛ 내지 20㎛ 사이일 수 있고, 단변의 길이는 30㎛ 내지 50㎛ 사이일 수 있고, 높이(즉, 수직 방향(예를 들어, Z방향)에 따른 길이)는 10㎛ 내지 20㎛ 사이일 수 있다. 또한, 범프 구조체들(300)은 제1 피치 간격(즉, 이웃하는 범프 구조체들(300)의 중심들 사이의 거리)은 40㎛ 내지 80㎛ 사이일 수 있다.
복수의 범프 구조체(300)는 각각에서, 장변이 연장된 방향(즉, 장축)은 인접된 칩 실장 영역(RA)의 가장자리에 수직할 수 있다. 예를 들어, 칩 실장 영역(RA)의 제1 가장자리(SE)를 따라 배열된 범프 구조체들(300)에 있어서, 범프 구조체들(300)의 장변이 연장된 방향은 칩 실장 영역(RA)의 제1 가장자리(SE)와 수직할 수 있다. 예를 들어, 칩 실장 영역(RA)의 제2 가장자리(LE)를 따라 배열된 범프 구조체들(300)에 있어서, 범프 구조체들(300)의 장변이 연장된 방향은 칩 실장 영역(RA)의 제2 가장자리(LE)와 수직할 수 있다.
본 발명의 예시적인 실시예들에서, 필름 기판(100)의 도전성 배선 패턴은 칩 실장 영역(RA)의 제1 가장자리(SE)를 따라 배열된 범프 구조체들(300) 사이에서 연장된 브랜치 라인 패턴(160)을 포함할 수 있다. 브랜치 라인 패턴(160)은 내측 배선 패턴(130)과 연결되며, 브랜치 라인 패턴(160)을 통해 연결된 범프 구조체들(300)은 내측 배선 패턴(130) 및 브랜치 라인 패턴(160)을 통해 공통의 신호를 인가받도록 구성될 수 있다. 예를 들어, 브랜치 라인 패턴(160)을 통해 연결된 범프 구조체들(300)은 동일한 전원 신호(예를 들어, Vdd 전압, Vss 전압, 및 접지 전압 중 어느 하나)를 인가받도록 구성될 수 있다.
칩 온 필름 패키지(10)는 반도체 칩(200)과 필름 기판(100) 사이의 틈을 채우고 반도체 칩(200)의 측벽을 적어도 부분적으로 덮는 언더필 물질층(410)을 포함할 수 있다. 언더필 물질층(410)은 반도체 칩(200)과 필름 기판(100) 사이에서 범프 구조체들(300)의 측벽을 덮고 도전성 배선 패턴을 덮을 수 있다. 언더필 물질은 절연 물질로 이루어질 수 있다. 상기 언더필 물질층(410)은 예를 들어, 에폭시 수지로 형성될 수 있다. 예를 들어, 언더필 물질층(410)은 모세관 언더필(capillary underfill) 공정에 의하여 형성될 수 있다.
칩 온 필름 패키지(10)는 필름 기판(100) 상에서 반도체 칩(200)을 덮는 방열 수지층(420)을 포함할 수 있다. 방열 수지층(420)은 반도체 칩(200)을 밀봉할 수 있고, 언더필 수지층(420)의 표면 및 반도체 칩(200)의 주변에 있는 필름 기판(100)의 일부분을 덮을 수 있다. 방열 수지층(420)은 필러(filler)가 함유된 수지 물질로부터 형성될 수 있다. 예시적인 실시예들에서, 방열 수지층(420)에 함유된 필러는 열전도도가 높은 물질로 이루어진 열전도성 필러(예를 들어, 금속 필러)를 포함할 수 있다.
도 3a 및 도 3b는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 도면들로서, 도 3a는 칩 온 필름 패키지를 나타내는 평면도이고, 도 3b는 도 3a의 3B-3B' 선에 따라 취한 칩 온 필름 패키지의 단면도이다.
도 1, 도 3a, 및 도 3b를 참조하면, 칩 실장 영역(RA)의 제1 가장자리(SE)를 따라 범프 구조체들(즉, 제1 범프 구조체(310) 및 제2 범프 구조체들(320))이 배열될 수 있고, 필름 기판(100)은 범프 구조체들의 하측에 배치되어 범프 구조체들과 결합되는 범프 패드들을 포함할 수 있다. 각 범프 패드는 대략 직육면체 형태를 가질 수 있다. 각 범프 패드는 평면에서 보았을 때 장변 및 단변을 가진 직사각형 형태를 가질 수 있다. 각 범프 패드는 대응된 범프 구조체의 장축 방향(즉, 제2 수평 방향(예를 들어, X방향))을 따라 연장될 수 있고, 범프 구조체의 일 가장자리로부터 타 가장자리까지 선형적으로 연장될 수 있다. 예를 들어, 베이스 필름(110) 상에는 제1 수평 방향(예를 들어, Y방향)에 평행하게 연장된 칩 실장 영역(RA)의 제1 가장자리(SE)를 따라서 다수의 범프 패드들이 배열될 수 있고, 평면에서 보았을 때 다수의 범프 패드들은 제2 수평 방향(예를 들어, X방향)에 따른 길이가 제1 수평 방향(예를 들어, Y방향)에 따른 길이보다 큰 직사각형 형태를 가질 수 있다.
예시적인 실시예들에서, 범프 패드들의 외부 표면 상에는, 범프 패드들과 범프 구조체들 사이의 접착성을 높이기 위한 도전성 커버층이 배치될 수 있다. 상기 도전성 커버층은, 예를 들어 주석(Sn), 니켈(Ni), 납(Pb), 팔라듐(Pd), 솔더 중 적어도 하나를 포함할 수 있다.
필름 기판(100)은 베이스 필름(110) 상에서 연장되고 서로 연결된 메인 라인 패턴(140) 및 브랜치 라인 패턴(161)을 포함할 수 있다. 메인 라인 패턴(140)은 범프 구조체들 중 하나인 제1 범프 구조체(310)에 연결될 수 있고, 브랜치 라인 패턴(161)은 메인 라인 패턴(140)의 일 지점으로부터 범프 구조체들 중 하나인 제2 범프 구조체(320)를 향해 연장될 수 있다. 예시적인 실시예들에서, 브랜치 라인 패턴(161)은 메인 라인 패턴(140)의 제1 연장 패턴(141)에 접촉될 수 있다. 메인 라인 패턴(140)은 베이스 필름(110)의 칩 실장 영역(RA) 내에서만 연장될 수 있다. 브랜치 라인 패턴(161)은 베이스 필름(110)의 칩 실장 영역(RA) 및/또는 외부 영역(RB) 내에 배치될 수 있다. 브랜치 라인 패턴(161)은 그 전체가 베이스 필름(110)의 칩 실장 영역(RA) 내에 있거나, 또는 칩 실장 영역(RA) 및 외부 영역(RB) 모두에 걸쳐 있을 수 있다.
메인 라인 패턴(140)은 제1 범프 구조체(310)와 결합된 제1 패드(143)와 제1 패드(143)의 일측으로부터 베이스 필름(110)의 표면을 따라 연장된 제1 연장 패턴(141)을 포함할 수 있다. 브랜치 라인 패턴(161)의 일 단부는 메인 라인 패턴(140)의 제1 연장 패턴(141)에 연결되고, 브랜치 라인 패턴(161)의 타 단부는 제2 범프 구조체(320)와 결합된 제2 패드(151)의 일측에 연결될 수 있다. 상기 제1 패드(143) 및 제2 패드(151)는 각각 전술한 범프 패드들 중 하나일 수 있다. 제1 패드(143)는 제2 수평 방향(예를 들어, X방향)으로 제1 범프 구조체(310)의 제1 가장자리(311)로부터 다른 가장자리까지 선형적으로 연장될 수 있고, 제2 패드(151)는 제2 수평 방향(예를 들어, X방향)으로 제2 범프 구조체(330)의 제1 가장자리(321)로부터 다른 가장자리까지 선형적으로 연장될 수 있다.
제1 범프 구조체(310)의 제1 가장자리(311)를 칩 실장 영역(RA)의 제1 가장자리(SE)와 마주하거나 또는 칩 실장 영역(RA)의 제1 가장자리(SE)에 가장 인접한 가장자리로 정의하고, 제2 범프 구조체(320)의 제1 가장자리(321)를 칩 실장 영역(RA)의 제1 가장자리(SE)와 마주하거나 또는 칩 실장 영역(RA)의 제1 가장자리(SE)에 가장 인접한 가장자리로 정의할 때, 브랜치 라인 패턴(161)은 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)와 중첩되지 않는다. 바꿔 말해서, 제1 패드(143)의 제1 측면(1431)을 칩 실장 영역(RA)의 제1 가장자리(SE)와 마주하거나 또는 칩 실장 영역(RA)의 제1 가장자리(SE)에 가장 인접한 측면으로 정의하고, 제2 패드(151)의 제1 측면(1511)을 칩 실장 영역(RA)의 제1 가장자리(SE)와 마주하거나 또는 칩 실장 영역(RA)의 제1 가장자리(SE)에 가장 인접한 측면으로 정의할 때, 브랜치 라인 패턴(161)은 제1 패드(143)의 제1 측면(1431) 및 제2 패드(151)의 제1 측면(1511)에는 연결되지 않는다.
도 4a 및 도 4b는 비교예에 따른 칩 온 필름 패키지를 나타내는 도면들로서, 도 4a는 비교예에 따른 칩 온 필름 패키지를 나타내는 평면도이고, 도 4b는 도 4a의 4B-4B' 선에 따라 취한 비교예에 따른 칩 온 필름 패키지의 단면도이다.
도 4a 및 도 4b를 참조하면, 비교예에 따른 칩 온 필름 패키지는 제1 범프 구조체(310)와 제2 범프 구조체(320) 사이를 연결하기 위해 베이스 필름(110) 상에서 연장된 도전 패턴(910)을 포함한다. 도전 패턴(910)은 제1 패드(143)의 제1 측면(1431)과 제2 패드(151)의 제1 측면(1511) 사이에서 연장된다. 비교에에 따른 칩 온 필름 패키지에 열적 변형이 발생한 경우, 필름 기판(100)에 굽힙 등의 변형이 발생하고, 도전 패턴(910)과 제1 패드(143) 간의 연결 부위 및 도전 패턴(910)과 제2 패드(151) 간의 연결 부위에 응력이 집중된다. 특히, 칩 온 필름 패키지가 방열 수지층(420)을 포함하는 경우, 열적 변형이 보다 심화되는 경향이 있다. 이러한 응력 집중은 도전 패턴(910)과 제1 패드(143) 간의 연결 부위(CP) 및 도전 패턴(910)과 제2 패드(151) 간의 연결 부위에 크랙을 야기하며, 이러한 크랙은 배선을 단락시켜 칩 온 필름 패키지에 전기적 불량을 일으킨다.
그러나, 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지에서, 범프 구조체들 사이를 전기적으로 연결하도록 구성된 브랜치 라인 패턴(161)은 칩 온 필름 패키지의 열적 변형 시 응력이 집중되기 쉬운 부위를 우회하여 연장하도록 설계된다. 예를 들어, 브랜치 라인 패턴(161)의 일 단부는 메인 라인 패턴(140)의 제1 연장 패턴(141)에 접촉되고, 브랜치 라인 패턴(161)의 타 단부는 제2 패드(151)의 제1 측면(1511)에 반대된 제2 패드(151)의 제3 측면에 접촉된다. 브랜치 라인 패턴(161)은 칩 실장 영역(RA)의 제1 가장자리(SE)에 가장 인접한 제1 패드(143)의 제1 측면(1431) 및 칩 실장 영역(RA)의 제1 가장자리(SE)에 가장 인접한 제2 패드(151)의 제1 측면(1511)으로부터 이격되며, 칩 실장 영역(RA)의 제1 가장자리(SE)와 제1 패드(143)의 제1 측면(1431) 사이의 영역 및 칩 실장 영역(RA)의 제1 가장자리(SE)와 제2 패드(151)의 제1 측면(1511) 사이의 영역을 우회하여 연장될 수 있다. 평면에서 보았을 때, 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)에 중첩되지 않는 경로를 따라 연장되어 제1 범프 구조체(310)와 제2 범프 구조체(320) 사이를 전기적으로 연결한다. 칩 온 필름 패키지의 열적 변형 시 응력이 집중되기 쉬운 부위에는 배선(예를 들어, 브랜치 라인 패턴(161))이 배치되지 않으므로, 칩 온 필름 패키지의 열적 변형에 따른 전기적 불량 이슈를 제거할 수 있다. 따라서, 예시적인 실시예들에 따른 칩 온 필름 패키지에 의하면, 필름 기판(100)의 도전성 배선 패턴은 반도체 칩(200)의 단변 근처에 있는 범프 구조체들에 직접 전원 신호를 전송하여 전압 강하(drop)를 방지할 수 있으며, 아울러 칩 온 필름 패키지의 열적 변형으로 인한 전기적 불량 이슈를 제거하여 칩 온 필름 패키지의 신뢰성을 향상시킬 수 있다.
도 5 내지 도 7은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지들을 나타내는 평면도들이다.
도 5를 도 1과 함께 참조하면, 필름 기판(100)은 칩 실장 영역(RA)의 제1 가장자리(SE)를 따라 배열된 범프 구조체들(즉, 제1 범프 구조체(310)와 제2 범프 구조체들(320)) 사이를 전기적으로 연결하도록 구성된 브랜치 라인 패턴들(즉, 제1 브랜치 라인 패턴(162)과 제2 브랜치 라인 패턴들(163))을 포함할 수 있다.
제1 브랜치 라인 패턴(162)은 메인 라인 패턴(140)의 제1 패드(143)와 제2 패드(151) 사이에서 연장될 수 있다. 즉, 제1 브랜치 라인 패턴(162)의 일 단부는 제1 패드(143)에 연결되고, 제1 브랜치 라인 패턴(162)의 타 단부는 제2 패드(151)에 연결될 수 있다. 제1 패드(143)의 제2 측면을 제1 패드(143)의 제1 측면(1431)에 연결된 측면으로 정의하고 제2 패드(151)의 제2 측면을 제2 패드(151)의 제1 측면(1511)에 연결된 측면으로 정의할 때, 제1 브랜치 라인 패턴(162)은 제1 수평 방향(예를 들어, Y방향)으로 서로 마주하는 제1 패드(143)의 제2 측면과 제2 패드(151)의 제2 측면 사이에서 연장될 수 있다. 제1 브랜치 라인 패턴(162)은 칩 온 필름 패키지의 열적 변형 시 응력이 집중되기 쉬운 부위(즉, 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)에 중첩된 영역)를 우회하여 연장되므로, 칩 온 필름 패키지의 열적 변형에 따른 전기적 불량 이슈를 제거할 수 있다.
또한, 제2 브랜치 라인 패턴(163)은 제1 수평 방향(예를 들어, Y방향)으로 이웃하는 제2 패드들(151) 사이에서 연장될 수 있다. 즉, 제2 브랜치 라인 패턴(163)의 일 단부는 제2 패드(151)에 연결되고, 제2 브랜치 라인 패턴(163)의 타 단부는 다른 제2 패드(151)에 연결될 수 있다. 제2 브랜치 라인 패턴(163)은 제1 수평 방향(예를 들어, Y방향)으로 서로 마주하는 제2 패드(151)의 제2 측면과 다른 제2 패드(151)의 제2 측면 사이에서 연장될 수 있다. 제2 브랜치 라인 패턴(163)은 칩 온 필름 패키지의 열적 변형 시 응력이 집중되기 쉬운 부위(즉, 제2 범프 구조체(320)의 제1 가장자리(321)에 중첩된 영역)를 우회하여 연장되므로, 칩 온 필름 패키지의 열적 변형에 따른 전기적 불량 이슈를 제거할 수 있다.
도 6을 도 1과 함께 참조하면, 필름 기판(100)은 칩 실장 영역(RA)의 제1 가장자리(SE)를 따라 상호 이격된 제1 범프 구조체(310)와 제2 범프 구조체(320) 사이를 전기적으로 연결하도록 구성된 브랜치 라인 패턴(164)을 포함할 수 있다. 제1 범프 구조체(310)와 제2 범프 구조체(320)는 하나 이상의 제3 범프 구조체(330)를 사이에 두고 제1 수평 방향(예를 들어, Y방향)으로 이격될 수 있다. 제3 범프 구조체(330)는 제3 패드(153) 상에 배치되며, 제3 패드(153)는 베이스 필름(110) 상에서 연장된 배선 패턴(132)에 연결될 수 있다.
브랜치 라인 패턴(164)은 메인 라인 패턴(140)으로부터 제2 범프 구조체(320)가 결합된 제2 패드(151)까지 연장하되, 베이스 필름(110)의 외부 영역(RB)을 경유할 수 있다. 브랜치 라인 패턴(164)은 배선 패턴(132)에 간섭되지 않도록 베이스 필름(110)의 외부 영역(RB)을 경유하는 경로를 따라 연장될 수 있다. 브랜치 라인 패턴(164)의 일부는 반도체 칩(200)에 덮이고, 브랜치 라인 패턴(164)의 다른 일부는 반도체 칩(200)에 덮이지 않는다. 즉, 평면에서 보았을 때, 칩 실장 영역(RA) 내에 있는 브랜치 라인 패턴(164)의 일부는 반도체 칩(200)에 덮이고, 외부 영역(RB) 내에 있는 브랜치 라인 패턴(164)의 다른 일부는 반도체 칩(200)에 덮이지 않는다.
브랜치 라인 패턴(164)의 일 단부는 메인 라인 패턴(140)의 제1 연장 패턴(141)에 접촉되고, 브랜치 라인 패턴(164)의 타 단부는 제2 패드(151)의 제1 측면(1511)에 반대된 제2 패드(151)의 제3 측면에 접촉된다. 브랜치 라인 패턴(164)은 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)를 우회하는 경로를 따라 연장되어 제1 범프 구조체(310)와 제2 범프 구조체(320) 사이를 전기적으로 연결한다. 브랜치 라인 패턴(164)은 칩 온 필름 패키지의 열적 변형 시 응력이 집중되기 쉬운 부위(즉, 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)에 중첩된 영역)를 우회하여 연장되므로, 칩 온 필름 패키지의 열적 변형에 따른 전기적 불량 이슈를 제거할 수 있다.
도 7을 도 1과 함께 참조하면, 필름 기판(100)은 제3 범프 구조체를 사이에 두고 제1 수평 방향(예를 들어, Y방향)으로 상호 이격된 제1 범프 구조체(310)와 제2 범프 구조체(320) 사이를 전기적으로 연결하도록 구성된 브랜치 라인 패턴(165)을 포함할 수 있다. 브랜치 라인 패턴(165)은 메인 라인 패턴(140)으로부터 제2 범프 구조체(320)가 결합된 제2 패드(151)까지 연장하되, 베이스 필름(110)의 외부 영역(RB)을 경유할 수 있다. 브랜치 라인 패턴(165)의 일 단부는 제1 패드(143)의 제2 측면에 연결되고, 브랜치 라인 패턴(165)의 타 단부는 제2 패드(151)의 제2 측면에 연결될 수 있다. 브랜치 라인 패턴(165)은 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)를 우회하는 경로를 따라 연장되어 제1 범프 구조체(310)와 제2 범프 구조체(320) 사이를 전기적으로 연결한다. 브랜치 라인 패턴(165)은 칩 온 필름 패키지의 열적 변형 시 응력이 집중되기 쉬운 부위(즉, 제1 범프 구조체(310)의 제1 가장자리(311) 및 제2 범프 구조체(320)의 제1 가장자리(321)에 중첩된 영역)를 우회하여 연장되므로, 칩 온 필름 패키지의 열적 변형에 따른 전기적 불량 이슈를 제거할 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 디스플레이 장치(1000)를 나타내는 사시도이다.
도 8를 참조하면, 디스플레이 장치(1000)는 적어도 하나의 칩 온 필름 패키지(10), 구동 인쇄회로기판(600), 및 디스플레이 패널(500)을 포함할 수 있다.
칩 온 필름 패키지(10)는 앞서 도 1 내지 도 3b, 및 도 5 내지 도 7을 참조하여 설명된 칩 온 필름 패키지들 중 어느 하나에 해당할 수 있다.
칩 온 필름 패키지(10)는 필름 기판(100) 및 필름 기판(100) 상에 실장된 반도체 칩(200)을 포함할 수 있다. 예시적인 실시예들에서, 하나의 칩 온 필름 패키지(10)는 하나의 반도체 칩(200)을 포함할 수 있다. 예시적인 실시예들에서, 하나의 칩 온 필름 패키지(10)는 서로 다른 종류의 복수의 반도체 칩(200)을 포함할 수도 있다. 예를 들면, 칩 온 필름 패키지(10)는 디스플레이 패널(500)의 게이트 라인들에 연결되어 게이트 드라이버의 기능을 수행하도록 구성된 반도체 칩(200) 및/또는 디스플레이 패널(500)의 소스 라인들에 연결되어 소스 드라이버의 기능을 수행하도록 구성된 반도체 칩(200)을 포함할 수 있다.
칩 온 필름 패키지(10)는 구동 인쇄회로기판과 디스플레이 패널 사이에 위치하며, 구동 인쇄회로기판(600) 및 디스플레이 패널(500) 각각에 접속될 수 있다. 칩 온 필름 패키지(10)는 구동 인쇄회로기판(600)에서 출력되는 신호를 입력받아, 디스플레이 패널(500)로 상기 신호를 전송할 수 있다.
구동 인쇄회로기판(600) 상에는 칩 온 필름 패키지(10)에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(610)이 실장될 수 있다.
디스플레이 패널(500)은 예를 들어, LCD(liquid crystal display) 패널, LED(light emitting diode) 패널, OLED(organic LED) 패널, 또는 플라즈마 디스플레이 패널(plasma display panel, PDP)일 수 있다.
칩 온 필름 패키지(10)는 구동 인쇄회로기판(600)의 구동 연결 배선(630) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 전기적으로 연결될 수 있다.
예시적인 실시예들에서, 구동 인쇄회로기판(600)과 디스플레이 패널(500)의 사이에는 하나의 칩 온 필름 패키지(10)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)이 휴대폰과 같은 작은 면적의 화면을 제공하기 위한 것이거나 상대적으로 저해상도를 지원하는 경우에는, 디스플레이 장치(1000)는 하나의 칩 온 필름 패키지(10)를 포함할 수 있다. 예시적인 실시예들에서, 구동 인쇄회로기판(600)과 디스플레이 패널(500)의 사이에는 복수의 칩 온 필름 패키지(10)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)이 텔레비전과 같은 큰 면적의 화면을 제공하기 위한 것이거나 상대적으로 고해상도를 지원하는 경우에는, 디스플레이 장치(1000)는 복수의 칩 온 필름 패키지(10)를 포함할 수 있다.
칩 온 필름 패키지(10)는 디스플레이 패널(500)의 적어도 하나의 측변에 연결될 수 있다. 예를 들어, 디스플레이 패널(500)의 4개의 측변 중 하나의 측변에만 하나 이상의 칩 온 필름 패키지(10)가 연결될 수 있고, 디스플레이 패널(500)의 다른 3개의 측벽에는 칩 온 필름 패키지(10)가 연결되지 않을 수 있다. 또는, 디스플레이 패널(500)의 2개 이상의 측변에 각각에 하나 이상의 칩 온 필름 패키지(10)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)의 서로 연결된 2개의 측벽 각각에 하나 이상의 칩 온 필름 패키지(10)가 연결될 수 있다.
상기 디스플레이 패널(500)은 투명 기판(510), 상기 투명 기판(510) 상에 형성된 화상 영역(520), 및 패널 연결 배선(530)을 포함할 수 있다. 상기 투명 기판(510)은 예를 들어, 유리 기판 또는 플렉서블(flexible) 기판일 수 있다. 상기 화상 영역(520)이 가지는 복수의 화소는 대응하는 복수의 패널 연결 배선(530)과 연결되어, 칩 온 필름 패키지(10)에 실장된 상기 반도체 칩(200)이 제공하는 신호에 따라서 동작될 수 있다.
칩 온 필름 패키지(10)는 일단에 입력 패드가 형성되고, 타단에 출력 패드가 형성될 수 있다. 입력 패드 및 출력 패드 각각은 이방성 도전층(anisotropic conductive layer)(650)에 의하여 구동 인쇄회로기판(600)의 구동 연결 배선(630) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 연결될 수 있다. 상기 이방성 도전층(650)은 예를 들어, 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다. 상기 이방성 도전층(650)은 절연 접착층 내에 도전 입자가 분산되어 있는 구조를 가질 수 있다. 상기 이방성 도전층(650)은 수직 방향으로만 통전이 되도록 하며, 수평 방향으로는 절연되는 이방성의 전기적 특성을 가질 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 칩 온 필름 패키지 100: 필름 기판
110: 베이스 필름 120: 입출력 배선 패턴
130: 메인 라인 패턴 160: 브랜치 라인 패턴
300: 범프 구조체 410: 언더필 물질층
420: 방열 수지층

Claims (10)

  1. 칩 실장 영역을 가진 베이스 필름, 상기 베이스 필름 상에서 연장된 메인 라인 패턴, 및 상기 베이스 필름 상에서 연장되고 상기 메인 라인 패턴에 연결된 브랜치 라인 패턴을 포함하는 필름 기판;
    상기 칩 실장 영역에 중첩되도록 상기 필름 기판 상에 실장된 반도체 칩;
    상기 반도체 칩과 상기 필름 기판 사이에 배치되고, 상기 메인 라인 패턴에 연결된 제1 범프 구조체; 및
    상기 반도체 칩과 상기 필름 기판 사이에 배치되고, 상기 브랜치 라인 패턴에 연결되고, 상기 칩 실장 영역의 제1 가장자리에 평행한 제1 방향으로 상기 제1 범프 구조체로부터 이격된 제2 범프 구조체;
    를 포함하고,
    상기 브랜치 라인 패턴은 상기 칩 실장 영역의 상기 제1 가장자리와 마주하는 상기 제1 범프 구조체의 제1 가장자리 및 상기 칩 실장 영역의 상기 제1 가장자리와 마주하는 상기 제2 범프 구조체의 제1 가장자리와 중첩되지 않도록 연장된, 칩 온 필름 패키지.
  2. 제 1 항에 있어서,
    상기 칩 실장 영역은 평면에서 보았을 때 직사각형 형태를 가지고,
    상기 칩 실장 영역의 상기 제1 가장자리의 길이는 상기 제1 방향에 수직된 제2 방향으로 연장된 상기 칩 실장 영역의 제2 가장자리의 길이보다 작은 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제 1 항에 있어서,
    상기 메인 라인 패턴 및 상기 브랜치 라인 패턴은 동일한 전원 신호를 전송하도록 구성된 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제 1 항에 있어서,
    상기 메인 라인 패턴은 상기 제1 범프 구조체와 결합되는 제1 패드 및 상기 제1 패드의 일 측면으로부터 연장된 제1 연장 패턴을 포함하고,
    상기 필름 기판은 상기 제2 범프 구조체와 결합되는 제2 패드를 더 포함하고,
    상기 제1 패드는 상기 제1 방향에 수직된 제2 방향을 따라 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고,
    상기 제2 패드는 상기 제2 방향을 따라 상기 제2 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장된 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제 4 항에 있어서,
    상기 브랜치 라인 패턴의 일 단부는 상기 제1 연장 패턴에 연결되고 상기 브랜치 라인 패턴의 타 단부는 상기 제2 패드의 일 측면에 연결된 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제 4 항에 있어서,
    상기 브랜치 라인 패턴은 상기 제1 방향으로 마주하는 상기 제1 패드의 일 측면으로부터 상기 제2 패드의 일 측면까지 연장된 것을 특징으로 하는 칩 온 필름 패키지.
  7. 제 4 항에 있어서,
    상기 브랜치 라인 패턴은 상기 칩 실장 영역의 외부에 있는 상기 베이스 필름의 외부 영역을 경유하여 상기 메인 라인 패턴으로부터 상기 제2 패드까지 연장된 것을 특징으로 하는 칩 온 필름 패키지.
  8. 제 7 항에 있어서,
    상기 필름 기판은 상기 제1 방향으로 상기 제1 패드와 상기 제2 패드 사이에 있는 제3 패드를 더 포함하고,
    상기 칩 온 필름 패키지는 상기 제3 패드와 상기 반도체 칩 사이에 배치된 제3 범프 구조체를 더 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  9. 제 1 항에 있어서,
    상기 필름 기판 상에서 상기 반도체 칩을 덮는 방열 수지층을 더 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  10. 필름 기판;
    상기 필름 기판 상에 실장된 반도체 칩;
    상기 필름 기판과 상기 반도체 칩 사이에 배치된 복수의 범프 구조체;
    상기 반도체 칩과 상기 필름 기판 사이의 틈을 채우는 언더필 물질층; 및
    상기 필름 기판 상에서 상기 반도체 칩을 덮는 방열 수지층;
    을 포함하고,
    상기 복수의 범프 구조체는 제1 범프 구조체 및 제2 범프 구조체를 포함하고,
    상기 필름 기판은,
    칩 실장 영역 및 상기 칩 실장 영역의 외부에 있는 외부 영역을 가지고, 상기 칩 실장 영역은 상기 반도체 칩과 수직으로 중첩된, 베이스 필름;
    상기 베이스 필름의 상기 칩 실장 영역 상에서 연장되고, 상기 제1 범프 구조체에 결합된 제1 패드 및 상기 제1 패드에 연결된 제1 연장 패턴을 포함하는 메인 라인 패턴;
    상기 제2 범프 구조체에 결합되고, 상기 칩 실장 영역의 제1 가장자리에 평행한 제1 방향으로 상기 제1 패드로부터 이격된 제2 패드; 및
    상기 메인 라인 패턴과 상기 제2 패드 사이에서 연장되고, 상기 제1 범프 구조체와 상기 제2 범프 구조체 사이를 전기적으로 연결하는 브랜치 라인 패턴;
    을 포함하고,
    상기 제1 패드는 상기 제1 방향에 수직된 제2 방향으로 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고,
    상기 제2 패드는 상기 제2 방향으로 상기 제1 범프 구조체의 일 가장자리로부터 타 가장자리까지 연장되고,
    상기 브랜치 라인 패턴은 상기 칩 실장 영역의 상기 제1 가장자리에 가장 인접한 상기 제1 패드의 제1 측면 및 상기 칩 실장 영역의 상기 제1 가장자리에 가장 인접한 상기 제2 패드의 제1 측면으로부터 이격된, 칩 온 필름 패키지.
KR1020220119544A 2022-09-21 2022-09-21 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 KR20240040509A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220119544A KR20240040509A (ko) 2022-09-21 2022-09-21 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US18/200,609 US20240096909A1 (en) 2022-09-21 2023-05-23 Chip on film package and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220119544A KR20240040509A (ko) 2022-09-21 2022-09-21 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240040509A true KR20240040509A (ko) 2024-03-28

Family

ID=90244265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220119544A KR20240040509A (ko) 2022-09-21 2022-09-21 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US20240096909A1 (ko)
KR (1) KR20240040509A (ko)

Also Published As

Publication number Publication date
US20240096909A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US6300997B1 (en) Liquid crystal display device having an IC chip mounted on a narrow film wiring board
CN100536119C (zh) 半导体器件及其制造方法
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
CN107680948B (zh) 半导体装置、显示面板总成、半导体结构
US11107743B2 (en) Chip on film package and display device including the same
US20060081968A1 (en) Semiconductor package
US20240096909A1 (en) Chip on film package and display apparatus including the same
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
JP4837513B2 (ja) 半導体パッケージの製造方法、及び表示装置の製造方法
US20240096904A1 (en) Chip-on-film package and display device including the same
CN215644467U (zh) 半导体芯片结构以及薄膜上芯片封装结构
US20240204009A1 (en) Film package and display module including same
US20230420349A1 (en) Semiconductor package and display apparatus including the same
US20240213268A1 (en) Chip on film package and display apparatus including the same
US20230066512A1 (en) Semiconductor device
US7939951B2 (en) Mounting substrate and electronic apparatus
US20230036519A1 (en) Chip on film package and display device including the same
US11189597B2 (en) Chip on film package
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
KR100658648B1 (ko) 칩 패키지
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器
KR20240008178A (ko) 반도체 패키지 및 이를 포함하는 패키지 모듈