JP2008205142A - Ｃｏｆ用配線基板とその製造方法、並びに半導体装置 - Google Patents
Ｃｏｆ用配線基板とその製造方法、並びに半導体装置 Download PDFInfo
- Publication number
- JP2008205142A JP2008205142A JP2007038807A JP2007038807A JP2008205142A JP 2008205142 A JP2008205142 A JP 2008205142A JP 2007038807 A JP2007038807 A JP 2007038807A JP 2007038807 A JP2007038807 A JP 2007038807A JP 2008205142 A JP2008205142 A JP 2008205142A
- Authority
- JP
- Japan
- Prior art keywords
- cof
- wiring board
- wiring
- heat
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】高い放熱性を有するＣＯＦ用配線基板を提供する。
【解決手段】絶縁フィルム１の片側の面に、搭載される半導体素子７の表面に設けられた電極パッドと接合するためのインナーリード１１と、ＣＯＦを搭載する外部基板の端子と接合するためのアウターリード１２とを有する配線１３が設けられたＣＯＦ用配線基板の、半導体チップ７が搭載される予定の領域１４内で、インナーリード１１が存在しない部分に、放熱板１５が配置されている。
【選択図】図１
【解決手段】絶縁フィルム１の片側の面に、搭載される半導体素子７の表面に設けられた電極パッドと接合するためのインナーリード１１と、ＣＯＦを搭載する外部基板の端子と接合するためのアウターリード１２とを有する配線１３が設けられたＣＯＦ用配線基板の、半導体チップ７が搭載される予定の領域１４内で、インナーリード１１が存在しない部分に、放熱板１５が配置されている。
【選択図】図１
Description
本発明は、各種電気機器に使用する半導体パッケージ用配線基板に関し、特に薄型ディスプレイなどに使用されるＣＯＦに使用される配線基板及びその製造方法に関する。
近年、電子機器の小型化、軽量化、高機能化はめざましく、半導体素子の実装方法にもより高密度の実装が可能な方法の提案がされ、一部が実施されている。こうした実装方法の一つにＣＯＦ（Chip on Film）があり、主として液晶ディスプレイのドライバ半導体パッケージとして用いられている。
ＣＯＦとは、半導体素子をフィルムキャリアテープ上に直接搭載するものであり、用いるフィルムキャリアテープをＣＯＦ用配線基板という。このＣＯＦ用配線基板は、ポリイミドフィルム等の絶縁フィルムの片面に金属配線が形成された薄型フィルム基板である。ＣＯＦ用配線基板の主な構成は半導体素子が搭載されるエリアと、半導体素子の電極パッドと接合するためのインナーリードと、外部と接続するためのアウターリードとを有する配線等で構成されている。
従来のＣＯＦ用配線基板の配線パターンを図５に例示した。このような配線パターンを有するＣＯＦ用配線基板は、例えば図６に示す方法で製造される。
先ず、図６（a）に示すように、ポリイミドフィルム１と銅箔２とからなる基材の銅箔２の表面にフォトレジスト層３を形成する。
次に、形成されたフォトレジスト層３にマスク（図示せず）を介して紫外線を照射し所望のパターンに感光させる（図６（b））。
次に、フォトレジスト層を現像し、フォトレジストパターン４を形成する（図６（c））。
次に、フォトレジストパターン４の開口部に露出する銅箔をエッチングして、銅配線パターン５を形成し、その後フォトレジストパターンを除去する（図６（d））。
次に、銅配線パターン５の表面に、半導体素子の電極パッドと接合するためのＳｎ、Ａｕ等のめっき層６を形成する（図６（e））。
最後に、インナーリードとアウターリードを露出させて所望の保護レジスト膜を形成する（図示せず）。
先ず、図６（a）に示すように、ポリイミドフィルム１と銅箔２とからなる基材の銅箔２の表面にフォトレジスト層３を形成する。
次に、形成されたフォトレジスト層３にマスク（図示せず）を介して紫外線を照射し所望のパターンに感光させる（図６（b））。
次に、フォトレジスト層を現像し、フォトレジストパターン４を形成する（図６（c））。
次に、フォトレジストパターン４の開口部に露出する銅箔をエッチングして、銅配線パターン５を形成し、その後フォトレジストパターンを除去する（図６（d））。
次に、銅配線パターン５の表面に、半導体素子の電極パッドと接合するためのＳｎ、Ａｕ等のめっき層６を形成する（図６（e））。
最後に、インナーリードとアウターリードを露出させて所望の保護レジスト膜を形成する（図示せず）。
このようにして製造されたＣＯＦ用配線基板に半導体素子７を搭載するには、半導体素子７の電極パッドに形成されたバンプ８とＣＯＦ用配線基板のインナーリード９とを接合することにより行い、その後、樹脂封止１０して図７に示すような半導体装置を得る。
ＣＯＦに限らず、半導体装置では、半導体素子の作動により多量の熱が発生する。この熱は、一部が半導体素子の裏面（電極パットがある面を表面としている）から周囲環境へ放出され、一部が半導体素子と接合されているインナーリードを伝って半導体装置を搭載しているプリント配線板等へ伝熱されて、プリント配線板より周囲環境へ放熱され、更に、残部が半導体素子の表面から封止樹脂と絶縁フィルムとを介して周囲環境へ放熱される。この放熱が不十分な場合、蓄積された熱により半導体素子が動作不良を起こす。従って、半導体素子が発生する熱を如何に効率よく放熱させるかは半導体装置にとっては重要な問題となる。
従来のＣＯＦ用配線基板は、半導体素子の表面が封止樹脂とポリイミドフィルムという金属に比べて熱伝導率の低い材質で覆われた構造を採っており、半導体素子表面からの放熱効率は一般に低いものとなっている。また、半導体素子の作動により発生した熱は発生点より平面的に分散しにくく、局所的に温度が高くなりやすいといった問題がある。
特に近年のディスプレイの大型化、高解像度化によって、半導体素子の駆動電圧ならびに動作周波数は高くなり、これによって半導体素子の発熱量は大きく増加してきている。加えて、ＣＯＦ用配線基板の配線の微細化要求によって、インナーリードの幅は、例えば１５μｍと細くなり、インナーリードを経由する放熱の効率は低下してきている。これらのことから、半導体装置の放熱対策がより深刻な問題となってきている。
従来、このような半導体装置の放熱効率を構造的に改善すべく提案されたものとして、絶縁フィルムと、この絶縁フィルムの一方の面上に配置された配線と、上記絶縁フィルムの上記一方の面に対向するように配置された一つまたは複数の半導体素子と、上記絶縁体フィルムの他方の面上に配置された放熱部材とを備えた半導体装置がある（特許文献１ 段落００２１参照）。即ち、特許文献１が提案するＣＯＦは、ポリイミドフィルムを介在して半導体チップの電極パッド側に放熱板を配設することで、当該ポリイミドフィルムを介した放熱性を改善させるものである。
この構造は半導体素子よりも大きな放熱板を設置することができ、より大きな放熱板を用いることでより良好な放熱性を得やすいという利点がある。しかしながら、放熱板を配置させることによりＣＯＦの厚みと重量とが増加してしまい、ＣＯＦの小型化、軽量化の流れに逆行するものとなっている。さらには、ＣＯＦ用配線基板の製造工程で、新たに放熱板を配設する工程を付加しなければならず、コストアップの要因となっている。
特開２００６−１０８３５６号公報
本発明は、ＣＯＦに求められる小型化、軽量化の要求を満たし、且つ、前記放熱板の配設のような新たな工程の付加を必要とせずに、高い放熱性を有するＣＯＦ用配線基板とその製造方法の提供と、本発明のＣＯＦ用配線基板を用いたＣＯＦの提供を目的とする。
上記目的を達成するため、本第１の発明は、絶縁フィルムの片側の面に、搭載される半導体素子表面に設けられた電極パッドと接合するためのインナーリードと、ＣＯＦを搭載する外部基板の端子と接合するためのアウターリードとを有する配線が設けられたＣＯＦ用配線基板において、前記半導体チップが搭載される予定の領域内で、インナーリードが存在しない部分に放熱板Ａが配置されていることを特徴とする。
そして、本第２の発明は、前記第１の発明に加えて前記半導体チップが搭載される予定の領域外の領域で配線が存在しない部分に放熱板Ｂを設け、この放熱板Ｂと前記放熱板Ａとを連結したことを特徴とする。
そして、本第３の発明は、前記放熱板Ａと前記放熱板Ｂとが、前記配線と同じ材料で構成されていることを特徴とする。
そして、本第４の発明は、前記第１の発明によるＣＯＦ用配線基板の製造方法であり、前記、放熱板Ａ、並びにインナーリードとアウターリードとを含む配線とをサブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成することを特徴とする。
そして、本第５の発明は、前記第２または３の発明によるＣＯＦ用配線基板の製造方法であり、前記、放熱板Ａ及び放熱板Ｂ、並びにインナーリードとアウターリードとを含む配線とをサブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成することを特徴とする。
そして、本第６の発明は、前記第１乃至３の何れかの発明によるＣＯＦ用配線基板を用いて作成された半導体装置である。
上記したように本発明のＣＯＦ用配線基板では、ＣＯＦ用配線基板の半導体素子が搭載される予定の領域内で、インナーリードが存在しない部分に放熱板Ａを形成し、要すれば、半導体チップが搭載される予定の領域外で配線が存在しない領域に放熱板Ａと連結する形で放熱板Ｂを形成する。この際に、放熱板Ａと放熱板Ｂとは、インナーリードやアウターリード、そしてこれらを有する配線と同一平面上に形成される。これにより半導体素子が発する熱をインナーリードのみでなく放熱板Ａ、Ｂにも分散させ、もって放熱効果が高められる。従って、本発明のＣＯＦ用配線基板は従来のものより放熱効果が高く、本発明のＣＯＦ用配線基板を用いれば放熱効果の高いＣＯＦを得ることができる。
また、本発明の方法によれば、放熱板Ａ並びに放熱板Ｂと、インナーリードとアウターリードとを有する配線とを、用いるマスクを変更することによりサブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成できる。このために、従来のＣＯＦ用配線基板製造工程に新たな工程や部材を追加したり、工程を変更したりする必要がない。従って、従来と同程度の製造コストで済み、経済性を損なうことなく、放熱性の良いＣＯＦ用配線基板を提供できる。
本発明の第一の実施形態によるＣＯＦ用配線基板の配線部のパターンを図１に、ＣＯＦ用配線基板を用いて作成された半導体装置の、図１のＡ−Ａに相当する位置での半導体素子７を搭載した状態の拡大断面図を図２に例示した。
図１において、１１はインナーリード、１２はアウターリード、１３はインナーリード１１とアウターリード１２を有する配線、破線で囲まれた部分１４は半導体素子が搭載される予定の領域、１５は領域１４の中央部（インナーリード１１が配置されていない部分）に設けられた放熱板Ａである。そして、前記したように、放熱板１５はインナーリード１１とアウターリード１２を有する配線１３と同一平面上に構成されているため、半導体素子の作動に伴い発生した熱はインナーリード１１のみではなく、放熱板１５にも伝わり、放熱板１５からも放熱される。
図１において、１１はインナーリード、１２はアウターリード、１３はインナーリード１１とアウターリード１２を有する配線、破線で囲まれた部分１４は半導体素子が搭載される予定の領域、１５は領域１４の中央部（インナーリード１１が配置されていない部分）に設けられた放熱板Ａである。そして、前記したように、放熱板１５はインナーリード１１とアウターリード１２を有する配線１３と同一平面上に構成されているため、半導体素子の作動に伴い発生した熱はインナーリード１１のみではなく、放熱板１５にも伝わり、放熱板１５からも放熱される。
図３に本発明による第二の実施形態によるＣＯＦ用配線基板の配線部のパターンを例示した。本例では、図１に示した例に加えて、半導体素子が搭載される予定の領域１４以外の領域で配線１３が配設されていない部分に放熱板１６（B）が設けられている。そして、放熱板１５と放熱板１６とは連結されており、放熱板１５に伝達された熱の一部は放熱板１６に伝達され、放熱板１６からも放熱される。従って放熱効果が更に高められる。
次に、本発明のＣＯＦ用配線基板の製造方法について図４を用いて説明する。
図４は、ＣＯＦ用配線基板の製造工程を理解しやすくするために、主要工程で得られるものの断面を例示したものである。
まず図４（a）に示すようにポリイミドフィルム１と銅箔２からなる基材の銅箔２の表面にフォトレジスト層３を形成する。
次に、形成されたフォトレジスト層３にマスクを介して紫外線を照射し所望のパターンに感光させる（図４（b））。このとき使用するマスクのパターンとしては、製品配線パターンに、半導体素子が搭載される領域１４内であり且つインナーリード１１が存在しない領域に設けられる放熱板１５が組み込まれたものを用いる。
次に、従来のＣＯＦ用配線基板の製造方法と同様にフォトレジスト層３を現像し、フォトレジストパターン４を形成する（図４（c））。
次に、フォトレジストパターン４の開口部に露出する銅箔をエッチングして、銅配線パターン５を形成し、その後フォトレジストパターン４を除去する（図４（d））。
次に、銅配線パターン５の表面に、半導体素子の電極パッドと接合するためのＳｎ、Ａｕ等のめっき層６を形成する（図４（e））。
そして最後にインナーリード１１とアウターリード１２を露出させて所望の保護レジスト膜を形成する（図示せず）。
図４は、ＣＯＦ用配線基板の製造工程を理解しやすくするために、主要工程で得られるものの断面を例示したものである。
まず図４（a）に示すようにポリイミドフィルム１と銅箔２からなる基材の銅箔２の表面にフォトレジスト層３を形成する。
次に、形成されたフォトレジスト層３にマスクを介して紫外線を照射し所望のパターンに感光させる（図４（b））。このとき使用するマスクのパターンとしては、製品配線パターンに、半導体素子が搭載される領域１４内であり且つインナーリード１１が存在しない領域に設けられる放熱板１５が組み込まれたものを用いる。
次に、従来のＣＯＦ用配線基板の製造方法と同様にフォトレジスト層３を現像し、フォトレジストパターン４を形成する（図４（c））。
次に、フォトレジストパターン４の開口部に露出する銅箔をエッチングして、銅配線パターン５を形成し、その後フォトレジストパターン４を除去する（図４（d））。
次に、銅配線パターン５の表面に、半導体素子の電極パッドと接合するためのＳｎ、Ａｕ等のめっき層６を形成する（図４（e））。
そして最後にインナーリード１１とアウターリード１２を露出させて所望の保護レジスト膜を形成する（図示せず）。
図４及び図５と前記した従来技術である図６とを比較すれば、用いるマスクのパターンを変えること以外、大きな変更を加えることなく、従来技術で本発明のＣＯＦ用配線基板を得ることが可能であるいうことがわかる。また、新たな部材を必要としないこともわかる。
なお、上記の例は、サブトラクティブ法により本発明のＣＯＦ用配線基板を製造するものであるが、公知のアディティブ法やセミアディティブ法でも同様に製造できることはいうまでもない。
なお、上記の例は、サブトラクティブ法により本発明のＣＯＦ用配線基板を製造するものであるが、公知のアディティブ法やセミアディティブ法でも同様に製造できることはいうまでもない。
厚さ３５μｍのポリイミドフィルムの片面に、厚さ８μｍの銅箔が設けられた市販の銅ポリイミド基板（住友金属鉱山株式会社製 製品名S'perflex）の銅箔表面に液状レジストを塗布し、図１に示した配線１３と放熱板１５を形成するためのパターンを有するマスクを介して紫外線照射した。
次に、これを現像し、エッチング用のフォトレジストパターンを得た。
次に、塩化第２銅を主成分とするエッチング液を用いてフォトレジストパターンの開口部に露出している銅箔をエッチング除去し、次いで残存するフォトレジストパターンを除去してポリイミドフィルム表面に配線１３と放熱板１５とを作成した。
次に、スズめっき液を用いてインナーリード等にスズめっきを施して、図１に示したパターンを有するＣＯＦ用配線基板を得た。なお、上記各工程において適用した温度条件、時間条件等は一般的なものであった。
次に、インナーリード部、アウターリード部等のめっきが必要となる部分のみが開口部として得られるようにソルダーレジスト（日立化成株式会社製 SN-9000）を塗布し、120℃、90minの条件でソルダーレジストを熱硬化させた。
次に、得られたＣＯＦ用配線基板のインナーリードに半導体素子の電極に設けられたバンプが接合するように配置して、加熱圧着し、樹脂封止して図２に示された如き構成の半導体装置を作成した。この半導体装置の作動状態をチェックしたが異常はなかった。
次に、これを現像し、エッチング用のフォトレジストパターンを得た。
次に、塩化第２銅を主成分とするエッチング液を用いてフォトレジストパターンの開口部に露出している銅箔をエッチング除去し、次いで残存するフォトレジストパターンを除去してポリイミドフィルム表面に配線１３と放熱板１５とを作成した。
次に、スズめっき液を用いてインナーリード等にスズめっきを施して、図１に示したパターンを有するＣＯＦ用配線基板を得た。なお、上記各工程において適用した温度条件、時間条件等は一般的なものであった。
次に、インナーリード部、アウターリード部等のめっきが必要となる部分のみが開口部として得られるようにソルダーレジスト（日立化成株式会社製 SN-9000）を塗布し、120℃、90minの条件でソルダーレジストを熱硬化させた。
次に、得られたＣＯＦ用配線基板のインナーリードに半導体素子の電極に設けられたバンプが接合するように配置して、加熱圧着し、樹脂封止して図２に示された如き構成の半導体装置を作成した。この半導体装置の作動状態をチェックしたが異常はなかった。
次に、配線部が図１の配線パターンと同一で放熱板１５のためのパターンのみが無いマスクを用いた以外は上記実施例と同様の方法で作成したＣＯＦ用配線基板を得た。
そして、得られたＣＯＦ用配線基板のインナーリードに半導体素子の電極に設けられたバンプが接合するように配置し、加熱圧着し、樹脂封止して図２にその主要部が示される構成の半導体装置を作成した。この半導体装置の作動状態をチェックしたが異常はなかった。
そして、得られたＣＯＦ用配線基板のインナーリードに半導体素子の電極に設けられたバンプが接合するように配置し、加熱圧着し、樹脂封止して図２にその主要部が示される構成の半導体装置を作成した。この半導体装置の作動状態をチェックしたが異常はなかった。
次に上記実施例の半導体装置と比較例の半導体装置とを、それぞれ同じプリント配線板に搭載し、それぞれに同じ負荷をかけて半導体装置の表面温度を比較した。その結果、実施例の半導体装置の温度は１００℃、比較例の半導体装置の温度は１２０℃であり、本発明によるＣＯＦ用配線基板を使用すれば、約２０℃の半導体装置の温度上昇を防ぐことができるということが分かった。
１ ポリイミドフィルム
２ 銅箔
３ フォトレジスト層
４ フォトレジストパターン
５ 銅配線パターン
６ めっき層
７ 半導体素子
８ バンプ
９、１１ インナーリード
１０ 樹脂封止
１２ アウターリード
１３ 配線
１４ 半導体素子が搭載される予定の領域
１５ 放熱板A
１６ 放熱板B
２ 銅箔
３ フォトレジスト層
４ フォトレジストパターン
５ 銅配線パターン
６ めっき層
７ 半導体素子
８ バンプ
９、１１ インナーリード
１０ 樹脂封止
１２ アウターリード
１３ 配線
１４ 半導体素子が搭載される予定の領域
１５ 放熱板A
１６ 放熱板B
Claims (6)
- 絶縁フィルムの片側の面に、搭載される半導体素子表面に設けられた電極パッドと接合するためのインナーリードと、ＣＯＦを搭載する外部基板の端子と接合するためのアウターリードとを有する配線が設けられたＣＯＦ用配線基板において、前記半導体チップが搭載される予定の領域内で、インナーリードが存在しない部分に放熱板Ａを配置したことを特徴とするＣＯＦ用配線基板。
- 前記半導体チップが搭載される予定の領域外の領域で配線が存在しない領域に放熱板Ｂを設け、放熱板Ｂと前記放熱板Aとが連結されている請求項１記載のＣＯＦ用配線基板。
- 前記放熱板Ａと前記放熱板Ｂとが、前記配線と同じ材料で構成されている請求項１または２記載のＣＯＦ用配線基板。
- 絶縁フィルムの片側の面に、搭載される半導体素子表面に設けられた電極パッドと接合するためのインナーリードと、ＣＯＦを搭載する外部基板の端子と接合するためのアウターリードとを有する配線が設けられたＣＯＦ用配線基板において、前記半導体チップが搭載される予定の領域内で、インナーリードが存在しない部分に放熱板Ａが配置されていることを特徴とするＣＯＦ用配線基板を製造するに際し、前記、放熱板Ａ、並びにインナーリードとアウターリードとを含む配線とをサブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成することを特徴とするＣＯＦ用配線基板の製造方法。
- 絶縁フィルムの片側の面に、搭載される半導体素子表面に設けられた電極パッドと接合するためのインナーリードと、ＣＯＦを搭載する外部基板の端子と接合するためのアウターリードとを有する配線が設けられたＣＯＦ用配線基板において、前記半導体チップが搭載される予定の領域内で、インナーリードが存在しない部分に放熱板Ａが配置されていることを特徴とするＣＯＦ用配線基板を製造するに際し、前記、放熱板Ａ及び放熱板Ｂ、並びにインナーリードとアウターリードとを含む配線とをサブトラクティブ法、アディティブ法、セミアディティブ法の内の何れか一つにより一括して形成することを特徴とするＣＯＦ用配線基板の製造方法。
- 請求項１乃至３の何れかに記載のＣＯＦ用配線基板を用いて作成された半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038807A JP2008205142A (ja) | 2007-02-20 | 2007-02-20 | Ｃｏｆ用配線基板とその製造方法、並びに半導体装置 |
| TW097101854A TW200836318A (en) | 2007-02-20 | 2008-01-17 | Circuit substrate used for the Chip of Film (COF) and its manufacturing method, and semiconductor equipment |
| KR1020080015505A KR20080077588A (ko) | 2007-02-20 | 2008-02-20 | 칩 온 필름용 배선기판과 그 제조방법, 및 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038807A JP2008205142A (ja) | 2007-02-20 | 2007-02-20 | Ｃｏｆ用配線基板とその製造方法、並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205142A true JP2008205142A (ja) | 2008-09-04 |
Family
ID=39782342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007038807A Pending JP2008205142A (ja) | 2007-02-20 | 2007-02-20 | Ｃｏｆ用配線基板とその製造方法、並びに半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2008205142A (ja) |
| KR (1) | KR20080077588A (ja) |
| TW (1) | TW200836318A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014030058A (ja) * | 2013-10-30 | 2014-02-13 | Renesas Electronics Corp | 半導体装置 |
| CN105513498A (zh) * | 2016-02-04 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
| CN108010890A (zh) * | 2017-12-29 | 2018-05-08 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构和方法 |
| JP2022093692A (ja) * | 2019-08-27 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2024055205A1 (zh) * | 2022-09-14 | 2024-03-21 | 京东方科技集团股份有限公司 | 覆晶薄膜、其制作方法及显示装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5325684B2 (ja) * | 2009-07-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101040737B1 (ko) * | 2010-03-10 | 2011-06-10 | 스템코 주식회사 | 연성 회로 기판, 패키지, 및 평판 표시 장치 |
| KR102251684B1 (ko) | 2014-09-03 | 2021-05-14 | 삼성디스플레이 주식회사 | 칩 온 필름 패키지 및 이를 포함하는 표시 장치 |
| KR102555729B1 (ko) * | 2016-07-15 | 2023-07-17 | 삼성디스플레이 주식회사 | 연성 필름, 회로기판 조립체 및 표시장치 |
| WO2018079907A1 (ko) * | 2016-10-27 | 2018-05-03 | 주식회사 엘에스텍 | 플렉서블 솔라셀 모듈의 제조방법 및 그 솔라셀 모듈 |
| CN108417151B (zh) * | 2018-02-02 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其覆晶薄膜结构 |
| CN109168250B (zh) * | 2018-10-24 | 2020-04-17 | 合肥鑫晟光电科技有限公司 | 一种电路板及其制作方法、使用方法、显示装置 |
| US11798876B2 (en) | 2021-09-07 | 2023-10-24 | Novatek Microelectronics Corp. | Chip on film package and display device including the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109254A (ja) * | 2003-09-30 | 2005-04-21 | Optrex Corp | 集積回路搭載基板およびこれを備えた表示装置 |
-
2007
- 2007-02-20 JP JP2007038807A patent/JP2008205142A/ja active Pending
-
2008
- 2008-01-17 TW TW097101854A patent/TW200836318A/zh unknown
- 2008-02-20 KR KR1020080015505A patent/KR20080077588A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109254A (ja) * | 2003-09-30 | 2005-04-21 | Optrex Corp | 集積回路搭載基板およびこれを備えた表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014030058A (ja) * | 2013-10-30 | 2014-02-13 | Renesas Electronics Corp | 半導体装置 |
| CN105513498A (zh) * | 2016-02-04 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
| WO2017133127A1 (zh) * | 2016-02-04 | 2017-08-10 | 京东方科技集团股份有限公司 | 覆晶薄膜及显示装置 |
| CN105513498B (zh) * | 2016-02-04 | 2018-12-25 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
| US10340215B2 (en) | 2016-02-04 | 2019-07-02 | Boe Technology Group Co., Ltd. | Chip on film and display device |
| CN108010890A (zh) * | 2017-12-29 | 2018-05-08 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构和方法 |
| JP2022093692A (ja) * | 2019-08-27 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7318055B2 (ja) | 2019-08-27 | 2023-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2024055205A1 (zh) * | 2022-09-14 | 2024-03-21 | 京东方科技集团股份有限公司 | 覆晶薄膜、其制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200836318A (en) | 2008-09-01 |
| KR20080077588A (ko) | 2008-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008205142A (ja) | Ｃｏｆ用配線基板とその製造方法、並びに半導体装置 | |
| JP4109707B1 (ja) | 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法 | |
| JP2008091714A (ja) | 半導体装置 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
| JP4983386B2 (ja) | Ｃｏｆ用配線基板 | |
| JP2009135340A (ja) | ソースドライバ、ソースドライバの製造方法、および液晶モジュール | |
| KR100658442B1 (ko) | 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치 | |
| JP5169800B2 (ja) | 電子装置 | |
| JP2009182227A (ja) | 配線回路基板およびその製造方法 | |
| JP2012160728A (ja) | 改善された放熱効率を有するｃｏｆ型半導体パッケージ | |
| JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
| TWI509756B (zh) | 薄膜覆晶封裝結構 | |
| KR101369300B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| WO2017006391A1 (ja) | 半導体装置 | |
| JP2005217031A (ja) | 実装可撓配線板および電気光学装置 | |
| JP2011077075A (ja) | 発熱性電子素子内蔵のモジュール基板及びその製造方法 | |
| KR101279469B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| KR101370445B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| KR20080077587A (ko) | 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름 | |
| JP2010219554A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
| JP2008166711A (ja) | 半導体装置およびその製造方法並びに半導体装置の実装構造 | |
| KR101369279B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |