KR102251684B1 - 칩 온 필름 패키지 및 이를 포함하는 표시 장치 - Google Patents

칩 온 필름 패키지 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102251684B1
KR102251684B1 KR1020140117193A KR20140117193A KR102251684B1 KR 102251684 B1 KR102251684 B1 KR 102251684B1 KR 1020140117193 A KR1020140117193 A KR 1020140117193A KR 20140117193 A KR20140117193 A KR 20140117193A KR 102251684 B1 KR102251684 B1 KR 102251684B1
Authority
KR
South Korea
Prior art keywords
chip
wiring
base substrate
output wiring
film package
Prior art date
Application number
KR1020140117193A
Other languages
English (en)
Other versions
KR20160028606A (ko
Inventor
이종국
원주연
장세희
문수미
이동욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140117193A priority Critical patent/KR102251684B1/ko
Priority to US14/678,406 priority patent/US9664964B2/en
Publication of KR20160028606A publication Critical patent/KR20160028606A/ko
Priority to US15/604,877 priority patent/US10031385B2/en
Priority to US16/042,401 priority patent/US10747074B2/en
Priority to US16/924,618 priority patent/US11215883B2/en
Application granted granted Critical
Publication of KR102251684B1 publication Critical patent/KR102251684B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Abstract

칩 온 필름 패키지가 개시된다. 상기 칩 온 필름 패키지는 베이스 기판, 입력 배선, IC 칩 및 출력 배선을 포함한다. 상기 입력 배선은 상기 베이스 기판 상에 배치된다. 상기 IC 칩은 일단에 상기 입력 배선과 전기적으로 연결되어, 데이터 신호를 입력받는다. 상기 출력 배선은 상기 IC 칩으로부터 신호를 전달받아 출력하며, 메인 출력 배선 및 서브 출력 배선을 포함한다. 상기 메인 출력 배선은 상기 IC 칩의 타단에 전기적으로 연결되어 상기 IC 칩으로부터 제1 방향으로 연장된다. 상기 서브 출력 배선은 상기 IC 칩의 상기 일단에 전기적으로 연결되며, 6개 이상의 절곡부를 포함하여 상기 제1 방향으로 연장된다.

Description

칩 온 필름 패키지 및 이를 포함하는 표시 장치 {CHIP ON FILM PACKAGE AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 칩 온 필름 패키지 및 상기 칩 온 필름 패키지를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 회로 배선의 단선이 방지된 칩 온 필름 패키지 및 상기 칩 온 필름 패키지를 포함하는 표시 장치에 관한 것이다.
최근, 대면적이 용이하고 박형 및 경량화가 가능한 평판 디스플레이(flat panel display, FPD)가 표시 장치로서 널리 이용되고 있으며, 이러한 평판 디스플레이로는 액정 표시 장치(liquid crystal display, LCD), 플라스마 디스플레이 패널(plasma display panel, PDP), 유기 발광 표시 장치(organic light emitting display, OLED) 등이 사용되고 있다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 액정의 특정한 분자 배열에 전압을 인가하여 분자 배열을 변환시키고, 이러한 분자 배열의 변환에 의해 발광하는 액정 셀의 복굴절성, 선광성, 2 색성 및 광 산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하여 영상을 표시하는 디스플레이 장치이다.
액정 표시 장치는 액정 표시 패널, 인쇄 회로 기판 및 백라이트 유닛을 포함한다. 상기 액정 표시 패널은 영상을 표시할 수 있으며, 상기 인쇄 회로 기판은 상기 액정 표시 패널을 구동하기 위한 신호를 생성하여, 상기 액정 표시 패널에 전달할 수 있다. 상기 백라이트 유닛은 상기 액정 표시 패널의 하부에서 상기 액정 표시 패널을 향하여 광을 제공할 수 있다.
상기 액정 표시 패널은 상기 인쇄 회로 기판 전기적으로 연결될 수 있다. 일반적으로, 상기 액정 표시 패널과 상기 인쇄 회로 기판은 칩 온 필름(chip on film, COF) 패키지에 의해 연결된다.
상기 칩 온 필름 패키지는 유연성을 갖는 기판 상에 형성된 회로 배선을 포함한다. 상기 인쇄 회로 기판을 상기 액정 표시 패널의 배면에 배치시키기 위하여, 상기 칩 온 필름 패키지는 휘어질 수 있다. 이때, 상기 칩 온 필름 패키지 상에 형성된 상기 회로 배선이 단선되는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 회로 배선의 단선이 방지된 칩 온 필름 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상기 테이프 패키지를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 칩 온 필름 패키지는 베이스 기판, 입력 배선, IC 칩 및 출력 배선을 포함한다.
상기 입력 배선은 상기 베이스 기판 상에 배치된다. 상기 IC 칩은 일단에 상기 입력 배선과 전기적으로 연결된다. 상기 IC 칩은 데이터 신호를 입력받는다. 상기 출력 배선은 상기 IC 칩으로부터 신호를 전달받아 출력한다. 상기 출력 배선은 메인 출력 배선 및 서브 출력 배선을 포함한다. 상기 메인 출력 배선은 상기 IC 칩의 타단에 전기적으로 연결되어 상기 IC 칩으로부터 제1 방향으로 연장된다. 상기 서브 출력 배선은 상기 IC 칩의 상기 일단에 전기적으로 연결되며, 6개 이상의 절곡부를 포함하여 상기 제1 방향으로 연장된다.
일 실시예에 있어서, 상기 서브 출력 배선의 폭은 일정한 것일 수 있다.
일 실시예에 있어서, 상기 서브 출력 배선의 상기 폭은 11um 내지 13um일 수 있다.
일 실시예에 있어서, 상기 베이스 기판은 플렉서블 필름일 수 있다.
일 실시예에 있어서, 상기 IC 칩의 상기 양 단의 하부면에 전극 범프가 형성되어, 상기 IC 칩과 상기 입력 배선 및 상기 출력 배선이 서로 연결된 것일 수 있다.
일 실시예에 있어서, 상기 IC 칩의 주변을 둘러싸서 상기 IC 칩을 상기 베이스 기판 상에 고정시키며, 상기 입력 배선 및 상기 출력 배선의 일부와 상기 전극 범프를 보호하는 봉지부를 포함할 수 있다.
일 실시예에 있어서, 상기 입력 배선 및 상기 출력 배선을 일부 커버하여 절연 및 보호하는 보호층을 포함할 수 있다.
일 실시예에 있어서, 상기 입력 배선, 상기 출력 배선 및 상기 IC 칩을 우회하는 바이-패스 배선을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 인쇄 회로 기판 및 칩 온 필름 패키지를 포함한다.
상기 표시 패널은 영상을 표시 한다. 상기 인쇄 회로 기판은 상기 표시 패널의 배면에 배치된다. 상기 칩 온 필름 패키지는 상기 표시 패널 및 상기 인쇄 회로 기판을 연결한다. 상기 칩 온 필름 패키지는 베이스 기판, 입력 배선, IC 칩 및 출력 배선을 포함한다. 상기 입력 배선은 상기 베이스 기판 상에 배치된다. 상기 IC 칩은 일단에 상기 입력 배선과 전기적으로 연결된다. 상기 IC 칩은 상기 인쇄 회로 기판으로부터 데이터 신호를 입력받는다. 상기 출력 배선은 상기 IC 칩으로부터 신호를 전달받아 상기 표시 패널에 출력한다. 상기 출력 배선은 메인 출력 배선 및 서브 출력 배선을 포함한다. 상기 메인 출력 배선은 상기 IC 칩의 타단에 전기적으로 연결되어 상기 IC 칩으로부터 제1 방향으로 연장된다. 상기 서브 출력 배선은 상기 IC 칩의 상기 일단에 전기적으로 연결되며, 6개 이상의 절곡부를 포함하여 상기 제1 방향으로 연장된다.
일 실시예에 있어서, 상기 서브 출력 배선의 폭은 일정한 것일 수 있다.
일 실시예에 있어서, 상기 서브 출력 배선의 상기 폭은 11um 내지 13um일 수 있다.
일 실시예에 있어서, 상기 베이스 기판은 플렉서블 필름일 수 있다.
일 실시예에 있어서, 상기 IC 칩의 상기 양 단의 하부면에 전극 범프가 형성되어, 상기 IC 칩과 상기 입력 배선 및 상기 출력 배선이 서로 연결된 것일 수 있다.
일 실시예에 있어서, 상기 IC 칩의 주변을 둘러싸서 상기 IC 칩을 상기 베이스 기판 상에 고정시키며, 상기 입력 배선 및 상기 출력 배선의 일부와 상기 전극 범프를 보호하는 봉지부를 포함할 수 있다.
일 실시예에 있어서, 상기 입력 배선 및 상기 출력 배선을 일부 커버하여 절연 및 보호하는 보호층을 포함할 수 있다.
일 실시예에 있어서, 상기 입력 배선, 상기 출력 배선 및 상기 IC 칩을 우회하는 바이-패스 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 패널 및 상기 인쇄 회로 기판을 수납하는 수납 용기를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 칩 온 필름 패키지는 출력 배선이 복수의 절곡부를 포함하여, 상기 칩 온 필름 패키지가 휘어지더라도 스트레스에 의한 회로 패선의 단선을 방지할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 도 2의 표시 장치의 일부 확대도이다.
도 4는 일 실시예에 따른 칩 온 필름 패키지의 평면도이다.
도 5는 도 4의 A영역의 확대도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 일 실시예에 따른 표시 장치의 단면도이다. 도 3은 도 2의 표시 장치의 일부 확대도이다. 도 4는 일 실시예에 따른 칩 온 필름 패키지의 평면도이다. 도 5는 도 4의 A영역의 확대도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치는 표시 패널(100), 인쇄 회로 기판(200), 칩 온 필름 패키지(300) 및 수납 용기(400)를 포함한다.
상기 표시 패널(100)은 영상을 표시한다.
상기 표시 패널(100) 복수의 기판들을 포함할 수 있다. 상기 기판들은 투명한 절연기판이다. 예를 들어, 유리기판 또는 투명한 플라스틱 기판일 수 있다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 복수의 화소들을 포함한다.
상기 데이터 라인들(DL)은 제1 방향(D1)으로 연장될 수 있다. 상기 게이트 라인들(GL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 이와 달리, 상기 데이터 라인들(DL)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 게이트 라인들(GL)은 상기 제1 방향(D1)으로 연장될 수 있다.
상기 화소들은 매트릭스 형태로 배치된다. 상기 화소들은 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL)에 의해 정의되는 영역에 배치될 수 있다. 각 화소는 인접한 게이트 라인(GL) 및 인접한 데이터 라인(DL)에 연결될 수 있다.
예를 들어, 상기 화소들은 직사각형 형상, V 자 형상 및 Z 자 형상 등 다양한 형상을 가질 수 있다.
상기 화소는 스위칭 소자(switching element)를 더 포함한다. 예를 들어, 상기 스위칭 소자는 박막 트랜지스터(Thin Film Transistor; TFT)일 수 있다.
상기 스위칭 소자는 인접한 게이트 라인(GL) 및 인접한 데이터 라인(DL)에 연결될 수 있다. 상기 스위칭 소자는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)이 교차하는 영역에 배치될 수 있다.
상기 표시 패널(100)은 상기 기판들 사이에 액정 분자들(liquid crystal molecules)을 포함하는 액정층이 배치될 수 있다. 상기 액정층은 전계(electric field)에 의하여 액정 분자들의 배열을 조절하여 상기 화소들의 광 투과율을 조절할 수 있다.
상기 기판 상에 컬러 필터(color filter)가 배치될 수 있다. 상기 컬러 필터는 상기 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터는 적색 컬러 필터(red color filter), 녹색 컬러 필터(green color filter), 및 청색 컬러 필터(blue color filter)일 수 있다. 상기 컬러 필터는 상기 각 화소 영역에 대응하여 제공된다. 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다.
상기 기판 상에 블랙 매트릭스(black matrix)가 배치될 수 있다. 상기 블랙 매트릭스는 게이트 라인들(GL), 상기 데이터 라인들(DL) 및 상기 스위칭 소자에 대응되는 영역에 형성될 수 있다. 상기 블랙 매트릭스는 광을 차단하는 물질을 포함하여 형성될 수 있다.
본 발명의 일실시예에 따른 상기 표시 패널(100)은 상기 컬러 필터가 상기 스위칭 소자 상에 형성되는 컬러 필터 온 어레이(color filter on array, COA) 구조를 가질 수 있다. 뿐만 아니라 상기 표시 패널(100)은 상기 블랙 매트릭스가 상기 스위칭 소자 상에 형성되는 블랙 매트릭스 온 어레이(black matrix on array, BOA) 구조를 가질 수 있다.
상기 기판 상에는 화소 전극 및 공통 전극이 형성된다. 상기 화소 전극 및 상기 공통 전극에 계조 전압(grayscale voltage)이 인가되어 전계(electric field)를 형성할 수 있다. 예를 들어, 상기 화소 전극 및 상기 공통 전극은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 알루미늄 도핑된 징크 옥사이드(AZO)와 같은 투명 도전체를 포함할 수 있다.
본 발명의 일실시예에 따른 상기 표시 패널(100)은 상기 화소 전극 및 상기 공통 전극은 동일한 기판 상에 형성될 수 있다. 이와 달리, 상기 화소 전극 및 상기 공통 전극은 서로 다른 기판 상에 형성될 수 있다.
상기 도 2를 참조하면, 상기 인쇄 회로 기판(200)은 상기 표시 패널(100)의 배면에 배치될 수 있다.
상기 인쇄 회로 기판(200)은 타이밍 컨트롤러(timing controller), 전원부, 감마 전압 생성부 등을 포함한다. 상기 타이밍 컨트롤러는 컴퓨터 등의 외부장치에서 입력된 각종 신호정보를 일차적으로 가공하여, 화상 표현에 필요한 게이트 라인, 데이터 라인 등을 제어하는 제어 신호를 생성한다. 상기 타이밍 컨트롤러로부터 생성된 상기 제어 신호를 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)을 통하여 상기 표시 패널(100)에 전달할 수 있다.
예를 들어, 상기 인쇄 회로 기판(200)은 상기 표시 패널(100)에 인접하여 하나이상 배치될 수 있다.
상기 칩 온 필름 패키지(300)는 상기 표시 패널(100) 및 상기 인쇄 회로 기판(200)을 서로 연결할 수 있다.
상기 표시 패널(100) 및 상기 인쇄 회로 기판(200)은 복수의 칩 온 필름 패키지들(300)로 연결될 수 있다. 예를 들어, 상기 칩 온 필름 패키지(300)의 개수는 상기 표시 패널(100)의 사이즈에 비례하여 증가할 수 있으며, 적절히 변경될 수 있다.
상기 칩 온 필름 패키지(300)는 상기 표시 패널(100) 및 상기 인쇄 회로 기판(200)을 연결하기 위하여, 휘어질 수 있다.
상기 칩 온 필름 패키지(300)는 도 3 내지 도 5를 참조하여 상세히 후술하도록 한다.
상기 수납 용기(400)는 상기 표시 패널(100) 및 상기 인쇄 회로 기판(200)을 수납한다.
도시하지는 않았으나, 상기 수납 용기(400) 안에는 상기 표시 패널(100)에 광을 제공하는 백라이트 유닛이 배치될 수 있다. 상기 백라이트 유닛은 광원을 포함하며, 상기 표시 패널(100)의 하부에 배치되어, 상기 표시 패널(100)을 향하여 광을 제공할 수 있다.
상기 칩 온 필름 패키지(300)는 상기 수납 용기(400)의 내부에 배치될 수 있다.
도 3을 참조하면, 상기 칩 온 필름 패키지(300)는 베이스 기판(310), 입력 배선(320), 출력 배선(325) 및 IC 칩(330)을 포함한다.
상기 베이스 기판(310)은 유연성 재료를 포함하는 플렉서블 필름(flexible film)일 수 있다.
예를 들면, 상기 베이스 기판(310)은 폴리이미드(polyimide), 아크릴(acrylic), 폴리에테르니트릴(polyether nitrile), 폴리에테르술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate), 폴리염화비닐(polyvinyl chloride) 등을 포함하는 플렉서블 필름일 수 있다.
상기 베이스 기판(310)의 중심 부분에는 상기 IC 칩(330)이 배치된다. 도시하지는 않았으나, 상기 베이스 기판(310)의 양측 가장자리를 따라서, 상기 칩 온 필름 패키지(300)의 가공을 용이하게 하기 위한 복수의 스프라켓 홀(sprocket hole)이 형성될 수 있다. 상기 스프라켓 홀은 상기 IC 칩(330)과 수직한 방향으로 배열될 수 있다.
상기 베이스 기판(310) 상에 회로 배선이 배치될 수 있다. 예를 들어, 상기 회로 배선은 상기 입력 배선(320) 및 상기 출력 배선(325)을 포함할 수 있다.
상기 베이스 기판(310) 상에 박막을 형성한 후, 패터닝하여, 상기 입력 배선(320) 및 상기 출력 배선(325)을 형성할 수 있다.
구체적으로, 상기 회로 배선을 형성하기 위하여, 상기 베이스 기판(310) 상에 박막을 전면적에 도포할 수 있다. 상기 박막 상에 포토레지스트 물질을 도포한 후, 마스크(mask)를 이용하여 노광 할 수 있다. 노광된 상기 포토레지스트 물질을 현상하여, 포토레지스트 패턴을 형성할 수 있다. 상기 포토레지스트 패턴을 마스크로하여 노출된 상기 박막의 일부를 제거하여 박막 패턴을 형성할 수 있다. 이후, 상기 박막 패턴 상의 상기 포토레지스트 패턴을 제거하여, 회로 배선을 형성할 수 있다.
예를 들어, 상기 입력 배선(320) 및 상기 출력 배선(325)은 구리(Cu), 니켈(Ni), 금(Au) 또는 이들의 합금(alloy)을 포함할 수 있다.
상기 IC 칩(330)은 상기 입력 배선(320) 및 상기 출력 배선(325)과 서로 전기적으로 연결된다.
상기 IC 칩(330)의 양 단의 하부면에 전극 범프(electrode bump)(331)가 형성될 수 있다.
상기 IC 칩(330)은 상기 전극 범프(331)을 매개로 상기 베이스 기판(310)의 상부면에 플립 칩 본딩(flip chip bonding) 될 수 있다. 상기 IC 칩(330)과 상기 입력 배선(320) 및 상기 출력 배선(325)은 상기 전극 범프(331)를 통하여 서로 전기적으로 연결될 수 있다.
이와 달리, 상기 IC 칩(330)과 상기 입력 배선(320) 및 상기 출력 배선(325)은 와이어(wire)를 이용하여 서로 전기적으로 연결될 수도 있다.
상기 IC 칩(330)의 하부 및 측면에는 상기 IC 칩(330)의 주변을 둘러싸서 상기 IC 칩(330)을 상기 베이스 기판(310) 상에 고정시키는 봉지부(332)가 배치될 수 있다.
상기 봉지부(332)는 상기 입력 배선(320) 및 상기 출력 배선(325)의 일부와 상기 전극 범프(331)를 보호할 수 있다.
상기 봉지부(332)는 언더-필(under-fill) 공정에 의하여 형성될 수 있다.
상기 봉지부(332)는 상기 IC 칩(330)에서 발생되는 고온의 열을 외부로 방출하기 위하여 열전도성이 높은 물질을 포함할 수 있다. 예를 들어, 상기 봉지부(332)는 에폭시 수지(epoxy resin) 또는 실리콘 수지(silicon resin)를 포함할 수 있다.
따라서, 상기 봉지부(332)는 상기 IC 칩(330)과 상기 베이스 기판(310)의 열팽창 계수(Coefficient of Thermal Expansion, CTE) 차이에 의한 불량을 억제할 수 있다.
상기 입력 배선(320) 및 상기 출력 배선(325) 상에는 보호층(340)이 배치될 수 있다. 상기 보호층(340)은 상기 입력 배선(320) 및 상기 출력 배선(325)의 일부를 커버하며, 상기 입력 배선(320) 및 상기 출력 배선(325)을 절연하고, 보호할 수 있다.
상기 보호층(340)은 상기 입력 배선(320) 및 상기 출력 배선(325)의 일부를 노출한다. 예를 들어, 상기 보호층(340)은 솔더 레지스트(solder resist)일 수 있다.
상기 입력 배선(320) 및 상기 출력 배선(325)의 양 끝단은 도전층(350)이 배치된다. 상기 도전층(350)을 통하여, 상기 표시 패널(100) 및 상기 인쇄 회로 기판(200)이 전기적으로 연결될 수 있다.
예를 들어, 상기 도전층(350)은 이방성 도전성 필름(Anisotropic Conductive Film, ACF)일 수 있다.
상기 이방성 도전성 필름을 통하여, 상기 입력 배선(320)은 상기 인쇄 회로 기판(200)과 연결된다. 상기 이방성 도전성 필름을 통하여, 상기 출력 배선(325)은 상기 표시 패널(100)과 연결된다.
상기 칩 온 필름 패키지(300)의 유연성(flexibility)을 이용하여, 상기 칩 온 필름 패키지(300)를 구부려, 상기 인쇄 회로 기판(200)을 상기 표시 패널(100)의 배면에 고정하여 배치할 수 있다.
도 4 및 도 5를 참조하면, 상기 베이스 기판(310) 상에 회로 패턴이 형성될 수 있으며, 상기 회로 패턴은 상기 입력 배선(320), 상기 출력 배선(325) 및 바이- 패스(by-pass) 배선(328)을 포함한다.
상기 입력 배선(320)은 상기 인쇄 회로 기판(200)으로부터 전달된 상기 제어 신호를 상기 IC 칩(330)에 입력한다. 예를 들어, 상기 IC 칩(330)에 입력되는 상기 제어 신호는 데이터 신호일 수 있다.
상기 입력 배선(320)은 상기 IC 칩(330)의 일단에 전기적으로 연결될 수 있다. 상기 IC 칩(330)은 상기 입력 배선(320)을 통하여, 상기 인쇄 회로 기판(200)으로부터 상기 데이터 신호를 입력 받을 수 있다.
예를 들어, 상기 입력 배선(320)은 상기 인쇄 회로 기판(200)에서 상기 IC 칩(330)을 향하여 상기 제1 방향(D1)으로 연장될 수 있다.
상기 출력 배선(325)은 상기 IC 칩(330)으로부터 신호를 전달받아 상기 표시 패널(100)에 출력한다. 예를 들어, 상기 출력 배선(325)은 상기 데이터 라인(DL)과 연결될 수 있다.
일반적으로, 액정 표시 장치의 구동용으로 사용되는 IC 칩은 입력 배선에 연결된 입력 패드에 비하여 출력 배선이 연결된 출력 패드의 개수가 훨씬 많다.
상기 출력 배선(325)은 메인 출력 배선(OP1) 및 서브 출력 배선(OP2)을 포함한다.
상기 메인 출력 배선(OP1)은 상기 IC 칩(330)의 타단에 전기적으로 연결된다.
상기 메인 출력 배선(OP1)은 상기 IC 칩(330)으로부터 상기 표시 패널(100)을 향하여 상기 제1 방향(D1)으로 연장될 수 있다.
상기 서브 출력 배선(OP2)의 일단은 상기 IC 칩(330)의 상기 일단에 전기적으로 연결되며, 상기 서브 출력 배선(OP2)의 타단은 상기 표시 패널(100)의 상기 데이터 라인(DL)과 연결된다.
상기 서브 출력 배선(OP2)은 상기 IC 칩(330)의 상기 일단으로부터 상기 제1 방향(D1)의 반대 방향을 향하여 연장된다.
상기 서브 출력 배선(OP2)는 절곡부를 포함하여 상기 제1 방향(D1)을 향하여 휘어져 연장될 수 있다.
구체적으로, 상기 서브 출력 배선(OP2)는 상기 IC 칩(330)의 상기 일단으로부터 상기 제1 방향(D1)의 반대 방향인 상기 인쇄 회로 기판(200)을 향하여 연장된다. 상기 서브 출력 배선(OP2)는 상기 절곡부를 통하여 연장 방향이 상기 제1 방향(D1)으로 바뀐다. 상기 서브 출력 배선(OP2)의 일단으로부터 연장되는 방향과 상기 서브 출력 배선(OP2)의 타단으로 연장되는 방향과 180도로 차이가 난다.
즉, 상기 서브 출력 배선(OP2)은 상기 IC 칩(330)을 우회하여 상기 표시 패널(100)을 향하여 연장된다.
예를 들어, 상기 절곡부는 6개 이상 형성될 수 있다. 상기 절곡부가 6개 이상 형성되어, 상기 칩 온 필름 패키지(300)이 휘어짐에 따른 스트레스를 분산시킬 수 있으며, 회로 배선의 단선을 방지할 수 있다. 상기 절곡부가 6개 미만으로 형성되는 경우에는, 스트레스에 의한 회로 배선의 단선에 매우 취약하다. 따라서, 바람직하게는, 상기 절곡부는 6개일 수 있다.
상기 서브 출력 배선(OP2)의 폭은 일정한 것일 수 있다.
예를 들어, 상기 서브 출력 배선(OP2)의 폭은 11um 내지 13um의 범위로 형성될 수 있다. 상기 서브 출력 배선(OP2)의 폭이 11um 미만인 경우, 배선에 스트레스가 가하여지는 경우 쉽게 단선될 수 있다. 상기 서브 출력 배선(OP2)의 폭이 13um 초과인 경우, 배선이 절곡되는 영역에서 국부적으로 스트레스가 집중되어 단선이 일어날 수 있다.
상기 바이 패스 패선(328)은 상기 입력 배선(320), 상기 출력 배선(325) 및 상기 IC 칩(330)을 우회한다.
상기 바이-패스 배선(328)은 상기 인쇄 회로 기판(200)으로부터 전달된 상기 제어 신호를 게이트 구동 칩(미도시)에 입력할 수 있다. 예를 들어, 상기 게이트 구동 칩에 입력되는 상기 제어 신호는 게이트 신호일 수 있다.
상기 바이-패스 배선(328)은 상기 게이트 구동 칩을 통하여 상기 게이트 라인(GL)과 연결될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 인쇄 회로 기판
300: 칩 온 필름 패키지 310: 베이스 기판
320: 입력 배선 325: 출력 배선
328: 바이-패스 배선 330: IC 칩
331: 전극 범프 332: 봉지부
340: 보호층 350: 도전층
400: 수납 용기 GL: 게이트 라인
DL: 데이터 라인 D1: 제1 방향
D2: 제2 방향

Claims (17)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되는 IC 칩;
    상기 베이스 기판의 일단에서 상기 IC 칩의 일단으로 연장되는 입력 배선;
    상기 IC 칩의 상기 일단으로부터 상기 베이스 기판의 상기 일단과 반대되는 상기 베이스 기판의 타단을 향해 연장되고, 평면상에서 상기 IC 칩의 상기 일단과 상기 베이스 기판의 상기 일단 사이에 배치되는 절곡부를 갖는 출력 배선; 및
    상기 베이스 기판의 상기 일단으로부터 상기 베이스 기판의 상기 타단을 향해 연장되고 상기 IC 칩을 우회하는 바이-패스 배선을 포함하고,
    상기 절곡부는 서로 다른 방향으로 연장되는 복수의 연장부들을 포함하며, 상기 절곡부의 인접하는 상기 연장부들 사이의 각도가 둔각을 가지고,
    상기 바이-패스 배선은 상기 출력 배선의 상기 절곡부의 일부를 따라 연장하는 절곡부를 포함하는 칩 온 필름 패키지.
  2. 제1항에 있어서, 상기 출력 배선의 폭은 일정한 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제2항에 있어서, 상기 출력 배선의 상기 폭은 11um 내지 13um인 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제1항에 있어서, 상기 베이스 기판은 플렉서블 필름인 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제1항에 있어서, 상기 IC 칩의 상기 양 단의 하부면에 전극 범프가 형성되어, 상기 IC 칩과 상기 입력 배선 및 상기 출력 배선이 서로 연결된 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제5항에 있어서, 상기 IC 칩의 주변을 둘러싸서 상기 IC 칩을 상기 베이스 기판 상에 고정시키며, 상기 입력 배선 및 상기 출력 배선의 일부와 상기 전극 범프를 보호하는 봉지부를 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  7. 제1항에 있어서, 상기 입력 배선 및 상기 출력 배선을 일부 커버하여 절연 및 보호하는 보호층을 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  8. 삭제
  9. 표시 패널;
    상기 표시 패널의 배면에 배치되는 인쇄 회로 기판; 및
    상기 표시 패널 및 상기 인쇄 회로 기판을 연결하고, 베이스 기판, 상기 베이스 기판 상에 배치되는 IC 칩, 상기 베이스 기판의 일단에서 상기 IC 칩의 일단으로 연장되는 입력 배선, 상기 IC 칩의 상기 일단으로부터 상기 베이스 기판의 상기 일단과 반대되는 상기 베이스 기판의 타단을 향해 연장되고, 평면상에서 상기 IC 칩의 상기 일단과 상기 베이스 기판의 상기 일단 사이에 배치되는 절곡부를 갖는 출력 배선 및 상기 베이스 기판의 상기 일단으로부터 상기 베이스 기판의 상기 타단을 향해 연장되고 상기 IC 칩을 우회하는 바이-패스 배선을 포함하고,
    상기 절곡부는 서로 다른 방향으로 연장되는 복수의 연장부들을 포함하며, 상기 절곡부의 인접하는 상기 연장부들 사이의 각도가 둔각을 가지고, 상기 바이-패스 배선은 상기 출력 배선의 상기 절곡부의 일부를 따라 연장하는 절곡부를 포함하는 칩 온 필름 패키지를 포함하는 표시 장치.
  10. 제9항에 있어서, 상기 출력 배선의 폭은 일정한 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 출력 배선의 상기 폭은 11um 내지 13um인 것을 특징으로 하는 표시 장치.
  12. 제9항에 있어서, 상기 베이스 기판은 플렉서블 필름인 것을 특징으로 하는 표시 장치.
  13. 제9항에 있어서, 상기 IC 칩의 상기 양 단의 하부면에 전극 범프가 형성되어, 상기 IC 칩과 상기 입력 배선 및 상기 출력 배선이 서로 연결된 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 IC 칩의 주변을 둘러싸서 상기 IC 칩을 상기 베이스 기판 상에 고정시키며, 상기 입력 배선 및 상기 출력 배선의 일부와 상기 전극 범프를 보호하는 봉지부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제9항에 있어서, 상기 입력 배선 및 상기 출력 배선을 일부 커버하여 절연 및 보호하는 보호층을 포함하는 것을 특징으로 하는 표시 장치.
  16. 삭제
  17. 제9항에 있어서,
    상기 표시 패널 및 상기 인쇄 회로 기판을 수납하는 수납 용기를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020140117193A 2014-09-03 2014-09-03 칩 온 필름 패키지 및 이를 포함하는 표시 장치 KR102251684B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140117193A KR102251684B1 (ko) 2014-09-03 2014-09-03 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US14/678,406 US9664964B2 (en) 2014-09-03 2015-04-03 Chip on film package and display apparatus having the same
US15/604,877 US10031385B2 (en) 2014-09-03 2017-05-25 Chip on film package and display apparatus having the same
US16/042,401 US10747074B2 (en) 2014-09-03 2018-07-23 Chip on film package and display apparatus having the same
US16/924,618 US11215883B2 (en) 2014-09-03 2020-07-09 Chip on film package and display apparatus having ihe same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140117193A KR102251684B1 (ko) 2014-09-03 2014-09-03 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160028606A KR20160028606A (ko) 2016-03-14
KR102251684B1 true KR102251684B1 (ko) 2021-05-14

Family

ID=55402307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140117193A KR102251684B1 (ko) 2014-09-03 2014-09-03 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (4) US9664964B2 (ko)
KR (1) KR102251684B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251684B1 (ko) 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102487061B1 (ko) * 2016-06-30 2023-01-12 삼성디스플레이 주식회사 표시 장치
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
KR102466918B1 (ko) * 2017-12-27 2022-11-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
CN109683387A (zh) * 2019-02-26 2019-04-26 深圳市华之洋光电科技有限公司 多角度显示的tn显示屏
CN110928004A (zh) * 2019-12-12 2020-03-27 武汉华星光电技术有限公司 显示屏及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167238A (ja) * 2003-12-03 2005-06-23 Samsung Electronics Co Ltd テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455574B2 (en) 2004-02-19 2013-06-04 E I Du Pont De Nemours And Company Composite compositions comprising cellulose and polymeric components
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR20070081708A (ko) * 2006-02-13 2007-08-17 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 액정 표시 장치
KR101319592B1 (ko) * 2006-07-31 2013-10-16 삼성디스플레이 주식회사 다층 연성필름 패키지 및 이를 포함하는 액정 표시 장치
KR20080020858A (ko) * 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
JP2008205142A (ja) 2007-02-20 2008-09-04 Sumitomo Metal Mining Package Materials Co Ltd Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
KR20110067819A (ko) 2009-12-15 2011-06-22 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20120038332A (ko) 2010-10-13 2012-04-23 엘에스산전 주식회사 에너지 관리 시스템, 에너지 관리 장치, 에너지 관리 방법
KR101259844B1 (ko) 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR102251684B1 (ko) 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167238A (ja) * 2003-12-03 2005-06-23 Samsung Electronics Co Ltd テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル

Also Published As

Publication number Publication date
KR20160028606A (ko) 2016-03-14
US10747074B2 (en) 2020-08-18
US11215883B2 (en) 2022-01-04
US20170261799A1 (en) 2017-09-14
US20200341320A1 (en) 2020-10-29
US9664964B2 (en) 2017-05-30
US20180329253A1 (en) 2018-11-15
US10031385B2 (en) 2018-07-24
US20160062172A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR102251684B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US10451942B2 (en) Display device
KR100840330B1 (ko) 액정 표시 장치 및 이에 사용하는 구동 집적 회로
CN107247373A (zh) 显示面板和显示装置
KR101307260B1 (ko) 라인 온 글라스형 액정표시장치 및 그 제조방법
US6819370B2 (en) Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line
US9305990B2 (en) Chip-on-film package and device assembly including the same
US11662637B2 (en) Display device
KR20180070783A (ko) 표시 장치 및 이의 제조 방법
KR20170025816A (ko) 액정 표시장치
JP7183427B2 (ja) ディスプレイモジュール及びディスプレイ装置
KR20160122888A (ko) 표시 장치
JP2007249201A (ja) 表示パネル
KR20190142797A (ko) 표시 장치
JP2005203745A (ja) 駆動チップ及びこれを有する表示装置
KR20180070919A (ko) 표시장치의 cof
KR20160043190A (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
KR102396021B1 (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
CN112447797A (zh) 显示装置
KR20090053001A (ko) 칩 온 필름 및 이를 포함하는 액정표시장치
KR20100007612A (ko) 표시장치
KR102573913B1 (ko) 박형 기판을 포함하는 디스플레이 장치
KR20140143605A (ko) 유기발광 디스플레이 장치
KR20070120387A (ko) 액정표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right