KR102466918B1 - 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치 - Google Patents

칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102466918B1
KR102466918B1 KR1020170181457A KR20170181457A KR102466918B1 KR 102466918 B1 KR102466918 B1 KR 102466918B1 KR 1020170181457 A KR1020170181457 A KR 1020170181457A KR 20170181457 A KR20170181457 A KR 20170181457A KR 102466918 B1 KR102466918 B1 KR 102466918B1
Authority
KR
South Korea
Prior art keywords
chip
driving
ground patterns
area
disposed
Prior art date
Application number
KR1020170181457A
Other languages
English (en)
Other versions
KR20190079747A (ko
Inventor
장세희
김지현
이종국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170181457A priority Critical patent/KR102466918B1/ko
Priority to US16/221,697 priority patent/US11043438B2/en
Publication of KR20190079747A publication Critical patent/KR20190079747A/ko
Application granted granted Critical
Publication of KR102466918B1 publication Critical patent/KR102466918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/32—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

칩 온 필름 패키지는 구동 IC 영역 및 구동 IC 영역의 일측에 위치하는 제1 영역을 갖는 베이스 기판, 베이스 기판 상의 구동IC 영역에 배치되는 구동 IC 칩 및 베이스 기판 상의 제1 영역에 배치되고, 구동IC 칩과 연결되며, 제1 영역의 제1 부분에 배치되며 제1 방향으로 연장하는 제1 사선 형상 및 제1 영역의 제1 부분과 인접하여 위치하는 제2 부분에 배치되며 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 접지 패턴들을 포함하는 접지 패턴 구조물을 포함할 수 있다. 접지 패턴 구조물이 제1 및 제2 사선 형상을 가짐으로써 제1 영역에서 응력이 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지는 배선 단락 현상을 발생시키지 않을 수 있다.

Description

칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치{CHIP ON FILM PACKAGE AND DISPLAY DEVICE INCLUDING THE CHIP ON FILM PACKAGE}
본 발명은 칩 온 필름 패키지 및 상기 칩 온 필름 패키지를 포함하는 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 접지 패턴 구조물을 포함하는 칩 온 필름 패키지 및 상기 칩 온 필름 패키지를 포함하는 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
표시 장치에 포함된 표시 패널은 영상을 표시하기 위해 스캔 신호, 데이터 신호 등을 외부 장치로부터 제공받을 수 있다. 여기서, 표시 패널과 외부 장치는 연성을 갖는 회로 기판(예를 들어, 칩 온 필름)을 통해 연결될 수 있다. 표시 패널의 데드 스페이스를 줄이기 위해 상기 외부 장치는 표시 패널의 비표시 영역인 배면(예를 들어, 표시 패널의 전면으로 영상이 표시됨)에 위치시킬 수 있다. 예를 들면. 외부 장치를 표시 패널의 배면에 위치시키기 위해 칩 온 필름이 벤딩 또는 뒤틀릴 수 있다. 이러한 경우, 칩 온 필름의 일부에 응력(stress)이 집중되어 칩 온 필름에 배치된 배선들이 끊어지는 문제점이 발생될 수 있다.
본 발명의 일 목적은 칩 온 필름 패키지를 제공하는 것이다.
본 발명의 다른 목적은 칩 온 필름 패키지를 포함하는 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지는 구동 IC 영역 및 상기 구동 IC 영역의 일측에 위치하는 제1 영역을 갖는 베이스 기판, 상기 베이스 기판 상의 구동 IC 영역에 배치되는 구동IC 칩 및 상기 베이스 기판 상의 제1 영역에 배치되고, 상기 구동 IC 칩과 연결되며, 상기 제1 영역의 제1 부분에 배치되며 제1 방향으로 연장하는 제1 사선 형상 및 상기 제1 영역의 제1 부분과 인접하여 위치하는 제2 부분에 배치되며 상기 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 접지 패턴들을 포함하는 접지 패턴 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 일측에 얼라인되어 서로 이격하여 배치되고, 서로 다른 길이를 갖고, 상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 일측에 얼라인되어 서로 이격하여 배치되고, 서로 다른 길이를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들과 상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 일측에 얼라인되어 서로 대칭적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 구동 IC 칩은 상기 베이스 기판의 상면에 평행한 제3 방향으로 연장하는 제1 측부, 상기 제1 측부와 마주보는 제2 측부, 상기 제3 방향과 직교하는 제4 방향으로 연장하는 제3 측부 및 상기 제4 측부와 마주보는 제4 단변을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 구동 IC 칩의 제1 및 제2 측부들의 길이는 상기 구동 IC 칩의 제3 및 제4 측부들의 길이보다 길며, 상기 제1 영역은 역삼각형의 평면 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 접지 패턴 구조물은 상기 구동 IC 칩의 제1 측부와 접촉하고, 상기 복수의 접지 패턴들의 일측은 상기 구동 IC 칩의 제1 측부에 얼라인될 수 있다.
예시적인 실시예들에 있어서, 상기 구동 IC 칩의 중앙으로부터 연장하는 상기 제4 방향을 기준으로 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들과 상기 제2 방향으로 연장하는 상기 사선 형상을 갖는 상기 복수의 접지 패턴들은 서로 대칭일 수 있다.
예시적인 실시예들에 있어서, 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들과 상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 중앙으로부터 연장하는 상기 제4 방향을 기준으로 서로 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판은 상기 구동 IC 영역의 타측에 위치하는 제2 영역, 상기 제2 영역의 양측부에 위치하는 제3 영역들 및 상기 제2 영역과 상기 제3 영역들 사이에 위치하며 상기 제1 영역을 둘러싸는 제4 영역을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판 상의 제2 영역에서 서로 이격되어 배치되며 상기 구동 IC 칩의 제2 측부에 연결되는 제1 입력 배선들, 상기 베이스 기판 상의 제3 영역들에서 서로 이격되어 배치되는 제2 입력 배선들 및 상기 베이스 기판 상의 제4 영역에서 서로 이격되어 배치되며 상기 구동 IC 칩과 연결되는 출력 배선들을 더 포함하고, 상기 제2 입력 배선들은 상기 출력 배선들을 우회할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 입력 배선들은 상기 구동 IC 칩의 제2 측부의 일 부분과 접촉하고, 상기 접지 패턴들은 상기 구동 IC 칩의 제1 측부의 일 부분과 접촉하며, 상기 출력 배선들은 상기 구동 IC 칩의 제1 측부의 나머지 부분, 제2 측부의 나머지 부분, 제3 측부 및 제4 측부와 접촉되고, 상기 구동 IC 칩의 제2 측부의 나머지 부분에 위치하는 상기 출력 배선들과 상기 접지 패턴들은 서로 평행하게 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 접지 패턴들은 제1 내지 제M(단, M은 1 이상의 정수) 접지 패턴들을 포함하고, 상기 제1 내지 제M 접지 패턴들 중 제K(단, K는 1과 M 사이 정수) 및 제K+1 접지 패턴들은 서로 대칭일 수 있다.
예시적인 실시예들에 있어서, 상기 제K 접지 패턴은 상기 제1 사선 형상을 갖고, 상기 제K+1 접지 패턴은 상기 제2 사선 형상을 가지며, 상기 제K 및 제K+1 접지 패턴들은 V의 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제K 및 제K+1 접지 패턴들은 동일한 길이를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제K 및 제K+1 접지 패턴들 각각의 제1 단부는 서로 인접하고, 상기 제K 및 제K+1 접지 패턴들 각각의 상기 제1 단부와 대향하는 제2 단부는 상기 구동 IC 칩의 일측에 얼라인될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 내지 제M 접지 패턴들 중 제2M-1 접지 패턴들은 상기 제1 영역의 제1 부분에 배치되고, 상기 제1 내지 제M 접지 패턴들 중 제2M 접지 패턴들은 상기 제1 영역의 제2 부분에 배치되며, 상기 제2M-1 및 제2M 접지 패턴들은 순차적으로 길이가 줄어들 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지는 구동 IC 영역 및 상기 구동 IC 영역의 일측에 위치하는 제1 영역, 상기 구동 IC 영역의 타측에 위치하는 제2 영역, 상기 제2 영역의 양측부에 위치하는 제3 영역들 및 상기 제2 영역과 상기 제3 영역들 사이에 위치하며 상기 제1 영역을 둘러싸는 제4 영역을 갖는 베이스 기판, 상기 베이스 기판 상의 구동 IC 영역에 배치되는 구동 IC 칩 및 상기 베이스 기판 상의 제1 내지 제4 영역들 중 적어도 하나의 영역에 배치되고, 제1 방향으로 연장하는 제1 사선 형상 및 상기 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 사선 패턴들을 포함하는 사선 패턴 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 칩 온 필름 패키지가 벤딩될 경우, 제1 내지 제4 영역들 중 응력이 집중되는 영역에 상기 사선 패턴 구조물이 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 사선 패턴 구조물은 상기 제1 영역에 배치되고, 상기 사선 패턴 구조물이 상기 구동 IC 칩과 이격될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는 복수의 화소 구조물들을 포함하는 표시 패널, 상기 표시 패널의 일측에 연결되고, 구동 IC 영역 및 상기 구동 IC 영역의 일측에 위치하는 제1 영역을 갖는 베이스 기판, 상기 베이스 기판 상의 구동 IC 영역에 배치되는 구동 IC 칩 및 상기 베이스 기판 상의 제1 영역에 배치되고, 상기 구동 IC 칩과 연결되며, 상기 제1 영역의 제1 부분에 배치되며 제1 방향으로 연장하는 제1 사선 형상 및 상기 제1 영역의 제1 부분과 인접하여 위치하는 제2 부분에 배치되며 상기 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 접지 패턴들을 포함하는 접지 패턴 구조물을 포함하는 칩 온 필름 패키지 및 상기 칩 온 필름 패키지와 연결되고, 상기 표시 패널에 제공되는 복수의 신호들을 생성하는 외부 장치를 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지 칩 온 필름 패키지가 벤딩 또는 뒤틀렸을 경우, 제1 영역에 응력이 집중될 수 있다. 접지 패턴 구조물이 상기 제1 및 제2 사선 형상을 가짐으로써 제1 영역에서 상기 응력이 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지는 배선 단락 현상을 발생시키지 않을 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치에 포함된 칩 온 필름 패키지가 외부 장치를 표시 패널의 저면에 위치시키기 위해 벤딩 또는 뒤틀렸을 경우, 제1 영역에 응력이 집중될 수 있다. 접지 패턴 구조물이 상기 제1 및 제2 사선 형상을 가짐으로써 제1 영역에서 상기 응력이 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지는 배선 단락 현상을 발생시키지 않을 수 있다.
다만, 본 발명의 효과들이 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 2는 도 1의 칩 온 필름 패키지에 포함된 베이스 기판의 구동 IC 영역, 제1, 제2, 제3 및 제4 영역들을 설명하기 위한 평면도이다.
도 3은 도 2의 제1 영역의 제1 및 제2 부분들을 설명하기 위한 평면도이다.
도 4는 도 1의 칩 온 필름 패키지에 포함된 구동 IC 칩을 설명하기 위한 평면도이다.
도 5A는 도 1의 칩 온 필름 패키지에 포함된 접지 패턴 구조물을 나타내는 평면도이다.
도 5B는 도 1의 칩 온 필름 패키지에 포함된 접지 패턴 구조물의 일 예를 나타내는 평면도이다.
도 6은 도 1의 칩 온 필름 패키지의 'A'영역을 확대 도시한 평면도이다.
도 7은 도 1의 칩 온 필름 패키지를 I-I'라인을 따라 절단한 단면도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 9는 도 8의 표시 장치에 포함된 표시 패널과 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 10은 도 8의 'B'영역을 확대 도시한 단면도이다.
도 11은 도 8의 표시 장치에 포함된 칩 온 필름 패키지가 벤딩된 형상을 설명하기 위한 단면도이다.
도 12는 도 8의 표시 장치에 포함된 칩 온 필름 패키지를 나타내는 평면도이다.
도 13은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 14는 도 13의 표시 장치에 포함된 표시 패널을 설명하기 위한 사시도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이고, 도 2는 도 1의 칩 온 필름 패키지에 포함된 베이스 기판의 구동 IC 영역, 제1, 제2, 제3 및 제4 영역들을 설명하기 위한 평면도이며, 도 3은 도 2의 제1 영역의 제1 및 제2 부분들을 설명하기 위한 평면도이고, 도 4는 도 1의 칩 온 필름 패키지에 포함된 구동IC 칩을 설명하기 위한 평면도이며, 도 5A는 도 1의 칩 온 필름 패키지에 포함된 접지 패턴 구조물을 나타내는 평면도이고, 도 5B는 도 1의 칩 온 필름 패키지에 포함된 접지 패턴 구조물의 일 예를 나타내는 평면도이며, 도 6은 도 1의 칩 온 필름 패키지의 'A'영역을 확대 도시한 평면도이다.
도 1, 2, 3, 4, 5A 및 6을 참조하면, 칩 온 필름 패키지(500)는 베이스 기판(510), 구동IC 칩(530), 접지 패턴 구조물(600), 제1 패드 전극들(470), 제2 패드 전극들(475), 제1 입력 배선들(550), 제2 입력 배선들(570), 출력 배선들(590) 등을 포함할 수 있다.
도 1에 도시된 바와 같이, 베이스 기판(510)상의 양측부에 제1 패드 전극들(470) 및 제2 패드 전극들(475)이 배치될 수 있다.
예를 들면, 제1 패드 전극들(470)은 영상을 표시 할 수 있는 표시 패널과 연결될 수 있고, 제2 패드 전극들(475)은 복수의 신호들을 생성할 수 있는 외부 장치와 연결될 수 있다. 상기 외부 장치는 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 생성할 수 있고, 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 칩 온 필름 패키지(500)를 통해 상기 표시 패널에 제공할 수 있다.
도 2, 4 및 6을 다시 참조하면, 베이스 기판(510)은 제1 영역(10), 제2 영역(20), 제3 영역(30), 제4 영역(40) 및 구동 IC 영역(50)을 가질 수 있다. 예를 들면, 베이스 기판(510)의 중앙에 구동 IC 영역(50)이 위치할 수 있다.
베이스 기판(510) 상의 구동 IC 영역(50)에 구동IC 칩(530)이 배치될 수 있다. 도 4에 도시된 바와 같이, 구동 IC 칩(530)은 제1 측부(531), 제2 측부(532), 제3 측부(533) 및 제4 측부(534)를 가질 수 있다. 제1 측부(531)는 베이스 기판(510)의 상면에 평행한 제3 방향(D3)으로 연장할 수 있고, 제2 측부(532)는 제1 측부(531)와 마주볼 수 있다. 또한, 제3 측부(533)는 제3 방향(D3)과 직교하는 제4 방향(D4)으로 연장할 수 있고, 제4 측부(534)는 제4 측부(534)와 마주볼 수 있다. 예를 들면, 구동 IC 칩(530)의 제1 및 제2 측부들(531, 532)의 길이는 구동 IC 칩(530)의 제3 및 제4 측부들(533, 534)의 길이보다 길 수 있다. 구동 IC 칩(530)은 상기 외부 장치로부터 입력 신호 및 구동 IC 전원 전압을 제공받을 수 있고, 구동 IC 칩(530)은 상기 입력 신호를 기초하여 상기 표시 패널에 출력 신호를 제공할 수 있다. 이에 따라, 구동IC 칩(530)은 상기 표시 패널의 구동을 제어할 수 있다.
도 2, 3, 5A 및 6을 다시 참조하면, 베이스 기판(510) 상의 구동 IC 영역(50)의 일측(예를 들어, 구동IC 칩(530)의 제1 측부(531))에 제1 영역(10)이 위치할 수 있다. 도 3에 도시된 바와 같이, 제1 영역(10)의 좌측을 제1 부분(11)으로 정의할 수 있고, 제1 영역(10)의 우측을 제2 부분(12)으로 정의할 수 있다. 제1 부분(11)과 제2 부분(12)은 인접하여 위치할 수 있다. 예시적인 실시예들에 있어서, 제1 영역(10)은 역삼각형의 평면 형상을 가질 수 있다.
베이스 기판(510) 상의 제1 영역(10)에 접지 패턴 구조물(600)이 배치될 수 있다. 접지 패턴 구조물(600)은 구동IC 칩(530)의 제1 측부(531)와 접촉할 수 있다. 예를 들면, 구동 IC 칩(530)의 접지(Ground)를 위해 접지 패턴 구조물(600)이 배치될 수 있다.
접지 패턴 구조물(600)은 복수의 접지 패턴들을 포함할 수 있고, 상기 복수의 접지 패턴들의 일측은 구동 IC 칩(530)의 제1 측부(531)에 얼라인될 수 있다. 예시적인 실시예들에 있어서, 상기 복수의 접지 패턴들은 제1 영역(10)의 제1 부분(11)에 배치되며 제1 방향(D1)으로 연장하는 제1 사선 형상(diagonal shape) 및 제1 영역(10)의 제2 부분(12)에 배치되며 제1 방향(D1)과 다른 제2 방향으로 연장하는 제2 사선 형상을 가질 수 있다. 또한, 제1 방향(D1)으로 연장하는 상기 제1 사선 형상을 갖는 상기 접지 패턴들은 구동 IC 칩(530)의 일측에 얼라인되어 서로 이격하여 배치될 수 있고, 서로 다른 길이를 가질 수 있다. 제2 방향(D2)으로 연장하는 상기 제2 사선 형상을 갖는 상기 접지 패턴들은 구동 IC 칩(530)의 일측에 얼라인되어 서로 이격하여 배치될 수 있고, 서로 다른 길이를 가질 수 있다. 더욱이, 제1 방향(D1)으로 연장하는 상기 제1 사선 형상을 갖는 상기 접지 패턴들과 제2 방향(D2)으로 연장하는 상기 제2 사선 형상을 갖는 상기 접지 패턴들은 구동 IC 칩(530)의 일측에 얼라인되어 서로 대칭적으로 배치될 수 있다. 예를 들면, 구동 IC 칩(530)의 중앙으로부터 연장하는 제4 방향(D4)을 기준으로 제1 방향(D1)으로 연장하는 상기 제1 사선 형상을 갖는 상기 접지 패턴들과 제2 방향(D2)으로 연장하는 상기 제2 사선 형상을 갖는 상기 접지 패턴들은 서로 대칭일 수 있다. 또한, 제1 방향(D1)으로 연장하는 상기 제1 사선 형상을 갖는 상기 접지 패턴들과 제2 방향(D2)으로 연장하는 상기 제2 사선 형상을 갖는 상기 접지 패턴들은 구동IC 칩(530)의 중앙으로부터 연장하는 제4 방향(D4)을 기준으로 서로 이격될 수 있다. 예시적인 실시예들에 있어서, 칩 온 필름 패키지(500)가 벤딩 또는 뒤틀렸을 경우, 제1 영역(10)에 응력이 집중될 수 있다. 접지 패턴 구조물(600)이 상기 제1 및 제2 사선 형상을 가짐으로써 제1 영역(10)에서 상기 응력이 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지(500)는 배선 단락 현상을 발생시키지 않을 수 있다. 예를 들면, 접지 패턴 구조물이 직선 형상을 갖는 경우와 비교했을 때, 접지 패턴 구조물(600)이 상기 제1 및 제2 사선 형상을 갖는 경우, 응력이 대략 10% 감소될 수 있다.
예시적인 실시예들에 있어서, 도 5A에 도시된 바와 같이, 상기 복수의 접지 패턴들은 제1 내지 제20 접지 패턴들(601, 602, 603, 604, 605, 606, 607, 608, 609, 610, 611, 612, 613, 614, 615, 616, 617, 618, 619, 620)을 포함할 수 있다. 복수의 접지 패턴들 중 홀수 번째 접지 패턴들인 제1, 제3, 제5, 제7, 제9, 제11, 제13, 제15, 제17, 제19 접지 패턴들(601, 603, 605, 607, 609, 611, 613, 615, 617, 619)이 제1 방향(D1)으로 연장하는 상기 제1 사선 형상을 가지며 제1 영역(10)의 제1 부분(11)에 배치될 수 있고, 순차적으로 길이가 줄어들 수 있다. 상기 홀수 번째 접지 패턴들을 제1 그룹 접지 패턴들(710)로 정의한다. 또한, 복수의 접지 패턴들 중 짝수 번째 접지 패턴들인 제2, 제4, 제6, 제8, 제10, 제12, 제14, 제16, 제18, 제20 접지 패턴들(602, 604, 606, 608, 610, 612, 614, 616, 618, 620)이 제2 방향(D2)으로 연장하는 상기 제2 사선 형상을 가지며 제1 영역(10)의 제2 부분(12)에 배치될 수 있고, 순차적으로 길이가 줄어들 수 있다. 상기 짝수 번째 접지 패턴들을 제2 그룹 접지 패턴들(720)로 정의한다. 제1 그룹 접지 패턴들(710) 각각의 제1 단부는 제2 그룹 접지 패턴들(720)의 제1 단부와 서로 인접할 수 있고, 제1 그룹 접지 패턴들(710) 각각의 상기 제1 단부와 대향하는 제2 단부 및 제2 그룹 접지 패턴들(720) 각각의 상기 제1 단부와 대향하는 제2 단부는 구동 IC 칩(530)의 제1 측부(531)에 얼라인될 수 있다.
예시적인 실시예들에 있어서, 접지 패턴 구조물(600)이 20개의 접지 패턴들을 포함하는 구성으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다.
예를 들면, 상기 복수의 접지 패턴들은 제1 내지 제M(단, M은 1 이상의 정수) 접지 패턴들을 포함할 수 있고, 상기 제1 내지 제M 접지 패턴들 중 제K(단, K는 1과 M 사이 정수) 및 제K+1 접지 패턴들은 서로 대칭일 수 있다. 또한, 상기 제K 접지 패턴은 상기 제1 사선 형상을 가질 수 있고, 상기 제K+1 접지 패턴은 상기 제2 사선 형상을 가질 수 있으며, 상기 제K 및 제K+1 접지 패턴들은 V의 형상을 가질 수 있다. 더욱이, 상기 제K 및 제K+1 접지 패턴들은 동일한 길이를 가질 수 있다.
상기 제K 및 제K+1 접지 패턴들 각각의 제1 단부는 서로 인접할 수 있고, 상기 제K 및 제K+1 접지 패턴들 각각의 상기 제1 단부와 대향하는 제2 단부는 상기 구동 IC 칩의 일측에 얼라인될 수 있다.
상기 제1 내지 제M 접지 패턴들 중 제2M-1 접지 패턴들은 상기 제1 영역(10)의 제1 부분(11)에 배치될 수 있고, 상기 제1 내지 제M 접지 패턴들 중 제2M 접지 패턴들은 상기 제1 영역(10)의 제2 부분(12)에 배치될 수 있다. 또한, 상기 제2M-1 및 제2M 접지 패턴들은 순차적으로 길이가 줄어들 수 있다.
또한, 제1 영역(10)이 역삼각형의 평면 형상을 갖는 구성으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 다른 예시적인 실시예들에 있어서, 제1 영역(10)은 사각형의 평면 형상, 오각형의 평면 형상 등을 포함할 수도 있다. 예를 들면, 제1 영역(10)이 상기 오각형의 평면 형상을 갖는 경우, 접지 패턴 구조물은 도 5B에 도시된 형상을 가질 수 있다.
다른 예시적인 실시예들에 있어서, 칩 온 필름 패키지(500)는 제1 사선 형상 및 제2 사선 형상을 갖는 복수의 사선 패턴들을 포함하는 사선 패턴 구조물을 포함할 수 있다. 상기 사선 패턴 구조물은 상기 접지 패턴 구조물(600)과 실질적으로 동일한 형상을 가질 수 있고, 베이스 기판(510) 상의 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40) 중 적어도 하나의 영역에 배치될 수 있다. 칩 온 필름 패키지(500)가 벤딩될 경우, 제1 내지 제4 영역들(10, 20, 30, 40) 중 응력이 집중되는 영역에 배치될 수 있다. 예를 들면, 상기 사선 패턴 구조물이 응력이 집중되는 제1 영역(10)에 배치되는 경우, 상기 사선 패턴 구조물은 상기 구동 IC 칩(530)과 연결되지 않을 수 있다. 다시 말하면, 상기 사선 패턴 구조물은 구동 IC 칩(530)으로부터 이격될 수 있고, 상기 사선 패턴 구조물은 구동 IC 칩(530)과 전기적으로 연결되지 않을 수 있다. 이와는 달리, 상기 사선 패턴 구조물이 응력이 발생하는 제2 영역(20) 또는 제3 영역(40)의 일부에 배치되는 경우, 상기 사선 패턴 구조물은 주위의 배선들과 이격하여 배치될 수 있다. 다시 말하면, 상기 사선 패턴 구조물은 상기 배선들과 전기적으로 연결되지 않는 더미 패턴에 해당될 수 있다.
도 2 및 도 6을 다시 참조하면, 베이스 기판(510) 상의 구동IC 영역(50)의 타측(예를 들어, 구동 IC 칩(530)의 제2 측부(532))에 제2 영역(20)이 위치할 수 있다.
베이스 기판(510) 상의 제2 영역(20)에 제1 입력 배선들(550)이 서로 이격되어 배치될 수 있다. 예를 들면, 제1 입력 배선들(550)의 제1 단부는 제2 패드 전극들(475)(도 1 참조)에 연결될 수 있고, 제1 입력 배선들(550)의 상기 제1 단부와 대향하는 제2 단부는 구동 IC 칩(530)의 제2 측부(532)에 연결될 수 있다. 즉, 제1 입력 배선들(550)은 구동 IC 칩(530)과 상기 외부 장치를 전기적으로 연결시킬 수 있다. 제1 입력 배선들(550)은 상기 외부 장치로부터 생성된 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 구동IC 칩(530)에 전달할 수 있다. 예를 들면, 제1 입력 배선들(550)은 구동 IC 칩(530)의 전원 전압 및 데이터 신호를 전달할 수 있다.
베이스 기판(510)상의 구동 IC 영역(50)의 양측부(예를 들어, 구동 IC 칩(530)의 제3 측부(533) 및 제4 측부(534))에 제3 영역들(30)이 위치할 수 있다.
베이스 기판(510)상의 제3 영역들(30)에 제2 입력 배선들(570)(예를 들어, by-pass 배선들)이 서로 이격하여 배치될 수 있다. 제2 입력 배선들(570)은 구동IC 칩(530)에 연결되지 않고, 구동 IC 칩(530)을 우회할 수 있다. 예를 들면, 제2 입력 배선들(570)의 제1 단부는 제2 패드 전극들(475)(도 1 참조)에 연결될 수 있고, 제2 입력 배선들(570)의 상기 제1 단부와 대향하는 제2 단부는 제1 패드 전극들(470)에 연결될 수 있다. 즉, 제2 입력 배선들(570)은 상기 외부 장치와 상기 표시 패널을 전기적으로 연결시킬 수 있다. 제2 입력 배선들(570)은 상기 외부 장치로부터 생성된 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 상기 표시 패널에 전달할 수 있다. 예를 들면, 제2 입력 배선들(570)은 스캔 신호를 전달할 수 있다.
제4 영역(40)은 베이스 기판(510) 상의 제2 영역(20)과 제3 영역들(30) 사이에 위치할 수 있고, 제1 영역(10)을 둘러쌀 수 있다.
베이스 기판(510)상의 제4 영역(40)에 출력 배선들(590)이 서로 이격하여 배치될 수 있다. 예를 들면, 출력 배선들(590)의 제1 단부는 구동 IC 칩(530)의 제1 측부(531), 제2 측부(532), 제3 측부(533) 및 제4 측부(534)에 연결될 수 있고, 출력 배선들(590)의 상기 제1 단부와 대향하는 제2 단부는 제1 패드 전극들(470)과 연결될 수 있다. 즉, 출력 배선들(590)은 구동 IC 칩(530)과 상기 표시 패널을 전기적으로 연결시킬 수 있다. 다시 말하면, 제1 입력 배선들(550)은 구동 IC 칩(530)의 제2 측부(532)의 일 부분과 접촉할 수 있고, 접지 패턴 구조물(600)(예를 들어, 상기 접지 패턴들)은 구동 IC 칩(530)의 제1 측부(531)의 일 부분과 접촉할 수 있으며, 출력 배선들(590)은 구동IC 칩(530)의 제1 측부(531)의 나머지 부분, 제2 측부(532)의 나머지 부분, 제3 측부(533)및 제4 측부(534)와 접촉할 수 있다. 예를 들면, 출력 배선들(590)은 구동 IC 칩(530)으로부터 데이터 신호를 제공받을 수 있고, 상기 데이터 신호를 상기 표시 패널로 전달할 수 있다.
예시적인 실시예들에 있어서, 구동 IC 칩(530)의 제2 측부(532)의 나머지 부분에 위치하는 출력 배선들(590)과 상기 접지 패턴들은 서로 평행하게 배치될 수 있다. 예를 들면, 제1 영역(10)의 제1 부분(11)과 인접하여 배치되는 출력 배선들(590)은 상기 제1 사선 형상을 가질 수 있고, 제1 출력 배선(601)으로부터 이격되어 제1 그룹 접지 패턴들(710)과 평행할 수 있다. 또한, 제1 영역(10)의 제2 부분(12)과 인접하여 배치되는 출력 배선들(590)은 상기 제2 사선 형상을 가질 수 있고, 제2 접지 패턴(602)으로부터 이격되어 제2 그룹 접지 패턴들(720)과 평행할 수 있다(도 5A 참조). 또한, 구동IC 칩(530)의 제2 측부(532)의 나머지 부분, 제3 측부(533) 및 제4 측부(534)에 연결된 출력 배선들(590)은 제1 패드 전극들(470)에 연결되기 위해 배선들의 일부가 반원 형상을 가질 수 있다. 예를 들면, 제1 입력 배선들(550)과 인접하여 위치하는 출력 배선들(590)은 반지름이 상대적으로 큰 반원의 형상을 가질 수 있고, 제3 측부(533) 및 제4 측부(534)에 연결된 출력 배선들(590)은 반지름이 상대적으로 작은 반원의 형상을 가질 수 있다.
도 7은 도 1의 칩 온 필름 패키지를 I-I'라인을 따라 절단한 단면도이다.
도 6 및 도 7을 참조하면, 칩 온 필름 패키지(500)는 베이스 기판(510), 구동 IC 칩(530), 접지 패턴 구조물(600), 제1 패드 전극들(470), 제2 패드 전극들(475), 제1 입력 배선들(550), 제2 입력 배선들(570), 출력 배선들(590), 전극 범프(630), 봉지 패턴(650), 보호층(640) 등을 포함할 수 있다.
베이스 기판(510)이 제공될 수 있다. 베이스 기판(510)은 가요성을 갖는 물질을 포함하는 플렉서블 필름(flexible film)을 포함할 수 있다. 예를 들면, 베이스 기판(510)은 폴리이미드 수지, 폴리에스테르 수지 등으로 구성될 수 있다. 예시적인 실시예들에 있어서, 베이스 기판(510)은 제1 영역(10), 제2 영역(20), 제3 영역(30), 제4 영역(40) 및 구동 IC 영역(50)을 가질 수 있다. 예를 들면, 베이스 기판(510)의 중앙에 구동 IC 영역(50)이 위치할 수 있고, 구동 IC 영역(50)의 일측에 제1 영역(10)이 위치할 수 있다. 또한, 구동 IC 영역(50)의 타측에 제2 영역(20)이 위치할 수 있고, 구동IC 영역(50)의 양측부에 제3 영역들(30)이 위치할 수 있다. 제4 영역(40)은 제2 영역(20)과 제3 영역들(30) 사이에 위치할 수 있고, 제1 영역(10)을 둘러쌀 수 있다.
베이스 기판(510)상의 구동 IC 영역(50)에 구동 IC 칩(530)이 배치될 수 있다. 구동 IC 칩(530)은 외부 장치로부터 입력 신호 및 구동 IC 전원 전압을 제공받을 수 있고, 구동IC 칩(530)은 상기 입력 신호를 기초하여 표시 패널에 출력 신호를 제공할 수 있다. 이에 따라, 구동 IC 칩(530)은 상기 표시 패널의 구동을 제어할 수 있다. 구동 IC 칩(530)은 제1 측부(531), 제2 측부(532), 제3 측부(533) 및 제4 측부(534)를 가질 수 있다(도 4 참조).
베이스 기판(510)상의 제1 영역(10)에 접지 패턴 구조물(600)이 배치될 수 있다. 예를 들면, 구동 IC 칩(530)의 접지를 위해 접지 패턴 구조물(600)이 배치될 수 있다. 접지 패턴 구조물(600)은 복수의 접지 패턴들을 포함할 수 있고, 상기 복수의 접지 패턴들의 일측은 구동 IC 칩(530)의 제1 측부(531)에 얼라인될 수 있다. 예시적인 실시예들에 있어서, 상기 복수의 접지 패턴들은 제1 영역(10)의 제1 부분(11)에 배치되며 제1 방향(D1)으로 연장하는 제1 사선 형상 및 제1 영역(10)의 제2 부분(12)에 배치되며 제1 방향(D1)과 다른 제2 방향으로 연장하는 제2 사선 형상을 가질 수 있다. 접지 패턴 구조물(600)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 접지 패턴 구조물(600)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 접지 패턴 구조물(600)은 복수의 층들로 구성될 수도 있다.
베이스 기판(510) 상의 제2 영역(20)에 제1 입력 배선들(550)이 서로 이격되어 배치될 수 있다. 예를 들면, 제1 입력 배선들(550)의 제1 단부는 제2 패드 전극들(475)과 접촉할 수 있고, 제1 입력 배선들(550)의 상기 제1 단부와 대향하는 제2 단부는 구동 IC 칩(530)의 제2 측부(532)에 연결될 수 있다. 예를 들면, 구동 IC 칩(530)과 제1 입력 배선들(550) 사이에 전극 범프(630)가 배치될 수 있고, 전극 범프(630)를 통해 제1 입력 배선들(550)과 구동 IC 칩(530)이 전기적으로 연결될 수 있다. 전극 범프(630)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이에 따라, 제1 입력 배선들(550)은 구동 IC 칩(530)과 상기 외부 장치를 전기적으로 연결시킬 수 있다. 예를 들면, 제1 입력 배선들(550)은 구동 IC 칩(530)의 전원 전압 및 데이터 신호를 전달할 수 있다. 제1 입력 배선들(550)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 입력 배선들(550)은 복수의 층들로 구성될 수도 있다.
베이스 기판(510)상의 제3 영역들(30)에 제2 입력 배선들(570)이 서로 이격하여 배치될 수 있다. 제2 입력 배선들(570)은 구동 IC 칩(530)에 연결되지 않고, 구동IC 칩(530)을 우회할 수 있다. 예를 들면, 제2 입력 배선들(570)의 제1 단부는 제2 패드 전극들(475)에 직접적으로 연결될 수 있고, 제2 입력 배선들(570)의 상기 제1 단부와 대향하는 제2 단부는 제1 패드 전극들(470)에 직접적으로 연결될 수 있다. 즉, 제2 입력 배선들(570)은 상기 외부 장치와 상기 표시 패널을 전기적으로 연결시킬 수 있다. 예를 들면, 제2 입력 배선들(570)은 스캔 신호를 전달할 수 있다. 제2 입력 배선들(570)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 입력 배선들(570)은 복수의 층들로 구성될 수도 있다.
베이스 기판(510) 상의 제4 영역(40)에 출력 배선들(590)이 서로 이격하여 배치될 수 있다. 예를 들면, 출력 배선들(590)의 제1 단부는 구동 IC 칩(530)의 제1 측부(531), 제2 측부(532), 제3 측부(533) 및 제4 측부(534)에 연결될 수 있고, 출력 배선들(590)의 상기 제1 단부와 대향하는 제2 단부는 제1 패드 전극들(470)과 연결될 수 있다. 예를 들면, 구동IC 칩(530)과 출력 배선들(590) 사이에 전극 범프(630)가 배치될 수 있고, 전극 범프(630)를 통해 출력 배선들(590)과 구동IC 칩(530)이 전기적으로 연결될 수 있다. 전극 범프(630)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이에 따라, 출력 배선들(590)은 구동 IC 칩(530)과 상기 표시 패널을 전기적으로 연결시킬 수 있다. 예를 들면, 출력 배선들(590)은 구동 IC 칩(530)으로부터 데이터 신호를 제공받을 수 있고, 상기 데이터 신호를 상기 표시 패널로 전달할 수 있다. 출력 배선들(590)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 출력 배선들(590)은 복수의 층들로 구성될 수도 있다.
예시적인 실시예들에 있어서, 접지 패턴 구조물(600), 제1 입력 배선들(550), 제2 입력 배선들(570) 및 출력 배선들(590)은 동일한 물질을 포함할 수 있고, 동시에 형성될 수 있다. 예를 들면, 베이스 기판(510) 상에 예비 전극층이 전체적으로 형성된 후, 상기 예비 전극층을 선택적으로 식각하여 베이스 기판(510) 상에 접지 패턴 구조물(600), 제1 입력 배선들(550), 제2 입력 배선들(570) 및 출력 배선들(590)이 동시에 형성될 수 있다. 즉, 접지 패턴 구조물(600), 제1 입력 배선들(550), 제2 입력 배선들(570) 및 출력 배선들(590)은 동일한 층에 위치할 수 있다.
봉지 패턴(650)이 제1 입력 배선들(550) 및 출력 배선들(590) 상에 구동 IC 칩(530)과 인접하여 배치될 수 있다. 봉지 패턴(650)은 구동 IC 칩(530)의 측부를 둘러쌀 수 있고, 전극 범프(630)를 커버할 수 있다. 봉지 패턴(650)은 구동IC 칩(530)에서 발생되는 고온의 열을 외부로 방출하기 위하여 열전도성이 높은 물질을 포함할 수 있다. 예를 들면, 봉지 패턴(650)은 에폭시 수지(epoxy resin) 또는 실리콘 수지(silicon resin)를 포함할 수 있다.
제1 입력 배선들(550), 제2 입력 배선들(570) 및 출력 배선들(590) 상에 보호층(640)이 배치될 수 있다. 보호층(640)은 제1 입력 배선들(550), 제2 입력 배선들(570), 접지 패턴 구조물(600) 및 출력 배선들(590)을 보호할 수 있다. 보호층(640)은 솔더 레지스트(solder resist)를 포함할 수 있다.
베이스 기판(510)상의 양측부에 제1 패드 전극들(470) 및 제2 패드 전극들(475)이 배치될 수 있다. 제1 패드 전극들(470)은 출력 배선들(590) 상에 배치될 수 있고, 제2 패드 전극들(475)은 제1 입력 배선들(550) 상에 배치될 수 있다. 예를 들면, 제1 패드 전극들(470)은 영상을 표시 할 수 있는 상기 표시 패널과 연결될 수 있고, 제2 패드 전극들(475)은 복수의 신호들을 생성할 수 있는 상기 외부 장치와 연결될 수 있다.
제1 패드 전극들(470) 및 제2 패드 전극들(475) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 패드 전극들(470) 및 제2 패드 전극들(475) 각각은 복수의 층들로 구성될 수도 있다.
본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(500)가 벤딩 또는 뒤틀렸을 경우, 제1 영역(10)에 응력이 집중될 수 있다. 접지 패턴 구조물(600)이 상기 제1 및 제2 사선 형상을 가짐으로써 제1 영역(10)에서 상기 응력이 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지(500)는 배선 단락 현상을 발생시키지 않을 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이고, 도 9는 도 8의 표시 장치에 포함된 표시 패널과 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이며, 도 10은 도 8의 'B'영역을 확대 도시한 단면도이고, 도 11은 도 8의 표시 장치에 포함된 칩 온 필름 패키지가 벤딩된 형상을 설명하기 위한 단면도이며, 도 12는 도 8의 표시 장치에 포함된 칩 온 필름 패키지를 나타내는 평면도이다. 도 8, 9, 10, 11 및 12에 예시한 표시 장치(1000)는 도 1 내지 도 7을 참조하여 설명한 칩 온 필름 패키지(500)를 포함하는 구성을 가질 수 있다. 도 8, 9, 10, 11 및 12에 있어서, 도 1 내지 도 7을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 8, 9, 10, 11 및 12를 참조하면, 표시 장치(1000)는 표시 패널(100), 칩 온 필름 패키지(500) 및 외부 장치(101)를 포함할 수 있다. 여기서, 표시 패널(100)은 기판(110), 반도체 소자(250), 평탄화층(270), 화소 정의막(310), 화소 구조물(200) 및 봉지 기판(410)을 포함할 수 있다. 또한, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다. 더욱이, 칩 온 필름 패키지(500)는 베이스 기판(510), 구동 IC 칩(530), 접지 패턴 구조물(600), 제1 패드 전극들(470), 제2 패드 전극들(475), 제1 입력 배선들(550), 제2 입력 배선들(570), 출력 배선들(590), 전극 범프(630), 봉지 패턴(650), 보호층(640) 등을 포함할 수 있다.
표시 패널(100)은 영상을 표시 할 수 있고, 표시 패널(100)의 일측에서 칩 온 필름 패키지(500)가 연결될 수 있다. 칩 온 필름 패키지(500)의 일측은 표시 패널(100)과 연결될 수 있고, 타측은 외부 장치(101)와 연결될 수 있다. 도 9에 도시된 바와 같이, 외부 장치(101)는 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 생성할 수 있고, 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 칩 온 필름 패키지(500)를 통해 표시 패널(100)에 제공할 수 있다.
도 10에 도시된 바와 같이, 표시 패널(100)은 하기와 같이 구성될 수 있다. 예를 들면, 기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 물질을 포함할 수 있다. 기판(110)은 석영, 합성 석영(synthetic quartz), 불화칼슘(calcium fluoride), 불소가 도핑된 석영(F-doped quartz), 소다라임(sodalime) 유리, 무알칼리(non-alkali) 유리 등을 포함할 수 있다. 선택적으로, 기판(110)은 연성(또는 가요성)을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 제1 배리어층, 제2 폴리이미드층, 제2 배리어층 등으로 구성될 수 있다. 상기 폴리이미드 기판이 얇고 연성을 갖는 경우, 상기 폴리이미드 기판은 반도체 소자(250) 및 화소 구조물(200)의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 즉, 기판(110)은 유리 기판 상에 제1 폴리이미드층, 제1 배리어층, 제2 폴리이미드층 및 제2 배리어층이 적층된 구성을 가질 수 있다. 예를 들면, 상기 제2 배리어층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 반도체 소자(250) 및 화소 구조물(200)을 형성할 수 있다. 이러한 반도체 소자(250) 및 화소 구조물(200)의 형성 후, 상기 유리 기판은 제거될 수 있다. 다시 말하면, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 반도체 소자(250) 및 화소 구조물(200)을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 반도체 소자(250) 및 화소 구조물(200)을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판을 기판(110)으로 이용할 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 배치될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
기판(110) 상에 액티브층(130)이 배치될 수 있고, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
액티브층(130) 상에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 액티브층(130)을 덮을 수 있으며, 기판(110) 상에 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(170)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 게이트 전극(170)을 덮을 수 있으며, 게이트 절연층(150) 상에서 배치될 수 있다. 예를 들면, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
층간 절연층(190) 상에는 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 게이트 절연층(150) 및 층간 절연층(190)의 일부를 관통하여 액티브층(130)의 일측 및 타측에 각각 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230)은 복수의 층들로 구성될 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
다만, 다만, 반도체 소자(250)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조를 가질 수도 있다.
소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 덮을 수 있다. 즉, 평탄화층(270)은 층간 절연층(190) 상에서 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 선택적으로, 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 덮으며, 균일한 두께로 소스 전극(210) 및 드레인 전극(230)의 프로파일을 따라 배치될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 폴리이미드계 수지, 포토레지스트, 아크릴계 수지, 폴리아미드계 수지, 실록산계 수지 등과 같은 유기 물질로 구성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 관통하여 드레인 전극(230)에 접속될 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 복수의 층들로 구성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상에 배치될 수 있고, 하부 전극(290)의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 적어도 일부가 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340)은 복수의 층들로 구성될 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 화소 구조물(200)이 구성될 수 있다.
상부 전극(340) 상에 봉지 기판(410)이 배치될 수 있다. 봉지 기판(350)은 실질적으로 기판(110)과 동일한 재료를 포함할 수 있다. 예를 들면, 봉지 기판(410)은 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 봉지 기판(410)은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 봉지 기판(410)은 연성을 갖는 투명 수지 기판을 포함할 수도 있다. 이 경우, 표시 장치(1000)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다. 상기 적층 구조는 제1 무기층, 유기층 및 제2 무기층으로 구성될 수 있다. 예를 들면, 상부 전극(340)의 프로파일을 따라 가요성을 갖는 제1 무기층이 배치될 수 있고, 상기 제1 무기층 상에 가요성을 갖는 유기층이 배치될 수 있으며, 상기 유기층 상에 가요성을 갖는 제2 무기층이 배치될 수 있다. 즉, 상기 적층 구조는 상기 상부 전극(340)과 직접적으로 접촉하는 박막 봉지 구조물에 해당될 수 있다.
도 11 및 도 12를 다시 참조하면, 칩 온 필름 패키지(500)의 베이스 기판(510) 상의 제1 영역(10)에 접지 패턴 구조물(600)이 배치될 수 있다. 예를 들면, 구동IC 칩(530)의 접지를 위해 접지 패턴 구조물(600)이 배치될 수 있다. 접지 패턴 구조물(600)은 복수의 접지 패턴들을 포함할 수 있고, 상기 복수의 접지 패턴들의 일측은 구동 IC 칩(530)의 제1 측부(531)에 얼라인될 수 있다. 예시적인 실시예들에 있어서, 상기 복수의 접지 패턴들은 제1 영역(10)의 제1 부분(11)에 배치되며 제1 방향(D1)으로 연장하는 제1 사선 형상 및 제1 영역(10)의 제2 부분(12)에 배치되며 제1 방향(D1)과 다른 제2 방향으로 연장하는 제2 사선 형상을 가질 수 있다. 접지 패턴 구조물(600)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 접지 패턴 구조물(600)은 복수의 층들로 구성될 수도 있다.
칩 온 필름 패키지(500)의 제1 패드 전극(470)은 표시 패널(100)의 패드 전극(미도시)과 이방성 도전성 필름(Anisotropic Conductive Film ACF)을 사용하여 직접적으로 연결될 수 있다. 또한, 칩 온 필름 패키지(500)의 제2 패드 전극들(475)은 외부 장치(101)의 패드 전극(미도시)과 상기 이방성 도전성 필름을 통해 직접적으로 연결될 수 있다. 칩 온 필름 패키지(500)가 표시 패널(100)및 외부 장치(101)에 연결된 후 칩 온 필름 패키지(500)는 벤딩될 수 있다. 칩 온 필름 패키지(500)가 벤딩되는 경우, 외부 장치(101)는 표시 패널(100)의 저면에 위치할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(1000)에 포함된 칩 온 필름 패키지(500)가 외부 장치(101)를 표시 패널(100)의 저면에 위치시키기 위해 벤딩 또는 뒤틀렸을 경우, 제1 영역(10)에 응력이 집중될 수 있다. 접지 패턴 구조물(600)이 상기 제1 및 제2 사선 형상을 가짐으로써 제1 영역(10)에서 상기 응력이 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지(500)는 배선 단락 현상을 발생시키지 않을 수 있다.
도 13은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이고, 도 14는 도 13의 표시 장치에 포함된 표시 패널을 설명하기 위한 사시도이다. 도 13 및 14에 예시한 표시 장치(2000)는 3개의 칩 온 필름 패키지들(501, 502, 503) 및 표시 패널(100)의 형상을 제외하면 도 8 내지 도 12를 참조하여 설명한 표시 장치(1000)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 13 및 14에 있어서, 도 8 내지 도 12를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 13 및 도 14를 참조하면, 표시 장치(2000)는 표시 패널(100), 제1 칩 온 필름 패키지(501), 제2 칩 온 필름 패키지(502), 제3 칩 온 필름 패키지(503) 및 외부 장치(101)를 포함할 수 있다.
표시 패널(100)의 일측에서 제1 내지 제3 칩 온 필름 패키지들(501, 502, 503)이 동시에 연결될 수 있다. 제1 내지 제3 칩 온 필름 패키지들(501, 502, 503)은 하나의 외부 장치(101)와 연결될 수 있다. 예를 들면, 표시 패널(100)은 상대적으로 크기가 큰 대형 표시 패널에 해당될 수 있다.
예시적인 실시예들에 있어서, 표시 패널(100)이 3개의 칩 온 필름 패키지들과 연결되는 구성을 갖는 것으로 설명하였으나 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 다른 예시적인 실시예들에 있어서, 표시 패널(100)은 2개의 칩 온 필름 패키지들 또는 4개 이상의 칩 온 필름 패키지들과 연결될 수도 있다.
예시적인 실시예들에 있어서, 도 14에 도시된 바와 같이, 표시 패널(100)은 굴곡진 형상을 가질 수 있다. 굴곡진 형상을 갖는 표시 패널(100)에 연결된 제1 내지 제3 칩 온 필름 패키지들(501, 502, 503)이 외부 장치(101)를 표시 패널(100)의 저면에 위치시키기 위해 벤딩되는 경우, 제1 내지 제3 칩 온 필름 패키지들(501, 502, 503)에 뒤틀림 현상이 더욱 증가될 수 있다. 이러한 경우, 칩 온 필름 패키지(500)의 제1 영역(10)에 응력이 더욱 집중될 수 있다.
본 발명의 예시적인 실시예들에 따른 접지 패턴 구조물(600)이 제1 및 제2 사선 형상을 가짐으로써 제1 영역(10)에서 상기 응력이 상대적으로 줄어들 수 있고, 이에 따라, 칩 온 필름 패키지(500)는 배선 단락 현상을 발생시키지 않을 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 칩 온 필름 패키지를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 제1 영역 20: 제2 영역
30: 제3 영역들 40: 제4 영역
50: 구동 IC 영역 100: 표시 패널
101: 외부 장치 110: 기판
130: 액티브층 150: 게이트 절연층
170: 게이트 전극 190: 층간 절연층
200: 화소 구조물 210: 소스 전극
230: 드레인 전극 250: 반도체 소자
270: 평탄화층 290: 하부 전극
310: 화소 정의막 330: 발광층
340: 상부 전극 410: 봉지 기판
470: 제1 패드 전극들 475: 제2 패드 전극들
500: 칩 온 필름 패키지 501: 제1 칩 온 필름 패키지
502: 제2 칩 온 필름 패키지 503: 제3 칩 온 필름 패키지
510: 베이스 기판 530: 구동 IC 칩
550: 제1 입력 배선들 570: 제2 입력 배선들
590: 출력 배선들 600: 접지 패턴 구조물
610: 보호층 630: 전극 범프
650: 봉지 패턴

Claims (20)

  1. 구동 IC 영역 및 상기 구동 IC 영역의 일측에 위치하는 제1 영역을 갖는 베이스 기판;
    상기 베이스 기판 상의 구동 IC 영역에 배치되는 구동 IC 칩; 및
    상기 베이스 기판 상의 제1 영역에 배치되고, 상기 구동 IC 칩과 연결되며,
    상기 제1 영역의 제1 부분에 배치되며 제1 방향으로 연장하는 제1 사선 형상(diagonal shape) 및 상기 제1 영역의 제1 부분과 인접하여 위치하는 제2 부분에 배치되며 상기 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 접지 패턴들을 포함하고,
    상기 복수의 접지 패턴들은 제1 내지 제2M(단, M은 1 이상의 정수) 접지 패턴들을 포함하고, 상기 제1 내지 제2M 접지 패턴들 중 제K(단, K는 1과 M 사이 정수) 및 제K+1 접지 패턴들은 서로 대칭이며,
    상기 제1 내지 제2M 접지 패턴들 중 제2M-1 접지 패턴들은 상기 제1 영역의 제1 부분에 배치되고, 상기 제1 내지 제2M 접지 패턴들 중 제2M 접지 패턴들은 상기 제1 영역의 제2 부분에 배치되며, 상기 제2M-1 및 제2M 접지 패턴들은 순차적으로 길이가 줄어드는 것을 특징으로 하는 접지 패턴 구조물을 포함하는 칩 온 필름 패키지.
  2. 제 1 항에 있어서, 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 일측에 얼라인되어 서로 이격하여 배치되고, 서로 다른 길이를 갖고,
    상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 일측에 얼라인되어 서로 이격하여 배치되고, 서로 다른 길이를 갖는 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제 1 항에 있어서, 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들과 상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 일측에 얼라인되어 서로 대칭적으로 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제 1 항에 있어서, 상기 구동 IC 칩은,
    상기 베이스 기판의 상면에 평행한 제3 방향으로 연장하는 제1 측부;
    상기 제1 측부와 마주보는 제2 측부;
    상기 제3 방향과 직교하는 제4 방향으로 연장하는 제3 측부; 및
    상기 제3 측부와 마주보는 제4 측부를 갖는 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제 4 항에 있어서, 상기 구동 IC 칩의 제1 및 제2 측부들의 길이는 상기 구동 IC 칩의 제3 및 제4 측부들의 길이보다 길며, 상기 제1 영역은 역삼각형의 평면 형상을 갖는 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제 4 항에 있어서, 상기 접지 패턴 구조물은 상기 구동 IC 칩의 제1 측부와 접촉하고, 상기 복수의 접지 패턴들의 일측은 상기 구동 IC 칩의 제1 측부에 얼라인되는 것을 특징으로 하는 칩 온 필름 패키지.
  7. 제 4 항에 있어서, 상기 구동 IC 칩의 중앙으로부터 연장하는 상기 제4 방향을 기준으로 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들과 상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 서로 대칭인 것을 특징으로 하는 칩 온 필름 패키지.
  8. 제 4 항에 있어서, 상기 제1 방향으로 연장하는 상기 제1 사선 형상을 갖는 상기 복수의 접지 패턴들과 상기 제2 방향으로 연장하는 상기 제2 사선 형상을 갖는 상기 복수의 접지 패턴들은 상기 구동 IC 칩의 중앙으로부터 연장하는 상기 제4 방향을 기준으로 서로 이격되는 것을 특징으로 하는 칩 온 필름 패키지.
  9. 제 4 항에 있어서, 상기 베이스 기판은,
    상기 구동 IC 영역의 타측에 위치하는 제2 영역;
    상기 제2 영역의 양측부에 위치하는 제3 영역들; 및
    상기 제2 영역과 상기 제3 영역들 사이에 위치하며 상기 제1 영역을 둘러싸는 제4 영역을 더 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  10. 제 9 항에 있어서,
    상기 베이스 기판 상의 제2 영역에서 서로 이격되어 배치되며 상기 구동 IC 칩의 제2 측부에 연결되는 제1 입력 배선들;
    상기 베이스 기판 상의 제3 영역들에서 서로 이격되어 배치되는 제2 입력 배선들; 및
    상기 베이스 기판 상의 제4 영역에서 서로 이격되어 배치되며 상기 구동 IC 칩과 연결되는 출력 배선들을 더 포함하고,
    상기 제2 입력 배선들은 상기 출력 배선들을 우회하는 것을 특징으로 하는 칩 온 필름 패키지.
  11. 제 10 항에 있어서, 상기 제1 입력 배선들은 상기 구동 IC 칩의 제2 측부의 일 부분과 접촉하고, 상기 접지 패턴들은 상기 구동 IC 칩의 제1 측부의 일 부분과 접촉하며, 상기 출력 배선들은 상기 구동 IC 칩의 제1 측부의 나머지 부분, 제2 측부의 나머지 부분, 제3 측부 및 제4 측부와 접촉하고, 상기 구동 IC 칩의 제1 측부의 나머지 부분에 위치하는 상기 출력 배선들과 상기 접지 패턴들은 서로 평행하게 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  12. 삭제
  13. 제 1 항에 있어서, 상기 제K 접지 패턴은 상기 제1 사선 형상을 갖고, 상기 제K+1 접지 패턴은 상기 제2 사선 형상을 가지며,
    상기 제K 및 제K+1 접지 패턴들은 V의 형상을 갖는 것을 특징으로 하는 칩 온 필름 패키지.
  14. 제 1 항에 있어서, 상기 제K 및 제K+1 접지 패턴들은 동일한 길이를 갖는 것을 특징으로 하는 칩 온 필름 패키지.
  15. 제 1 항에 있어서, 상기 제K 및 제K+1 접지 패턴들 각각의 제1 단부는 서로 인접하고, 상기 제K 및 제K+1 접지 패턴들 각각의 상기 제1 단부와 대향하는 제2 단부는 상기 구동 IC 칩의 일측에 얼라인되는 것을 특징으로 하는 칩 온 필름 패키지.
  16. 삭제
  17. 구동 IC 영역 및 상기 구동 IC 영역의 일측에 위치하는 제1 영역, 상기 구동 IC 영역의 타측에 위치하는 제2 영역, 상기 제2 영역의 양측부에 위치하는 제3 영역들 및 상기 제2 영역과 상기 제3 영역들 사이에 위치하며 상기 제1 영역을 둘러싸는 제4 영역을 갖는 베이스 기판;
    상기 베이스 기판 상의 구동 IC 영역에 배치되는 구동 IC 칩; 및
    상기 베이스 기판 상의 제1 내지 제4 영역들 중 적어도 하나의 영역에 배치되고,
    제1 방향으로 연장하는 제1 사선 형상 및 상기 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 사선 패턴들을 포함하는 사선 패턴 구조물을 포함하고,
    칩 온 필름 패키지가 벤딩될 경우, 상기 제1 내지 제4 영역들 중 응력이 집중되는 영역에 상기 사선 패턴 구조물이 배치되는 것을 특징으로 하는 칩 온 필름 패키지.
  18. 삭제
  19. 제 17 항에 있어서, 상기 사선 패턴 구조물은 상기 제1 영역에 배치되고, 상기 사선 패턴 구조물이 상기 구동 IC 칩과 이격되는 것을 특징으로 하는 칩 온 필름 패키지.
  20. 복수의 화소 구조물들을 포함하는 표시 패널;
    상기 표시 패널의 일측에 연결되고,
    구동 IC 영역 및 상기 구동 IC 영역의 일측에 위치하는 제1 영역을 갖는 베이스 기판;
    상기 베이스 기판 상의 구동 IC 영역에 배치되는 구동 IC 칩; 및
    상기 베이스 기판 상의 제1 영역에 배치되고, 상기 구동 IC 칩과 연결되며,
    상기 제1 영역의 제1 부분에 배치되며 제1 방향으로 연장하는 제1 사선 형상 및 상기 제1 영역의 제1 부분과 인접하여 위치하는 제2 부분에 배치되며 상기 제1 방향과 다른 제2 방향으로 연장하는 제2 사선 형상을 갖는 복수의 접지 패턴들을 포함하는 접지 패턴 구조물을 포함하는 칩 온 필름 패키지; 및
    상기 칩 온 필름 패키지와 연결되고, 상기 표시 패널에 제공되는 복수의 신호들을 생성하는 외부 장치를 포함하고,
    상기 복수의 접지 패턴들은 제1 내지 제2M(단, M은 1 이상의 정수) 접지 패턴들을 포함하고, 상기 제1 내지 제2M 접지 패턴들 중 제K(단, K는 1과 M 사이 정수) 및 제K+1 접지 패턴들은 서로 대칭이며,
    상기 제1 내지 제2M 접지 패턴들 중 제2M-1 접지 패턴들은 상기 제1 영역의 제1 부분에 배치되고, 상기 제1 내지 제2M 접지 패턴들 중 제2M 접지 패턴들은 상기 제1 영역의 제2 부분에 배치되며, 상기 제2M-1 및 제2M 접지 패턴들은 순차적으로 길이가 줄어드는 것을 특징으로 하는 표시 장치.
KR1020170181457A 2017-12-27 2017-12-27 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치 KR102466918B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170181457A KR102466918B1 (ko) 2017-12-27 2017-12-27 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
US16/221,697 US11043438B2 (en) 2017-12-27 2018-12-17 Chip on film package and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170181457A KR102466918B1 (ko) 2017-12-27 2017-12-27 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20190079747A KR20190079747A (ko) 2019-07-08
KR102466918B1 true KR102466918B1 (ko) 2022-11-15

Family

ID=66950604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170181457A KR102466918B1 (ko) 2017-12-27 2017-12-27 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11043438B2 (ko)
KR (1) KR102466918B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583203B1 (ko) 2018-11-29 2023-09-27 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152329A1 (en) * 2005-12-29 2007-07-05 Samsung Electronics Co., Ltd. Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR101259844B1 (ko) 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR101904730B1 (ko) * 2012-07-31 2018-10-08 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
KR102252380B1 (ko) * 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
KR102251684B1 (ko) * 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152329A1 (en) * 2005-12-29 2007-07-05 Samsung Electronics Co., Ltd. Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same

Also Published As

Publication number Publication date
US11043438B2 (en) 2021-06-22
KR20190079747A (ko) 2019-07-08
US20190198412A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
KR102512975B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108933162B (zh) 有机发光显示设备以及制造有机发光显示设备的方法
JP6595444B2 (ja) 表示装置
US10651265B2 (en) Organic light emitting display device
CN107658386B (zh) 具有用于防止有机材料溢出的结构的显示装置
KR102329830B1 (ko) 유기 발광 표시 장치
US11621307B2 (en) Flexible organic light emitting display device including a connection structure disposed in a pad region
US10896946B2 (en) Organic light emitting diode display device
US10937838B2 (en) Organic light emitting display device
KR102626690B1 (ko) 표시장치, 그의 제조방법, 및 그를 포함한 헤드 장착형 디스플레이
KR102582066B1 (ko) 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
KR20210124564A (ko) 표시 장치
US20190312096A1 (en) Organic light emitting diode display device
US10446770B2 (en) Organic light emitting display device
KR20220060607A (ko) 표시 장치
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR102466918B1 (ko) 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
KR20220077287A (ko) 표시 장치
US20230145007A1 (en) Display device
US20230142777A1 (en) Display device
US20230253412A1 (en) Display device and manufacturing method of the same
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20240003011A (ko) 표시 장치 및 이의 제조 방법
CN117637797A (zh) 显示装置
CN117223104A (zh) 显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant