KR20220077287A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220077287A
KR20220077287A KR1020200165781A KR20200165781A KR20220077287A KR 20220077287 A KR20220077287 A KR 20220077287A KR 1020200165781 A KR1020200165781 A KR 1020200165781A KR 20200165781 A KR20200165781 A KR 20200165781A KR 20220077287 A KR20220077287 A KR 20220077287A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
via layer
disposed
emitting device
Prior art date
Application number
KR1020200165781A
Other languages
English (en)
Inventor
박철원
코이치 스기타니
박귀현
한세희
홍필순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200165781A priority Critical patent/KR20220077287A/ko
Priority to US17/474,602 priority patent/US12002844B2/en
Priority to CN202111453013.0A priority patent/CN114582910A/zh
Priority to EP21211798.0A priority patent/EP4009367A1/en
Publication of KR20220077287A publication Critical patent/KR20220077287A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고, 상면 일부가 함몰된 복수의 트렌치부들을 포함하는 제1 비아층, 상기 제1 비아층 상에 배치되고 서로 이격된 제1 전극과 제2 전극, 상기 제1 비아층 상에 배치되고, 상기 제1 전극의 일부를 노출하는 복수의 제1 개구부들, 및 상기 제2 전극의 일부를 노출하는 제2 개구부를 포함하는 제2 비아층, 일 방향으로 연장된 형상을 갖고 상기 제2 비아층의 상기 제1 개구부 내에 배치된 발광 소자 및 상기 제2 비아층 상에 배치된 제3 전극을 포함하고, 상기 발광 소자는 제1 단부가 상기 제1 전극과 연결되고 제2 단부가 상기 제3 전극과 연결되며 연장된 방향이 상기 제1 기판의 상면과 평행하지 않도록 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드, 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고, 상면 일부가 함몰된 복수의 트렌치부들을 포함하는 제1 비아층, 상기 제1 비아층 상에 배치되고 서로 이격된 제1 전극과 제2 전극, 상기 제1 비아층 상에 배치되고, 상기 제1 전극의 일부를 노출하는 복수의 제1 개구부들, 및 상기 제2 전극의 일부를 노출하는 제2 개구부를 포함하는 제2 비아층, 일 방향으로 연장된 형상을 갖고 상기 제2 비아층의 상기 제1 개구부 내에 배치된 발광 소자 및 상기 제2 비아층 상에 배치된 제3 전극을 포함하고, 상기 발광 소자는 제1 단부가 상기 제1 전극과 연결되고 제2 단부가 상기 제3 전극과 연결되며 연장된 방향이 상기 제1 기판의 상면과 평행하지 않도록 배치된다.
상기 발광 소자들은 연장된 방향이 상기 제1 기판의 상면에 수직한 방향과 이루는 제1 각도가 0° 내지 60°의 범위를 가질 수 있다.
상기 제1 개구부들은 각각 상기 트렌치부에 대응되어 두께 방향으로 중첩하도록 배치될 수 있다.
상기 제1 개구부는 상기 제2 비아층의 상면으로부터 하단부로 갈수록 직경이 좁아지는 형상을 갖고, 상기 제1 개구부의 최대 직경은 상기 제2 개구부의 최대 직경보다 작을 수 있다.
상기 제1 개구부의 내측벽 중 일부분은 상기 발광 소자의 외면 중 일부분과 직접 접촉하고, 상기 제2 비아층은 상기 발광 소자의 일부분을 둘러쌀 수 있다.
상기 제1 비아층과 상기 제1 기판 사이에 배치된 도전층을 더 포함하고, 상기 제1 비아층은 상기 제1 비아층을 관통하여 상기 도전층의 일부를 노출하는 복수의 컨택홀들을 더 포함하며, 상기 트렌치부의 제1 깊이는 상기 컨택홀들의 제2 깊이보다 작을 수 있다.
상기 트렌치부의 상기 제1 깊이와 상기 제2 비아층의 두께는 각각 상기 발광 소자의 연장된 방향의 길이보다 짧고, 상기 발광 소자의 상기 제1 단부는 상기 트렌치부 내에 삽입 배치될 수 있다.
상기 제3 전극은 상기 제2 개구부를 통해 노출된 상기 제2 전극과 직접 접촉할 수 있다.
상기 제1 전극은 상기 발광 소자의 상기 제1 단부와 직접 접촉하고, 상기 제3 전극은 상기 발광 소자의 상기 제2 단부와 직접 접촉할 수 있다.
상기 제1 전극 상에 배치된 제1 연결 전극, 및 상기 제3 전극과 상기 제2 비아층 사이에 배치된 제2 연결 전극을 더 포함하고, 상기 제1 연결 전극은 상기 발광 소자의 상기 제1 단부 및 상기 제1 전극과 직접 접촉하고, 상기 제2 연결 전극은 상기 발광 소자의 상기 제2 단부 및 상기 제2 전극과 직접 접촉할 수 있다.
상기 제1 비아층 및 상기 제2 비아층은 각각 유기 절연 물질을 포함하되, 상기 제2 비아층은 상기 제1 비아층과 다른 유기 절연 물질을 포함할 수 있다.
상기 제1 비아층은 폴리이미드를 포함하고, 상기 제2 비아층은 실록산계 유기 절연 물질을 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고, 상면 일부가 단차진 복수의 트렌치부들을 포함하는 제1 비아층, 상기 제1 비아층 상에 배치되고 서로 이격된 제1 전극과 제2 전극, 상기 제1 비아층 상에 배치되고, 베이스부, 상기 베이스부에 형성되어 상기 트렌치부와 중첩하도록 배치된 복수의 제1 개구부들, 상기 제2 전극의 일부를 노출하는 제2 개구부, 및 상기 베이스부의 상면 일부가 돌출된 부분으로서 서로 이격된 복수의 뱅크부들을 포함하는 제2 비아층, 상기 제2 비아층의 상기 제1 개구부 내에 배치된 발광 소자, 상기 제2 비아층의 상기 뱅크부들 상에 배치된 복수의 서브 전극들 및 상기 제2 비아층 및 상기 서브 전극들 상에 배치된 제3 전극을 포함한다.
상기 제1 개구부는 상기 서로 이격된 상기 뱅크부들 사이에 위치하고, 각각 상기 트렌치부에 대응되어 두께 방향으로 중첩하도록 배치될 수 있다.
상기 제1 개구부는 상기 제2 비아층의 상면으로부터 하단부로 갈수록 직경이 좁아지는 형상을 갖고, 상기 제1 개구부의 최대 직경은 상기 제2 개구부의 최대 직경보다 작을 수 있다.
상기 제1 개구부의 내측벽 중 일부분은 상기 발광 소자의 외면 중 일부분과 직접 접촉하고, 상기 제2 비아층은 상기 발광 소자의 일부분을 둘러쌀 수 있다.
상기 제1 개구부의 최대 직경은 상기 뱅크부들 사이의 간격보다 작을 수 있다.
상기 발광 소자는 제1 단부가 상기 제1 전극과 연결되고 제2 단부가 상기 제3 전극과 연결되며, 연장된 방향이 상기 제1 기판의 상면과 평행하지 않도록 배치되고, 상기 발광 소자들은 연장된 방향이 상기 제1 기판의 상면에 수직한 방향과 이루는 제1 각도가 0° 내지 60°의 범위를 가질 수 있다.
상기 제2 비아층은 상기 베이스부의 두께가 상기 뱅크부들이 형성된 부분의 두께보다 작고, 상기 뱅크부들이 형성된 부분의 두께는 상기 발광 소자의 연장된 방향의 길이보다 클 수 있다.
상기 제1 비아층은 폴리이미드를 포함하고, 상기 제2 비아층은 실록산계 유기 절연 물질을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 일 방향으로 연장된 형상의 발광 소자가 기판에 세워지도록 배치될 수 있다. 발광 소자는 양 단부로 방출된 광들과 측면에서 방출된 광들이 기판의 상부 방향으로 원활하게 출사될 수 있고, 표시 장치는 우수한 발광 효율을 가질 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 화소들을 나타내는 평면도이다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 단면도이다.
도 4는 도 2의 제1 서브 화소에 배치된 제1 개구부들 및 제2 개구부의 배치를 나타내는 평면도이다.
도 5는 도 3의 제1 비아층 및 제2 비아층에 형성된 복수의 컨택홀들 및 개구부들을 나타내는 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 광이 방출되는 경로를 나타내는 개략도이다.
도 8 내지 도 15는 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 나타낸 단면도들이다.
도 16은 다른 실시예에 따른 표시 장치의 화소들을 나타내는 평면도이다.
도 17은 다른 실시예에 따른 표시 장치의 화소들을 나타내는 평면도이다.
도 18은 도 17의 Q2-Q2'선을 따라 자른 단면도이다.
도 19는 도 18 제1 비아층 및 제2 비아층에 형성된 복수의 컨택홀들 및 개구부들을 나타내는 단면도이다.
도 20 내지 도 24는 도 18의 표시 장치의 제조 공정 중 일부 단계들을 순서대로 나타낸 단면도들이다.
도 25는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 단면도이다.
도 26은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 2에서는 제1 방향으로 이웃한 복수의 화소(PX; PXA, PXB)들이 함께 도시되어 있다.
도 2를 참조하면, 표시 장치(10)의 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 6)를 포함할 수 있다. 예를 들어, 제1 화소(PXA)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함하고, 제2 화소(PXB)는 제4 서브 화소(PX4), 제5 서브 화소(PX5) 및 제6 서브 화소(PX6)를 포함할 수 있다. 제1 서브 화소(PX1) 및 제4 서브 화소(PX4)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2) 및 제5 서브 화소(PX5)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3) 및 제6 서브 화소(PX6)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광으로서 청색광을 발광할 수도 있다. 또한, 도 2에서는 하나의 화소(PXA, PXB)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역 및 비발광 영역을 포함할 수 있다. 발광 영역은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도 3은 도 2의 Q1-Q1'선을 따라 자른 단면도이다. 도 4는 도 2의 제1 서브 화소에 배치된 제1 개구부들 및 제2 개구부의 배치를 나타내는 평면도이다. 도 5는 도 3의 제1 비아층 및 제2 비아층에 형성된 복수의 컨택홀들 및 개구부들을 나타내는 단면도이다. 도 3은 제1 서브 화소(PX1)에 배치된 전극(E1, E2, E3)들 및 발광 소자(ED)를 가로지르는 단면을 도시하고 있다. 도 4는 제1 서브 화소(PX1)에 배치된 제1 전극(E1)과 제2 전극(E2)에 대하여 복수의 트렌치부(TP)들, 제1 개구부(OP1)들 및 제2 개구부(OP2)의 상대적인 배치를 도시하고 있다.
도 2에 결부하여 도 3 내지 도 5를 참조하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 액티브층(ACT1)은 후술하는 제2 도전층의 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(PXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 제1 전압 배선(VL1)과 제2 전압 배선(VL2), 및 도전 패턴(CDP)들을 포함할 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 액티브층(ACT1)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다.
제1 도전 패턴(CDP)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 액티브층(ACT1)과 접촉할 수 있다. 또한, 제1 도전 패턴(CDP)은 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 도전 패턴(CDP)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
제2 도전층, 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 비아층(VIA1)은 제3 도전층 상에 배치된다. 제1 비아층(VIA1)은 복수의 화소(PX) 및 서브 화소(PXn)에 무관하게 표시 영역(DPA)의 전면에 배치될 수 있다. 제1 비아층(VIA1)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
일 실시예에 따르면, 제1 비아층(VIA1)은 상면 일부가 함몰된 복수의 트렌치부(TP)들을 포함할 수 있다. 트렌치부(TP)들은 각 서브 화소(PXn) 내에서 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다. 트렌치부(TP)들은 복수의 서브 화소(PXn)마다 섬형의 패턴으로 배치될 수 있다. 서브 화소(PXn)에 배치되는 복수의 발광 소자(ED)들은 제1 비아층(VIA1)의 트렌치부(TP)에 대응하여 배치될 수 있다. 하나의 트렌치부(TP)에는 그 폭에 따라 적어도 하나 이상의 발광 소자(ED)들이 배치될 수 있다. 트렌치부(TP)가 제1 비아층(VIA1)의 상면을 기준으로 일정 깊이(HT1)를 갖고 함몰되어 형성되므로, 발광 소자(ED)들은 일 단부가 트렌치부(TP) 내에 삽입되도록 배치될 수 있다. 몇몇 실시예에서, 트렌치부(TP)는 발광 소자(ED)의 형상에 대응되어 평면도 상 원형의 형상을 갖도록 형성될 수 있다. 다만, 이에 제한되지 않는다.
또한, 제1 비아층(VIA1)은 제1 비아층(VIA1)을 관통하여 하부의 도전층의 일부를 노출하는 복수의 컨택홀(CT1, CT2)들을 포함할 수 있다. 복수의 컨택홀(CT1, CT2)들은 제3 도전층의 제1 도전 패턴(CDP) 및 제2 전압 배선(VL2)을 노출할 수 있고, 후술하는 제1 전극(E1)과 제2 전극(E2)은 각각 컨택홀(CT1, CT2)들을 통해 제3 도전층과 직접 연결될 수 있다. 제1 비아층(VIA1)에 형성된 트렌치부(TP) 및 복수의 컨택홀(CT1, CT2)들은 제1 비아층(VIA1)의 형성 공정에서 하프톤 마스크(Halftone mask)를 이용한 패터닝 공정으로 형성될 수 있다. 제1 비아층(VIA1)은 대체로 평탄한 상면을 갖되, 트렌치부(TP)들에 의해 상면이 단차지거나, 컨택홀(CT1, CT2)들에 의해 두께 방향으로 관통될 수 있다.
일 실시예에서, 제1 비아층(VIA1)의 트렌치부(TP)의 제1 깊이(HT1)는 컨택홀(CT1, CT2)들의 제2 깊이(HT2)보다 작을 수 있다. 하프톤 마스크를 이용한 패터닝 공정으로 형성된 제1 비아층(VIA1)은 위치에 따라 그 두께가 서로 다를 수 있다. 제1 비아층(VIA1)은 대체로 평탄한 상면을 형성하되, 트렌치부(TP)들 및 컨택홀(CT1, CT2)들이 형성된 부분에서 상면 일부가 함몰되거나 제1 비아층(VIA1)이 관통되어 단차질 수 있다. 제1 비아층(VIA1)의 트렌치부(TP)는 후술하는 발광 소자(ED)가 삽입 배치될 수 있는 공간을 확보하기 위해 형성되고, 컨택홀(CT1, CT2)들은 하부의 제3 도전층 일부를 노출하기 위해 형성될 수 있다. 제1 비아층(VIA1)의 트렌치부(TP)와 컨택홀(CT1, CT2)은 그 기능에 따라 서로 다른 깊이(HT1, HT2)를 가질 수 있다. 특히, 트렌치부(TP)는 발광 소자(ED)가 삽입 배치되도록 일정 깊이를 필요로 하나, 발광 소자(ED)들의 길이 및 제1 비아층(VIA1) 상에 배치된 층의 두께를 고려하여 상부 층의 단차가 최소화될 수 있을 정도로 적절한 제1 깊이(HT1)를 가질 수 있다.
제1 전극(E1) 및 제2 전극(E2)은 제1 비아층(VIA) 상에 배치된다. 제1 전극(E1) 및 제2 전극(E2)은 각 화소(PX)의 서브 화소(PXn)들에 대응되어 배치될 수 있다. 예를 들어, 제2 전극(E2)은 각 서브 화소(PXn)의 중심을 기준으로 제2 방향(DR2) 일 측인 우측에 배치되고, 제1 전극(E1)은 제2 전극(E2)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. 복수의 서브 화소(PXn)들에 배치된 복수의 제1 전극(E1)들은 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치될 수 있다. 이와 유사하게 제2 전극(E2)들도 다른 서브 화소(PXn)에 배치된 제2 전극(E2)과 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 전극(E1)과 제2 전극(E2)은 제2 방향(DR2)을 따라 서로 교대로 반복되어 배치되고, 복수의 제1 전극(E1)들 및 제2 전극(E2)들 각각은 제1 방향(DR1)을 따라 서로 이격되어 반복 배치될 수 있다.
제1 전극(E1)은 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면도 상 각진 형상을 가질 수 있다. 다만, 이에 제한되지 않으며 제1 전극(E1)은 일 방향을 기준으로 기울어진 형상이나 외면이 곡률진 원형의 형상을 가질 수도 있다. 또한, 제1 전극(E1)의 크기는 특별히 제한되지 않으나, 표시 장치(10)의 각 서브 화소(PXn)의 면적에 따라 달라질 수 있다. 도면에 도시된 바와 같이, 제1 전극(E1)은 각 서브 화소(PXn)보다는 작게 형성되어, 이웃하는 다른 서브 화소(PXn)와의 경계에서 다른 제1 전극(E1)과 이격된 상태로 배치되고, 표시 영역(DPA) 전면에서 섬형의 패턴으로 배치될 수 있다.
제2 전극(E2)도 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면도 상 각진 형상을 가질 수 있다. 다만, 제1 전극(E1)과 비교하여 제2 전극(E2)은 비교적 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 즉, 제2 전극(E2)은 제2 방향(DR2)으로 측정된 폭이 제1 전극(E1)보다 작을 수 있고, 표시 영역(DPA) 전면에서 좁은 폭을 갖는 섬형의 패턴으로 배치될 수 있다. 제2 전극(E2)도 일 방향을 기준으로 기울어진 형상이나 외면이 곡률진 원형의 형상을 가질 수 있고, 그 크기는 특별히 제한되지 않으나, 표시 장치(10)의 각 서브 화소(PXn)의 면적에 따라 달라질 수 있다.
제1 전극(E1)과 제2 전극(E2)은 각각 서브 화소(PXn) 내에서 제1 비아층(VIA1)에 형성된 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)을 통해 제3 도전층과 연결될 수 있다. 제1 전극(E1)은 하부의 제1 비아층(VIA1)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(E2)은 하부의 제1 비아층(VIA1)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(E1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(E2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다.
일 실시예에 따르면, 제1 전극(E1)은 제1 비아층(VIA1)의 복수의 트렌치부(TP)들을 덮도록 배치될 수 있다. 제1 전극(E1)은 각 서브 화소(PXn)마다 제1 비아층(VIA1)에 형성된 트렌치부(TP)들을 모두 덮을 수 있으며, 트렌치부(TP) 상에서 단차진 형상을 가질 수 있다. 트렌치부(TP)가 형성하는 단차에 의해 발광 소자(ED)는 일 단부가 트렌치부(TP) 내에 삽입되도록 배치될 수 있고, 상기 일 단부는 트렌치부(TP) 상에 배치된 제1 전극(E1)과 연결될 수 있다. 도 3에서는 트렌치부(TP) 상에 배치된 제1 전극(E1)이 발광 소자(ED)와 직접 접촉하는 경우가 예시되어 있으나, 이에 제한되지 않는다. 제1 전극(E1)은 다른 부재를 통하여 발광 소자(ED)와 전기적으로 연결될 수 있다.
제1 전극(E1)과 같이 제2 전극(E2)도 각각 발광 소자(ED)와 전기적으로 연결될 수 있다. 제2 전극(E2)은 후술하는 제3 전극(E3)을 통해 발광 소자(ED)와 전기적으로 연결될 수 있고, 제1 전극(E1)과 제2 전극(E2)은 하부의 도전층에서 인가된 전기 신호를 발광 소자(ED)에 전달할 수 있다.
제1 전극(E1)과 제2 전극(E2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(E1)과 제2 전극(E2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 특히 제1 전극(E1)은 그 상에 배치되는 발광 소자(ED)에서 방출된 광을 제1 비아층(VIA1)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 제1 전극(E1)과 제2 전극(E2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 제1 전극(E1)과 제2 전극(E2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 제1 전극(E1)과 제2 전극(E2)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 전극(E1)과 제2 전극(E2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제2 비아층(VIA2)은 제1 비아층(VIA1) 및 제1 전극(E1)과 제2 전극(E2) 상에 배치된다. 제2 비아층(VIA2)도 제1 비아층(VIA1)과 유사하게 복수의 화소(PX) 및 서브 화소(PXn)에 무관하게 표시 영역(DPA) 전면에 배치될 수 있다. 즉, 제1 방향(DR1) 및 제2 방향(DR2)으로 이웃한 서브 화소(PXn)들의 경계에도 제1 비아층(VIA1)과 제2 비아층(VIA2)은 배치될 수 있다. 제2 비아층(VIA2)은 제1 비아층(VIA1)과 유사하게 일부 영역의 상면을 평탄화하는 역할을 할 수 있다.
일 실시예에 따르면, 제2 비아층(VIA2)은 제1 비아층(VIA1)과 다른 광 투과성 유기 절연 물질을 포함할 수 있다. 제2 비아층(VIA2)은 제1 비아층(VIA1)의 상부에 배치되는 층으로, 제1 비아층(VIA1)과 제2 비아층(VIA2)은 발광 소자(ED)들의 위치 대비 서로 다른 배치 관계를 가질 수 있다. 제1 비아층(VIA1)은 발광 소자(ED)들의 하부에 배치되는 층으로 발광 소자(ED)에서 방출된 광이 투과되지 않더라도 무방하다. 다만, 제2 비아층(VIA2)은 발광 소자(ED)들과 동일한 층, 또는 그 상부에 배치되는 층으로 발광 소자(ED)에서 방출된 광을 투과시킬 수 있을 것이 요구된다.
몇몇 실시예에서, 제1 비아층(VIA1)은 유기 절연 물질로서 폴리이미드를 포함하고, 제2 비아층(VIA2)은 실록산(Siloxane)계 유기 절연 물질을 포함할 수 있다. 실록산계 유기 절연 물질은 폴리이미드 대비 특정 파장대에 대한 광 투과율이 높을 수 있다. 특히, 표시 장치(10)의 광원으로서 가시광선 영역대의 광을 방출하는 발광 소자(ED)에 대하여, 실록산계 유기 절연 물질은 발광 소자(ED)에서 방출되는 광의 투과율이 폴리이미드 대비 높을 수 있다. 제2 비아층(VIA2)은 유기 절연 물질을 포함하여 표면 평탄화 역할을 수행하되, 제1 비아층(VIA1)과 다른 재료를 포함하여 발광 소자(ED)에서 방출된 광을 투과시킬 수 있다.
제2 비아층(VIA2)은 복수의 제1 개구부(OP1)들 및 제2 개구부(OP2)를 포함할 수 있다. 복수의 제1 개구부(OP1)들과 제2 개구부(OP2)는 각 서브 화소(PXn)마다 형성될 수 있다. 제1 개구부(OP1)들은 제1 전극(E1)과 두께 방향으로 중첩하도록 배치되고, 제1 전극(E1)의 상면 일부를 노출할 수 있다. 제2 개구부(OP2)는 제2 전극(E2)과 두께 방향으로 중첩하도록 배치되고, 제2 전극(E2)의 상면 일부를 노출할 수 있다.
일 실시예에 따르면, 제1 개구부(OP1)들은 제1 비아층(VIA1)의 트렌치부(TP)에 각각 대응되어 형성될 수 있다. 제1 개구부(OP1)들은 각 서브 화소(PXn)에서 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다. 제1 개구부(OP1)들은 복수의 서브 화소(PXn)마다 섬형의 패턴으로 배치될 수 있다.
제1 개구부(OP1)는 제1 비아층(VIA1)의 트렌치부(TP)와 함께 복수의 발광 소자(ED)들이 배치되는 공간을 형성할 수 있다. 제1 개구부(OP1)는 제1 전극(E1) 일부를 노출하고, 발광 소자(ED)들은 제1 개구부(OP1) 및 트렌치부(TP) 내에 삽입 배치되어 제1 전극(E1)과 직접 접촉하거나 전기적으로 연결될 수 있다. 일 실시예에서, 제1 개구부(OP1)는 평면도 상 원형의 형상을 가질 수 있고, 그 최대 직경(WO1)은 트렌치부(TP)의 직경보다 클 수 있다. 제1 개구부(OP1)는 제2 비아층(VIA2)의 상면으로부터 하부로 갈수록 그 직경이 좁아지는 형상을 가질 수 있고, 제1 개구부(OP1)의 하단부의 직경은 트렌치부(TP)의 직경과 유사한 크기를 가질 수 있다.
제2 개구부(OP2)는 제2 전극(E2) 상에서 일 방향으로 연장된 형상을 가질 수 있다. 제2 개구부(OP2)는 제2 전극(E2)이 연장된 제1 방향(DR1)으로 연장되어 제2 전극(E2)과 유사한 형상을 가질 수 있다. 제2 개구부(OP2)는 평면도 상 제1 방향(DR1)으로 연장된 길이가 제2 방향(DR2)의 폭보다 긴 형상을 갖되, 제2 전극(E2)보다 길이 및 폭이 작을 수 있다. 다만, 이에 제한되지 않고, 제2 개구부(OP2)는 제1 방향(DR1)으로 연장되어 제1 방향(DR1)으로 이웃한 복수의 서브 화소(PXn)들에 배치된 제2 전극(E2)들과 중첩할 수 있다. 제2 개구부(OP2)는 제2 전극(E2)의 상면 일부를 노출하고, 후술하는 제3 전극(E3)은 제2 개구부(OP2)를 통해 제2 전극(E2)과 연결될 수 있다.
복수의 발광 소자(ED)들은 제2 비아층(VIA2)의 제1 개구부(OP1) 내에 배치된다. 각 서브 화소(PXn)에는 제1 전극(E1) 상에서 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배열된 복수의 제1 개구부(OP1)들이 위치하고, 복수의 발광 소자(ED)들은 제1 개구부(OP1) 내에 배치되어 서로 이격될 수 있다. 도면에서는 하나의 제1 개구부(OP1)에 하나의 발광 소자(ED)가 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 제1 개구부(OP1)에는 적어도 하나 이상의 발광 소자(ED)들이 배치될 수 있다.
일 실시예에 따르면 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 발광 소자(ED)는 연장된 방향이 제1 기판(SUB)의 상면과 평행하지 않도록 배치될 수 있다. 발광 소자(ED)는 제1 개구부(OP1) 내에서 제1 단부가 제1 비아층(VIA1)의 트렌치부(TP)에 삽입 배치되고, 제1 개구부(OP1) 내에서 제1 기판(SUB)의 상면을 기준으로 수직한 방향, 또는 제1 기판(SUB)의 상면에 수직하지 않는 방향으로 세워져 배치될 수 있다. 일 실시예에서 제2 비아층(VIA2)의 제1 개구부(OP1)가 갖는 최대 직경(WO1)은 발광 소자(ED)의 연장된 방향 길이보다 작을 수 있다. 제2 비아층(VIA2)의 제1 개구부(OP1)는 발광 소자(ED)가 완전히 홀(Hole) 내부에 배치되지 않고 어느 한 단부만이 삽입될 수 있을 정도의 직경(WO1)을 가질 수 있다.
일 실시예에 따르면, 제2 비아층(VIA2)의 제1 개구부(OP1)는 내측벽이 부분적으로 발광 소자(ED)의 외면과 접촉할 수 있다. 제1 개구부(OP1)는 제2 비아층(VIA2)의 상면과 접하는 부분에서 최대 직경(WO1)을 갖고, 제2 비아층(VIA2)의 상면으로부터 하단부로 갈수록 직경이 좁아지는 형상을 가질 수 있다. 제1 개구부(OP1)는 내측벽이 발광 소자(ED)의 외면과 맞닿는 부분까지 그 직경이 작아지고, 제1 개구부(OP1) 중 내측벽이 발광 소자(ED)의 외면과 맞닿는 부분의 직경은 실질적으로 발광 소자(ED)의 직경과 동일할 수 있다. 제2 비아층(VIA2)은 제1 개구부(OP1)의 내측벽 중 일부분이 발광 소자(ED)의 외면을 둘러싸도록 형성될 수 있고, 발광 소자(ED)들이 제1 기판(SUB) 상에서 세워진 방향으로 배치되도록 이를 고정시킬 수 있다. 도면에서는 발광 소자(ED)들이 제1 기판(SUB)의 상면에 수직한 방향으로 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 발광 소자(ED)들은 적어도 제1 기판(SUB)의 상면에 평행하지 않는 방향으로 배치될 수 있고, 제조 공정의 공정 조건에 따라 몇몇 발광 소자(ED)들은 제1 기판(SUB)의 상면에 수직한 방향으로 배치될 수 있다.
제1 개구부(OP1)의 깊이는 제2 비아층(VIA2)의 두께(HT3)에 따라 결정될 수 있고, 이는 발광 소자(ED)의 길이 및 제1 비아층(VIA1)의 트렌치부(TP)의 제1 깊이(HT1)에 따라 달라질 수 있다. 일 실시예에 따르면, 트렌치부(TP)의 제1 깊이(HT1) 및 제2 비아층(VIA2)의 두께(HT3)는 각각 발광 소자(ED)의 연장된 방향의 길이보다 작을 수 있다. 트렌치부(TP)는 상술한 바와 같이 발광 소자(ED)의 일 단부 중 일부가 삽입 배치될 정도의 깊이를 가질 수 있다. 제2 비아층(VIA2)의 두께(HT3)는 제1 개구부(OP1) 및 발광 소자(ED)에 의해 그 상부에 배치된 층에 형성되는 단차를 최소화할 수 있을 범위 내에서 조절될 수 있다. 제2 비아층(VIA2)의 두께(HT3)가 발광 소자(ED)의 길이보다 두꺼우면, 제2 비아층(VIA2) 상부에 배치된 층도 상면 일부가 함몰되어 단차가 생길 수 있다. 또한, 제2 비아층(VIA2)의 두께(HT3)가 너무 작으면 발광 소자(ED)의 일 단부가 제2 비아층(VIA2)의 상면보다 돌출되어, 제2 비아층(VIA2) 상에 배치된 층이 단차질 수 있다. 제1 비아층(VIA1)의 트렌치부(TP)가 갖는 제1 깊이(HT1)와 제2 비아층(VIA2)의 두께(HT3)는 발광 소자(ED) 길이에 대응하여 그 상부에 배치된 층에 단차가 최소화될 수 있는 범위 내에서 다양하게 조절될 수 있다. 일 예로, 트렌치부(TP)의 제1 깊이(HT1)는 발광 소자(ED)의 길이의 25% 내외의 범위를 가질 수 있고, 제2 비아층(VIA2)의 두께(HT3)는 발광 소자(ED)의 길이의 75% 내외의 범위를 가질 수 있다. 다만, 이에 제한되지 않는다.
제2 비아층(VIA2)의 제1 개구부(OP1)는 발광 소자(ED)들을 배치한 뒤, 제2 비아층(VIA2)을 형성하는 유기 절연 물질층을 열처리하여 경화시키는 공정에서 발광 소자(ED)와 접촉하도록 형성될 수 있다. 하프톤 마스크를 이용한 패터닝 공정으로 형성된 유기 절연 물질층은 제1 개구부(OP1)보다 직경이 큰 개구부를 포함할 수 있다. 발광 소자(ED)는 상기 개구부 내에 배치되며, 상기 개구부의 경사진 내측벽 상에 기울어진 상태로 배치될 수 있다. 이후, 상기 유기 절연 물질층을 열처리 공정에서 경화시키면, 유기 절연 물질들이 유동성을 갖고 흐르면서 재료의 리플로우(Reflow)가 발생하여 상기 개구부의 폭 또는 직경이 작아질 수 있다. 이 과정에서, 상기 개구부는 내측벽이 발광 소자(ED)의 외면 중 일부와 맞닿을 수 있고, 발광 소자(ED)들을 제1 기판(SUB)의 상면에 세워진 방향으로 고정시킬 수 있다.
발광 소자(ED)에서 생성된 광은 방향성 없이 방출되나, 대부분의 광들은 발광 소자(ED)의 연장된 방향 양 단부, 즉 제1 단부와 제2 단부를 통해 방출될 수 있다. 발광 소자(ED)는 연장된 방향이 제1 기판(SUB)의 상면에 평행하지 않도록 배치됨에 따라 적어도 발광 소자(ED)의 제2 단부로 방출된 광들은 제1 기판(SUB)의 상부 방향으로 직접 출사될 수 있다. 일 실시예에 따른 표시 장치(10)는 제2 비아층(VIA2)의 제1 개구부(OP1)가 유기 절연 물질의 리플로우를 발생시켜 형성될 수 있고, 제2 비아층(VIA2)은 발광 소자(ED)를 수직한 방향으로 세워지도록 고정시킬 수 있다. 표시 장치(10)는 연장된 방향의 양 단부에서 광이 방출되는 발광 소자(ED)를 포함하더라도 출광 효율이 개선될 수 있다. 특히, 표시 장치(10)는 발광 소자(ED)에서 방출된 광을 반사시키는 구조물이 생략될 수 있어 제조 공정 및 각 서브 화소(PXn)의 구조 설계에도 공간 확보가 유리한 이점이 있다.
한편, 제1 개구부(OP1)를 형성하며 발광 소자(ED)를 고정시키는 리플로우 공정에서, 제2 개구부(OP2)도 함께 형성될 수 있다. 제2 개구부(OP2) 내에는 발광 소자(ED)들이 배치되지 않으므로, 열처리 공정의 공정 조건에 따라 제2 개구부(OP2)가 형성되지 않고 유기 절연 물질이 제2 전극(E2)을 덮게될 수도 있다. 이를 방지하기 위해, 일 실시예에 따르면 제2 개구부(OP2)의 최대 직경(WO2)은 제1 개구부(OP1)의 최대 직경(WO1)보다 클 수 있다. 제2 비아층(VIA2)을 형성하는 유기 절연 물질층은 각각 제1 개구부(OP1) 및 제2 개구부(OP2)를 형성하는 복수의 서브 개구부(도 10의 'OP1_C', 'OP2_C')들이 형성될 수 있다. 이 중, 제2 개구부(OP2)를 형성하는 서브 개구부(OP2_C)는 제1 개구부(OP1)를 형성하는 서브 개구부(OP1_C)보다 최대 직경이 더 클 수 있다. 제2 비아층(VIA2)을 형성하는 유기 절연 물질층을 경화시키는 공정에서, 각 서브 개구부(OP1_C, OP2_C)들은 일정한 비율로 그 직경이 좁아질 수 있다. 어느 한 서브 개구부(OP1_C)는 발광 소자(ED)가 배치되어 경화 공정에서 리플로우가 발생하여 제1 개구부(OP1)를 형성하고, 다른 서브 개구부(OP2_1)는 일정한 비율로 직경이 좁아지되, 최초 상태의 직경이 크기 때문에 제2 전극(E2)을 노출한 상태로 경화될 수 있다. 상기 유기 절연 물질층의 서브 개구부(OP1_C, OP2_C)들은 각각 경화 공정에서 직경이 작아지며 제1 개구부(OP1) 및 제2 개구부(OP2)를 형성할 수 있다.
발광 소자(ED)들은 복수의 반도체층을 포함하고, 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 발광 소자(ED)의 제1 단부는 제1 전극(E1)을 향하도록 배치되고, 제2 단부는 제2 비아층(VIA2)의 상부를 향하도록 배치될 수 있다. 발광 소자(ED)는 제1 단부가 제1 전극(E1)과 전기적으로 연결되고 제2 단부는 제2 전극(E2)과 전기적으로 연결되어 전기 신호를 인가 받아 광을 방출할 수 있다. 일 실시예에서, 발광 소자(ED)는 제1 단부가 제1 전극(E1)과 직접 접촉하여 전기적으로 연결되고, 제2 단부는 후술하는 제3 전극(E3)과 직접 접촉하여 제2 전극(E2)과 전기적으로 연결될 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 반도체층 일부가 노출될 수 있고, 상기 노출된 반도체층은 제1 전극(E1) 또는 제3 전극(E3)과 직접 접촉할 수 있다. 다만, 이에 제한되지 않는다. 발광 소자(ED)는 다른 부재들과 접촉하여 이를 통해 각각 제1 전극(E1) 및 제2 전극(E2)과 전기적으로 연결될 수도 있다.
서로 다른 서브 화소(PXn)에 배치된 발광 소자(ED)들은 상기 반도체층을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 서로 다른 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색, 예를 들어 청색의 광을 방출할 수 있다.
제3 전극(E3)은 제2 비아층(VIA2) 및 발광 소자(ED)들 상에 배치된다. 제3 전극(E3)은 각 화소(PX)의 서브 화소(PXn)들에 대응되어 배치될 수 있다. 예를 들어, 제3 전극(E3)은 각 서브 화소(PXn)의 제1 전극(E1) 및 제2 전극(E2)을 커버할 수 있을 정도의 크기를 갖고 배치되어, 서브 화소(PXn)가 차지하는 면적과 제3 전극(E3)의 면적이 거의 유사할 수 있다. 제3 전극(E3)은 각 서브 화소(PXn)보다는 작게 형성되어, 이웃하는 다른 서브 화소(PXn)와의 경계에서 다른 제3 전극(E3)과 이격된 상태로 배치되고, 표시 영역(DPA) 전면에서 섬형의 패턴으로 배치될 수 있다.다만, 이에 제한되지 않고, 제3 전극(E3)은 복수의 서브 화소(PXn)들을 커버하도록 배치될 수 있고, 경우에 따라 표시 영역(DPA) 전면에 걸쳐 하나의 전극으로 배치될 수도 있다.
제3 전극(E3)은 제2 비아층(VIA2)에 형성된 제1 개구부(OP1)를 통해 발광 소자(ED)와 연결되고, 제2 개구부(OP2)를 통해 제2 전극(E2)과 연결될 수 있다. 일 예로, 제3 전극(E3)은 제1 개구부(OP1) 내에 배치된 발광 소자(ED)의 제2 단부와 직접 접촉하고, 제2 개구부(OP2)를 통해 노출된 제2 전극(E2)의 상면 일부와 직접 접촉할 수 있다. 다만, 이에 제한되지 않으며, 제3 전극(E3)은 제2 비아층(VIA2)과의 사이에 배치된 다른 부재를 통해 발광 소자(ED) 및 제2 전극(E2)과 전기적으로 연결될 수도 있다.
일 실시예에 따르면, 제3 전극(E3)은 제1 전극(E1) 및 제2 전극(E2)과 달리 투명성 전도성 물질을 포함할 수 있다. 제3 전극(E3)은 발광 소자(ED) 상에 배치된 층으로서, 제2 비아층(VIA2)과 유사하게 발광 소자(ED)에서 방출된 광을 투과시키는 재료를 포함할 수 있다. 일 예로, 제2 전극(E2)은 ITO, IZO, ITZO와 같은 투명한 재질의 물질을 포함하거나, Ag/Mg와 같은 물질을 포함할 수도 있다. 발광 소자(ED)에서 방출된 광들 중 일부는 제2 비아층(VIA2) 및 제3 전극(E3)을 투과하여 제1 기판(SUB)의 상부 방향으로 진행할 수 있고, 다른 일부는 제1 전극(E1)에서 반사되어 제2 비아층(VIA2) 및 제3 전극(E3)을 투과할 수도 있다.
제1 절연층(PAS1)은 제2 비아층(VIA2) 및 제3 전극(E3) 상에 배치된다. 제1 절연층(PAS1)은 제2 비아층(VIA2) 상에 전면적으로 배치되며, 제1 기판(SUB) 상에 배치된 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다. 제1 절연층(PAS1)은 발광 소자(ED)에서 방출된 광이 투과되도록 투명한 재질의 무기 절연성 물질 또는 유기 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
도 7은 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 광이 방출되는 경로를 나타내는 개략도이다.
도 7을 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 개구부(OP1) 내에 배치된 발광 소자(ED)를 포함하고, 발광 소자(ED)는 연장된 방향이 제1 기판(SUB)의 상면에 수직하도록 배치될 수 있다. 발광 소자(ED)는 발광층(36)에서 광이 생성되고, 상기 광은 방향성 없이 무작위의 방향으로 방출될 수 있다. 발광 소자(ED)에서 생성된 광 중, 제2 단부로 방출되는 제1 광(L1)은 제3 전극(E3) 및 제1 절연층(PAS1)을 투과하여 제1 기판(SUB)의 상부 방향으로 출사될 수 있다.
또한, 발광 소자(ED)에서 생성된 광 중, 발광 소자(ED)의 측면으로 방출되는 제2 광(L2)은 제2 비아층(VIA2)으로 입사될 수 있다. 일 실시예에 따르면, 제2 비아층(VIA2)은 투명한 유기 절연 물질로, 실록산계 유기 절연 물질을 포함하여 가시광선 영역대의 파장을 갖는 광에 대한 투과율이 높을 수 있다. 특히, 발광 소자(ED)가 청색의 광을 방출하는 실시예에서, 실록산계 유기 절연 물질은 폴리이미드 대비 우수한 광 투과율을 가질 수 있다. 발광 소자(ED)의 측면으로 방출된 제2 광(L2)은 제2 비아층(VIA2)과 제3 전극(E3) 및 제1 절연층(PAS1)을 투과하여 제1 기판(SUB)의 상부 방향으로 출사될 수 있다.
발광 소자(ED)에서 생성된 광 중, 발광 소자(ED)의 제1 단부로 방출되는 제3 광(L3)은 제1 전극(E1)으로 입사될 수 있다. 제1 전극(E1)은 반사율이 높은 재료를 포함하고, 제3 광(L3)은 제1 전극(E1)에서 제2 비아층(VIA2)으로 반사될 수 있다. 제3 광(L3)도 제2 비아층(VIA2), 제3 전극(E3) 및 제1 절연층(PAS1)을 투과하여 제1 기판(SUB)의 상부 방향으로 출사될 수 있다.
일 실시예에 따른 표시 장치(10)는 일 방향으로 연장된 형상의 발광 소자(ED)를 제1 기판(SUB)에 수직한 방향으로 배치시킬 수 있다. 발광 소자(ED)는 제2 비아층(VIA2)의 제1 개구부(OP1) 내에서 제1 비아층(VIA1)의 트렌치부(TP) 상에 배치되어, 제2 비아층(VIA2)에 의해 세워지도록 고정될 수 있다. 발광 소자(ED)에서 생성된 광은 연장된 방향의 양 단부에 더하여, 일부분은 측면으로 방출될 수 있는데, 제1 기판(SUB)에 수직한 방향으로 배치된 발광 소자(ED)는 양 단부로 방출된 광들이 대부분 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 또한, 제2 비아층(VIA2)이 광 투과율이 높은 재료를 포함함으로써, 발광 소자(ED)의 측면으로 방출된 광도 제1 기판(SUB)의 상부 방향으로 출사될 수 있어, 표시 장치(10)는 우수한 발광 효율을 가질 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 8 내지 도 15는 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 나타낸 단면도들이다. 도 8 내지 도 15에서는 표시 장치(10)의 각 층들의 형성 공정을 개략적으로 도시하고 있다. 이하에서는 상기 각 층들의 형성 순서에 대하여 상세히 설명하고, 각 층들의 형성 공정이나 방법에 대한 설명은 간략하게 서술하도록 한다.
먼저, 도 8을 참조하면, 제1 기판(SUB) 상에 반도체층, 버퍼층(BL), 제1 도전층, 제1 게이트 절연층(GI), 제2 도전층, 제1 층간 절연층(IL1), 제3 도전층 및 제1 비아층(VIA1)을 형성한다. 반도체층, 제1 도전층, 제2 도전층 및 제3 도전층은 마스크를 이용한 패터닝 공정으로 형성될 수 있다. 버퍼층(BL), 제1 게이트 절연층(GI), 및 제1 층간 절연층(IL1)은 화학 기상 증착법과 같은 통상적인 증착 공정을 통해 형성될 수 있다.
제1 비아층(VIA1)은 유기 절연 물질을 포함하여 하프톤 마스크를 이용한 패터닝 공정으로 형성될 수 있다. 제1 비아층(VIA1)은 대체로 평탄한 상면을 갖고 표면 평탄화 기능을 수행하되, 각 서브 화소(PXn)마다 배치된 복수의 트렌치부(TP)들과 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)을 포함할 수 있다. 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 트렌치부(TP)보다 그 깊이가 더 깊게 형성되어 하부의 제3 도전층 일부를 노출할 수 있다. 트렌치부(TP)는 제1 비아층(VIA1)의 상면 일부가 함몰되도록 형성될 수 있으며, 그 깊이는 발광 소자(ED)의 길이에 따라 조절될 수 있다.
이어, 도 9를 참조하면, 제1 비아층(VIA1) 상에 제1 전극(E1) 및 제2 전극(E2)을 형성한다. 제1 전극(E1)은 복수의 트렌치부(TP)들을 덮도록 배치되며, 제1 컨택홀(CT1)을 통해 제3 도전층과 직접 접촉할 수 있다. 제2 전극(E2)은 제1 전극(E1)과 이격되어 배치되고, 제2 컨택홀(CT2)을 통해 제3 도전층과 직접 접촉할 수 있다.
다음으로, 도 10을 참조하면, 제1 비아층(VIA1) 상에 제2 서브 비아층(VIA2_C)을 형성한다. 제2 서브 비아층(VIA2_C)은 제1 비아층(VIA1)과 유사하게 하프톤 마스크를 이용한 패터닝 공정으로 형성될 수 있다. 다만, 제2 서브 비아층(VIA2_C)은 제1 비아층(VIA1)과 달리 실록산계 유기 절연 물질로 이루어질 수 있고, 각각 제1 전극(E1)과 제2 전극(E2)의 상면 일부를 노출하는 제1 서브 개구부(OP1_C) 및 제2 서브 개구부(OP2_C)를 포함할 수 있다. 제1 서브 개구부(OP1_C)는 제1 비아층(VIA1)의 트렌치부(TP)에 대응하여 형성된다. 후속 공정에서 발광 소자(ED)들은 제1 서브 개구부(OP1_C) 내에서 일 단부가 트렌치부(TP)에 삽입 배치될 수 있다.
한편, 제1 서브 개구부(OP1_C)의 최대 직경(WO1_C)은 제2 서브 개구부(OP2_C)의 최대 직경(WO2_C)보다 작을 수 있다. 제2 서브 비아층(VIA2_C)은 후속 공정에서 열처리 공정을 통해 경화되어 도 3의 제2 비아층(VIA2)을 형성하는데, 상기 열처리 공정에서 제1 서브 개구부(OP1_C)와 제2 서브 개구부(OP2_C)는 유기 절연 물질의 리플로우에 의해 그 폭 또는 직경이 작아질 수 있다. 제1 서브 개구부(OP1_C)와 제2 서브 개구부(OP2_C)는 각각 일정한 크기만큼 직경이 작아지는데, 제2 서브 개구부(OP2_C)가 제1 서브 개구부(OP1_C)보다 큰 최대 직경을 가짐에 따라, 제2 비아층(VIA2)에 형성된 제1 개구부(OP1)와 제2 개구부(OP2)는 서로 다른 직경을 가질 수 있다. 이는 제2 비아층(VIA2)이 제1 개구부(OP1) 내에 배치된 발광 소자(ED)를 고정시키면서, 제2 개구부(OP2)에서는 하부의 제2 전극(E2)이 노출되지 않고 유기 절연 물질에 의해 덮이는 것을 방지할 수 있다.
다음으로, 도 11 내지 도 14를 참조하면, 제1 서브 개구부(OP1_C) 내에 발광 소자(ED)를 배치시킨다. 일 실시예에서, 발광 소자(ED)는 잉크(Ink)에 분산된 상태로 준비되고, 잉크젯 프린팅 공정을 통해 각 서브 화소(PXn)에 분사될 수 있다. 잉크(Ink)는 제2 서브 비아층(VIA2_C)의 제1 서브 개구부(OP1_C) 상에 위치하도록 분사될 수 있고, 발광 소자(ED)는 제1 서브 개구부(OP1_C) 상에 안착될 수 있다.
잉크(Ink)는 중심부보다 외곽부 또는 표면에서부터 건조가 시작될 수 있다. 도 12에 도시된 바와 같이, 잉크(Ink)가 건조되면서 잉크 매질 또는 분자들이 중심부를 향해 이동하게 되고, 그에 따라 잉크(Ink)에 분산된 발광 소자(ED)들도 함께 이동할 수 있다. 발광 소자(ED)들 중 일부는 제2 서브 비아층(VIA2_C)의 제1 서브 개구부(OP1_C)가 형성하는 경사를 따라 제1 서브 개구부(OP1_C) 내에 배치될 수 있다.
또는, 발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하여 쌍극성(Dipole)을 가질 수 있고, 잉크(Ink)에 생성된 전계에 의해 위치 및 배향 방향이 변할 수 있다. 도 13에 도시된 바와 같이, 외부의 전계 생성 장치(EGD)가 제1 서브 개구부(OP1_C) 상에서 제1 전극(E1)과 전기장(EL)을 생성하면, 발광 소자(ED)는 전기장(EL)에 의해 힘을 받을 수 있다. 잉크(Ink) 내에 분산된 발광 소자(ED)들은 전계 생성 장치(EGD) 및 제1 전극(E1)이 생성하는 전기장(EL)에 의해 위치 및 배향 방향이 변하면서 제1 서브 개구부(OP1_C) 내에 배치될 수도 있다. 특히, 발광 소자(ED)는 전기장(EL)의 방향에 따라 발광 소자(ED)의 특정 단부, 예컨대 제1 단부가 제1 전극(E1)을 향하도록 배치될 수 있다.
도 14에 도시된 바와 같이, 발광 소자(ED)가 제1 서브 개구부(OP1_C) 내에 배치되면 잉크(Ink)를 건조시킨다. 도면에서는 하나의 제1 서브 개구부(OP1_C) 만이 도시되어 하나의 발광 소자(ED)가 배치된 것이 예시되어 있으나, 상술한 바와 같이 각 서브 화소(PXn)에는 복수의 트렌치부(TP) 및 제1 개구부(OP1)가 형성되므로, 제2 서브 비아층(VIA2_C)에는 복수의 제1 서브 개구부(OP1_C)가 형성되어 복수의 발광 소자(ED)들이 배치될 수 있다. 또한, 하나의 제1 서브 개구부(OP1_C) 내에 복수의 발광 소자(ED)들이 배치될 수도 있다.
다음으로, 도 15를 참조하면, 제2 서브 비아층(VIA2_C)을 열처리 공정을 통해 경화(Curing)시켜 제2 비아층(VIA2)을 형성한다. 제2 서브 비아층(VIA2_C)을 열처리하면 제2 서브 비아층(VIA2_C)을 이루는 실록산계 유기 절연 물질이 리플로우가 발생하여 유동성을 갖고 흐를 수 있고, 그 형상이 부분적으로 변할 수 있다. 특히, 제1 서브 개구부(OP1_C)와 제2 서브 개구부(OP2_C)는 노출하는 공간의 폭이 좁아지도록 유기 절연 물질이 이동할 수 있다. 제1 서브 개구부(OP1_C)는 그 직경이 좁아지면서 내측벽이 발광 소자(ED)와 맞닿을 수 있다. 유기 절연 물질의 움직임과 함께 재료가 경화되면서 발광 소자(ED)들을 제1 기판(SUB)의 상면에 수직한 방향으로 고정시킬 수 있다. 재료의 경화(Curing)에 따라 형성된 제1 개구부(OP1)는 내측벽이 발광 소자(ED)와 부분적으로 접촉하며, 그 최대 직경(WO1)은 제1 서브 개구부(OP1_C)보다 작을 수 있다.
이와 유사하게, 제2 서브 개구부(OP2_C)도 그 직경이 좁아지면서, 제1 서브 개구부(OP1_C)와 동일한 정도로 폭이 좁아질 수 있다. 재료의 경화(Curing)에 따라 형성된 제2 개구부(OP2)는 제2 전극(E2)을 노출할 수 있고, 그 최대 직경(WO2)은 제2 서브 개구부(OP2_C)보다 작되, 제1 개구부(OP1)의 최대 직경(WO1)보다는 클 수 있다.
한편, 제2 비아층(VIA2)을 형성하기 위한 경화(Curing) 공정이 수행되기 전에, 제2 서브 비아층(VIA2_C)은 열처리를 통한 1차 경화 공정이 수행될 수도 있다. 이 경우, 제2 비아층(VIA2) 형성을 위한 경화(Curing) 공정은 완전히 경화되지 않은 상태의 제2 서브 비아층(VIA2_C)을 경화하는 공정으로, 유기 절연 물질의 리플로우 정도를 제어할 수 있다. 다만, 이에 제한되지 않으며, 제2 비아층(VIA2)은 1차 경화 공정이 수행되지 않은 미경화된 제2 서브 비아층(VIA2_C)을 1회의 열처리를 통한 경화 공정으로 형성될 수도 있다. 특히, 제1 개구부(OP1)와 같이 내측벽이 발광 소자(ED)의 외면과 접촉하기 위해 유기 절연 물질의 큰 유동이 요구되는 경우, 제2 비아층(VIA2) 형성을 위한 경화 공정만이 수행될 수도 있다. 제1 개구부(OP1) 및 제2 개구부(OP2)의 크기 및 재료의 물성에 따라 제2 비아층(VIA2) 형성 공정 전에 수행되는 1차 경화 공정이 최적화된 조건에서 수행될 수도 있다.
이어, 도면으로 도시하지 않았으나, 제2 비아층(VIA2) 상에 제3 전극(E3) 및 제1 절연층(PAS1)을 형성하여 일 실시예에 따른 표시 장치(10)를 제조할 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 16은 다른 실시예에 따른 표시 장치의 화소들을 나타내는 평면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제3 전극(E3_1)이 하나 이상의 서브 화소(PXn) 또는 화소(PX)를 커버하도록 배치될 수 있다. 하나의 제3 전극(E3_1)은 복수의 서브 화소(PXn)들에 걸쳐 배치되고, 각 서브 화소(PXn)에 배치된 제2 전극(E2)들과 접촉할 수 있다. 도 16의 표시 장치(10_1)는 제3 전극(E3_1)의 형상이 다른 점에서 도 2의 실시예와 차이가 있다.
제3 전극(E3_1)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되어 이웃하는 서브 화소(PXn)들의 경계를 넘어 배치될 수 있다. 제3 전극(E3_1)은 평면도 상 면적이 하나의 서브 화소(PXn)보다 크게 형성될 수 있고, 제3 전극(E3_1)은 다른 서브 화소(PXn)에 걸쳐 배치될 수 있다. 도면에서는 하나의 제3 전극(E3_1)이 복수의 서브 화소(PXn), 또는 제1 화소(PXA) 및 제2 화소(PXB)에 걸쳐 배치된 것이 예시되어 있으나, 이에 제한되지 않고 제3 전극(E3_1)은 표시 영역(DPA) 전면에 걸쳐 화소(PX) 전체를 덮을 수 있다.
상술한 바와 같이, 각 서브 화소(PXn)에 배치된 제3 전극(E3)은 제2 전극(E2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결되고, 동일한 전기 신호가 인가될 수 있다. 복수의 서브 화소(PXn)들에 하나의 일체화된 제3 전극(E3_1)이 배치되면, 복수의 서브 화소(PXn)들에는 제2 전압 배선(VL2)을 통한 제2 전원 전압이 복수의 발광 소자(ED)들에 동시에 전달될 수 있다. 다만, 각 서브 화소(PXn)는 적어도 제1 전극(E1)이 서로 분리되어 배치되므로, 해당 서브 화소(PXn)의 발광은 제1 전극(E1)에 인가된 전기 신호에 따라 결정될 수 있다. 일 실시예에 따른 표시 장치(10_1)는 하나의 제3 전극(E3_1)이 복수의 서브 화소(PXn)들을 커버하도록 배치되어, 제3 전극(E3_1) 형성 공정이 상대적으로 용이한 이점이 있다.
도 17은 다른 실시예에 따른 표시 장치의 화소들을 나타내는 평면도이다. 도 18은 도 17의 Q2-Q2'선을 따라 자른 단면도이다. 도 19는 도 18 제1 비아층 및 제2 비아층에 형성된 복수의 컨택홀들 및 개구부들을 나타내는 단면도이다.
도 17 내지 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제2 비아층(VIA2_2)이 상면이 돌출된 뱅크부(BP1, BP2)를 더 포함하고, 제2 비아층(VIA2_2)의 뱅크부(BP1, BP2) 상에 배치된 복수의 서브 전극(RME1_2, RME2_2)들을 더 포함할 수 있다. 복수의 서브 전극(RME1_2, RME2_2)들은 제2 비아층(VIA2_2) 상에 배치되어 발광 소자(ED)들을 배치하는 공정에서 전기장을 생성하는 데에 활용될 수 있다.
제2 비아층(VIA2_2)은 베이스부(BP3) 및 베이스부(BP3)의 상면 일부가 돌출된 부분인 복수의 뱅크부(BP1, BP2)들을 포함할 수 있다. 제2 비아층(VIA2_2)은 베이스부(BP3)에 제1 개구부(OP1) 및 제2 개구부(OP2)가 형성되고, 제1 개구부(OP1)를 사이에 두고 복수의 뱅크부(BP1, BP2)들이 서로 이격되어 형성될 수 있다.
제2 비아층(VIA2_2)은 제1 개구부(OP1)들 중 어느 하나의 일 측에 형성된 제1 뱅크부(BP1) 및 제1 뱅크부(BP1)와 제2 방향(DR2)으로 이격된 제2 뱅크부(BP2)를 포함할 수 있다. 제1 뱅크부(BP1)와 제2 뱅크부(BP2)는 각 서브 화소(PXn) 내에서 평면도 상 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)는 서로 제2 방향(DR2)으로 이격되어 배치되고, 이들이 이격된 사이에는 복수의 제1 개구부(OP1)들 및 트렌치부(TP)들이 배열될 수 있다. 일 실시예에 따르면, 제1 뱅크부(BP1)와 제2 뱅크부(BP2)가 제2 방향(DR2)으로 이격된 간격(WO3)은 제1 개구부(OP1)의 최대 직경(WO1)보다 클 수 있다. 복수의 발광 소자(ED)들은 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)가 서로 제2 방향(DR2)으로 이격된 사이 공간에 배치될 수 있다.
도면에서는 하나의 제1 뱅크부(BP1)와 하나의 제2 뱅크부(BP2)만이 도시되어 있으나, 제2 뱅크부(BP2)의 제2 방향(DR2) 일 측에는 다른 제1 뱅크부(BP1)가 더 배치될 수 있다. 도 17과 같이, 발광 소자(ED)들이 제1 방향(DR1)으로 배열된 하나의 열과 이와 제2 방향(DR2)으로 이격된 다른 열로 배치될 때, 각 서브 화소(PXn)의 중심부에는 제2 뱅크부(BP2)가 배치되고, 이를 기준으로 제2 방향(DR2) 양 측으로 이격되어 제1 뱅크부(BP1)들이 배치될 수 있다. 제1 뱅크부(BP1)와 제2 뱅크부(BP2)의 제1 방향(DR1)으로 연장된 길이는 제1 전극(E1_2)의 제1 방향(DR1) 길이보다 작을 수 있다. 제1 뱅크부(BP1)와 제2 뱅크부(BP2)는 발광 소자(ED)들이 배치되는 제1 개구부(OP1)가 형성된 부분과 제2 방향(DR2)으로 이웃하도록 형성되고, 제1 전극(E1_2)의 제1 방향(DR1) 양 측 부근에서는 형성되지 않을 수 있다. 다만, 이에 제한되지 않으며, 제1 뱅크부(BP1)와 제2 뱅크부(BP2)는 제1 방향(DR1)으로 연장되어 복수의 서브 화소(PXn)들에 걸쳐 배치되며, 표시 영역(DPA) 전면에서 선형의 패턴으로 배치될 수도 있다.
베이스부(BP3)는 제2 비아층(VIA2_2) 중 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)가 형성되지 않은 부분으로, 비교적 평탄한 상면을 형성한 부분이다. 제1 개구부(OP1)와 제2 개구부(OP2)는 베이스부(BP3)에 형성될 수 있다. 제1 뱅크부(BP1)와 제2 뱅크부(BP2)는 베이스부(BP3)의 상면을 기준으로 상부 방향으로 돌출된 구조를 가질 수 있다. 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)의 돌출된 부분은 측면이 경사지거나 곡률진 형상을 가질 수 있다. 일 실시예에서, 제2 비아층(VIA2_2)은 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)가 위치한 부분의 두께(HT4)가 베이스부(BP3)의 두께(HT3)보다 클 수 있다. 제2 비아층(VIA2_2) 중 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)가 위치한 부분의 두께(HT4)는 발광 소자(ED)의 길이보다 크고, 베이스부(BP3)의 두께는 발광 소자(ED)의 길이보다 작을 수 있다.제1 뱅크부(BP1)와 제2 뱅크부(BP2)는 베이스부(BP3)보다 상면이 높게 형성됨으로써, 이들 사이는 골짜기부를 형성할 수 있다. 표시 장치(10_2)의 제조 공정에서, 제1 뱅크부(BP1)와 제2 뱅크부(BP2) 사이의 골짜기부에 잉크(Ink)가 분사될 수 있고, 발광 소자(ED)들이 원활하게 제1 개구부(OP1) 내에 배치될 수 있다.
복수의 서브 전극(RME1_2, RME2_2)들은 각각 제1 뱅크부(BP1) 및 제2 뱅크부(BP2) 상에 배치될 수 있다. 제1 서브 전극(RME1_2)은 복수의 제1 뱅크부(BP1) 상에 배치되며, 제1 방향(DR1)으로 연장된 부분과, 이들을 연결하며 제2 방향(DR2)으로 연장된 부분을 포함할 수 있다. 제2 서브 전극(RME2_2)은 제2 뱅크부(BP2) 상에 배치되어 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 제1 서브 전극(RME1_2)의 제1 방향(DR1)으로 연장된 부분은 제2 서브 전극(RME2_2)과 제2 방향(DR2)으로 이격될 수 있고, 제1 서브 전극(RME1_2)의 제2 방향(DR2)으로 연장된 부분은 제2 서브 전극(RME2_2)과 제1 방향(DR1)으로 이격될 수 있다. 제1 서브 전극(RME1_2)은 평면도 상 대체로 제2 서브 전극(RME2_2)을 둘러싸도록 배치될 수 있다.
제1 서브 전극(RME1_2)과 제2 서브 전극(RME2_2)은 그 폭이 각각 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)의 폭보다 클 수 있고, 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)의 경사진 측면 상에도 배치될 수 있다. 제1 개구부(OP1)에 배치된 발광 소자(ED)에서 방출된 광들 중 적어도 일부는 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)의 경사진 측면으로 진행할 수 있다. 몇몇 실시예에서, 제1 서브 전극(RME1_2)과 제2 서브 전극(RME2_2)은 반사율이 높은 물질을 포함할 수 있고, 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)의 경사진 측면으로 진행하는 광은 각 서브 전극(RME1_2, RME2_2)들에 의해 상부 방향으로 반사될 수 있다.
복수의 서브 전극(RME1_2, RME2_2)들이 제2 방향(DR2)으로 이격된 간격은 제1 뱅크부(BP1)와 제2 뱅크부(BP2) 사이의 간격보다 좁을 수 있다. 각 서브 전극(RME1_2, RME2_2)들은 적어도 일부 영역이 제2 비아층(VIA2_2)의 베이스부(BP3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
제3 전극(E3_2)은 제2 비아층(VIA2_2) 상에 배치되며, 복수의 서브 전극(RME1_2, RME2_2)들을 덮도록 배치될 수 있다. 일 실시예에서, 제3 전극(E3_2)은 복수의 서브 전극(RME1_2, RME2_2)들과 직접 접촉할 수 있고, 복수의 서브 전극(RME1_2, RME2_2)들은 제3 전극(E3_2)을 통해 제2 전극(E2_2) 및 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 표시 장치(10_2)는 제2 방향(DR2)으로 연장되어 제1 방향(DR1)으로 이웃한 서브 화소(PXn)들의 경계에 배치된 복수의 전극 라인(RMS1_2, RMS2_2)들을 더 포함할 수 있다. 전극 라인(RMS1_2, RMS2_2)들은 제1 서브 전극(RME1_2)과 제1 방향(DR1)으로 이격된 제1 전극 라인(RMS1_2), 및 제2 서브 전극(RME2_2)과 제1 방향(DR1)으로 이격된 제2 전극 라인(RMS2_2)을 포함할 수 있다. 제1 전극 라인(RMS1_2)과 제2 전극 라인(RMS2_2)은 제2 방향(DR2)으로 연장되어 복수의 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 제1 전극 라인(RMS1_2)은 해당 서브 화소(PXn)의 제1 방향(DR1) 타 측인 하측에 배치되고, 제2 전극 라인(RMS2_2)은 해당 서브 화소(PXn)의 제1 방향(DR1) 일 측인 상측에 배치될 수 있다. 제1 전극 라인(RMS1_2)과 제2 전극 라인(RMS2_2)은 제1 방향(DR1)으로 서로 이격되고, 제1 방향(DR1)을 따라 교대로 배열될 수 있다. 하나의 제1 전극 라인(RMS1_2)과 이와 인접하지 않고 제1 방향(DR1)으로 이격된 제2 전극 라인(RMS2_2) 사이에는 서브 화소(PXn)들의 제1 전극(E1_2) 및 제2 전극(E2_2)이 배치될 수 있다. 서로 인접하여 이격 배치된 제1 전극 라인(RMS1_2)과 제2 전극 라인(RMS2_2) 사이에는 다른 부재들이 배치되지 않을 수 있다.
상술한 바와 같이, 제1 서브 전극(RME1_2)과 제2 서브 전극(RME2_2)은 표시 장치(10_2)의 제조 공정 중 발광 소자(ED)들을 배치시키기 위한 전기장 생성에 활용될 수 있다. 제1 전극 라인(RMS1_2)과 제2 전극 라인(RMS2_2)은 각각 제1 서브 전극(RME1_2) 및 제2 서브 전극(RME2_2)과 연결되어 전기장 생성을 위한 전기 신호를 인가하였다가, 발광 소자(ED)들의 배치 후에는 분리부(CB)에서 서브 전극(RME1_2, RME2_2)들과 분리될 수 있다. 즉, 제1 전극 라인(RMS1_2)과 제2 전극 라인(RMS2_2)은 제조 공정 중 전기 신호를 인가하는 데에 활용되었다가, 그 이후에 연결이 끊어진 배선일 수 있다.
본 실시예에 따른 표시 장치(10_2)는 제2 비아층(VIA2_2)이 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)를 더 포함하고, 복수의 서브 전극(RME1_2, RME2_2)들을 더 포함하는 점에서 도 2 및 도 3의 실시예와 차이가 있다. 표시 장치(10_2)는 전기장을 생성하는 데에 활용되거나 발광 소자(ED)에서 방출된 광을 반사시킬 수 있는 부재들을 더 포함하여, 발광 소자(ED)들의 배치 공정이 용이해지고 상부 발광 효율이 더욱 개선된 효과가 있다.
도 20 내지 도 24는 도 18의 표시 장치의 제조 공정 중 일부 단계들을 순서대로 나타낸 단면도들이다. 도 20 내지 도 24에서는 표시 장치(10_2)의 각 층들의 형성 공정을 개략적으로 도시하고 있다. 이하에서는 상기 각 층들의 형성 순서에 대하여 상세히 설명하고, 각 층들의 형성 공정이나 방법에 대한 설명은 간략하게 서술하도록 한다.
먼저, 도 20을 참조하면, 제1 기판(SUB) 상에 상에 반도체층, 버퍼층(BL), 제1 도전층, 제1 게이트 절연층(GI), 제2 도전층, 제1 층간 절연층(IL1), 제3 도전층, 제1 비아층(VIA1), 제1 전극(E1_2), 제2 전극(E2_2), 제2 서브 비아층(VIA2_C) 및 복수의 서브 전극(RME1_2, RME2_2)들을 형성한다. 제1 비아층(VIA1)은 상술한 바와 같이 복수의 트렌치부(TP)들과 컨택홀(CT1, CT2)들이 형성될 수 있다. 제2 서브 비아층(VIA2_C)은 제1 서브 개구부(OP1_C) 및 제2 서브 개구부(OP2_C)가 형성된 베이스부(BP3)와 상면이 돌출된 부분인 제1 뱅크부(BP1) 및 제2 뱅크부(BP2)를 포함할 수 있다. 복수의 서브 전극(RME1_2, RME2_2)들은 각각 제1 뱅크부(BP1) 및 제2 뱅크부(BP2) 상에 형성될 수 있다.
다음으로, 제1 서브 개구부(OP1_C) 내에 발광 소자(ED)를 배치시킨다.
도 21을 참조하면, 발광 소자(ED)는 잉크(Ink)에 분산된 상태로 준비되고, 잉크젯 프린팅 공정을 통해 각 서브 화소(PXn)에 분사될 수 있다. 잉크(Ink)는 제2 서브 비아층(VIA2_C)의 제1 뱅크부(BP1)와 제2 뱅크부(BP2) 사이, 또는 제1 서브 개구부(OP1_C) 상에 위치하도록 분사될 수 있다.
이어, 도 22를 참조하면, 제1 서브 전극(RME1_2)과 제2 서브 전극(RME2_2)에 전기 신호를 인가하여 이들 사이에 제1 전기장(EL1)을 생성한다. 제1 서브 전극(RME1_2)과 제2 서브 전극(RME2_2)은 제2 방향(DR2)으로 이격되어 대향하고, 제1 전기장(EL1)은 제1 기판(SUB)의 상면에 평행한 방향을 향할 수 있다. 발광 소자(ED)들은 잉크(Ink) 내에서 제1 전기장(EL1)에 의해 수평한 방향으로 배향될 수 있다.
이어, 도 23을 참조하면, 외부의 전계 생성 장치(EGD) 및 제1 전극(E1_2)을 이용하여 제2 전기장(EL2)을 생성한다. 제2 전기장(EL2)은 제1 기판(SUB)의 상면에 수직한 방향을 향할 수 있고, 발광 소자(ED)들은 잉크(Ink) 내에서 제2 전기장(EL2)에 의해 수직한 방향으로 배향될 수 있다. 잉크(Ink)에 무작위로 분산된 발광 소자(ED)들은 제1 전기장(EL1) 및 제2 전기장(EL2)에 의해 위치 및 배향 방향이 변하면서 제1 서브 개구부(OP1_C) 내에 배치될 수 있다. 도 12 및 도 13의 실시예와 비교하여, 본 실시예는 발광 소자(ED)들을 제1 서브 개구부(OP1_C) 내로 이동시키기 전, 수평한 방향으로 제1 전기장(EL1)을 생성하여 1차적으로 배향시킬 수 있다. 발광 소자(ED)들이 잉크(Ink) 내에서 무작위로 분산된 경우보다 일 방향으로 배향된 경우, 제2 전기장(EL2) 생성을 통해 제1 서브 개구부(OP1_C) 내로 이동하는 것이 더 용이할 수 있다.
다음으로, 도 24를 참조하면, 제2 서브 비아층(VIA2_C)을 열처리 공정을 통해 경화(Curing)시켜 제2 비아층(VIA2_2)을 형성한다. 제2 서브 비아층(VIA2_C)을 열처리하면 제2 서브 비아층(VIA2_C)을 이루는 실록산계 유기 절연 물질이 리플로우가 발생하여 유동성을 갖고 흐를 수 있고, 그 형상이 부분적으로 변할 수 있다. 상술한 바와 같이, 본 공정에서 제1 서브 개구부(OP1_C) 및 제2 서브 개구부(OP2_C)는 각각 그 직경이 작아지면서 제1 개구부(OP1) 및 제2 개구부(OP2)를 형성할 수 있다.
한편, 일 실시예에 따르면, 제2 비아층(VIA2_2)을 형성하기 위한 경화(Curing) 공정은 외부의 전계 생성 장치(EGD)와 제1 전극(E1_2)이 제2 전기장(EL2)을 생성한 상태에서 수행될 수 있다. 제2 전기장(EL2)이 생성된 상태에서 경화 공정을 수행하면, 발광 소자(ED)들의 배향이 고정된 상태에서 유기 절연 물질의 유동이 생기게 된다. 본 공정에 따를 경우, 유기 절연 물질의 유동에 의해 발광 소자(ED)들을 수직한 방향으로 고정시키는 경우보다 발광 소자(ED)들의 수직 배향이 더 용이할 수 있다.
다음으로, 도면으로 도시하지 않았으나, 제2 비아층(VIA2_2) 상에 제3 전극(E3_2) 및 제1 절연층(PAS1)을 형성하여 일 실시예에 따른 표시 장치(10_2)를 제조할 수 있다.
도 25는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 단면도이다.
도 25를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 복수의 연결 전극(CN1_3, CN2_3)들을 더 포함할 수 있다. 연결 전극(CN1_3, CN2_3)들은 각각 제1 전극(E1_3)과 발광 소자(ED) 사이, 또는 제3 전극(E3_3)과 발광 소자(ED) 사이에 배치된다. 연결 전극(CN1_3, CN2_3)들은 제1 전극(E1_3) 및 제3 전극(E3_3)과 다른 재료를 포함하여 발광 소자(ED)와의 접촉 저항을 줄일 수 있다. 도 25의 표시 장치(10_3)는 복수의 연결 전극(CN1_3, CN2_3)들을 더 포함하는 점에서 도 18의 실시예와 차이가 있다.
제1 연결 전극(CN1_3)은 제1 전극(E1_3) 상에 배치될 수 있다. 제1 연결 전극(CN1_3)은 제1 전극(E1_3)과 실질적으로 동일한 형상으로 배치되되, 평면도 상 면적이 제1 전극(E1_3)보다 크게 형성되어 제1 전극(E1_3)을 커버하도록 배치될 수 있다. 제1 연결 전극(CN1_3)은 트렌치부(TP) 상에도 배치되고, 발광 소자(ED)의 제1 단부는 제1 연결 전극(CN1_3)과 직접 접촉할 수 있다. 제1 연결 전극(CN1_3)은 발광 소자(ED)의 제1 단부 및 제1 전극(E1_3)과 각각 접촉하고, 발광 소자(ED)는 제1 연결 전극(CN1_3)을 통해 제1 전극(E1_3)과 전기적으로 연결될 수 있다. 다만, 제1 연결 전극(CN1_3)이 반드시 제1 전극(E1_3)을 커버하도록 배치되지 않을 수 있으며, 몇몇 실시예에서 제1 연결 전극(CN1_3)은 발광 소자(ED)가 배치되는 트렌치부(TP)들에 대응되어 제1 전극(E1_3) 중 트렌치부(TP)들을 덮는 부분 상에만 배치될 수도 있다.
제2 연결 전극(CN2_3)은 제2 비아층(VIA2_3) 및 복수의 서브 전극(RME1_3, RME2_3)들 상에 배치될 수 있다. 제2 연결 전극(CN2_3)은 제3 전극(E3_3)과 실질적으로 동일한 형상으로 배치되되, 평면도 상 면적이 제3 전극(E3_3)보다 작게 형성될 수 있고, 제3 전극(E3_3)은 제2 연결 전극(CN2_3)을 커버하도록 배치될 수 있다. 제2 연결 전극(CN2_3)은 제1 개구부(OP1) 및 제2 개구부(OP2) 상에 배치되고, 발광 소자(ED)의 제2 단부 및 제2 전극(E2_3)과 직접 접촉할 수 있다. 발광 소자(ED)는 제2 연결 전극(CN2_3)을 통해 제3 전극(E3_3) 및 제2 전극(E2_3)과 전기적으로 연결될 수 있다.
연결 전극(CN1_3, CN2_3)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CN1_3, CN2_3)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CN1_3, CN2_3)을 투과하여 제1 전극(E1_3)에서 반사되거나 제3 전극(E3_3)을 투과하여 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 연결 전극(CN1_3, CN2_3)들은 제1 전극(E1_3) 또는 제3 전극(E3_3)과 다른 재료를 포함하여 발광 소자(ED)와의 접촉 저항을 줄일 수 있어 발광 효율을 더욱 개선할 수 있다.
한편, 이상의 실시예들에서는 발광 소자(ED)가 제1 기판(SUB)의 상면에 수직하게 배치된 경우를 예시하였다. 다만, 표시 장치(10)의 제조 공정은 제2 비아층(VIA2)을 형성하는 유기 절연 물질을 경화시키는 과정에서 발광 소자(ED)들을 세워 배치하게 된다. 이 과정에서 유기 절연 물질의 경화 공정 조건에 따라, 발광 소자(ED)들은 반드시 제1 기판(SUB)의 상면에 수직하게 배치되지 않고, 특정 각도로 기울어져 배치될 수도 있다.
도 26은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 단면도이다.
도 26을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 발광 소자(ED_4)들이 제1 기판(SUB) 상면에 평행하지 않은 방향을 향하도록 배치될 수 있다. 발광 소자(ED_4)들은 대체로 제1 기판(SUB) 상에서 세워져 배치되되, 적어도 제1 기판(SUB)의 상면에는 평행하지 않으면서 수직한 방향, 또는 그로부터 기울어진 방향으로 배치될 수 있다.
일 실시예에 따르면, 표시 장치(10_4)는 발광 소자(ED_4)들이 제1 기판(SUB)의 상면에 수직한 방향으로부터 제1 각도(θc)로 기울어져 배치될 수 있고, 제1 각도(θc)는 제2 비아층(VIA2)을 형성하는 공정의 경화 공정 조건에 따라 조절될 수 있다. 일 예로, 제1 각도(θc)는 표시 장치(10_4)의 시야각을 고려하여 60° 이하의 예각, 즉 0° 내지 60°의 범위를 가질 수 있다. 도면에서는 발광 소자(ED_4)가 일 측으로 기울어진 것이 예시되어 있으나, 평면도 상 제1 개구부(OP1)는 원형의 형상을 가지므로, 발광 소자(ED_4)들이 기울어지는 방향은 특별히 제한되지 않는다. 발광 소자(ED_4)들이 기울어진 방향을 따라 계산되는 제1 각도(θc)는 제1 기판(SUB)의 상면에 수직한 방향으로부터 측정된 예각으로 정의될 수 있다.
제2 비아층(VIA2)을 형성하는 유기 절연 물질의 경화 시, 공정 조건을 적절히 제어하여 서브 개구부들이 균일하게 폭이 작아진다면, 발광 소자(ED)들은 수직하게 세워질 수 있다. 다만, 공정 조건의 오차가 발생하거나 최초 발광 소자(ED_4)들의 배향에 따라, 반드시 수직하게 세워지지 않고 기울어질 수 있다. 다만, 발광 소자(ED_4)들은 제1 기판(SUB)의 상면에 평행하지 않은 방향으로 배치되며, 표시 장치(10_4)의 시야각을 고려하여 적어도 제1 각도(θc)가 60° 이하의 예각을 갖도록 배치될 수 있다. 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
E1, E2, E3: 제1 내지 제3 전극
RME1, RME2: 제1 및 제2 서브 전극
ED: 발광 소자
CN1, CN2: 제1 및 제2 연결 전극
VIA1, VIA2: 제1 및 제2 비아층

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치되고, 상면 일부가 함몰된 복수의 트렌치부들을 포함하는 제1 비아층;
    상기 제1 비아층 상에 배치되고 서로 이격된 제1 전극과 제2 전극;
    상기 제1 비아층 상에 배치되고, 상기 제1 전극의 일부를 노출하는 복수의 제1 개구부들, 및 상기 제2 전극의 일부를 노출하는 제2 개구부를 포함하는 제2 비아층;
    일 방향으로 연장된 형상을 갖고 상기 제2 비아층의 상기 제1 개구부 내에 배치된 발광 소자; 및
    상기 제2 비아층 상에 배치된 제3 전극을 포함하고,
    상기 발광 소자는 제1 단부가 상기 제1 전극과 연결되고 제2 단부가 상기 제3 전극과 연결되며 연장된 방향이 상기 제1 기판의 상면과 평행하지 않도록 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자들은 연장된 방향이 상기 제1 기판의 상면에 수직한 방향과 이루는 제1 각도가 0° 내지 60°의 범위를 갖는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 개구부들은 각각 상기 트렌치부에 대응되어 두께 방향으로 중첩하도록 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 개구부는 상기 제2 비아층의 상면으로부터 하단부로 갈수록 직경이 좁아지는 형상을 갖고,
    상기 제1 개구부의 최대 직경은 상기 제2 개구부의 최대 직경보다 작은 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 개구부의 내측벽 중 일부분은 상기 발광 소자의 외면 중 일부분과 직접 접촉하고,
    상기 제2 비아층은 상기 발광 소자의 일부분을 둘러싸는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 비아층과 상기 제1 기판 사이에 배치된 도전층을 더 포함하고,
    상기 제1 비아층은 상기 제1 비아층을 관통하여 상기 도전층의 일부를 노출하는 복수의 컨택홀들을 더 포함하며,
    상기 트렌치부의 제1 깊이는 상기 컨택홀들의 제2 깊이보다 작은 표시 장치.
  7. 제6 항에 있어서,
    상기 트렌치부의 상기 제1 깊이와 상기 제2 비아층의 두께는 각각 상기 발광 소자의 연장된 방향의 길이보다 짧고,
    상기 발광 소자의 상기 제1 단부는 상기 트렌치부 내에 삽입 배치된 표시 장치.
  8. 제1 항에 있어서,
    상기 제3 전극은 상기 제2 개구부를 통해 노출된 상기 제2 전극과 직접 접촉하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극은 상기 발광 소자의 상기 제1 단부와 직접 접촉하고,
    상기 제3 전극은 상기 발광 소자의 상기 제2 단부와 직접 접촉하는 표시 장치.
  10. 제8 항에 있어서,
    상기 제1 전극 상에 배치된 제1 연결 전극, 및 상기 제3 전극과 상기 제2 비아층 사이에 배치된 제2 연결 전극을 더 포함하고,
    상기 제1 연결 전극은 상기 발광 소자의 상기 제1 단부 및 상기 제1 전극과 직접 접촉하고,
    상기 제2 연결 전극은 상기 발광 소자의 상기 제2 단부 및 상기 제2 전극과 직접 접촉하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 비아층 및 상기 제2 비아층은 각각 유기 절연 물질을 포함하되, 상기 제2 비아층은 상기 제1 비아층과 다른 유기 절연 물질을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 비아층은 폴리이미드를 포함하고,
    상기 제2 비아층은 실록산계 유기 절연 물질을 포함하는 표시 장치.
  13. 제1 기판;
    상기 제1 기판 상에 배치되고, 상면 일부가 단차진 복수의 트렌치부들을 포함하는 제1 비아층;
    상기 제1 비아층 상에 배치되고 서로 이격된 제1 전극과 제2 전극;
    상기 제1 비아층 상에 배치되고, 베이스부, 상기 베이스부에 형성되어 상기 트렌치부와 중첩하도록 배치된 복수의 제1 개구부들, 상기 제2 전극의 일부를 노출하는 제2 개구부, 및 상기 베이스부의 상면 일부가 돌출된 부분으로서 서로 이격된 복수의 뱅크부들을 포함하는 제2 비아층;
    상기 제2 비아층의 상기 제1 개구부 내에 배치된 발광 소자;
    상기 제2 비아층의 상기 뱅크부들 상에 배치된 복수의 서브 전극들; 및
    상기 제2 비아층 및 상기 서브 전극들 상에 배치된 제3 전극을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 개구부는 상기 서로 이격된 상기 뱅크부들 사이에 위치하고, 각각 상기 트렌치부에 대응되어 두께 방향으로 중첩하도록 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 개구부는 상기 제2 비아층의 상면으로부터 하단부로 갈수록 직경이 좁아지는 형상을 갖고,
    상기 제1 개구부의 최대 직경은 상기 제2 개구부의 최대 직경보다 작은 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 개구부의 내측벽 중 일부분은 상기 발광 소자의 외면 중 일부분과 직접 접촉하고, 상기 제2 비아층은 상기 발광 소자의 일부분을 둘러싸는 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 개구부의 최대 직경은 상기 뱅크부들 사이의 간격보다 작은 표시 장치.
  18. 제13 항에 있어서,
    상기 발광 소자는 제1 단부가 상기 제1 전극과 연결되고 제2 단부가 상기 제3 전극과 연결되며, 연장된 방향이 상기 제1 기판의 상면과 평행하지 않도록 배치되고,
    상기 발광 소자들은 연장된 방향이 상기 제1 기판의 상면에 수직한 방향과 이루는 제1 각도가 0° 내지 60°의 범위를 갖는 표시 장치.
  19. 제13 항에 있어서,
    상기 제2 비아층은 상기 베이스부의 두께가 상기 뱅크부들이 형성된 부분의 두께보다 작고, 상기 뱅크부들이 형성된 부분의 두께는 상기 발광 소자의 연장된 방향의 길이보다 큰 표시 장치.
  20. 제13 항에 있어서,
    상기 제1 비아층은 폴리이미드를 포함하고,
    상기 제2 비아층은 실록산계 유기 절연 물질을 포함하는 표시 장치.
KR1020200165781A 2020-12-01 2020-12-01 표시 장치 KR20220077287A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200165781A KR20220077287A (ko) 2020-12-01 2020-12-01 표시 장치
US17/474,602 US12002844B2 (en) 2020-12-01 2021-09-14 Display device
CN202111453013.0A CN114582910A (zh) 2020-12-01 2021-12-01 显示装置
EP21211798.0A EP4009367A1 (en) 2020-12-01 2021-12-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200165781A KR20220077287A (ko) 2020-12-01 2020-12-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20220077287A true KR20220077287A (ko) 2022-06-09

Family

ID=79021530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200165781A KR20220077287A (ko) 2020-12-01 2020-12-01 표시 장치

Country Status (4)

Country Link
US (1) US12002844B2 (ko)
EP (1) EP4009367A1 (ko)
KR (1) KR20220077287A (ko)
CN (1) CN114582910A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115719756A (zh) * 2021-08-24 2023-02-28 鸿富锦精密工业（深圳）有限公司 发光阵列基板、发光阵列基板的制备方法及显示面板
KR20240017226A (ko) * 2022-07-28 2024-02-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2024099544A1 (en) * 2022-11-09 2024-05-16 Ams-Osram International Gmbh Optoelectronic device and method for manufacturing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496151B1 (ko) 2008-06-25 2015-02-27 삼성전자주식회사 산화물 다이오드를 이용한 디스플레이 장치
US10269777B2 (en) 2016-05-20 2019-04-23 Innolux Corporation Display apparatus comprising reflection structure
US10217678B2 (en) 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
KR102461360B1 (ko) * 2017-12-15 2022-11-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102557754B1 (ko) 2018-08-03 2023-07-20 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102030323B1 (ko) 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20220173156A1 (en) 2022-06-02
CN114582910A (zh) 2022-06-03
EP4009367A1 (en) 2022-06-08
US12002844B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
KR20220077287A (ko) 표시 장치
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20210143969A (ko) 표시 장치
CN116057614A (zh) 显示装置
KR20220019198A (ko) 표시 장치
KR20210055831A (ko) 표시 장치
US20220102585A1 (en) Display device
KR20220058761A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220003685A (ko) 표시 장치
KR20220004849A (ko) 표시 장치
KR20210132271A (ko) 표시 장치
US20230145007A1 (en) Display device
US20220190071A1 (en) Display device
US20220293672A1 (en) Display device
KR20240109639A (ko) 표시 장치
KR20240003011A (ko) 표시 장치 및 이의 제조 방법
KR20220113566A (ko) 표시 장치
KR20220034945A (ko) 표시 장치
KR20220118571A (ko) 표시 장치
KR20220103232A (ko) 표시 장치
KR20240000662A (ko) 표시 장치 및 이의 제조 방법
KR20220014472A (ko) 표시 장치
KR20230142012A (ko) 표시 장치
KR20220131415A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination