KR20220058761A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220058761A
KR20220058761A KR1020200143395A KR20200143395A KR20220058761A KR 20220058761 A KR20220058761 A KR 20220058761A KR 1020200143395 A KR1020200143395 A KR 1020200143395A KR 20200143395 A KR20200143395 A KR 20200143395A KR 20220058761 A KR20220058761 A KR 20220058761A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
light emitting
pattern
insulating layer
Prior art date
Application number
KR1020200143395A
Other languages
English (en)
Inventor
김형준
구소영
김억수
남윤용
임준형
전경진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200143395A priority Critical patent/KR20220058761A/ko
Priority to US17/471,679 priority patent/US20220140000A1/en
Priority to CN202111264223.5A priority patent/CN114447016A/zh
Publication of KR20220058761A publication Critical patent/KR20220058761A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고 서로 이격된 복수의 제1 뱅크들, 서로 다른 상기 제1 뱅크 상에 배치되고 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층 및 상기 제1 절연층 상에서 양 단부가 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고, 복수의 상기 제1 뱅크들은 서로 이격되어 대향하는 경사진 측면 상에 복수의 요부들과 복수의 철부들을 포함하는 제1 패턴부를 포함하고, 상기 제1 전극과 상기 제2 전극은 각각 상기 제1 패턴부 상에 배치되어 일 면에 상기 제1 패턴부에 대응한 패턴 형상을 갖는 제2 패턴부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드, 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 출광 효율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되고 서로 이격된 복수의 제1 뱅크들, 서로 다른 상기 제1 뱅크 상에 배치되고 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층 및 상기 제1 절연층 상에서 양 단부가 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고, 복수의 상기 제1 뱅크들은 서로 이격되어 대향하는 경사진 측면 상에 복수의 요부들과 복수의 철부들을 포함하는 제1 패턴부를 포함하고, 상기 제1 전극과 상기 제2 전극은 각각 상기 제1 패턴부 상에 배치되어 일 면에 상기 제1 패턴부에 대응한 패턴 형상을 갖는 제2 패턴부를 포함한다.
상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극의 상기 제2 패턴부 상에 배치되어 일 면에 상기 제2 패턴부에 대응한 패턴 형상을 갖는 복수의 제3 패턴부들을 포함할 수 있다.
상기 제1 전극 상에 배치되어 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제3 패턴부 상에 배치되어 일 면에 상기 제3 패턴부에 대응한 패턴 형상을 갖는 제4 패턴부를 포함할 수 있다.
상기 제1 절연층의 굴절률은 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 굴절률보다 작을 수 있다.
상기 발광 소자들 상에 배치된 제2 절연층, 및 상기 제2 절연층과 상기 제2 접촉 전극 상에 배치된 제3 절연층을 더 포함하고, 상기 제1 접촉 전극은 상기 제3 절연층 상에 배치될 수 있다.
상기 제3 절연층은 상기 제2 접촉 전극의 상기 제4 패턴부 상에 배치되어 일 면에 상기 제4 패턴부에 대응한 패턴 형상을 갖는 제5 패턴부를 포함하고, 상기 제3 절연층의 굴절률은 상기 제2 접촉 전극의 굴절률보다 작을 수 있다.
상기 제3 절연층 및 상기 제1 접촉 전극 상에 배치된 제4 절연층을 더 포함하고, 상기 제4 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률보다 작을 수 있다.
상기 제1 패턴부의 상기 요부와 상기 철부는 각각 외면이 곡률진 형상을 가질 수 있다.
상기 제1 뱅크의 상기 제1 패턴부는 복수의 상기 요부들의 최하단부를 연결한 연장선과 복수의 상기 철부들의 최상단부를 연결한 연장선 사이의 수직 거리인 패턴 높이가 상기 발광 소자에서 방출된 광이 갖는 파장의 절반 이상일 수 있다.
상기 제1 기판과 상기 제1 뱅크들 사이에 배치된 비아층을 더 포함할 수 있다.
상기 제1 뱅크들 상에 배치되어 상기 복수의 발광 소자들이 배치된 발광 영역을 둘러싸는 제2 뱅크를 더 포함할 수 있다.
상기 제2 뱅크는 상기 발광 영역과 이격되고 상기 발광 소자들이 배치되지 않는 서브 영역을 둘러싸도록 배치되고, 상기 제1 절연층은 상기 발광 영역 내에서 상기 제1 전극과 상기 제2 전극, 및 상기 제1 뱅크들을 덮도록 배치될 수 있다.
상기 제1 절연층은 상기 서브 영역에서 상기 제1 전극의 상면 일부를 노출하는 제1 컨택부, 및 상기 서브 영역에서 상기 제2 전극의 상면 일부를 노출하는 제2 컨택부를 포함하고, 상기 제1 전극 상에 배치되어 상기 발광 소자들의 일 단부 및 상기 제1 컨택부를 통해 노출된 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 발광 소자들의 타 단부 및 상기 제2 컨택부를 통해 노출된 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역을 포함하고 일 방향으로 배열된 복수의 서브 화소들, 상기 일 방향으로 이웃한 상기 서브 화소들에 걸쳐 배치되고, 상기 발광 영역에서 상기 일 방향으로 이격된 복수의 제1 뱅크들, 상기 서브 화소의 상기 발광 영역에서 서로 다른 상기 제1 뱅크 상에 배치되고 상기 일 방향으로 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층 및 상기 제1 절연층 상에서 양 단부가 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고, 복수의 상기 제1 뱅크들은 서로 이격되어 대향하는 경사진 측면 상에 복수의 요부들과 복수의 철부들을 포함하는 제1 패턴부를 포함하고, 상기 제1 뱅크의 상기 제1 패턴부는 복수의 상기 요부들의 최하단부를 연결한 연장선과 복수의 상기 철부들의 최상단부를 연결한 연장선 사이의 수직 거리인 패턴 높이가 상기 발광 소자에서 방출된 광이 갖는 파장의 절반 이상이다.
상기 서브 화소는 제1 색의 광을 방출하는 제1 발광 소자들이 배치된 제1 서브 화소, 및 상기 제1 색과 다른 제2 색의 광을 방출하는 제2 발광 소자들이 배치된 제2 서브 화소를 포함하고, 상기 제1 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 상기 제2 색의 광이 갖는 파장의 절반 이상일 수 있다.
상기 제1 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 상기 제1 색의 광이 갖는 파장의 절반 이상일 수 있다.
상기 서브 화소는 상기 제1 색 및 상기 제2 색과 다른 제3 색의 광을 방출하는 제3 발광 소자들이 배치된 제3 서브 화소를 더 포함하고, 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 상기 제3 색의 광이 갖는 파장의 절반 이상일 수 있다.
상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 390nm 이상일 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 상기 제1 패턴부 상에 배치되어 일 면에 상기 제1 패턴부에 대응한 패턴 형상을 갖는 제2 패턴부를 포함하고, 상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극의 상기 제2 패턴부 상에 배치되어 일 면에 상기 제2 패턴부에 대응한 패턴 형상을 갖는 복수의 제3 패턴부들을 포함할 수 있다.
상기 제1 전극 상에 배치되어 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제3 패턴부 상에 배치되어 일 면에 상기 제3 패턴부에 대응한 패턴 형상을 갖는 제4 패턴부를 포함하고, 상기 제1 절연층의 굴절률은 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 굴절률보다 작을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자에서 방출된 광이 특정 방향을 향하여 진행하더라도, 전극들의 패턴부 및 서로 다른 굴절률을 갖는 층의 패턴부에 의해 다양한 방향으로 산란될 수 있다. 이에 따라, 표시 장치는 발광 영역 내에서 발광 소자들이 배치되지 않은 영역에서도 광이 출사될 수 있어 발광 소자에서 방출된 광의 출광 효율 및 측면 시인성을 개선할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 4의 A 부분의 확대도이다.
도 6은 일 실시예에 따른 표시 장치의 발광 소자에서 방출된 광이 진행하는 경로를 개략적으로 도시하는 단면도이다.
도 7은 도 6의 광들이 복수의 층들 내에서 진행하는 것을 나타내는 개략도이다.
도 8는 일 실시예에 따른 발광 소자의 개략도이다.
도 9 내지 도 15는 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다.
도 17은 도 16의 B 부분의 확대도이다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다.
도 19는 도 18의 C 부분 및 D 부분의 확대도이다.
도 20은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 21은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 22는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 23은 도 22의 Q4-Q4'선을 따라 자른 단면도이다.
도 24는 도 22의 Q5-Q5'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 복수의 화소(PX)들을 각각은 복수의 서브 화소(PXn, n은 1 내지 3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 하나의 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)들이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(PXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 일 측에 배치되어 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA)들 사이에 배치될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)으로 교대 배열될 수 있다. 서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(PXn)에 배치되는 전극(RME)들은 서브 영역(SA)에서 서로 분리되어 배치될 수 있다.
제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 3은 일 화소(PX)에 포함된 제1 서브 화소(PX1)를 도시하고, 도 4는 제1 서브 화소(PX1)에 배치된 서로 다른 발광 소자(ED)들의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하면, 표시 장치(10)는 제1 기판(SUB1), 및 제1 기판(SUB1) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층(CCL)과 표시 소자층을 구성할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB1)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB1) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB1) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB1)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB1) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 액티브층(ACT1)은 후술하는 제2 도전층의 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(PXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 도면으로 도시하지 않았으나, 제2 도전층은 스토리지 커패시터의 정전 용량 전극을 더 포함할 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)과 각각 접촉할 수 있다. 또한, 제1 소스 전극(S1)은 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 도면으로 도시하지 않았으나, 제3 도전층은 복수의 데이터 배선들, 또는 스토리지 커패시터의 정전 용량 전극을 더 포함할 수 있다.
제2 층간 절연층(IL2)은 제3 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제3 도전층을 보호할 수 있다.
제4 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)를 통해 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 도전 패턴(CDP)은 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 연결되며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
제2 도전층, 제3 도전층 및 제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 제4 도전층 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 표시 소자층으로서, 복수의 전극(RME; RME1, RME2)들과 복수의 제1 뱅크(BNL1)들 및 제2 뱅크(BNL2), 복수의 발광 소자(ED)들과 복수의 접촉 전극(CNE; CNE1, CNE2)들이 배치된다. 또한, 비아층(VIA) 상에는 복수의 절연층(PAS1, PAS2)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 비아층(VIA) 상에 직접 배치될 수 있다. 제1 뱅크(BNL1)들은 제1 방향(DR1)으로 연장된 형상을 갖고 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 하나의 제1 뱅크(BNL1)는 복수의 서브 화소(PXn)에 걸쳐 배치되며, 발광 영역(EMA) 내에서 다른 제1 뱅크(BNL1)와 제2 방향(DR2)으로 이격될 수 있다. 즉, 제1 뱅크(BNL1)는 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 폭을 갖도록 형성되고, 일부분은 발광 영역(EMA) 내에 배치되고 다른 일부는 제2 방향(DR2)으로 이웃한 서브 화소(PXn)의 경계에 배치될 수 있다. 또한, 제1 뱅크(BNL1)들은 제1 방향(DR1)으로 측정된 길이가 발광 영역(EMA)의 제1 방향(DR1)으로 측정된 길이보다 크게 형성되어 일부분은 비발광 영역의 제2 뱅크(BNL2)와 중첩하도록 배치될 수 있다.
하나의 서브 화소(PXn)에는 서로 다른 제1 뱅크(BNL1)들이 이격되어 배치되고, 이들 사이에는 복수의 발광 소자(ED)가 배치될 수 있다. 도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 배치되어 섬형 또는 아일랜드(Island)형 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME1, RME2)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)는 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 다만, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
일 실시예에 따르면, 표시 장치(10)의 제1 뱅크(BNL1)들은 서로 이격되어 대향하는 경사진 측면 상에 복수의 요부와 철부를 포함하는 제1 패턴부(도 5의 'GP1')를 포함할 수 있다. 제1 패턴부(GP1)의 복수의 요부와 철부는 외면이 곡률지게 형성되며 서로 교대로 반복될 수 있다. 제1 뱅크(BNL1)는 제1 패턴부(GP1)를 포함하여 경사진 측면이 선형이 아닌 굴곡진 형상을 가질 수 있다. 후술할 바와 같이, 제1 뱅크(BNL1)의 제1 패턴부(GP1) 상에는 전극(RME1, RME2), 접촉 전극(CNE1, CNE2) 및 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 순차적으로 배치되고, 각 층들은 제1 뱅크(BNL1)의 제1 패턴부(GP1)에 대응하여 복수의 요부와 철부를 포함한 패턴부(도 5의 'GP2', 'GP3', 'GP4', 'GP5')를 포함할 수 있다. 제1 뱅크(BNL1)의 제1 패턴부(GP1)와 함께 그 상에 배치되는 복수의 층들의 패턴부들은 발광 소자(ED)에서 방출된 광을 산란시키는 효과가 있다. 제1 뱅크(BNL1)의 측면으로 향하는 광들은 그 상에 배치된 패턴부에 포함된 요부와 철부에 의해 다양한 방향으로 반사 또는 굴절될 수 있고, 특정 방향이 아닌 다방향 산란이 가능하다. 이로 인하여, 표시 장치(10)는 상기 광의 출광 효율 및 측면 휘도가 향상될 수 있다. 제1 뱅크(BNL1)의 측면에 형성된 제1 패턴부(GP1) 및 그 상에 배치된 복수의 패턴부들에 대한 설명은 다른 도면들을 더 참조하여 후술하기로 한다.
복수의 전극(RME)들은 일 방향으로 연장된 형상으로 각 서브 화소(PXn)마다 배치된다. 복수의 전극(RME)들은 제1 방향(DR1)으로 연장된 형상을 갖고 각 서브 화소(PXn) 내에서 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다.
예를 들어, 하나의 서브 화소(PXn)에는 제1 방향(DR1)으로 연장되어 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치된 제1 전극(RME1) 및 제2 전극(RME2)을 포함할 수 있다. 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 전극(RME)들은 서브 영역(SA)의 분리부(ROP)에서 서로 분리될 수 있다. 제1 전극(RME1) 및 제2 전극(RME2)은 표시 장치(10)의 제조 공정에서 제1 방향(DR1)으로 연장된 전극 라인으로 형성되어 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)는 전극 라인 상에 생성된 전계에 의해 유전영동힘을 받아 정렬될 수 있고, 전극 라인은 분리부(ROP)에서 분리되어 각 전극(RME)들을 형성할 수 있다.
한편, 도면에서는 전극(RME)들이 서브 영역(SA)의 분리부(ROP)에서 서로 이격된 구조가 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)에 배치된 전극(RME)들은 발광 영역(EMA) 내에 형성되는 분리부(ROP)에서 서로 이격될 수 있다. 이 경우, 복수의 전극(RME)들은 발광 영역(EMA)의 분리부(ROP)를 기준으로, 분리부(ROP)의 일 측에 위치한 하나의 전극 그룹과 분리부(ROP)의 타 측에 위치한 다른 전극 그룹으로 구분될 수도 있다.
제1 전극(RME1)은 발광 영역(EMA)의 좌측에 배치된 제1 뱅크(BNL1) 상에 배치될 수 있다. 제2 전극(RME2)은 제1 전극(RME1)과 제2 방향(DR2)으로 이격되며, 발광 영역(EMA)의 우측에 배치된 제1 뱅크(BNL1) 상에 배치될 수 있다.
각 전극(RME1, RME2)들은 제1 뱅크(BNL1)들의 제2 방향(DR2) 일 측 상에 배치되어 제1 뱅크(BNL1)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME1, RME2)들의 제2 방향(DR2)으로 측정된 폭은 제1 뱅크(BNL1)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있다. 각 전극(RME1, RME2)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 또한, 복수의 전극(RME)들이 제2 방향(DR2)으로 이격된 간격은 제1 뱅크(BNL1)들 사이의 간격보다 좁을 수 있다. 각 전극(RME)들은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 하부의 제4 도전층과 연결될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 각각 제2 뱅크(BNL2)와 중첩된 부분에 형성된 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 제4 도전층과 직접 연결될 수 있다. 예를 들어, 제1 전극(RME1)은 그 하부의 비아층(VIA)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)은 그 하부의 비아층(VIA)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
복수의 전극(RME)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 예를 들어, 각 전극(RME)은 후술하는 접촉 전극(CNE; CNE1, CNE2)을 통해 발광 소자(ED)와 연결될 수 있고, 제4 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME)들에는 발광 소자(ED)들을 발광하기 위한 전기 신호가 직접 인가될 수 있고, 제1 전극(RME1) 및 제2 전극(RME2) 이외의 전극들을 더 포함하는 실시예에서, 다른 전극들에는 접촉 전극(CNE) 및 발광 소자(ED)들을 통해 상기 전기 신호가 전달될 수 있다.
복수의 전극(RME)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극(RME)은 발광 소자(ED)에서 방출되어 제2 뱅크(BNL2)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 비아층(VIA) 및 복수의 전극(RME)들 상에 배치된다. 제1 절연층(PAS1)은 복수의 전극(RME)들을 부분적으로 덮도록 배치되며, 이들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
제1 절연층(PAS1)은 각 전극(RME)들의 상면 일부를 노출하도록 배치될 수 있다. 예를 들어, 제1 절연층(PAS1)은 제1 뱅크(BNL1)들이 이격된 사이 영역과, 전극(RME1, RME2)들 중 제1 뱅크(BNL1)들의 경사진 측면 상에 배치된 부분을 덮도록 배치될 수 있다. 후술하는 접촉 전극(CNE)들은 전극(RME)들의 제1 절연층(PAS1)이 노출하는 부분을 통해 전극(RME)과 접촉할 수 있다. 다만, 이에 제한되지 않으며, 몇몇 실시예에서 제1 절연층(PAS1)은 비아층(VIA) 및 제1 뱅크(BNL1)들 상에서 전극(RME1, RME2)들을 전면적으로 덮되 상면 일부를 노출하는 컨택부(도 22의 'CT1', 'CT2')를 갖는 구조로 배치될 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
제2 뱅크(BNL2)는 일정 높이를 가질 수 있고, 몇몇 실시예에서, 제2 뱅크(BNL2)는 상면의 높이가 제1 뱅크(BNL1)보다 높을 수 있고, 그 두께는 제1 뱅크(BNL1)와 같거나 더 클 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지할 수 있다. 제2 뱅크(BNL2)는 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되는 것을 방지할 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 제1 기판(SUB1)의 상면에 평행한 방향으로 배치된 복수의 층들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB1)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB1)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB1)에 수직한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)들은 각 전극(RME)들이 연장된 제1 방향(DR1)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 복수의 반도체층들을 포함할 수 있고 후술하는 접촉 전극(CNE1, CNE2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 8의 '38')이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(CNE)과 접촉할 수 있다. 또한, 일 실시예에 따른 표시 장치(10)는 발광 소자(ED)의 측면에 위치한 절연막(38) 중 일부가 제거되고, 접촉 전극(CNE) 중 일부는 발광 소자(ED)의 측면에서 연결될 수 있다. 각 발광 소자(ED)들은 접촉 전극(CNE)들을 통해 제1 전극(RME1) 또는 비아층(VIA) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 상기 반도체층을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다. 또한, 발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하여 전극(RME) 상에 생성되는 전계에 의해 일 단부가 특정 방향을 향하도록 배향될 수 있다.
발광 소자(ED)는 연장된 길이가 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길 수 있고, 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)들은 복수의 반도체층을 포함하고, 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 발광 소자(ED)는 제1 단부 및 제2 단부가 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 복수의 발광 소자(ED)들 중 일부는 제1 전극(RME1)과 제2 전극(RME2) 사이에서 배향된 방향에 따라 어느 한 단부만이 전극(RME1, RME2) 상에 놓이도록 배치될 수도 있다.
제2 절연층(PAS2)은 복수의 발광 소자(ED)들 상에 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 제1 단부 및 제2 단부는 덮지 않도록 배치된다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(PAS1) 상에서 제1 방향(DR1)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
복수의 접촉 전극(CNE)들은 발광 소자(ED)들 및 제2 절연층(PAS2)상에 배치된다. 접촉 전극(CNE)은 각 전극(RME1, RME2)들 상에 배치되어 발광 소자(ED)의 어느 일 단부 및 전극(RME)들 중 어느 하나와 접촉할 수 있다.
예를 들어, 복수의 접촉 전극(CNE)들은 제1 방향(DR1)으로 연장되어 발광 영역(EMA) 내에 배치될 수 있다. 제1 접촉 전극(CNE1)은 제1 전극(RME1) 상에 배치되어 제1 방향(DR1)으로 연장되고, 제2 접촉 전극(CNE2)은 제2 전극(RME2) 상에 배치되어 제1 방향(DR1)으로 연장될 수 있다. 또한, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 평면도 상 발광 소자(ED) 상에서 서로 제2 방향(DR2)으로 이격될 수 있다. 제1 접촉 전극(CNE1)은 제1 전극(RME1) 및 발광 소자(ED1)의 제1 단부와 접촉하고, 제2 접촉 전극(CNE2)은 제2 전극(RME2) 및 발광 소자(ED2)의 제2 단부와 접촉할 수 있다. 발광 소자(ED)들은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)을 통해 전극(RME)으로 인가된 전기 신호를 전달 받아 특정 파장대의 광을 방출할 수 있다.
접촉 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 접촉 전극(CNE)을 투과하여 전극(RME)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2) 사이에 배치될 수 있다. 제2 접촉 전극(CNE2)은 제2 절연층(PAS2) 상에 직접 배치되고, 제3 절연층(PAS3)은 제2 절연층(PAS2) 및 제2 접촉 전극(CNE2)을 덮도록 배치될 수 있다. 제3 절연층(PAS3)은 제2 접촉 전극(CNE2) 상에 배치되며, 제1 접촉 전극(CNE1)이 배치된 영역을 제외하여 비아층(VIA) 상에 전면적으로 배치될 수 있다. 즉, 제3 절연층(PAS3)은 제1 절연층(PAS1), 및 제2 절연층(PAS2)에 더하여 제1 뱅크(BNL1) 및 제2 뱅크(BNL2) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
제4 절연층(PAS4)은 제1 접촉 전극(CNE1) 및 제3 절연층(PAS3) 상에 배치된다. 제4 절연층(PAS4)은 실질적으로 비아층(VIA) 상에 전면적으로 배치되며, 제1 기판(SUB1) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 일 실시예에 따른 표시 장치(10)는 비아층(VIA) 상에 배치된 층들이 복수의 요부와 철부를 포함한 패턴부를 포함할 수 있다. 복수의 층들에 포함된 패턴부들은 제1 뱅크(BNL1)의 측면에 배치된 제1 패턴부(GP1)에 의해 형성된 것으로써, 발광 소자(ED)에서 방출된 광을 산란시킬 수 있다.
도 5는 도 4의 A 부분의 확대도이다. 도 6은 일 실시예에 따른 표시 장치의 발광 소자에서 방출된 광이 진행하는 경로를 개략적으로 도시하는 단면도이다. 도 7은 도 6의 광들이 복수의 층들 내에서 진행하는 것을 나타내는 개략도이다. 도 5는 제1 뱅크(BNL1)의 제1 패턴부(GP1) 및 그 상에 배치된 층들에 형성된 패턴부의 형상을 도시하고 있고, 도 6 및 도 7은 발광 소자(ED)에서 방출된 광이 복수의 패턴부들에 의해 산란되는 것을 개략적으로 도시하고 있다.
도 4에 결부하여 도 5 내지 도 7을 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 뱅크(BNL1)가 경사진 측면 상에 배치된 제1 패턴부(GP1)를 포함할 수 있다. 제1 뱅크(BNL1)의 제1 패턴부(GP1)는 복수의 요부와 철부를 포함할 수 있다. 제1 패턴부(GP1)의 요부는 제1 뱅크(BNL1)의 하면을 향해 함몰된 부분이고, 제1 패턴부(GP1)의 철부는 제1 뱅크(BNL1)의 하면 반대 방향, 또는 경사진 측면의 상부 방향을 향해 돌출된 부분일 수 있다. 상기 요부와 철부들은 제1 뱅크(BNL1)의 경사진 측면에 형성될 수 있고, 제1 뱅크(BNL1)의 상면, 즉 제2 뱅크(BNL2)가 배치된 부분은 평탄한 면을 형성할 수 있다. 복수의 제1 뱅크(BNL1)들은 서로 제2 방향(DR2)으로 대향하는 측면에 배치된 제1 패턴부(GP1)들이 서로 대향할 수 있다.
제1 패턴부(GP1)는 복수의 요부와 철부들이 서로 교대로 반복 배열될 수 있다. 단면도 상 제1 패턴부(GP1)의 복수의 요부와 철부들은 제1 뱅크(BNL1)의 측면을 따라 교대 배열된 것으로 도시되어 있으나, 복수의 요부와 철부들은 제1 뱅크(BNL1)의 경사진 측면이 연장된 방향과 동일한 방향으로 연장된 형상을 가질 수 있다. 즉, 각 요부와 철부들은 제1 방향(DR1)으로 연장되어 선형의 형상을 가질 수 있다. 상기 요부 및 상기 철부 각각은 서로 이웃하여 연결되며 배치되고, 각 요부와 철부의 폭은 이웃한 철부들 사이의 간격 또는 이웃한 요부들 사이의 간격으로 정의될 수 있다. 일 실시예에 따르면, 제1 뱅크(BNL1)의 제1 패턴부(GP1)는 복수의 요부와 철부들이 서로 동일한 폭으로 형성될 수 있다. 다만, 이에 제한되지 않으며, 제1 패턴부(GP1)의 복수의 요부와 철부는 서로 다른 폭을 갖고 불규칙적으로 형성될 수도 있다.
복수의 전극(RME1, RME2)들은 제1 뱅크(BNL1) 상에 배치되고, 적어도 일부분은 제1 패턴부(GP1) 상에 직접 배치될 수 있다. 복수의 전극(RME1, RME2)들은 일정 두께를 갖고 제1 뱅크(BNL1)의 제1 패턴부(GP1) 상에 배치되고, 일 실시예에 따르면, 복수의 전극(RME1, RME2)들은 일 면에 제1 패턴부(GP1)에 대응한 패턴 형상을 갖는 제2 패턴부(GP2)를 포함할 수 있다. 상기 '일 면'은 하부에 배치된 패턴부와 맞닿는 면의 반대편 일 면으로, 해당 층의 상면을 의미할 수 있다. 즉, 전극(RME1, RME2)들의 일 면은 제1 패턴부(GP1)와 맞닿지 않는 상면일 수 있다.
복수의 전극(RME1, RME2)들의 제2 패턴부(GP2)는 하면에 배치된 제1 패턴부(GP1)에 의하여 형성될 수 있고, 제2 패턴부(GP2)는 제1 패턴부(GP1)의 요부와 철부에 대응하여 동일한 형상의 복수의 요부와 철부들을 포함할 수 있다. 복수의 전극(RME1, RME2)들은 일 면 중 제1 뱅크(BNL1)의 측면 상에 배치된 부분에서 제2 패턴부(GP2)가 배치되고, 비아층(VIA) 및 제1 뱅크(BNL1)의 상면 상에 배치된 부분은 평탄한 면을 형성할 수 있다. 전극(RME1, RME2)들의 일 면에 형성된 제2 패턴부(GP2)의 형상은 제1 뱅크(BNL1)의 제1 패턴부(GP1)와 실질적으로 동일할 수 있다.
전극(RME1, RME2)들과 유사하게, 전극(RME1, RME2) 상에 배치된 복수의 층들은 제1 뱅크(BNL1)의 제1 패턴부(GP1) 또는 전극(RME1, RME2)들의 제2 패턴부(GP2)에 의해 형성된 복수의 요부와 철부를 갖는 패턴부들을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1)은 전극(RME1, RME2)들의 제2 패턴부(GP2) 상에 배치되어 일 면에 제2 패턴부(GP2)에 대응한 패턴 형상을 갖는 복수의 제3 패턴부(GP3)를 포함할 수 있다. 복수의 접촉 전극(CNE1, CNE2)들은 제1 절연층(PAS1)의 제3 패턴부(GP3) 상에 배치되어 일 면에 제3 패턴부(GP3)에 대응한 패턴 형상을 갖는 제4 패턴부(GP4)를 포함할 수 있다. 제3 절연층(PAS3)은 제2 접촉 전극(CNE2)의 제4 패턴부(GP4) 상에 배치되어 일 면에 제4 패턴부(GP4)에 대응한 패턴 형상을 갖는 제5 패턴부(GP5)를 포함할 수 있다. 제4 절연층(PAS4)은 제3 접촉 전극(CNE3)의 제5 패턴부(GP5) 상에 배치되어 일 면에 제5 패턴부(GP5)에 대응한 패턴 형상을 갖는 제6 패턴부(GP6)를 포함할 수 있다.
제1 뱅크(BNL1) 상에 배치된 복수의 층들에 형성되는 제2 내지 제6 패턴부(GP2, GP3, GP4, GP5, GP6)들은 제1 뱅크(BNL1)의 제1 패턴부(GP1)의 요부와 철부에 대응한 패턴 형상을 가질 수 있다. 상기 각 층들은 일정한 두께를 갖고 형성되어 하면의 단차 또는 요부와 철부의 형상에 대응하여 일 면에 패턴 형상이 형성될 수 있다. 제1 뱅크(BNL1) 상에 배치된 복수의 층들이 갖는 패턴부(GP2, GP3, GP4, GP5, GP6)들은 제1 패턴부(GP1)의 요부 및 철부와 동일한 형상의 요부 및 철부를 포함하고, 제1 뱅크(BNL1)의 경사진 측면 상에 배치된 부분이 굴곡진 외면을 형성할 수 있다.
반면, 비아층(VIA) 및 제1 뱅크(BNL1)의 상면은 요부와 철부가 형성되지 않아 평탄한 면을 갖는다. 상기 복수의 층들 중 비아층(VIA) 및 제1 뱅크(BNL1)의 상면에 배치된 부분들은 하부에 배치된 비아층(VIA) 및 제1 뱅크(BNL1)의 상면과 같이 일 면이 평탄한 면을 형성할 수 있다.
발광 소자(ED)에서 생성된 광은 방향성 없이 진행할 수 있고, 이들 중 일부는 발광 소자(ED)의 양 단부를 통해 방출될 수 있다. 발광 소자(ED)들은 복수의 제1 뱅크(BNL1)들 사이에 배치되므로, 발광 소자(ED)의 양 단부에서 방출된 광은 제1 뱅크(BNL1)의 경사진 측면을 향해 진행할 수 있다. 상기 광들은 제1 뱅크(BNL1)의 측면 상에 배치된 전극(RME1, RME2)에서 반사되어 상부 방향으로 진행할 수 있는데, 상기 광들이 반사되는 전극(RME1, RME2)들의 일 면의 형상에 따라 반사된 광의 진행 경로가 달라질 수 있다.
일 실시예에 따른 표시 장치(10)는 제1 뱅크(BNL1)의 제1 패턴부(GP1)에 대응한 패턴 형상을 갖는 복수의 패턴부들을 포함하여, 발광 소자(ED)에서 방출된 광들은 상부 방향으로 반사되면서 측면 방향으로 산란될 수 있다. 예를 들어, 발광 소자(ED)에서 방출된 광(L1)들은 제1 뱅크(BNL1)의 제1 패턴부(GP1) 상에 배치된 전극(RME1, RME2)들의 제2 패턴부(GP2)에서 반사될 수 있다. 전극(RME1, RME2)들의 제2 패턴부(GP2)가 복수의 요부와 복수의 철부를 포함하여 굴곡진 표면을 가짐에 따라, 발광 소자(ED)에서 방출된 광이 반사되어 진행하는 방향이 다양해질 수 있다.
전극(RME1, RME2)들의 제2 패턴부(GP2)에서 반사된 광들 중 일부는 전극(RME1, RME2)들의 비아층(VIA) 상에 배치된 부분으로써 일 면이 평탄한 부분으로 반사될 수 있다. 이러한 광들은 전극(RME1, RME2)들의 평탄한 면에서 다시 반사되어 비아층(VIA)의 상부 방향으로 진행할 수 있다. 반면, 전극(RME1, RME2)들의 제2 패턴부(GP2)에서 반사된 광들 중 다른 일부는 제1 절연층(PAS1)의 제3 패턴부(GP3)를 향해 반사되고, 제3 패턴부(GP3)로 입사된 광들은 제3 패턴부(GP3)에서 굴절되어 접촉 전극(CNE1, CNE2)들의 제4 패턴부(GP4)로 입사될 수 있다.
일 실시예에서, 제1 패턴부(GP1)의 복수의 요부와 철부는 외면이 곡률진 형상을 가질 수 있다. 제1 뱅크(BNL1)의 제1 패턴부(GP1)가 갖는 요부와 철부의 형상에 따라, 전극(RME1, RME2)들의 제2 패턴부(GP2)가 갖는 요부와 철부의 형상이 결정될 수 있다. 상기 요부와 철부의 외면이 곡률진 형상을 가짐에 따라, 발광 소자(ED)에서 방출되어 제2 패턴부(GP2)에서 반사된 광들은 요부 및 철부에서 균일하게 굴절 또는 반사될 수 있다. 이에 따라, 전극(RME1, RME2)들의 제2 패턴부(GP2)는 발광 소자(ED)에서 방출된 광들을 균일하게 산란시키는 효과가 있다.
또한, 표시 장치(10)의 접촉 전극(CNE1, CNE2)들은 제1 절연층(PAS1), 제3 절연층(PAS3) 및 제4 절연층과 다른 재료를 포함하고, 이들은 서로 다른 굴절률을 가질 수 있다. 접촉 전극(CNE1, CNE2)들, 예를 들어 제2 접촉 전극(CNE2)의 제4 패턴부(GP4)는 제3 절연층(PAS3)과의 계면에 형성될 수 있고, 제4 패턴부(GP4)로 입사된 광은 접촉 전극(CNE1, CNE2)과 제3 절연층(PAS3)의 굴절률 차이에 따라 굴절 또는 반사될 수 있다. 도면으로 도시되지 않았으나, 제1 접촉 전극(CNE1)의 경우에는 제1 접촉 전극(CNE1)의 제4 패턴부(GP4)가 제4 절연층(PAS4)과의 계면에 형성될 수 있고, 제4 패턴부(GP4)로 입사된 광은 접촉 전극(CNE1, CNE2)과 제4 절연층(PAS4)의 굴절률 차이에 따라 굴절 또는 반사될 수 있다. 굴절률이 큰 층에서 굴절률이 작은 층으로 입사된 광은 그 입사각에 따라 전반사될 수 있다. 일 실시예에 따르면, 접촉 전극(CNE1, CNE2)은 제1 절연층(PAS1), 제3 절연층(PAS3) 및 제4 절연층(PAS4)보다 굴절률이 큰 재료를 포함할 수 있다. 예를 들어, 제3 절연층(PAS3)의 굴절률은 제2 접촉 전극(CNE2)의 굴절률보다 작고, 제4 절연층(PAS4)의 굴절률은 제1 접촉 전극(CNE1)의 굴절률보다 작을 수 있다. 제4 패턴부(GP4)로 입사된 광들 중 일부는 제3 절연층(PAS3) 또는 제4 절연층(PAS3)으로 굴절되고, 다른 일부는 제1 절연층(PAS1)으로 반사될 수 있다. 접촉 전극(CNE1, CNE2)에서 제3 절연층(PAS3) 또는 제4 절연층(PAS4)으로 굴절된 광들은 제3 절연층(PAS3) 및 제4 절연층(PAS4)을 통해 외부로 출사될 수 있다(도 7의 'L1_R'). 제2 접촉 전극(CNE2)이 배치된 일 측에서, 제3 절연층(PAS3)과 제4 절연층(PAS4)은 실질적으로 동일한 재료를 포함하여 이들 사이의 굴절률 차이가 작을 수 있고, 제3 절연층(PAS3)과 제4 절연층(PAS4)의 계면에 배치된 제5 패턴부(GP5)로 입사된 광은 거의 반사되지 않고 출사될 수 있다.
반면, 제4 패턴부(GP4)로 입사된 광들 중 제1 절연층(PAS1)으로 반사된 광들은 제1 절연층(PAS1)과 접촉 전극(CNE1, CNE2)들의 계면인 제3 패턴부(GP3)로 입사될 수 있다. 제3 패턴부(GP3)에서 일부 광들은 굴절률이 큰 접촉 전극(CNE1, CNE2)으로 반사될 수 있고, 이들은 다시 제4 패턴부(GP4)로 입사될 수 있다.
이러한 방식으로, 발광 소자(ED)에서 방출된 광들은 전극(RME1, RME2)들의 제2 패턴부(GP2)에서 반사되어 전극(RME1, RME2)의 다른 부분으로 반사되거나 제1 절연층(PAS1)의 제3 패턴부(GP3)로 입사될 수 있다. 제2 패턴부(GP2)는 복수의 요부와 철부를 포함하여 발광 소자(ED)에서 방출된 광을 다양한 방향으로 반사시킬 수 있다. 제1 절연층(PAS1)의 제3 패턴부(GP3)로 입사된 광들은 접촉 전극(CNE1, CNE2)으로 입사되고, 제4 패턴부(GP4) 및 제3 패턴부(GP3)에서 굴절 및 반사를 반복할 수 있다. 발광 소자(ED)에서 방출된 광들 중 일부는 접촉 전극(CNE1, CNE2) 내에서 상부 방향이 아닌 측면 방향으로 진행할 수 있다. 특히, 전극(RME1, RME2)들의 제2 패턴부(GP2)가 요부와 철부를 포함함에 따라 발광 소자(ED)에서 방출된 광들을 산란시킬 수 있으므로, 발광 소자(ED)의 양 단부 방향, 또는 측면 방향으로 굴절되어 접촉 전극(CNE1, CNE2) 내에서 이동하는 광의 광량이 증가할 수 있다.
표시 장치(10)는 발광 소자(ED)에서 방출된 광이 특정 방향을 향하여 진행하더라도, 전극(RME1, RME2)들의 제2 패턴부(GP2) 및 서로 다른 굴절률을 갖는 층, 예컨대 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1)의 패턴부(GP3, GP4)에 의해 다양한 방향으로 산란될 수 있다. 이에 따라, 표시 장치(10)는 발광 영역(EMA) 내에서 발광 소자(ED)들이 배치되지 않은 영역에서도 광이 출사될 수 있어 발광 소자(ED)에서 방출된 광의 출광 효율 및 측면 시인성을 개선할 수 있다.
한편, 제1 뱅크(BNL1)의 제1 패턴부(GP1)는 패턴 높이(GH)가 요부와 철부의 높이 차이에 의해 정의될 수 있다. 예를 들어, 제1 패턴부(GP1)의 패턴 높이(GH)는 복수의 요부들의 최하단부를 연결한 연장선과 복수의 철부들의 최상단부를 연결한 연장선 사이의 수직 거리로 계산될 수 있다. 제1 패턴부(GP1)의 패턴 높이(GH)는 그 상부에 배치된 다른 층들의 패턴부가 갖는 패턴 높이와 동일할 수 있다. 제1 패턴부(GP1)의 패턴 높이(GH)에 따라, 발광 소자(ED)에서 방출된 광들의 산란 정도가 달라질 수 있다. 일 실시예에 따르면, 제1 패턴부(GP1)의 패턴 높이(GH)는 발광 소자(ED)에서 방출된 광이 갖는 파장의 절반(λ/2) 이상의 크기를 가질 수 있다. 제1 패턴부(GP1)의 패턴 높이(GH)가 발광 소자(ED)에서 방출된 광이 갖는 파장의 절반(λ/2) 이하인 경우, 산란되는 광보다 반사되는 광의 광량이 더 많을 수 있다. 전극(RME1, RME2)들의 제2 패턴부(GP2)에서 광의 산란 효과를 극대화하기 위해, 제1 패턴부(GP1)의 패턴 높이(GH)는 발광 소자(ED)에서 방출된 광이 갖는 파장의 절반(λ/2) 이상일 수 있다.
또한, 제1 뱅크(BNL1)는 제1 패턴부(GP1)가 배치된 측면의 제1 경사각(θ)이 정의될 수 있다. 제1 패턴부(GP1)의 제1 경사각(θ)은 비아층(VIA)의 상면 또는 제1 뱅크(BNL1)의 하면과, 제1 패턴부(GP1)의 복수의 요부들 또는 복수의 철부들이 접하는 부분을 연결한 연장선 사이의 경사각으로 정의될 수 있다. 또는, 제1 경사각(θ)은 복수의 요부들의 최하단부를 연결한 연장선, 또는 복수의 철부들의 최상단부를 연결한 연장선과 제1 뱅크(BNL1)의 하면 사이의 경사각으로 정의될 수도 있다.
제1 뱅크(BNL1)는 제1 패턴부(GP1)에 더하여 발광 소자(ED)에서 방출된 광을 효과적으로 산란시키기 위해 제1 경사각(θ)이 조절될 수 있다. 제1 경사각(θ)의 크기에 따라 발광 소자(ED)에서 방출되어 전극(RME1, RME2)들의 제2 패턴부(GP2)로 입사되는 광의 입사각이 달라질 수 있고, 이는 측면 방향으로의 산란에 영향을 줄 수 있다. 예시적인 실시예에서, 제1 뱅크(BNL1)의 제1 경사각(θ)은 40° 내지 80°의 범위를 가질 수 있다. 제1 뱅크(BNL1)가 상기 범위 내의 제1 경사각(θ)을 가짐에 따라, 발광 소자(ED)의 양 단부에서 방출된 광들 중, 측면 방향으로 산란되어 접촉 전극(CNE1, CNE2) 내에서 진행하는 광의 광량이 증가할 수 있다.
도 8는 일 실시예에 따른 발광 소자의 개략도이다.
도 8를 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 제3 반도체층(33), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 9 내지 도 15는 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
먼저, 도 9를 참조하면, 제1 기판(SUB)을 준비하고, 제1 기판(SUB) 상에 복수의 도전층 및 절연층들로 이루어진 회로층(CCL)과 비아층(VIA)을 형성한다. 회로층(CCL)과 비아층(VIA)의 배치에 대한 설명은 상술한 바와 동일하므로, 자세한 설명은 생략하기로 한다.
이어, 도 10 내지 도 12를 참조하면, 비아층(VIA) 상에 제1 패턴부(GP1)를 포함하는 제1 뱅크(BNL1)를 형성한다. 제1 뱅크(BNL1)를 형성하는 공정은 비아층(VIA) 상에 제1 뱅크(BNL1)를 이루는 재료로 이루어진 뱅크층(BN)을 형성한 뒤, 이를 부분적으로 패터닝하는 공정으로 수행될 수 있다. 일 실시예에서, 뱅크층(BN)을 패터닝하는 공정 중, 노광 공정에서 조사된 광(hv)의 진동수 및 세기(Intensity)에 따라, 제1 뱅크(BNL1)의 경사진 측면에 형성된 제1 패턴부(GP1)의 형상이 달라질 수 있다.
도 11에 도시된 바와 같이, 뱅크층(BN)을 패터닝하는 공정에서, 마스크(Mask)를 이용하여 뱅크층(BN)의 일부 영역에 광(hv)을 조사한다. 일 실시예에 따르면, 뱅크층(BN)의 노광 공정은 단파장의 광원을 이용한 노광 장치로 수행될 수 있다. 뱅크층(BN)에 조사된 광(hv)이 단파장일 경우, 뱅크층(BN)에 조사되는 입사광과, 뱅크층(BN) 하부의 층들에 반사되는 반사광들이 빛의 간섭을 일으킬 수 있다. 입사광과 반사광의 간섭에 의해 뱅크층(BN)에는 정상파가 형성될 수 있고, 정상파의 파형에 따라 뱅크층(BN)에는 위치가 따라 조사되는 광의 세기가 달라지고, 뱅크층(BN)의 현상(Development) 속도가 달라질 수 있다. 이에 따라, 뱅크층(BN)이 패터닝되어 형성된 제1 뱅크(BNL1)는 경사진 측면에서 현상 속도 차이에 따른 복수의 요부와 철부가 형성될 수 있다. 제1 뱅크(BNL1)에 형성된 제1 패턴부(GP1)의 패턴 높이(GH) 및 요부와 철부의 주기 등은 노광 공정에서 조사되는 단파장 광의 세기 및 진동수에 따라 달라질 수 있다. 단파장 광의 세기가 커지면 요부와 철부의 깊이가 증가할 수 있어 제1 패턴부(GP1)의 패턴 높이(GH)가 커질 수 있다. 또한, 단파장 광의 진동수가 증가하면 요부와 철부의 폭이 작아짐에 따라 제1 패턴부(GP1)의 굴곡이 증가하여 광의 산란이 증가할 수 있다. 일 실시예에 따르면, 표시 장치(10)의 제조 공정에서 노광 공정에서 조사되는 광의 세기 및 진동수를 통해 제1 뱅크(BNL1)에 형성된 제1 패턴부(GP1)의 굴곡 주기 및 패턴 높이(GH)를 조절할 수 있고, 효과적인 광 산란에 필요한 제1 패턴부(GP1)의 굴곡을 최적화할 수 있다.
이어, 도 13 및 도 14를 참조하면, 제1 뱅크(BNL1) 상에 복수의 전극(RME1, RME2)들, 제1 절연층(PAS1) 및 제2 뱅크(BNL2)를 형성하고, 제1 절연층(PAS1) 상에 발광 소자(ED)들을 배치한다. 일 실시예에서, 발광 소자(ED)는 잉크에 분산된 상태로 준비되고, 잉크젯 프린팅 공정을 통해 각 발광 영역(EMA)에 분사될 수 있다. 제2 뱅크(BNL2)는 상기 잉크가 이웃하는 다른 서브 화소(PXn)의 발광 영역(EMA)으로 넘치는 것을 방지할 수 있다. 상기 잉크가 발광 영역(EMA)에 분사되면 각 전극(RME1, RME2)에 정렬 신호를 인가하여 전극(RME1, RME2)들 상에 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 전계에 의해 유전영동힘을 받아 위치 및 배향 방향이 변하면서 양 단부가 서로 다른 전극(RME1, RME2)들 상에 배치될 수 있다.
다음으로 도 15를 참조하면, 발광 소자(ED) 상에 제2 절연층(PAS2), 접촉 전극(CNE1, CNE2)들, 제3 절연층(PAS3) 및 제4 절연층(PAS4)을 형성하여 표시 장치(10)를 제조할 수 있다.
이상의 공정을 통해 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 표시 장치(10)는 제1 뱅크(BNL1)의 형성 공정 중, 뱅크층(BN) 패터닝을 위한 노광 장치의 광원을 단파장 광원을 활용하여 제1 뱅크(BNL1)의 제1 패턴부(GP1)를 형성할 수 있다. 단파장 광원에서 방출되는 광의 세기 및 진동수를 통해 제1 패턴부(GP1)의 굴곡 주기 및 패턴 높이(GH)를 최적화할 수 있다. 일 실시예에 따른 표시 장치(10)는 발광 소자(ED)에서 방출된 광이 복수의 패턴부들에 의해 산란되어 출광 효율 및 측면 시인성이 개선될 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다. 도 17은 도 16의 B 부분의 확대도이다. 도 17은 제3 서브 화소(PX3)에 배치된 발광 소자(ED_R)와 제1 뱅크(BNL1_1)의 제1 패턴부(GP1_1)를 개략적으로 도시하고 있다.
도 16 및 도 17을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 각 서브 화소(PXn)마다 다른 발광 소자(ED; ED_B, ED_G, ED_R)를 포함하고, 각 발광 소자(ED)들은 서로 다른 중심 파장대역을 갖는 광을 방출할 수 있다. 그에 따라, 제1 뱅크(BNL1_1)의 경사진 측면에 형성된 제1 패턴부(GP1_1)는 패턴 높이(GH)가 달라질 수 있다.
표시 장치(10_1)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서 각각 다른 색의 광을 방출하는 발광 소자(ED; ED_B, ED_G, ED_R)들이 배치될 수 있다. 예를 들어, 제1 서브 화소(PX1)는 청색의 광을 방출하는 제1 발광 소자(ED_B)가 배치되고, 제2 서브 화소(PX2)는 녹색의 광을 방출하는 제2 발광 소자(ED_G)가 배치되며, 제3 서브 화소(PX3)는 적색의 광을 방출하는 제3 발광 소자(ED_R)가 배치될 수 있다. 각 서브 화소(PXn)는 발광 소자(ED)에서 방출하는 광에 따라 서로 다른 색의 광이 출광될 수 있다.
상술한 바와 같이, 제1 뱅크(BNL1_1)의 제1 패턴부(GP1_1)는 광의 산란 효과를 향상시키기 위해 발광 소자(ED)에서 방출된 광의 파장(λ)에 따라 패턴 높이(GH)가 달라질 수 있다. 제1 발광 소자(ED_B)는 청색광을 방출하는 반면, 제3 발광 소자(ED_R)는 적색광을 방출할 수 있고, 제3 발광 소자(ED_R)가 방출하는 광의 파장(λ)이 다른 발광 소자(ED_B, ED_G)들보다 길 수 있다.
각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 종류에 무관하게, 제1 뱅크(BNL1_1)는 제3 발광 소자(ED_R)에서 방출된 광의 파장을 기준으로 제1 패턴부(GP1_1)의 패턴 높이(GH)가 조절될 수 있다. 일 실시예에 따르면, 각 서브 화소(PXn)에 배치된 복수의 제1 뱅크(BNL1_1)들은 제1 패턴부(GP1_1)의 패턴 높이(GH)가 제3 발광 소자(ED_R)에서 방출된 광이 갖는 파장의 절반(λ/2) 이상일 수 있다. 몇몇 실시예에서, 제1 발광 소자(ED_B)는 중심 파장대역이 450nm 내지 492nm의 범위를 갖는 광을 방출하고, 제2 발광 소자(ED_G)는 중심 파장대역이 490nm 내지 577nm의 범위를 갖는 광을 방출하고, 제3 발광 소자(ED_R)는 중심 파장대역이 600nm 내지 780nm의 범위를 갖는 광을 방출할 수 있다. 그에 따라, 제1 패턴부(GP1_1)의 패턴 높이(GH)는 390nm 이상일 수 있다.
제1 패턴부(GP1_1)의 패턴 높이(GH)는 발광 소자(ED)에서 방출된 광이 갖는 파장의 절반(λ/2) 이상일 때 산란 효과가 극대화될 수 있다. 각 서브 화소(PXn)마다 다른 종류의 발광 소자(ED)를 포함하는 실시예에서, 제1 뱅크(BNL1_1)의 제1 패턴부(GP1_1)는 방출하는 광의 파장이 가장 긴 발광 소자(ED)인 제3 발광 소자(ED_R)를 기준으로 패턴 높이(GH)가 조절될 수 있다. 일 실시예에 따른 표시 장치(10_1)는 각 서브 화소(PXn)마다 다른 발광 소자(ED)를 포함하되, 제1 뱅크(BNL1_1)의 제1 패턴부(GP1_1)가 갖는 패턴 높이(GH)를 조절하여 광의 산란 효과를 향상시킬 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소의 단면도이다. 도 19는 도 18의 C 부분 및 D 부분의 확대도이다. 도 19는 제1 서브 화소(PX1) 및 제3 서브 화소(PX3)에 배치된 발광 소자(ED_B, ED_R)와 제1 뱅크(BNL1_2)의 제1 패턴부(GP1_2)들을 개략적으로 도시하고 있다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 각 서브 화소(PXn)에 배치된 제1 뱅크(BNL1_2)들이 발광 소자(ED)에서 방출된 광의 중심 파장대역에 따라 제1 패턴부(GP1_2)의 패턴 높이(GH)가 서로 다를 수 있다. 상술한 바와 같이, 표시 장치(10_2)는 각 서브 화소(PXn)마다 다른 파장의 광을 방출하는 발광 소자(ED; ED_B, ED_G, ED_R)을 포함할 수 있고, 그에 따라 각 서브 화소(PXn)의 제1 뱅크(BNL1)는 제1 패턴부(GP1)의 패턴 높이(GH)가 서로 다를 수 있다.
제1 서브 화소(PX1)와 제3 서브 화소(PX3)를 예시하여 설명하면, 제1 서브 화소(PX1)에 배치된 제1 발광 소자(ED_B)는 청색광을 방출할 수 있고, 제3 서브 화소(PX3)에 배치된 제3 발광 소자(ED_R)는 적색광을 방출할 수 있다. 제1 서브 화소(PX1)의 제1 뱅크(BNL1_B)는 제1 패턴부(GP1_B)의 패턴 높이(GH_B)가 제3 서브 화소(PX3)에 배치된 제1 뱅크(BNL1_R)의 제1 패턴부(GP1_R)가 갖는 패턴 높이(GH_R)보다 작을 수 있다. 도면으로 도시하지 않았으나, 제2 서브 화소(PX2)의 제1 뱅크(BNL1)는 제1 패턴부(GP1)의 패턴 높이(GH)가 제1 서브 화소(PX1)의 제1 패턴부(GP1_B)보다 크되 제3 서브 화소(PX3)의 제1 패턴부(GP1_R)보다 작을 수 있다.
예시적인 실시예에서, 제1 서브 화소(PX1)에 배치된 제1 뱅크(BNL1_B)의 제1 패턴부(GP1_B)는 패턴 높이(GH_B)가 246nm 이상이고, 제2 서브 화소(PX2)에 배치된 제1 뱅크(BNL1)의 제1 패턴부(GP1)는 패턴 높이(GH)가 288nm 이상이며, 제3 서브 화소(PX3)에 배치된 제1 뱅크(BNL1_R)의 제1 패턴부(GP1_R)는 패턴 높이(GH_R)가 390nm 이상일 수 있다. 표시 장치(10_2)는 각 서브 화소(PXn)마다 다른 종류의 발광 소자(ED)들 및 제1 뱅크(BNL1_2)들이 배치되어 해당 서브 화소(PXn)에 맞춰 광 산란 효과가 향상될 수 있다.
도 20은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 20을 참조하면, 일 실시예에 따른 표시 장치(10_3)는 비아층(VIA)과 제1 뱅크(BNL1_3)가 일체화될 수 있다. 상술한 바와 같이, 비아층(VIA)과 제1 뱅크(BNL1_3)는 동일한 재료를 포함하여 이들은 일체화되어 하나의 층으로 형성될 수 있다. 비아층(VIA)은 제1 뱅크(BNL1_3)와 일체화되어 생략되고, 제1 뱅크(BNL1_3)는 제4 도전층 및 제2 층간 절연층(IL2) 상에 직접 배치될 수 있다.
제1 뱅크(BNL1_3)는 제4 도전층 상에 배치되어 상면 일부가 부분적으로 함몰된 형상을 가질 수 있다. 제1 뱅크(BNL1_3)의 함몰된 부분은 측면이 경사진 형상을 가질 수 있고, 제1 뱅크(BNL1_3)는 상기 경사진 측면 상에 배치된 제1 패턴부(GP1)들을 포함할 수 있다. 제1 뱅크(BNL1_3)의 제1 패턴부(GP1)들은 함몰된 부분의 양 측면 상에 각각 배치될 수 있다.
복수의 전극(RME1, RME2)들은 제1 뱅크(BNL1_3) 상에 배치되되 제1 뱅크(BNL1_3)의 함몰된 부분 내에서 서로 이격되어 배치될 수 있다. 제1 전극(RME1)은 제1 뱅크(BNL1_3)의 제1 패턴부(GP1) 중 어느 하나를 덮도록 배치되고, 제2 전극(RME2)은 제1 뱅크(BNL1_3)의 다른 제1 패턴부(GP1)를 덮도록 배치될 수 있다. 본 실시예는 비아층(VIA)이 제1 뱅크(BNL1_3)와 일체화된 점에서 차이가 있다. 그 외, 다른 내용은 상술한 바와 동일하다.
도 21은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 21을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 제1 절연층(PAS1_4)이 제1 뱅크(BNL1) 및 비아층(VIA) 상에 전면적으로 배치될 수 있다. 표시 장치(10_4)는 제1 절연층(PAS1)이 제1 뱅크(BNL1)와 제2 뱅크(BNL2) 사이에도 배치되며, 제2 뱅크(BNL2) 하부의 전극(RME1, RME2)들도 덮을 수 있다. 제1 절연층(PAS1)은 제2 뱅크(BNL2)와 비아층(VIA) 사이에도 배치되므로, 제1 전극(RME1)과 제2 전극(RME2) 중 제2 뱅크(BNL2)의 하부에 배치된 부분은 제1 절연층(PAS1_4)에 의해 덮일 수 있다. 제1 절연층(PAS1_4)이 더 넓은 면적에 배치됨에 따라, 접촉 전극(CNE1, CNE2)과 제1 절연층(PAS1_4) 사이의 계면이 더 많아지고, 발광 소자(ED)에서 방출된 광들의 측면 산란 효과가 더 향상될 수 있다.
도 22는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 23은 도 22의 Q4-Q4'선을 따라 자른 단면도이다. 도 24는 도 22의 Q5-Q5'선을 따라 자른 단면도이다. 도 23에서는 발광 영역(EMA)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고, 도 24에서는 복수의 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고 있다.
도 22 내지 도 24를 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제1 절연층(PAS1_5)이 서브 영역(SA)에서 전극(RME1, RME2)들의 상면 일부를 노출하는 복수의 컨택부(CT1, CT2)들을 포함할 수 있다. 도 21의 실시예와 달리, 표시 장치(10_5)는 전극(RME1, RME2)의 상면이 노출되는 부분은 발광 소자(ED)들이 배치되는 영역과 제1 방향(DR1)으로 이격되어 형성될 수 있다. 표시 장치(10_5)는 발광 영역(EMA)에서는 제1 절연층(PAS1_5)이 전극(RME1, RME2)들의 상면을 덮도록 배치되고, 서브 영역(SA)에서 전극(RME1, RME2)들의 상면 일부를 노출하는 컨택부(CT1, CT2)를 포함할 수 있다.
복수의 접촉 전극(CNE1_5, CNE2_5)들은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 접촉 전극(CNE1_5, CNE2_5)들은 제1 절연층(PAS1_5) 중 서브 영역(SA) 내에 배치되어 전극(RME1, RME2)들의 상면 일부분을 노출하는 컨택부(CT1, CT2)들을 통해 전극(RME1, RME2) 중 적어도 어느 하나와 접촉할 수 있다. 접촉 전극(CNE1_5, CNE2_5) 중 발광 영역(EMA)에 배치된 부분은 발광 소자(ED)들과 접촉하고, 서브 영역(SA)에 배치된 부분은 컨택부(CT1, CT2)들을 통해 전극(RME1, RME21)들과 접촉할 수 있다. 복수의 접촉 전극(CNE1_1, CNE2_1)들은 일부분이 발광 영역(EMA)과 서브 영역(SA) 사이에 배치된 제2 뱅크(BNL2) 상에 배치될 수 있다.
제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)은 각각 제1 전극(RME1_5)과 제2 전극(RME2_5) 상에 배치될 수 있다. 제1 접촉 전극(CNE1_5)과 제2 접촉 전극(CNE2_5)은 각각 제1 방향(DR1)으로 연장된 형상을 갖고 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다. 제1 접촉 전극(CNE1_5)은 서브 영역(SA)에서 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉하고, 제2 접촉 전극(CNE2_5)은 서브 영역(SA)에서 제2 전극(RME2)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제2 전극(RME2_1)과 접촉할 수 있다.
이에 따라, 발광 소자(ED)에서 방출되어 접촉 전극(CNE1_5, CNE2_5)로 입사된 광들은 제1 절연층(PAS1)과 제3 절연층(PAS3) 사이에서 반사되면서 산란될 수 있다. 제1 절연층(PAS1)이 발광 영역(EMA)에서 전극(RME1, RME2)들을 일부 노출하는 경우, 접촉 전극(CNE1_5, CNE2_5) 내에서 진행하는 광들 중 일부는 전극(RME1, RME2)에서 반사될 수 있다. 반면, 본 실시예에 따른 표시 장치(10_5)는 제1 절연층(PAS1)이 발광 영역(EMA)에서 전극(RME1, RME2)들을 전면적으로 덮도록 배치되므로, 접촉 전극(CNE1_5, CNE2_5)과 제1 절연층(PAS1) 및 제3 절연층(PAS3)에 의한 산란 효과가 더욱 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
RME: 전극
ED: 발광 소자
CNE: 접촉 전극

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치되고 서로 이격된 복수의 제1 뱅크들;
    서로 다른 상기 제1 뱅크 상에 배치되고 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층; 및
    상기 제1 절연층 상에서 양 단부가 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고,
    복수의 상기 제1 뱅크들은 서로 이격되어 대향하는 경사진 측면 상에 복수의 요부들과 복수의 철부들을 포함하는 제1 패턴부를 포함하고,
    상기 제1 전극과 상기 제2 전극은 각각 상기 제1 패턴부 상에 배치되어 일 면에 상기 제1 패턴부에 대응한 패턴 형상을 갖는 제2 패턴부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극의 상기 제2 패턴부 상에 배치되어 일 면에 상기 제2 패턴부에 대응한 패턴 형상을 갖는 복수의 제3 패턴부들을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극 상에 배치되어 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함하고,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제3 패턴부 상에 배치되어 일 면에 상기 제3 패턴부에 대응한 패턴 형상을 갖는 제4 패턴부를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 절연층의 굴절률은 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 굴절률보다 작은 표시 장치.
  5. 제3 항에 있어서,
    상기 발광 소자들 상에 배치된 제2 절연층, 및 상기 제2 절연층과 상기 제2 접촉 전극 상에 배치된 제3 절연층을 더 포함하고,
    상기 제1 접촉 전극은 상기 제3 절연층 상에 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 절연층은 상기 제2 접촉 전극의 상기 제4 패턴부 상에 배치되어 일 면에 상기 제4 패턴부에 대응한 패턴 형상을 갖는 제5 패턴부를 포함하고,
    상기 제3 절연층의 굴절률은 상기 제2 접촉 전극의 굴절률보다 작은 표시 장치.
  7. 제5 항에 있어서,
    상기 제3 절연층 및 상기 제1 접촉 전극 상에 배치된 제4 절연층을 더 포함하고,
    상기 제4 절연층의 굴절률은 상기 제1 접촉 전극의 굴절률보다 작은 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 패턴부의 상기 요부와 상기 철부는 각각 외면이 곡률진 형상을 갖는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 뱅크의 상기 제1 패턴부는 복수의 상기 요부들의 최하단부를 연결한 연장선과 복수의 상기 철부들의 최상단부를 연결한 연장선 사이의 수직 거리인 패턴 높이가 상기 발광 소자에서 방출된 광이 갖는 파장의 절반 이상인 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 기판과 상기 제1 뱅크들 사이에 배치된 비아층을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 뱅크들 상에 배치되어 상기 복수의 발광 소자들이 배치된 발광 영역을 둘러싸는 제2 뱅크를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 뱅크는 상기 발광 영역과 이격되고 상기 발광 소자들이 배치되지 않는 서브 영역을 둘러싸도록 배치되고,
    상기 제1 절연층은 상기 발광 영역 내에서 상기 제1 전극과 상기 제2 전극, 및 상기 제1 뱅크들을 덮도록 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 절연층은 상기 서브 영역에서 상기 제1 전극의 상면 일부를 노출하는 제1 컨택부, 및 상기 서브 영역에서 상기 제2 전극의 상면 일부를 노출하는 제2 컨택부를 포함하고,
    상기 제1 전극 상에 배치되어 상기 발광 소자들의 일 단부 및 상기 제1 컨택부를 통해 노출된 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 발광 소자들의 타 단부 및 상기 제2 컨택부를 통해 노출된 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  14. 발광 영역을 포함하고 일 방향으로 배열된 복수의 서브 화소들;
    상기 일 방향으로 이웃한 상기 서브 화소들에 걸쳐 배치되고, 상기 발광 영역에서 상기 일 방향으로 이격된 복수의 제1 뱅크들;
    상기 서브 화소의 상기 발광 영역에서 서로 다른 상기 제1 뱅크 상에 배치되고 상기 일 방향으로 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층; 및
    상기 제1 절연층 상에서 양 단부가 상기 제1 전극 및 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고,
    복수의 상기 제1 뱅크들은 서로 이격되어 대향하는 경사진 측면 상에 복수의 요부들과 복수의 철부들을 포함하는 제1 패턴부를 포함하고,
    상기 제1 뱅크의 상기 제1 패턴부는 복수의 상기 요부들의 최하단부를 연결한 연장선과 복수의 상기 철부들의 최상단부를 연결한 연장선 사이의 수직 거리인 패턴 높이가 상기 발광 소자에서 방출된 광이 갖는 파장의 절반 이상인 표시 장치.
  15. 제14 항에 있어서,
    상기 서브 화소는 제1 색의 광을 방출하는 제1 발광 소자들이 배치된 제1 서브 화소, 및 상기 제1 색과 다른 제2 색의 광을 방출하는 제2 발광 소자들이 배치된 제2 서브 화소를 포함하고,
    상기 제1 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 상기 제2 색의 광이 갖는 파장의 절반 이상인 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 상기 제1 색의 광이 갖는 파장의 절반 이상인 표시 장치.
  17. 제15 항에 있어서,
    상기 서브 화소는 상기 제1 색 및 상기 제2 색과 다른 제3 색의 광을 방출하는 제3 발광 소자들이 배치된 제3 서브 화소를 더 포함하고,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 상기 제3 색의 광이 갖는 파장의 절반 이상인 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소에 배치된 상기 제1 패턴부의 패턴 높이는 390nm 이상인 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 상기 제1 패턴부 상에 배치되어 일 면에 상기 제1 패턴부에 대응한 패턴 형상을 갖는 제2 패턴부를 포함하고,
    상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극의 상기 제2 패턴부 상에 배치되어 일 면에 상기 제2 패턴부에 대응한 패턴 형상을 갖는 복수의 제3 패턴부들을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극 상에 배치되어 상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 전극 상에 배치되어 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함하고,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 각각 상기 제3 패턴부 상에 배치되어 일 면에 상기 제3 패턴부에 대응한 패턴 형상을 갖는 제4 패턴부를 포함하고,
    상기 제1 절연층의 굴절률은 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 굴절률보다 작은 표시 장치.
KR1020200143395A 2020-10-30 2020-10-30 표시 장치 KR20220058761A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200143395A KR20220058761A (ko) 2020-10-30 2020-10-30 표시 장치
US17/471,679 US20220140000A1 (en) 2020-10-30 2021-09-10 Display device
CN202111264223.5A CN114447016A (zh) 2020-10-30 2021-10-28 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200143395A KR20220058761A (ko) 2020-10-30 2020-10-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220058761A true KR20220058761A (ko) 2022-05-10

Family

ID=81362750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200143395A KR20220058761A (ko) 2020-10-30 2020-10-30 표시 장치

Country Status (3)

Country Link
US (1) US20220140000A1 (ko)
KR (1) KR20220058761A (ko)
CN (1) CN114447016A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220069186A (ko) * 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220140000A1 (en) 2022-05-05
CN114447016A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20220021949A (ko) 표시 장치
KR20220025986A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
KR20220058761A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220077287A (ko) 표시 장치
KR20220100746A (ko) 표시 장치
KR20220021947A (ko) 표시 장치
US20220102585A1 (en) Display device
KR20220118571A (ko) 표시 장치
KR20220062150A (ko) 표시 장치
KR20230142010A (ko) 표시 장치
KR20220034267A (ko) 표시 장치
KR20230155039A (ko) 표시 장치
KR20230142012A (ko) 표시 장치
KR20220054480A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220130286A (ko) 표시 장치 및 이의 제조 방법
KR20220058756A (ko) 표시 장치
KR20220034945A (ko) 표시 장치
KR20220083901A (ko) 표시 장치
KR20230132030A (ko) 표시 장치 및 이의 제조 방법
KR20230132031A (ko) 표시 장치 및 이의 제조 방법
KR20240032241A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination