KR20220069186A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220069186A
KR20220069186A KR1020200155893A KR20200155893A KR20220069186A KR 20220069186 A KR20220069186 A KR 20220069186A KR 1020200155893 A KR1020200155893 A KR 1020200155893A KR 20200155893 A KR20200155893 A KR 20200155893A KR 20220069186 A KR20220069186 A KR 20220069186A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
protrusion
emitting device
concave
Prior art date
Application number
KR1020200155893A
Other languages
English (en)
Inventor
박문수
김동우
박종환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200155893A priority Critical patent/KR20220069186A/ko
Priority to US17/444,460 priority patent/US20220158035A1/en
Priority to CN202111255120.2A priority patent/CN114520245A/zh
Publication of KR20220069186A publication Critical patent/KR20220069186A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 베이스층; 상기 베이스층 위에서 제1 방향을 따라 연장하며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하도록 위치하는 제1 전극 및 제2 전극; 및 상기 제1 전극과 적어도 일부 중첩하고, 상기 제2 전극과 적어도 일부 중첩하는 발광 소자들을 포함하고, 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 발광 소자들 각각의 적어도 일부가 위치하는 요철부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 발광 소자들의 정렬도가 우수한 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 베이스층; 상기 베이스층 위에서 제1 방향을 따라 연장하며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하도록 위치하는 제1 전극 및 제2 전극; 및 상기 제1 전극과 적어도 일부 중첩하고, 상기 제2 전극과 적어도 일부 중첩하는 발광 소자들을 포함하고, 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 발광 소자들 각각의 적어도 일부가 위치하는 요철부를 포함한다.
상기 요철부는 복수의 오목부 및 복수의 볼록부를 포함할 수 있다.
상기 복수의 오목부 및 상기 복수의 볼록부는 상기 제1 방향을 따라 교호적으로 배열될 수 있다.
상기 인접하는 두 개의 볼록부 사이에는 적어도 하나의 발광 소자가 위치할 수 있다.
상기 발광 소자는, 상기 제1 전극과 적어도 일부 중첩하여, 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 적어도 일부 중첩하여, 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함할 수 있다.
상기 요철부는 상기 발광 소자의 제1 단부 및 상기 발광 소자의 제2 단부와 적어도 일부 중첩할 수 있다.
상기 요철부는 복수의 볼록부 및 상기 복수의 볼록부 중 인접하는 두 개의 볼록부 사이에 위치하는 적어도 하나의 평탄부를 포함할 수 있다.
상기 볼록부 및 상기 평탄부는 상기 제1 방향을 따라, 교호적으로 배열될 수 있다.
상기 적어도 하나의 평탄부 위에는 적어도 하나의 발광 소자가 위치할 수 있다.
상기 발광 소자는, 상기 제1 전극과 적어도 일부 중첩하여, 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 적어도 일부 중첩하여, 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함하고, 상기 평탄부는 상기 발광 소자의 제1 단부 및 상기 발광 소자의 제2 단부와 적어도 일부 중첩할 수 있다.
일 실시예에 따른 표시 장치는 베이스층; 상기 베이스층 위에서 제1 방향을 따라 연장하며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하도록 위치하는 제1 전극 및 제2 전극; 및 상기 제1 전극과 적어도 일부 중첩하고, 상기 제2 전극과 적어도 일부 중첩하는 발광 소자들을 포함하고, 상기 제1 방향 및 상기 제2 방향과 나란한 평면상에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 제2 방향으로 일부 돌출된 돌출부를 포함하고, 상기 제1 방향 및 상기 제2 방향과 수직인 단면상에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 발광 소자들 각각의 적어도 일부가 위치하는 요철부를 포함한다.
상기 돌출부는, 상기 제1 전극으로부터 상기 제2 전극을 향하여 상기 제2 방향을 따라 돌출되고, 상기 제1 방향을 따라 서로 이격되어 위치하는 복수의 제1 돌출부를 포함할 수 있다.
상기 돌출부는, 상기 제2 전극으로부터 상기 제1 전극을 향하여 상기 제2 방향을 따라 돌출되고, 상기 제1 방향을 따라 서로 이격되어 위치하는 복수의 제2 돌출부를 포함할 수 있다.
상기 제1 돌출부와 상기 제2 돌출부는 상기 제2 방향을 따라 서로 이격하고, 서로 마주보게 위치할 수 있다.
상기 제1 돌출부와 상기 제2 돌출부는 상기 제2 방향을 따라 서로 이격하고, 서로 엇갈리게 위치할 수 있다.
상기 제1 돌출부는 상기 요철부를 포함하고, 상기 요철부는 복수의 오목부 및 복수의 볼록부를 포함할 수 있다.
상기 제2 돌출부는 상기 요철부를 포함하고, 상기 요철부는 복수의 오목부 및 복수의 볼록부를 포함할 수 있다.
상기 제1 돌출부는 상기 요철부를 포함하고, 상기 요철부는 복수의 볼록부 및 상기 복수의 볼록부 중 인접하는 두 개의 볼록부 사이에 위치하는 적어도 하나의 평탄부를 포함할 수 있다.
상기 제2 돌출부는 상기 요철부를 포함하고, 상기 요철부는 상기 복수의 볼록부 및 상기 복수의 볼록부 중 인접하는 두 개의 볼록부 사이에 위치하는 적어도 하나의 평탄부를 포함할 수 있다.
상기 발광 소자는, 상기 제1 전극과 적어도 일부 중첩하여, 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 적어도 일부 중첩하여, 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함하며, 상기 제1 돌출부는 상기 발광 소자의 제1 단부와 적어도 일부 중첩하고, 상기 제2 돌출부는 상기 발광 소자의 제2 단부와 적어도 일부 중첩할 수 있다.
일 실시예에 따르면, 요철부 및/또는 돌출부를 포함하는 제1 전극 및/또는 제2 전극을 이용하여 발광 소자들을 정렬함에 따라, 발광 소자들의 정렬도가 우수한 표시 장치를 제공할 수 있다.
일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 도시한 사시도이다.
도 3은 일 실시예에 따른 표시 장치의 일 예를 나타낸 평면도이다.
도 4는 일 실시예에 따른 표시 장치의 한 화소에 포함되는 구성 요소들의 전기적 연결 관계를 도시한 회로도이다.
도 5는 도 1의 발광 소자가 정렬된 일 예를 개략적으로 도시한 평면도이다.
도 6은 일 실시예에 따른 표시 장치의 일 예를 개략적으로 도시한 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 평면도이다.
도 8은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 사시도이다.
도 9는 도 7의 IX-IX'선을 따라 자른 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 평면도이다.
도 11은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 사시도이다.
도 12는 도 10의 XII-XII'선을 따라 자른 단면도이다.
도 13은 일 실시예에 따른 표시 장치의 일 예를 개략적으로 도시한 평면도이다.
도 14는 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 사시도이다.
도 15는 도 13의 XIV-XIV'선을 따라 자른 단면도이다.
도 16 내지 도 18은 일 실시예에 따른 표시 장치의 일 예를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 가로 방향은 제1 방향(DR1)으로 표시하였고, 가로 방향에 수직인 세로 방향은 제2 방향(DR2)으로 표시하였으며, 제1 방향(DR1) 및 제2 방향(DR2)에 수직인 방향은 제3 방향(DR3)으로 표시하였다. 또한, 제1 방향(DR1) 및 제2 방향(DR2)은 평면상의 방향을 의미하고, 제3 방향(DR3)은 단면상의 방향을 의미한다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 도시한 사시도이다.
도 1 및 도 2에서는 기둥 형상의 발광 소자를 도시하였으나, 본 발명에 의한 발광 소자의 종류 및/또는 형상은 이에 한정되지 않는다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치에 포함되는 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 및 제1 반도체층(11)과 제2 반도체층(13) 사이에 위치하는 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상, 즉, 원 기둥 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 반도체층(11) 및 제2 반도체층(13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 반도체층(11) 및 제2 반도체층(13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비(aspect ratio)가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 발광 소자(LD)는 길이(L) 방향으로 짧은(즉, 종횡비가 1보다 작은) 로드 형상 또는 바 형상 등을 가질 수도 있다. 또한, 다른 실시예에 따라, 발광 소자(LD)는 길이(L)와 직경(D)이 동일한 로드 형상 또는 바 형상 등을 가질 수도 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 일례로, 발광 소자(LD)의 길이(L)는 약 100 nm 내지 10 ㎛ 일 수 있고, 발광 소자(LD)의 직경(D)은 약 2 ㎛ 내지 6 ㎛ 일 수 있으며, 발광 소자(LD)의 종횡비는 약 1.2 내지 약 100 사이의 범위일 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
상술한 실시예에서는, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(Tensile Strain Barrier Reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연막(14)을 더 포함할 수 있다. 절연막(14)은 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 반도체층(11) 및 제2 반도체층(13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연막(14)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(14)은 길이(L) 방향에서 발광 소자(LD)의 양단에 위치한 제1 반도체층(11) 및 제2 반도체층(13) 각각의 일단, 일 예로 원기둥의 두 밑면(발광 소자(LD)의 상부면 및 하부면)을 커버하지 않고 노출할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 절연막(14) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극을 추가적으로 포함할 수 있다.
도 2에 도시된, 발광 소자(LD)의 일단 측면에 배치되는 전극(15)은 오믹(Ohmic) 컨택 전극 또는 쇼트키(Schottky) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 전극(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연막(14)은 전극(15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연막(14)은 전극(15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연막(14)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극(15)의 적어도 일 영역을 노출할 수 있다. 실시예에 따라, 발광 소자(LD)의 단부에는 절연막(14)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연막(14)이 제공되면, 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연막(14)이 형성되면, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자(LD)들을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 발광 소자(LD)들이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
발광 소자(LD)는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 장치의 각 화소 영역에 적어도 하나의 발광 소자(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 발광 소자(LD)들을 배치하고, 발광 소자(LD)들을 이용하여 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
이하에서는, 도 3을 참조하여 화소를 포함하는 표시 장치에 관하여 살펴본다.
도 3은 일 실시예에 따른 표시 장치의 일 예를 나타낸 평면도이다.
도 3은 도 1 및 도 2에서 설명한 발광 소자(LD)를 광원으로써 이용할 수 있는 표시 장치의 일 예로써, 표시 장치의 화소(PXL)들은 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
도 3을 참조하면, 일 실시예에 따른 표시 장치는 베이스층(BSL) 및 베이스층(BSL) 상에 배치된 복수의 화소(PXL)를 포함할 수 있다.
구체적으로, 표시 장치 및 이를 형성하기 위한 베이스층(BSL)은 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함한다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 베젤(Bezel) 영역일 수 있다.
베이스층(BSL)은 표시 장치의 베이스 부재를 구성할 수 있다. 실시예에 따라, 베이스층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다. 또한, 베이스층(BSL)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
표시 영역(DA)은 표시 장치의 일면에 위치할 수 있다. 일 예로, 표시 영역(DA)은 표시 장치의 전면에 위치할 수 있고, 이 외에도 표시 장치의 측면, 배면에 추가적으로 위치할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 영역(DA)의 주변에 위치하고, 표시 영역(DA)의 화소(PXL)들에 연결되는 배선들, 패드들, 구동 회로 등을 선택적으로 포함할 수 있다.
설명의 편의를 위해, 도 3에서는 하나의 화소(PXL)만이 도시되었으나, 실질적으로 복수의 화소(PXL)가 표시 영역(DA)에 분산되어 배치될 수 있다. 일 예로, 화소(PXL)들은 매트릭스, 스트라이프 또는 펜타일 배열 구조로 표시 영역(DA)에 배치될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다.
이하에서는, 도 4를 참조하여, 일 실시예에 따른 표시 장치의 한 화소의 연결 관계를 살펴본다.
도 4는 일 실시예에 따른 표시 장치의 한 화소에 포함되는 구성 요소들의 전기적 연결 관계를 도시한 회로도이다.
도 4를 참조하면, 하나의 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
발광 유닛(EMU)은 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자(LD)들을 포함한다.
구체적으로, 발광 유닛(EMU)은 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 연결된 제1 전극(EL1)과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 전극(EL2)과, 제1 및 제2 전극(EL1, EL2)들 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자(LD)를 포함할 수 있다. 일 실시예에서, 제1 전극(EL1)은 애노드(anode)일 수 있고, 제2 전극(EL2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자(LD)들 각각은, 제1 전극(EL1)을 통해 제1 구동 전원(VDD)에 연결되는 일 단부 및 제2 전극(EL2)을 통해 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다.
제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자(LD)들의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 전극(EL1)과 제2 전극(EL2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 각각의 유효 광원을 구성하는 발광 소자(LD)들 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자(LD)들과 함께 제1 및 제2 전극들(EL1, EL2) 사이에 병렬로 연결되되, 발광 소자(LD)들과는 반대 방향으로 제1 및 제2 전극(EL1, EL2) 사이에 연결된다. 이러한 역방향 발광 소자(LDr)는 제1 및 제2 전극들(EL1, EL2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
발광 유닛(EMU)의 발광 소자(LD)들은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자(LD)들 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속된다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되는 경우, 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 표시 영역(DA)의 i번째 제어 라인(CLi) 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1~T3)과 스토리지 커패시터(Cst)를 포함한다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속되고, 제2 단자는 제1 전극(EL1)에 전기적으로 접속된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이에 따라, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 데이터 라인(Dj)에 접속되고, 제2 단자는 제1 노드(N1)에 접속된다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 접속된다. 제2 트랜지스터(T2)는 스캔 라인(Si)으로부터 턴-온 전압의 스캔 신호(하이 레벨)가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 센싱 라인(SENj) 사이에 접속된다. 구체적으로, 제3 트랜지스터(T3)의 제1 단자는 제1 트랜지스터(T1)의 제1 단자에 접속되고, 제3 트랜지스터(T3)의 제2 단자는 센싱 라인(SENj)에 접속된다. 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 제어 라인(CLi)으로 공급되는 게이트-온 전압의 제어 신호(하이 레벨)에 의해 턴-온되어 센싱 라인(SENj)과 제1 트랜지스터(T1)를 전기적으로 연결한다. 센싱 기간은 표시 영역(DA)에 배치된 화소(PXL)들 각각의 특성 정보(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)를 추출하는 기간일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 접속되고, 다른 전극은 제1 트랜지스터(T1)의 제2 단자에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압과 제1 트랜지스터(T1)의 제2 단자의 전압 차에 해당하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
도 4에서는 제1 내지 제3 트랜지스터들(T1~T3)이 모두 N타입 트랜지스터들인 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 제1 내지 제3 트랜지스터들(T1~T3) 중 적어도 하나는 P타입 트랜지스터로 변경될 수도 있다.
또한, 도 4에서는 발광 유닛(EMU)이 화소 회로(PXC)와 제2 구동 전원(VSS)의 사이에 접속되는 실시예를 개시하였으나, 발광 유닛(EMU)은 제1 구동 전원(VDD)과 화소 회로(PXC)의 사이에 접속될 수도 있다.
또한, 도 4에서는 각각의 발광 유닛(EMU)을 구성하는 발광 소자(LD)들이 모두 병렬로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자(LD)들을 포함하는 적어도 하나의 직렬 단을 포함하도록 구성될 수도 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
이하에서는 도 5 및 도 6을 참조하여, 전술한 발광 소자의 배치 구조에 대하여 살펴본다.
도 5는 도 1의 발광 소자가 정렬된 일 예를 개략적으로 도시한 평면도이고, 도 6은 일 실시예에 따른 표시 장치의 일 예를 개략적으로 도시한 단면도이다.
도 5에 도시된 평면도는 도 3의 표시 영역(DA)의 일 부분을 도시한 것이며, 실시예에 따라, 도 3의 표시 영역(DA)은 한 화소(PXL)를 나타내는 영역(또는 한 화소(PXL)가 배치되는 화소 영역)일 수 있다.
도 5를 참조하면, 일 실시예에 따른 표시 장치는 제1 전극(EL1), 제2 전극(EL2), 및 복수의 발광 소자(LD)를 포함할 수 있다. 일 실시예에서, 발광 소자(LD)는 각각 다이오드 소자일 수 있다. 예를 들면, 발광 소자(LD)의 일 단의 전극은 애노드(AE)이고, 타 단의 전극은 캐소드(CE)일 수 있다.
제1 전극(EL1) 및 제2 전극(EL2)은 소정의 절연층(INS) 상에 배치된다. 절연층(INS) 하부에는 화소 회로들, 일 예로, 화소(PXL) 구동을 위한 배선들이 형성 및 배치될 수 있다. 화소 회로들은 절연층(INS)을 관통하는 컨택홀을 통해 제1 전극(EL1) 또는 제2 전극(EL2)에 전기적으로 연결될 수 있다. 제1 및 제2 전극들(EL1, EL2)은 발광 소자(LD)들의 정렬 이후 발광 소자(LD)들을 구동하는 구동 전극으로 활용될 수 있다. 또한, 제1 전극(EL1)(또는, 제1 정렬 전극) 및 제2 전극(EL2)(또는, 제2 정렬 전극)은 각 화소(PXL)에서 발광 소자(LD)들을 정렬하기 위한 정렬 전극으로 활용될 수 있다.
제1 전극(EL1)과 제2 전극(EL2)은 서로 이격하여 배치될 수 있다. 일 실시예에서, 제1 전극(EL1)에는 고전위인 제1 구동 전원(도 4의 VDD)의 전압이 공급되고, 제2 전극(EL2)에는 저전위인 제2 구동 전원(도 4의 VSS)의 전압이 공급될 수 있다.
일 실시예에서, 제1 전극(EL1) 및 제2 전극(EL2)이 배치된 영역(예를 들면, 발광 영역) 사이에는 발광 소자(LD)가 제공될 수 있다. 예를 들면, 발광 소자(LD)는 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 방식 등을 이용해 제1 전극(EL1) 및 제2 전극(EL2) 상에 공급될 수 있다.
확률 분포(예를 들어, 가우시안 확률 분포)에 따라 발광 소자(LD)의 극성 방향은 랜덤하게 결정될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 발광 소자(LD)는 제1 극성 방향 발광 소자(LD1) 및 제2 극성 방향 발광 소자(LD2)를 포함할 수 있다. 발광 소자(LD)는 랜덤하게 정렬하며, 화소(PXL)마다 제1 극성 발광 소자(LD1)와 제2 극성 발광 소자(LD2)의 비율은 다를 수 있다.
이하에서, 발광 소자(LD)가 배치되는 절연층(INS) 및 구동 회로층(PCL)에 관하여 상세히 살펴본다.
도 6을 참조하면, 일 실시예에 따른 화소(PXL) 및 이를 포함하는 표시 장치는 베이스층(BSL), 베이스층(BSL)의 일면 상에 위치하는 구동 회로층(PCL) 및 표시 소자층(DPL)을 포함할 수 있다. 또한, 전술한 도 3의 표시 영역(DA)은 베이스층(BSL)의 일면 상에 배치된 구동 회로층(PCL)과 구동 회로층(PCL) 상에 배치된 표시 소자층(DPL)을 포함할 수 있다. 다만, 실시예에 따라 베이스층(BSL) 상에서의 구동 회로층(PCL)과 표시 소자층(DPL)의 상호 위치는 달라질 수 있다.
구동 회로층(PCL)은 적어도 하나의 트랜지스터, 스토리지 커패시터 및 이에 연결되는 복수의 배선들을 포함한다. 또한, 구동 회로층(PCL)은 베이스층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및/또는 패시베이션층(PSV)을 포함한다.
베이스층(BSL)의 전면에 위치하는 버퍼층(BFL)은 무기 절연 물질을 포함할 수 있다. 버퍼층(BFL)은 트랜지스터, 커패시터 등에 불순물이 확산되는 것을 방지할 수 있다.
버퍼층(BFL) 위에는 반도체층이 위치한다. 반도체층은 제1 및 제2 트랜지스터(T1, T2)의 제1 및 제2 액티브층(ACT1, ACT2)을 포함한다. 제1 액티브층(ACT1)은 후술하는 제1 게이트 전극(G1)과 중첩되는 채널 영역과, 채널 영역의 양측에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 제2 액티브층(ACT2)은 후술하는 제2 게이트 전극(G2)과 중첩하는 채널 영역과, 채널 영역의 양측에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 제1 및 제2 액티브층(ACT1, ACT2)은 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체 등으로 이루어질 수 있다.
반도체층 위에는 게이트 절연층(GI)이 위치한다. 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함하는 무기 물질을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 게이트 절연층(GI)은 유기 물질을 포함한 유기 절연층일 수도 있다.
게이트 절연층(GI) 위에는 게이트 도전체가 위치한다. 게이트 도전체는 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)을 포함한다. 제1 게이트 전극(G1)은 제1 액티브층(ACT1)의 채널 영역과 중첩하도록 위치할 수 있다. 제2 게이트 전극(G2)은 제2 액티브층(ACT2)의 채널 영역과 중첩하도록 위치할 수 있다. 게이트 도전체는 구동 회로층(PCL)에 포함된 복수의 트랜지스터 중 각 트랜지스터의 게이트 전극, 스토리지 커패시터의 일 전극, 게이트선 등을 더 포함할 수 있다.
게이트 도전체 위에는 층간 절연층(ILD)이 위치한다. 층간 절연층(ILD)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)에서 예시된 물질들 중 적어도 하나 이상을 포함할 수 있다. 일 예로, 층간 절연층(ILD)은 무기 재료를 포함한 무기 절연층일 수 있다.
층간 절연층(ILD) 위에는 제1 데이터 도전체가 위치한다. 제1 데이터 도전체는 제1 및 제2 트랜지스터(T1, T2)의 제1 전극(D1, D2) 및 제2 전극(S1, S2)을 포함한다. 제1 트랜지스터(T1)의 제1 전극(D1)은 제1 액티브층(ACT1)의 드레인 영역과 연결되는 드레인 전극일 수 있고, 제2 전극(S1)은 제1 액티브층(ACT1)의 소스 영역과 연결되는 소스 전극일 수 있다. 제2 트랜지스터(T2)의 제1 전극(D2)은 제2 액티브층(ACT2)의 드레인 영역과 연결되는 드레인 전극일 수 있고, 제2 전극(S2)은 제2 액티브층(ACT2)의 소스 영역과 연결되는 소스 전극일 수 있다. 또한, 제1 전극(D1, D2)이 제1 및 제2 트랜지스터(T1, T2)의 소스 전극일 수 있고, 제2 전극(S1, S2)이 드레인 전극일 수 있다.
제1 데이터 도전체는 구동 전압 배선(DVL)을 포함한다. 구동 전압 배선(DVL)은 도 4를 참고하여 설명한 제2 전원 라인(PL2)과 동일한 구성일 수 있다. 이에 따라, 제2 구동 전원(VSS)의 전압이 구동 전압 배선(DVL)으로 인가될 수 있다. 도면에 도시되지 않았으나, 구동 회로층(PCL)은 제1 구동 전원(VDD)에 연결된 제1 전원 라인을 더 포함할 수 있다. 제1 전원 라인은 표시 소자층(DPL)의 일부 구성, 일 예로, 제1 전극(EL1)과 전기적으로 연결되고, 구동 전압 배선(DVL)은 상기 표시 소자층(DPL)의 다른 구성, 일 예로, 제2 전극(EL2)과 전기적으로 연결될 수 있다.
본 실시예에서, 구동 전압 배선(DVL)이 제1 및 제2 트랜지스터(T1, T2)의 제1 전극(D1, D2) 및 제2 전극(S1, S2)과 동일한 층에 위치하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 구동 전압 배선(DVL)은 구동 회로층(PCL)에 구비된 도전층들 중 어느 하나의 도전층과 동일한 층에 위치할 수 있다.
제1 데이터 도전체는 복수의 트랜지스터 중 각 트랜지스터의 제1 전극 및 제2 전극을 더 포함할 수 있고, 스토리지 커패시터의 타 전극, 데이터선 등을 더 포함할 수 있다.
제1 데이터 도전체 위에는 패시베이션층(PSV)이 위치한다. 패시베이션층(PSV)은 적어도 하나의 유기 절연층을 포함하며 구동 회로층(PCL)의 표면을 실질적으로 평탄화할 수 있다. 패시베이션층(PSV)은 단일막 또는 다중막으로 구성될 수 있으며, 무기 절연 물질, 유기 절연 물질을 포함할 수 있다. 예를 들면, 패시베이션층(PSV)은 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein) 중 적어도 하나를 포함할 수 있다.
패시베이션층(PSV)을 포함한 구동 회로층(PCL) 위에는 표시 소자층(DPL)이 위치한다. 패시베이션층(PSV)의 제1 컨택홀(CH1)은 구동 회로층(PCL)의 제1 트랜지스터(T1)의 제1 전극(D1)과 표시 소자층(DPL)의 제1 전극(EL1)을 연결할 수 있다. 패시베이션층(PSV)의 제2 컨택홀(CH2)은 구동 회로층(PCL)의 구동 전압 배선(DVL)과 표시 소자층(DPL)의 제2 전극(EL2)을 연결할 수 있다. 이에 따라, 제1 전극(EL1)에 제1 구동 전원(VDD)의 전압을 인가시킬 수 있고, 제2 전극(EL2)에 제2 구동 전원(VSS)의 전압을 인가시킬 수 있다.
표시 소자층(DPL)은 화소(PXL)들의 발광 소자(LD) 및 발광 소자(LD)에 연결되는 전극들을 포함한다. 발광 소자(LD)는 질화물계 반도체를 성장시킨 구조로 이루어진 나노 스케일 내지 마이크로 스케일 정도로 작은 초소형의 무기 발광 다이오드일 수 있다.
표시 소자층(DPL)은 뱅크(BNK), 제1 전극(EL1), 제2 전극(EL2), 제1 절연층(INS1), 제2 절연층(INS2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2) 및 제3 절연층(INS3)을 포함한다.
뱅크(BNK)는 패시베이션층(PSV) 위에 위치한다. 뱅크(BNK)는 각각의 화소(PXL)에서 광이 방출되는 영역(예를 들면, 발광 영역)에 위치할 수 있다. 뱅크(BNK)는 발광 소자(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향(예를 들면, 각 화소(PXL)의 상부 방향, 제3 방향(DR3))으로 유도하도록 제1 전극(EL1) 및 제2 전극(EL2)의 일 부분 하부에 배치되어, 제1 전극(EL1) 및 제2 전극(EL2)의 일 부분을 상부 방향, 즉 제3 방향(DR3)으로 돌출시킬 수 있다. 뱅크(BNK)는 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 실시예에 따라, 뱅크(BNK)는 단일막의 유기 절연막 또는 단일막의 무기 절연막을 포함할 수 있으나, 이에 한정되지는 않는다.
제1 전극(EL1) 및 제2 전극(EL2)은 각각 뱅크(BNK) 위에 위치하고, 뱅크(BNK)의 형상에 대응하는 표면을 가진다. 제1 전극(EL1) 및 제2 전극(EL2)은 균일한 반사율을 갖는 재료를 포함할 수 있다. 이에 따라, 제1 전극(EL1) 및 제2 전극(EL2)에 의해 발광 소자(LD)에서 방출되는 광은 표시 장치의 화상 표시 방향(제3 방향(DR3))으로 진행될 수 있다.
제1 전극(EL1)은 패시베이션층(PSV)을 관통하는 제1 컨택홀(CH1)을 통해 제1 트랜지스터(T1)의 제1 전극(D1)과 전기적으로 연결될 수 있다. 제2 전극(EL2)은 패시베이션층(PSV)을 관통하는 제2 컨택홀(CH2)을 통해 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 전극(EL1)은 애노드(anode)일 수 있고, 제2 전극(EL2)은 캐소드(cathode)일 수 있다. 본 발명은 이에 한정되는 것이 아니고, 제1 전극(EL1)이 캐소드일 수 있고, 제2 전극(EL2)이 애노드일 수도 있다.
제1 절연층(INS1)은 제1 전극(EL1) 및 제2 전극(EL2) 각각과 패시베이션층(PSV) 사이에 위치한다. 제1 절연층(INS1)은 발광 소자(LD)와 패시베이션층(PSV) 사이의 공간을 메워 발광 소자(LD)를 안정적으로 지지할 수 있다. 제1 절연층(INS1)은 무기 절연막, 유기 절연막 중 적어도 하나의 물질을 포함할 수 있고, 단일막 또는 다중막으로 구성될 수 있다.
발광 소자(LD)는 제1 절연층(INS1) 위에 위치한다. 제1 전극(EL1) 및 제2 전극(EL2) 사이에는 적어도 하나의 발광 소자(LD)가 배치될 수 있다. 실시예에 따라, 제1 전극(EL1) 및 제2 전극(EL2) 사이에는 복수의 발광 소자(LD)들이 배치되고, 복수의 발광 소자(LD)들은 서로 병렬로 연결될 수 있다. 발광 소자(LD)의 배치는 도 5의 발광 소자(LD)들과 대응될 수 있다.
발광 소자(LD)들 각각은 소정 색의 광, 백색 광, 청색 광 중 어느 하나의 광을 출사할 수 있다. 일 실시예에서, 발광 소자(LD)들은 용액 내에 분사될 수 있는 형태로 마련되어 각각의 화소(PXL)에 투입될 수 있다.
용액이 분사된 후, 제1 전극(EL1) 및 제2 전극(EL2)에 소정의 정렬 전압(또는, 정렬 신호)을 인가하여, 제1 전극(EL1) 및 제2 전극(EL2) 사이에 발광 소자(LD)들을 정렬시킬 수 있다.
제1 전극(EL1) 및 제2 전극(EL2)에 정렬 전압(또는, 정렬 신호)이 인가되면, 제1 전극(EL1) 및 제2 전극(EL2)의 사이에 형성된 전계로 인해 발광 소자(LD)들의 자가 정렬이 유도될 수 있다.
또한, 발광 소자(LD)들의 정렬 시에, 제1 전극(EL1)과 제2 전극(EL2)에 인가되는 정렬 전압(또는, 정렬 신호)을 제어하거나 자기장을 형성함으로써, 제1 전극(EL1)과 제2 전극(EL2) 사이에서 발광 소자(LD)들이 상대적으로 편향되게 정렬되도록 할 수 있다. 예를 들면, 발광 소자(LD)의 제1 단부(EP1)는 제1 전극(EL1)을 향하고, 제2 단부(EP2)는 제2 전극(EL2)을 향하도록 정렬될 수 있다.
발광 소자(LD)를 정렬하는 공정에서, 제1 전극(EL1)과 제2 전극(EL2) 사이에 발광 소자(LD)가 일정하게 정렬되지 않으면, 단위 면적당 제공되는 발광 소자(LD)들의 밀도 불균일에 의해 표시 장치의 휘도가 감소하고, 표시 장치에 얼룩이 발생할 수 있다. 이에 따라, 일 실시예에 따른 표시 장치에서는 요철부 및/또는 돌출부를 가진 전극을 이용하여 발광 소자들을 정렬함에 따라, 발광 소자들의 정렬도가 우수한 표시 장치를 제공할 수 있다. 이러한 정렬 전극들의 형상에 대하여는 후술하는 도 7 이하에서 상세히 살펴본다.
일 실시예에서, 발광 소자(LD)는 전술한 도 1 내지 도 5의 발광 소자(LD)에 대응될 수 있다.
발광 소자(LD)의 일 부분 위에는 제2 절연층(INS2)이 위치한다. 제2 절연층(INS2)은 발광 소자(LD)들 각각의 상면 일부를 커버하며, 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)를 노출할 수 있다. 제2 절연층(INS2)은 발광 소자(LD)를 안정적으로 고정시킬 수 있다. 제2 절연층(INS2) 형성 이전에 제1 절연층(INS1)과 발광 소자(LD)의 사이에 빈 공간이 존재할 경우, 빈 공간은 제2 절연층(INS2)에 의해 적어도 부분적으로 채워질 수 있다.
제1 전극(EL1) 위에는 제1 전극(EL1)과 발광 소자(LD)의 양 단부 중 하나의 단부(일 예로, 제1 단부(EP1))를 전기적 및/또는 물리적으로 연결하는 제1 컨택 전극(CNE1)이 위치한다. 제1 컨택 전극(CNE1)은 제1 절연층(INS1), 제2 절연층(INS2) 및 발광 소자(LD)의 일 부분과 중첩하도록 위치할 수 있다. 제1 전극(EL1)과 제1 컨택 전극(CNE1)이 연결되는 부분, 즉 제1 전극(EL1)과 제1 컨택 전극(CNE1)이 직접 접촉하는 부분에는 제1 절연층(INS1)이 제거될 수 있다.
제2 전극(EL2) 위에는 제2 전극(EL2)과 발광 소자(LD)의 양 단부 중 하나의 단부(일 예로, 제2 단부(EP2))를 전기적 및/또는 물리적으로 연결하는 제2 컨택 전극(CNE2)이 위치한다. 제2 컨택 전극(CNE2)은 제1 절연층(INS1), 제2 절연층(INS2) 및 발광 소자(LD)의 일 부분과 중첩하도록 위치할 수 있다. 제2 전극(EL2)과 제2 컨택 전극(CNE2)이 연결되는 부분, 즉 제2 전극(EL2)과 제2 컨택 전극(CNE2)이 직접 접촉하는 부분에는 제1 절연층(INS1)이 제거될 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 투명 도전성 물질로 구성될 수 있다. 예를 들면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등의 물질을 포함할 수 있다. 이에 따라, 발광 소자(LD)로부터 방출되어 제1 전극(EL1) 및 제2 전극(EL2)에 의해 반사된 광은 표시 장치의 화상 표시 방향(제3 방향(DR3))으로 진행될 수 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2) 위에는 제3 절연층(INS3)이 위치한다. 제3 절연층(INS3)은 적어도 하나의 유기막, 무기막을 포함하며, 표시 소자층(DPL)의 표면을 덮도록 전면적으로 위치할 수 있다.
이하에서는 도 7 내지 도 12를 참조하여, 정렬 전극으로써 활용되는 제1 전극 및 제2 전극에 관하여 살펴본다.
도 7은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 평면도이고, 도 8은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 사시도이며, 도 9는 도 7의 IX-IX'선을 따라 자른 단면도이다. 또한, 도 10은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 평면도이고, 도 11은 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 사시도이며, 도 12는 도 10의 XII-XII'선을 따라 자른 단면도이다.
도 7 및 도 8에 도시된 제1 전극(EL1), 제2 전극(EL2)은 전술한 도 5의 제1 전극(EL1) 및 제2 전극(EL2)의 일 부분에 대응될 수 있다. 그리고, 도 10 및 도 11에 도시된 제1 전극(EL1), 제2 전극(EL2)은 전술한 도 5의 제1 전극(EL1) 및 제2 전극(EL2)의 일 부분에 대응될 수 있다.
먼저, 도 7 및 도 8을 참조하면, 평면상(예를 들면, 제1 방향(DR1) 및 제2 방향(DR2)과 나란한 방향)에서 볼 때, 제1 전극(EL1) 및 제2 전극(EL2)은 각각 제1 방향(DR1)을 따라 연장하고, 제1 전극(EL1)과 제2 전극(EL2)은 제2 방향(DR2)을 따라 서로 이격하도록 위치한다.
이격된 제1 전극(EL1)과 제2 전극(EL2) 사이에는 발광 소자(LD)들이 길이 방향인 제2 방향(DR2)을 따라 나란하도록 위치한다. 발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)과 적어도 일부 중첩하고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)과 적어도 일부 중첩한다. 이에 따라, 발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)과 전기적으로 연결되고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)과 전기적으로 연결될 수 있다. 본 발명이 이에 한정되는 것은 아니며, 발광 소자(LD)의 제1 단부(EP1)는 제2 전극(EL2)과 적어도 일부 중첩하여, 전기적으로 연결될 수 있고, 발광 소자(LD)의 제2 단부(EP2)가 제1 전극(EL1)과 적어도 일부 중첩하여, 전기적으로 연결될 수 있다.
도 9를 참조하면, 단면상(예를 들면, 제1 방향(DR1) 및 제2 방향(DR2)과 수직인 제3 방향(DR3))에서 볼 때, 제1 전극(EL1)은 발광 소자(LD)의 적어도 일부가 위치하는 요철부를 포함한다. 일 실시예에서, 요철부는 단면상 삼각형이 연속적으로 배치된 형상으로 도시되었으나, 본 발명은 이에 한정되지 않는다. 요철부는 단면상 원형이 연속적으로 배치되는 형상일 수 있고, 단면상 다각형이 연속적으로 배치되는 형상일 수 있으며, 제1 전극(EL1)(또는 제2 전극(EL2))의 상부면이 편평하지 않는 울퉁불퉁한 다양한 형상으로 구현될 수 있다.
요철부는 복수의 볼록부(CV) 및 복수의 오목부(CC)를 포함한다. 복수의 볼록부(CV) 및 복수의 오목부(CC)는 제1 방향(DR1)을 따라 교호적으로 배열될 수 있다. 즉, 제1 방향(DR1)을 따라, 제1 볼록부, 제1 오목부, 제2 볼록부, 제2 오목부 등이 순차적으로 배열될 수 있다. 일 실시예에서는 제1 전극(EL1)에 형성된 요철부를 도시하였으나, 제2 전극(EL2)에 요철부가 형성될 수 있다. 즉, 일 실시예에서는 제1 전극(EL1) 및 제2 전극(EL2) 중 적어도 하나가 요철부를 포함할 수 있다.
서로 인접하는 볼록부(CV)들 사이에는 하나 이상의 발광 소자(LD)가 배치된다. 즉, 서로 인접하는 볼록부(CV)들 사이에 위치하는 오목부(CC) 위에는 하나 이상의 발광 소자(LD)가 배치될 수 있다. 예를 들면, 서로 인접하는 제1 볼록부와 제2 볼록부 사이에는 두 개 또는 세 개의 발광 소자(LD)가 배치될 수 있다. 일 예로, 서로 인접하는 제1 볼록부와 제2 볼록부 사이에 위치하는 제1 오목부 위에는 두 개의 발광 소자(LD)가 배치되거나 세 개의 발광 소자(LD)가 배치될 수 있다. 서로 인접하는 볼록부(CV)들 사이의 간격(DD1)은 하나의 발광 소자(LD)의 직경(D)보다 클 수 있다. 다수개의 발광 소자(LD)가 밀집되는 것을 방지하기 위한 것으로, 이에 따라, 서로 인접하는 볼록부(CV)들 사이에는 두 개 내지 세 개의 발광 소자(LD)들이 배치될 수 있다.
일 실시예에서, 제1 전극(EL1) 및/또는 제2 전극(EL2)은 복수의 오목부(CC) 및 복수의 볼록부(CV)를 가진 요철부를 포함함으로써, 복수의 발광 소자(LD)를 포함하는 용액이 분사되었을 때, 오목부(CC)에 위치하는 발광 소자(LD)들에 의해, 단위 면적 당 발광 소자(LD)들의 밀도가 균일하게 배치될 수 있다.
또한, 제1 전극(EL1) 및 제2 전극(EL2)에 소정의 정렬 전압(또는, 정렬 신호)을 인가하였을 때, 제3 방향(DR3)으로 전계 제어 자유도가 증가함에 따라, 발광 소자(LD)들의 정렬도를 향상시킬 수 있다.
즉, 일 실시예에 따른 표시 장치는 발광 소자(LD)들을 정렬하기 위한 정렬 시간을 감축할 수 있고, 단위 면적당 발광 소자(LD)들의 밀도를 균일하게 할 수 있다.
도 10 및 도 11을 참조하면, 평면상(예를 들면, 제1 방향(DR1) 및 제2 방향(DR2)과 나란한 방향)에서 볼 때, 제1 전극(EL1) 및 제2 전극(EL2)은 각각 제1 방향(DR1)을 따라 연장하고, 제1 전극(EL1)과 제2 전극(EL2)은 제2 방향(DR2)을 따라 서로 이격하도록 위치한다.
이격된 제1 전극(EL1)과 제2 전극(EL2) 사이에는 발광 소자(LD)들이 길이 방향인 제2 방향(DR2)을 따라 나란하도록 위치한다. 발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)과 적어도 일부 중첩하고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)과 적어도 일부 중첩한다. 이에 따라, 발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)과 전기적으로 연결되고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)과 전기적으로 연결될 수 있다. 본 발명이 이에 한정되는 것은 아니며, 발광 소자(LD)의 제1 단부(EP1)는 제2 전극(EL2)과 적어도 일부 중첩하여, 전기적으로 연결될 수 있고, 발광 소자(LD)의 제2 단부(EP2)가 제1 전극(EL1)과 적어도 일부 중첩하여, 전기적으로 연결될 수 있다.
도 12를 참조하면, 단면상(예를 들면, 제1 방향(DR1) 및 제2 방향(DR2)과 수직인 제3 방향(DR3))에서 볼 때, 제1 전극(EL1)은 발광 소자(LD)의 적어도 일부가 위치하는 요철부를 포함한다. 일 실시예에서는 제1 전극(EL1)에 형성된 요철부를 도시하였으나, 제2 전극(EL2)에 요철부가 형성될 수 있다. 즉, 일 실시예에서는 제1 전극(EL1) 및 제2 전극(EL2) 중 적어도 하나가 요철부를 포함할 수 있다.
요철부는 복수의 볼록부(CV) 및 복수의 평탄부(FL)를 포함한다. 복수의 볼록부(CV) 및 복수의 평탄부(FL)는 제1 방향(DR1)을 따라 교호적으로 배열될 수 있다. 즉, 제1 방향(DR1)을 따라 제1 볼록부, 제1 평탄부, 제2 볼록부, 제2 평탄부 등이 순차적으로 배열될 수 있다.
일 실시예에서, 볼록부는 단면상 삼각형 형상으로 도시되었으나, 본 발명은 이에 한정되지 않는다. 볼록부는 단면상 원형일 수 있고, 단면상 다각형일 수 있으며, 제1 전극(EL)(또는 제2 전극(EL2))의 상부면이 편평하지 않는 울퉁불퉁한 다양한 형상으로 구현될 수 있다.
서로 인접하는 볼록부(CV)들 사이에는 하나 이상의 발광 소자(LD)가 배치된다. 즉, 서로 인접하는 볼록부(CV)들 사이에 위치하는 평탄부(FL) 위에는 하나 이상의 발광 소자(LD)가 배치될 수 있다. 예를 들면, 서로 인접하는 제1 볼록부와 제2 볼록부 사이에는 두 개 또는 세 개의 발광 소자(LD)가 배치될 수 있다. 평탄부(FL)의 너비(DD2)는 하나의 발광 소자(LD)의 직경(D)보다 크거나 같을 수 있다. 다수개의 발광 소자(LD)가 밀집되는 것을 방지하기 위한 것으로, 평탄부(FL) 위에는 인접하는 두 개의 발광 소자(LD)들의 경계 부분이 배치될 수 있고, 하나의 발광 소자(LD)가 배치될 수도 있다.
일 실시예에서, 제1 전극(EL1) 및/또는 제2 전극(EL2)은 볼록부(CV) 및 평탄부(FL)를 가진 요철부를 포함함으로써, 복수의 발광 소자(LD)를 포함하는 용액이 분사되었을 때, 평탄부(FL)에 위치하는 발광 소자(LD)들에 의해, 단위 면적 당 발광 소자(LD)들의 밀도가 균일하게 배치될 수 있다.
또한, 제1 전극(EL1) 및 제2 전극(EL2)에 소정의 정렬 전압을 인가하였을 때, 제3 방향(DR3)으로 전계 제어 자유도가 증가함에 따라, 발광 소자(LD)들의 정렬도를 향상시킬 수 있다.
즉, 일 실시예에 따른 표시 장치는 발광 소자(LD)들을 정렬하기 위한 정렬 시간을 감축할 수 있고, 단위 면적당 발광 소자(LD)들의 밀도를 균일하게 할 수 있다.
이하에서는, 도 13 내지 도 18을 참조하여, 정렬 전극으로써 활용되는 제1 전극 및 제2 전극에 관하여 살펴본다.
도 13은 일 실시예에 따른 표시 장치의 일 예를 개략적으로 도시한 평면도이고, 도 14는 일 실시예에 따른 표시 장치의 일부 영역을 개략적으로 도시한 사시도이며, 도 15는 도 13의 XIV-XIV'선을 따라 자른 단면도이며, 도 16 내지 도 18은 일 실시예에 따른 표시 장치의 일 예를 개략적으로 도시한 평면도이다.
먼저, 도 13 및 도 14를 참조하면, 평면상에서 볼 때, 제1 전극(EL1) 및 제2 전극(EL2)은 각각 제1 방향(DR1)을 따라 연장하고, 제1 전극(EL1)과 제2 전극(EL2)은 제2 방향(DR2)을 따라 서로 이격하도록 위치한다.
제1 전극(EL1)은 제1 전극(EL1)으로부터 제2 전극(EL2)을 향하여 제2 방향(DR2)을 따라 돌출된 복수의 제1 돌출부(PR1)를 포함한다. 복수의 제1 돌출부(PR1)는 제1 방향(DR1)을 따라 서로 이격되어 위치할 수 있다. 복수의 제1 돌출부(PR1)는 서로 동일한 크기 및 형상으로 구현될 수 있다. 제1 방향(DR1)으로 연속하여 배치된 두 개의 제1 돌출부(PR1)들 중 선행하는 제1 돌출부(PR1)의 꼭지점과 후행하는 제1 돌출부(PR1)의 꼭지점 사이의 간격(DD3)은 발광 소자(LD)의 직경(D)보다 크거나 같을 수 있다.
또한, 제2 전극(EL2)은 제2 전극(EL2)으로부터 제1 전극(EL1)을 향하여 제2 방향(DR2)을 따라 돌출된 복수의 제2 돌출부(PR2)를 포함한다. 복수의 제2 돌출부(PR2)는 제1 방향(DR1)을 따라 서로 이격되어 위치할 수 있다. 제1 방향(DR1)으로 연속하여 배치된 2개의 제2 돌출부(PR2) 중 선행하는 제2 돌출부(PR2)의 꼭지점과 후행하는 제2 돌출부(PR2)의 꼭지점 사이의 간격은 발광 소자(LD)의 직경(D)보다 크거나 같을 수 있다.
일 실시예에서, 제1 돌출부(PR1) 및 제2 돌출부(PR2)는 평면상 삼각형 형상으로 도시되었으나, 본 발명은 이에 한정되지 않는다. 제1 돌출부(PR1) 및 제2 돌출부(PR2)는 평면상 원형일 수 있고, 평면상 다각형일 수 있으며, 제1 전극(EL1)(또는 제2 전극(EL2))의 측면이 편평하지 않는 울퉁불퉁한 다양한 형상으로 구현될 수 있다.
제1 전극(EL1)의 제1 돌출부(PR1)와 제2 전극(EL2)의 제2 돌출부(PR2)는 제2 방향(DR2)을 따라 서로 이격하도록 위치하고, 서로 마주보게 위치할 수 있다. 제1 돌출부(PR1)들과 제2 돌출부(PR2)들 사이의 거리(DS)는 발광 소자(LD)의 길이(L, 도 1 및 도 2 참조)보다 크거나 같을 수 있다.
서로 마주보는 제1 돌출부(PR1)와 제2 돌출부(PR2) 사이에서, 발광 소자(LD)들은 길이 방향인 제2 방향(DR2)을 따라 나란하도록 위치한다.
발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)의 제1 돌출부(PR1)와 적어도 일부 중첩하고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)의 제2 돌출부(PR2)와 적어도 일부 중첩한다. 이에 따라, 발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)과 전기적으로 연결되고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)과 전기적으로 연결될 수 있다. 본 발명이 이에 한정되는 것은 아니며, 발광 소자(LD)의 제1 단부(EP1)는 제2 전극(EL2)과 적어도 일부 중첩하여, 전기적으로 연결될 수 있고, 발광 소자(LD)의 제2 단부(EP2)가 제1 전극(EL1)과 적어도 일부 중첩하여, 전기적으로 연결될 수 있다.
일 실시예에서, 제1 전극(EL1) 및 제2 전극(EL2)에 정렬 전압(또는, 정렬 신호)이 인가되면, 제1 전극(EL1)과 제2 전극(EL2) 사이에 형성된 전계로 인해 발광 소자(LD)들의 자가 정렬이 유도될 수 있다. 이 때, 제1 전극(EL1)의 제1 돌출부(PR1)와 제2 전극(EL2)의 제2 돌출부(PR2)에 전기장이 집중될 수 있다. 특히, 제1 돌출부(PR1)들 및 제2 돌출부(PR2)들의 가장 돌출된 부분(예를 들면, 꼭지점 부분)에 전기장이 집중될 수 있다. 즉, 제1 전극(EL1)의 제1 돌출부(PR1) 및 제2 전극(EL2)의 제2 돌출부(PR2)의 가장 돌출된 부분에 전기장 집중점이 형성됨에 따라, 제1 전극(EL1)과 제2 전극(EL2) 사이의 발광 소자(LD)들이 효과적으로 정렬될 수 있다.
또한, 제1 돌출부(PR1) 및 제2 돌출부(PR2)에 의해 제1 전극(EL1)과 제2 전극(EL2) 사이에는 비균등(non-uniform) 전계가 형성될 수 있으므로, 발광 소자(LD)들을 용이하게 정렬할 수 있다. 따라서, 일 실시예에 따른 표시 장치는 발광 소자(LD)들을 정렬하기 위한 정렬 시간을 감축할 수 있다.
도 15를 참조하면, 단면상 제2 전극(EL2)의 제2 돌출부(PR2)는 발광 소자(LD)의 적어도 일부가 위치하는 요철부를 포함한다. 일 실시예에서는 제2 전극(EL2)에 형성된 요철부를 도시하였으나, 제1 전극(EL1)에 요철부가 형성될 수 있다. 즉, 일 실시예에서는 제1 전극(EL1) 및 제2 전극(EL2) 중 적어도 하나가 요철부를 포함할 수 있다.
도 15에 도시된 제2 돌출부(PR2)의 요철부는 전술한 도 9의 요철부와 동일하므로, 상세한 설명은 생략한다. 일 실시예에서는 요철부가 복수의 볼록부 및 복수의 오목부를 포함하는 것만 도시하였으나, 실시예에 따라, 도 15의 제2 돌출부(PR2) 및/또는 제1 돌출부(PR1)는 도 12에 도시된 요철부의 형상으로 구현될 수 있다.
따라서, 일 실시예에서는 제1 전극(EL1) 및/또는 제2 전극(EL2)이 복수의 오목부(CC) 및 복수의 볼록부(CV)를 가진 요철부를 포함함으로써, 복수의 발광 소자(LD)를 포함하는 용액이 분사되었을 때, 오목부(CC)에 위치하는 발광 소자(LD)들에 의해, 단위 면적 당 발광 소자(LD)들의 밀도가 균일하게 배치될 수 있다.
또한, 제1 전극(EL1) 및 제2 전극(EL2)에 소정의 정렬 전압을 인가하였을 때, 제3 방향(DR3)으로 전계 제어 자유도가 증가함에 따라, 발광 소자(LD)들의 정렬도를 향상시킬 수 있다.
즉, 일 실시예에 따른 표시 장치는 발광 소자(LD)들을 정렬하기 위한 정렬 시간을 감축할 수 있고, 단위 면적당 발광 소자(LD)들의 밀도를 균일하게 할 수 있다.
도 16을 참조하면, 평면상에서 볼 때, 제1 전극(EL1) 및 제2 전극(EL2)은 각각 제1 방향(DR1)을 따라 연장하고, 제1 전극(EL1)과 제2 전극(EL2)은 제2 방향(DR2)을 따라 서로 이격하도록 위치한다.
제1 전극(EL1)은 제1 전극(EL1)으로부터 제2 전극(EL2)을 향하여 제2 방향(DR2)을 따라 돌출된 복수의 제1 돌출부(PR1)를 포함한다. 복수의 제1 돌출부(PR1)는 제1 방향(DR1)을 따라 서로 이격되어 위치할 수 있다. 복수의 제1 돌출부(PR1)는 서로 다른 크기 및 형상으로 구현될 수 있다.
또한, 제2 전극(EL2)은 제2 전극(EL2)으로부터 제1 전극(EL1)을 향하여 제2 방향(DR2)을 따라 돌출된 복수의 제2 돌출부(PR2)를 포함한다. 복수의 제2 돌출부(PR2)는 제1 방향(DR1)을 따라 서로 이격되어 위치할 수 있다. 복수의 제2 돌출부(PR2)는 서로 다른 크기 및 형상으로 구현될 수 있다.
제1 전극(EL1)의 제1 돌출부(PR1)들과 제2 전극(EL2)의 제2 돌출부(PR2)들은 제2 방향(DR2)을 따라 서로 이격하도록 위치하고, 서로 엇갈리게 위치할 수 있다.
서로 엇갈리게 위치하는 제1 돌출부(PR1)와 제2 돌출부(PR2) 사이에서, 발광 소자(LD)들은 길이 방향인 제2 방향(DR2)과 나란하게 위치할 수 있다. 또한, 발광 소자(LD)들은 발광 소자(LD)들의 길이 방향으로 제2 방향(DR2)과 일정 각도를 가지도록 비스듬히 위치할 수 있다.
발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)의 제1 돌출부(PR1)와 적어도 일부 중첩하고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)의 제2 돌출부(PR2)와 적어도 일부 중첩한다. 이에 따라, 발광 소자(LD)들의 제1 단부(EP1)는 제1 전극(EL1)과 전기적으로 연결되고, 발광 소자(LD)들의 제2 단부(EP2)는 제2 전극(EL2)과 전기적으로 연결될 수 있다. 예를 들면, 하나의 발광 소자(LD)의 제1 단부(EP1)는 하나의 제1 돌출부(PR1)와 적어도 일부 중첩할 수 있고, 하나의 발광 소자(LD)의 제2 단부(EP2)는 하나의 제2 돌출부(PR2)와 적어도 일부 중첩할 수 있다. 또한, 다른 하나의 발광 소자(LD)의 제1 단부(EP1)가 다른 하나의 제1 돌출부(PR1)와 적어도 일부 중첩할 수 있고, 다른 하나의 발광 소자(LD)의 제2 단부(EP2)가 상기 하나의 제2 돌출부(PR2)와 적어도 일부 중첩할 수 있다. 발광 소자(LD)들은 제1 돌출부(PR1)와 제2 돌출부(PR2) 사이에서 서로 밀접하게 위치할 수 있고, 각각의 제1 단부(EP1) 또는 제2 단부(EP2)가 서로 중첩하도록 위치할 수도 있다.
일 실시예에서, 제1 전극(EL1) 및 제2 전극(EL2)에 정렬 전압(또는, 정렬 신호)이 인가되면, 제1 전극(EL1)의 제1 돌출부(PR1)와 제2 전극(EL2)의 제2 돌출부(PR2)에 전기장이 집중될 수 있다. 특히, 제1 돌출부(PR1)들 및 제2 돌출부(PR2)들의 가장 돌출된 부분(예를 들면, 꼭지점 부분)에 전기장이 집중될 수 있다. 즉, 제1 전극(EL1)의 제1 돌출부(PR1) 및 제2 전극(EL2)의 제2 돌출부(PR2)의 가장 돌출된 부분에 전기장 집중점이 형성됨에 따라, 제1 전극(EL1)과 제2 전극(EL2) 사이의 발광 소자(LD)들이 효과적으로 정렬될 수 있다.
또한, 제1 돌출부(PR1) 및 제2 돌출부(PR2)에 의해 제1 전극(EL1)과 제2 전극(EL2) 사이에는 비균등(non-uniform) 전계가 형성될 수 있으므로, 발광 소자(LD)들을 용이하게 정렬할 수 있다. 따라서, 일 실시예에 따른 표시 장치는 발광 소자(LD)들을 정렬하기 위한 정렬 시간을 감축할 수 있다.
도 17 및 도 18을 참조하면, 평면상에서 볼 때, 제1 전극(EL1) 및 제2 전극(EL2)은 각각 제1 방향(DR1)을 따라 연장하고, 제1 전극(EL1)과 제2 전극(EL2)은 제2 방향(DR2)을 따라 서로 이격하도록 위치한다.
도 17을 참조하면, 제1 전극(EL1)은 제1 전극(EL1)으로부터 제2 전극(EL2)을 향하여 제2 방향(DR2)을 따라 돌출된 복수의 제1 돌출부(PR1)를 포함한다. 복수의 제1 돌출부(PR1)는 제1 방향(DR1)을 따라 서로 이격되어 위치할 수 있다. 복수의 제1 돌출부(PR1)는 서로 동일한 크기 및 형상으로 구현될 수 있다. 이격된 제1 돌출부(PR1)들 사이의 간격(DD3)은 발광 소자(LD)의 직경(D)보다 크거나 같을 수 있다.
도 18을 참조하면, 제2 전극(EL2)은 제2 전극(EL2)으로부터 제1 전극(EL1)을 향하여 제2 방향(DR2)을 따라 돌출된 복수의 제2 돌출부(PR2)를 포함한다. 복수의 제2 돌출부(PR2)는 제1 방향(DR1)을 따라 서로 이격되어 위치할 수 있다. 복수의 제2 돌출부(PR2)는 서로 동일한 크기 및 형상으로 구현될 수 있다. 이격된 제2 돌출부(PR2)들 사이의 간격(DD3)은 발광 소자(LD)의 직경(D, 도 15 참조)보다 크거나 같을 수 있다.
일 실시예에서, 제1 전극(EL1) 및 제2 전극(EL2)에 정렬 전압(또는, 정렬 신호)이 인가되면, 제1 전극(EL1)의 제1 돌출부(PR1) 또는 제2 전극(EL2)의 제2 돌출부(PR2)에 전기장이 집중될 수 있다. 특히, 제1 돌출부(PR1)들 또는 제2 돌출부(PR2)들의 가장 돌출된 부분(예를 들면, 꼭지점 부분)에 전기장이 집중될 수 있다. 즉, 제1 전극(EL1)의 제1 돌출부(PR1) 또는 제2 전극(EL2)의 제2 돌출부(PR2)의 가장 돌출된 부분에 전기장 집중점이 형성됨에 따라, 제1 전극(EL1)과 제2 전극(EL2) 사이의 발광 소자(LD)들을 용이하게 정렬할 수 있다. 따라서, 일 실시예에 따른 표시 장치는 발광 소자(LD)들을 정렬하기 위한 정렬 시간을 감축할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
LD: 발광 소자 11: 제1 반도체층
12: 활성층 13: 제2 반도체층
14: 절연막 PXL: 화소
DA: 표시 영역 NDA: 비표시 영역
BSL: 베이스층 EL1: 제1 전극
EL2: 제2 전극 BFL: 버퍼층
GI: 게이트 절연층 ILD: 층간 절연층
PSV: 패시베이션층 T1: 제1 트랜지스터
T2: 제2 트랜지스터 INS1: 제1 절연층
INS2: 제2 절연층 INS3: 제3 절연층
CNE1: 제1 컨택 전극 CNE2: 제2 컨택 전극
BNK: 뱅크 EP1: 제1 단부
EP2: 제2 단부 CV: 볼록부
CC: 오목부 FL: 평탄부
PR1: 제1 돌출부 PR2: 제2 돌출부

Claims (20)

  1. 베이스층;
    상기 베이스층 위에서 제1 방향을 따라 연장하며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하도록 위치하는 제1 전극 및 제2 전극; 및
    상기 제1 전극과 적어도 일부 중첩하고, 상기 제2 전극과 적어도 일부 중첩하는 발광 소자들을 포함하고,
    상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 발광 소자들 각각의 적어도 일부가 위치하는 요철부를 포함하는 표시 장치.
  2. 제1항에서,
    상기 요철부는 복수의 오목부 및 복수의 볼록부를 포함하는 표시 장치.
  3. 제2항에서,
    상기 복수의 오목부 및 상기 복수의 볼록부는 상기 제1 방향을 따라 교호적으로 배열되는 표시 장치.
  4. 제3항에서,
    상기 인접하는 두 개의 볼록부 사이에는 적어도 하나의 발광 소자가 위치하는 표시 장치.
  5. 제1항에서,
    상기 발광 소자는,
    상기 제1 전극과 적어도 일부 중첩하여, 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 적어도 일부 중첩하여, 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함하는 표시 장치.
  6. 제5항에서,
    상기 요철부는 상기 발광 소자의 제1 단부 및 상기 발광 소자의 제2 단부와 적어도 일부 중첩하는 표시 장치.
  7. 제1항에서,
    상기 요철부는 복수의 볼록부 및 상기 복수의 볼록부 중 인접하는 두 개의 볼록부 사이에 위치하는 적어도 하나의 평탄부를 포함하는 표시 장치.
  8. 제7항에서,
    상기 볼록부 및 상기 평탄부는 상기 제1 방향을 따라, 교호적으로 배열되는 표시 장치.
  9. 제7항에서,
    상기 적어도 하나의 평탄부 위에는 적어도 하나의 발광 소자가 위치하는 표시 장치.
  10. 제9항에서,
    상기 발광 소자는,
    상기 제1 전극과 적어도 일부 중첩하여, 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 적어도 일부 중첩하여, 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함하고,
    상기 평탄부는 상기 발광 소자의 제1 단부 및 상기 발광 소자의 제2 단부와 적어도 일부 중첩하는 표시 장치.
  11. 베이스층;
    상기 베이스층 위에서 제1 방향을 따라 연장하며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하도록 위치하는 제1 전극 및 제2 전극; 및
    상기 제1 전극과 적어도 일부 중첩하고, 상기 제2 전극과 적어도 일부 중첩하는 발광 소자들을 포함하고,
    상기 제1 방향 및 상기 제2 방향과 나란한 평면상에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 제2 방향으로 일부 돌출된 돌출부를 포함하고,
    상기 제1 방향 및 상기 제2 방향과 수직인 단면상에서 볼 때, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는 상기 발광 소자들 각각의 적어도 일부가 위치하는 요철부를 포함하는 표시 장치.
  12. 제11항에서,
    상기 돌출부는,
    상기 제1 전극으로부터 상기 제2 전극을 향하여 상기 제2 방향을 따라 돌출되고, 상기 제1 방향을 따라 서로 이격되어 위치하는 복수의 제1 돌출부를 포함하는 표시 장치.
  13. 제12항에서,
    상기 돌출부는,
    상기 제2 전극으로부터 상기 제1 전극을 향하여 상기 제2 방향을 따라 돌출되고, 상기 제1 방향을 따라 서로 이격되어 위치하는 복수의 제2 돌출부를 포함하는 표시 장치.
  14. 제13항에서,
    상기 제1 돌출부와 상기 제2 돌출부는 상기 제2 방향을 따라 서로 이격하고, 서로 마주보게 위치하는 표시 장치.
  15. 제13항에서,
    상기 제1 돌출부와 상기 제2 돌출부는 상기 제2 방향을 따라 서로 이격하고, 서로 엇갈리게 위치하는 표시 장치.
  16. 제13항에서,
    상기 제1 돌출부는 상기 요철부를 포함하고,
    상기 요철부는 복수의 오목부 및 복수의 볼록부를 포함하는 표시 장치.
  17. 제13항에서,
    상기 제2 돌출부는 상기 요철부를 포함하고,
    상기 요철부는 복수의 오목부 및 복수의 볼록부를 포함하는 표시 장치.
  18. 제13항에서,
    상기 제1 돌출부는 상기 요철부를 포함하고,
    상기 요철부는 복수의 볼록부 및 상기 복수의 볼록부 중 인접하는 두 개의 볼록부 사이에 위치하는 적어도 하나의 평탄부를 포함하는 표시 장치.
  19. 제13항에서,
    상기 제2 돌출부는 상기 요철부를 포함하고,
    상기 요철부는 상기 복수의 볼록부 및 상기 복수의 볼록부 중 인접하는 두 개의 볼록부 사이에 위치하는 적어도 하나의 평탄부를 포함하는 표시 장치.
  20. 제13항에서,
    상기 발광 소자는,
    상기 제1 전극과 적어도 일부 중첩하여, 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 적어도 일부 중첩하여, 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함하며,
    상기 제1 돌출부는 상기 발광 소자의 제1 단부와 적어도 일부 중첩하고,
    상기 제2 돌출부는 상기 발광 소자의 제2 단부와 적어도 일부 중첩하는 표시 장치.
KR1020200155893A 2020-11-19 2020-11-19 표시 장치 KR20220069186A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200155893A KR20220069186A (ko) 2020-11-19 2020-11-19 표시 장치
US17/444,460 US20220158035A1 (en) 2020-11-19 2021-08-04 Display device
CN202111255120.2A CN114520245A (zh) 2020-11-19 2021-10-27 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155893A KR20220069186A (ko) 2020-11-19 2020-11-19 표시 장치

Publications (1)

Publication Number Publication Date
KR20220069186A true KR20220069186A (ko) 2022-05-27

Family

ID=81587946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155893A KR20220069186A (ko) 2020-11-19 2020-11-19 표시 장치

Country Status (3)

Country Link
US (1) US20220158035A1 (ko)
KR (1) KR20220069186A (ko)
CN (1) CN114520245A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
JP7197336B2 (ja) * 2018-11-15 2022-12-27 株式会社ジャパンディスプレイ 照明装置及び表示装置
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210086807A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210151285A (ko) * 2020-06-04 2021-12-14 삼성디스플레이 주식회사 표시 장치
KR20220058761A (ko) * 2020-10-30 2022-05-10 삼성디스플레이 주식회사 표시 장치
KR20230114631A (ko) * 2022-01-25 2023-08-01 삼성전자주식회사 나노 로드 발광 다이오드, 디스플레이 장치 및 제조 방법

Also Published As

Publication number Publication date
CN114520245A (zh) 2022-05-20
US20220158035A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
KR102493479B1 (ko) 표시 장치의 제조 방법
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102656286B1 (ko) 표시 장치
KR102668637B1 (ko) 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US12009383B2 (en) Light emitting device and display device comprising partition walls between emission areas
KR102669161B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
EP3866202A1 (en) Light-emitting device, method for producing same, and display device including same
US20220392947A1 (en) Display device
KR20220159560A (ko) 표시 장치 및 이의 제조 방법
KR20220069186A (ko) 표시 장치
KR20220118597A (ko) 표시 장치 및 그의 제조 방법
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
KR20230053798A (ko) 표시 장치
KR20210130311A (ko) 표시 장치
KR20220117415A (ko) 표시 장치
KR20220165872A (ko) 표시 장치 및 그 제조 방법
KR20220063871A (ko) 표시 장치
KR20230043297A (ko) 표시 장치
KR20230168241A (ko) 발광 소자 및 표시 장치
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230105708A (ko) 잉크젯 프린팅 장치 및 이를 이용한 쌍극성 소자의 정렬 방법
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20210142035A (ko) 표시 장치
KR20230168246A (ko) 표시 장치