KR102669161B1 - 발광 장치 및 이를 구비하는 표시 장치 - Google Patents

발광 장치 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR102669161B1
KR102669161B1 KR1020180144853A KR20180144853A KR102669161B1 KR 102669161 B1 KR102669161 B1 KR 102669161B1 KR 1020180144853 A KR1020180144853 A KR 1020180144853A KR 20180144853 A KR20180144853 A KR 20180144853A KR 102669161 B1 KR102669161 B1 KR 102669161B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting diode
concave portion
disposed
Prior art date
Application number
KR1020180144853A
Other languages
English (en)
Other versions
KR20200060602A (ko
Inventor
임현덕
강종혁
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180144853A priority Critical patent/KR102669161B1/ko
Priority to EP19887582.5A priority patent/EP3886172A4/en
Priority to US17/295,403 priority patent/US20220005978A1/en
Priority to CN201980077016.3A priority patent/CN113169206A/zh
Priority to PCT/KR2019/006027 priority patent/WO2020105824A1/ko
Publication of KR20200060602A publication Critical patent/KR20200060602A/ko
Application granted granted Critical
Publication of KR102669161B1 publication Critical patent/KR102669161B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 의한 발광 장치는, 발광 영역; 상기 발광 영역에 배치되며, 적어도 하나의 오목부와, 상기 오목부를 둘러싸는 돌출부를 포함하는 절연 패턴; 상기 절연 패턴 상에 배치되며, 상기 오목부의 제1 영역과 상기 제1 영역 주변의 돌출부와 중첩되는 제1 전극; 제1 방향을 따라 상기 제1 전극으로부터 소정 간격 이격되도록 상기 절연 패턴 상에 배치되며, 상기 오목부의 제2 영역과 상기 제2 영역 주변의 돌출부와 중첩되는 제2 전극; 및 상기 오목부의 내부에 배치되며, 상기 제1 전극과 상기 제2 전극의 사이에 전기적으로 연결되는 발광 다이오드를 포함한다.

Description

발광 장치 및 이를 구비하는 표시 장치{LIGHT EMITTING DEVICE AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예는 발광 장치 및 이를 구비하는 표시 장치에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 상기 발광 다이오드를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 초소형의 발광 다이오드들을 제조하고, 상기 초소형의 발광 다이오드들을 이용하여 발광 장치의 광원을 구성하는 기술이 개발되고 있다. 이러한 발광 장치는 표시 장치나 조명 장치와 같은 각종 전자 장치에 구비될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 발광 다이오드를 포함한 발광 장치 및 이를 구비하는 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 의한 발광 장치는, 발광 영역; 상기 발광 영역에 배치되며, 적어도 하나의 오목부와, 상기 오목부를 둘러싸는 돌출부를 포함하는 절연 패턴; 상기 절연 패턴 상에 배치되며, 상기 오목부의 제1 영역과 상기 제1 영역 주변의 돌출부와 중첩되는 제1 전극; 제1 방향을 따라 상기 제1 전극으로부터 소정 간격 이격되도록 상기 절연 패턴 상에 배치되며, 상기 오목부의 제2 영역과 상기 제2 영역 주변의 돌출부와 중첩되는 제2 전극; 및 상기 오목부의 내부에 배치되며, 상기 제1 전극과 상기 제2 전극의 사이에 전기적으로 연결되는 발광 다이오드를 포함한다.
실시예에 따라, 상기 오목부는, 상기 돌출부에 인접한 가장자리 영역에서 소정 각도 범위의 기울기를 가진 경사면을 포함할 수 있다.
실시예에 따라, 상기 제1 전극 및 상기 제2 전극 각각은, 상기 경사면의 상단부와 하단부 상에서 꺾인 형태의 절곡부를 포함할 수 있다.
실시예에 따라, 상기 오목부는, 평면 상에서 보았을 때, 원 형상, 타원 형상, 다각 형상, 또는 이들이 결합된 형상을 가질 수 있다.
실시예에 따라, 상기 오목부는 개구부를 포함할 수 있다.
실시예에 따라, 상기 오목부는, 상기 제1 방향을 따라 상기 발광 다이오드의 길이보다 큰 폭을 가질 수 있다.
실시예에 따라, 상기 오목부는, 상기 제1 방향과, 상기 제1 방향에 직교하는 제2 방향을 따라 동일한 폭을 가질 수 있다.
실시예에 따라, 상기 발광 다이오드는 길이 방향의 양단에 위치한 제1 단부 및 제2 단부를 포함하는 막대형 발광 다이오드일 수 있다.
실시예에 따라, 상기 발광 장치는, 상기 발광 다이오드의 상기 제1 단부 및 상기 제1 전극의 일 영역 상에 배치되어, 상기 제1 단부를 상기 제1 전극에 전기적으로 연결하는 제1 컨택 전극; 및 상기 발광 다이오드의 상기 제2 단부 및 상기 제2 전극의 일 영역 상에 배치되어, 상기 제2 단부를 상기 제2 전극에 전기적으로 연결하는 제2 컨택 전극을 더 포함할 수 있다.
실시예에 따라, 상기 발광 장치는, 상기 제1 및 제2 전극들과 상기 발광 다이오드의 사이에 개재되며 상기 제1 및 제2 전극들 각각의 일 영역을 노출하는 제1 절연층을 더 포함할 수 있다.
실시예에 따라, 상기 발광 장치는, 상기 발광 다이오드와 인접하도록 상기 제1 절연층 상에 배치되며 상기 발광 다이오드에 대응하는 개구부를 포함한 반사 전극을 더 포함할 수 있다.
실시예에 따라, 상기 제1 전극 및 상기 제2 전극은 각각 상기 제1 방향과 교차하는 제2 방향을 따라 연장되며, 상기 반사 전극은 상기 제1 전극 및 상기 제2 전극과 교차하도록 상기 제1 방향을 따라 연장되는 적어도 하나의 제1 방향 패턴부를 포함할 수 있다.
실시예에 따라, 상기 절연 패턴은 소정 간격으로 분산된 다수의 오목부들을 포함하며, 상기 오목부들 각각의 내부에는 적어도 하나의 발광 다이오드가 배치될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역; 및 상기 표시 영역에 배치된 화소를 포함한다. 상기 화소는, 각각의 발광 영역에 배치되며, 적어도 하나의 오목부와, 상기 오목부를 둘러싸는 돌출부를 포함하는 절연 패턴; 상기 절연 패턴 상에 배치되며, 상기 오목부의 제1 영역과 상기 제1 영역 주변의 돌출부와 중첩되는 제1 전극; 제1 방향을 따라 상기 제1 전극으로부터 소정 간격 이격되도록 상기 절연 패턴 상에 배치되며, 상기 오목부의 제2 영역과 상기 제2 영역 주변의 돌출부와 중첩되는 제2 전극; 및 상기 오목부의 내부에 배치되며, 상기 제1 전극과 상기 제2 전극의 사이에 전기적으로 연결되는 발광 다이오드를 포함한다.
실시예에 따라, 상기 오목부는, 상기 돌출부에 인접한 가장자리 영역에서 소정 각도 범위의 기울기를 가진 경사면을 포함하며, 상기 제1 전극 및 상기 제2 전극 각각은, 상기 경사면의 상단부와 하단부 상에서 꺾인 형태의 절곡부를 포함할 수 있다.
실시예에 따라, 상기 오목부는, 평면 상에서 보았을 때, 원 형상, 타원 형상, 다각 형상, 또는 이들이 결합된 형상을 가질 수 있다.
실시예에 따라, 상기 오목부는 개구부를 포함할 수 있다.
실시예에 따라, 상기 오목부는, 상기 제1 방향을 따라 상기 발광 다이오드의 길이보다 큰 폭을 가질 수 있다.
실시예에 따라, 상기 화소는, 상기 제1 및 제2 전극들과 상기 발광 다이오드의 사이에 개재되며 상기 제1 및 제2 전극들 각각의 일 영역을 노출하는 개구부를 포함한 제1 절연층; 및 상기 발광 다이오드와 인접하도록 상기 제1 절연층 상에 배치되며 상기 발광 다이오드에 대응하는 개구부를 포함한 반사 전극 중 적어도 하나를 더 포함할 수 있다.
실시예에 따라, 상기 절연 패턴은 상기 발광 영역에 소정 간격으로 분산된 다수의 오목부들을 포함하며, 상기 오목부들 각각의 내부에는 적어도 하나의 발광 다이오드가 배치될 수 있다.
본 발명의 다양한 실시예들에 의한 발광 장치 및 이를 구비하는 표시 장치에 따르면, 각각의 발광 영역으로부터 방출되는 광의 효율을 향상시킴과 더불어, 발광 다이오드들의 정렬도를 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 사시도 및 단면도이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 5a 내지 도 5c는 각각 본 발명의 일 실시예에 발광 장치를 나타내는 회로도로서, 일 예로 상기 발광 장치를 포함하는 능동형 화소에 대한 서로 다른 실시예를 나타낸다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛을 포함하는 화소에 대한 서로 다른 실시예를 나타낸다.
도 7은 도 6a 및 도 6b의 실시예들에 의한 절연 패턴을 나타내는 평면도이다.
도 8a 및 도 8b는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 6b의 Ⅰ~Ⅰ'선에 대응하는 단면의 서로 다른 실시예를 나타낸다.
도 9는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 6b의 Ⅱ~Ⅱ'선에 대응하는 단면의 일 실시예를 나타낸다.
도 10은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 6b의 Ⅲ~Ⅲ'선에 대응하는 단면의 일 실시예를 나타낸다.
도 11은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛을 포함하는 화소의 실시예를 나타낸다.
도 12는 도 11의 실시예에 의한 절연 패턴을 나타내는 평면도이다.
도 13a 및 도 13b는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 11의 Ⅳ~Ⅳ'선에 대응하는 단면의 서로 다른 실시예를 나타낸다.
도 14는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 11의 Ⅴ~Ⅴ'선에 대응하는 단면의 일 실시예를 나타낸다.
도 15는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 11의 Ⅵ~Ⅵ'선에 대응하는 단면의 일 실시예를 나타낸다.
도 16은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛을 포함하는 화소의 실시예를 나타낸다.
도 17은 도 16의 실시예에 의한 절연 패턴을 나타내는 평면도이다.
도 18은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 도 16 및 도 17의 절연 패턴과 관련한 변경 실시예를 나타낸다.
도 19는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛을 포함하는 화소의 실시예를 나타낸다.
도 20은 도 19의 실시예에 의한 절연 패턴을 나타내는 평면도이다.
도 21은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 도 19 및 도 20의 절연 패턴과 관련한 변경 실시예를 나타낸다.
도 22는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛을 포함하는 화소의 실시예를 나타낸다.
도 23은 도 22의 실시예에 의한 반사 전극을 나타내는 평면도이다.
도 24는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 22의 Ⅶ~Ⅶ'선에 대응하는 단면의 일 실시예를 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분 "상에" 있다고 할 경우, 이는 상기 다른 요소 또는 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 요소 또는 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치 또는 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 다이오드(LD)를 나타내는 사시도 및 단면도이다. 도 1a 내지 도 3b에서는 원 기둥 형상의 막대형 발광 다이오드(LD)를 도시하였으나, 본 발명에 의한 발광 다이오드(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 다이오드(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 다이오드(LD)는 길이(L) 방향을 따라 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 다이오드(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 다이오드(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 다이오드(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 다이오드(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 다이오드(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 다이오드(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 다이오드(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 다이오드(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 다이오드(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 다이오드(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 다이오드(LD)의 크기는 다양하게 변경될 수 있다.
제1 도전형 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전형 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 다이오드(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 다이오드(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 다이오드(LD)의 발광을 제어함으로써, 상기 발광 다이오드(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다.
또한, 실시예에 따라, 발광 다이오드(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 다이오드(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 다이오드(LD)의 양 단부는 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 다이오드(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(도 1 a 및 도 1b에서, 발광 다이오드(LD)의 상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 다이오드(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 다이오드(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 다이오드(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 다이오드(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 다이오드(LD)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광 다이오드(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 상기 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 다이오드(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 다이오드(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 상기 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 상기 발광 다이오드(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 다이오드(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 다이오드(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 발광 다이오드(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 다이오드(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 다이오드들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 다이오드들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 다이오드(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 다이오드들(LD)을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 다이오드들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 다이오드(LD)를 표면 처리할 수 있다. 일 예로, 소정의 재료를 이용하여 발광 다이오드들(LD)의 표면을 코팅할 수 있다.
상술한 발광 다이오드(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 초소형 발광 다이오드(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 초소형 발광 다이오드들(LD)을 배치하고, 이를 통해 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 다이오드(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 다이오드(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 4에서는 도 1a 내지 도 3b에서 설명한 발광 다이오드(LD)를 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 일 예로, 상기 표시 패널(PNL)의 화소들(PXL)은 각각의 발광 장치를 포함하고, 상기 발광 장치는 적어도 하나의 발광 다이오드(LD)를 포함할 수 있다.
편의상, 도 4에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 베이스 층(BSL)과, 상기 베이스 층(BSL) 상에 배치된 다수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 패널(PNL) 및 이를 형성하기 위한 베이스 층(BSL)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 그리고, 베이스 층(BSL) 상의 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다.
베이스 층(BSL)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 실시예에 따라, 베이스 층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 유리 또는 강화 유리로 구성된 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
또한, 베이스 층(BSL)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
베이스 층(BSL) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 베이스 층(BSL)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
실시예에 따라, 화소들(PXL)은 표시 영역(DA)에 분산되어 배치될 수 있다. 일 예로, 화소들(PXL)은 스트라이프 또는 펜타일 배열 구조로 표시 영역(DA)에 배열될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소들(PXL)은 현재 공지된 다양한 배열 구조로 표시 영역(DA)에 배열될 수 있다.
각각의 화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 전원(일 예로, 제1 및 제2 전원)에 의해 구동되는 적어도 하나의 광원, 일 예로 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 발광 다이오드(LD)를 포함할 수 있다. 예를 들어, 각각의 화소(PXL)는, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 발광 다이오드(LD)를 포함할 수 있다. 일 예로, 각각의 화소(PXL)는 화소 전극들 및/또는 전원선들의 사이에 서로 병렬로 연결된 복수의 막대형 발광 다이오드들을 포함할 수 있다. 상기 복수의 막대형 발광 다이오드들은 각 화소(PXL)의 발광 장치(일 예로, 각 화소(PXL)의 광원 또는 광원 유닛)를 구성할 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 현재 공지된 다양한 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 5a 내지 도 5c는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 회로도로서, 일 예로 상기 발광 장치를 포함하는 능동형 화소(PXL)에 대한 서로 다른 실시예를 나타낸다. 실시예에 따라, 도 5a 내지 도 5c에 도시된 각각의 화소(PXL)는 도 4의 표시 패널(PNL)에 구비된 화소들(PXL) 중 어느 하나일 수 있으며, 상기 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
먼저 도 5a를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 광원 유닛(LSU)과, 상기 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다. 상기 광원 유닛(LSU)은 본 발명의 일 실시예에 의한 발광 장치를 구성할 수 있다.
실시예에 따라, 광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 전기적으로 연결된 복수의 발광 다이오드들(LD)을 포함할 수 있다. 일 실시예에서, 상기 발광 다이오드들(LD)은 서로 병렬로 연결될 수 있으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 전원(VDD)과 제2 전원(VSS)의 사이에, 복수의 발광 다이오드들(LD)이 직/병렬 혼합 구조로 연결될 수도 있다.
실시예에 따라, 제1 및 제2 전원들(VDD, VSS)은 발광 다이오드들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 다이오드들(LD)의 문턱 전압 이상으로 설정될 수 있다.
한편, 도 5a에서는 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 다이오드들(LD)이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 발광 다이오드들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 제1 방향(일 예로, 순방향)으로 연결되고, 다른 일부는 제2 방향(일 예로, 역방향)으로 연결될 수도 있다. 또는, 또 다른 실시예에서는, 적어도 하나의 화소(PXL)가 단일의 발광 다이오드(일 예로, 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결된 단일의 유효 발광 다이오드)(LD)만을 포함할 수도 있다.
실시예에 따라, 각각의 광원 유닛(LSU)을 구성하는 발광 다이오드들(LD)의 일 단부는 상기 광원 유닛(LSU)의 제1 전극("제1 화소 전극" 또는 "제1 정렬 전극"이라고도 함)을 통해 화소 회로(PXC)에 공통으로 접속되며, 상기 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속될 수 있다. 그리고, 발광 다이오드들(LD)의 다른 단부는 상기 광원 유닛(LSU)의 제2 전극("제2 화소 전극" 또는 "제2 정렬 전극"이라고도 함) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 공통으로 접속될 수 있다.
각각의 광원 유닛(LSU)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터("구동 트랜지스터"라고도 함)(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터("스위칭 트랜지스터"라고도 함)(T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속된다. 이러한 제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(예컨대, 로우 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다.
각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달된다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전한다.
한편, 도 5a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들면, 도 5b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N타입의 트랜지스터들일 수 있다. 도 5b에 도시된 화소(PXL)는, 트랜지스터 타입 변경에 따라 일부 회로 소자의 접속 위치가 변경된 것을 제외하고, 그 구성 및 동작이 도 5a의 화소(PXL)와 실질적으로 유사하다. 따라서, 도 5b의 화소(PXL)에 대한 상세한 설명은 생략하기로 한다.
한편, 화소 회로(PXC)의 구조가 도 5a 및 도 5b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 5c에 도시된 실시예와 같이 구성될 수도 있다.
도 5c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 제3의 다른 전원에 더 연결될 수 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 상기 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 상기 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달한다. 여기서, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 상기 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 광원 유닛(LSU)의 제1 전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 상기 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제7 트랜지스터(T7)는 광원 유닛(LSU)의 제1 전극과 초기화 전원(Vint) 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 상기 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 제1 전극으로 공급한다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 도 5c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
또한, 본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 5a 내지 도 5c에 도시된 실시예들에 한정되지는 않으며, 각각의 화소(PXL)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 각각의 화소(PXL)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서, 각각의 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 광원 유닛(LSU)의 제1 및 제2 전극들 각각은 주사선(Si), 데이터선(Dj), 전원선 및/또는 제어선 등에 직접 접속될 수 있다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로, 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 화소(PXL)에 대한 서로 다른 실시예를 나타낸다. 실시예에 따라, 상기 화소(PXL)는 도 4 내지 도 5c에 도시된 어느 하나의 화소(PXL)일 수 있으나, 이에 한정되지는 않는다. 도 7은 도 6a 및 도 6b의 실시예들에 의한 절연 패턴(INP)을 나타내는 평면도이다.
편의상, 도 6a 및 도 6b에서는 광원 유닛(LSU)이 배치되는 표시 소자층만을 도시하였으나, 각각의 화소(PXL)는 상기 광원 유닛(LSU)을 제어하기 위한 회로 소자(일 예로, 도 5a 내지 도 5c의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자)를 선택적으로 더 포함할 수 있다. 또한, 실시예에 따라 도 6a 및 도 6b에서는 광원 유닛(LSU)이, 제1 및 제2 컨택홀들(CH1, CH2)을 통해, 소정의 전원선(일 예로, 제1 및/또는 제2 전원선들(PL1, PL2), 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자) 및/또는 신호선(일 예로, 주사선(Si) 및/또는 데이터선(Dj))에 연결되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 발광 장치에 구비된 제1 및 제2 전극들(ELT1, ELT2)) 중 적어도 하나가, 컨택홀 및/또는 중간 배선 등을 경유하지 않고 소정의 전원선 및/또는 신호선에 직접적으로 연결될 수도 있다.
도 6a 내지 도 7을 참조하면, 본 발명의 일 실시예에 의한 발광 장치 및 이를 포함하는 화소(PXL)는, 소정의 발광 영역(EMA)과, 상기 발광 영역(EMA)에 배치된 적어도 하나의 제1 전극(ELT1)과, 적어도 하나의 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 적어도 하나의 발광 다이오드(LD)를 포함한다. 일 예로, 화소(PXL)는, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 서로 직렬 및/또는 병렬로 연결된 복수의 발광 다이오드들(LD)을 포함할 수 있다. 또한, 화소(PXL)는, 제1 및 제2 전극들(ELT1, ELT2)과 중첩되도록 발광 영역(EMA)에 배치된 절연 패턴(INP)을 더 포함한다. 실시예에 따라, 절연 패턴(INP)은 제1 및 제2 전극들(ELT1, ELT2) 및 발광 다이오드들(LD)의 하부에 배치될 수 있다.
추가적으로, 화소(PXL)는, 각각의 제1 전극(ELT1)과 중첩되는 적어도 하나의 제1 컨택 전극(CNE1), 및/또는 각각의 제2 전극(ELT2)과 중첩되는 적어도 하나의 제2 컨택 전극(CNE2)을 선택적으로 더 포함할 수 있다. 예를 들어, 일 실시예에 의한 화소(PXL)는, 도 6a에 도시된 바와 같이 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함하지 않을 수 있다. 이 경우, 발광 다이오드들(LD)은 제1 및 제2 전극들(ELT1, ELT2)에 직접 연결될 수 있다. 다른 실시예에 의한 화소(PXL)는, 도 6b에 도시된 바와 같이 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함할 수 있다. 이 경우, 발광 다이오드들(LD)은 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 연결되거나, 또는 제1 및 제2 컨택 전극들(CNE1, CNE2) 및 제1 및 제2 전극들(ELT1, ELT2)에 모두 직접적으로 연결될 수 있다.
발광 영역(EMA)은, 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 다이오드들(LD)(특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결되는 유효 발광 다이오드들)이 배치되는 영역일 수 있다. 이러한 발광 영역(EMA)은 도시되지 않은 차광성 및/또는 반사성의 뱅크("화소 정의막"이라고도 함)에 의해 둘러싸일 수 있다.
절연 패턴(INP)은, 적어도 하나의 오목부(RCS)와, 상기 오목부(RCS)를 둘러싸는 돌출부(PTS)를 포함할 수 있다. 일 예로, 절연 패턴(INP)은, 발광 영역(EMA) 내에 각각 제1 방향(DR1) 및 제2 방향(DR2)을 따라 소정 간격으로 분산된 복수의 오목부들(RCS)을 포함할 수 있다. 일 실시예에서, 오목부들(RCS)은 발광 영역(EMA) 내에 균일하게 분산될 수 있다. 예를 들면, 오목부들(RCS)은 제1 및/또는 제2 방향(DR1, DR2)을 따라 각각 소정 간격으로 균일하게 분포할 수 있다. 다른 실시예에서, 복수의 오목부들(RCS)은 절연 패턴(INP) 내에 불균일하게 분산될 수도 있다.
실시예에 따라, 각각의 오목부(RCS)는, 제1 및 제2 전극들(ELT1, ELT2) 사이의 일 영역을 포함하는 영역에 배치될 수 있다. 또한, 적어도 하나의 발광 다이오드(LD)가 제1 및 제2 전극들(ELT1, ELT2)과 교차하는 제1 방향(일 예로, 가로 방향 또는 X 방향)(DR1)을 따라 배치되어 서로 대응하는 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된다고 할 때, 각각의 오목부(RCS)는 적어도 제1 방향(DR1)을 따라 각각의 발광 다이오드(LD)의 길이보다 큰 제1 폭(W1)을 가질 수 있다. 또한, 일 실시예에서, 각각의 오목부(RCS)는, 제1 방향(DR1)과 교차하는(일 예로, 직교하는) 제2 방향(일 예로, 세로 방향 또는 Y 방향)(DR2)을 따라 상기 제1 폭(W1)과 동일한 제2 폭(W2)을 가질 수 있다. 일 예로, 각각의 오목부(RCS)는, 평면 상에서 보았을 때, 원형의 형상을 가질 수 있다. 다만, 오목부(RCS)의 형상은 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 각각의 오목부(RCS)는, 평면 상에서 보았을 때, 원 형상, 타원 형상, 다각 형상, 또는 이들이 결합된 형상을 가질 수 있다.
오목부(RCS) 및 돌출부(PTS)에 의해, 절연 패턴(INP)의 표면은 요철 형상의 프로파일을 가질 수 있다. 상기 절연 패턴(INP)의 상부에는 제1 및 제2 전극들(ELT1, ELT2)과 발광 다이오드들(LD)이 배치될 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 적어도 일 영역이 마주하도록 서로 이격되어 배치될 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2)은, 절연 패턴(INP)이 배치된 베이스 층(도 4의 BSL) 상에 제1 방향(DR1)을 따라 소정 간격만큼 이격되어 나란히 배치될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)은 발광 영역(EMA)에서 제1 방향(DR1)을 따라 소정 간격만큼 이격되어, 각각 상기 제1 방향(DR1)과 교차하는(일 예로, 직교하는) 제2 방향(DR2)을 따라 연장되는 바 형상을 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 전극들(ELT1, ELT2)의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각은, 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 각각의 제1 전극(ELT1)은 적어도 한 층의 반사 전극층을 포함하며, 이외에도 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다. 유사하게, 각각의 제2 전극(ELT2)은 적어도 한 층의 반사 전극층을 포함하며, 이외에도 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 전극(ELT1)은 제1 연결 전극(CNL1) 및 제1 컨택홀(CH1)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제1 전원선(PL1)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 연결 전극(CNL1) 및 제1 컨택홀(CH1)을 통해, 그 하부에 배치된 소정의 회로 소자에 전기적으로 연결될 수 있다. 또는, 다른 실시예에서, 제1 전극(ELT1)은 제1 연결 전극(CNL1), 제1 컨택홀(CH1) 및/또는 회로 소자를 경유하지 않고 소정의 전원선 또는 신호선에 직접 연결될 수도 있다. 이 경우, 제1 전극(ELT1)은 상기 소정의 전원선 또는 신호선에 일체 또는 비일체로 연결될 수 있다.
실시예에 따라, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제1 연결 전극(CNL1)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제1 전극(ELT1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 서로 일체로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 연결 전극(CNL1)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 서로 일체로 연결되는 경우, 제1 연결 전극(CNL1)을 제1 전극(ELT1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 개별적으로 형성되어, 적어도 하나의 컨택홀 또는 비아d홀 등을 통해 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및 제2 컨택홀(CH2)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제2 전원선(PL2)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및 제2 컨택홀(CH2)을 통해, 그 하부에 배치된 제2 전원선(PL2)에 전기적으로 연결될 수 있다. 또는, 다른 실시예에서, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및/또는 제2 컨택홀(CH2) 등을 경유하지 않고 소정의 전원선 또는 신호선에 직접 연결될 수도 있다. 이 경우, 제2 전극(ELT2)은 상기 소정의 전원선 또는 신호선에 일체 또는 비일체로 연결될 수 있다.
실시예에 따라, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제2 전극(ELT2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 일체로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 서로 일체로 연결되는 경우, 제2 연결 전극(CNL2)을 제2 전극(ELT2)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 별개로 형성되어, 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2)은, 절연 패턴(INP)에 형성된 적어도 하나의 오목부(RCS)의 서로 다른 일 영역과 중첩되도록 상기 절연 패턴(INP) 상에 배치될 수 있다. 일 예로, 각각의 제1 전극(ELT1)은, 절연 패턴(INP)에 형성된 복수의 오목부들(RCS) 중 적어도 하나의 오목부(RCS)의 제1 영역(AR1)과 상기 제1 영역(AR1) 주변의 돌출부(PTS)와 중첩될 수 있다. 그리고, 각각의 제2 전극(ELT2)은, 상기 적어도 하나의 오목부(RCS)의 제2 영역(AR2)과 상기 제2 영역(AR2) 주변의 돌출부(PTS)와 중첩될 수 있다. 실시예에 따라, 각각의 제2 영역(AR2)은, 각각의 제1 영역(AR1)에 대향되는 영역일 수 있다. 예를 들어, 각각의 오목부(RCS)는, 제1 전극(ELT1)과 중첩되는 제1 영역(AR1)과, 상기 제1 영역(AR1)의 반대편에 위치하며 상기 제1 전극(ELT1)에 대응하는 제2 전극(ELT2)과 중첩되는 제2 영역(AR2)을 포함할 수 있다.
이러한 제1 및 제2 전극들(ELT1, ELT2)은, 절연 패턴(INP)의 형상에 대응하는 요철부를 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)은, 절연 패턴(INP)의 오목부(RCS)에 대응하는 영역에서 하부 방향으로 함몰되고, 상기 절연 패턴(INP)의 돌출부(PTS)에 대응하는 영역에서 상부 방향으로 돌출될 수 있다. 또한, 제1 및 제2 전극들(ELT1, ELT2)은, 절연 패턴(INP)의 오목부(RCS)와 돌출부(PTS)의 경계 영역에서 상기 절연 패턴(INP)의 프로파일에 대응하는 경사면 또는 곡면을 가질 수 있다.
절연 패턴(INP)과 제1 및 제2 전극들(ELT1, ELT2)이 배치된 각각의 발광 영역(EMA)에는 적어도 하나의 발광 다이오드(LD)가 배치될 수 있다. 예를 들어, 각각의 오목부(RCS)의 내부에는, 적어도 하나의 발광 다이오드(LD)가 배치될 수 있다. 일 예로, 상기 적어도 하나의 발광 다이오드(LD)는, 어느 하나의 오목부(RCS)에 의해 둘러싸이도록 상기 오목부(RCS) 상에 배치될 수 있다.
일 실시예에서, 절연 패턴(INP)이 복수의 오목부들(RCS)을 포함한다고 할 때, 상기 오목부들(RCS) 각각의 내부에는 적어도 하나의 발광 다이오드(LD)가 배치될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 복수의 오목부들(RCS) 중 일부의 내부에만 적어도 하나의 발광 다이오드(LD)가 배치될 수도 있다.
각각의 발광 다이오드(LD)는 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 일 예로, 각각의 발광 다이오드(LD)는 길이 방향을 가지는 막대형 발광 다이오드일 수 있다. 또한, 상기 발광 다이오드(LD)는, 길이 방향의 일단에 위치되며 제1 전극(ELT1)에 전기적으로 연결되는 제1 단부(EP1)와, 상기 길이 방향의 다른 일단에 위치되며 제2 전극(ELT2)에 전기적으로 연결되는 제2 단부(EP2)를 포함할 수 있다. 예를 들어, 각각의 발광 다이오드(LD)는 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)이 서로 마주하도록 배치된 영역(일 예로, 각각의 오목부(RCS)의 내부)에서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 제1 방향(DR1)을 따라 가로로 배열될 수 있다.
한편, 도 6a 및 도 6b에서는 발광 다이오드들(LD)이 어느 하나의 방향, 일 예로, 제1 방향(DR1)으로 균일하게 배열된 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 발광 다이오드들(LD) 중 적어도 하나는, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 사선 방향 등으로 배열될 수도 있다. 또는, 도 6a 및 도 6b에는 도시하지 않았으나, 각각의 발광 영역(EMA) 및/또는 그 주변에는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결되지 않은 적어도 하나의 비유효 발광 다이오드가 더 배치될 수도 있다.
실시예에 따라, 각각의 발광 다이오드(LD)는 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 각각의 발광 다이오드(LD)는 도 1a 내지 도 3b에 도시된 바와 같은, 나노 스케일 내지 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가지는 초소형의 막대형 발광 다이오드일 수 있다. 다만, 상기 발광 다이오드(LD)의 크기는 각각의 발광 장치, 일 예로 화소(PXL)의 설계 조건 등에 따라 다양하게 변경될 수 있다.
일 실시예에서, 발광 다이오드들(일 예로, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결된 유효 발광 다이오드들)(LD)의 제1 단부(EP1)는 제1 컨택 전극(CNE1)을 경유하여 제1 전극(ELT1)에 전기적으로 연결되고, 상기 발광 다이오드들(LD)의 제2 단부(EP2)는 제2 컨택 전극(CNE2)을 경유하여 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다른 실시예에서, 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2) 중 적어도 하나가, 제1 및/또는 제2 전극들(ELT1, ELT2)에 직접적으로 접촉되어 상기 제1 및/또는 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수도 있다.
실시예에 따라, 발광 다이오드들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 방식 등을 이용해 발광 영역(EMA)에 공급될 수 있다. 예를 들어, 발광 다이오드들(LD)은 휘발성 용매에 섞여 각각의 발광 영역(EMA)에 공급될 수 있다. 이때, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 전압(또는, 정렬 신호)을 인가하게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 다이오드들(LD)이 정렬하게 된다. 발광 다이오드들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 다이오드들(LD)을 안정적으로 배열할 수 있다. 또한, 발광 다이오드들(LD)의 양 단부, 일 예로 제1 및 제2 단부들(EP1, EP2) 상에 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 형성할 수 있다. 이에 따라, 상기 발광 다이오드들(LD)을 제1 및 제2 전극들(ELT1, ELT2)의 사이에 보다 안정적으로 연결할 수 있다.
실시예에 따라, 제1 컨택 전극(CNE1)은 발광 다이오드들(LD)의 제1 단부(EP1) 및 제1 전극(ELT1)의 적어도 일 영역 상에 배치되어, 상기 발광 다이오드들(LD)의 제1 단부(EP1)와 제1 전극(ELT1)을 전기적으로 연결한다. 유사하게, 제2 컨택 전극(CNE2)은 발광 다이오드들(LD)의 제2 단부(EP2) 및 제2 전극(ELT2)의 적어도 일 영역 상에 배치되어, 상기 발광 다이오드들(LD)의 제2 단부(EP2)와 제2 전극(ELT2)을 전기적으로 연결한다. 또한, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 발광 다이오드들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)을 고정함으로써, 발광 다이오드들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제1 전극(ELT1) 및/또는 화소 회로(PXC) 등을 경유하여 발광 다이오드들(LD)의 제1 단부(EP1)가 제1 전원(VDD)에 연결되고, 제2 전극(ELT2) 및/또는 제2 전원선(PL2) 등을 경유하여 발광 다이오드들(LD)의 제2 단부(EP2)가 제2 전원(VSS)에 연결되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순 방향으로 연결되는 적어도 하나의 발광 다이오드(LD)가 화소 회로(PXC) 등으로부터 공급되는 구동 전류에 대응하는 휘도로 발광하게 된다. 이에 따라, 화소(PXL)가 빛을 방출할 수 있게 된다.
도 8a 및 도 8b는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 6b의 Ⅰ~Ⅰ'선에 대응하는 단면의 서로 다른 실시예를 나타낸다. 그리고, 도 9는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 6b의 Ⅱ~Ⅱ'선에 대응하는 단면의 일 실시예를 나타낸다.
도 6a 내지 도 9를 참조하면, 본 발명의 일 실시예에 의한 발광 장치(일 예로, 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 화소(PXL))는, 베이스 층(BSL)과, 상기 베이스 층(BSL)의 일면 상에 순차적으로 배치 및/또는 형성된 절연 패턴(INP), 제1 및 제2 전극들(ELT1, ELT2), 제1 절연층(INS1), 적어도 하나의 발광 다이오드(LD), 제2 절연층(INS2), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제3 절연층(INS3)을 포함한다. 또한, 실시예에 따라, 상기 발광 장치는, 베이스 층(BSL)과 절연 패턴(INP)의 사이에, 화소 회로층(PCL)을 선택적으로 더 포함할 수 있다.
화소 회로층(PCL)은 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자(일 예로, 적어도 하나의 트랜지스터 및/또는 커패시터), 적어도 하나의 전원선 및/또는 신호선 등을 포함할 수 있다. 다만, 발광 장치가 제1 및 제2 전원선들(PL1, PL2)(또는, 소정의 신호선들)에 직접적으로 연결되는 경우 등에는, 화소 회로층(PCL)이 생략될 수도 있다.
절연 패턴(INP)은 무기 재료 또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 절연 패턴(INP)은 SiNx 또는 SiOx 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 절연 패턴(INP)은 현재 공지된 다양한 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 본 발명의 실시예에서, 절연 패턴(INP)에서 구성 물질은 다양하게 변경될 수 있다.
또한, 일 실시예에서, 절연 패턴(INP)은 반사 부재로 기능할 수 있다. 일 예로, 절연 패턴(INP)은 그 상부에 제공된 제1 및 제2 전극들(ELT1, ELT2)과 함께 각각의 발광 다이오드(LD)에서 출사되는 광을 원하는 방향으로 유도하여 각 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다.
실시예에 따라, 절연 패턴(INP)은, 발광 다이오드(LD) 등이 배치되는 적어도 하나의 오목부(RCS)와 이를 둘러싸는 돌출부(PTS)를 포함하며, 상기 오목부(RCS)는 돌출부(PTS)에 인접한 외곽 영역(BOD)에서 소정 각도(θ) 범위의 기울기를 가진 경사면을 포함할 수 있다. 일 실시예에서, 절연 패턴(INP)은 대략 40도 내지 50도의 각도(θ)로 파인 오목부(RCS)를 포함할 수 있다. 이 경우, 발광 다이오드들(LD)의 양 단부, 즉 제1 및 제2 단부들(EP1, EP2)에서 방출되는 빛이 정면 방향(일 예로, 표시 패널(PNL)의 전면 방향)으로 진행하도록 유도할 수 있다. 이에 따라, 각각의 발광 장치 및 이를 포함한 화소(PXL)의 광 효율을 향상시킬 수 있다.
다만, 본 발명이 이에 한정되지는 않으며, 절연 패턴(INP)의 형상은 다양하게 변경될 수 있다. 예를 들어, 본 발명의 다른 실시예에서는, 경사면의 기울기 범위가 변경되거나, 또는 절연 패턴(INP)의 적어도 일 영역이 완만한 곡면을 가지도록 파여 오목부(RCS)가 형성될 수도 있다.
실시예에 따라, 절연 패턴(INP)의 표면에 굴곡을 형성하기 위하여, 상기 절연 패턴(INP)의 형성 과정에서 적어도 두 번의 마스크 공정을 거쳐 절연 패턴(INP)을 영역별로 서로 다른 높이로 패터닝하거나, 또는 하프톤 마스크를 이용한 한 번의 마스크 공정을 거쳐 절연 패턴(INP)을 영역별로 서로 다른 높이로 패터닝할 수 있다. 이에 따라, 절연 패턴(INP)의 표면에 오목부(RCS)와 돌출부(PTS)를 형성할 수 있다. 즉, 절연 패턴(INP)의 형성 공정이 특별히 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있다.
일 실시예에서, 오목부(RCS)와 돌출부(PTS)의 높이 차는, 상기 오목부(RCS)의 내부에 각각의 발광 다이오드(LD)를 충분히 수용할 수 있을 정도로 설정될 수 있다. 이 경우, 절연 패턴(INP)이, 오목부(RCS)의 내부에 배치된 발광 다이오드(LD)를 측면에서 전체적으로 둘러쌀 수 있다.
제1 및 제2 전극들(ELT1, ELT2)은, 절연 패턴(INP) 상에 서로 이격되어 배치된다. 일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2)은 도 6a 및 도 6b에 도시된 바와 같이, 제1 방향(DR1)을 따라 일정한 간격만큼 이격되어 서로 평행하게 배치되는 바 형상의 전극들로 구성될 수 있으며, 이 경우 공정의 용이성을 확보할 수 있다. 다만, 제1 및 제2 전극들(ELT1, ELT2)의 형상은 실시예에 따라 다양하게 변경될 수 있다.
이러한 제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 하나의 도전성 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각의 반사 전극층은, 일정한 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 상기 반사 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 도전 물질로 구성될 수 있다. 제1 및 제2 전극들(ELT1, ELT2) 각각이 반사 전극층을 포함할 경우, 발광 다이오드들(LD) 각각의 양단, 즉 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되게 할 수 있다. 특히, 제1 및 제2 전극들(ELT1, ELT2)이 절연 패턴(INP)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 다이오드들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 전극들(ELT1, ELT2)에 의해 반사되어 더욱 표시 패널(PNL)의 정면 방향(일 예로, 베이스 층(BSL)의 상부 방향)으로 진행될 수 있다. 이에 따라, 발광 다이오드들(LD)에서 출사되는 광의 효율을 향상시킬 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각의 투명 전극층은, 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 상기 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 다이오드들(LD)로 원하는 전압을 효과적으로 전달할 수 있게 된다.
추가적으로, 제1 및 제2 전극들(ELT1, ELT2) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 화소(PXL)의 제조 공정 등에서 발생하는 불량으로 인해 제1 및 제2 전극들(ELT1, ELT2)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 상기 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 상기 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2) 각각의 구성 요소로 간주되거나, 또는 상기 제1 및 제2 전극들(ELT1, ELT2) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
실시예에 따라, 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)은 적어도 하나의 오목부(RCS)를 사이에 두고 서로 마주하도록 배치될 수 있다. 또한, 상기 제1 및 제2 전극들(ELT1, ELT2)은, 상기 오목부(RCS)의 서로 다른 일 영역과 중첩되도록 절연 패턴(INP) 상에 배치될 수 있다.
이러한 제1 및 제2 전극들(ELT1, ELT2)은 절연 패턴(INP)의 표면 프로파일에 부합되는 굴곡을 가질 수 있다. 예를 들어, 상기 제1 및 제2 전극들(ELT1, ELT2) 각각은 절연 패턴(INP)의 오목부(RCS)와 돌출부(PTS)를 연결하는 경사면의 상단부와 하단부 상에서 꺾인 형태의 제1 및 제2 절곡부들(BP1, BP2)을 포함할 수 있다. 실시예에 따라, 제1 전극(ELT1)에 형성되는 제1 절곡부들(BP1)은, 제2 전극(ELT2)에 형성되는 제2 절곡부들(BP2)과 대칭을 이루는 형태를 가질 수 있으나, 이에 한정되지는 않는다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 각각 제1 및 제2 절곡부들(BP1, BP2)을 포함하게 되면, 발광 다이오드들(LD)의 정렬 단계에서 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 발생하는 전계가 제1 및 제2 절곡부들(BP1, BP2)에 보다 집중되게 된다. 따라서, 보다 많은 개수의 발광 다이오드들(LD)이 오목부(RCS)의 내부 및/또는 그 주변으로 이동하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열될 수 있다. 이에 따라, 발광 다이오드들(LD)의 정렬 효율을 높일 수 있다.
제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 커버하도록 형성되며, 상기 제1 및 제2 전극들(ELT1, ELT2)의 다른 일 영역을 노출하는 개구부를 포함한다. 일 실시예에서, 제1 절연층(INS1)은, 일차적으로 제1 및 제2 전극들(ELT1, ELT2)을 전면적으로 커버하도록 형성될 수 있다. 이러한 제1 절연층(INS1) 상에(일 예로, 오목부(RCS) 상의 제1 절연층(INS1) 상에) 발광 다이오드들(LD)이 공급 및 정렬된 이후, 상기 제1 절연층(INS1)은 도 8a에 도시된 바와 같이 각각 소정의 제1 및 제2 컨택부들(CNT1, CNT2)에서 제1 및 제2 전극들(ELT1, ELT2)을 노출하도록 부분적으로 개구되거나, 도 8b에 도시된 바와 같이 발광 다이오드(LD)의 하부에 국부적으로 배치되는 개별 패턴의 형태로 패터닝될 수 있다.
즉, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)과 각각의 발광 다이오드(LD)의 사이에 개재되되, 상기 제1 및 제2 전극들(ELT1, ELT2) 각각의 일 영역을 노출할 수 있다. 이러한 제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ELT2)이 형성된 이후 상기 제1 및 제2 전극들(ELT1, ELT2)을 커버하도록 형성되어, 후속 공정에서 상기 제1 및 제2 전극들(ELT1, ELT2)이 손상되거나 금속이 석출되는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)은, 각각의 발광 다이오드(LD)를 안정적으로 지지할 수 있다.
제1 절연층(INS1)이 형성된 각각의 발광 영역(EMA)에는 복수의 발광 다이오드들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 방식 등을 통해 각각의 발광 영역(EMA)에 다수의 발광 다이오드들(LD)이 공급되고, 상기 발광 다이오드들(LD) 중 적어도 일부는 오목부들(RCS)의 내부에 정렬될 수 있다.
예를 들어, 각각의 오목부(RCS)의 내부에는 적어도 하나의 발광 다이오드(LD)가 배치될 수 있다. 일 예로, 상기 발광 다이오드(LD)는, 절연 패턴(INP)의 오목부(RCS) 상에서 제1 절연층(INS1) 상에 배치되어, 절연 패턴(INP)의 오목부(RCS) 및/또는 그 상부에 위치한 제1 및 제2 전극들(ELT1, ELT2)의 경사면(또는, 곡면)에 의해 둘러싸일 수 있다. 즉, 실시예에 따라, 절연 패턴(INP)의 오목부(RCS)와 제1 및 제2 전극들(ELT1, ELT2)이 상기 발광 다이오드(LD)의 측면을 전면적으로 둘러쌀 수 있다. 이에 따라, 상기 발광 다이오드(LD)로부터 방출되는 빛이 절연 패턴(INP)의 오목부(RCS)와 제1 및 제2 전극들(ELT1, ELT2)에 의해 반사되어, 발광 장치 및 이를 포함하는 표시 장치의 정면 방향(일 예로, 영상이 표시되는 전면 방향)으로 진행할 수 있다.
특히, 오목부들(RCS)에 배치되는 발광 다이오드들(LD) 중, 소정의 오차 각도 범위를 포함하여 제1 방향(DR1)으로 배열된 발광 다이오드(LD)의 제1 단부(EP1)는, 절연 패턴(INP)에 의해 제1 전극(ELT1)에 형성된 경사면(또는, 곡면)과 마주하도록 배치될 수 있다. 또한, 상기 발광 다이오드(LD)의 제2 단부(EP2)는, 절연 패턴(INP)에 의해 제2 전극(ELT2)에 형성된 경사면(또는, 곡면)과 마주하도록 배치될 수 있다. 각각의 발광 다이오드(LD)는 제1 및 제2 단부들(EP1, EPT2)을 통해 빛을 방출하며, 따라서 상기 발광 다이오드(LD)로부터 방출되는 빛이 보다 정면 방향(일 예로, 도 8a 내지 도 9의 단면도에서 베이스 층(BSL)의 상부 방향)으로 향할 수 있다. 또한, 각각의 발광 영역(EMA)에 배치되는 적어도 하나의 발광 다이오드(LD)가 제1 및 제2 전극들(ELT1, ELT2)의 사이에, 사선 방향 등으로 배치되더라도, 상기 발광 다이오드(LD)가 오목부(RCS)의 내부에 위치할 경우, 상기 발광 다이오드(LD)로부터 방출되는 빛이 보다 정면 방향으로 향할 수 있다. 이러한 본 발명의 실시예에 의하면, 발광 다이오드들(LD)로부터 방출되는 광을 원하는 방향으로 보다 많이 방출할 수 있다. 이에 따라, 각각의 발광 영역(EMA)으로부터 방출되는 광의 효율을 향상시킬 수 있다.
제2 절연층(INS2)은, 발광 다이오드들(LD), 특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬된 적어도 하나의 발광 다이오드(LD)의 상부에 배치되며, 상기 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 예를 들어, 제2 절연층(INS2)은 상기 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 상기 발광 다이오드(LD)의 일 영역 상부에만 부분적으로 배치될 수 있다. 이러한 제2 절연층(INS2)은 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
한편, 도 8a 및 도 8b에 도시된 바와 같이, 제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 공간은 제2 절연층(INS2)을 형성하는 과정에서 채워질 수도 있다. 일 예로, 제1 절연층(INS1)이 적어도 한 층의 무기 절연막으로 구성될 경우, 상기 제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 하부면의 프로파일을 따라 오목하게 형성될 수 있다. 이러한 제1 절연층(INS1) 상에, 상기 제1 절연층(INS1)에 형성된 홈의 폭보다 큰 길이를 가지는 발광 소자들(LD)이 가로 방향으로 배치될 경우, 상기 발광 소자들(LD)과 제1 절연층(INS1)의 사이에는 이격 공간이 형성될 수 있다. 다만, 상기 공간은, 후속 공정 단계, 일 예로 발광 소자들(LD)의 상부에 제2 절연층(INS2)을 형성하는 공정 단계에서, 상기 제2 절연층(INS2)을 형성하기 위한 절연 물질이 유입되면서 채워질 수도 있다. 이와 같이 제2 절연층(INS2)의 일부가 발광 소자들(LD)의 하부로 유입되어 발광 소자들(LD) 하부의 공간을 채우게 되면, 상기 발광 소자들(LD)을 보다 안정적으로 지지할 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은, 제1 및 제2 전극들(ELT1, ELT2)과, 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 배치될 수 있다. 일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 도 8a에 도시된 바와 같이 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 이에 한정되지는 않는다.
다른 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 도 8b에 도시된 바와 같이 서로 다른 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 다른 공정에서, 동일 또는 상이한 도전 물질을 이용하여 형성될 수 있다. 제1 및 제2 컨택 전극들(CNE1, CNE2)이 서로 다른 층에 배치될 경우, 보다 하부 층에 배치된 컨택 전극, 일 예로 제1 컨택 전극(CNE1) 상에는 적어도 한 층의 절연층(일 예로, 제4 절연층(INS4))이 형성될 수 있다.
이러한 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결한다.
예를 들어, 제1 컨택 전극(CNE1)은, 각각의 제1 전극(ELT1)과 접촉되도록 상기 제1 전극(ELT1) 상에 배치될 수 있다. 일 예로, 제1 컨택 전극(CNE1)은 제1 절연층(INS1)에 의해 커버되지 않은 제1 전극(ELT1)의 일 영역(일 예로, 제1 컨택부(CNT1)) 상에서 상기 제1 전극(ELT1)과 접촉되도록 배치될 수 있다. 또한, 상기 제1 컨택 전극(CNE1)은 상기 제1 전극(ELT1)에 인접한 적어도 하나의 발광 다이오드(LD), 일 예로 복수의 발광 다이오드들(LD) 각각의 제1 단부(EP1)와 접촉되도록 상기 제1 단부(EP1) 상에 배치될 수 있다. 즉, 제1 컨택 전극(CNE1)은 발광 다이오드들(LD) 각각의 제1 단부(EP1)와 이에 대응하는 제1 전극(ELT1)의 적어도 일 영역을 커버하도록 배치될 수 있다. 이에 의해, 상기 발광 다이오드들(LD) 각각의 제1 단부(EP1)가 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
유사하게, 제2 컨택 전극(CNE2)은, 각각의 제2 전극(ELT2)과 접촉되도록 상기 제2 전극(ELT2) 상에 배치될 수 있다. 일 예로, 제2 컨택 전극(CNE2)은 제1 절연층(INS1)에 의해 커버되지 않은 제2 전극(ELT2)의 일 영역(일 예로, 제2 컨택부(CNT2)) 상에서 상기 제2 전극(ELT2)과 접촉되도록 배치될 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 제2 전극(ELT2)에 인접한 적어도 하나의 발광 다이오드(LD), 일 예로 복수의 발광 다이오드들(LD) 각각의 제2 단부(EP2)와 접촉되도록 상기 제2 단부(EP2) 상에 배치될 수 있다. 즉, 제2 컨택 전극(CNE2)은 발광 다이오드들(LD) 각각의 제2 단부(EP2)와 이에 대응하는 제2 전극(ELT2)의 적어도 일 영역을 커버하도록 배치될 수 있다. 이에 의해, 상기 발광 다이오드들(LD) 각각의 제2 단부(EP2)가 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
한편, 도 6a의 실시예에서와 같이 제1 및 제2 컨택 전극들(CNE1, CNE2)이 제공되지 않을 경우, 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2)이 각각 제1 및 제2 전극들(ELT1, ELT2)에 직접 접촉될 수도 있다. 이 경우, 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2)과 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 제1 절연막(INS1)이 개재되지 않을 수도 있다.
제3 절연층(INS3)은, 절연 패턴(INP), 제1 및 제2 전극들(ELT1, ELT2), 발광 다이오드들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)을 커버하도록, 상기 절연 패턴(INP), 제1 및 제2 전극들(ELT1, ELT2), 발광 다이오드들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)이 형성된 베이스 층(BSL)의 일면 상에 형성 및/또는 배치될 수 있다. 실시예에 따라, 제3 절연층(INS3)은, 적어도 한 층의 무기막 및/또는 유기막을 포함하는 박막 봉지층을 포함할 수 있다.
실시예에 따라, 제1 내지 제4 절연층들(INS1, INS2, INS3, INS4) 각각은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제1 내지 제4 절연층들(INS1, INS2, INS3, INS4) 각각은, SiNx를 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 제1 내지 제4 절연층들(INS1, INS2, INS3, INS4) 각각의 구성 물질이 특별히 한정되지는 않는다. 또한, 상기 제1 내지 제4 절연층들(INS1, INS2, INS3, INS4)은 서로 다른 절연 물질을 포함하거나, 또는 상기 제1 내지 제4 절연층들(INS1, INS2, INS3, INS4) 중 적어도 일부는 서로 동일한 절연 물질을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 6b의 Ⅲ~Ⅲ'선에 대응하는 단면의 일 실시예를 나타낸다. 실시예에 따라, 도 10에서는 화소 회로층(PCL)에 배치되는 일부 회로 소자 및/또는 배선을 도시함과 아울러, 상기 화소 회로층(PCL)과 그 상부의 표시 소자층(일 예로, 광원 유닛(LSU)을 구성하는 발광 다이오드들(LD)이 배치되는 층)(DPL)과의 연결 구조를 도시하였다. 도 10에서, 도 6a 내지 도 9와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 6a 내지 도 10을 참조하면, 본 발명의 일 실시예에 의한 발광 장치는, 베이스 층(BSL)과 표시 소자층(DPL)의 사이에 배치된 화소 회로층(PCL)을 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은 베이스 층(BSL)의 일면 상에 형성되고, 표시 소자층(DPL)은 화소 회로층(PCL)이 형성된 베이스 층(BSL)의 일면 상에 형성될 수 있다.
화소 회로층(PCL)은 표시 소자층(DPL)을 제어하기 위한 화소 회로, 일 예로, 도 5a 내지 도 5c 등에 도시된 어느 하나의 화소 회로(PXC) 및/또는 이에 연결되는 배선들을 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은, 도 5a의 제1 및 제2 트랜지스터들(T1, T2)을 포함할 수 있다. 또한, 상기 화소 회로층(PCL)은 도 5a 내지 도 5c 등에 도시된 스토리지 커패시터(Cst)와, 각각의 화소 회로(PXC)에 연결되는 각종 신호선들(일 예로, 주사선(Si) 및 데이터선(Dj))과, 화소 회로(PXC) 및/또는 광원 유닛(LSU)에 연결되는 각종 전원선들(일 예로, 제1 및 제2 전원선들(PL1, PL2))을 더 포함할 수 있다.
실시예에 따라, 각각의 화소 회로(PXC)에 구비된 복수의 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)은 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 복수의 트랜지스터들 중 적어도 일부가 서로 다른 타입 및/또는 구조를 가질 수도 있다.
추가적으로, 화소 회로층(PCL)은 복수의 절연층들을 포함한다. 일 예로, 화소 회로층(PCL)은 베이스 층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및 패시베이션막(PSV)을 포함할 수 있다. 또한, 화소 회로층(PCL)은 적어도 일부의 트랜지스터의 하부에 배치되는 적어도 하나의 차광 패턴(미도시) 등을 선택적으로 더 포함할 수도 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.
제1 및 제2 트랜지스터들(T1, T2) 각각은, 반도체층(SCL), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극들(ET1, ET2)을 포함한다. 한편, 실시예에 따라 도 10에서는 제1 및 제2 트랜지스터들(T1, T2) 각각이, 반도체층(SCL)과 별개로 형성된 제1 및 제2 트랜지스터 전극들(ET1, ET2)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 화소 영역에 배치되는 적어도 하나의 트랜지스터에 구비되는 제1 및/또는 제2 트랜지스터 전극들(ET1, ET2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 베이스 층(BSL)과 게이트 절연층(GI)의 사이에 배치될 수 있다. 이러한 반도체층(SCL)은 각각의 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 각각의 제2 트랜지스터 전극(ET2)에 접촉되는 제2 영역과, 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아모포스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연층(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩되도록 배치될 수 있다.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은, 적어도 한 층의 층간 절연층(ILD)을 사이에 개재하고, 각각의 반도체층(SCL) 및 게이트 전극(GE) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 층간 절연층(ILD)과 패시베이션막(PSV)의 사이에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 각각의 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 각각의 컨택홀을 통해 각각의 반도체층(SCL)의 제1 및 제2 영역들에 연결될 수 있다.
한편, 실시예에 따라, 화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터는 어느 하나의 화소 전극에 연결될 수 있다. 일 예로, 제1 트랜지스터(T1)의 제1 및 제2 트랜지스터 전극들(ET1, ET2) 중 어느 하나는 패시베이션막(PSV)을 관통하는 제1 컨택홀(CH1)을 통해, 상기 패시베이션막(PSV)의 상부에 배치된 광원 유닛(LSU)의 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 화소(PXL)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 제2 전원(VSS)을 공급하기 위한 제2 전원선(PL2)은 제1 및 제2 트랜지스터들(T1, T2)의 게이트 전극들(GE)과 동일한 층 상에 배치되어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)과 동일한 층 상에 배치된 브리지 패턴(BRP), 및 패시베이션막(PSV)을 관통하는 적어도 하나의 제2 컨택홀(CH2)을 통해, 상기 패시베이션막(PSV)의 상부에 배치된 광원 유닛(LSU)의 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)에 전기적으로 연결될 수 있다. 다만, 제2 전원선(PL2) 등의 구조 및/또는 위치는 다양하게 변경될 수 있다.
실시예에 따라, 표시 소자층(DPL)은 화소들(PXL) 각각의 광원 유닛(LSU)을 포함할 수 있다. 예를 들어, 표시 소자층(DPL)은, 적어도 하나의 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, EPT2)의 사이에 전기적으로 연결된 적어도 하나의 발광 다이오드(LD)를 포함할 수 있다. 또한, 표시 소자층(DPL)은 적어도 하나의 도전층 및/또는 절연층 등을 더 포함할 수 있다.
예를 들면, 표시 소자층(DPL)은 각각의 발광 영역(EMA)에 배치된 절연 패턴(INP)과, 상기 절연 패턴(INP) 상에 배치된 적어도 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배치된 복수의 발광 다이오드들(LD)을 포함하며, 상기 발광 다이오드들(LD) 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 컨택 전극들(CNE1, CNE2)을 선택적으로 더 포함할 수 있다. 또한, 표시 소자층(DPL)은 표시 소자층(DPL)은 순차적으로 배치된 제1 내지 제3 절연층들(INS1, INS2, INS3)을 포함하며, 도 8b에 도시된 제4 절연층(INS4)을 선택적으로 더 포함할 수 있다. 표시 소자층(DPL)의 구조는, 도 6a 내지 도 9를 참조하여 상세히 설명하였으므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 6a 내지 도 10의 실시예에 의하면, 제1 및 제2 전극들(ELT1, ELT2)의 하부에는, 적어도 하나의 오목부(RCS), 일 예로, 복수의 오목부들(RCS)을 구비한 절연 패턴(INP)이 배치된다. 그리고, 오목부들(RCS) 중 적어도 하나의 내부에는 적어도 하나의 발광 다이오드(LD)가 배치되며, 상기 발광 다이오드(LD)의 제1 단부(EP1) 및 제2 단부(EP2)는 각각 제1 전극(ELT1) 및 제2 전극(ELT2)에 전기적으로 연결된다. 또한, 상기 제1 및 제2 단부들(EP1, EP2)을 포함하여 상기 발광 다이오드(LD)의 측면은 절연 패턴(INP) 및 제1 및 제2 전극들(ELT1, ELT2)에 의해 둘러싸일 수 있다. 이에 따라, 각각의 발광 영역(EMA)으로부터 방출되는 광의 효율을 향상시킬 수 있다.
또한, 절연 패턴(INP)이 오목부(RCS)를 포함함으로써, 발광 다이오드들(LD)을 발광 영역(EMA)에 공급하는 과정에서 상기 발광 다이오드들(LD)과 함께 공급된 용매를 제거할 때, 발광 다이오드들(LD)이 각각의 오목부(RCS)의 내부에 보다 집중적으로 배치될 수 있다. 이에 따라, 발광 다이오드들(LD)을 원하는 영역에 보다 용이하게 배치할 수 있다.
추가적으로, 도 6a 내지 도 10의 실시예에 의하면, 제1 및 제2 전극들(ELT1, ELT2)은 오목부들(RCS)에 대응하는 영역에서 절연 패턴(INP)의 형상에 대응하는 제1 및 제2 절곡부들(BP1, BP2)을 포함할 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 제1 및 제2 절곡부들(BP1, BP2)을 포함하게 되면, 각각의 발광 영역(EMA)에 발광 다이오드들(LD)을 공급하고 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 전압을 인가하여 상기 발광 다이오드들(LD)의 정렬을 위한 전계를 형성할 때, 상기 전계가 제1 및 제2 절곡부들(BP1, BP2)의 주변에 보다 집중될 수 있다. 이에 따라, 발광 다이오드들(LD)의 정렬 효율을 높일 수 있다. 즉, 본 발명의 실시예에 의하면, 보다 많은 개수의 발광 다이오드들(LD)을 원하는 위치에 보다 효과적으로 정렬할 수 있게 된다. 이에 따라, 발광 다이오드들(LD)의 정렬도를 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 화소(PXL)의 실시예를 나타낸다. 도 12는 도 11의 실시예에 의한 절연 패턴(INP)을 나타내는 평면도이다. 도 13a 및 도 13b는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 11의 Ⅳ~Ⅳ'선에 대응하는 단면의 서로 다른 실시예를 나타낸다. 도 14는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 11의 Ⅴ~Ⅴ'선에 대응하는 단면의 일 실시예를 나타낸다. 도 15는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 11의 Ⅵ~Ⅵ'선에 대응하는 단면의 일 실시예를 나타낸다. 도 11 내지 도 15의 실시예에서, 도 6a 내지 도 10의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 11 내지 도 15를 참조하면, 절연 패턴(INP)은 적어도 하나의 개구부(OPN)를 포함할 수 있다. 일 예로, 절연 패턴(INP)은 각각의 오목부(RCS)에 대응하는 복수의 개구부들(OPN)을 포함할 수 있다.
예를 들어, 도 6a 내지 도 10의 실시예에 의한 각각의 오목부(RCS)는, 도 11 내지 도 15에 도시된 바와 같이 개구부(OPN)를 포함하도록 변경될 수 있다. 일 예로, 각각의 오목부(RCS)의 바닥면이 개구됨으로써, 상기 오목부(RCS)가 개구부(OPN)를 포함할 수 있다.
상술한 실시예에서도, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결된 발광 다이오드들(LD)의 측면은 절연 패턴(INP) 및 제1 및 제2 전극들(ELT1, ELT2)에 의해 둘러싸일 수 있다. 이에 따라, 각각의 발광 영역(EMA)으로부터 방출되는 광의 효율을 향상시킬 수 있다.
또한, 절연 패턴(INP)이 오목부(RCS)를 포함함으로써, 발광 다이오드들(LD)을 각각의 오목부(RCS)의 내부에 보다 집중적으로 배치함과 더불어, 발광 다이오드들(LD)의 정렬 효율을 보다 높일 수 있다. 이에 따라, 발광 다이오드들(LD)의 정렬도를 향상시킬 수 있다.
도 16은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 화소(PXL)의 실시예를 나타낸다. 도 17은 도 16의 실시예에 의한 절연 패턴(INP')을 나타내는 평면도이다. 도 18은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 도 16 및 도 17의 절연 패턴(INP')과 관련한 변경 실시예를 나타낸다. 도 16 내지 도 18에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 16 내지 도 18을 참조하면, 절연 패턴(INP')은 사각형상의 오목부(RCS')를 포함할 수 있다. 일 예로, 절연 패턴(INP')은 각각이 정사각 형상을 가지는 복수의 오목부들(RCS')을 포함할 수 있다. 또한, 실시예에 따라, 적어도 하나의 오목부(RCS')는 개구부(OPN')를 선택적으로 포함할 수 있다. 실시예에 따라, 각각의 개구부(OPN')는 각각의 오목부(RCS')에 대응하는 형상을 가질 수 있다. 일 예로, 상기 개구부(OPN')는 각각의 오목부(RCS')에 대응하는 크기를 가지며 정사각 형상을 가질 수 있다.
도 19는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 화소(PXL)의 실시예를 나타낸다. 도 20은 도 19의 실시예에 의한 절연 패턴(INP")을 나타내는 평면도이다. 도 21은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 도 19 및 도 20의 절연 패턴(INP")과 관련한 변경 실시예를 나타낸다. 도 19 내지 도 21에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 19 내지 도 21을 참조하면, 절연 패턴(INP")은 마름모 형상의 오목부(RCS")를 포함할 수 있다. 일 예로, 절연 패턴(INP")은 각각이 마름모 형상을 가지는 복수의 오목부들(RCS")을 포함할 수 있다. 또한, 실시예에 따라, 적어도 하나의 오목부(RCS")는 개구부(OPN")를 선택적으로 포함할 수 있다. 실시예에 따라, 각각의 개구부(OPN")는 각각의 오목부(RCS")에 대응하는 형상을 가질 수 있다. 일 예로, 상기 개구부(OPN")는 각각의 오목부(RCS")에 대응하는 크기를 가지며 마름모 형상을 가질 수 있다.
도 6a 내지 도 21의 실시예들에서와 같이, 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")의 형상은 다양하게 변경될 수 있다. 일 예로, 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")는 원 형상, 정사각 형상 또는 마름모 형상을 가질 수 있다. 또한, 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")는, 그 외에 다른 형상을 가질 수 있다. 예를 들어, 본 발명의 다른 실시예에서는, 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")가 타원 형상을 가지거나, 정사각 형상 및 마름모 형상을 제외한 다른 다각 형상을 가질 수 있다. 또는, 본 발명의 또 다른 실시예에서는, 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")가, 원 또는 타원 형상과 다각 형상이 결합된 형상, 일 예로, 직선의 변과 곡선의 변을 복합적으로 포함하는 형상을 가질 수도 있다.
또한, 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")의 크기는 다양하게 변경될 수 있다. 예를 들어, 각각의 발광 영역(EMA), 제1 및 제2 전극들(ELT1, ELT2) 및/또는 발광 다이오드들(LD)의 크기나 구조 등에 따라 각각의 오목부(RCS, RCS', RCS") 및/또는 개구부(OPN, OPN', OPN")의 크기가 다양하게 변경될 수 있다.
도 22는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 화소(PXL)의 실시예를 나타낸다. 도 23은 도 22의 실시예에 의한 반사 전극(REF)을 나타내는 평면도이다. 도 24는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 22의 Ⅶ~Ⅶ'선에 대응하는 단면의 일 실시예를 나타낸다. 도 22 내지 도 24에서, 앞서 설명한 실시예들, 일 예로 도 6a 내지 도 10의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 22 내지 도 24를 참조하면, 본 발명의 일 실시예에 의한 발광 장치 및 이를 포함하는 화소(PXL)는, 발광 다이오드들(LD)의 주변에 배치된 반사 전극(또는, 반사성 패턴층)(REF)을 더 포함할 수 있다.
일 실시예에서, 반사 전극(REF)은 발광 다이오드들(LD)과 인접하도록 제1 절연층(INS1) 상에 배치되며, 상기 발광 다이오드들(LD)에 대응하는 개구부(OPNr)를 포함할 수 있다. 일 예로, 반사 전극(REF)은, 각각 적어도 하나의 오목부(RCS)와 부분적으로 중첩되는 적어도 하나의 개구부(OPNr)를 포함할 수 있다.
예를 들어, 반사 전극(REF)은, 제1 및 제2 전극들(ELT1, ELT2)과 교차하는 방향을 따라 연장되는 적어도 하나의 제1 방향 패턴부(PAT1)를 포함할 수 있다. 일 예로, 반사 전극(REF)은, 제1 및 제2 전극들(ELT1, ELT2)과 직교하도록 각각 제1 방향(DR1)을 따라 연장되며 서로 평행하게 배치되는 복수의 제1 방향 패턴부들(PAT1)을 포함할 수 있다. 또한, 상기 반사 전극(REF)은, 제1 방향 패턴부들(PAT1)을 서로 연결하는 제2 방향 패턴부들(PAT2)을 포함할 수 있다. 실시예에 따라, 제1 및 제2 방향 패턴부들(PAT1, PAT2)은 서로 일체로 연결될 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 반사 전극(REF)은 제1 및 제2 전극들(ELT1, ELT2) 및 발광 다이오드들(LD)로부터 전기적으로 격리될 수 있다. 이를 위해, 반사 전극(REF)의 상부에는 제5 절연층(INS5)이 배치될 수 있다. 이러한 반사 전극(REF)은 플로우팅되어 전기적으로 격리된 상태를 유지하거나, 또는 소정의 레퍼런스 전원에 연결될 수 있다.
도 22 내지 도 24의 실시예에 의하면, 발광 다이오드들(LD)의 주변에 추가적인 반사 전극(REF)을 형성함으로써, 상기 발광 다이오드들(LD)로부터 방출되는 광의 반사율을 높일 수 있다. 일 예로, 제2 방향(DR2) 상에서도, 발광 다이오드들(LD)로부터 방출되는 광의 반사율을 높일 수 있다. 이에 따라, 각각의 발광 영역(EMA)에서 방출되는 광의 효율을 더욱 향상시킬 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
BSL: 베이스 층 DPL: 표시 소자층
ELT1, ELT2: 제1, 제2 전극 EMA: 발광 영역
INP: 절연 패턴 LD: 발광 다이오드
LSU: 광원 유닛 PCL: 화소 회로층
PTS: 돌출부 RCS: 오목부
PXC: 화소 회로 PXL: 화소
REF: 반사 전극

Claims (20)

  1. 발광 영역;
    상기 발광 영역에 배치되며, 적어도 하나의 오목부와, 상기 오목부를 둘러싸는 돌출부를 포함하는 절연 패턴;
    상기 절연 패턴 상에 배치되며, 상기 오목부의 제1 영역과 상기 제1 영역 주변의 돌출부와 중첩되는 제1 전극;
    제1 방향을 따라 상기 제1 전극으로부터 소정 간격 이격되도록 상기 절연 패턴 상에 배치되며, 상기 오목부의 제2 영역과 상기 제2 영역 주변의 돌출부와 중첩되는 제2 전극;
    상기 오목부 상에 배치되고, 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 커버하며, 상기 오목부를 따라 오목하게 형성되는 제1 절연층; 및
    상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제2 전극의 사이에 전기적으로 연결되는 발광 다이오드를 포함하는 발광 장치.
  2. 제1항에 있어서,
    상기 오목부는, 상기 돌출부에 인접한 가장자리 영역에서 소정 각도 범위의 기울기를 가진 경사면을 포함하는 발광 장치.
  3. 제2항에 있어서,
    상기 제1 전극 및 상기 제2 전극 각각은, 상기 경사면의 상단부와 하단부 상에서 꺾인 형태의 절곡부를 포함하는 발광 장치.
  4. 제1항에 있어서,
    상기 오목부는, 평면 상에서 보았을 때, 원 형상, 타원 형상, 다각 형상, 또는 이들이 결합된 형상을 가지는 발광 장치.
  5. 제1항에 있어서,
    상기 오목부는, 개구부를 포함하는 발광 장치.
  6. 제1항에 있어서,
    상기 오목부는, 상기 제1 방향을 따라 상기 발광 다이오드의 길이보다 큰 폭을 가지는 발광 장치.
  7. 제1항에 있어서,
    상기 오목부는, 상기 제1 방향과, 상기 제1 방향에 직교하는 제2 방향을 따라 동일한 폭을 가지는 발광 장치.
  8. 제1항에 있어서,
    상기 발광 다이오드는 길이 방향의 양단에 위치한 제1 단부 및 제2 단부를 포함하는 막대형 발광 다이오드인 발광 장치.
  9. 제8항에 있어서,
    상기 발광 다이오드의 상기 제1 단부 및 상기 제1 전극의 일 영역 상에 배치되어, 상기 제1 단부를 상기 제1 전극에 전기적으로 연결하는 제1 컨택 전극; 및
    상기 발광 다이오드의 상기 제2 단부 및 상기 제2 전극의 일 영역 상에 배치되어, 상기 제2 단부를 상기 제2 전극에 전기적으로 연결하는 제2 컨택 전극을 더 포함하는 발광 장치.
  10. 제1항에 있어서,
    상기 제1 절연층은 상기 제1 및 제2 전극들과 상기 발광 다이오드의 사이에 개재되며, 상기 제1 및 제2 전극들 각각의 일 영역을 노출하는 발광 장치.
  11. 제10항에 있어서,
    상기 발광 다이오드와 인접하도록 상기 제1 절연층 상에 배치되며, 상기 발광 다이오드에 대응하는 개구부를 포함한 반사 전극을 더 포함하는 발광 장치.
  12. 제11항에 있어서,
    상기 제1 전극 및 상기 제2 전극은, 각각 상기 제1 방향과 교차하는 제2 방향을 따라 연장되며,
    상기 반사 전극은, 상기 제1 전극 및 상기 제2 전극과 교차하도록 상기 제1 방향을 따라 연장되는 적어도 하나의 제1 방향 패턴부를 포함하는 발광 장치.
  13. 제1항에 있어서,
    상기 절연 패턴은, 소정 간격으로 분산된 다수의 오목부들을 포함하며,
    상기 오목부들 각각의 내부에는, 적어도 하나의 발광 다이오드가 배치된 발광 장치.
  14. 표시 영역; 및
    상기 표시 영역에 배치된 화소를 포함하며,
    상기 화소는,
    각각의 발광 영역에 배치되며, 적어도 하나의 오목부와, 상기 오목부를 둘러싸는 돌출부를 포함하는 절연 패턴;
    상기 절연 패턴 상에 배치되며, 상기 오목부의 제1 영역과 상기 제1 영역 주변의 돌출부와 중첩되는 제1 전극;
    제1 방향을 따라 상기 제1 전극으로부터 소정 간격 이격되도록 상기 절연 패턴 상에 배치되며, 상기 오목부의 제2 영역과 상기 제2 영역 주변의 돌출부와 중첩되는 제2 전극;
    상기 오목부 상에 배치되고, 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 커버하며, 상기 오목부를 따라 오목하게 형성되는 제1 절연층; 및
    상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제2 전극의 사이에 전기적으로 연결되는 발광 다이오드를 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 오목부는, 상기 돌출부에 인접한 가장자리 영역에서 소정 각도 범위의 기울기를 가진 경사면을 포함하며,
    상기 제1 전극 및 상기 제2 전극 각각은, 상기 경사면의 상단부와 하단부 상에서 꺾인 형태의 절곡부를 포함하는 표시 장치.
  16. 제14항에 있어서,
    상기 오목부는, 평면 상에서 보았을 때, 원 형상, 타원 형상, 다각 형상, 또는 이들이 결합된 형상을 가지는 표시 장치.
  17. 제14항에 있어서,
    상기 오목부는, 개구부를 포함하는 표시 장치.
  18. 제14항에 있어서,
    상기 오목부는, 상기 제1 방향을 따라 상기 발광 다이오드의 길이보다 큰 폭을 가지는 표시 장치.
  19. 제14항에 있어서,
    상기 제1 절연층은 상기 제1 및 제2 전극들과 상기 발광 다이오드의 사이에 개재되며, 상기 제1 및 제2 전극들 각각의 일 영역을 노출하는 개구부를 포함하고,
    상기 화소는,
    상기 발광 다이오드와 인접하도록 상기 제1 절연층 상에 배치되며, 상기 발광 다이오드에 대응하는 개구부를 포함한 반사 전극 중 적어도 하나를 더 포함하는 표시 장치.
  20. 제14항에 있어서,
    상기 절연 패턴은, 상기 발광 영역에 소정 간격으로 분산된 다수의 오목부들을 포함하며,
    상기 오목부들 각각의 내부에는, 적어도 하나의 발광 다이오드가 배치된 표시 장치.
KR1020180144853A 2018-11-21 2018-11-21 발광 장치 및 이를 구비하는 표시 장치 KR102669161B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180144853A KR102669161B1 (ko) 2018-11-21 2018-11-21 발광 장치 및 이를 구비하는 표시 장치
EP19887582.5A EP3886172A4 (en) 2018-11-21 2019-05-20 LIGHT EMITTING DEVICE AND DISPLAY DEVICE THEREOF
US17/295,403 US20220005978A1 (en) 2018-11-21 2019-05-20 Light-emitting device and display device having same
CN201980077016.3A CN113169206A (zh) 2018-11-21 2019-05-20 发光器件和具有该发光器件的显示装置
PCT/KR2019/006027 WO2020105824A1 (ko) 2018-11-21 2019-05-20 발광 장치 및 이를 구비하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180144853A KR102669161B1 (ko) 2018-11-21 2018-11-21 발광 장치 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200060602A KR20200060602A (ko) 2020-06-01
KR102669161B1 true KR102669161B1 (ko) 2024-05-28

Family

ID=70774348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180144853A KR102669161B1 (ko) 2018-11-21 2018-11-21 발광 장치 및 이를 구비하는 표시 장치

Country Status (5)

Country Link
US (1) US20220005978A1 (ko)
EP (1) EP3886172A4 (ko)
KR (1) KR102669161B1 (ko)
CN (1) CN113169206A (ko)
WO (1) WO2020105824A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
EP4160661A4 (en) * 2020-06-01 2024-04-10 LG Electronics Inc. SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE, AND METHOD FOR MANUFACTURING DISPLAY DEVICE USING SAME
KR20220159560A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220165872A (ko) * 2021-06-08 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113540061A (zh) * 2021-06-30 2021-10-22 上海天马微电子有限公司 显示面板及其制备方法
CN118355494A (zh) * 2021-12-09 2024-07-16 Lg电子株式会社 半导体发光元件显示装置的组装基板结构和包括其的显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189830A1 (en) * 2001-04-12 2003-10-09 Masaru Sugimoto Light source device using led, and method of producing same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066531A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 照明装置及びその製造方法
KR101301445B1 (ko) * 2008-12-30 2013-08-28 엘지디스플레이 주식회사 발광 다이오드 모듈 및 이를 구비한 백라이트 어셈블리
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US10381335B2 (en) * 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
WO2017098375A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102610027B1 (ko) * 2016-03-04 2023-12-11 삼성디스플레이 주식회사 표시 장치
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102615687B1 (ko) * 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20180088550A (ko) * 2017-01-26 2018-08-06 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189830A1 (en) * 2001-04-12 2003-10-09 Masaru Sugimoto Light source device using led, and method of producing same

Also Published As

Publication number Publication date
CN113169206A (zh) 2021-07-23
EP3886172A4 (en) 2022-08-17
WO2020105824A1 (ko) 2020-05-28
KR20200060602A (ko) 2020-06-01
US20220005978A1 (en) 2022-01-06
EP3886172A1 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102668637B1 (ko) 표시 장치
KR102669161B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102685403B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102535276B1 (ko) 표시 장치 및 그의 제조 방법
KR102663635B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR102699655B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102670809B1 (ko) 표시 장치 및 그의 제조 방법
KR20200085977A (ko) 표시 장치 및 그의 제조 방법
KR102622348B1 (ko) 화소 및 이를 구비한 표시 장치
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
KR20200037911A (ko) 표시 장치 및 그의 제조 방법
KR20200038389A (ko) 표시 장치
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
KR20210042219A (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20220031851A (ko) 화소 및 이를 포함하는 표시 장치
KR20210028795A (ko) 표시 장치
KR102709158B1 (ko) 표시 장치 및 그의 제조 방법
KR20220078798A (ko) 화소 및 이를 포함한 표시 장치
KR20220080814A (ko) 화소 및 이를 포함한 표시 장치
KR20200088954A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant