KR102663635B1 - 발광 장치 및 이를 구비하는 표시 장치 - Google Patents

발광 장치 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR102663635B1
KR102663635B1 KR1020180112459A KR20180112459A KR102663635B1 KR 102663635 B1 KR102663635 B1 KR 102663635B1 KR 1020180112459 A KR1020180112459 A KR 1020180112459A KR 20180112459 A KR20180112459 A KR 20180112459A KR 102663635 B1 KR102663635 B1 KR 102663635B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
light
area
emitting area
Prior art date
Application number
KR1020180112459A
Other languages
English (en)
Other versions
KR20200033379A (ko
Inventor
신흥 이
조현민
김대현
베이더스 바슈르
임백현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180112459A priority Critical patent/KR102663635B1/ko
Priority to JP2021513800A priority patent/JP7260632B2/ja
Priority to US17/277,284 priority patent/US12009383B2/en
Priority to EP19861822.5A priority patent/EP3855491A4/en
Priority to PCT/KR2019/003188 priority patent/WO2020059987A1/ko
Priority to CN201980060502.4A priority patent/CN112703595B/zh
Publication of KR20200033379A publication Critical patent/KR20200033379A/ko
Priority to JP2023062082A priority patent/JP7538281B2/ja
Priority to KR1020240057592A priority patent/KR20240072104A/ko
Application granted granted Critical
Publication of KR102663635B1 publication Critical patent/KR102663635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 의한 발광 장치는, 제1 발광 다이오드를 포함하는 제1 발광 영역; 제2 발광 다이오드를 포함하는 제2 발광 영역; 상기 제1 발광 영역 및 상기 제2 발광 영역에 서로 마주하도록 배치된 적어도 한 쌍의 제1 격벽 및 제2 격벽; 상기 제1 격벽을 커버하도록 상기 제1 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부에 전기적으로 연결되는 적어도 하나의 제1 전극; 및 상기 제2 격벽을 커버하도록 상기 제2 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부에 전기적으로 연결되는 적어도 하나의 제2 전극을 포함한다. 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와는 다른 구조를 가진다.

Description

발광 장치 및 이를 구비하는 표시 장치{LIGHT EMITTING DEVICE AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예는 발광 장치 및 이를 구비하는 표시 장치에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 상기 발광 다이오드를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 초소형의 발광 다이오드들을 제조하고, 상기 초소형의 발광 다이오드들을 이용하여 발광 장치의 광원을 구성하는 기술이 개발되고 있다. 이러한 발광 장치는 표시 장치나 조명 장치와 같은 각종 전자 장치에 구비될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 발광 다이오드를 포함한 발광 장치 및 이를 구비하는 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 의한 발광 장치는, 제1 발광 다이오드를 포함하는 제1 발광 영역; 제2 발광 다이오드를 포함하는 제2 발광 영역; 상기 제1 발광 영역 및 상기 제2 발광 영역에 서로 마주하도록 배치된 적어도 한 쌍의 제1 격벽 및 제2 격벽; 상기 제1 격벽을 커버하도록 상기 제1 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부에 전기적으로 연결되는 적어도 하나의 제1 전극; 및 상기 제2 격벽을 커버하도록 상기 제2 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부에 전기적으로 연결되는 적어도 하나의 제2 전극을 포함한다. 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와는 다른 구조를 가진다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 제1 간격만큼 서로 이격되어 배치되고, 상기 제2 발광 영역에서 상기 제1 간격보다 넓은 제2 간격만큼 서로 이격되어 배치될 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역 및 상기 제2 발광 영역 각각에서 제1 방향을 따라 서로 이격되도록 배치되며, 상기 제1 격벽 및 상기 제2 격벽 각각은, 상기 제1 방향과 교차하는 제2 방향을 따라 연장될 수 있다.
실시예에 따라, 상기 제1 발광 영역 및 상기 제2 발광 영역은 상기 제1 방향을 따라 순차적으로 배치될 수 있다.
실시예에 따라, 상기 제1 발광 영역 및 상기 제2 발광 영역은 상기 제2 방향을 따라 순차적으로 배치될 수 있다.
실시예에 따라, 상기 제1 격벽 및 상기 제2 격벽 각각은, 상기 제1 발광 영역과 상기 제2 발광 영역에서 일체로 연결되며, 상기 제1 격벽 및 상기 제2 격벽 중 적어도 하나의 격벽은, 상기 제1 발광 영역과 상기 제2 발광 영역의 경계에서 굴곡부를 가질 수 있다.
실시예에 따라, 상기 적어도 하나의 격벽은, 상기 제1 발광 영역과 상기 제2 발광 영역의 경계에서 곡선형으로 꺾인 구조를 가질 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역 및 상기 제2 발광 영역 각각에서, 서로 대칭인 구조를 가질 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나의 발광 영역에서, 서로 비대칭인 구조를 가질 수 있다.
실시예에 따라, 상기 제1 격벽 및 상기 제2 격벽 중 적어도 하나의 격벽은, 상기 제1 발광 영역에서 제1 높이를 가지고, 상기 제2 발광 영역에서 상기 제1 높이보다 낮은 제2 높이를 가질 수 있다.
실시예에 따라, 상기 제1 격벽 및 상기 제2 격벽 각각은, 상기 제1 발광 영역에서 소정의 방향을 따라 연속적으로 연장된 패턴을 가지고, 상기 제2 발광 영역에서 불연속적으로 끊긴 패턴을 가질 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제1 발광 다이오드의 제1 단부 및 제2 단부와 마주하도록 배치되고, 상기 제2 발광 영역에서 상기 제2 발광 다이오드의 제1 단부 및 제2 단부를 노출할 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에 배치된 제11 격벽; 상기 제11 격벽과 쌍을 이루도록 상기 제1 발광 영역에 배치된 제21 격벽; 상기 제2 발광 영역에 배치된 제12 격벽; 및 상기 제12 격벽과 쌍을 이루도록 상기 제2 발광 영역에 배치된 제22 격벽을 포함할 수 있다.
실시예에 따라, 상기 적어도 하나의 제1 전극은, 상기 제11 격벽 상에 배치된 제11 전극; 및 상기 제12 격벽 상에 배치되며 상기 제11 전극에 연결되는 제12 전극을 포함할 수 있다.
실시예에 따라, 상기 적어도 하나의 제1 전극은, 상기 제11 격벽 상에 배치된 제11 전극; 및 상기 제12 격벽 상에 배치되며 상기 제11 전극과 분리되는 제12 전극을 포함할 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에 배치된 제11 격벽; 상기 제2 발광 영역에 배치된 제12 격벽; 및 상기 제1 발광 영역 및 상기 제2 발광 영역의 교차 영역에 배치되며, 상기 제11 격벽 및 상기 제12 격벽 각각과 쌍을 이루는 제2 공통 격벽을 포함할 수 있다.
실시예에 따라, 상기 제1 전극 및 상기 제2 전극 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부는 어느 하나의 제1 전극과 마주하도록 배치되고, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부는 어느 하나의 제2 전극과 마주하도록 배치될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역; 및 상기 표시 영역에 배치된 화소를 포함한다. 상기 화소는, 제1 발광 다이오드를 포함하는 제1 발광 영역; 제2 발광 다이오드를 포함하는 제2 발광 영역; 상기 제1 발광 영역 및 상기 제2 발광 영역에 서로 마주하도록 배치된 적어도 한 쌍의 제1 격벽 및 제2 격벽; 상기 제1 격벽을 커버하도록 상기 제1 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부에 전기적으로 연결되는 적어도 하나의 제1 전극; 및 상기 제2 격벽을 커버하도록 상기 제2 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부에 전기적으로 연결되는 적어도 하나의 제2 전극을 포함한다. 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와는 다른 구조를 가진다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와 다른 간격 또는 높이로 배치될 수 있다.
실시예에 따라, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 소정의 방향을 따라 연속적으로 연장된 패턴을 가지면서 상기 제1 발광 다이오드의 제1 단부 및 제2 단부와 마주하도록 배치되고, 상기 제2 발광 영역에서 불연속적으로 끊긴 패턴을 가지면서 상기 제2 발광 다이오드의 제1 단부 및 제2 단부를 노출할 수 있다.
본 발명의 다양한 실시예들에 의한 발광 장치 및 이를 구비하는 표시 장치에 따르면, 각각의 발광 장치 또는 화소의 발광 영역을 복수의 발광 영역들로 구분하고, 각각의 발광 영역별로 격벽의 구조를 차등적으로 구성한다. 이에 따라, 각각의 발광 장치 또는 화소에 구비된 발광 다이오드들로부터 방출되는 광을 보다 넓은 시야각 범위로 분산하여 방출할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 사시도 및 단면도이다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 5a 내지 도 5e는 각각 본 발명의 일 실시예에 발광 장치를 나타내는 회로도로서, 일 예로 상기 발광 장치를 포함하는 능동형 화소에 대한 서로 다른 실시예를 나타낸다.
도 6 및 도 7은 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소에 대한 서로 다른 실시예를 나타낸다.
도 8a는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로, 도 7의 Ⅰ~Ⅰ'선에 대응하는 단면의 실시예를 나타낸다.
도 8b는 도 8a의 EA1 영역을 확대하여 나타내는 단면도이다.
도 9는 발광 다이오드와 제1 및 제2 격벽들 사이의 거리에 따른 시야각의 변화를 나타내는 단면도이다.
도 10은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소의 실시예를 나타낸다.
도 11은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소의 실시예를 나타낸다.
도 12 내지 도 16은 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소의 서로 다른 실시예를 나타낸다.
도 17 내지 도 19는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소의 서로 다른 실시예를 나타낸다.
도 20은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소의 실시예를 나타낸다.
도 21은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 20의 Ⅱ~Ⅱ'선에 대응하는 격벽의 구조를 나타낸다.
도 22는 제1 및 제2 격벽들 각각의 높이에 따른 시야각의 변화를 나타내는 단면도이다.
도 23은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소의 실시예를 나타낸다.
도 24는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 23의 Ⅲ~Ⅲ'선에 대응하는 격벽의 구조를 나타낸다.
도 25는 제1 및 제2 격벽들의 유무에 따른 시야각의 변화를 나타내는 단면도이다.
도 26은 본 발명의 일 실시예에 의한 발광 장치와 비교 예의 발광 장치에서 방출되는 광의 프로파일을 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분 "상에" 있다고 할 경우, 이는 상기 다른 요소 또는 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 요소 또는 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치 또는 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 다이오드(LD)를 나타내는 사시도 및 단면도이다. 실시예에 따라, 도 1a 내지 도 3b에서는 각각의 발광 다이오드(LD)를 원 기둥 형상의 막대형 발광 다이오드로 도시하였으나, 본 발명에 의한 발광 다이오드(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 다이오드(LD)(또는, "발광 소자"라고도 함)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 다이오드(LD)는 길이(L) 방향을 따라 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 다이오드(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 다이오드(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 다이오드(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 다이오드(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 다이오드(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 다이오드(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 다이오드(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 다이오드(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 다이오드(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 다이오드(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 다이오드(LD)의 크기는 다양하게 변경될 수 있다.
제1 도전형 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전형 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 다이오드(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 다이오드(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 다이오드(LD)의 발광을 제어함으로써, 상기 발광 다이오드(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다.
또한, 실시예에 따라, 발광 다이오드(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 다이오드(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 다이오드(LD)의 양 단부는 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 다이오드(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 다이오드(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 다이오드(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 다이오드(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 다이오드(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 다이오드(LD)에서 생성되는 광이 전극층들(14, 15)을 투과하여 발광 다이오드(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 상기 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 다이오드(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 다이오드(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 상기 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 상기 발광 다이오드(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 다이오드(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 다이오드(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 상기 발광 다이오드(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 다이오드(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 다이오드들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 다이오드들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 다이오드(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 다이오드들(LD)을 유동성의 용액에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 다이오드들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 다이오드(LD)를 표면 처리(일 예로, 코팅)할 수 있다.
상술한 발광 다이오드(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 초소형 발광 다이오드(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 초소형 발광 다이오드들(LD)을 배치하고, 이를 통해 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 다이오드(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 다이오드(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 4에서는 도 1a 내지 도 3b에서 설명한 발광 다이오드(LD)를 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 일 예로, 상기 표시 패널(PNL)의 화소들(PXL)은 각각의 발광 장치를 포함하고, 상기 발광 장치는 적어도 하나의 발광 다이오드(LD)를 포함할 수 있다.
편의상, 도 4에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 기판(SUB)과, 상기 기판(SUB) 상에 배치된 다수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 그리고, 기판(SUB) 상의 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 실시예에 따라, 기판(SUB)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
실시예에 따라, 화소들(PXL)은 표시 영역(DA)에 분산되어 배치될 수 있다. 일 예로, 화소들(PXL)은 스트라이프 형태로 표시 영역(DA)에 배열될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소들(PXL)은 현재 공지된 다양한 형태로 표시 영역(DA)에 배열될 수 있다.
각각의 화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 전원(일 예로, 제1 및 제2 전원)에 의해 구동되는 적어도 하나의 광원, 일 예로 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 발광 다이오드(LD)를 포함할 수 있다. 예를 들어, 각각의 화소(PXL)는, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 발광 다이오드(LD)를 포함할 수 있다. 일 예로, 각각의 화소(PXL)는 화소 전극들 및/또는 전원선들의 사이에 서로 병렬로 연결된 복수의 막대형 발광 다이오드들을 포함할 수 있다. 상기 복수의 막대형 발광 다이오드들은 각 화소(PXL)의 발광 장치(일 예로, 각 화소(PXL)의 광원 또는 광원 유닛)를 구성할 수 있다. 실시예에 따라, 각각의 발광 다이오드(LD)는 적색, 녹색 또는 청색 발광 다이오드일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 현재 공지된 다양한 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 5a 내지 도 5e는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 회로도로서, 일 예로 상기 발광 장치를 포함하는 능동형 화소(PXL)에 대한 서로 다른 실시예를 나타낸다. 실시예에 따라, 도 5a 내지 도 5e에 도시된 각각의 화소(PXL)는 도 4의 표시 패널(PNL)에 구비된 화소들(PXL) 중 어느 하나일 수 있으며, 상기 화소들(PXL)은 실질적으로 동일 또는 유사한 구조를 가질 수 있다.
먼저 도 5a를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 데이터 신호에 대응하는 휘도의 광을 생성하기 위한 광원 유닛(LSU)과, 상기 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다. 상기 광원 유닛(LSU)은 본 발명의 일 실시예에 의한 발광 장치를 구성할 수 있다.
실시예에 따라, 광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 병렬로 연결된 복수의 발광 다이오드들(LD)을 포함할 수 있다. 여기서, 제1 및 제2 전원들(VDD, VSS)은 발광 다이오드들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 다이오드들(LD)의 문턱 전압 이상으로 설정될 수 있다.
한편, 도 5a에서는 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 다이오드들(LD)이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 발광 다이오드들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 제1 방향(일 예로, 순방향)로 연결되고, 다른 일부는 제2 방향(일 예로, 역방향)으로 연결될 수도 있다. 또는, 또 다른 실시예에서는, 적어도 하나의 화소(PXL)가 단일의 발광 다이오드(LD)만을 포함할 수도 있다.
실시예에 따라, 각각의 광원 유닛(LSU)을 구성하는 발광 다이오드들(LD)의 일 단부는 상기 광원 유닛(LSU)의 제1 전극을 통해 화소 회로(PXC)에 공통으로 접속되며, 상기 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속될 수 있다. 그리고, 발광 다이오드들(LD)의 다른 단부는 상기 광원 유닛(LSU)의 제2 전극 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 공통으로 접속될 수 있다.
각각의 광원 유닛(LSU)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 이러한 화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(구동 트랜지스터; T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(스위칭 트랜지스터; T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속된다.
이러한 제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(예컨대, 로우 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달된다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
한편, 도 5a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
일 예로, 도 5b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N타입의 트랜지스터들일 수 있다. 도 5b에 도시된 화소(PXL)는, 트랜지스터 타입 변경에 따라 일부 회로 소자의 접속 위치가 변경된 것을 제외하고, 그 구성 및 동작이 도 5a의 화소(PXL)와 실질적으로 유사하다. 따라서, 도 5b의 화소(PXL)에 대한 상세한 설명은 생략하기로 한다.
한편, 화소 회로(PXC)의 구조가 도 5a 및 도 5b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 5c에 도시된 실시예와 같이 구성될 수도 있다.
도 5c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 다른 전원에 더 연결될 수 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 이러한 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 제1 전극 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 상기 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 상기 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달한다. 여기서, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 상기 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 광원 유닛(LSU)의 제1 전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 상기 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제7 트랜지스터(T7)는 광원 유닛(LSU)의 제1 전극과 초기화 전원(Vint) 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 상기 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 제1 전극으로 공급한다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1)의 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 도 5c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
또한, 본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 5a 내지 도 5c에 도시된 실시예들에 한정되지는 않으며, 각각의 화소(PXL)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 각각의 화소(PXL)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서, 각각의 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 광원 유닛(LSU)의 제1 및 제2 전극들 각각은 주사선(Si), 데이터선(Dj), 전원선 및/또는 제어선 등에 직접 접속될 수 있다.
또한, 본 발명의 일 실시예에서, 각각의 화소(PXL)는 독립적으로 발광될 수 있는 복수의 광원 유닛들(LSU)을 포함할 수도 있다. 일 예로, 각각의 화소(PXL)는 도 5d에 도시된 바와 같이 복수의 광원 유닛들(LSU)을 포함하거나, 도 5e에 도시된 바와 같이 각각의 발광 유닛(LSU)을 포함하는 복수의 서브 화소들(SPX)을 포함할 수도 있다.
도 5d를 참조하면, 각각의 화소(PXL)는 화소 회로(PXC)와 제2 전원(VSS)의 사이에 병렬로 연결된 제1 광원 유닛(LSU1) 및 제2 광원 유닛(LSU2)을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 광원 유닛들(LSU1, LSU2)은, 해당 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다.
또한, 상기 화소(PXL)는 화소 회로(PXC)와 제1 광원 유닛(LSU1)의 사이에 접속된 제1 발광 제어 트랜지스터(ET1)와, 상기 화소 회로(PXC)와 및 제2 광원 유닛(LSU)의 사이에 접속된 제2 발광 제어 트랜지스터(ET2)를 더 포함할 수 있다. 실시예에 따라, 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 서로 다른 제어선에 접속되어 독립적으로 구동될 수 있다. 일 예로, 제1 발광 제어 트랜지스터(ET1)는 i번째 제1 발광 제어선(E1i)에 접속되고, 제2 발광 제어 트랜지스터(ET2)는 i번째 제2 발광 제어선(E2i)에 접속될 수 있다. 또는, 다른 실시예예서, 제1 발광 제어 트랜지스터(ET1)와 제2 발광 제어 트랜지스터(ET2)는 순차 또는 교번적으로 구동될 수도 있다. 상술한 실시예의 경우, i번째 제1 및 제2 발광 제어선들(E1i, E2i)로 공급되는 각각의 발광 제어신호에 의해 제1 및 제2 광원 유닛들(LSU1, LSU2) 각각의 발광 시점 및/또는 그 기간을 용이하게 제어할 수 있게 된다.
추가적으로, 실시예에 따라서는, 표시 영역(DA)에 배치된 복수의 수평 라인들이 하나의 제1 발광 제어선 및/또는 제2 발광 제어선을 공유할 수도 있다. 이 경우, 제1 및 제2 발광 제어선들로 공급되는 각각의 발광 제어신호에 의해 복수의 수평 라인들에 배치된 제1 및 제2 광원 유닛들(LSU1, LSU2)의 발광 시점을 일괄적으로 제어할 수 있다.
도 5e를 참조하면, 각각의 화소(PXL)는 서로 다른 데이터선, 일 예로 각각 j번째 데이터선(Dj) 및 j+1번째 데이터선(Dj+1)에 접속되는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함할 수 있다. 예를 들어, 제1 및 제2 서브 화소들(SPX1, SPX2)은 표시 영역(DA)의 어느 한 수평 라인에 연속적으로 배치될 수 있다.
실시예에 따라, 제1 서브 화소(SPX1)는 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속되는 제1 화소 회로(PXC1)와, 상기 제1 화소 회로(PXC1)에 의해 구동되는 제1 광원 유닛(LSU1)을 포함할 수 있다. 그리고, 제2 서브 화소(SPX2)는 i번째 주사선(Si) 및 j+1번째 데이터선(Dj+1)에 접속되는 제2 화소 회로(PXC2)와, 상기 제2 화소 회로(PXC2)에 의해 구동되는 제2 광원 유닛(LSU2)을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 광원 유닛들(LSU1, LSU2)은, 해당 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다. 상술한 실시예의 경우, j번째 데이터선(Dj) 및 j+1번째 데이터선(Dj+1)로 공급되는 각각의 데이터 신호에 의해 제1 및 제2 광원 유닛들(LSU1, LSU2) 각각의 발광 여부 및/또는 그 휘도를 용이하게 제어할 수 있게 된다.
한편, 도 5e에서는 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)가 동일한 주사선, 일 예로 i번째 주사선(Si)에 의해 동시 구동되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)가 서로 다른 주사선에 접속될 수도 있다. 이 경우, 각각의 주사선으로 공급되는 주사 신호에 의해 제1 및 제2 광원 유닛들(LSU1, LSU2) 각각의 구동 여부 등을 용이하게 제어할 수 있게 된다.
도 6 및 도 7은 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)에 대한 서로 다른 실시예를 나타낸다. 실시예에 따라, 도 6에서는 각각의 발광 장치(또는, 이에 대응하는 각 화소(PXL)의 광원 유닛(LSU))가 제1 및 제2 전원선들(PL1, PL2)(또는, 주사선(Si) 및 데이터선(Dj) 등과 같은 제1 및 제2 제어선들(CL1, CL2))을 포함하거나, 또는 상기 제1 및 제2 전원선들(PL1, PL2)에 직접적으로 연결되는 실시예를 도시하였다. 실시예에 따라, 도 7에서는 각각의 발광 장치(또는, 이에 대응하는 각 화소(PXL)의 광원 유닛(LSU))가 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)을 통해, 각각 적어도 하나의 회로 소자(일 예로, 도 5a 내지 도 5c의 화소 회로(PXC)), 연결 배선, 제1 전원선(PL1), 제2 전원선(PL2), 주사선(Si) 및/또는 데이터선(Dj) 등에 연결되는 실시예를 도시하였다. 실시예에 따라, 도 6 및 도 7에 도시된 각각의 화소(PXL)는 도 4 내지 내지 도 5e에 도시된 각각의 화소(PXL)일 수 있으며, 표시 영역(DA)에 배치된 화소들(PXL)은 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 도 6 및 도 7에서는, 광원 유닛(LSU)을 중심으로 각 화소(PXL)의 구조를 도시하기로 한다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 각각 적어도 하나의 발광 다이오드(LD)를 포함하는 제1 발광 영역(EMA1) 및 제2 발광 영역(EMA2)을 비롯하여, 복수의 발광 영역들(EMA)을 포함할 수 있다. 실시예에 따라, 제1 및 제2 발광 영역들(EMA1, EMA2)은 각각 적어도 한 쌍의 제1 및 제2 격벽들(PW1, PW2)을 포함하며, 상기 적어도 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은 발광 영역(EMA)별로 상이한 구조를 가질 수 있다.
실시예에 따라, 제1 및 제2 발광 영역들(EMA1, EMA2)은 각각의 화소(PXL)가 형성되는 각각의 화소 영역 내에서 서로 인접하게 배치될 수 있다. 일 예로, 제1 및 제2 발광 영역들(EMA1, EMA2)은 각각의 화소 영역 내에서 제1 방향(DR1)(일 예로, 가로 방향)을 따라 순차적(또는, 교번적)으로 배치될 수 있다.
제1 발광 영역(EMA1)은, 적어도 하나의 제1 발광 다이오드(LD1)를 포함할 수 있다. 일 예로, 제1 발광 영역(EMA1)은 서로 대응하는 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)(일 예로, 제11 및 제21 전극들(ELT11, ELT21))의 사이에 서로 병렬로 연결된 복수의 제1 발광 다이오드들(LD1)을 포함할 수 있다. 또한, 제1 발광 영역(EMA1)은, 제1 발광 다이오드(LD1)의 제1 단부(EP1)에 접속되는 적어도 하나의 제1 전극(ELT1)(일 예로, 제11 전극(ELT11)), 상기 제1 발광 다이오드(LD1)의 제2 단부(EP2)에 접속되는 적어도 하나의 제2 전극(ELT2)(일 예로, 제21 전극(ELT21)), 각각의 제1 전극(ELT1)과 중첩되는 적어도 하나의 제1 격벽(PW1)(일 예로, 제11 격벽(PW11)) 및 제1 컨택 전극(CNE1)(일 예로, 제11 컨택 전극(CNE11))과, 각각의 제2 전극(ELT2)과 중첩되는 적어도 하나의 제2 격벽(PW2)(일 예로, 제21 격벽(PW21)) 및 제2 컨택 전극(CNE2)(일 예로, 제21 컨택 전극(CNE21))을 포함할 수 있다.
유사하게, 제2 발광 영역(EMA2)은, 적어도 하나의 제2 발광 다이오드(LD2)를 포함할 수 있다. 일 예로, 제2 발광 영역(EMA2)은 서로 대응하는 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)(일 예로, 제12 및 제22 전극들(ELT12, ELT22))의 사이에 서로 병렬로 연결된 복수의 제2 발광 다이오드들(LD2)을 포함할 수 있다. 또한, 제2 발광 영역(EMA2)은, 제2 발광 다이오드(LD2)의 제1 단부(EP1)에 접속되는 적어도 하나의 제1 전극(ELT1)(일 예로, 제12 전극(ELT12)), 제2 발광 다이오드(LD2)의 제2 단부(EP2)에 접속되는 적어도 하나의 제2 전극(ELT2)(일 예로, 제21 전극(ELT21)), 각각의 제1 전극(ELT1)과 중첩되는 적어도 하나의 제1 격벽(PW1)(일 예로, 제12 격벽(PW12)) 및 제1 컨택 전극(CNE1)(일 예로, 제12 컨택 전극(CNE12))과, 각각의 제2 전극(ELT2)과 중첩되는 적어도 하나의 제2 격벽(PW2)(일 예로, 제22 격벽(PW22)) 및 제2 컨택 전극(CNE2)(일 예로, 제22 컨택 전극(CNE22))을 포함할 수 있다.
실시예에 따라, 도 6 및 도 7에서는 제1 및 제2 발광 영역들(EMA1, EMA2) 각각에, 한 쌍의 제1 및 제2 격벽들(PW1, PW2), 한 쌍의 제1 및 제2 전극들(ELT1, ELT2), 및 한 쌍의 제1 및 제2 컨택 전극들(CNE1, CNE2)이 배치되는 것으로 도시하였으나, 상기 제1 및 제2 발광 영역들(EMA1, EMA2)에 배치되는 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)의 개수가 특별히 한정되지는 않는다. 일 예로, 제1 및 제2 발광 영역들(EMA1, EMA2) 중 적어도 하나는, 각각 적어도 두 쌍의 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함할 수도 있다.
서로 대응하는 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은, 각각의 발광 영역(EMA)에서 서로 쌍을 이루어 마주하도록 배치될 수 있다. 예를 들어, 제11 격벽(PW11) 및 제21 격벽(PW21)은 제1 발광 영역(EMA1)에서 서로 쌍을 이루어 마주하도록 배치될 수 있다. 유사하게, 제12 격벽(PW12) 및 제22 격벽(PW22)은 제2 발광 영역(EMA2)에서 서로 쌍을 이루어 마주하도록 배치될 수 있다.
실시예에 따라, 각 쌍의 제1 및 제2 격벽들(PW1, PW2)은, 각각의 발광 영역(EMA)에 제1 방향(DR1)(일 예로, 가로 방향)을 따라 서로 이격되도록 배치되며, 상기 제1 및 제2 격벽들(PW1, PW2) 각각은, 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)(일 예로, 세로 방향)을 따라 연장될 수 있다. 예를 들어, 제11 격벽(PW11) 및 제21 격벽(PW21)은 제1 발광 영역(EMA1)에서 제1 방향(DR1)을 따라 서로 이격되도록 배치되며, 각각 제2 방향(DR2)을 따라 연장될 수 있다. 유사하게, 제12 격벽(PW12) 및 제22 격벽(PW22)은 제2 발광 영역(EMA2)에서 제1 방향(DR1)을 따라 서로 이격되도록 배치되며, 각각 제2 방향(DR2)을 따라 연장될 수 있다.
실시예에 따라, 제11 격벽(PW11)은 제11 전극(ELT11)의 일 영역과 중첩되도록 상기 제11 전극(ELT11)의 하부에 배치되고, 제21 격벽(PW21)은 제21 전극(ELT21)의 일 영역과 중첩되도록 상기 제21 전극(ELT21)의 하부에 배치될 수 있다. 유사하게, 제12 격벽(PW12)은 제12 전극(ELT12)의 일 영역과 중첩되도록 상기 제12 전극(ELT12)의 하부에 배치되고, 제22 격벽(PW22)은 제22 전극(ELT22)의 일 영역과 중첩되도록 상기 제22 전극(ELT22)의 하부에 배치될 수 있다.
이러한 제1 및 제2 격벽들(PW1, PW2)은 각각의 발광 영역(EMA)에서 서로 이격되도록 배치되며, 각각의 제1 및 제2 전극들(ELT1, ELT2)의 일 영역이 상부 방향으로 돌출되도록 한다. 예를 들어, 제11 전극(ELT11)은 제11 격벽(PW11) 상에 배치되어 상기 제11 격벽(PW11)에 의해 높이 방향(일 예로, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 규정되는 평면에 수직인 방향)으로 돌출되고, 제21 전극(ELT21)은 제21 격벽(PW21) 상에 배치되어 상기 제21 격벽(PW21)에 의해 높이 방향으로 돌출될 수 있다. 유사하게, 제12 전극(ELT12)은 제12 격벽(PW12) 상에 배치되어 상기 제12 격벽(PW12)에 의해 높이 방향으로 돌출되고, 제22 전극(ELT22)은 제22 격벽(PW22) 상에 배치되어 상기 제22 격벽(PW22)에 의해 높이 방향으로 돌출될 수 있다.
서로 대응하는 한 쌍의 제1 전극(ELT1) 및 제2 전극(ELT2)은, 각각의 발광 영역(EMA)에서 서로 쌍을 이루어 마주하도록 배치될 수 있다. 예를 들어, 제11 전극(ELT11) 및 제21 전극(ELT21)은, 제1 발광 영역(EMA1)에서 서로 쌍을 이루어 마주하도록 배치될 수 있다. 유사하게, 제12 전극(ELT12) 및 제22 전극(ELT22)은 제2 발광 영역(EMA2)에서 서로 쌍을 이루어 마주하도록 배치될 수 있다.
실시예에 따라, 상기 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)은, 각각의 발광 영역(EMA)에서 적어도 하나의 발광 다이오드(LD)를 사이에 개재하고 서로 이격되어 배치될 수 있다. 예를 들어, 제11 및 제21 전극들(ELT11, ELT21)은, 제1 발광 영역(EMA1)에서 적어도 하나의 제1 발광 다이오드(LD1)를 사이에 개재하고 서로 이격될 수 있다. 일 예로, 제11 및 제21 전극들(ELT11, ELT21)은, 제1 발광 영역(EMA1)에서 제1 방향(DR1)을 따라 소정 간격만큼 이격되어, 각각 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다. 유사하게, 제12 및 제22 전극들(ELT12, ELT22)은, 제2 발광 영역(EMA2)에서 적어도 하나의 제2 발광 다이오드(LD2)를 사이에 개재하고 서로 이격될 수 있다. 일 예로, 제12 및 제22 전극들(ELT12, ELT22)은, 제2 발광 영역(EMA2)에서 제1 방향(DR1)을 따라 소정 간격만큼 이격되어, 각각 제2 방향(DR2)을 따라 연장될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 전극들(ELT1, ELT2)의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
실시예에 따라, 각각의 제1 전극(ELT1)은 각각의 제1 격벽(PW1)을 커버하도록 상기 제1 격벽(PW1) 상에 배치되고, 각각의 제2 전극(ELT2)은 각각의 제2 격벽(PW2)을 커버하도록 상기 제2 격벽(PW2) 상에 배치될 수 있다. 예를 들어, 제11 전극(ELT11)은 제11 격벽(PW11)을 커버하도록 상기 제11 격벽(PW11) 상에 배치되고, 제21 전극(ELT21)은 제21 격벽(PW21)을 커버하도록 상기 제21 격벽(PW21) 상에 배치될 수 있다. 유사하게, 제12 전극(ELT12)은 제12 격벽(PW12)을 커버하도록 상기 제12 격벽(PW12) 상에 배치되고, 제22 전극(ELT22)은 제22 격벽(PW22)을 커버하도록 상기 제22 격벽(PW22) 상에 배치될 수 있다. 이에 따라, 각각의 제1 전극(ELT1)은 각각의 제1 격벽(PW1)에 대응하는 영역에서 상부 방향으로 돌출되고, 각각의 제2 전극(ELT2)은 각각의 제2 격벽(PW2)에 대응하는 영역에서 상부 방향으로 돌출될 수 있다.
실시예에 따라, 각각의 제1 전극(ELT1)은 적어도 하나의 발광 다이오드(LD)의 제1 단부(EP1)에 전기적으로 연결될 수 있다. 예를 들어, 제11 전극(ELT11)은 적어도 하나의 제1 발광 다이오드(LD1)의 제1 단부(EP1)에 전기적으로 연결되고, 제12 전극(ELT12)은 적어도 하나의 제2 발광 다이오드(LD2)의 제1 단부(EP1)에 전기적으로 연결될 수 있다.
또한, 각각의 제1 전극(ELT1)은 각 화소(PXL)의 제1 연결 전극(CNL1)을 통해 소정의 전원선, 제어선 또는 회로 소자 등에 연결될 수 있다. 예를 들어, 제11 전극(ELT11) 및 제12 전극(ELT12)은 제1 연결 전극(CNL1)을 경유하여 서로 전기적으로 연결되며, 상기 제1 연결 전극(CNL1)을 통해 소정의 전원선, 제어선 또는 회로 소자 등에 연결될 수 있다. 실시예에 따라, 제11 전극(ELT11), 제12 전극(ELT12) 및 제1 연결 전극(CNL1)이 서로 연결되는 경우, 이들을 하나의 통합된 제1 전극(ELT1)으로 간주할 수도 있다. 다만, 편의상 본 실시예에서는, 제1 발광 영역(EMA1)에 위치한 제1 전극(ELT1)을 제11 전극(ELT11)이라 하고, 제2 발광 영역(EMA2)에 위치한 제1 전극(ELT1)을 제12 전극(ELT12)이라 하기로 한다. 또한, 제11 전극(ELT11) 및 제12 전극(ELT12)을 포괄하여 제1 전극(ELT1)이라 하기로 한다. 그리고, 제11 전극(ELT11) 및 제12 전극(ELT12)의 연결부를 제1 연결 전극(CNL1)이라 하기로 한다.
실시예에 따라, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 각각의 화소 영역에서 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제1 연결 전극(CNL1)이 제1 방향(DR1)을 따라 연장된다고 할 때, 각각의 제1 전극(ELT1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제1 전극(ELT1)은 도 6에 도시된 바와 같이 제1 연결 전극(CNL1)을 통해 제1 전원선(PL1) 또는 소정의 제1 제어선(CL1)(일 예로, 주사선(Si) 또는 데이터선(Dj))에 일체 또는 비일체로 연결될 수 있다. 다른 실시예에서, 제1 전극(ELT1)은 도 7에 도시된 바와 같이 제1 연결 전극(CNL1) 및 제1 컨택홀(CH1)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)의 제1 트랜지스터(T1) 등) 및/또는 제1 전원선(PL1)에 비일체로 연결될 수 있다.
일 실시예에서, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 서로 일체로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 연결 전극(CNL1)으로부터 분기되어 형성될 수 있다. 제1 전극(ELT1)과 제1 연결 전극(CNL1)이 일체로 연결되는 경우, 상기 제1 연결 전극(CNL1)을 제1 전극(ELT1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 적어도 하나의 컨택홀 등을 경유하여 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)은 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)은 단일의 반사성 도전층으로 구성될 수 있다. 또는, 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)은, 적어도 한 층의 반사성 도전층과, 상기 반사성 도전층의 상부 및/또는 하부에 적층되는 적어도 한 층의 투명 도전층을 포함한 다중층으로 구성될 수도 있다.
또한, 실시예에 따라, 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)의 상부에는 적어도 한 층의 도전성 캡핑층이 배치될 수 있다. 실시예에 따라, 상기 도전성 캡핑층은 투명 도전층을 포함할 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 각각의 제2 전극(ELT2)은 적어도 하나의 발광 다이오드(LD)의 제2 단부(EP2)에 전기적으로 연결될 수 있다. 예를 들어, 제21 전극(ELT21)은 적어도 하나의 제1 발광 다이오드(LD1)의 제2 단부(EP2)에 전기적으로 연결되고, 제22 전극(ELT22)은 적어도 하나의 제2 발광 다이오드(LD2)의 제2 단부(EP2)에 전기적으로 연결될 수 있다.
또한, 각각의 제2 전극(ELT2)은 각 화소(PXL)의 제2 연결 전극(CNL2)을 통해 소정의 전원선, 제어선 또는 회로 소자 등에 연결될 수 있다. 예를 들어, 제21 전극(ELT21) 및 제22 전극(ELT22)은 제2 연결 전극(CNL2)을 경유하여 서로 전기적으로 연결되며, 상기 제2 연결 전극(CNL2)을 통해 소정의 전원선, 제어선 또는 회로 소자 등에 연결될 수 있다. 실시예에 따라, 제21 전극(ELT21), 제22 전극(ELT22) 및 제2 연결 전극(CNL2)이 서로 연결되는 경우, 이들을 하나의 통합된 제2 전극(ELT2)으로 간주할 수도 있다. 다만, 편의상 본 실시예에서는, 제1 발광 영역(EMA1)에 위치한 제2 전극(ELT2)을 제21 전극(ELT21)이라 하고, 제2 발광 영역(EMA2)에 위치한 제2 전극(ELT2)을 제22 전극(ELT22)이라 하기로 한다. 또한, 제21 전극(ELT21) 및 제22 전극(ELT22)을 포괄하여 제2 전극(ELT2)이라 하기로 한다. 그리고, 제21 전극(ELT21) 및 제22 전극(ELT22)의 연결부를 제2 연결 전극(CNL2)이라 하기로 한다.
실시예에 따라, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 각각의 화소 영역에서 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장된다고 할 때, 각각의 제2 전극(ELT2)은 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제2 전극(ELT2)은 도 6에 도시된 바와 같이 제2 연결 전극(CNL2)을 통해 제2 전원선(PL2) 또는 소정의 제2 제어선(CL2)(일 예로, 주사선(Si) 또는 데이터선(Dj))에 일체 또는 비일체로 연결될 수 있다. 다른 실시예에서, 제2 전극(ELT2)은 도 7에 도시된 바와 같이 제2 연결 전극(CNL2) 및 제2 컨택홀(CH2)을 통해 소정의 회로 소자, 연결 배선 및/또는 제2 전원선(PL2)에 비일체로 연결될 수 있다.
일 실시예에서, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 일체로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2)으로부터 분기되어 형성될 수 있다. 제2 전극(ELT2)과 제2 연결 전극(CNL2)이 일체로 연결되는 경우, 상기 제2 연결 전극(CNL2)을 제2 전극(ELT2)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 적어도 하나의 컨택홀 등을 경유하여 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)은 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)은 단일의 반사성 도전층으로 구성될 수 있다. 또는, 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)은, 적어도 한 층의 반사성 도전층과, 상기 반사성 도전층의 상부 및/또는 하부에 적층되는 적어도 한 층의 투명 도전층을 포함한 다중층으로 구성될 수도 있다.
또한, 실시예에 따라, 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)의 상부에는 적어도 한 층의 도전성 캡핑층이 배치될 수 있다. 실시예에 따라, 상기 도전성 캡핑층은 투명 도전층을 포함할 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 각각의 제1 전극(ELT1) 및 이에 대응하는 제2 전극(ELT2)의 사이에는 적어도 하나의 발광 다이오드(LD)가 연결될 수 있다. 예를 들어, 제11 전극(ELT11) 및 제21 전극(ELT21)의 사이에는 적어도 하나의 제1 발광 다이오드(LD1), 일 예로, 복수의 제1 발광 다이오드들(LD1)이 연결될 수 있다. 유사하게, 제12 전극(ELT12) 및 제22 전극(ELT22)의 사이에는 적어도 하나의 제2 발광 다이오드(LD2), 일 예로, 복수의 제2 발광 다이오드들(LD2)이 연결될 수 있다.
실시예에 따라, 각각의 제1 전극(ELT1) 및 제2 전극(ELT2)은, 적어도 하나의 발광 다이오드(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에 직접적으로 연결되거나, 또는 각각 적어도 하나의 컨택 전극을 경유하여 상기 발광 다이오드(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에 전기적으로 연결될 수 있다. 예를 들어, 제11 전극(ELT11)은 제11 컨택 전극(CNE11)을 통해 제1 발광 다이오드들(LD1)의 제1 단부(EP1)에 공통으로 접속되고, 제21 전극(ELT21)은 제21 컨택 전극(CNE21)을 통해 제1 발광 다이오드들(LD1)의 제2 단부(EP2)에 공통으로 접속될 수 있다. 유사하게, 제12 전극(ELT12)은 제12 컨택 전극(CNE12)을 통해 제2 발광 다이오드들(LD2)의 제1 단부(EP1)에 공통으로 접속되고, 제22 전극(ELT22)은 제22 컨택 전극(CNE22)을 통해 제2 발광 다이오드들(LD2)의 제2 단부(EP2)에 공통으로 접속될 수 있다.
실시예에 따라, 각각의 발광 다이오드(LD)는 서로 대응하는 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)이 마주하도록 배치된 영역에서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 제1 방향(DR1), 일 예로 가로 방향으로 배열된 막대형 발광 다이오드일 수 있다. 한편, 도 6 및 도 7에서는 발광 다이오드들(LD)이 어느 하나의 방향, 일 예로, 제1 방향(DR1)을 따라 균일하게 배열된 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 발광 다이오드들(LD) 중 적어도 하나는, 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 사선 방향 등으로 배열될 수도 있다.
실시예에 따라, 각각의 발광 다이오드(LD)는 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 각각의 발광 다이오드(LD)는 도 1a 내지 도 3b에 도시된 바와 같은, 나노 스케일 내지 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가지는 초소형의 막대형 발광 다이오드일 수 있다. 다만, 상기 발광 다이오드(LD)의 크기는 각각의 발광 장치, 일 예로 상기 발광 장치로 구성된 광원 유닛(LSU)을 포함하는 각 화소(PXL)의 설계 조건 등에 따라 다양하게 변경될 수 있다.
일 실시예에서, 발광 다이오드들(LD)의 제1 단부(EP1)는 각각의 제1 컨택 전극(CNE1)을 경유하여 각각의 제1 전극(ELT1)에 전기적으로 연결되고, 상기 발광 다이오드들(LD)의 제2 단부(EP2)는 각각의 제2 컨택 전극(CNE2)을 경유하여 각각의 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 예를 들어, 제1 발광 다이오드들(LD1)의 제1 단부(EP1)는 제11 컨택 전극(CNE11)을 경유하여 제11 전극(ELT11)에 전기적으로 연결되고, 상기 제1 발광 다이오드들(LD1)의 제2 단부(EP2)는 제21 컨택 전극(CNE21)을 경유하여 제21 전극(ELT21)에 전기적으로 연결될 수 있다. 유사하게, 제2 발광 다이오드들(LD2)의 제1 단부(EP1)는 제12 컨택 전극(CNE12)을 경유하여 제12 전극(ELT12)에 전기적으로 연결되고, 상기 제2 발광 다이오드들(LD2)의 제2 단부(EP2)는 제22 컨택 전극(CNE22)을 경유하여 제22 전극(ELT22)에 전기적으로 연결될 수 있다. 다른 실시예에서, 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2) 중 적어도 하나가, 각각의 제1 및/또는 제2 전극들(ELT1, ELT2)에 직접적으로 접촉되어 상기 제1 및/또는 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수도 있다.
실시예에 따라, 발광 다이오드들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 방식 등을 이용해 발광 장치 내에 규정된 소정의 발광 영역(일 예로, 각 화소(PXL)의 제1 및 제2 발광 영역들(EMA1, EMA2))에 공급될 수 있다. 예를 들어, 발광 다이오드들(LD)은 휘발성 용매에 섞여 각각의 발광 영역에 공급될 수 있다. 이때, 제1 및 제2 전원선들(PL1, PL2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 각각 제1 전원(VDD) 및 제2 전원(VSS)을 인가하게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 다이오드들(LD)이 정렬하게 된다. 발광 다이오드들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 다이오드들(LD)을 안정적으로 배열할 수 있다. 또한, 발광 다이오드들(LD)의 양 단부, 일 예로 제1 및 제2 단부들(EP1, EP2) 상에 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 형성할 수 있다. 이에 따라, 상기 발광 다이오드들(LD)을 제1 및 제2 전극들(ELT1, ELT2)의 사이에 보다 안정적으로 연결할 수 있다.
실시예에 따라, 각각의 제1 컨택 전극(CNE1)은 발광 다이오드들(LD)의 제1 단부(EP1) 및 제1 전극(ELT1)의 적어도 일 영역을 커버하도록 형성되어, 상기 발광 다이오드들(LD)의 제1 단부(EP1)와 제1 전극(ELT1)을 물리적 및/또는 전기적으로 연결한다. 예를 들어, 제11 컨택 전극(CNE11)은 제1 발광 다이오드들(LD1)의 제1 단부(EP1) 및 제11 전극(ELT11)의 적어도 일 영역을 커버하도록 형성되어, 상기 제1 발광 다이오드들(LD1)의 제1 단부(EP1)와 제11 전극(ELT11)을 물리적 및/또는 전기적으로 연결한다. 유사하게, 제12 컨택 전극(CNE12)은 제2 발광 다이오드들(LD2)의 제1 단부(EP1) 및 제12 전극(ELT12)의 적어도 일 영역을 커버하도록 형성되어, 상기 제2 발광 다이오드들(LD2)의 제1 단부(EP1)와 제12 전극(ELT12)을 물리적 및/또는 전기적으로 연결한다.
실시예에 따라, 각각의 제2 컨택 전극(CNE2)은 발광 다이오드들(LD)의 제2 단부(EP2) 및 제2 전극(ELT2)의 적어도 일 영역을 커버하도록 형성되어, 상기 발광 다이오드들(LD)의 제2 단부(EP2)와 제2 전극(ELT2)을 물리적 및/또는 전기적으로 연결한다. 예를 들어, 제21 컨택 전극(CNE21)은 제1 발광 다이오드들(LD1)의 제2 단부(EP2) 및 제21 전극(ELT21)의 적어도 일 영역을 커버하도록 형성되어, 상기 제1 발광 다이오드들(LD1)의 제2 단부(EP2)와 제21 전극(ELT21)을 물리적 및/또는 전기적으로 연결한다. 유사하게, 제22 컨택 전극(CNE22)은 제2 발광 다이오드들(LD2)의 제2 단부(EP2) 및 제22 전극(ELT22)의 적어도 일 영역을 커버하도록 형성되어, 상기 제2 발광 다이오드들(LD2)의 제2 단부(EP2)와 제22 전극(ELT22)을 물리적 및/또는 전기적으로 연결한다.
제1 전원선(PL1) 및 제1 전극(ELT1) 등을 경유하여 발광 다이오드들(LD)의 제1 단부(EP1)에 제1 전원(VDD)(또는, 주사 신호나 데이터 신호 등을 비롯한 소정의 제1 제어 신호)이 인가되고, 제2 전원선(PL2) 및 제2 전극(ELT2) 등을 경유하여 발광 다이오드들(LD)의 제2 단부(EP2)에 제2 전원(VSS)(또는, 주사 신호나 데이터 신호 등을 비롯한 소정의 제2 제어 신호)이 인가되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순 방향으로 연결되는 적어도 하나의 발광 다이오드(LD)가 발광하게 된다. 이에 따라, 화소(PXL)가 광을 방출할 수 있게 된다.
본 발명의 일 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 발광 영역(EMA)별로 서로 다른 구조를 가질 수 있다. 예를 들어, 제1 발광 영역(EMA1)에 배치된 한 쌍의 제1 및 제2 격벽들(PW1, PW2), 즉 제11 및 제21 격벽들(PW11, PW21)은, 제2 발광 영역(EMA2)에 배치된 한 쌍의 제1 및 제2 격벽들(PW1, PW2), 즉 제12 및 제22 격벽들(PW12, PW22)과 상이한 구조를 가질 수 있다. 본 발명의 실시예를 설명함에 있어, 제1 및 제2 격벽들(PW1, PW2)의 구조라 함은, 상기 제1 및 제2 격벽들(PW1, PW2) 각각의 형상, 구성 및/또는 크기를 의미할 수 있음은 물론, 상기 제1 및 제2 격벽들(PW1, PW2) 사이의 상호 배치 관계, 일 예로 이들 사이의 거리 등을 포괄적으로 의미할 수 있다.
예를 들어, 서로 대응하는 제1 및 제2 격벽들(PW1, PW2)은 발광 영역(EMA)별로 서로 다른 간격으로 배치될 수 있다. 일 예로, 제1 발광 영역(EMA1)에서는 제11 격벽(PW11) 및 제21 격벽(PW21)이 제1 간격(d1)만큼 서로 이격되어 배치되고, 제2 발광 영역(EMA2)에서는 제12 격벽(PW12) 및 제21 격벽(PW21)이 상기 제1 간격(d1)보다 넓은 제2 간격(d2)만큼 서로 이격되어 배치될 수 있다. 본 발명의 실시예를 설명함에 있어, 제1 간격(d1) 및 제2 간격(d2)은 각각의 실시예에서 거리 또는 간격에 대한 상대적인 크기를 설명하기 위한 것으로서, 특정 수치 범위 등을 특정하는 것은 아닐 수 있다. 일 예로, 본 실시예 및 후술할 다른 실시예들에서 규정하는 제1 간격(d1)은 서로 동일한 값을 가지거나, 또는 서로 다른 값을 가질 수 있다. 유사하게, 본 실시예 및 후술할 다른 실시예들에서 규정하는 제2 간격(d2)은 서로 동일한 값을 가지거나, 또는 서로 다른 값을 가질 수 있다. 즉, 제1 및 제2 간격들(d1, d2)은 각각의 실시예에서 특정 구성 요소들 간의 상대적인 거리 또는 간격을 의미하기 위하여 사용되는 용어일 수 있다.
상술한 실시예에 의하면, 제1 발광 영역(EMA1)에서 방출되는 광과 제2 발광 영역(EMA2)에서 방출되는 광의 양상을 다각화하고, 상기 제1 및 제2 발광 영역들(EMA1, EMA2)을 포함한 발광 장치 및 이를 구비하는 화소(PXL)의 시야각 범위를 확장할 수 있다. 본 발명의 실시예에 의한 시야각 확장 효과에 대한 상세한 설명은 후술하기로 한다.
도 8a는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로, 도 7의 Ⅰ~Ⅰ'선에 대응하는 단면의 실시예를 나타낸다. 그리고, 도 8b는 도 8a의 EA1 영역을 확대하여 나타내는 단면도이다. 실시예에 따라, 도 8a 및 도 8b에서는 제1 발광 영역(EMA1)에 배치된 어느 하나의 제1 발광 다이오드(LD1)를 중심으로, 발광 장치의 단면을 도시하기로 한다. 다만, 실시예에 따라, 제1 및 제2 발광 영역들(EMA1, EMA2)은 유사한 단면 구조를 가질 수 있다. 일 예로, 제1 및 제2 발광 영역들(EMA1, EMA2)은 제1 및 제2 격벽들(PW1, PW2) 사이의 간격이 상이한 것을 제외하고 실질적으로 동일한 단면 구조를 가질 수 있다. 따라서, 편의상 도 8a 및 도 8b에서는 도 7의 Ⅰ~Ⅰ'선에 대응되는 제1 발광 영역(EMA1)의 단면을 통해, 각 화소(PXL)의 단면 구조를 포괄적으로 설명하기로 한다.
도 8a 및 도 8b를 도 1 내지 도 7과 함께 참조하면, 기판(SUB) 상의 표시 영역(DA)에는 화소 회로층(PCL) 및 표시 소자층(DPL)이 순차적으로 배치될 수 있다. 예를 들어, 화소 회로층(PCL)은 기판(SUB)의 일면 상에 형성되고, 표시 소자층(DPL)은 화소 회로층(PCL)이 형성된 기판(SUB)의 일면 상에 형성될 수 있다.
실시예에 따라, 화소 회로층(PCL)은 화소들(PXL) 각각의 화소 회로(PXC) 및/또는 이에 연결되는 배선들을 포함하고, 표시 소자층(DPL)은 화소들(PXL) 각각의 광원 유닛(LSU)을 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은 각 화소(PXL)의 화소 회로(PXC)를 구성하는 복수의 회로 소자들, 일 예로 도 5a 및 도 5b에 도시된 제1 및 제2 트랜지스터들(T1, T2)을 포함할 수 있다. 또한, 도 8a에는 도시하지 않았으나, 화소 회로층(PCL)은, 각각의 화소 영역에 배치되는 스토리지 커패시터(Cst)와, 각각의 화소 회로(PXC)에 연결되는 각종 신호선들(일 예로, 도 5a 및 도 5b의 주사선(Si) 및 데이터선(Dj))과, 화소 회로(PXC) 및/또는 발광 다이오드들(LD)에 연결되는 각종 전원선들(일 예로, 제1 전원선(PL1) 및 제2 전원선(PL2))을 더 포함할 수 있다.
실시예에 따라, 각각의 화소 회로(PXC)에 구비된 복수의 트랜지스터들, 일 예로, 제1 및 제2 트랜지스터들(T1, T2)은 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 다른 실시예에서는 상기 복수의 트랜지스터들 중 적어도 일부가 서로 다른 타입 및/또는 구조를 가질 수도 있다.
또한, 화소 회로층(PCL)은 복수의 절연막들을 포함한다. 일 예로, 화소 회로층(PCL)은 기판(SUB)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연막(GI), 층간 절연막(ILD) 및 패시베이션막(PSV)을 포함할 수 있다.
실시예에 따라, 버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.
실시예에 따라, 제1 및 제2 트랜지스터들(T1, T2) 각각은, 반도체층(SCL), 게이트 전극(GE), 제1 트랜지스터 전극(ET1) 및 제2 트랜지스터 전극(ET2)을 포함한다. 한편, 실시예에 따라 도 8a에서는 제1 및 제2 트랜지스터들(T1, T2)이, 반도체층(SCL)과 별개로 형성된 제1 트랜지스터 전극(ET1) 및 제2 트랜지스터 전극(ET2)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 화소 영역에 배치되는 적어도 하나의 트랜지스터에 구비되는 제1 및/또는 제2 트랜지스터 전극들(ET1, ET2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 기판(SUB)과 게이트 절연막(GI)의 사이에 배치될 수 있다. 이러한 반도체층(SCL)은 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 제2 트랜지스터 전극(ET2)에 접촉되는 제2 영역과, 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연막(GI) 및 층간 절연막(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩되도록 배치될 수 있다.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은, 적어도 한 층의 층간 절연막(ILD)을 사이에 개재하고, 반도체층(SCL) 및 게이트 전극(GE) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 층간 절연막(ILD)과 패시베이션막(PSV)의 사이에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2) 각각은 게이트 절연막(GI) 및 층간 절연막(ILD)을 관통하는 각각의 컨택홀을 통해 각각 반도체층(SCL)의 제1 영역 및 제2 영역에 연결될 수 있다.
한편, 실시예에 따라, 화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터(일 예로, 도 5a 및 도 5b의 제1 트랜지스터(T1))의 제1 및 제2 트랜지스터 전극들(ET1, ET2) 중 어느 하나는 패시베이션막(PSV)을 관통하는 제1 컨택홀(CH1)을 통해, 상기 패시베이션막(PSV)의 상부에 배치된 광원 유닛(LSU)의 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 서브 화소(SPX)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 제2 전원(VSS)을 공급하기 위한 제2 전원선(PL2)은 제1 및 제2 트랜지스터들(T1, T2)의 게이트 전극들(GE)과 동일한 층 상에 배치되어, 상기 제1 및 제2 트랜지스터 전극들(ET1, ET2)과 동일한 층 상에 배치된 브리지 패턴(BRP), 및 패시베이션막(PSV)을 관통하는 적어도 하나의 제2 컨택홀(CH2)을 통해, 상기 패시베이션막(PSV)의 상부에 배치된 광원 유닛(LSU)의 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다만, 상기 제2 전원선(PL2) 등의 구조 및/또는 위치는 다양하게 변경될 수 있다.
실시예에 따라, 표시 소자층(DPL)은, 각각의 화소 영역에서 화소 회로층(PCL)의 상부에 배치되는 복수의 발광 다이오드들(LD)을 포함할 수 있다. 예를 들어, 표시 소자층(DPL)은, 각 화소(PXL)의 제1 발광 영역(EMA1)에 배치되는 적어도 하나의 제1 발광 다이오드(LD1)와, 각 화소(PXL)의 제2 발광 영역(EMA2)에 배치되는 적어도 하나의 제2 발광 다이오드(LD2)를 포함할 수 있다. 또한, 표시 소자층(DPL)은 발광 다이오드들(LD)의 주변에 배치되는 적어도 하나의 절연막 및/또는 절연 패턴을 더 포함할 수 있다.
예를 들면, 표시 소자층(DPL)은 각각의 화소 영역에 배치된 제1 및 제2 전극들(ELT1, ELT2)과, 서로 대응하는 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배치된 발광 다이오드들(LD)과, 상기 발광 다이오드들(LD) 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함할 수 있다. 이 외에도 표시 소자층(DPL)은 적어도 하나의 도전막 및/또는 절연막(또는, 절연 패턴) 등을 추가적으로 포함할 수 있다. 일 예로, 표시 소자층(DPL)은 제1 및 제2 격벽들(PW1, PW2), 및 제1 내지 제4 절연막(INS1, INS2, INS3, INS4) 중 적어도 하나를 더 포함할 수 있다.
실시예에 따라, 화소 회로층(PCL) 상에는 제1 및 제2 격벽들(PW1, PW2)이 배치될 수 있다. 일 예로, 각 화소 영역의 발광 영역(EMA)에는 적어도 한 쌍의 제1 및 제2 격벽들(PW1, PW2)이 배치될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각은 무기 재료 또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 또한, 제1 및 제2 격벽들(PW1, PW2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 즉, 제1 및 제2 격벽들(PW1, PW2)의 구성 물질 및/또는 적층 구조가 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2) 각각은 도 8a에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가질 수도 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은, 적어도 일 측면에서 곡면을 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 및 제2 격벽들(PW1, PW2) 각각이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은, 적어도 일 측면에서 경사면을 가질 수 있다. 즉, 본 발명에서 제1 및 제2 격벽들(PW1, PW2)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)이 형성된 각각의 화소 영역에는 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 연결 전극들(CNL1, CNL2)이 배치될 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2)은 화소 회로층(PCL) 및/또는 제1 및 제2 격벽들(PW1, PW2)이 형성된 기판(SUB) 상에 소정 간격 이격되어 배치될 수 있다. 그리고, 제1 및 제2 연결 전극들(CNL1, CNL2)은 각각 제1 및 제2 전극들(ELT1, ELT2)과 일체로 연결될 수 있다.
실시예에 따라, 각각의 제1 전극(ELT1)은 각각의 제1 격벽(PW1) 상에 배치되고, 각각의 제2 전극(ELT2)은 각각의 제2 격벽(PW2) 상에 배치될 수 있다. 실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 중 어느 하나는 애노드 전극일 수 있으며, 나머지 하나는 캐소드 전극일 수 있다.
이러한 제1 및 제2 전극들(ELT1, ELT2)은 각각 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 형상을 가질 수 있다. 예를 들어, 각각의 제1 전극(ELT1)은 각각의 제1 격벽(PW1)에 의해 기판(SUB)의 높이 방향으로 돌출되어 상기 제1 격벽(PW1)의 단면에 대응하는 곡면 또는 경사면을 가질 수 있다. 일 예로, 각각의 제1 전극(ELT1)은, 그 하부의 제1 격벽(PW1)에 의해 기판(SUB)의 높이 방향으로 돌출되어 인접한 발광 다이오드(LD)의 제1 단부(EP1)와 마주하는 곡면 또는 경사면을 가질 수 있다. 유사하게, 각각의 제2 전극(ELT2)은 각각의 제2 격벽(PW2)에 의해 기판(SUB)의 높이 방향으로 돌출되어 상기 제2 격벽(PW2)의 단면에 대응하는 곡면 또는 경사면을 가질 수 있다. 일 예로, 각각의 제2 전극(ELT2)은, 그 하부의 제2 격벽(PW2)에 의해 기판(SUB)의 높이 방향으로 돌출되어 인접한 발광 다이오드(LD)의 제2 단부(EP2)와 마주하는 곡면 또는 경사면을 가질 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 하나의 도전성 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 도 8b에 도시된 바와 같이, 각각의 제1 전극(ELT1)은 적어도 한 층의 반사 전극층(CTL2)을 포함하며, 상기 반사 전극층(CTL2)의 하부에 배치된 제1 투명 전극층(CTL1), 및/또는 상기 반사 전극층(CTL2)의 상부에 배치된 제2 투명 전극층(CTL3)을 더 포함할 수 있다.
실시예에 따라, 반사 전극층(CTL2)은, 일정한 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 반사 전극층(CTL2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층(CTL2)은 다양한 반사성 도전 물질로 구성될 수 있다. 실시예에 따라, 제1 및 제2 투명 전극층들(CTL1, CTL3)은, 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 제1 및 제2 투명 전극층들(CTL1, CTL3)은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다.
유사하게, 각각의 제2 전극(ELT2)은 적어도 한 층의 반사 전극층을 포함하며, 상기 반사 전극층의 하부 및/또는 상부에 배치된 적어도 한 층의 투명 전극층을 더 포함할 수 있다. 실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각은 실질적으로 동일한 단면 구조를 가질 수 있으나, 이에 한정되지는 않는다. 즉, 제1 및 제2 전극들(ELT1, ELT2)은 서로 동일 또는 상이한, 단일층 또는 다중층의 구조를 가질 수 있다.
일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 또한, 상기 제1 및 제2 전극들(ELT1, ELT2)에 연결되는 제1 및 제2 연결 전극들(CNL1, CNL2)도 상기 제1 및 제2 전극들(ELT1, ELT2)과 같이 다중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2) 및/또는 제1 및 제2 연결 전극들(CNL1, CNL2)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연에 의한 전압 강하를 최소화할 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각이 적어도 한 층의 반사 전극층(일 예로, CTL2)을 포함하게 되면, 발광 다이오드들(LD) 각각의 양단, 즉 상기 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광이 화상이 표시되는 방향(일 예로, 표시 패널(PNL)의 정면 방향)으로 진행되게 할 수 있다. 특히, 제1 및 제2 전극들(ELT1, ELT2)이 각각 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 곡면 또는 경사면을 가지면서 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 다이오드들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 전극들(ELT1, ELT2)에 의해 반사되어 더욱 표시 패널(PNL)의 정면 방향(일 예로, 기판(SUB)의 상부 방향)으로 진행될 수 있다. 이에 따라, 발광 다이오드들(LD)에서 출사되는 광의 효율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에서, 제1 및 제2 격벽들(PW1, PW2)도 반사 부재로 기능할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 그 상부에 제공된 제1 및 제2 전극들(ELT1, ELT2)과 함께 발광 다이오드들(LD) 각각에서 출사된 광의 효율을 향상시키는 반사 부재로 기능할 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 서로 동일한 높이로 형성될 수 있고, 이에 따라 제1 및 제2 전극들(ELT1, ELT2)은 동일한 높이를 가질 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 동일한 높이를 가지게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 다이오드들(LD)을 보다 안정적으로 연결할 수 있게 된다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 전극들(ELT1, ELT2)의 형상, 구조, 높이 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각의 상부에는 적어도 한 층의 도전성 캡핑층이 선택적으로 배치될 수 있다. 일 예로, 각각의 제1 전극(ELT1)의 상부에는 상기 제1 전극(ELT1)을 커버하도록 제1 도전성 캡핑층(CPL1)이 형성되고, 각각의 제2 전극(ELT2)의 상부에는 상기 제2 전극(ELT2)을 커버하도록 제2 도전성 캡핑층(CPL2)이 형성될 수 있다.
제1 및 제2 도전성 캡핑층들(CPL1, CPL2) 각각은, 발광 다이오드들(LD)에서 방출되는 광의 손실을 최소화하기 위하여 ITO나 IZO를 비롯한 투명 도전성 재료로 이루어질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 이외에도 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)의 구성 물질은 다양하게 변경될 수 있다.
이러한 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)은 표시 패널(PNL)의 제조 공정 시 발생하는 불량 등으로 인해 제1 및 제2 전극들(ELT1, ELT2)이 손상되는 것을 방지할 수 있다. 또한, 제1 및 제2 도전성 캡핑층들(CPL1, CPL2)은, 화소 회로층(PCL) 등이 형성된 기판(SUB)과 제1 및 제2 전극들(ELT1, ELT2) 사이의 접착력을 강화할 수 있다. 다만, 실시예에 따라서는 제1 및 제2 도전성 캡핑층들(CPL1, CPL2) 중 적어도 하나가 생략될 수도 있다.
실시예에 따라, 적어도 한 쌍의 제1 및 제2 전극들(ELT1, ELT2)이 배치된 각각의 발광 영역(EMA)에는 제1 절연막(INS1)이 배치될 수 있다. 실시예에 따라, 제1 절연막(INS1)은 화소 회로층(PCL)과 발광 다이오드들(LD)의 사이에 배치될 수 있다. 이러한 제1 절연막(INS1)은 발광 다이오드들(LD)을 안정적으로 지지하며 상기 발광 다이오드들(LD)의 이탈을 방지할 수 있다. 실시예에 따라, 제1 절연막(INS1)은 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제1 절연막(INS1)이 배치된 각각의 발광 영역(EMA)에는 적어도 하나의 발광 다이오드(LD)가 공급 및 정렬될 수 있다. 일 예로 각각의 발광 영역(EMA)에는 복수의 발광 다이오드들(LD)이 공급 및 정렬될 수 있다.
실시예에 따라, 발광 다이오드들(LD)은, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 전압이 인가될 때 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 형성되는 전계에 의해 자가 정렬할 수 있다. 이에 따라, 각각의 발광 다이오드(LD)가 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배치될 수 있다.
한편, 발광 다이오드들(LD) 각각의 형상 및/또는 구조가 도 8a 등에 도시된 실시예들에 한정되지는 않는다. 예를 들어, 각각의 발광 다이오드(LD)는 현재 공지된 다양한 형상, 단면 구조 및/또는 접속 구조를 가질 수 있다.
실시예에 따라, 발광 다이오드들(LD)이 배치된 각각의 발광 영역(EMA)에는 상기 발광 다이오드들(LD) 각각의 상면 일부를 덮는 제2 절연막(INS2)이 배치될 수 있다. 실시예에 따라, 제2 절연막(INS2)은 적어도 발광 다이오드들(LD)의 양단, 즉, 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 상기 발광 다이오드들(LD)의 일 영역 상부에만 선택적으로 배치될 수 있다. 이러한 제2 절연막(INS2)은 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제2 절연막(INS2)이 배치된 각각의 발광 영역(EMA)에는 제1 컨택 전극(CNE1)이 배치될 수 있다. 실시예에 따라, 제1 컨택 전극(CNE1)은 해당 발광 영역(EMA)에 배치된 제1 전극(ELT1)의 일 영역과 접촉되도록 상기 제1 전극(ELT1) 상에 배치될 수 있다. 또한, 제1 컨택 전극(CNE1)은 해당 발광 영역(EMA)에 배치된 적어도 하나의 발광 다이오드(LD)의 제1 단부(EP1)와 접촉되도록 상기 제1 단부(EP1) 상에 배치될 수 있다. 이러한 제1 컨택 전극(CNE1)에 의해, 각각의 발광 영역(EMA)에 배치된 적어도 하나의 발광 다이오드(LD)의 제1 단부(EP1)가, 해당 발광 영역(EMA)에 배치된 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 컨택 전극(CNE1)이 배치된 각각의 발광 영역(EMA)에는 제3 절연막(INS3)이 배치될 수 있다. 실시예에 따라, 제3 절연막(INS3)은 해당 발광 영역(EMA)에 배치된 제2 절연막(INS2) 및 제1 컨택 전극(CNE1)을 커버하도록 형성될 수 있다.
실시예에 따라, 제3 절연막(INS3)이 배치된 각각의 발광 영역(EMA)에는 제2 컨택 전극(CNE2)이 배치될 수 있다. 실시예에 따라, 제2 컨택 전극(CNE2)은 해당 발광 영역(EMA)에 배치된 제2 전극(ELT2)의 일 영역과 접촉되도록 상기 제2 전극(ELT2) 상에 배치될 수 있다. 또한, 제2 컨택 전극(CNE2)은 해당 발광 영역(EMA)에 배치된 적어도 하나의 발광 다이오드(LD)의 제2 단부(EP2)와 접촉되도록 상기 제2 단부(EP2) 상에 배치될 수 있다. 이러한 제2 컨택 전극(CNE2)에 의해, 각각의 발광 영역(EMA)에 배치된 적어도 하나의 발광 다이오드(LD)의 제2 단부(EP2)가, 해당 발광 영역(EMA)에 배치된 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
실시예에 따라, 제2 컨택 전극(CNE2)이 배치된 각각의 발광 영역(EMA)에는 제4 절연막(INS4)이 배치될 수 있다. 실시예에 따라, 제4 절연막(INS4)은 해당 발광 영역(EMA)에 배치된 제1 및 제2 전극들(ELT1, ELT2), 발광 다이오드들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)을 커버하도록 형성될 수 있다.
실시예에 따라, 제1 내지 제4 절연막들(INS1 내지 INS4) 각각은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제1 내지 제4 절연막들(INS1 내지 INS4) 각각은, SiNx를 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 제1 내지 제4 절연막들(INS1 내지 INS4) 각각의 구성 물질이 특별히 한정되지는 않는다. 또한, 상기 제1 내지 제4 절연막들(INS1 내지 INS4)은 서로 다른 절연 물질을 포함하거나, 또는 상기 제1 내지 제4 절연막들(INS1 내지 INS4) 중 적어도 일부는 서로 동일한 절연 물질을 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2), 발광 다이오드들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제1 내지 제4 절연막들(INS1 내지 INS4) 등이 배치된 기판(SUB) 상에는 오버 코트층(OC)이 배치될 수 있다. 일 예로, 오버 코트층(OC)은, 표시 영역(DA)에 전면적으로 형성되어, 상기 제1 및 제2 전극들(ELT1, ELT2), 발광 다이오드들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2) 등이 배치된 기판(SUB)의 상면을 커버할 수 있다. 실시예에 따라, 오버 코트층(OC)은 표시 소자층(DPL)의 각 구성 요소들을 보호하기 위한 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있으며, 이외에도 다양한 기능막 등을 포함할 수 있다.
도 9는 발광 다이오드(LD)와 제1 및 제2 격벽들(PW1, PW2) 사이의 거리에 따른 시야각의 변화를 나타내는 단면도이다. 이하에서는 도 9를 도 6 내지 도 8b와 결부하여, 본 발명의 일 실시예에 의한 발광 장치 및 이를 포함하는 화소(PXL)의 시야각 개선(확장) 방식을 설명하기로 한다. 도 9에서는 발광 다이오드(LD)와 제1 및 제2 격벽들(PW1, PW2) 사이의 거리 변화에 따른 광의 진행 방향에 대한 상관 관계를 명확히 설명하기 위하여 굴절 효과 등은 반영하지 않기로 한다.
도 6 내지 도 9를 참조하면, 각각의 제1 격벽(PW1)이 발광 다이오드(LD)의 제1 단부(EP1)에 근접할수록 상기 제1 단부(EP1)에서 방출되는 광은 보다 상부 방향으로 방출될 수 있다. 예를 들어, 발광 다이오드(LD)의 제1 단부(EP1)로부터 방출되는 광선이 제11 격벽(PW11) 상의 제11 전극(ELT11)에 도달하는 소정의 지점을 기준으로, 상기 제11 전극(ELT11)과 이에 마주하는 상기 제1 단부(EP1) 사이의 거리가 대략 a1이라 하고, 상기 제11 전극(ELT11)과 이에 마주하는 상기 제1 단부(EP1) 사이의 높이 차가 대략 b1이라 하면, 해당 광선에 대한 시야각(θ1)은 대략 arctan(a1/b1)에 해당하는 값이 된다. 한편, 상기 발광 다이오드(LD)의 제1 단부(EP1)로부터 방출되는 광선이 제12 격벽(PW12) 상의 제12 전극(ELT12)에 도달하는 소정의 지점을 기준으로, 상기 제12 전극(ELT12)과 이에 마주하는 상기 제1 단부(EP1) 사이의 거리가 대략 a2라 하고, 상기 제12 전극(ELT12)과 이에 마주하는 상기 제1 단부(EP1) 사이의 높이 차가 대략 b2라 하면, 해당 광선에 대한 시야각(θ2)은 대략 arctan(a2/b2)에 해당하는 값이 된다.
즉, 발광 다이오드(LD)의 제1 단부(EP1)와 이에 마주하는 제1 격벽(PW1) 사이의 거리에 따라, 상기 제1 단부(EP1)로부터 방출되는 시야각의 범위가 달라지게 된다. 유사하게, 발광 다이오드(LD)의 제2 단부(EP2)와 이에 마주하는 제2 격벽(PW2) 사이의 거리에 따라, 상기 제2 단부(EP2)로부터 방출되는 시야각의 범위가 달라지게 된다.
따라서, 도 6 내지 도 7 등에 도시된 실시예에서와 같이, 각 화소(PXL)의 발광 영역(EMA)을 복수의 발광 영역들, 일 예로 제1 및 제2 발광 영역들(EMA1, EMA2)로 나누고, 각각의 발광 영역(EMA)별로 제1 및 제2 격벽들(PW1, PW2)을 서로 다른 간격으로 배치하게 되면, 제1 발광 영역(EMA1)에서 방출되는 광과 제2 발광 영역(EMA2)에서 방출되는 광의 프로파일이 서로 다른 양상을 띨 수 있다.
예를 들어, 제1 발광 영역(EMA1)에서는 제1 발광 다이오드(LD1)의 제1 단부(EP1)와 제11 격벽(PW11) 사이의 거리, 및 상기 제1 발광 다이오드(LD1)의 제2 단부(EP2)와 제21 격벽(PW21) 사이의 거리가 각각 대략 1㎛가 될 수 있도록 제11 및 제21 격벽들(PW11, PW21)을 제1 간격(d1)(일 예로, 대략 제1 발광 다이오드(LD1)의 길이에 2㎛를 합한 값)으로 배치할 수 있다. 또한, 제2 발광 영역(EMA2)에서는 제2 발광 다이오드(LD2)의 제1 단부(EP1)와 제12 격벽(PW12) 사이의 거리, 및 상기 제2 발광 다이오드(LD2)의 제2 단부(EP2)와 제22 격벽(PW22) 사이의 거리가 각각 대략 2㎛가 될 수 있도록 제12 및 제22 격벽들(PW12, PW22)을 제2 간격(d2)(일 예로, 대략 제2 발광 다이오드(LD2)의 길이에 4㎛를 합한 값)으로 배치할 수 있다. 이 경우, 제1 발광 다이오드(LD1), 특히 상기 제1 발광 다이오드(LD1)의 양 단부로부터 방출되는 광은 표시 패널(PNL)의 정면 방향(일 예로, 높이 방향인 제3 방향(DR3))에 보다 근접한 시야각 범위로 방출되고, 제2 발광 다이오드(LD2), 특히 상기 제2 발광 다이오드(LD2)의 양 단부로부터 방출되는 광은 표시 패널(PNL)의 측면 방향에 보다 근접한 시야각 범위로 방출될 수 있다.
따라서, 상술한 실시예에 의하면, 각각의 발광 장치 및 이를 포함하는 화소(PXL)로부터 방출되는 광을 보다 넓은 시야각 범위로 분산하여 방출할 수 있다. 또한, 각각의 발광 다이오드(LD)와 이에 인접한 제1 및 제2 격벽들(PW1, PW2) 사이의 거리나, 한 쌍의 제1 및 제2 격벽들(PW1, PW2) 사이의 거리 등을 조절함으로써, 원하는 시야각 범위에 맞춰 각각의 발광 영역(EMA)으로부터 방출되는 광의 프로파일을 조절할 수 있다.
도 10은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)의 실시예를 나타낸다. 도 10의 실시예에서, 도 6 내지 도 9의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 제1 전극(ELT1)은 발광 영역(EMA)별로 분리되어 형성될 수 있다. 예를 들어, 제1 발광 영역(EMA1)의 제11 전극(ELT11)과 이에 연결되는 제11 연결 전극(CNL11)은, 제2 발광 영역(EMA2)의 제12 전극(ELT12)과 이에 연결되는 제12 연결 전극(CNL12)으로부터 분리될 수 있다. 이 경우, 각각의 발광 영역(EMA)별로 제1 전극(ELT1)을 개별적으로 구동할 수 있다. 이에 따라, 각각의 발광 영역(EMA)은 개별적 및/또는 독립적으로 제어될 수 있는 각각의 광원 유닛(LSU)을 구성할 수 있다.
일 실시예에서, 각각의 화소(PXL)는 도 5d에 도시된 바와 같이 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 등에 의해 개별적으로 발광을 제어할 수 있는 제1 및 제2 광원 유닛들(LSU1, LSU2)을 포함할 수 있다. 실시예에 따라, 제11 전극(ELT11) 및 제11 연결 전극(CNL11)은 제11 컨택홀(CH11)을 통해 제1 발광 제어 트랜지스터(ET1)에 전기적으로 연결될 수 있다. 이 경우, 제1 발광 영역(EMA1)은 제1 광원 유닛(LSU1)을 구성할 수 있다. 유사하게, 제12 전극(ELT12) 및 제12 연결 전극(CNL12)은 제12 컨택홀(CH12)을 통해 제2 발광 제어 트랜지스터(ET2)에 전기적으로 연결될 수 있다. 이 경우, 제2 발광 영역(EMA2)은 제2 광원 유닛(LSU2)을 구성할 수 있다. 상기 실시예에 의하면, 제1 및 제2 광원 유닛들(LSU1, LSU2) 각각의 발광 여부를 용이하게 제어함으로써, 원하는 시야각 범위에 맞춰 화소(PXL)로부터 방출되는 광의 프로파일을 용이하게 조절할 수 있다.
다른 실시예에서, 각각의 화소(PXL)는 도 5e에 도시된 바와 같이 제1 및 제2 화소 회로들(PXC1, PXC2) 등에 의해 개별적으로 구동할 수 있는 제1 및 제2 광원 유닛들(LSU1, LSU2)을 포함할 수 있다. 실시예에 따라, 제11 전극(ELT11) 및 제11 연결 전극(CNL11)은 제11 컨택홀(CH11)을 통해 제1 화소 회로(PXC1)에 전기적으로 연결될 수 있다. 이 경우, 제1 발광 영역(EMA1)은 제1 서브 화소(SPX1)의 제1 광원 유닛(LSU1)을 구성할 수 있다. 유사하게, 제12 전극(ELT12) 및 제12 연결 전극(CNL12)은 제12 컨택홀(CH12)을 통해 제2 화소 회로(PXC2)에 전기적으로 연결될 수 있다. 이 경우, 제2 발광 영역(EMA2)은 제2 서브 화소(SPX2)의 제2 광원 유닛(LSU2)을 구성할 수 있다. 상기 실시예에 의하면, 제1 및 제2 광원 유닛들(LSU1, LSU2) 각각의 발광 여부 및/또는 그 휘도를 용이하게 제어함으로써, 원하는 시야각 범위에 맞춰 화소(PXL)로부터 방출되는 광의 프로파일을 보다 세밀하게 조절할 수 있다.
도 11은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)의 실시예를 나타낸다. 도 11의 실시예에서, 도 6 내지 도 9의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 11을 참조하면, 제1 및 제2 발광 영역들(EMA1, EMA2)은 적어도 하나의 전극 및/또는 격벽을 공유할 수 있다. 예를 들어, 제1 및 제2 발광 영역들(EMA1, EMA2)은 서로 중첩되는 교차 영역을 포함할 수 있다. 이러한 제1 및 제2 발광 영역들(EMA1, EMA2)은 상기 교차 영역에 배치된 제2 격벽(PW2)(또는, "제2 공통 격벽"이라고도 함)과, 상기 제2 격벽(PW2) 상에 배치된 제2 전극(ELT2)(또는, "제2 공통 전극"이라고도 함) 및 제2 컨택 전극(CNE2)(또는, "제2 공통 컨택 전극"이라고도 함)을 공유할 수 있다.
실시예에 따라, 제2 격벽(PW2)은 제1 발광 영역(EMA1)에서 제11 격벽(PW11)과 쌍을 이루고, 제2 발광 영역(EMA2)에서 제12 격벽(PW12)과 쌍을 이룰 수 있다. 유사하게, 제2 전극(ELT2)은 제1 발광 영역(EMA1)에서 제11 전극(ELT11)과 쌍을 이루고, 제2 발광 영역(EMA2)에서 제12 전극(ELT12)과 쌍을 이룰 수 있다.
상술한 실시예에서도, 제1 및 제2 격벽들(PW1, PW2)은 발광 영역(EMA)별로 서로 다른 간격으로 배치될 수 있다. 일 예로, 제11 격벽(PW11) 및 제2 격벽(PW2)은 제1 발광 영역(EMA1)에서 제1 간격(d1)으로 배치되고, 제12 격벽(PW12) 및 제2 격벽(PW2)은 제2 발광 영역(EMA2)에서 상기 제1 간격(d1)보다 큰 제2 간격(d2)으로 배치될 수 있다. 이에 따라, 각각의 발광 장치, 또는 상기 발광 장치를 포함하는 화소(PXL)로부터 방출되는 광의 시야각 범위를 확장할 수 있다.
도 12 내지 도 16은 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)의 서로 다른 실시예를 나타낸다. 도 12 내지 도 16의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
먼저 도 12 및 도 13을 참조하면, 각각의 화소(PXL)는 제2 방향(DR2)을 따라 순차적으로 배치된 복수의 발광 영역들(EMA), 일 예로 제1 및 제2 발광 영역들(EMA1, EMA2)을 포함할 수 있다. 실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각은, 제1 및 제2 발광 영역들(EMA1, EMA2)에서 일체로 연결될 수 있다. 예를 들어, 각각의 제1 격벽(PW1)은 제1 및 제2 발광 영역들(EMA1, EMA2)의 경계에서 끊기지 않고 상기 제1 및 제2 발광 영역들(EMA1, EMA2)을 포괄한 발광 영역(EMA)에서 제2 방향(DR2)을 따라 연장될 수 있다. 유사하게, 각각의 제2 격벽(PW2)은 제1 및 제2 발광 영역들(EMA1, EMA2)의 경계에서 끊기지 않고 상기 제1 및 제2 발광 영역들(EMA1, EMA2)을 포괄한 발광 영역(EMA)에서 제2 방향(DR2)을 따라 연장될 수 있다.
이러한 제1 및 제2 격벽들(PW1, PW2)은, 각각의 발광 영역(EMA)별로는 상이한 간격으로 배치될 수 있다. 일 예로, 서로 대응하는 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은, 제1 발광 영역(EMA1)에서 제1 간격(d1)만큼 서로 이격되어 배치되고, 제2 발광 영역(EMA2)에서는 상기 제1 간격(d1)보다 넓은 제2 간격(d2)만큼 서로 이격되어 배치될 수 있다.
즉, 본 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 제2 방향(DR2)을 따른 각각의 발광 영역(EMA)(또는, 구간)별로 상이한 간격으로 배치될 수 있다. 이를 위해, 각각의 쌍을 이루는 제1 및 제2 격벽들(PW1, PW2) 중 적어도 하나는, 제1 및 제2 발광 영역들(EMA1, EMA2)의 경계에서 굴곡부를 가질 수 있다. 일 예로, 도 12에 도시된 바와 같이 각각의 제2 격벽(PW2)이 제1 및 제2 발광 영역들(EMA1, EMA2)의 경계에서 적어도 한 번 꺾일 수 있다. 또는, 도 13에 도시된 바와 같이 제1 및 제2 격벽들(PW1, PW2) 모두가 제1 및 제2 발광 영역들(EMA1, EMA2)의 경계에서 적어도 한 번 꺾일 수 있다.
또한, 실시예에 따라, 굴곡부를 가지는 적어도 하나의 격벽, 일 예로 각각의 제2 격벽(PW2), 또는 각각의 제1 및 제2 격벽들(PW1, PW2)은, 제1 및 제2 발광 영역들(EMA1, EMA2)의 경계에서 곡선형으로 꺾인 구조를 가질 수 있다. 이와 같이, 굴곡부를 가지는 적어도 하나의 격벽이 곡선형의 모서리(또는, 코너)를 가지도록 꺾이게 되면, 각지게(일 예로, 직각으로) 꺾이는 비교 예 대비, 발광 다이오드들(LD)의 정렬 공정 시 굴곡부에만 전계가 집중되는 현상을 방지할 수 있다. 이에 따라, 발광 다이오드들(LD)을 제1 및 제2 전극들(ELT1, ELT2)의 사이에 보다 균일하게 정렬할 수 있다.
일 실시예에서, 서로 마주하는 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은 적어도 하나의 발광 영역(EMA)에서 서로 비대칭인 구조를 가질 수 있다. 일 예로, 도 12의 실시예와 같이, 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은 서로 비대칭적인 구조를 가질 수 있다. 또한, 실시예에 따라, 한 쌍의 제1 및 제2 격벽들(PW1, PW2) 중 어느 하나(일 예로, 제2 격벽(PW1))만이 굴곡부를 가질 경우, 적어도 일부의 발광 영역(EMA)에서 발광 다이오드들(LD) 각각의 제1 단부(EP1)와 제1 격벽(PW1) 사이의 거리와, 상기 발광 다이오드들(LD) 각각의 제2 단부(EP2)와 제2 격벽(PW2) 사이의 거리는 상이할 수 있다.
다른 실시예에서, 서로 마주하는 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은 화소(PXL)의 발광 영역(EMA) 전반에서 서로 대칭인 구조를 가질 수 있다. 일 예로, 도 13의 실시예와 같이, 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은 제1 및 제2 발광 영역들(EMA1, EMA2) 각각에서 서로 대칭인 구조를 가질 수 있다. 즉, 본 실시예에서, 제1 및 제2 격벽들(PW1, PW2)의 형상이나, 발광 다이오드들(LD), 제1 격벽들(PW1) 및/또는 제2 격벽들(PW2) 사이의 상호 배치 관계 등은 다양하게 변경될 수 있다.
한편, 앞서 설명한 도 6 내지 도 11의 실시예들과, 도 12 및 도 13의 실시예들에서는, 어느 일 방향, 일 예로 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 각 화소(PXL)의 발광 영역(EMA)을 구획하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 서로 교차하는 복수의 방향들을 따라 각 화소(PXL)의 발광 영역(EMA)을 구획할 수도 있다.
예를 들어, 도 14에 도시된 바와 같이 각각 제1 방향(DR1) 및 제2 방향(DR1, DR2)을 따라 발광 영역(EMA)을 제1 및 제2 발광 영역들(EMA1, EMA2)로 구획할 수도 있다. 실시예에 따라, 제1 및 제2 발광 영역들(EMA1, EMA2)은 서로 교호적으로 배치될 수 있으나, 이에 한정되지는 않는다.
한편, 실시예에 따라, 각 화소(PXL)의 발광 영역(EMA)은 어느 일 방향을 따라 세 개 이상의 구간 또는 영역으로 구획될 수도 있다. 일 예로, 도 15 및 도 16에 도시된 바와 같이, 제2 방향(DR2)을 따라 복수의 제1 발광 영역들(EMA1)과 이들 사이에 개재된 적어도 하나의 제2 발광 영역(EMA2)을 포함하도록 발광 영역(EMA)을 세 개 이상의 구간 또는 영역으로 구획할 수도 있다. 여기서, 제1 및 제2 발광 영역들(EMA1, EMA2)은 서로 대응하는 한 쌍의 제1 및 제2 격벽들(PW1, PW2) 사이의 간격을 기준으로 규정된 것으로서, 일 예로 두 개의 제1 발광 영역들(EMA1)에서 한 쌍의 제1 및 제2 격벽들(PW1, PW2)은 동일하게 제1 간격(d1)만큼 서로 이격되어 배치될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 각 화소(PXL)의 발광 영역(EMA)에서, 제1 및 제2 격벽들(PW1, PW2) 사이의 간격은 적어도 세 개의 값을 가지도록 가변될 수도 있다.
예를 들어, 본 발명의 다른 실시예에서는, 도 15 및 도 16에 도시된 두 개의 제1 발광 영역들(EMA1)에서 한 쌍의 제1 및 제2 격벽들(PW1, PW2) 사이의 간격이 서로 상이하게 설정될 수도 있다. 이 경우, 각 화소(PXL)의 발광 영역(EMA)은, 각각 하나의 제1 발광 영역(EMA1) 및 제2 발광 영역(EMA2)과 더불어, 한 쌍의 제1 및 제2 격벽들(PW1, PW2)이 상기 제1 및 제2 발광 영역들(EMA1, EMA2)에서와 상이한 간격으로 배치된 제3 발광 영역(미도시)을 더 포함할 수도 있다. 즉, 실시예에 따라, 각 화소(PXL)의 발광 영역(EMA) 내에서, 한 쌍의 제1 및 제2 격벽들(PW1, PW2) 사이의 간격은 세 가지 이상의 서로 다른 값을 가질 수도 있다.
도 17 내지 도 19는 각각 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)의 서로 다른 실시예를 나타낸다. 도 17 내지 도 19의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 17 내지 도 19를 참조하면, 각 화소(PXL)의 발광 영역(EMA)에 배치되는 제1 전극(ELT1) 및 제2 전극(ELT2)의 개수는 서로 상이할 수 있다. 또한, 이에 따라 상기 발광 영역(EMA)에 배치되는 제1 격벽(PW1) 및 제2 격벽(PW2)의 개수는 서로 상이할 수 있다.
예를 들어, 각각의 발광 영역(EMA)에는 복수의 제1 전극들(ELT1) 및 제1 격벽들(PW1)과, 단일의 제2 전극(ELT2) 및 제2 격벽(PW2)이 배치될 수 있다. 이 경우, 복수의 제1 전극들(ELT1)이 단일의 제2 전극(ELT2)을 공유하여 쌍을 이루고, 복수의 제1 격벽들(PW1)이 단일의 제2 격벽(PW2)을 공유하여 쌍을 이룰 수 있다.
상술한 실시예들에서도, 제1 및 제2 격벽들(PW1, PW2) 중 적어도 하나가, 적어도 하나의 굴곡부를 가지도록 형성할 수 있다. 또한, 이에 따라 발광 영역(EMA) 내에서 각각의 분할 영역 또는 구간별로 한 쌍의 제1 및 제2 격벽들(PW1, PW2) 사이의 거리가 가변될 수 있다. 즉, 도 17 내지 도 19의 실시예에서는 제1 및 제2 격벽들(PW1, PW2) 각각의 형상, 및/또는 이들 사이의 간격을 조절함으로써 각각의 발광 영역(EMA)을 복수의 영역들, 일 예로, 앞선 실시예에서와 같이 제1 및 제2 발광 영역들(EMA1, EMA2)을 포함한 복수의 영역들로 구획할 수 있으며, 이러한 영역들의 구획 방식은 다양하게 변경될 수 있다.
도 20은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)의 실시예를 나타낸다. 도 21은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 20의 Ⅱ~Ⅱ'선에 대응하는 격벽(일 예로, 제2 격벽(PW2))의 구조를 나타낸다. 도 21에서는 본 실시예에 의한 격벽의 구조를 명확히 나타내기 위하여, 도 20의 Ⅱ~Ⅱ'선에 따른 제2 격벽(PW2) 및 제2 전극(ELT2)의 단면만을 개략적으로 도시하기로 하며, 그 주변에 배치될 수 있는 다른 구성 요소들에 대한 도시는 생략하기로 한다. 도 22는 제1 및 제2 격벽들(PW1, PW2) 각각의 높이에 따른 시야각의 변화를 나타내는 단면도이다. 도 20 내지 도 22의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
먼저 도 20 및 도 21을 참조하면, 제2 격벽(PW2)은 제1 발광 영역(EMA1)과 제2 발광 영역(EMA2)에서 상이한 높이를 가질 수 있다. 일 예로, 각각의 제2 격벽(PW2)은 제1 발광 영역(EMA1)에서 제1 높이(H1)를 가지고, 상기 제1 발광 영역(EMA1)에 이웃한 제2 발광 영역(EMA2)에서는 상기 제1 높이(H1)보다 낮은 제2 높이(H2)를 가질 수 있다. 그리고, 제2 전극(ELT2)은 제2 격벽(PW2)에 대응하는 형상을 가질 수 있다. 일 예로, 제2 전극(ELT2)은 제2 발광 영역(EMA2)에 대응하는 오목부를 가질 수 있다.
또한, 도 21에서는 도 20의 Ⅱ~Ⅱ'선에 따라 제2 격벽(PW2) 및 제2 전극(ELT2)의 단면만을 도시하였으나, 실시예에 따라 제1 격벽(PW1) 및 제2 전극(ELT1)도 제2 격벽(PW2) 및 제2 전극(ELT2)과 실질적으로 동일한 단면 구조를 가질 수 있다. 예를 들어, 각각의 제1 격벽(PW1)은 제1 발광 영역(EMA1)에서 제1 높이(H1)를 가지고, 제2 발광 영역(EMA2)에서는 상기 제1 높이(H1)보다 낮은 제2 높이(H2)를 가질 수 있다. 그리고, 제1 전극(ELT1)은 제1 격벽(PW1)에 대응하는 형상을 가질 수 있다. 일 예로, 제1 전극(ELT1)은 제2 발광 영역(EMA2)에 대응하는 오목부를 가질 수 있다.
한편, 본 발명은, 제1 및 제2 격벽들(PW1, PW2)이 반드시 동일한 형상 및/또는 높이로 형성되는 실시예에 한정되지는 않는다. 즉, 제1 및 제2 격벽들(PW1, PW2)은, 실질적으로 동일한 형상 및/또는 높이를 가지거나, 또는 서로 다른 형상 및/또는 높이를 가질 수 있다. 즉, 본 발명의 일 실시예에서, 제1 및 제2 격벽들(PW1, PW2) 중 적어도 하나는 발광 영역(EMA)별로 상이한 높이를 가질 수 있다.
또한, 도 20 및 도 21에서는 제1 및 제2 격벽들(PW1, PW2)이 발광 영역(EMA)별로 제1 높이(H1) 또는 제2 높이(H2)의 두 가지 높이 값을 가지는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 및/또는 제2 격벽들(PW1, PW2)은 각 화소(PXL)의 발광 영역(EMA) 내에서 구간 또는 영역 별로 세 가지 이상의 높이 값을 가질 수도 있다.
도 22를 참조하면, 제1 및 제2 격벽들(PW1, PW2)의 높이에 따라, 각각의 발광 다이오드(LD), 특히, 상기 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광의 진행 경로가 달라질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)의 높이가 높아질수록, 상기 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광은, 표시 패널(PNL)의 정면 방향(일 예로, 제3 방향(DR3))에 보다 근접한 시야각 범위로 방출될 수 있다.
따라서, 상술한 실시예와 같이 각 화소(PXL)의 발광 영역(EMA)을 복수의 발광 영역들, 일 예로 제1 및 제2 발광 영역들(EMA1, EMA2)로 나누고, 제1 및/또는 제2 격벽들(PW1, PW2)을 각각의 발광 영역(EMA)별로 상이한 높이로 형성하게 되면, 제1 발광 영역(EMA1)에서 방출되는 광과 제2 발광 영역(EMA2)에서 방출되는 광의 프로파일이 서로 다른 양상을 띨 수 있다. 이에 따라, 각각의 발광 장치 및 이를 포함하는 화소(PXL)로부터 방출되는 광을 보다 넓은 시야각 범위로 분산하여 방출할 수 있다. 또한, 제1 및/또는 제2 격벽들(PW1, PW2)의 높이를 조절함으로써, 원하는 시야각 범위에 맞춰 각각의 발광 영역(EMA)으로부터 방출되는 광의 프로파일을 용이하게 제어할 수 있다.
도 23은 본 발명의 일 실시예에 의한 발광 장치를 나타내는 평면도로서, 일 예로 상기 발광 장치를 포함하는 화소(PXL)의 실시예를 나타낸다. 도 24는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 단면도로서, 일 예로 도 23의 Ⅲ~Ⅲ'선에 대응하는 격벽(일 예로, 제2 격벽(PW2))의 구조를 나타낸다. 도 24에서는 본 실시예에 의한 격벽의 구조를 명확히 나타내기 위하여, 도 23의 Ⅲ~Ⅲ'선에 따른 제2 격벽(PW2) 및 제2 전극(ELT2)의 단면만을 개략적으로 도시하기로 한다. 도 25는 제1 및 제2 격벽들(PW1, PW2)의 유무에 따른 시야각의 변화를 나타내는 단면도이다. 도 23 내지 도 25의 실시예에서, 도 20 내지 도 22의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
먼저 도 23 및 도 24를 참조하면, 제1 및 제2 격벽들(PW1, PW2)은, 각 화소(PXL)의 발광 영역(EMA)에서 불연속적인 패턴을 가질 수 있다. 예를 들어, 제1 및 제2 격벽들(PW1, PW2)은, 제1 발광 영역(EMA1)에서 소정의 방향, 일 예로, 제2 방향(DR2)을 따라 연속적으로 연장된 패턴을 가지면서 각각의 제1 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)과 마주하도록 배치될 수 있다. 상기 제1 및 제2 격벽들(PW1, PW2)은, 제2 발광 영역(EMA2)에서는 불연속적으로 끊긴 패턴을 가지면서 적어도 하나의 제2 발광 다이오드(LD2)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다.
한편, 도 23 및 도 24의 실시예에서는 제1 및 제2 격벽들(PW1, PW2) 모두를 불연속적인 패턴으로 구성하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 및 제2 격벽들(PW1, PW2) 중 일부의 격벽만이 불연속적인 패턴을 가질 수도 있다.
또한, 도 23 및 도 24의 실시예에서는 제1 및 제2 격벽들(PW1, PW2)을 동일한 구간, 일 예로, 동일하게 제2 발광 영역(EMA2)에서 불연속적인 패턴으로 구성하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 격벽(PW1)과 이에 마주하는 제2 격벽(PW2)이 서로 다른 구간 또는 영역에서 불연속적인 패턴으로 제거될 수도 있다.
도 25를 참조하면, 각각의 발광 다이오드(LD)에 대하여, 상기 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하는 제1 및 제2 격벽들(PW1, PW2)을 선택적으로 제거함으로써, 상기 발광 다이오드(LD)에서 방출되는 광의 진행 경로를 제어할 수 있다. 일 예로, 상기 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 제1 및 제2 격벽들(PW1, PW2)을 배치할 경우, 측면 방향으로의 시야각이 제한될 수 있다. 반면, 상기 발광 다이오드(LD)의 제1 및 제2 단부들(EP1, EP2)의 주변에서, 제1 및 제2 격벽들(PW1, PW2)을 제거할 경우, 상기 발광 다이오드(LD)로부터 방출되는 광의 시야각을 대략 90° 범위까지 확장할 수 있게 된다.
도 26은 본 발명의 일 실시예에 의한 발광 장치와 비교 예의 발광 장치에서 방출되는 광의 프로파일을 나타낸다. 일 예로, 도 26은 앞서 설명한 실시예들 중 적어도 하나를 적용한 발광 장치에서 방출되는 광의 프로파일을, 제1 및 제2 격벽들(PW1, PW2)이 균일한 간격 및 높이를 가지는 비교 예의 발광 장치에서 방출되는 광의 프로파일과 비교한 결과를 개략적으로 나타낸다.
도 26을 앞서 설명한 실시예들과 결부하여 본 발명의 효과를 설명하면, 본 발명의 실시예들에서는 각각의 발광 장치 또는 이를 포함하는 화소(PXL)의 발광 영역(EMA)을 복수의 발광 영역들(일 예로, 제1 및 제2 발광 영역들(EMA1, EMA2))로 구분하고, 각각의 발광 영역(EMA)별로 제1 및 제2 격벽들(PW1, PW2)의 구조를 차등적으로 구성 또는 설계한다. 이에 따라, 화소(PXL)(또는, 이에 대응하는 발광 장치) 및 이를 포함하는 표시 장치의 시야각 범위를 확장할 수 있다.
구체적으로, 앞서 설명한 각각의 실시예는 개별적으로 적용되거나, 또는 적어도 두 개의 실시예들이 복합적으로 적용될 수 있다. 일 예로, 앞서 설명한 실시예들 중 적어도 하나를 적용하여 제1 및 제2 격벽들(PW1, PW2) 사이의 간격, 제1 및 제2 격벽들(PW1, PW2) 각각의 높이 및 형상 중 적어도 하나를 각각의 발광 영역(EMA)별로 차등적으로 적용할 수 있다. 이에 따라, 각각의 발광 장치 또는 화소(PXL)에 구비된 발광 다이오드들(LD)(특히, 상기 발광 다이오드들(LD)의 제1 및 제2 단부들(EP1, EPT2))로부터 방출되는 광을 보다 넓은 시야각 범위(일 예로, 최대 ±90° 범위)로 분산하여 방출할 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
CNE1: 제1 컨택 전극 CNE2: 제2 컨택 전극
ELT1: 제1 전극 ELT2: 제2 전극
EMA1: 제1 발광 영역 EMA2: 제2 발광 영역
LD: 발광 다이오드 LSU: 광원 유닛
PW1: 제1 격벽 PW2: 제2 격벽
PXC: 화소 회로 PXL: 화소

Claims (22)

  1. 제1 발광 다이오드를 포함하는 제1 발광 영역;
    제2 발광 다이오드를 포함하는 제2 발광 영역;
    상기 제1 발광 영역 및 상기 제2 발광 영역에 서로 마주하도록 배치된 적어도 한 쌍의 제1 격벽 및 제2 격벽;
    상기 제1 격벽을 커버하도록 상기 제1 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부에 전기적으로 연결되는 적어도 하나의 제1 전극; 및
    상기 제2 격벽을 커버하도록 상기 제2 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부에 전기적으로 연결되는 적어도 하나의 제2 전극을 포함하며,
    상기 제1 발광 다이오드로부터 방출되는 광의 시야각 범위와 상기 제2 발광 다이오드로부터 방출되는 광의 시야각 범위가 상이하도록, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와는 다른 구조를 가짐을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은,
    상기 제1 발광 영역에서 제1 간격만큼 서로 이격되어 배치되고,
    상기 제2 발광 영역에서 상기 제1 간격보다 넓은 제2 간격만큼 서로 이격되어 배치됨을 특징으로 하는 발광 장치.
  3. 제2항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역 및 상기 제2 발광 영역 각각에서 제1 방향을 따라 서로 이격되도록 배치되며,
    상기 제1 격벽 및 상기 제2 격벽 각각은, 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 발광 장치.
  4. 제3항에 있어서,
    상기 제1 발광 영역 및 상기 제2 발광 영역은 상기 제1 방향을 따라 순차적으로 배치된 발광 장치.
  5. 제3항에 있어서,
    상기 제1 발광 영역 및 상기 제2 발광 영역은 상기 제2 방향을 따라 순차적으로 배치된 발광 장치.
  6. 제5항에 있어서,
    상기 제1 격벽 및 상기 제2 격벽 각각은, 상기 제1 발광 영역과 상기 제2 발광 영역에서 일체로 연결되며,
    상기 제1 격벽 및 상기 제2 격벽 중 적어도 하나의 격벽은, 상기 제1 발광 영역과 상기 제2 발광 영역의 경계에서 굴곡부를 가지는 발광 장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 격벽은, 상기 제1 발광 영역과 상기 제2 발광 영역의 경계에서 곡선형으로 꺾인 구조를 가지는 발광 장치.
  8. 제1항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역 및 상기 제2 발광 영역 각각에서, 서로 대칭인 구조를 가지는 발광 장치.
  9. 제1항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역 및 상기 제2 발광 영역 중 적어도 하나의 발광 영역에서, 서로 비대칭인 구조를 가지는 발광 장치.
  10. 제1항에 있어서,
    상기 제1 격벽 및 상기 제2 격벽 중 적어도 하나의 격벽은, 상기 제1 발광 영역에서 제1 높이를 가지고, 상기 제2 발광 영역에서 상기 제1 높이보다 낮은 제2 높이를 가짐을 특징으로 하는 발광 장치.
  11. 제1항에 있어서,
    상기 제1 격벽 및 상기 제2 격벽 각각은,
    상기 제1 발광 영역에서 소정의 방향을 따라 연속적으로 연장된 패턴을 가지고,
    상기 제2 발광 영역에서 불연속적으로 끊긴 패턴을 가지는 발광 장치.
  12. 제11항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은,
    상기 제1 발광 영역에서 상기 제1 발광 다이오드의 제1 단부 및 제2 단부와 마주하도록 배치되고,
    상기 제2 발광 영역에서 상기 제2 발광 다이오드의 제1 단부 및 제2 단부를 노출하는 발광 장치.
  13. 제1항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은,
    상기 제1 발광 영역에 배치된 제11 격벽;
    상기 제11 격벽과 쌍을 이루도록 상기 제1 발광 영역에 배치된 제21 격벽;
    상기 제2 발광 영역에 배치된 제12 격벽; 및
    상기 제12 격벽과 쌍을 이루도록 상기 제2 발광 영역에 배치된 제22 격벽을 포함하는 발광 장치.
  14. 제13항에 있어서,
    상기 적어도 하나의 제1 전극은,
    상기 제11 격벽 상에 배치된 제11 전극; 및
    상기 제12 격벽 상에 배치되며, 상기 제11 전극에 연결되는 제12 전극을 포함하는 발광 장치.
  15. 제13항에 있어서,
    상기 적어도 하나의 제1 전극은,
    상기 제11 격벽 상에 배치된 제11 전극; 및
    상기 제12 격벽 상에 배치되며, 상기 제11 전극과 분리되는 제12 전극을 포함하는 발광 장치.
  16. 제1항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은,
    상기 제1 발광 영역에 배치된 제11 격벽;
    상기 제2 발광 영역에 배치된 제12 격벽; 및
    상기 제1 발광 영역 및 상기 제2 발광 영역의 교차 영역에 배치되며, 상기 제11 격벽 및 상기 제12 격벽 각각과 쌍을 이루는 제2 공통 격벽을 포함하는 발광 장치.
  17. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극 각각은 적어도 한 층의 반사 전극층을 포함하며,
    상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부는 어느 하나의 제1 전극과 마주하도록 배치되고, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부는 어느 하나의 제2 전극과 마주하도록 배치되는 발광 장치.
  18. 표시 영역; 및
    상기 표시 영역에 배치된 화소를 포함하며,
    상기 화소는,
    제1 발광 다이오드를 포함하는 제1 발광 영역;
    제2 발광 다이오드를 포함하는 제2 발광 영역;
    상기 제1 발광 영역 및 상기 제2 발광 영역에 서로 마주하도록 배치된 적어도 한 쌍의 제1 격벽 및 제2 격벽;
    상기 제1 격벽을 커버하도록 상기 제1 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제1 단부에 전기적으로 연결되는 적어도 하나의 제1 전극; 및
    상기 제2 격벽을 커버하도록 상기 제2 격벽 상에 배치되며, 상기 제1 및 제2 발광 다이오드들 중 적어도 하나의 제2 단부에 전기적으로 연결되는 적어도 하나의 제2 전극을 포함하며,
    상기 제1 발광 다이오드로부터 방출되는 광의 시야각 범위와 상기 제2 발광 다이오드로부터 방출되는 광의 시야각 범위가 상이하도록, 상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와는 다른 구조를 가짐을 특징으로 하는 표시 장치.
  19. 제18항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은, 상기 제1 발광 영역에서 상기 제2 발광 영역에서와 다른 간격 또는 높이로 배치되는 표시 장치.
  20. 제18항에 있어서,
    상기 적어도 한 쌍의 제1 격벽 및 제2 격벽은,
    상기 제1 발광 영역에서 소정의 방향을 따라 연속적으로 연장된 패턴을 가지면서 상기 제1 발광 다이오드의 제1 단부 및 제2 단부와 마주하도록 배치되고,
    상기 제2 발광 영역에서 불연속적으로 끊긴 패턴을 가지면서 상기 제2 발광 다이오드의 제1 단부 및 제2 단부를 노출하는 표시 장치.
  21. 제1 항에 있어서,
    상기 제1 발광 다이오드와 상기 제2 발광 다이오드는 서로 동일한 크기를 가지는 발광 장치.
  22. 제1 항에 있어서,
    상기 제1 발광 영역 내에서, 상기 제1 발광 다이오드와 상기 제1 격벽은 제1 간격으로 이격되고,
    상기 제2 발광 영역 내에서, 상기 제2 발광 다이오드와 상기 제1 격벽은 상기 제1 간격과는 상이한 제2 간격으로 이격되는 발광 장치.
KR1020180112459A 2018-09-19 2018-09-19 발광 장치 및 이를 구비하는 표시 장치 KR102663635B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020180112459A KR102663635B1 (ko) 2018-09-19 2018-09-19 발광 장치 및 이를 구비하는 표시 장치
JP2021513800A JP7260632B2 (ja) 2018-09-19 2019-03-19 発光装置及びこれを備える表示装置
US17/277,284 US12009383B2 (en) 2018-09-19 2019-03-19 Light emitting device and display device comprising partition walls between emission areas
EP19861822.5A EP3855491A4 (en) 2018-09-19 2019-03-19 ELECTROLUMINESCENT DEVICE AND DISPLAY DEVICE COMPRISING IT
PCT/KR2019/003188 WO2020059987A1 (ko) 2018-09-19 2019-03-19 발광 장치 및 이를 구비하는 표시 장치
CN201980060502.4A CN112703595B (zh) 2018-09-19 2019-03-19 发光器件及具有该发光器件的显示装置
JP2023062082A JP7538281B2 (ja) 2018-09-19 2023-04-06 発光装置及びこれを備える表示装置
KR1020240057592A KR20240072104A (ko) 2018-09-19 2024-04-30 발광 장치 및 이를 구비하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180112459A KR102663635B1 (ko) 2018-09-19 2018-09-19 발광 장치 및 이를 구비하는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240057592A Division KR20240072104A (ko) 2018-09-19 2024-04-30 발광 장치 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200033379A KR20200033379A (ko) 2020-03-30
KR102663635B1 true KR102663635B1 (ko) 2024-05-14

Family

ID=69887379

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180112459A KR102663635B1 (ko) 2018-09-19 2018-09-19 발광 장치 및 이를 구비하는 표시 장치
KR1020240057592A KR20240072104A (ko) 2018-09-19 2024-04-30 발광 장치 및 이를 구비하는 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240057592A KR20240072104A (ko) 2018-09-19 2024-04-30 발광 장치 및 이를 구비하는 표시 장치

Country Status (6)

Country Link
US (1) US12009383B2 (ko)
EP (1) EP3855491A4 (ko)
JP (2) JP7260632B2 (ko)
KR (2) KR102663635B1 (ko)
CN (1) CN112703595B (ko)
WO (1) WO2020059987A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210090338A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
EP4160661A4 (en) * 2020-06-01 2024-04-10 LG Electronics Inc. SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE, AND METHOD FOR MANUFACTURING DISPLAY DEVICE USING SAME
KR20220007818A (ko) 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
JP7389363B2 (ja) * 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744029Y2 (ja) * 1990-12-28 1995-10-09 株式会社小糸製作所 Ｌｅｄモジュール
JP3065258B2 (ja) * 1996-09-30 2000-07-17 日亜化学工業株式会社 発光装置及びそれを用いた表示装置
KR20030024076A (ko) * 2001-09-15 2003-03-26 씨엘디 주식회사 유기 전계 발광 소자 및 그의 제조 방법
JP4575650B2 (ja) * 2003-05-27 2010-11-04 名古屋電機工業株式会社 Ｌｅｄを用いた表示ユニット
US20060125716A1 (en) * 2004-12-10 2006-06-15 Wong Lye Y Light-emitting diode display with compartment
JP4411288B2 (ja) 2005-03-23 2010-02-10 キヤノン株式会社 表示装置
JP4381428B2 (ja) 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP5360994B2 (ja) 2009-11-10 2013-12-04 パナソニック株式会社 照明器具
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
JP2011211047A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
KR20120138805A (ko) 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
KR101133160B1 (ko) 2010-04-30 2012-04-06 엘코라이팅 주식회사 Ｃｏｂ 타입의 램프용 ｌｅｄ 팩키지
KR101275810B1 (ko) 2012-01-20 2013-06-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR101628345B1 (ko) 2014-07-08 2016-06-09 피에스아이 주식회사 초소형 led 전극어셈블리의 제조방법
GB201418810D0 (en) 2014-10-22 2014-12-03 Infiniled Ltd Display
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR101713818B1 (ko) 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR102465382B1 (ko) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
WO2017098375A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101730977B1 (ko) 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
WO2017156700A1 (zh) 2016-03-15 2017-09-21 华为技术有限公司 一种防窥膜、显示装置和终端及其制备方法
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102699567B1 (ko) * 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180060816A (ko) 2016-11-29 2018-06-07 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 표시 장치
EP4224526A1 (en) 2016-11-24 2023-08-09 Lg Innotek Co., Ltd. Semiconductor device and display device comprising same
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR101711187B1 (ko) 2017-01-20 2017-03-06 피에스아이 주식회사 초소형 led 전극어셈블리
KR102559514B1 (ko) 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102600602B1 (ko) 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치

Also Published As

Publication number Publication date
CN112703595A (zh) 2021-04-23
US20220028923A1 (en) 2022-01-27
JP7260632B2 (ja) 2023-04-18
EP3855491A4 (en) 2022-06-22
KR20200033379A (ko) 2020-03-30
US12009383B2 (en) 2024-06-11
JP7538281B2 (ja) 2024-08-21
CN112703595B (zh) 2024-08-23
EP3855491A1 (en) 2021-07-28
WO2020059987A1 (ko) 2020-03-26
KR20240072104A (ko) 2024-05-23
JP2023098961A (ja) 2023-07-11
JP2021536040A (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102471241B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102668637B1 (ko) 표시 장치
KR102663635B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102593430B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102685403B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102669161B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20200085977A (ko) 표시 장치 및 그의 제조 방법
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102531406B1 (ko) 표시 장치
KR20200037911A (ko) 표시 장치 및 그의 제조 방법
KR20210029337A (ko) 표시 장치 및 그의 제조 방법
KR20200088954A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant