JP2023098961A - 発光装置及びこれを備える表示装置 - Google Patents

発光装置及びこれを備える表示装置 Download PDF

Info

Publication number
JP2023098961A
JP2023098961A JP2023062082A JP2023062082A JP2023098961A JP 2023098961 A JP2023098961 A JP 2023098961A JP 2023062082 A JP2023062082 A JP 2023062082A JP 2023062082 A JP2023062082 A JP 2023062082A JP 2023098961 A JP2023098961 A JP 2023098961A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
emitting diode
partition
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023062082A
Other languages
English (en)
Other versions
JP7538281B2 (ja
Inventor
シンシン イ
Xinxing Li
ヒョンミン チョ
Hyun Min Cho
デヒョン キム
Daihyun Kim
ヴェイデス バスル
Basrur Veidhes
ベクヒョン リム
Bek Hyun Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2023098961A publication Critical patent/JP2023098961A/ja
Application granted granted Critical
Publication of JP7538281B2 publication Critical patent/JP7538281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光ダイオードを含む発光装置及びこれを備える表示装置を提供する。【解決手段】画素ＰＸＬは、第１発光ダイオードＬＤ１を含む第１発光領域ＥＭＡ１と、第２発光ダイオードＬＤ２を含む第２発光領域ＥＭＡ２と、第１発光領域及び第２発光領域に対向するように配置された少なくとも１対の第１隔壁ＰＷ１及び第２隔壁ＰＷ２と、第１隔壁をカバーするようにその上に配置され、第１及び第２発光ダイオードのうち少なくとも１つの第１端部ＥＰ１に電気的に接続される少なくとも１つの第１電極ＥＬＴ１と、第２隔壁をカバーするようにその上に配置され、第１及び第２発光ダイオードのうち少なくとも１つの第２端部ＥＰ２に電気的に接続される少なくとも１つの第２電極ＥＬＴ２を含む。少なくとも１対の第１隔壁及び第２隔壁は、第１発光領域において第２発光領域とは異なる構造を有する。【選択図】図６

Description

本発明の実施例は発光装置及びこれを備える表示装置に関する。
最近では、信頼性の高い無機結晶構造の材料を利用して超小型発光ダイオードを製造し、上記発光ダイオードを利用して発光装置を製造する技術が開発されている。例えば、ナノスケールからマイクロスケール程度に小さいサイズを有する超小型発光ダイオードを製造し、上記超小型発光ダイオードを利用して発光装置の光源を構成する技術が開発されている。このような発光装置は表示装置や照明装置などの各種電子機器に備えられることができる。
本発明が解決しようとする技術的課題は、発光ダイオードを含む発光装置及びこれを備える表示装置を提供することである。
本発明の一実施例による発光装置は、第１発光ダイオードを含む第１発光領域と、第２発光ダイオードを含む第２発光領域と、上記第１発光領域及び上記第２発光領域に対向するように配置された少なくとも１対の第１隔壁及び第２隔壁と、上記第１隔壁をカバーするように上記第１隔壁上に配置され、上記第１及び第２発光ダイオードのうち少なくとも１つの第１端部に電気的に接続される少なくとも１つの第１電極と、上記第２隔壁をカバーするように上記第２隔壁上に配置され、上記第１及び第２発光ダイオードのうち少なくとも１つの第２端部に電気的に接続される少なくとも１つの第２電極と、を含む。上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域において上記第２発光領域とは異なる構造を有する。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域で第１間隔分だけ互いに離隔して配置され、上記第２発光領域で上記第１間隔より広い第２間隔分だけ互いに離隔して配置されてもよい。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域及び上記第２発光領域のそれぞれにおいて第１方向に沿って互いに離隔するように配置され、上記第１隔壁及び上記第２隔壁のそれぞれは、上記第１方向と交差する第２方向に沿って延びていてもよい。
実施例に応じて、上記第１発光領域及び上記第２発光領域は上記第１方向に沿って順に配置されてもよい。
実施例に応じて、上記第１発光領域及び上記第２発光領域は上記第２方向に沿って順に配置されてもよい。
実施例に応じて、上記第１隔壁及び上記第２隔壁のそれぞれは、上記第１発光領域と上記第２発光領域において一体に接続され、上記第１隔壁及び上記第２隔壁のうち少なくとも１つの隔壁は、上記第１発光領域と上記第２発光領域の境界で屈曲部を有してもよい。
実施例に応じて、上記少なくとも１つの隔壁は、上記第１発光領域と上記第２発光領域
の境界で曲線状に折り曲げられた構造を有してもよい。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域及び上記第２発光領域のそれぞれにおいて互いに対称的な構造を有してもよい。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域及び上記第２発光領域のうち少なくとも１つの発光領域において互いに非対称的な構造を有してもよい。
実施例に応じて、上記第１隔壁及び上記第２隔壁のうち少なくとも１つの隔壁は、上記第１発光領域で第１高さであり、上記第２発光領域で上記第１高さより低い第２高さであってもよい。
実施例に応じて、上記第１隔壁及び上記第２隔壁のそれぞれは、上記第１発光領域において所定の方向に沿って連続的に延びたパターンであり、上記第２発光領域において不連続的に切れたパターンであってもよい。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域において上記第１発光ダイオードの第１端部及び第２端部と対向するように配置され、上記第２発光領域において上記第２発光ダイオードの第１端部及び第２端部を露出することができる。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域に配置された第１１隔壁と、上記第１１隔壁と対を成すように上記第１発光領域に配置された第２１隔壁と、上記第２発光領域に配置された第１２隔壁と、上記第１２隔壁と対を成すように上記第２発光領域に配置された第２２隔壁と、を含んでもよい。
実施例に応じて、上記少なくとも１つの第１電極は、上記第１１隔壁上に配置された第１１電極と、上記第１２隔壁上に配置され、上記第１１電極に接続される第１２電極と、を含んでもよい。
実施例に応じて、上記少なくとも１つの第１電極は、上記第１１隔壁上に配置された第１１電極と、上記第１２隔壁上に配置され、上記第１１電極と分離される第１２電極と、を含んでもよい。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域に配置された第１１隔壁と、上記第２発光領域に配置された第１２隔壁と、上記第１発光領域及び上記第２発光領域の交差領域に配置され、上記第１１隔壁及び上記第１２隔壁のそれぞれと対を成す第２共通隔壁と、を含んでもよい。
実施例に応じて、上記第１電極及び上記第２電極のそれぞれは少なくとも１層の反射電極層を含んでもよい。上記第１及び第２発光ダイオードのうち少なくとも１つの第１端部は何れか１つの第１電極と対向するように配置され、上記第１及び第２発光ダイオードのうち少なくとも１つの第２端部は何れか１つの第２電極と対向するように配置されてもよい。
本発明の一実施例による表示装置は、表示領域と、上記表示領域に配置された画素と、を含む。上記画素は、第１発光ダイオードを含む第１発光領域と、第２発光ダイオードを含む第２発光領域と、上記第１発光領域及び上記第２発光領域に対向するように配置された少なくとも１対の第１隔壁及び第２隔壁と、上記第１隔壁をカバーするように上記第１
隔壁上に配置され、上記第１及び第２発光ダイオードのうち少なくとも１つの第１端部に電気的に接続される少なくとも１つの第１電極と、上記第２隔壁をカバーするように上記第２隔壁上に配置され、上記第１及び第２発光ダイオードのうち少なくとも１つの第２端部に電気的に接続される少なくとも１つの第２電極と、を含む。上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域において上記第２発光領域とは異なる構造を有する。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域において上記第２発光領域とは異なる間隔または高さで配置されてもよい。
実施例に応じて、上記少なくとも１対の第１隔壁及び第２隔壁は、上記第１発光領域において所定の方向に沿って連続的に延びたパターンであり、上記第１発光ダイオードの第１端部及び第２端部と対向するように配置され、上記第２発光領域において不連続的に切れたパターンであり、上記第２発光ダイオードの第１端部及び第２端部を露出することができる。
本発明の様々な実施例による発光装置及びこれを備える表示装置によると、それぞれの発光装置または画素の発光領域を複数の発光領域に区分し、それぞれの発光領域ごとに隔壁の構造を差等的に構成する。これにより、それぞれの発光装置または画素に備えられた発光ダイオードから放出される光をより広い視野角範囲に分散して放出することができる。
本発明の一実施例による発光ダイオードを示した斜視図及び断面図である。 本発明の一実施例による発光ダイオードを示した斜視図及び断面図である。 本発明の一実施例による発光ダイオードを示した斜視図及び断面図である。 本発明の一実施例による発光ダイオードを示した斜視図及び断面図である。 本発明の一実施例による発光ダイオードを示した斜視図及び断面図である。 本発明の一実施例による発光ダイオードを示した斜視図及び断面図である。 本発明の一実施例による表示装置を示す平面図である。 本発明の一実施例に発光装置を示した回路図で、一例として、上記発光装置を含むアクティブ型画素に対する異なる実施例を示した。 本発明の一実施例に発光装置を示した回路図で、一例として、上記発光装置を含むアクティブ型画素に対する異なる実施例を示した。 本発明の一実施例に発光装置を示した回路図で、一例として、上記発光装置を含むアクティブ型画素に対する異なる実施例を示した。 本発明の一実施例に発光装置を示した回路図で、一例として、上記発光装置を含むアクティブ型画素に対する異なる実施例を示した。 本発明の一実施例に発光装置を示した回路図で、一例として、上記発光装置を含むアクティブ型画素に対する異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素に対する異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素に対する異なる実施例を示した。 本発明の一実施例による発光装置を示した断面図で、一例として、図７のＩ～Ｉ’線に対応する断面の実施例を示した。 図８ａのＥＡ１領域を拡大して示した断面図である。 発光ダイオードと第１及び第２隔壁の間の距離に応じた視野角の変化を示した断面図である。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の異なる実施例を示した。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の実施例を示した。 本発明の一実施例による発光装置を示した断面図で、一例として、図２０のＩＩ～ＩＩ’線に対応する隔壁の構造を示した。 第１及び第２隔壁のそれぞれの高さに応じた視野角の変化を示した断面図である。 本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素の実施例を示した。 本発明の一実施例による発光装置を示した断面図で、一例として、図２３のＩＩＩ～ＩＩＩ’線に対応する隔壁の構造を示した。 第１及び第２隔壁の有無による視野角の変化を示した断面図である。 本発明の一実施例による発光装置と比較例の発光装置から放出される光のプロファイルを示した。
本発明は様々な変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示して本文に詳細に説明する。但し、本発明は、以下に開示される実施例に限定されず、様々な形態に変更されて実施されてもよい。
一方、図面において、本発明の特徴と直接的に関係しない一部の構成要素は本発明を明確に示すために省略されていてもよい。また、図面上の一部の構成要素はその大きさや比率などが多少誇張されて図示されていてもよい。図面の全体において同一または類似する構成要素に対しては、たとえ他の図面上に表示されても可能な限り同じ参照番号及び符号を付し、重複する説明は省略する。
本出願において、第１、第２などの用語は様々な構成要素を区別して説明するために用いられるだけであり、上記構成要素は上記用語によって限定されない。また、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらの組み合わせが存在することを示すものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性を事前に排除するものではないと理解すべきである。また、ある要素または部分が他の要素または部分「上に」あるというときは、上記他の要素または部分の「真上に」ある場合のみならず、その中間にさらに他の要素または部分がある場合も含む。また、以下の説明で規定する特定の位置または方向などは相対的な観点から記述したものであり、例えば、これを見る観点や方向によっては反対に変更されることもあることに注意すべきである。
以下、添付の図面を参照して本発明の好ましい実施例及びその他に当業者が本発明の内容を理解しやすくするために必要な事項について詳細に説明する。以下の説明において、単数の表現は文脈上明らかに単数のみを含まない限り、複数の表現も含む。
図１ａ及び図１ｂ、図２ａ及び図２ｂ、並びに図３ａ及び図３ｂはそれぞれ本発明の一実施例による発光ダイオードＬＤを示した斜視図及び断面図である。実施例に応じて、図１ａ～図３ｂにはそれぞれの発光ダイオードＬＤを円柱状の棒状発光ダイオードで示したが、本発明による発光ダイオードＬＤの種類及び／または形状はこれに限定されはない。
まず、図１ａ及び図１ｂを参照すると、本発明の一実施例による発光ダイオードＬＤ（または「発光素子」ともいう）は、第１導電型半導体層１１及び第２導電型半導体層１３と、上記第１及び第２導電型半導体層１１、１３の間に介在された活性層１２と、を含む。例えば、発光ダイオードＬＤは、長さＬ方向に沿って第１導電型半導体層１１、活性層１２及び第２導電型半導体層１３が順に積層された積層体からなってもよい。
実施例に応じて、発光ダイオードＬＤは一方向に沿って延びた棒状で提供されてもよい。発光ダイオードＬＤが延びる方向を長さＬ方向とすると、発光ダイオードＬＤは上記長さＬ方向に沿って一側端部と他側端部を有することができる。
実施例に応じて、発光ダイオードＬＤの一側端部には第１及び第２導電型半導体層１１、１３のうち１つが配置され、上記発光ダイオードＬＤの他側端部には上記第１及び第２導電型半導体層１１、１３のうち残り１つが配置されてもよい。
実施例に応じて、発光ダイオードＬＤは棒状に製造された棒状発光ダイオードであってもよい。本明細書において、「棒状」とは、円柱または多角柱などのように長さＬ方向に長い（即ち、縦横比が１より大きい）ロッド状（ｒｏｄ－ｌｉｋｅ ｓｈａｐｅ）、またはバー状（ｂａｒ－ｌｉｋｅ ｓｈａｐｅ）を包括し、その断面の形状は特に限定されない。例えば、発光ダイオードＬＤの長さＬはその直径Ｄ（または、横断面の幅）より大きくてもよい。
実施例に応じて、発光ダイオードＬＤはナノスケールからマイクロスケール程度に小さいサイズ、例えば、それぞれナノスケールまたはマイクロスケール範囲の直径Ｄ及び／または長さＬを有することができる。但し、本発明における発光ダイオードＬＤのサイズはこれに限定されない。例えば、発光ダイオードＬＤを利用した発光装置を光源として利用する各種装置、一例として表示装置などの設計条件に応じて発光ダイオードＬＤのサイズは多様に変更されてもよい。
第１導電型半導体層１１は、例えば、少なくとも１つのｎ型半導体層を含んでもよい。例えば、第１導電型半導体層１１は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち何れか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎなどの第１導電性ドーパントがドープされたｎ型半導体層を含んでもよい。但し、第１導電型半導体層１１を構成する物質はこれに限定されず、その他にも様々な物質で第１導電型半導体層１１を構成することができる。
活性層１２は第１導電型半導体層１１上に配置され、単一または多重量子井戸構造で形成されてもよい。一実施例において、活性層１２の上部及び／または下部には導電性ドーパントがドープされたクラッド層（不図示）が形成されてもよい。例えば、上記クラッド層はＡｌＧａＮ層またはＩｎＡｌＧａＮ層で形成されてもよい。実施例に応じて、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質が活性層１２を形成するのに用いられてもよく、その他にも様々な物質が活性層１２を構成することができる。
発光ダイオードＬＤの両端に所定電圧以上の電界を印加すると、活性層１２で電子－正孔対が結合して上記発光ダイオードＬＤが発光するようになる。このような原理を利用して発光ダイオードＬＤの発光を制御することにより、上記発光ダイオードＬＤを表示装置の画素を始めとする様々な発光装置の光源として利用することができる。
第２導電型半導体層１３は活性層１２上に配置され、第１導電型半導体層１１と異なるタイプの半導体層を含んでもよい。例えば、第２導電型半導体層１３は少なくとも１つのｐ型半導体層を含んでもよい。例えば、第２導電型半導体層１３はＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち少なくとも１つの半導体材料を含み、Ｍｇなどの第２導電性ドーパントがドープされたｐ型半導体層を含んでもよい。但し、第２導電型半導体層１３を構成する物質はこれに限定されず、その他にも様々な物質が第２導電型半導体層１３を構成することができる。
また、実施例に応じて、発光ダイオードＬＤは表面に提供された絶縁性被膜ＩＮＦをさらに含んでもよい。絶縁性被膜ＩＮＦは少なくとも活性層１２の外周面を取り囲むように発光ダイオードＬＤの表面に形成されてもよく、その他にも第１及び第２導電型半導体層１１、１３の一領域をさらに取り囲んでもよい。但し、絶縁性被膜ＩＮＦは、互いに異なる極性を有する発光ダイオードＬＤの両端部は露出することができる。例えば、絶縁性被膜ＩＮＦは長さＬ方向上において発光ダイオードＬＤの両端に位置する第１及び第２導電型半導体層１１、１３のそれぞれの一端、例えば、円柱の両底面（上部面及び下部面）はカバーせずに露出することができる。
実施例に応じて、絶縁性被膜ＩＮＦはＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及びＴｉＯ２のうち少なくとも１つの絶縁物質を含んでもよいが、これに限定されない。即ち、絶縁性被膜ＩＮＦの構成物質は特に限定されず、上記絶縁性被膜ＩＮＦは現在公知の様々な絶縁物質からなってもよい。
一実施例において、発光ダイオードＬＤは、第１導電型半導体層１１、活性層１２、第２導電型半導体層１３及び／または絶縁性被膜ＩＮＦの他にも構成要素をさらに含んでもよい。例えば、発光ダイオードＬＤは、第１導電型半導体層１１、活性層１２及び／または第２導電型半導体層１３の一端側に配置された１つ以上の蛍光体層、活性層、半導体層及び／または電極層をさらに含んでもよい。
例えば、発光ダイオードＬＤは、図２ａ及び図２ｂに示したように第２導電型半導体層１３の一端側に配置される少なくとも１つの電極層１４をさらに含んでもよい。また、実施例に応じて、発光ダイオードＬＤは、図３ａ及び図３ｂに示したように第１導電型半導
体層１１の一端側に配置される少なくとも１つの他の電極層１５をさらに含んでもよい。
上記電極層１４、１５のそれぞれはオーミック（Ｏｈｍｉｃ）コンタクト電極であってもよいが、これに限定されない。また、上記電極層１４、１５のそれぞれは金属または金属酸化物を含んでもよく、例えば、Ｃｒ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、ＩＴＯ、ＩＺＯ、ＩＴＺＯ及びこれらの酸化物または合金などを単独または混合して使用することができる。また、実施例に応じて、上記電極層１４、１５は実質的に透明または半透明であってもよい。これにより、発光ダイオードＬＤで生成される光が電極層１４、１５を透過して発光ダイオードＬＤの外部に放出されることができる。
実施例に応じて、絶縁性被膜ＩＮＦは上記電極層１４、１５の外周面を少なくとも部分的に取り囲むか、または取り囲まなくてもよい。即ち、絶縁性被膜ＩＮＦは上記電極層１４、１５の表面に選択的に形成されてもよい。また、絶縁性被膜ＩＮＦは互いに異なる極性を有する発光ダイオードＬＤの両端を露出するように形成され、例えば、電極層１４、１５の少なくとも一領域を露出することができる。また、さらに他の実施例では、絶縁性被膜ＩＮＦが提供されなくてもよい。
発光ダイオードＬＤの表面、特に活性層１２の表面に絶縁性被膜ＩＮＦが提供されると、上記活性層１２が図示されていない少なくとも１つの電極（例えば、上記発光ダイオードＬＤの両端に接続されるコンタクト電極のうち少なくとも１つのコンタクト電極）などと短絡することを防止することができる。これにより、発光ダイオードＬＤの電気的安定性を確保することができる。
また、発光ダイオードＬＤの表面に絶縁性被膜ＩＮＦを形成することにより上記発光ダイオードＬＤの表面欠陥を最小化して寿命及び効率を向上させることができる。また、それぞれの発光ダイオードＬＤに絶縁性被膜ＩＮＦが形成されると、複数の発光ダイオードＬＤが互いに密接して配置されている場合でも、上記発光ダイオードＬＤの間で所望しない短絡が発生することを防止することができる。
また、本発明の一実施例において、発光ダイオードＬＤは表面処理過程を経て製造されてもよい。例えば、複数の発光ダイオードＬＤを流動性の溶液に混合してそれぞれの発光領域（例えば、各画素の発光領域）に供給するとき、上記発光ダイオードＬＤが溶液内で不均一に凝集せずに均一に分散されるようにそれぞれの発光ダイオードＬＤを表面処理（例えば、コーティング）することができる。
上述した発光ダイオードＬＤを含む発光装置は、表示装置を始めとして光源を必要とする様々な種類の装置に用いられてもよい。例えば、表示パネルの各画素領域に少なくとも１つの超小型発光ダイオードＬＤ、例えば、それぞれナノスケールからマイクロスケールのサイズを有する複数の超小型発光ダイオードＬＤを配置し、これにより各画素の光源（または、光源ユニット）を構成することができる。但し、本発明で発光ダイオードＬＤの適用分野は表示装置に限定されない。例えば、発光ダイオードＬＤは照明装置などの光源を必要とする他の種類の装置にも用いることができる。
図４は本発明の一実施例による表示装置を示した平面図である。実施例に応じて、図４には、図１ａ～図３ｂで説明した発光ダイオードＬＤを光源として利用することができる装置の一例として、表示装置、特に上記表示装置に備えられる表示パネルＰＮＬを示した。例えば、上記表示パネルＰＮＬの画素ＰＸＬはそれぞれの発光装置を含み、上記発光装置は少なくとも１つの発光ダイオードＬＤを含んでもよい。
便宜上、図４には、表示領域ＤＡを中心として表示パネルＰＮＬの構造を簡単に示した
。但し、実施例に応じては図示されていない少なくとも１つの駆動回路部（例えば、走査駆動部及びデータ駆動部のうち少なくとも１つ）及び／または複数の配線が表示パネルＰＮＬにさらに配置されてもよい。
図４を参照すると、本発明の一実施例による表示パネルＰＮＬは、基板ＳＵＢと、上記基板ＳＵＢ上に配置された複数の画素ＰＸＬと、を含んでもよい。具体的には、表示パネルＰＮＬ及びこれを形成するための基板ＳＵＢは、映像を表示するための表示領域ＤＡと、上記表示領域ＤＡを除いた非表示領域ＮＤＡと、を含んでもよい。また、基板ＳＵＢ上の表示領域ＤＡには画素ＰＸＬが配置されてもよい。
実施例に応じて、表示領域ＤＡは表示パネルＰＮＬの中央領域に配置され、非表示領域ＮＤＡは表示領域ＤＡを取り囲むように表示パネルＰＮＬの端領域に配置されてもよい。但し、表示領域ＤＡ及び非表示領域ＮＤＡの位置はこれに限定されず、これらの位置は変更されてもよい。
基板ＳＵＢは表示パネルＰＮＬのベース部材を構成することができる。実施例に応じて、基板ＳＵＢは剛性基板または可撓性基板であってもよく、その材料や物性は特に限定されない。例えば、基板ＳＵＢはガラスまたは強化ガラスからなる剛性基板、またはプラスチックまたは金属材質の薄膜フィルムからなる可撓性基板であってもよい。また、基板ＳＵＢは透明基板であってもよいが、これに限定されない。例えば、基板ＳＵＢは半透明基板、不透明基板、または反射性基板であってもよい。
基板ＳＵＢ上の一領域は表示領域ＤＡに規定されて画素ＰＸＬが配置され、残りの領域は非表示領域ＮＤＡに規定されてもよい。例えば、基板ＳＵＢは、それぞれの画素ＰＸＬが形成される複数の画素領域を含む表示領域ＤＡと、上記表示領域ＤＡの外郭に配置される非表示領域ＮＤＡと、を含んでもよい。非表示領域ＮＤＡには、表示領域ＤＡの画素ＰＸＬに接続される各種配線及び／または内蔵回路部が配置されてもよい。
実施例に応じて、画素ＰＸＬは表示領域ＤＡに分散されて配置されてもよい。例えば、画素ＰＸＬはストライプ状に表示領域ＤＡに配列されてもよい。但し、本発明はこれに限定されない。例えば、画素ＰＸＬは現在公知の様々な形態で表示領域ＤＡに配列されてもよい。
それぞれの画素ＰＸＬは、所定の制御信号（例えば、走査信号及びデータ信号）及び／または電源（例えば、第１及び第２電源）によって駆動される少なくとも１つの光源、例えば、図１ａ～図３ｂの実施例のうち何れか１つの実施例による発光ダイオードＬＤを含んでもよい。例えば、それぞれの画素ＰＸＬは、ナノスケールからマイクロスケール程度に小さいサイズを有する少なくとも１つの発光ダイオードＬＤを含んでもよい。一例として、それぞれの画素ＰＸＬは、画素電極及び／または電源線の間に互いに並列に接続された複数の棒状発光ダイオードを含んでもよい。上記複数の棒状発光ダイオードは各画素ＰＸＬの発光装置（例えば、各画素ＰＸＬの光源または光源ユニット）を構成することができる。実施例に応じて、それぞれの発光ダイオードＬＤは赤色、緑色、青色の発光ダイオードであってもよいが、これに限定されない。
一実施例において、それぞれの画素ＰＸＬはアクティブ型画素からなってもよい。但し、本発明の表示装置に適用できる画素ＰＸＬの種類、構造、及び／または駆動方式は特に限定されない。例えば、それぞれの画素ＰＸＬは現在公知の様々な受動型またはアクティブ型発光表示装置の画素からなってもよい。
図５ａ～図５ｅはそれぞれ本発明の一実施例による発光装置を示した回路図で、一例と
して、上記発光装置を含むアクティブ型画素ＰＸＬに対する異なる実施例を示した。実施例に応じて、図５ａ～図５ｅに示された各画素ＰＸＬは、図４の表示パネルＰＮＬに備えられた画素ＰＸＬのうち何れか１つであってもよく、上記画素ＰＸＬは実質的に同一または類似する構造であってもよい。
まず、図５ａを参照すると、本発明の一実施例による画素ＰＸＬは、データ信号に対応する輝度の光を生成するための光源ユニットＬＳＵと、上記光源ユニットＬＳＵを駆動するための画素回路ＰＸＣと、を含んでもよい。上記光源ユニットＬＳＵは本発明の一実施例による発光装置を構成することができる。
実施例に応じて、光源ユニットＬＳＵは第１電源ＶＤＤと第２電源ＶＳＳの間で並列に接続された複数の発光ダイオードＬＤを含んでもよい。ここで、第１及び第２電源ＶＤＤ、ＶＳＳは発光ダイオードＬＤが発光できるように異なる電位を有することができる。例えば、第１電源ＶＤＤは高電位電源に設定され、第２電源ＶＳＳは低電位電源に設定されてもよい。このとき、第１及び第２電源ＶＤＤ、ＶＳＳの電位差は、少なくとも画素ＰＸＬの発光期間の間発光ダイオードＬＤのしきい値電圧以上に設定されることができる。
一方、図５ａには、各画素ＰＸＬの光源ユニットＬＳＵを構成する発光ダイオードＬＤが第１電源ＶＤＤと第２電源ＶＳＳの間で同じ方向（例えば、順方向）に並列接続された実施例を示したが、本発明はこれに限定されない。例えば、他の実施例では、上記発光ダイオードＬＤのうち一部は第１及び第２電源ＶＤＤ、ＶＳＳの間で第１方向（例えば、順方向）に接続され、他の一部は第２方向（例えば、逆方向）に接続されてもよい。また、さらに他の実施例では、少なくとも１つの画素ＰＸＬが単一の発光ダイオードＬＤのみを含んでもよい。
実施例に応じて、それぞれの光源ユニットＬＳＵを構成する発光ダイオードＬＤの一端部は上記光源ユニットＬＳＵの第１電極を介して画素回路ＰＸＣに共通して接続され、上記画素回路ＰＸＣ及び第１電源線ＰＬ１を介して第１電源ＶＤＤに接続されてもよい。また、発光ダイオードＬＤの他の端部は上記光源ユニットＬＳＵの第２電極及び第２電源線ＰＬ２を介して第２電源ＶＳＳに共通して接続されてもよい。
それぞれの光源ユニットＬＳＵは、該当画素回路ＰＸＣを介して供給される駆動電流に対応する輝度で発光することができる。これにより、表示領域ＤＡで所定の映像が表示されることができる。
画素回路ＰＸＣは該当画素ＰＸＬの走査線Ｓｉ及びデータ線Ｄｊに接続されることができる。例えば、画素ＰＸＬが表示領域ＤＡのｉ（ｉは自然数）番目の行及びｊ（ｊは自然数）番目の列に配置されたとすると、上記画素ＰＸＬの画素回路ＰＸＣは表示領域ＤＡのｉ番目の走査線Ｓｉ及びｊ番目のデータ線Ｄｊに接続されることができる。このような画素回路ＰＸＣは第１及び第２トランジスタＴ１、Ｔ２とストレージキャパシタＣｓｔを含んでもよい。
第１トランジスタ（駆動トランジスタ）Ｔ１は第１電源ＶＤＤと光源ユニットＬＳＵの第１電極の間に接続される。そして、第１トランジスタＴ１のゲート電極は第１ノードＮ１に接続される。このような第１トランジスタＴ１は、第１ノードＮ１の電圧に対応して光源ユニットＬＳＵに供給される駆動電流を制御する。
第２トランジスタ（スイッチングトランジスタ）Ｔ２はデータ線Ｄｊと第１ノードＮ１の間に接続される。そして、第２トランジスタＴ２のゲート電極は走査線Ｓｉに接続される。
このような第２トランジスタＴ２は、走査線Ｓｉからゲートオン電圧（例えば、ロー電圧）の走査信号が供給されるときターンオンされて、データ線Ｄｊと第１ノードＮ１を電気的に接続する。それぞれのフレーム期間ごとにデータ線Ｄｊには該当フレームのデータ信号が供給され、上記データ信号は第２トランジスタＴ２を経由して第１ノードＮ１に伝達される。これにより、ストレージキャパシタＣｓｔにはデータ信号に対応する電圧が充電される。
ストレージキャパシタＣｓｔの一電極は第１電源ＶＤＤに接続され、他の電極は第１ノードＮ１に接続される。このようなストレージキャパシタＣｓｔは、それぞれのフレーム期間の間第１ノードＮ１に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
一方、図５ａには、画素回路ＰＸＣに含まれるトランジスタ、例えば、第１及び第２トランジスタＴ１、Ｔ２の全てをＰ型トランジスタで図示したが、本発明はこれに限定されない。即ち、第１及び第２トランジスタＴ１、Ｔ２のうち少なくとも１つはＮ型トランジスタに変更されてもよい。
例えば、図５ｂに示したように、第１及び第２トランジスタＴ１、Ｔ２は全てＮ型トランジスタであってもよい。図５ｂに示された画素ＰＸＬは、トランジスタのタイプ変更に応じて一部の回路素子の接続位置が変更されたことを除き、その構成及び動作は図５ａの画素ＰＸＬと実質的に類似する。従って、図５ｂの画素ＰＸＬに対する詳細な説明は省略する。
一方、画素回路ＰＸＣの構造は図５ａ及び図５ｂに示された実施例に限定されない。即ち、画素回路ＰＸＣは現在公知の多様な構造及び／または駆動方式の画素回路で構成されてもよい。例えば、画素回路ＰＸＣは図５ｃに示された実施例のように構成されることができる。
図５ｃを参照すると、画素回路ＰＸＣは該当水平ラインの走査線Ｓｉの他に、少なくとも１つの他の走査線（または、制御線）にさらに接続されてもよい。例えば、表示領域ＤＡのｉ番目の行に配置された画素ＰＸＬの画素回路ＰＸＣはｉ－１番目の走査線Ｓｉ－１及び／またはｉ＋１番目の走査線Ｓｉ＋１にさらに接続されてもよい。また、実施例に応じて、画素回路ＰＸＣは第１及び第２電源ＶＤＤ、ＶＳＳの他に、他の電源にさらに接続されてもよい。例えば、画素回路ＰＸＣは初期化電源Ｖｉｎｔにも接続されることができる。実施例に応じて、このような画素回路ＰＸＣは第１～第７トランジスタＴ１～Ｔ７とストレージキャパシタＣｓｔを含んでもよい。
第１トランジスタＴ１は第１電源ＶＤＤと光源ユニットＬＳＵの第１電極の間に接続される。そして、第１トランジスタＴ１のゲート電極は第１ノードＮ１に接続される。このような第１トランジスタＴ１は、第１ノードＮ１の電圧に対応して光源ユニットＬＳＵに供給される駆動電流を制御する。
第２トランジスタＴ２はデータ線Ｄｊと第１トランジスタＴ１の一電極の間に接続される。そして、第２トランジスタＴ２のゲート電極は該当走査線Ｓｉに接続される。このような第２トランジスタＴ２は、上記走査線Ｓｉからゲートオン電圧の走査信号が供給されるときターンオンされて、データ線Ｄｊを第１トランジスタＴ１の一電極に電気的に接続する。従って、第２トランジスタＴ２がターンオンされると、データ線Ｄｊから供給されるデータ信号が第１トランジスタＴ１に伝達される。
第３トランジスタＴ３は第１トランジスタＴ１の他の電極と第１ノードＮ１の間に接続される。そして、第３トランジスタＴ３のゲート電極は該当走査線Ｓｉに接続される。このような第３トランジスタＴ３は、上記走査線Ｓｉからゲートオン電圧の走査信号が供給されるときターンオンされて、第１トランジスタＴ１をダイオード状に接続する。
第４トランジスタＴ４は第１ノードＮ１と初期化電源Ｖｉｎｔの間に接続される。そして、第４トランジスタＴ４のゲート電極は前の走査線、例えば、ｉ－１番目の走査線Ｓｉ－１に接続される。このような第４トランジスタＴ４は、ｉ－１番目の走査線Ｓｉ－１にゲートオン電圧の走査信号が供給されるときターンオンされて初期化電源Ｖｉｎｔの電圧を第１ノードＮ１に伝達する。ここで、初期化電源Ｖｉｎｔの電圧はデータ信号の最低電圧以下であってもよい。
第５トランジスタＴ５は第１電源ＶＤＤと第１トランジスタＴ１の間に接続される。そして、第５トランジスタＴ５のゲート電極は該当発光制御線、例えば、ｉ番目の発光制御線Ｅｉに接続される。このような第５トランジスタＴ５は、上記発光制御線Ｅｉにゲートオフ電圧（例えば、ハイ電圧）の発光制御信号が供給されるときターンオフされ、それ以外の場合にターンオンされる。
第６トランジスタＴ６は第１トランジスタＴ１と光源ユニットＬＳＵの第１電極の間に接続される。そして、第６トランジスタＴ６のゲート電極は該当発光制御線、例えば、ｉ番目の発光制御線Ｅｉに接続される。このような第６トランジスタＴ６は、上記発光制御線Ｅｉにゲートオフ電圧の発光制御信号が供給されるときターンオフされ、それ以外の場合にターンオンされる。
第７トランジスタＴ７は光源ユニットＬＳＵの第１電極と初期化電源Ｖｉｎｔの間に接続される。そして、第７トランジスタＴ７のゲート電極は次の段の走査線のうち何れか１つ、例えば、ｉ＋１番目の走査線Ｓｉ＋１に接続される。このような第７トランジスタＴ７は、上記ｉ＋１番目の走査線Ｓｉ＋１にゲートオン電圧の走査信号が供給されるときターンオンされて初期化電源Ｖｉｎｔの電圧を光源ユニットＬＳＵの第１電極に供給する。
ストレージキャパシタＣｓｔは第１電源ＶＤＤと第１ノードＮ１の間に接続される。このようなストレージキャパシタＣｓｔは、各フレーム期間に第１ノードＮ１に供給されるデータ信号及び第１トランジスタＴ１のしきい値電圧に対応する電圧を貯蔵する。
一方、図５ｃには、画素回路ＰＸＣに含まれるトランジスタ、例えば、第１～第７トランジスタＴ１～Ｔ７を全てＰ型トランジスタで図示したが、本発明はこれに限定されない。例えば、第１～第７トランジスタＴ１～Ｔ７のうち少なくとも１つはＮ型トランジスタに変更されてもよい。
また、本発明に適用できる画素ＰＸＬの構造は図５ａ～図５ｃに示された実施例に限定されず、それぞれの画素ＰＸＬは現在公知の多様な構造を有することができる。例えば、それぞれの画素ＰＸＬに含まれた画素回路ＰＸＣは、現在公知の多様な構造及び／または駆動方式の画素回路で構成されてもよい。また、本発明の他の実施例において、それぞれの画素ＰＸＬは受動型発光表示装置などの内部に構成されてもよい。この場合、画素回路ＰＸＣは省略され、光源ユニットＬＳＵの第１及び第２電極のそれぞれは、走査線Ｓｉ、データ線Ｄｊ、電源線及び／または制御線などに直接接続されることができる。
また、本発明の一実施例において、それぞれの画素ＰＸＬは独立して発光できる複数の光源ユニットＬＳＵを含んでもよい。例えば、それぞれの画素ＰＸＬは、図５ｄに示したように複数の光源ユニットＬＳＵを含むか、図５ｅに示したようにそれぞれの発光ユニッ
トＬＳＵを含む複数のサブ画素ＳＰＸを含んでもよい。
図５ｄを参照すると、それぞれの画素ＰＸＬは、画素回路ＰＸＣと第２電源ＶＳＳの間で並列に接続された第１光源ユニットＬＳＵ１及び第２光源ユニットＬＳＵ２を含んでもよい。実施例に応じて、上記第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２は該当画素ＰＸＬの光源ユニットＬＳＵを構成することができる。
また、上記画素ＰＸＬは、画素回路ＰＸＣと第１光源ユニットＬＳＵ１の間に接続された第１発光制御トランジスタＥＴ１と、上記画素回路ＰＸＣと第２光源ユニットＬＳＵの間に接続された第２発光制御トランジスタＥＴ２と、をさらに含んでもよい。実施例に応じて、第１発光制御トランジスタＥＴ１と第２発光制御トランジスタＥＴ２は、異なる制御線に接続されて独立して駆動されてもよい。例えば、第１発光制御トランジスタＥＴ１はｉ番目の第１発光制御線Ｅ１ｉに接続され、第２発光制御トランジスタＥＴ２はｉ番目の第２発光制御線Ｅ２ｉに接続されてもよい。また、他の実施例において、第１発光制御トランジスタＥＴ１と第２発光制御トランジスタＥＴ２は順にまたは交互に駆動されてもよい。上述した実施例の場合、ｉ番目の第１及び第２発光制御線Ｅ１ｉ、Ｅ２ｉに供給されるそれぞれの発光制御信号によって第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２のそれぞれの発光時点及び／またはその期間を容易に制御することができるようになる。
さらに、実施例に応じては、表示領域ＤＡに配置された複数の水平ラインが１つの第１発光制御線及び／または第２発光制御線を共有することもできる。この場合、第１及び第２発光制御線に供給されるそれぞれの発光制御信号によって複数の水平ラインに配置された第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２の発光時点を一括して制御することができる。
図５ｅを参照すると、それぞれの画素ＰＸＬは異なるデータ線、例えば、それぞれｊ番目のデータ線Ｄｊ及びｊ＋１番目のデータ線Ｄｊ＋１に接続される第１サブ画素ＳＰＸ１及び第２サブ画素ＳＰＸ２を含んでもよい。例えば、第１及び第２サブ画素ＳＰＸ１、ＳＰＸ２は表示領域ＤＡの何れか１つの水平ラインに連続して配置されてもよい。
実施例に応じて、第１サブ画素ＳＰＸ１は、ｉ番目の走査線Ｓｉ及びｊ番目のデータ線Ｄｊに接続される第１画素回路ＰＸＣ１と、上記第１画素回路ＰＸＣ１によって駆動される第１光源ユニットＬＳＵ１と、を含んでもよい。そして、第２サブ画素ＳＰＸ２は、ｉ番目の走査線Ｓｉ及びｊ＋１番目のデータ線Ｄｊ＋１に接続される第２画素回路ＰＸＣ２と、上記第２画素回路ＰＸＣ２によって駆動される第２光源ユニットＬＳＵ２と、を含んでもよい。実施例に応じて、上記第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２は該当画素ＰＸＬの光源ユニットＬＳＵを構成することができる。上述した実施例の場合、ｊ番目のデータ線Ｄｊ及びｊ＋１番目のデータ線Ｄｊ＋１に供給されるそれぞれのデータ信号によって第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２のそれぞれの発光有無及び／またはその輝度を容易に制御することができるようになる。
一方、図５ｅでは、第１サブ画素ＳＰＸ１と第２サブ画素ＳＰＸ２が同じ走査線、例えば、ｉ番目の走査線Ｓｉによって同時に駆動される実施例を開示したが、本発明はこれに限定されない。例えば、本発明の他の実施例では、第１サブ画素ＳＰＸ１と第２サブ画素ＳＰＸ２が異なる走査線に接続されてもよい。この場合、それぞれの走査線に供給される走査信号によって第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２のそれぞれの駆動有無などを容易に制御することができるようになる。
図６及び図７はそれぞれ本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬに対する異なる実施例を示した。実施例に応じて、図
６には、それぞれの発光装置（または、これに対応する各画素ＰＸＬの光源ユニットＬＳＵ）が第１及び第２電源線ＰＬ１、ＰＬ２（または、走査線Ｓｉ及びデータ線Ｄｊなどの第１及び第２制御線ＣＬ１、ＣＬ２）を含むか、または上記第１及び第２電源線ＰＬ１、ＰＬ２に直接接続される実施例を示した。実施例に応じて、図７には、それぞれの発光装置（または、これに対応する各画素ＰＸＬの光源ユニットＬＳＵ）が第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２を介して、それぞれ少なくとも１つの回路素子（例えば、図５ａ～図５ｃの画素回路ＰＸＣ）、接続配線、第１電源線ＰＬ１、第２電源線ＰＬ２、走査線Ｓｉ及び／またはデータ線Ｄｊなどに接続される実施例を示した。実施例に応じて、図６及び図７に示されたそれぞれの画素ＰＸＬは、図４～図５ｅに示されたそれぞれの画素ＰＸＬであってもよく、表示領域ＤＡに配置された画素ＰＸＬは実質的に同一または類似する構造を有することができる。図６及び図７には、光源ユニットＬＳＵを中心として各画素ＰＸＬの構造を示す。
図６及び図７を参照すると、本発明の一実施例による画素ＰＸＬは、それぞれ少なくとも１つの発光ダイオードＬＤを含む第１発光領域ＥＭＡ１及び第２発光領域ＥＭＡ２をはじめとして、複数の発光領域ＥＭＡを含んでもよい。実施例に応じて、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２はそれぞれ少なくとも１対の第１及び第２隔壁ＰＷ１、ＰＷ２を含み、上記少なくとも１対の第１及び第２隔壁ＰＷ１、ＰＷ２は発光領域ＥＭＡごとに異なる構造を有することができる。
実施例に応じて、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は、それぞれの画素ＰＸＬが形成されるそれぞれの画素領域内において互いに隣接して配置されてもよい。例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は、それぞれの画素領域内において第１方向ＤＲ１（例えば、横方向）に沿って順（または、交互）に配置されてもよい。
第１発光領域ＥＭＡ１は少なくとも１つの第１発光ダイオードＬＤ１を含んでもよい。例えば、第１発光領域ＥＭＡ１は、互いに対応する１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２（例えば、第１１及び第２１電極ＥＬＴ１１、ＥＬＴ２１）の間で互いに並列に接続された複数の第１発光ダイオードＬＤ１を含んでもよい。また、第１発光領域ＥＭＡ１は、第１発光ダイオードＬＤ１の第１端部ＥＰ１に接続される少なくとも１つの第１電極ＥＬＴ１（例えば、第１１電極ＥＬＴ１１）と、上記第１発光ダイオードＬＤ１の第２端部ＥＰ２に接続される少なくとも１つの第２電極ＥＬＴ２（例えば、第２１電極ＥＬＴ２１）と、それぞれの第１電極ＥＬＴ１と重畳される少なくとも１つの第１隔壁ＰＷ１（例えば、第１１隔壁ＰＷ１１）及び第１コンタクト電極ＣＮＥ１（例えば、第１１コンタクト電極ＣＮＥ１１）と、それぞれの第２電極ＥＬＴ２と重畳される少なくとも１つの第２隔壁ＰＷ２（例えば、第２１隔壁ＰＷ２１）及び第２コンタクト電極ＣＮＥ２（例えば、第２１コンタクト電極ＣＮＥ２１）と、を含んでもよい。
類似して、第２発光領域ＥＭＡ２は少なくとも１つの第２発光ダイオードＬＤ２を含んでもよい。例えば、第２発光領域ＥＭＡ２は、互いに対応する１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２（例えば、第１２及び第２２電極ＥＬＴ１２、ＥＬＴ２２）の間で互いに並列に接続された複数の第２発光ダイオードＬＤ２を含んでもよい。また、第２発光領域ＥＭＡ２は、第２発光ダイオードＬＤ２の第１端部ＥＰ１に接続される少なくとも１つの第１電極ＥＬＴ１（例えば、第１２電極ＥＬＴ１２）と、第２発光ダイオードＬＤ２の第２端部ＥＰ２に接続される少なくとも１つの第２電極ＥＬＴ２（例えば、第２１電極ＥＬＴ２１）と、それぞれの第１電極ＥＬＴ１と重畳される少なくとも１つの第１隔壁ＰＷ１（例えば、第１２隔壁ＰＷ１２）及び第１コンタクト電極ＣＮＥ１（例えば、第１２コンタクト電極ＣＮＥ１２）と、それぞれの第２電極ＥＬＴ２と重畳される少なくとも１つの第２隔壁ＰＷ２（例えば、第２２隔壁ＰＷ２２）及び第２コンタクト電極ＣＮＥ２（例えば、第２２コンタクト電極ＣＮＥ２２）と、を含んでもよい。
実施例に応じて、図６及び図７には、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２のそれぞれに、１対の第１及び第２隔壁ＰＷ１、ＰＷ２、１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２、及び１対の第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２が配置されるものを示したが、上記第１及び第２発光領域ＥＭＡ１、ＥＭＡ２に配置される第１及び第２隔壁ＰＷ１、ＰＷ２、第１及び第２電極ＥＬＴ１、ＥＬＴ２、及び第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２の個数は特に限定されない。例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２のうち少なくとも１つは、それぞれ少なくとも２対の第１及び第２隔壁ＰＷ１、ＰＷ２、第１及び第２電極ＥＬＴ１、ＥＬＴ２、及び第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２を含んでもよい。
互いに対応する１対の第１及び第２隔壁ＰＷ１、ＰＷ２は、それぞれの発光領域ＥＭＡにおいて互いに対を成して対向するように配置されてもよい。例えば、第１１隔壁ＰＷ１１及び第２１隔壁ＰＷ２１は、第１発光領域ＥＭＡ１において互いに対を成して対向するように配置されることができる。類似して、第１２隔壁ＰＷ１２及び第２２隔壁ＰＷ２２は、第２発光領域ＥＭＡ２において互いに対を成して対向するように配置されてもよい。
実施例に応じて、各対の第１及び第２隔壁ＰＷ１、ＰＷ２は、それぞれの発光領域ＥＭＡに第１方向ＤＲ１（例えば、横方向）に沿って互いに離隔するように配置され、上記第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは、上記第１方向ＤＲ１と交差する第２方向ＤＲ２（例えば、縦方向）に沿って延びてもよい。例えば、第１１隔壁ＰＷ１１及び第２１隔壁ＰＷ２１は、第１発光領域ＥＭＡ１において第１方向ＤＲ１に沿って互いに離隔するように配置され、それぞれ第２方向ＤＲ２に沿って延びてもよい。類似して、第１２隔壁ＰＷ１２及び第２２隔壁ＰＷ２２は、第２発光領域ＥＭＡ２において第１方向ＤＲ１に沿って互いに離隔するように配置され、それぞれ第２方向ＤＲ２に沿って延びてもよい。
実施例に応じて、第１１隔壁ＰＷ１１は第１１電極ＥＬＴ１１の一領域と重畳するように上記第１１電極ＥＬＴ１１の下部に配置され、第２１隔壁ＰＷ２１は第２１電極ＥＬＴ２１の一領域と重畳するように上記第２１電極ＥＬＴ２１の下部に配置されてもよい。類似して、第１２隔壁ＰＷ１２は第１２電極ＥＬＴ１２の一領域と重畳するように上記第１２電極ＥＬＴ１２の下部に配置され、第２２隔壁ＰＷ２２は第２２電極ＥＬＴ２２の一領域と重畳するように上記第２２電極ＥＬＴ２２の下部に配置されてもよい。
このような第１及び第２隔壁ＰＷ１、ＰＷ２は、それぞれの発光領域ＥＭＡにおいて互いに離隔するように配置され、それぞれの第１及び第２電極ＥＬＴ１、ＥＬＴ２の一領域が上部方向に突出するようにする。例えば、第１１電極ＥＬＴ１１は第１１隔壁ＰＷ１１上に配置されて上記第１１隔壁ＰＷ１１によって高さ方向（例えば、第１方向ＤＲ１及び第２方向ＤＲ２によって規定される平面に垂直な方向）に突出し、第２１電極ＥＬＴ２１は第２１隔壁ＰＷ２１上に配置されて上記第２１隔壁ＰＷ２１によって高さ方向に突出することができる。類似して、第１２電極ＥＬＴ１２は第１２隔壁ＰＷ１２上に配置されて上記第１２隔壁ＰＷ１２によって高さ方向に突出し、第２２電極ＥＬＴ２２は第２２隔壁ＰＷ２２上に配置されて上記第２２隔壁ＰＷ２２によって高さ方向に突出することができる。
互いに対応する１対の第１電極ＥＬＴ１及び第２電極ＥＬＴ２は、それぞれの発光領域ＥＭＡにおいて互いに対を成して対向するように配置されてもよい。例えば、第１１電極ＥＬＴ１１及び第２１電極ＥＬＴ２１は、第１発光領域ＥＭＡ１において互いに対を成して対向するように配置されることができる。類似して、第１２電極ＥＬＴ１２及び第２２電極ＥＬＴ２２は、第２発光領域ＥＭＡ２において互いに対を成して対向するように配置されてもよい。
実施例に応じて、上記１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２は、それぞれの発光領域ＥＭＡにおいて少なくとも１つの発光ダイオードＬＤの間に介在して互いに離隔して配置されてもよい。例えば、第１１及び第２１電極ＥＬＴ１１、ＥＬＴ２１は、第１発光領域ＥＭＡ１において少なくとも１つの第１発光ダイオードＬＤ１の間に介在して互いに離隔されることができる。一例として、第１１及び第２１電極ＥＬＴ１１、ＥＬＴ２１は、第１発光領域ＥＭＡ１において第１方向ＤＲ１に沿って所定の間隔分だけ離隔し、それぞれ上記第１方向ＤＲ１と交差する第２方向ＤＲ２に沿って延びてもよい。類似して、第１２及び第２２電極ＥＬＴ１２、ＥＬＴ２２は、第２発光領域ＥＭＡ２において少なくとも１つの第２発光ダイオードＬＤ２の間に介在して互いに離隔されてもよい。例えば、第１２及び第２２電極ＥＬＴ１２、ＥＬＴ２２は、第２発光領域ＥＭＡ２において第１方向ＤＲ１に沿って所定の間隔分だけ離隔し、それぞれ第２方向ＤＲ２に沿って延びてもよい。但し、本発明はこれに限定されず、第１及び第２電極ＥＬＴ１、ＥＬＴ２の形状及び／または相互配置関係などは多様に変更されてもよい。
実施例に応じて、それぞれの第１電極ＥＬＴ１はそれぞれの第１隔壁ＰＷ１をカバーするように上記第１隔壁ＰＷ１上に配置され、それぞれの第２電極ＥＬＴ２はそれぞれの第２隔壁ＰＷ２をカバーするように上記第２隔壁ＰＷ２上に配置されてもよい。例えば、第１１電極ＥＬＴ１１は第１１隔壁ＰＷ１１をカバーするように上記第１１隔壁ＰＷ１１上に配置され、第２１電極ＥＬＴ２１は第２１隔壁ＰＷ２１をカバーするように上記第２１隔壁ＰＷ２１上に配置されることができる。類似して、第１２電極ＥＬＴ１２は第１２隔壁ＰＷ１２をカバーするように上記第１２隔壁ＰＷ１２上に配置され、第２２電極ＥＬＴ２２は第２２隔壁ＰＷ２２をカバーするように上記第２２隔壁ＰＷ２２上に配置されることができる。これにより、それぞれの第１電極ＥＬＴ１はそれぞれの第１隔壁ＰＷ１に対応する領域において上部方向に突出し、それぞれの第２電極ＥＬＴ２はそれぞれの第２隔壁ＰＷ２に対応する領域において上部方向に突出することができる。
実施例に応じて、それぞれの第１電極ＥＬＴ１は少なくとも１つの発光ダイオードＬＤの第１端部ＥＰ１に電気的に接続されてもよい。例えば、第１１電極ＥＬＴ１１は少なくとも１つの第１発光ダイオードＬＤ１の第１端部ＥＰ１に電気的に接続され、第１２電極ＥＬＴ１２は少なくとも１つの第２発光ダイオードＬＤ２の第１端部ＥＰ１に電気的に接続されることができる。
また、それぞれの第１電極ＥＬＴ１は、各画素ＰＸＬの第１接続電極ＣＮＬ１を介して所定の電源線、制御線、または回路素子などに接続されてもよい。例えば、第１１電極ＥＬＴ１１及び第１２電極ＥＬＴ１２は、第１接続電極ＣＮＬ１を経由して互いに電気的に接続され、上記第１接続電極ＣＮＬ１を介して所定の電源線、制御線または回路素子などに接続されてもよい。実施例に応じて、第１１電極ＥＬＴ１１、第１２電極ＥＬＴ１２及び第１接続電極ＣＮＬ１が互いに接続される場合、これらを１つの統合された第１電極ＥＬＴ１とみなすこともできる。但し、便宜上、本実施例では、第１発光領域ＥＭＡ１に位置する第１電極ＥＬＴ１を第１１電極ＥＬＴ１１といい、第２発光領域ＥＭＡ２に位置する第１電極ＥＬＴ１を第１２電極ＥＬＴ１２という。また、第１１電極ＥＬＴ１１及び第１２電極ＥＬＴ１２を包括して第１電極ＥＬＴ１という。そして、第１１電極ＥＬＴ１１及び第１２電極ＥＬＴ１２の接続部を第１接続電極ＣＮＬ１という。
実施例に応じて、第１電極ＥＬＴ１及び第１接続電極ＣＮＬ１は、それぞれの画素領域において異なる方向に沿って延びてもよい。例えば、第１接続電極ＣＮＬ１が第１方向ＤＲ１に沿って延びる場合、それぞれの第１電極ＥＬＴ１は上記第１方向ＤＲ１と交差する第２方向ＤＲ２に沿って延びてもよい。
一実施例において、第１電極ＥＬＴ１は、図６に示したように第１接続電極ＣＮＬ１を介して第１電源線ＰＬ１または所定の第１制御線ＣＬ１（例えば、走査線Ｓｉまたはデータ線Ｄｊ）に一体または非一体に接続されてもよい。他の実施例において、第１電極ＥＬＴ１は、図７に示したように第１接続電極ＣＮＬ１及び第１コンタクトホールＣＨ１を介して所定の回路素子（例えば、画素回路ＰＸＣの第１トランジスタＴ１など）及び／または第１電源線ＰＬ１に非一体で接続されてもよい。
一実施例において、第１電極ＥＬＴ１及び第１接続電極ＣＮＬ１は一体に接続されてもよい。例えば、第１電極ＥＬＴ１は第１接続電極ＣＮＬ１から分岐されて形成されてもよい。第１電極ＥＬＴ１と第１接続電極ＣＮＬ１が一体に接続される場合、上記第１接続電極ＣＮＬ１を第１電極ＥＬＴ１の一領域としてみなすこともできる。但し、本発明はこれに限定されない。例えば、他の実施例では、第１電極ＥＬＴ１及び第１接続電極ＣＮＬ１が少なくとも１つのコンタクトホールなどを経由して互いに電気的に接続されてもよい。
実施例に応じて、第１電極ＥＬＴ１及び／または第１接続電極ＣＮＬ１は単一層または多重層からなってもよい。例えば、第１電極ＥＬＴ１及び／または第１接続電極ＣＮＬ１は単一の反射性導電層からなってもよい。または、第１電極ＥＬＴ１及び／または第１接続電極ＣＮＬ１は、少なくとも１層の反射性導電層と、上記反射性導電層の上部及び／または下部に積層される少なくとも１層の透明導電層とを含む多重層からなってもよい。
また、実施例に応じて、第１電極ＥＬＴ１及び／または第１接続電極ＣＮＬ１の上部には少なくとも１層の導電性キャップ層が配置されてもよい。実施例に応じて、上記導電性キャップ層は透明導電層を含んでもよいが、これに限定されない。
実施例に応じて、それぞれの第２電極ＥＬＴ２は少なくとも１つの発光ダイオードＬＤの第２端部ＥＰ２に電気的に接続されてもよい。例えば、第２１電極ＥＬＴ２１は少なくとも１つの第１発光ダイオードＬＤ１の第２端部ＥＰ２に電気的に接続され、第２２電極ＥＬＴ２２は少なくとも１つの第２発光ダイオードＬＤ２の第２端部ＥＰ２に電気的に接続されてもよい。
また、それぞれの第２電極ＥＬＴ２は、各画素ＰＸＬの第２接続電極ＣＮＬ２を介して所定の電源線、制御線、または回路素子などに接続されてもよい。例えば、第２１電極ＥＬＴ２１及び第２２電極ＥＬＴ２２は、第２接続電極ＣＮＬ２を経由して互いに電気的に接続され、上記第２接続電極ＣＮＬ２を介して所定の電源線、制御線または回路素子などに接続されてもよい。実施例に応じて、第２１電極ＥＬＴ２１、第２２電極ＥＬＴ２２及び第２接続電極ＣＮＬ２が互いに接続される場合、これらを１つの統合された第２電極ＥＬＴ２とみなすこともできる。但し、便宜上、本実施例では、第１発光領域ＥＭＡ１に位置する第２電極ＥＬＴ２を第２１電極ＥＬＴ２１といい、第２発光領域ＥＭＡ２に位置する第２電極ＥＬＴ２を第２２電極ＥＬＴ２２という。また、第２１電極ＥＬＴ２１及び第２２電極ＥＬＴ２２を包括して第２電極ＥＬＴ２という。そして、第２１電極ＥＬＴ２１及び第２２電極ＥＬＴ２２の接続部を第２接続電極ＣＮＬ２という。
実施例に応じて、第２電極ＥＬＴ２及び第２接続電極ＣＮＬ２はそれぞれの画素領域において異なる方向に沿って延びてもよい。例えば、第２接続電極ＣＮＬ２が第１方向ＤＲ１に沿って延びる場合、それぞれの第２電極ＥＬＴ２は第２方向ＤＲ２に沿って延びてもよい。
一実施例において、第２電極ＥＬＴ２は、図６に示したように第２接続電極ＣＮＬ２を介して第２電源線ＰＬ２または所定の第２制御線ＣＬ２（例えば、走査線Ｓｉまたはデータ線Ｄｊ）に一体または非一体に接続されてもよい。他の実施例において、第２電極ＥＬ
Ｔ２は、図７に示したように第２接続電極ＣＮＬ２及び第２コンタクトホールＣＨ２を介して所定の回路素子、接続配線及び／または第２電源線ＰＬ２に非一体に接続されることができる。
一実施例において、第２電極ＥＬＴ２及び第２接続電極ＣＮＬ２は一体に接続されてもよい。例えば、第２電極ＥＬＴ２は第２接続電極ＣＮＬ２から分岐されて形成されてもよい。第２電極ＥＬＴ２と第２接続電極ＣＮＬ２が一体に接続される場合、上記第２接続電極ＣＮＬ２を第２電極ＥＬＴ２の一領域としてみなすこともできる。但し、本発明はこれに限定されない。例えば、他の実施例において、第２電極ＥＬＴ２及び第２接続電極ＣＮＬ２は、少なくとも１つのコンタクトホールなどを経由して互いに電気的に接続されてもよい。
実施例に応じて、第２電極ＥＬＴ２及び／または第２接続電極ＣＮＬ２は単一層または多重層からなってもよい。例えば、第２電極ＥＬＴ２及び／または第２接続電極ＣＮＬ２は単一の反射性導電層からなってもよい。または、第２電極ＥＬＴ２及び／または第２接続電極ＣＮＬ２は、少なくとも１層の反射性導電層と、上記反射性導電層の上部及び／または下部に積層される少なくとも１層の透明導電層とを含む多重層からなってもよい。
また、実施例に応じて、第２電極ＥＬＴ２及び／または第２接続電極ＣＮＬ２の上部には少なくとも１層の導電性キャップ層が配置されてもよい。実施例に応じて、上記導電性キャップ層は透明導電層を含んでもよいが、これに限定されない。
実施例に応じて、それぞれの第１電極ＥＬＴ１及びこれに対応する第２電極ＥＬＴ２の間には少なくとも１つの発光ダイオードＬＤが接続されることができる。例えば、第１１電極ＥＬＴ１１及び第２１電極ＥＬＴ２１の間には少なくとも１つの第１発光ダイオードＬＤ１、例えば、複数の第１発光ダイオードＬＤ１が接続されてもよい。類似して、第１２電極ＥＬＴ１２及び第２２電極ＥＬＴ２２の間には少なくとも１つの第２発光ダイオードＬＤ２、例えば、複数の第２発光ダイオードＬＤ２が接続されてもよい。
実施例に応じて、それぞれの第１電極ＥＬＴ１及び第２電極ＥＬＴ２は、少なくとも１つの発光ダイオードＬＤの第１端部ＥＰ１及び第２端部ＥＰ２に直接接続されるか、またはそれぞれ少なくとも１つのコンタクト電極を経由して上記発光ダイオードＬＤの第１端部ＥＰ１及び第２端部ＥＰ２に電気的に接続されることができる。例えば、第１１電極ＥＬＴ１１は、第１１コンタクト電極ＣＮＥ１１を介して第１発光ダイオードＬＤ１の第１端部ＥＰ１に共通して接続され、第２１電極ＥＬＴ２１は、第２１コンタクト電極ＣＮＥ２１を介して第１発光ダイオードＬＤ１の第２端部ＥＰ２に共通して接続されてもよい。類似して、第１２電極ＥＬＴ１２は、第１２コンタクト電極ＣＮＥ１２を介して第２発光ダイオードＬＤ２の第１端部ＥＰ１に共通して接続され、第２２電極ＥＬＴ２２は、第２２コンタクト電極ＣＮＥ２２を介して第２発光ダイオードＬＤ２の第２端部ＥＰ２に共通して接続されてもよい。
実施例に応じて、それぞれの発光ダイオードＬＤは、互いに対応する１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２が対向するように配置された領域において、上記第１及び第２電極ＥＬＴ１、ＥＬＴ２の間で第１方向ＤＲ１、例えば、横方向に配列された棒状発光ダイオードであってもよい。一方、図６及び図７には、発光ダイオードＬＤが何れか１つの方向、例えば、第１方向ＤＲ１に沿って均一に配列されたものを図示したが、本発明はこれに限定されない。例えば、発光ダイオードＬＤのうち少なくとも１つは、１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２の間で斜線方向などに配列されてもよい。
実施例に応じて、それぞれの発光ダイオードＬＤは無機結晶構造の材料を利用した超小
型の、例えば、ナノスケールからマイクロスケール程度に小さいサイズの、発光ダイオードであってもよい。例えば、それぞれの発光ダイオードＬＤは、図１ａ～図３ｂに示したようなナノスケールからマイクロスケールの範囲の直径Ｄ及び／または長さＬを有する超小型の棒状発光ダイオードであってもよい。但し、上記発光ダイオードＬＤのサイズはそれぞれの発光装置、例えば、上記発光装置で構成された光源ユニットＬＳＵを含む各画素ＰＸＬの設計条件などに応じて多様に変更されてもよい。
一実施例において、発光ダイオードＬＤの第１端部ＥＰ１は、それぞれの第１コンタクト電極ＣＮＥ１を経由してそれぞれの第１電極ＥＬＴ１に電気的に接続され、上記発光ダイオードＬＤの第２端部ＥＰ２は、それぞれの第２コンタクト電極ＣＮＥ２を経由してそれぞれの第２電極ＥＬＴ２に電気的に接続されることができる。例えば、第１発光ダイオードＬＤ１の第１端部ＥＰ１は、第１１コンタクト電極ＣＮＥ１１を経由して第１１電極ＥＬＴ１１に電気的に接続され、上記第１発光ダイオードＬＤ１の第２端部ＥＰ２は、第２１コンタクト電極ＣＮＥ２１を経由して第２１電極ＥＬＴ２１に電気的に接続されてもよい。類似して、第２発光ダイオードＬＤ２の第１端部ＥＰ１は、第１２コンタクト電極ＣＮＥ１２を経由して第１２電極ＥＬＴ１２に電気的に接続され、上記第２発光ダイオードＬＤ２の第２端部ＥＰ２は、第２２コンタクト電極ＣＮＥ２２を経由して第２２電極ＥＬＴ２２に電気的に接続されてもよい。他の実施例において、発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２のうち少なくとも１つがそれぞれの第１及び／または第２電極ＥＬＴ１、ＥＬＴ２に直接接触されて上記第１及び／または第２電極ＥＬＴ１、ＥＬＴ２に電気的に接続されてもよい。
実施例に応じて、発光ダイオードＬＤは所定の溶液内に分散された形態で用意され、インクジェット方式などを利用して発光装置内に規定された所定の発光領域（例えば、各画素ＰＸＬの第１及び第２発光領域ＥＭＡ１、ＥＭＡ２）に供給されることができる。例えば、発光ダイオードＬＤは揮発性溶媒に混ざってそれぞれの発光領域に供給されてもよい。このとき、第１及び第２電源線ＰＬ１、ＰＬ２を介して第１及び第２電極ＥＬＴ１、ＥＬＴ２にそれぞれ第１電源ＶＤＤ及び第２電源ＶＳＳを印加すると、上記第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に電界が形成されて上記第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に発光ダイオードＬＤが整列されるようになる。発光ダイオードＬＤが整列された後には溶媒を揮発させるか、他の方法で除去して第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に発光ダイオードＬＤを安定的に配列することができる。また、発光ダイオードＬＤの両端部、例えば、第１及び第２端部ＥＰ１、ＥＰ２上にそれぞれ第１コンタクト電極ＣＮＥ１及び第２コンタクト電極ＣＮＥ２を形成することができる。これにより、上記発光ダイオードＬＤを第１及び第２電極ＥＬＴ１、ＥＬＴ２の間により安定的に接続することができる。
実施例に応じて、それぞれの第１コンタクト電極ＣＮＥ１は、発光ダイオードＬＤの第１端部ＥＰ１及び第１電極ＥＬＴ１の少なくとも一領域をカバーするように形成され、上記発光ダイオードＬＤの第１端部ＥＰ１と第１電極ＥＬＴ１を物理的及び／または電気的に接続する。例えば、第１１コンタクト電極ＣＮＥ１１は、第１発光ダイオードＬＤ１の第１端部ＥＰ１及び第１１電極ＥＬＴ１１の少なくとも一領域をカバーするように形成され、上記第１発光ダイオードＬＤ１の第１端部ＥＰ１と第１１電極ＥＬＴ１１を物理的及び／または電気的に接続する。類似して、第１２コンタクト電極ＣＮＥ１２は第２発光ダイオードＬＤ２の第１端部ＥＰ１及び第１２電極ＥＬＴ１２の少なくとも一領域をカバーするように形成され、上記第２発光ダイオードＬＤ２の第１端部ＥＰ１と第１２電極ＥＬＴ１２を物理的及び／または電気的に接続する。
実施例に応じて、それぞれの第２コンタクト電極ＣＮＥ２は発光ダイオードＬＤの第２端部ＥＰ２及び第２電極ＥＬＴ２の少なくとも一領域をカバーするように形成され、上記
発光ダイオードＬＤの第２端部ＥＰ２と第２電極ＥＬＴ２を物理的及び／または電気的に接続する。例えば、第２１コンタクト電極ＣＮＥ２１は第１発光ダイオードＬＤ１の第２端部ＥＰ２及び第２１電極ＥＬＴ２１の少なくとも一領域をカバーするように形成され、上記第１発光ダイオードＬＤ１の第２端部ＥＰ２と第２１電極ＥＬＴ２１を物理的及び／または電気的に接続する。類似して、第２２コンタクト電極ＣＮＥ２２は第２発光ダイオードＬＤ２の第２端部ＥＰ２及び第２２電極ＥＬＴ２２の少なくとも一領域をカバーするように形成され、上記第２発光ダイオードＬＤ２の第２端部ＥＰ２と第２２電極ＥＬＴ２２を物理的及び／または電気的に接続する。
第１電源線ＰＬ１及び第１電極ＥＬＴ１などを経由して発光ダイオードＬＤの第１端部ＥＰ１に第１電源ＶＤＤ（または、走査信号やデータ信号などをはじめとする所定の第１制御信号）が印加され、第２電源線ＰＬ２及び第２電極ＥＬＴ２などを経由して発光ダイオードＬＤの第２端部ＥＰ２に第２電源ＶＳＳ（または、走査信号やデータ信号などをはじめとする所定の第２制御信号）が印加されると、第１及び第２電極ＥＬＴ１、ＥＬＴ２の間で順方向に接続される少なくとも１つの発光ダイオードＬＤが発光するようになる。これにより、画素ＰＸＬが光を放出できるようになる。
本発明の一実施例において、第１及び第２隔壁ＰＷ１、ＰＷ２は発光領域ＥＭＡごとに異なる構造を有することができる。例えば、第１発光領域ＥＭＡ１に配置された１対の第１及び第２隔壁ＰＷ１、ＰＷ２、即ち、第１１及び第２１隔壁ＰＷ１１、ＰＷ２１は、第２発光領域ＥＭＡ２に配置された１対の第１及び第２隔壁ＰＷ１、ＰＷ２、即ち、第１２及び第２２隔壁ＰＷ１２、ＰＷ２２と異なる構造を有してもよい。本発明の実施例を説明するにおいて、第１及び第２隔壁ＰＷ１、ＰＷ２の構造とは、上記第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれの形状、構成、及び／またはサイズを意味するのはもちろんのこと、上記第１及び第２隔壁ＰＷ１、ＰＷ２の間の相互配置関係、例えば、これらの間の距離などを包括的に意味することができる。
例えば、互いに対応する第１及び第２隔壁ＰＷ１、ＰＷ２は、発光領域ＥＭＡごとに異なる間隔で配置されてもよい。一例として、第１発光領域ＥＭＡ１では、第１１隔壁ＰＷ１１及び第２１隔壁ＰＷ２１が第１間隔ｄ１分だけ互いに離隔して配置され、第２発光領域ＥＭＡ２では、第１２隔壁ＰＷ１２及び第２１隔壁ＰＷ２１が上記第１間隔ｄ１より広い第２間隔ｄ２分だけ互いに離隔して配置されることができる。本発明の実施例を説明するにおいて、第１間隔ｄ１及び第２間隔ｄ２は、それぞれの実施例において距離または間隔に対する相対的な大きさを説明するためのものであり、特定の数値範囲などを特定するものではなくてもよい。例えば、本実施例及び後述する他の実施例で規定する第１間隔ｄ１は互いに同じ値または異なる値であってもよい。類似して、本実施例及び後述する他の実施例で規定する第２間隔ｄ２は互いに同じ値または異なる値であってもよい。即ち、第１及び第２間隔ｄ１、ｄ２は、それぞれの実施例において特定の構成要素間の相対的な距離または間隔を意味するために用いられる用語であってもよい。
上述した実施例によると、第１発光領域ＥＭＡ１から放出される光と第２発光領域ＥＭＡ２から放出される光の様相を多角化し、上記第１及び第２発光領域ＥＭＡ１、ＥＭＡ２を含む発光装置及びこれを備える画素ＰＸＬの視野角の範囲を拡張することができる。本発明の実施例による視野角の拡張効果に対する詳細な説明は後述する。
図８ａは本発明の一実施例による発光装置を示した断面図で、一例として、図７のＩ～Ｉ’線に対応する断面の実施例を示した。そして、図８ｂは図８ａのＥＡ１領域を拡大して示した断面図である。実施例に応じて、図８ａ及び図８ｂには、第１発光領域ＥＭＡ１に配置された何れか１つの第１発光ダイオードＬＤ１を中心として発光装置の断面を示す。但し、実施例に応じて、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は類似する断面構造
を有することができる。例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は第１及び第２隔壁ＰＷ１、ＰＷ２の間の間隔が相違することを除き、実質的に同じ断面構造を有することができる。従って、便宜上、図８ａ及び図８ｂでは、図７のＩ～Ｉ’線に対応する第１発光領域ＥＭＡ１の断面を通じて各画素ＰＸＬの断面構造を包括的に説明する。
図８ａ及び図８ｂを図１～図７とともに参照すると、基板ＳＵＢ上の表示領域ＤＡには、画素回路層ＰＣＬ及び表示素子層ＤＰＬが順に配置されることができる。例えば、画素回路層ＰＣＬは基板ＳＵＢの一面上に形成され、表示素子層ＤＰＬは画素回路層ＰＣＬが形成された基板ＳＵＢの一面上に形成されてもよい。
実施例に応じて、画素回路層ＰＣＬは画素ＰＸＬのそれぞれの画素回路ＰＸＣ及び／またはこれに接続される配線を含み、表示素子層ＤＰＬは画素ＰＸＬのそれぞれの光源ユニットＬＳＵを含んでもよい。例えば、画素回路層ＰＣＬは、各画素ＰＸＬの画素回路ＰＸＣを構成する複数の回路素子、例えば、図５ａ及び図５ｂに示された第１及び第２トランジスタＴ１、Ｔ２を含んでもよい。また、図８ａには図示していないが、画素回路層ＰＣＬは、それぞれの画素領域に配置されるストレージキャパシタＣｓｔと、それぞれの画素回路ＰＸＣに接続される各種の信号線（例えば、図５ａ及び図５ｂの走査線Ｓｉ及びデータ線Ｄｊ）と、画素回路ＰＸＣ及び／または発光ダイオードＬＤに接続される各種の電源線（例えば、第１電源線ＰＬ１及び第２電源線ＰＬ２）と、をさらに含んでもよい。
実施例に応じて、それぞれの画素回路ＰＸＣに備えられた複数のトランジスタ、例えば、第１及び第２トランジスタＴ１、Ｔ２は実質的に同一または類似する断面構造であってもよい。但し、本発明はこれに限定されず、他の実施例では、上記複数のトランジスタのうち少なくとも一部が互いに異なるタイプ及び／または構造を有することもできる。
また、画素回路層ＰＣＬは複数の絶縁膜を含む。例えば、画素回路層ＰＣＬは、基板ＳＵＢの一面上に順に積層されたバッファ層ＢＦＬ、ゲート絶縁膜ＧＩ、層間絶縁膜ＩＬＤ、及びパッシベーション膜ＰＳＶを含んでもよい。
実施例に応じて、バッファ層ＢＦＬはそれぞれの回路素子に不純物が拡散するのを防止することができる。このようなバッファ層ＢＦＬは単一層からなってもよいが、少なくとも２重層以上の多重層からなってもよい。バッファ層ＢＦＬが多重層で提供される場合、各層は同じ材料または異なる材料で形成されてもよい。一方、実施例に応じては、バッファ層ＢＦＬが省略されてもよい。
実施例に応じて、第１及び第２トランジスタＴ１、Ｔ２のそれぞれは、半導体層ＳＣＬ、ゲート電極ＧＥ、第１トランジスタ電極ＥＴ１及び第２トランジスタ電極ＥＴ２を含む。一方、実施例に応じて、図８ａには、第１及び第２トランジスタＴ１、Ｔ２が半導体層ＳＣＬとは別に形成された第１トランジスタ電極ＥＴ１及び第２トランジスタ電極ＥＴ２を備える実施例を図示したが、本発明はこれに限定されない。例えば、本発明の他の実施例では、それぞれの画素領域に配置される少なくとも１つのトランジスタに備えられる第１及び／または第２トランジスタ電極ＥＴ１、ＥＴ２がそれぞれの半導体層ＳＣＬと統合されて構成されてもよい。
半導体層ＳＣＬはバッファ層ＢＦＬ上に配置されることができる。例えば、半導体層ＳＣＬはバッファ層ＢＦＬが形成された基板ＳＵＢとゲート絶縁膜ＧＩの間に配置されてもよい。このような半導体層ＳＣＬは、第１トランジスタ電極ＥＴ１に接触される第１領域と、第２トランジスタ電極ＥＴ２に接触される第２領域と、上記第１及び第２領域の間に位置するチャネル領域と、を含んでもよい。実施例に応じて、上記第１及び第２領域のうち１つはソース領域で、他の１つはドレイン領域であってもよい。
実施例に応じて、半導体層ＳＣＬは、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであってもよい。また、半導体層ＳＣＬのチャネル領域は不純物がドープされない半導体パターンで、真性半導体であってもよく、上記半導体層ＳＣＬの第１及び第２領域はそれぞれ所定の不純物がドープされた半導体パターンであってもよい。
ゲート電極ＧＥはゲート絶縁膜ＧＩを間に介在して半導体層ＳＣＬ上に配置されてもよい。例えば、ゲート電極ＧＥは、ゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬＤの間に、半導体層ＳＣＬの少なくとも一領域と重畳するように配置されてもよい。
第１及び第２トランジスタ電極ＥＴ１、ＥＴ２は、少なくとも１層の層間絶縁膜ＩＬＤを間に介在して、半導体層ＳＣＬ及びゲート電極ＧＥ上に配置されてもよい。例えば、第１及び第２トランジスタ電極ＥＴ１、ＥＴ２は層間絶縁膜ＩＬＤとパッシベーション膜ＰＳＶの間に配置されることができる。このような第１及び第２トランジスタ電極ＥＴ１、ＥＴ２は半導体層ＳＣＬに電気的に接続されてもよい。例えば、第１及び第２トランジスタ電極ＥＴ１、ＥＴ２のそれぞれは、ゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬＤを貫通するそれぞれのコンタクトホールを介して各半導体層ＳＣＬの第１領域及び第２領域に接続されることができる。
一方、実施例に応じて、画素回路ＰＸＣに備えられた少なくとも１つのトランジスタ（例えば、図５ａ及び図５ｂの第１トランジスタＴ１）の第１及び第２トランジスタ電極ＥＴ１、ＥＴ２のうち何れか１つはパッシベーション膜ＰＳＶを貫通する第１コンタクトホールＣＨ１を介して、上記パッシベーション膜ＰＳＶの上部に配置された光源ユニットＬＳＵの第１電極ＥＬＴ１に電気的に接続されてもよい。
実施例に応じて、それぞれのサブ画素ＳＰＸに接続される少なくとも１つの信号線及び／または電源線は、画素回路ＰＸＣを構成する回路素子の一電極と同じ層上に配置されてもよい。例えば、第２電源ＶＳＳを供給するための第２電源線ＰＬ２は第１及び第２トランジスタＴ１、Ｔ２のゲート電極ＧＥと同じ層上に配置され、上記第１及び第２トランジスタ電極ＥＴ１、ＥＴ２と同じ層上に配置されたブリッジパターンＢＲＰ、及びパッシベーション膜ＰＳＶを貫通する少なくとも１つの第２コンタクトホールＣＨ２を介して、上記パッシベーション膜ＰＳＶの上部に配置された光源ユニットＬＳＵの第２電極ＥＬＴ２に電気的に接続されることができる。但し、上記第２電源線ＰＬ２などの構造及び／または位置は多様に変更されてもよい。
実施例に応じて、表示素子層ＤＰＬは、それぞれの画素領域で画素回路層ＰＣＬの上部に配置される複数の発光ダイオードＬＤを含んでもよい。例えば、表示素子層ＤＰＬは、各画素ＰＸＬの第１発光領域ＥＭＡ１に配置される少なくとも１つの第１発光ダイオードＬＤ１と、各画素ＰＸＬの第２発光領域ＥＭＡ２に配置される少なくとも１つの第２発光ダイオードＬＤ２と、を含んでもよい。また、表示素子層ＤＰＬは、発光ダイオードＬＤの周辺に配置される少なくとも１つの絶縁膜及び／または絶縁パターンをさらに含んでもよい。
例えば、表示素子層ＤＰＬは、それぞれの画素領域に配置された第１及び第２電極ＥＬＴ１、ＥＬＴ２と、互いに対応する１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に配置された発光ダイオードＬＤと、上記発光ダイオードＬＤのそれぞれの第１及び第２端部ＥＰ１、ＥＰ２上に配置された第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２と、を含んでもよい。その他にも表示素子層ＤＰＬは少なくとも１つの導電膜及び／または絶縁膜（または、絶縁パターン）などをさらに含んでもよい。例えば、表示素子層ＤＰＬは、第
１及び第２隔壁ＰＷ１、ＰＷ２、及び第１～第４絶縁膜ＩＮＳ１、ＩＮＳ２、ＩＮＳ３、ＩＮＳ４のうち少なくとも１つをさらに含んでもよい。
実施例に応じて、画素回路層ＰＣＬ上には第１及び第２隔壁ＰＷ１、ＰＷ２が配置されてもよい。例えば、各画素領域の発光領域ＥＭＡには少なくとも１対の第１及び第２隔壁ＰＷ１、ＰＷ２が配置されてもよい。
実施例に応じて、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは無機材料または有機材料を含む絶縁物質を含んでもよい。また、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは単一層または多重層からなってもよい。即ち、第１及び第２隔壁ＰＷ１、ＰＷ２の構成物質及び／または積層構造は特に限定されず、多様に変更されてもよい。
実施例に応じて、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは様々な形状を有することができる。例えば、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは、図８ａに示したように上部に行くほど幅が狭くなる半円または半楕円などの断面であってもよい。この場合、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは少なくとも一側面に曲面を有することができる。但し、本発明はこれに限定されない。例えば、本発明の他の実施例では、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれが上部に行くほど幅が狭くなる台形の断面であってもよい。この場合、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは少なくとも一側面に傾斜面を有することができる。即ち、本発明において、第１及び第２隔壁ＰＷ１、ＰＷ２の形状は特に限定されず、多様に変更されてもよい。
実施例に応じて、第１及び第２隔壁ＰＷ１、ＰＷ２が形成されたそれぞれの画素領域には、第１及び第２電極ＥＬＴ１、ＥＬＴ２と第１及び第２接続電極ＣＮＬ１、ＣＮＬ２が配置されてもよい。
実施例に応じて、第１及び第２電極ＥＬＴ１、ＥＬＴ２は、画素回路層ＰＣＬ及び／または第１及び第２隔壁ＰＷ１、ＰＷ２が形成された基板ＳＵＢ上に所定間隔離隔されて配置されてもよい。また、第１及び第２接続電極ＣＮＬ１、ＣＮＬ２はそれぞれ第１及び第２電極ＥＬＴ１、ＥＬＴ２と一体に接続されてもよい。
実施例に応じて、それぞれの第１電極ＥＬＴ１はそれぞれの第１隔壁ＰＷ１上に配置され、それぞれの第２電極ＥＬＴ２はそれぞれの第２隔壁ＰＷ２上に配置されてもよい。実施例に応じて、第１及び第２電極ＥＬＴ１、ＥＬＴ２のうち何れか１つはアノード電極で、残り１つはカソード電極であってもよい。
このような第１及び第２電極ＥＬＴ１、ＥＬＴ２は、それぞれ第１及び第２隔壁ＰＷ１、ＰＷ２の形状に対応する形状を有することができる。例えば、それぞれの第１電極ＥＬＴ１は、それぞれの第１隔壁ＰＷ１によって基板ＳＵＢの高さ方向に突出して上記第１隔壁ＰＷ１の断面に対応する曲面または傾斜面を有することができる。一例として、それぞれの第１電極ＥＬＴ１は、その下部の第１隔壁ＰＷ１によって基板ＳＵＢの高さ方向に突出して隣接する発光ダイオードＬＤの第１端部ＥＰ１と対向する曲面または傾斜面を有することができる。類似して、それぞれの第２電極ＥＬＴ２は、それぞれの第２隔壁ＰＷ２によって基板ＳＵＢの高さ方向に突出して上記第２隔壁ＰＷ２の断面に対応する曲面または傾斜面を有することができる。一例として、それぞれの第２電極ＥＬＴ２は、その下部の第２隔壁ＰＷ２によって基板ＳＵＢの高さ方向に突出して隣接する発光ダイオードＬＤの第２端部ＥＰ２と対向する曲面または傾斜面を有することができる。
実施例に応じて、第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれは少なくとも１つの導電性物質を含んでもよい。例えば、第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれは
、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｔｉ、これらの合金のような金属、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＩＴＺＯのような導電性酸化物、ＰＥＤＯＴのような導電性高分子のうち少なくとも１つの物質を含んでもよいが、これに限定されない。
実施例に応じて、第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれは単一層または多重層からなってもよい。例えば、図８ｂに示したように、それぞれの第１電極ＥＬＴ１は少なくとも１層の反射電極層ＣＴＬ２を含み、上記反射電極層ＣＴＬ２の下部に配置された第１透明電極層ＣＴＬ１、及び／または上記反射電極層ＣＴＬ２の上部に配置された第２透明電極層ＣＴＬ３をさらに含んでもよい。
実施例に応じて、反射電極層ＣＴＬ２は一定の反射率を有する導電物質からなってもよい。例えば、反射電極層ＣＴＬ２はＡｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金のような金属のうち少なくとも１つを含んでもよいが、これに限定されない。即ち、反射電極層ＣＴＬ２は様々な反射性導電物質からなってもよい。実施例に応じて、第１及び第２透明電極層ＣＴＬ１、ＣＴＬ３は様々な透明電極物質からなってもよい。例えば、第１及び第２透明電極層ＣＴＬ１、ＣＴＬ３はＩＴＯ、ＩＺＯまたはＩＴＺＯを含んでもよいが、これに限定されない。
類似して、それぞれの第２電極ＥＬＴ２は少なくとも１層の反射電極層を含み、上記反射電極層の下部及び／または上部に配置された少なくとも１層の透明電極層をさらに含んでもよい。実施例に応じて、第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれは実質的に同じ断面構造であってもよいが、これに限定されない。即ち、第１及び第２電極ＥＬＴ１、ＥＬＴ２は互いに同一または異なる、単一層または多重層の構造であってもよい。
一実施例において、第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれは、ＩＴＯ／Ａｇ／ＩＴＯの積層構造を有する３重層からなってもよい。また、上記第１及び第２電極ＥＬＴ１、ＥＬＴ２に接続される第１及び第２接続電極ＣＮＬ１、ＣＮＬ２も上記第１及び第２電極ＥＬＴ１、ＥＬＴ２のように多重層からなってもよい。このように、第１及び第２電極ＥＬＴ１、ＥＬＴ２及び／または第１及び第２接続電極ＣＮＬ１、ＣＮＬ２が少なくとも２重層以上の多重層からなると、信号遅延による電圧降下を最小化することができる。
また、第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれが少なくとも１層の反射電極層（例えば、ＣＴＬ２）を含むと、発光ダイオードＬＤのそれぞれの両端、即ち、上記発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２から放出される光を画像が表示される方向（例えば、表示パネルＰＮＬの正面方向）に進行させることができる。特に、第１及び第２電極ＥＬＴ１、ＥＬＴ２がそれぞれ第１及び第２隔壁ＰＷ１、ＰＷ２の形状に対応する曲面または傾斜面を有して発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２に対向するように配置されると、発光ダイオードＬＤのそれぞれの第１及び第２端部ＥＰ１、ＥＰ２から出射された光は、第１及び第２電極ＥＬＴ１、ＥＬＴ２によって反射されてさらに表示パネルＰＮＬの正面方向（例えば、基板ＳＵＢの上部方向）に進行されることができる。これにより、発光ダイオードＬＤから出射される光の効率を向上させることができる。
また、本発明の一実施例において、第１及び第２隔壁ＰＷ１、ＰＷ２も反射部材として機能することができる。例えば、第１及び第２隔壁ＰＷ１、ＰＷ２は、その上部に提供された第１及び第２電極ＥＬＴ１、ＥＬＴ２とともに発光ダイオードＬＤのそれぞれから出射された光の効率を向上させる反射部材として機能することができる。
実施例に応じて、第１及び第２隔壁ＰＷ１、ＰＷ２は互いに同じ高さで形成されることができ、これにより、第１及び第２電極ＥＬＴ１、ＥＬＴ２は同じ高さを有することができる。このように、第１及び第２電極ＥＬＴ１、ＥＬＴ２が同じ高さを有すると、上記第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に発光ダイオードＬＤをより安定的に接続することができる。但し、本発明はこれに限定されず、第１及び第２電極ＥＬＴ１、ＥＬＴ２の形状、構造、高さ、及び／または相互配置関係などは多様に変更されてもよい。
第１及び第２電極ＥＬＴ１、ＥＬＴ２のそれぞれの上部には少なくとも１層の導電性キャップ層が選択的に配置されてもよい。例えば、それぞれの第１電極ＥＬＴ１の上部には上記第１電極ＥＬＴ１をカバーするように第１導電性キャップ層ＣＰＬ１が形成され、それぞれの第２電極ＥＬＴ２の上部には上記第２電極ＥＬＴ２をカバーするように第２導電性キャップ層ＣＰＬ２が形成されてもよい。
第１及び第２導電性キャップ層ＣＰＬ１、ＣＰＬ２のそれぞれは、発光ダイオードＬＤから放出される光の損失を最小化するためにＩＴＯやＩＺＯをはじめとする透明導電性材料からなってもよい。但し、本発明はこれに限定されず、その他にも第１及び第２導電性キャップ層ＣＰＬ１、ＣＰＬ２の構成物質は多様に変更されることができる。
このような第１及び第２導電性キャップ層ＣＰＬ１、ＣＰＬ２は、表示パネルＰＮＬの製造工程時に発生する不良などにより第１及び第２電極ＥＬＴ１、ＥＬＴ２が損傷するのを防止することができる。また、第１及び第２導電性キャップ層ＣＰＬ１、ＣＰＬ２は画素回路層ＰＣＬなどが形成された基板ＳＵＢと第１及び第２電極ＥＬＴ１、ＥＬＴ２との接着力を強化することができる。但し、実施例に応じては、第１及び第２導電性キャップ層ＣＰＬ１、ＣＰＬ２のうち少なくとも１つが省略されてもよい。
実施例に応じて、少なくとも１対の第１及び第２電極ＥＬＴ１、ＥＬＴ２が配置されたそれぞれの発光領域ＥＭＡには第１絶縁膜ＩＮＳ１が配置されてもよい。実施例に応じて、第１絶縁膜ＩＮＳ１は画素回路層ＰＣＬと発光ダイオードＬＤの間に配置されてもよい。このような第１絶縁膜ＩＮＳ１は発光ダイオードＬＤを安定的に支持し、上記発光ダイオードＬＤの離脱を防止することができる。実施例に応じて、第１絶縁膜ＩＮＳ１はそれぞれの発光領域ＥＭＡ上に独立したパターンで形成されてもよいが、これに限定されない。
実施例に応じて、第１絶縁膜ＩＮＳ１が配置されたそれぞれの発光領域ＥＭＡには少なくとも１つの発光ダイオードＬＤが供給及び整列されてもよい。例えば、それぞれの発光領域ＥＭＡには複数の発光ダイオードＬＤが供給及び整列されることができる。
実施例に応じて、発光ダイオードＬＤは、第１及び第２電極ＥＬＴ１、ＥＬＴ２に所定の電圧が印加されるとき、上記第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に形成される電界によって自己整列することができる。これにより、それぞれの発光ダイオードＬＤが第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に配置されることができる。
一方、発光ダイオードＬＤのそれぞれの形状及び／または構造は図８ａなどに示された実施例に限定されない。例えば、それぞれの発光ダイオードＬＤは現在公知の様々な形状、断面構造、及び／または接続構造であってもよい。
実施例に応じて、発光ダイオードＬＤが配置されたそれぞれの発光領域ＥＭＡには、上記発光ダイオードＬＤのそれぞれの上面の一部を覆う第２絶縁膜ＩＮＳ２が配置されてもよい。実施例に応じて、第２絶縁膜ＩＮＳ２は少なくとも発光ダイオードＬＤの両端、即ち、第１及び第２端部ＥＰ１、ＥＰ２はカバーせずに上記発光ダイオードＬＤの一領域の
上部のみに選択的に配置されることができる。このような第２絶縁膜ＩＮＳ２は、それぞれの発光領域ＥＭＡ上に独立したパターンで形成されてもよいが、これに限定されない。
実施例に応じて、第２絶縁膜ＩＮＳ２が配置されたそれぞれの発光領域ＥＭＡには第１コンタクト電極ＣＮＥ１が配置されてもよい。実施例に応じて、第１コンタクト電極ＣＮＥ１は、該当発光領域ＥＭＡに配置された第１電極ＥＬＴ１の一領域と接触するように上記第１電極ＥＬＴ１上に配置されてもよい。また、第１コンタクト電極ＣＮＥ１は、該当発光領域ＥＭＡに配置された少なくとも１つの発光ダイオードＬＤの第１端部ＥＰ１と接触するように上記第１端部ＥＰ１上に配置されてもよい。このような第１コンタクト電極ＣＮＥ１により、それぞれの発光領域ＥＭＡに配置された少なくとも１つの発光ダイオードＬＤの第１端部ＥＰ１が該当発光領域ＥＭＡに配置された第１電極ＥＬＴ１に電気的に接続されることができる。
実施例に応じて、第１コンタクト電極ＣＮＥ１が配置されたそれぞれの発光領域ＥＭＡには第３絶縁膜ＩＮＳ３が配置されてもよい。実施例に応じて、第３絶縁膜ＩＮＳ３は、該当発光領域ＥＭＡに配置された第２絶縁膜ＩＮＳ２及び第１コンタクト電極ＣＮＥ１をカバーするように形成されてもよい。
実施例に応じて、第３絶縁膜ＩＮＳ３が配置されたそれぞれの発光領域ＥＭＡには第２コンタクト電極ＣＮＥ２が配置されてもよい。実施例に応じて、第２コンタクト電極ＣＮＥ２は、該当発光領域ＥＭＡに配置された第２電極ＥＬＴ２の一領域と接触するように上記第２電極ＥＬＴ２上に配置されてもよい。また、第２コンタクト電極ＣＮＥ２は、該当発光領域ＥＭＡに配置された少なくとも１つの発光ダイオードＬＤの第２端部ＥＰ２と接触するように上記第２端部ＥＰ２上に配置されてもよい。このような第２コンタクト電極ＣＮＥ２により、それぞれの発光領域ＥＭＡに配置された少なくとも１つの発光ダイオードＬＤの第２端部ＥＰ２が該当発光領域ＥＭＡに配置された第２電極ＥＬＴ２に電気的に接続されることができる。
実施例に応じて、第２コンタクト電極ＣＮＥ２が配置されたそれぞれの発光領域ＥＭＡには第４絶縁膜ＩＮＳ４が配置されてもよい。実施例に応じて、第４絶縁膜ＩＮＳ４は、該当発光領域ＥＭＡに配置された第１及び第２電極ＥＬＴ１、ＥＬＴ２、発光ダイオードＬＤ、及び第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２をカバーするように形成されてもよい。
実施例に応じて、第１～第４絶縁膜ＩＮＳ１～ＩＮＳ４のそれぞれは単一層または多重層からなってもよく、少なくとも１つの無機絶縁材料及び／または有機絶縁材料を含んでもよい。例えば、第１～第４絶縁膜ＩＮＳ１～ＩＮＳ４のそれぞれはＳｉＮｘをはじめとして現在公知の様々な種類の有機／無機絶縁物質を含んでもよく、上記第１～第４絶縁膜ＩＮＳ１～ＩＮＳ４のそれぞれの構成物質は特に限定されない。また、上記第１～第４絶縁膜ＩＮＳ１～ＩＮＳ４は互いに異なる絶縁物質を含むか、または上記第１～第４絶縁膜ＩＮＳ１～ＩＮＳ４のうち少なくとも一部は互いに同じ絶縁物質を含んでもよい。
実施例に応じて、第１及び第２電極ＥＬＴ１、ＥＬＴ２、発光ダイオードＬＤ、第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２、及び第１～第４絶縁膜ＩＮＳ１～ＩＮＳ４などが配置された基板ＳＵＢ上にはオーバーコート層ＯＣが配置されてもよい。例えば、オーバーコート層ＯＣは表示領域ＤＡに全面的に形成され、上記第１及び第２電極ＥＬＴ１、ＥＬＴ２、発光ダイオードＬＤ、及び第１及び第２コンタクト電極ＣＮＥ１、ＣＮＥ２などが配置された基板ＳＵＢの上面をカバーすることができる。実施例に応じて、オーバーコート層ＯＣは、表示素子層ＤＰＬの各構成要素を保護するための少なくとも１層の無機膜及び／または有機膜を含んでもよく、その他にも様々な機能膜などを含むことができ
る。
図９は、発光ダイオードＬＤと第１及び第２隔壁ＰＷ１、ＰＷ２間の距離に応じた視野角の変化を示した断面図である。以下では、図９を図６～図８ｂと結びつけて、本発明の一実施例による発光装置及びこれを含む画素ＰＸＬの視野角改善（拡張）方式を説明する。図９では、発光ダイオードＬＤと第１及び第２隔壁ＰＷ１、ＰＷ２間の距離の変化による光の進行方向に対する相関関係を明確に説明するために屈折効果などは反映しないことにする。
図６～図９を参照すると、それぞれの第１隔壁ＰＷ１が発光ダイオードＬＤの第１端部ＥＰ１に接近するほど、上記第１端部ＥＰ１から放出される光はより上部方向に放出されることができる。例えば、発光ダイオードＬＤの第１端部ＥＰ１から放出される光線が第１１隔壁ＰＷ１１上の第１１電極ＥＬＴ１１に到達する所定の地点を基準として、上記第１１電極ＥＬＴ１１とこれに対向する上記第１端部ＥＰ１の間の距離が約ａ１とし、上記第１１電極ＥＬＴ１１とこれに対向する上記第１端部ＥＰ１の間の高さの差が約ｂ１とすると、該当光線に対する視野角θ１は約ａｒｃｔａｎ（ａ１／ｂ１）に該当する値となる。一方、上記発光ダイオードＬＤの第１端部ＥＰ１から放出される光線が第１２隔壁ＰＷ１２上の第１２電極ＥＬＴ１２に到達する所定の地点を基準として、上記第１２電極ＥＬＴ１２とこれに対向する上記第１端部ＥＰ１の間の距離が約ａ２とし、上記第１２電極ＥＬＴ１２とこれに対向する上記第１端部ＥＰ１の間の高さの差が約ｂ２とすると、該当光線に対する視野角θ２は約ａｒｃｔａｎ（ａ２／ｂ２）に該当する値となる。
即ち、発光ダイオードＬＤの第１端部ＥＰ１とこれに対向する第１隔壁ＰＷ１の間の距離に応じて、上記第１端部ＥＰ１から放出される視野角の範囲が変わる。類似して、発光ダイオードＬＤの第２端部ＥＰ２とこれに対向する第２隔壁ＰＷ２の間の距離に応じて、上記第２端部ＥＰ２から放出される視野角の範囲が変わる。
従って、図６～図７などに示された実施例のように、各画素ＰＸＬの発光領域ＥＭＡを複数の発光領域、例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２に分けて、それぞれの発光領域ＥＭＡごとに第１及び第２隔壁ＰＷ１、ＰＷ２を異なる間隔で配置すると、第１発光領域ＥＭＡ１から放出される光と第２発光領域ＥＭＡ２から放出される光のプロファイルが異なる様相を帯びることができる。
例えば、第１発光領域ＥＭＡ１では、第１発光ダイオードＬＤ１の第１端部ＥＰ１と第１１隔壁ＰＷ１１の間の距離、及び上記第１発光ダイオードＬＤ１の第２端部ＥＰ２と第２１隔壁ＰＷ２１の間の距離がそれぞれ約１μｍになるように第１１及び第２１隔壁ＰＷ１１、ＰＷ２１を第１間隔ｄ１（例えば、およそ第１発光ダイオードＬＤ１の長さに２μｍを足した値）で配置することができる。また、第２発光領域ＥＭＡ２では、第２発光ダイオードＬＤ２の第１端部ＥＰ１と第１２隔壁ＰＷ１２の間の距離、及び上記第２発光ダイオードＬＤ２の第２端部ＥＰ２と第２２隔壁ＰＷ２２の間の距離がそれぞれ約２μｍになるように第１２及び第２２隔壁ＰＷ１２、ＰＷ２２を第２間隔ｄ２（例えば、およそ第２発光ダイオードＬＤ２の長さに４μｍを足した値）で配置することができる。この場合、第１発光ダイオードＬＤ１、特に上記第１発光ダイオードＬＤ１の両端部から放出される光は、表示パネルＰＮＬの正面方向（例えば、高さ方向である第３方向ＤＲ３）により近接した視野角の範囲で放出され、第２発光ダイオードＬＤ２、特に上記第２発光ダイオードＬＤ２の両端部から放出される光は、表示パネルＰＮＬの側面方向により近接した視野角の範囲で放出されることができる。
従って、上述した実施例によると、それぞれの発光装置及びこれを含む画素ＰＸＬから放出される光をより広い視野角範囲に分散して放出することができる。また、それぞれの
発光ダイオードＬＤとこれに隣接する第１及び第２隔壁ＰＷ１、ＰＷ２の間の距離や、１対の第１及び第２隔壁ＰＷ１、ＰＷ２の間の距離などを調整することにより、所望する視野角の範囲に合わせてそれぞれの発光領域ＥＭＡから放出される光のプロファイルを調整することができる。
図１０は本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬの実施例を示した。図１０の実施例において、図６～図９の実施例と類似または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略する。
図１０を参照すると、第１電極ＥＬＴ１は発光領域ＥＭＡごとに分離されて形成されてもよい。例えば、第１発光領域ＥＭＡ１の第１１電極ＥＬＴ１１とこれに接続される第１１接続電極ＣＮＬ１１は、第２発光領域ＥＭＡ２の第１２電極ＥＬＴ１２とこれに接続される第１２接続電極ＣＮＬ１２から分離されることができる。この場合、それぞれの発光領域ＥＭＡごとに第１電極ＥＬＴ１を個別的に駆動することができる。これにより、それぞれの発光領域ＥＭＡは、個別的及び／または独立的に制御されるそれぞれの光源ユニットＬＳＵを構成することができる。
一実施例において、それぞれの画素ＰＸＬは、図５ｄに示したように第１及び第２発光制御トランジスタＥＴ１、ＥＴ２などにより個別的に発光を制御することができる第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２を含んでもよい。実施例に応じて、第１１電極ＥＬＴ１１及び第１１接続電極ＣＮＬ１１は、第１１コンタクトホールＣＨ１１を介して第１発光制御トランジスタＥＴ１に電気的に接続されることができる。この場合、第１発光領域ＥＭＡ１は第１光源ユニットＬＳＵ１を構成することができる。類似して、第１２電極ＥＬＴ１２及び第１２接続電極ＣＮＬ１２は、第１２コンタクトホールＣＨ１２を介して第２発光制御トランジスタＥＴ２に電気的に接続されることができる。この場合、第２発光領域ＥＭＡ２は第２光源ユニットＬＳＵ２を構成することができる。上記実施例によると、第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２のそれぞれの発光有無を容易に制御することにより、所望する視野角の範囲に合わせて画素ＰＸＬから放出される光のプロファイルを容易に調整することができる。
他の実施例において、それぞれの画素ＰＸＬは、図５ｅに示したように第１及び第２画素回路ＰＸＣ１、ＰＸＣ２などにより個別的に駆動できる第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２を含んでもよい。実施例に応じて、第１１電極ＥＬＴ１１及び第１１接続電極ＣＮＬ１１は、第１１コンタクトホールＣＨ１１を介して第１画素回路ＰＸＣ１に電気的に接続されることができる。この場合、第１発光領域ＥＭＡ１は第１サブ画素ＳＰＸ１の第１光源ユニットＬＳＵ１を構成することができる。類似して、第１２電極ＥＬＴ１２及び第１２接続電極ＣＮＬ１２は、第１２コンタクトホールＣＨ１２を介して第２画素回路ＰＸＣ２に電気的に接続されることができる。この場合、第２発光領域ＥＭＡ２は第２サブ画素ＳＰＸ２の第２光源ユニットＬＳＵ２を構成することができる。上記実施例によると、第１及び第２光源ユニットＬＳＵ１、ＬＳＵ２のそれぞれの発光有無及び／またはその輝度を容易に制御することにより、所望する視野角の範囲に合わせて画素ＰＸＬから放出される光のプロファイルをより精密に調整することができる。
図１１は本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬの実施例を示した。図１１の実施例において、図６～図９の実施例と類似または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略する。
図１１を参照すると、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は少なくとも１つの電極及び／または隔壁を共有することができる。例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は互いに重畳する交差領域を含んでもよい。このような第１及び第２発光領域Ｅ
ＭＡ１、ＥＭＡ２は、上記交差領域に配置された第２隔壁ＰＷ２（または、「第２共通隔壁」ともいう）と、上記第２隔壁ＰＷ２上に配置された第２電極ＥＬＴ２（または、「第２共通電極」ともいう）と、第２コンタクト電極ＣＮＥ２（または、「第２共通コンタクト電極」ともいう）と、を共有することができる。
実施例に応じて、第２隔壁ＰＷ２は、第１発光領域ＥＭＡ１において第１１隔壁ＰＷ１１と対を成し、第２発光領域ＥＭＡ２において第１２隔壁ＰＷ１２と対を成してもよい。類似して、第２電極ＥＬＴ２は、第１発光領域ＥＭＡ１において第１１電極ＥＬＴ１１と対を成し、第２発光領域ＥＭＡ２において第１２電極ＥＬＴ１２と対を成してもよい。
上述した実施例でも、第１及び第２隔壁ＰＷ１、ＰＷ２は発光領域ＥＭＡごとに異なる間隔で配置されてもよい。例えば、第１１隔壁ＰＷ１１及び第２隔壁ＰＷ２は第１発光領域ＥＭＡ１において第１間隔ｄ１で配置され、第１２隔壁ＰＷ１２及び第２隔壁ＰＷ２は第２発光領域ＥＭＡ２において上記第１間隔ｄ１より大きい第２間隔ｄ２で配置されてもよい。これにより、それぞれの発光装置、または上記発光装置を含む画素ＰＸＬから放出される光の視野角の範囲を拡張することができる。
図１２～図１６はそれぞれ本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬの異なる実施例を示した。図１２～図１６の実施例において、上述した実施例と類似または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略する。
まず、図１２及び図１３を参照すると、それぞれの画素ＰＸＬは、第２方向ＤＲ２に沿って順に配置された複数の発光領域ＥＭＡ、例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２を含んでもよい。実施例に応じて、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれは、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２において一体に接続されてもよい。例えば、それぞれの第１隔壁ＰＷ１は、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２の境界で切れずに上記第１及び第２発光領域ＥＭＡ１、ＥＭＡ２を包括した発光領域ＥＭＡにおいて第２方向ＤＲ２に沿って延びてもよい。類似して、それぞれの第２隔壁ＰＷ２は、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２の境界で切れずに上記第１及び第２発光領域ＥＭＡ１、ＥＭＡ２を包括した発光領域ＥＭＡにおいて第２方向ＤＲ２に沿って延びてもよい。
このような第１及び第２隔壁ＰＷ１、ＰＷ２は、それぞれの発光領域ＥＭＡごとに異なる間隔で配置されてもよい。例えば、互いに対応する１対の第１及び第２隔壁ＰＷ１、ＰＷ２は、第１発光領域ＥＭＡ１において第１間隔ｄ１分だけ互いに離隔して配置され、第２発光領域ＥＭＡ２においては上記第１間隔ｄ１より広い第２間隔ｄ２分だけ互いに離隔して配置されてもよい。
即ち、本実施例において、第１及び第２隔壁ＰＷ１、ＰＷ２は、第２方向ＤＲ２によるそれぞれの発光領域ＥＭＡ（または、区間）ごとに異なる間隔で配置されてもよい。そのために、それぞれの対を成す第１及び第２隔壁ＰＷ１、ＰＷ２のうち少なくとも１つは、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２の境界で屈曲部を有することができる。例えば、図１２に示したようにそれぞれの第２隔壁ＰＷ２が第１及び第２発光領域ＥＭＡ１、ＥＭＡ２の境界で少なくとも１回折り曲げられてもよい。または、図１３に示したように第１及び第２隔壁ＰＷ１、ＰＷ２の全てが第１及び第２発光領域ＥＭＡ１、ＥＭＡ２の境界で少なくとも１回折り曲げられてもよい。
また、実施例に応じて、屈曲部を有する少なくとも１つの隔壁、例えば、それぞれの第２隔壁ＰＷ２、またはそれぞれの第１及び第２隔壁ＰＷ１、ＰＷ２は、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２の境界で曲線状に折り曲げられた構造を有することができる。こ
のように、屈曲部を有する少なくとも１つの隔壁が曲線状の角（または、コーナー）を有するように折り曲げられると、角張って（例えば、直角に）折り曲げられる比較例に比べて、発光ダイオードＬＤの整列工程時に屈曲部だけに電界が集中する現象を防止することができる。これにより、発光ダイオードＬＤを第１及び第２電極ＥＬＴ１、ＥＬＴ２の間により均一に整列することができる。
一実施例において、互いに対向する１対の第１及び第２隔壁ＰＷ１、ＰＷ２は、少なくとも１つの発光領域ＥＭＡにおいて互いに非対称の構造を有することができる。例えば、図１２の実施例のように、１対の第１及び第２隔壁ＰＷ１、ＰＷ２は互いに非対称の構造を有することができる。また、実施例に応じて、１対の第１及び第２隔壁ＰＷ１、ＰＷ２のうち何れか１つ（例えば、第２隔壁ＰＷ１）だけが屈曲部を有する場合、少なくとも一部の発光領域ＥＭＡにおいて発光ダイオードＬＤのそれぞれの第１端部ＥＰ１と第１隔壁ＰＷ１の間の距離と、上記発光ダイオードＬＤのそれぞれの第２端部ＥＰ２と第２隔壁ＰＷ２の間の距離は異なってもよい。
他の実施例において、互いに対向する１対の第１及び第２隔壁ＰＷ１、ＰＷ２は、画素ＰＸＬの発光領域ＥＭＡの全般において互いに対称的な構造を有することができる。例えば、図１３の実施例のように、１対の第１及び第２隔壁ＰＷ１、ＰＷ２は、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２のそれぞれにおいて互いに対称的な構造を有することができる。即ち、本実施例において、第１及び第２隔壁ＰＷ１、ＰＷ２の形状や、発光ダイオードＬＤ、第１隔壁ＰＷ１及び／または第２隔壁ＰＷ２の間の相互配置関係などは多様に変更されてもよい。
一方、上述した図６～図１１の実施例と図１２及び図１３の実施例では、ある一方向、例えば、第１方向ＤＲ１または第２方向ＤＲ２に沿って各画素ＰＸＬの発光領域ＥＭＡを区画したが、本発明はこれに限定されない。例えば、本発明の他の実施例では、互いに交差する複数の方向に沿って各画素ＰＸＬの発光領域ＥＭＡを区画することもできる。
例えば、図１４に示したようにそれぞれ第１方向ＤＲ１及び第２方向ＤＲ１、ＤＲ２に沿って発光領域ＥＭＡを第１及び第２発光領域ＥＭＡ１、ＥＭＡ２に区画してもよい。実施例に応じて、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は交互に配置されてもよいが、これに限定されない。
一方、実施例に応じて、各画素ＰＸＬの発光領域ＥＭＡは、ある一方向に沿って３つ以上の区間または領域に区画されてもよい。例えば、図１５及び図１６に示したように、第２方向ＤＲ２に沿って複数の第１発光領域ＥＭＡ１とこれらの間に介在された少なくとも１つの第２発光領域ＥＭＡ２を含むように発光領域ＥＭＡを３つ以上の区間または領域に区画することもできる。ここで、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２は、互いに対応する１対の第１及び第２隔壁ＰＷ１、ＰＷ２の間の間隔に基づいて規定されたものであり、例えば、２つの第１発光領域ＥＭＡ１において１対の第１及び第２隔壁ＰＷ１、ＰＷ２は、同様に第１間隔ｄ１分だけ互いに離隔して配置されてもよい。但し、本発明はこれに限定されず、各画素ＰＸＬの発光領域ＥＭＡにおける第１及び第２隔壁ＰＷ１、ＰＷ２の間の間隔は、少なくとも３つの値を有するように可変であってもよい。
例えば、本発明の他の実施例では、図１５及び図１６に示された２つの第１発光領域ＥＭＡ１において１対の第１及び第２隔壁ＰＷ１、ＰＷ２の間の間隔が異なるように設定されてもよい。この場合、各画素ＰＸＬの発光領域ＥＭＡは、それぞれ１つの第１発光領域ＥＭＡ１及び第２発光領域ＥＭＡ２とともに、１対の第１及び第２隔壁ＰＷ１、ＰＷ２が上記第１及び第２発光領域ＥＭＡ１、ＥＭＡ２とは異なる間隔で配置された第３発光領域（不図示）をさらに含んでもよい。即ち、実施例に応じて、各画素ＰＸＬの発光領域ＥＭ
Ａ内における１対の第１及び第２隔壁ＰＷ１、ＰＷ２の間の間隔は、３つ以上の異なる値を有することもできる。
図１７～図１９はそれぞれ本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬの異なる実施例を示した。図１７～図１９の実施例において、上述した実施例と類似または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略する。
図１７～図１９を参照すると、各画素ＰＸＬの発光領域ＥＭＡに配置される第１電極ＥＬＴ１及び第２電極ＥＬＴ２の個数は互いに異なってもよい。また、これにより、上記発光領域ＥＭＡに配置される第１隔壁ＰＷ１及び第２隔壁ＰＷ２の個数は互いに異なることができる。
例えば、それぞれの発光領域ＥＭＡには、複数の第１電極ＥＬＴ１及び第１隔壁ＰＷ１と、単一の第２電極ＥＬＴ２及び第２隔壁ＰＷ２が配置されてもよい。この場合、複数の第１電極ＥＬＴ１が単一の第２電極ＥＬＴ２を共有して対を成し、複数の第１隔壁ＰＷ１が単一の第２隔壁ＰＷ２を共有して対を成すことができる。
上述した実施例でも、第１及び第２隔壁ＰＷ１、ＰＷ２のうち少なくとも１つが少なくとも１つの屈曲部を有するように形成することができる。また、これにより、発光領域ＥＭＡ内において、それぞれの分割領域または区間ごとに１対の第１及び第２隔壁ＰＷ１、ＰＷ２の間の距離が可変であってもよい。即ち、図１７～図１９の実施例では、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれの形状、及び／またはこれらの間の間隔を調整することにより、それぞれの発光領域ＥＭＡを複数の領域、例えば、上述した実施例のように、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２を含む複数の領域に区画することができ、このような領域の区画方式は多様に変更されてもよい。
図２０は本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬの実施例を示した。図２１は本発明の一実施例による発光装置を示した断面図で、一例として、図２０のＩＩ～ＩＩ’線に対応する隔壁（例えば、第２隔壁ＰＷ２）の構造を示した。図２１では、本実施例による隔壁の構造を明確に示すために、図２０のＩＩ～ＩＩ’線に沿った第２隔壁ＰＷ２及び第２電極ＥＬＴ２の断面のみを概略的に示し、その周辺に配置され得る他の構成要素に対する図示は省略する。図２２は第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれの高さに応じた視野角の変化を示した断面図である。図２０～図２２の実施例において、上述した実施例と類似または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略する。
まず、図２０及び図２１を参照すると、第２隔壁ＰＷ２は第１発光領域ＥＭＡ１と第２発光領域ＥＭＡ２において異なる高さであってもよい。例えば、それぞれの第２隔壁ＰＷ２は第１発光領域ＥＭＡ１で第１高さＨ１であり、上記第１発光領域ＥＭＡ１に隣接する第２発光領域ＥＭＡ２では上記第１高さＨ１より低い第２高さＨ２であってもよい。また、第２電極ＥＬＴ２は第２隔壁ＰＷ２に対応する形状であってもよい。例えば、第２電極ＥＬＴ２は第２発光領域ＥＭＡ２に対応する凹部を有することができる。
また、図２１には、図２０のＩＩ～ＩＩ’線に沿った第２隔壁ＰＷ２及び第２電極ＥＬＴ２の断面のみを示したが、実施例に応じて、第１隔壁ＰＷ１及び第２電極ＥＬＴ１も第２隔壁ＰＷ２及び第２電極ＥＬＴ２と実質的に同じ断面構造を有してもよい。例えば、それぞれの第１隔壁ＰＷ１は第１発光領域ＥＭＡ１において第１高さＨ１であり、第２発光領域ＥＭＡ２では上記第１高さＨ１より低い第２高さＨ２であってもよい。また、第１電極ＥＬＴ１は第１隔壁ＰＷ１に対応する形状であってもよい。例えば、第１電極ＥＬＴ１
は第２発光領域ＥＭＡ２に対応する凹部を有することができる。
一方、本発明は、第１及び第２隔壁ＰＷ１、ＰＷ２が必ずしも同じ形状及び／または高さに形成される実施例に限定されない。即ち、第１及び第２隔壁ＰＷ１、ＰＷ２は、実質的に同じ形状及び／または高さであるか、または異なる形状及び／または高さであってもよい。即ち、本発明の一実施例において、第１及び第２隔壁ＰＷ１、ＰＷ２のうち少なくとも１つは発光領域ＥＭＡごとに異なる高さであってもよい。
また、図２０及び図２１には第１及び第２隔壁ＰＷ１、ＰＷ２が発光領域ＥＭＡごとに第１高さＨ１または第２高さＨ２の２つの高さ値を有する実施例を開示したが、本発明はこれに限定されない。例えば、第１及び／または第２隔壁ＰＷ１、ＰＷ２は、各画素ＰＸＬの発光領域ＥＭＡ内で区間または領域ごとに３つ以上の高さ値を有することもできる。
図２２を参照すると、第１及び第２隔壁ＰＷ１、ＰＷ２の高さに応じて、それぞれの発光ダイオードＬＤ、特に、上記発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２から放出される光の進行経路が変わることができる。例えば、第１及び第２隔壁ＰＷ１、ＰＷ２の高さが高くなるほど、上記第１及び第２端部ＥＰ１、ＥＰ２から放出される光は表示パネルＰＮＬの正面方向（例えば、第３方向ＤＲ３）により近接した視野角の範囲で放出されることができる。
従って、上述した実施例のように、各画素ＰＸＬの発光領域ＥＭＡを複数の発光領域、例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２に分けて、第１及び／または第２隔壁ＰＷ１、ＰＷ２をそれぞれの発光領域ＥＭＡごとに異なる高さで形成すると、第１発光領域ＥＭＡ１から放出される光と第２発光領域ＥＭＡ２から放出される光のプロファイルが互いに異なる様相を帯びることができる。これにより、それぞれの発光装置及びこれを含む画素ＰＸＬから放出される光をより広い視野角範囲に分散して放出することができる。また、第１及び／または第２隔壁ＰＷ１、ＰＷ２の高さを調整することにより、所望する視野角の範囲に合わせてそれぞれの発光領域ＥＭＡから放出される光のプロファイルを容易に制御することができる。
図２３は本発明の一実施例による発光装置を示した平面図で、一例として、上記発光装置を含む画素ＰＸＬの実施例を示した。図２４は本発明の一実施例による発光装置を示した断面図で、一例として、図２３のＩＩＩ～ＩＩＩ’線に対応する隔壁（例えば、第２隔壁ＰＷ２）の構造を示した。図２４には、本実施例による隔壁の構造を明確に示すために、図２３のＩＩＩ～ＩＩＩ’線に沿った第２隔壁ＰＷ２及び第２電極ＥＬＴ２の断面のみを概略的に示した。図２５は第１及び第２隔壁ＰＷ１、ＰＷ２の有無による視野角の変化を示した断面図である。図２３～図２５の実施例において、図２０～図２２の実施例と類似または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略する。
まず、図２３及び図２４を参照すると、第１及び第２隔壁ＰＷ１、ＰＷ２は、各画素ＰＸＬの発光領域ＥＭＡにおいて不連続的なパターンを有することができる。例えば、第１及び第２隔壁ＰＷ１、ＰＷ２は、第１発光領域ＥＭＡ１において所定の方向、例えば、第２方向ＤＲ２に沿って連続的に延びたパターンを有してそれぞれの第１発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２と対向するように配置されてもよい。上記第１及び第２隔壁ＰＷ１、ＰＷ２は、第２発光領域ＥＭＡ２では不連続的に切れたパターンを有して少なくとも１つの第２発光ダイオードＬＤ２の第１及び第２端部ＥＰ１、ＥＰ２を露出することができる。
一方、図２３及び図２４の実施例では、第１及び第２隔壁ＰＷ１、ＰＷ２の全てを不連続的なパターンで構成したが、本発明はこれに限定されない。例えば、他の実施例では、
第１及び第２隔壁ＰＷ１、ＰＷ２のうち一部の隔壁のみが不連続的なパターンを有することもできる。
また、図２３及び図２４の実施例では、第１及び第２隔壁ＰＷ１、ＰＷ２を同じ区間、例えば、同様に第２発光領域ＥＭＡ２において不連続的なパターンで構成したが、本発明はこれに限定されない。例えば、他の実施例では、第１隔壁ＰＷ１とこれに対向する第２隔壁ＰＷ２が異なる区間または領域で不連続的なパターンで除去されてもよい。
図２５を参照すると、それぞれの発光ダイオードＬＤに対し、上記発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２に対向する第１及び第２隔壁ＰＷ１、ＰＷ２を選択的に除去することにより、上記発光ダイオードＬＤから放出される光の進行経路を制御することができる。例えば、上記発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２に対向するように第１及び第２隔壁ＰＷ１、ＰＷ２を配置すると、側面方向への視野角が制限されることができる。一方、上記発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰ２の周辺から第１及び第２隔壁ＰＷ１、ＰＷ２を除去すると、上記発光ダイオードＬＤから放出される光の視野角が約９０°の範囲まで拡張できるようになる。
図２６には本発明の一実施例による発光装置と比較例の発光装置から放出される光のプロファイルを示した。一例として、図２６は上述した実施例のうち少なくとも１つを適用した発光装置から放出される光のプロファイルを、第１及び第２隔壁ＰＷ１、ＰＷ２が均一な間隔及び高さを有する比較例の発光装置から放出される光のプロファイルと比較した結果を概略的に示した。
図２６を上述した実施例と結びつけて本発明の効果を説明すると、本発明の実施例では、それぞれの発光装置またはこれを含む画素ＰＸＬの発光領域ＥＭＡを複数の発光領域（例えば、第１及び第２発光領域ＥＭＡ１、ＥＭＡ２）に区分し、それぞれの発光領域ＥＭＡごとに第１及び第２隔壁ＰＷ１、ＰＷ２の構造を差等的に構成または設計する。これにより、画素ＰＸＬ（または、これに対応する発光装置）及びこれを含む表示装置の視野角の範囲を拡張することができる。
具体的には、上述したそれぞれの実施例は個別的に適用されるか、または少なくとも２つの実施例が複合的に適用されることができる。例えば、上述した実施例のうち少なくとも１つを適用して第１及び第２隔壁ＰＷ１、ＰＷ２の間の間隔、第１及び第２隔壁ＰＷ１、ＰＷ２のそれぞれの高さ及び形状のうち少なくとも１つをそれぞれの発光領域ＥＭＡごとに差等的に適用することができる。これにより、それぞれの発光装置または画素ＰＸＬに備えられた発光ダイオードＬＤ（特に、上記発光ダイオードＬＤの第１及び第２端部ＥＰ１、ＥＰＴ２）から放出される光をより広い視野角範囲（例えば、最大±９０°の範囲）に分散して放出することができる。
本発明の技術思想は上述した実施例に基づいて具体的に記述されたが、上記実施例はその説明のためのものであり、制限するためのものではないことに注意すべきである。また、本発明の技術分野の通常の知識を有する者であれば、本発明の技術思想の範囲内で様々な変形例が可能であることが理解できるだろう。
本発明の範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。また、特許請求の範囲の意味及び範囲、そしてその均等概念から導出される全ての変更または変形された形態は本発明の範囲に含まれると解釈すべきである。

Claims (1)

  1. 第１発光ダイオードを含む第１発光領域と、
    第２発光ダイオードを含む第２発光領域と、
    前記第１発光領域及び前記第２発光領域に対向するように配置された少なくとも１対の第１隔壁及び第２隔壁と、
    前記第１隔壁をカバーするように前記第１隔壁上に配置され、前記第１及び第２発光ダイオードのうち少なくとも１つの第１端部に電気的に接続される少なくとも１つの第１電極と、
    前記第２隔壁をカバーするように前記第２隔壁上に配置され、前記第１及び第２発光ダイオードのうち少なくとも１つの第２端部に電気的に接続される少なくとも１つの第２電極と、を含み、
    前記少なくとも１対の第１隔壁及び第２隔壁は、前記第１発光領域において前記第２発光領域とは異なる構造を有し、
    前記少なくとも１対の第１隔壁及び第２隔壁は、前記第１発光領域及び前記第２発光領域のそれぞれにおいて、互いに第１方向に離隔するように配置され、
    前記第１隔壁及び前記第２隔壁のそれぞれは、前記第１方向と交差する第２方向に沿って延びており、
    前記少なくとも１対の第１隔壁及び第２隔壁は、
    前記第１発光領域で第１間隔分だけ互いに離隔して配置され、
    前記第２発光領域で前記第１間隔より広い第２間隔分だけ互いに離隔して配置されることを特徴とする発光装置。
JP2023062082A 2018-09-19 2023-04-06 発光装置及びこれを備える表示装置 Active JP7538281B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180112459A KR102663635B1 (ko) 2018-09-19 2018-09-19 발광 장치 및 이를 구비하는 표시 장치
KR10-2018-0112459 2018-09-19
JP2021513800A JP7260632B2 (ja) 2018-09-19 2019-03-19 発光装置及びこれを備える表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021513800A Division JP7260632B2 (ja) 2018-09-19 2019-03-19 発光装置及びこれを備える表示装置

Publications (2)

Publication Number Publication Date
JP2023098961A true JP2023098961A (ja) 2023-07-11
JP7538281B2 JP7538281B2 (ja) 2024-08-21

Family

ID=69887379

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021513800A Active JP7260632B2 (ja) 2018-09-19 2019-03-19 発光装置及びこれを備える表示装置
JP2023062082A Active JP7538281B2 (ja) 2018-09-19 2023-04-06 発光装置及びこれを備える表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021513800A Active JP7260632B2 (ja) 2018-09-19 2019-03-19 発光装置及びこれを備える表示装置

Country Status (6)

Country Link
US (1) US12009383B2 (ja)
EP (1) EP3855491A4 (ja)
JP (2) JP7260632B2 (ja)
KR (2) KR102663635B1 (ja)
CN (1) CN112703595B (ja)
WO (1) WO2020059987A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210090338A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
US20230223383A1 (en) * 2020-06-01 2023-07-13 Lg Electronics Inc. Display device manufacturing substrate, and method for manufacturing display device by using same
KR20220007818A (ko) 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
JP7389363B2 (ja) * 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744029Y2 (ja) * 1990-12-28 1995-10-09 株式会社小糸製作所 Ｌｅｄモジュール
JP3065258B2 (ja) 1996-09-30 2000-07-17 日亜化学工業株式会社 発光装置及びそれを用いた表示装置
KR20030024076A (ko) * 2001-09-15 2003-03-26 씨엘디 주식회사 유기 전계 발광 소자 및 그의 제조 방법
JP4575650B2 (ja) * 2003-05-27 2010-11-04 名古屋電機工業株式会社 Ｌｅｄを用いた表示ユニット
US20060125716A1 (en) * 2004-12-10 2006-06-15 Wong Lye Y Light-emitting diode display with compartment
JP4411288B2 (ja) * 2005-03-23 2010-02-10 キヤノン株式会社 表示装置
JP4381428B2 (ja) 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP5360994B2 (ja) * 2009-11-10 2013-12-04 パナソニック株式会社 照明器具
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
WO2011111516A1 (ja) 2010-03-12 2011-09-15 シャープ株式会社 発光装置の製造方法、発光装置、照明装置、バックライト、液晶パネル、表示装置、表示装置の製造方法、表示装置の駆動方法および液晶表示装置
JP2011211047A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
KR101133160B1 (ko) * 2010-04-30 2012-04-06 엘코라이팅 주식회사 Ｃｏｂ 타입의 램프용 ｌｅｄ 팩키지
KR101275810B1 (ko) 2012-01-20 2013-06-18 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2015005655A1 (ko) 2013-07-09 2015-01-15 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR101628345B1 (ko) 2014-07-08 2016-06-09 피에스아이 주식회사 초소형 led 전극어셈블리의 제조방법
GB201418810D0 (en) 2014-10-22 2014-12-03 Infiniled Ltd Display
KR101713818B1 (ko) 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR102465382B1 (ko) 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
CN108369787B (zh) * 2015-12-11 2021-02-09 株式会社半导体能源研究所 显示装置
KR101730977B1 (ko) 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR102148313B1 (ko) * 2016-03-15 2020-08-26 후아웨이 테크놀러지 컴퍼니 리미티드 프라이버시 필름 필터, 디스플레이 디바이스, 및 디바이스 및 이것을 위한 제조 방법
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
CN113436546B (zh) * 2016-07-11 2023-05-30 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180060816A (ko) * 2016-11-29 2018-06-07 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 표시 장치
US10790330B2 (en) 2016-11-24 2020-09-29 Lg Innotek Co., Ltd. Semiconductor device and display device comprising same
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR101711187B1 (ko) 2017-01-20 2017-03-06 피에스아이 주식회사 초소형 led 전극어셈블리
KR102559514B1 (ko) 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102600602B1 (ko) 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치

Also Published As

Publication number Publication date
JP2021536040A (ja) 2021-12-23
EP3855491A4 (en) 2022-06-22
WO2020059987A1 (ko) 2020-03-26
JP7538281B2 (ja) 2024-08-21
JP7260632B2 (ja) 2023-04-18
US20220028923A1 (en) 2022-01-27
KR20240072104A (ko) 2024-05-23
US12009383B2 (en) 2024-06-11
KR102663635B1 (ko) 2024-05-14
EP3855491A1 (en) 2021-07-28
KR20200033379A (ko) 2020-03-30
CN112703595B (zh) 2024-08-23
CN112703595A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
KR102471241B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
JP7260632B2 (ja) 発光装置及びこれを備える表示装置
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102668637B1 (ko) 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
JP7148716B2 (ja) 発光装置、その製造方法、及びこれを備えた表示装置
KR20200006208A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
KR102669161B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
EP3843142A1 (en) Light-emitting device, manufacturing method thereof, and display device having same
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20200088959A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20200038389A (ko) 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240808

R150 Certificate of patent or registration of utility model

Ref document number: 7538281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150