CN113169206A - 发光器件和具有该发光器件的显示装置 - Google Patents

发光器件和具有该发光器件的显示装置 Download PDF

Info

Publication number
CN113169206A
CN113169206A CN201980077016.3A CN201980077016A CN113169206A CN 113169206 A CN113169206 A CN 113169206A CN 201980077016 A CN201980077016 A CN 201980077016A CN 113169206 A CN113169206 A CN 113169206A
Authority
CN
China
Prior art keywords
light emitting
electrode
emitting diode
disposed
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980077016.3A
Other languages
English (en)
Inventor
任铉德
姜锺赫
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113169206A publication Critical patent/CN113169206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的一个实施例的发光器件包括：发光区域；绝缘图案，布置在发光区域中，并且包括至少一个凹陷部和包围凹陷部的突起部；第一电极，布置在绝缘图案上，并且与凹陷部的第一区域和与第一区域相邻的突起部叠置；第二电极，布置在绝缘图案上以在第一方向上与第一电极分开预定距离，并且与凹陷部的第二区域和与第二区域相邻的突起部叠置；以及发光二极管，布置在凹陷部的内部，并且电连接在第一电极与第二电极之间。

Description

发光器件和具有该发光器件的显示装置
技术领域
本公开的各种实施例涉及一种发光器件和一种包括该发光器件的显示装置。
背景技术
最近，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光二极管和使用该发光二极管制造发光器件的技术。例如，已经开发了一种制造具有与范围从纳米级到微米级对应的小尺寸的超小型发光二极管并使用该超小型发光二极管形成发光器件的光源的技术。这种发光器件可以设置在诸如显示装置和照明装置的各种电子装置中。
发明内容
技术问题
本公开的各种实施例涉及一种包括发光二极管的发光器件和一种包括该发光器件的显示装置。
技术方案
根据本公开的发光器件可以包括：发光区域；绝缘图案，设置在发光区域中，并且包括至少一个凹陷和被构造为包围凹陷的突起；第一电极，设置在绝缘图案上，并且被构造为与凹陷的第一区域和在第一区域的外围中的突起叠置；第二电极，设置在绝缘图案上并在第一方向上与第一电极间隔开预定距离，并且被构造为与凹陷的第二区域和在第二区域的外围中的突起叠置；以及发光二极管，设置在凹陷中，并且电连接在第一电极与第二电极之间。
在实施例中，凹陷可以在其与突起相邻的周边区域中包括具有在预定角度范围内的倾斜度的倾斜表面。
在实施例中，第一电极和第二电极中的每个可以包括弯曲部，弯曲部在倾斜表面的上端和下端中的每个上具有弯曲形状。
在实施例中，凹陷在平面图中可以具有圆形形状、椭圆形形状、多边形形状或它们的组合。
在实施例中，凹陷可以包括开口。
在实施例中，凹陷在第一方向上可以具有比发光二极管的长度大的宽度。
在实施例中，凹陷可以在第一方向上和与第一方向垂直的第二方向上具有相同的宽度。
在实施例中，发光二极管可以包括棒型发光二极管，棒型发光二极管包括在纵向方向上设置在其相对端上的第一端和第二端。
在实施例中，发光器件还可以包括：第一接触电极，设置在发光二极管的第一端和第一电极的一个区域上，并且被构造为使第一端电连接到第一电极；以及第二接触电极，设置在发光二极管的第二端和第二电极的一个区域上，并且被构造为使第二端电连接到第二电极。
在实施例中，发光器件还可以包括第一绝缘层，第一绝缘层置于发光二极管与第一电极和第二电极之间，并且被构造为暴露第一电极和第二电极中的每个的所述一个区域。
在实施例中，发光器件还可以包括反射电极，反射电极在与发光二极管相邻的位置处设置在第一绝缘层上，并且包括与发光二极管对应的开口。
在实施例中，第一电极和第二电极中的每个可以在与第一方向相交的第二方向上延伸，并且反射电极可以包括至少一个第一方向图案，第一方向图案在第一方向上延伸以与第一电极和第二电极相交。
在实施例中，绝缘层图案可以包括以预定间隔分散的多个凹陷。至少一个发光二极管可以设置在所述多个凹陷中的每个中。
根据本公开的实施例的显示装置可以包括：显示区域；以及像素，设置在显示区域中。像素可以包括：绝缘图案，设置在每个发光区域中，并且包括至少一个凹陷和被构造为包围凹陷的突起；第一电极，设置在绝缘图案上，并且被构造为与凹陷的第一区域和在第一区域的外围中的突起叠置；第二电极，设置在绝缘图案上并在第一方向上与第一电极间隔开预定距离，并且被构造为与凹陷的第二区域和在第二区域的外围中的突起叠置；以及发光二极管，设置在凹陷中，并且电连接在第一电极与第二电极之间。
在实施例中，凹陷可以在其与突起相邻的周边区域中包括具有在预定角度范围内的倾斜度的倾斜表面。第一电极和第二电极中的每个可以包括弯曲部，弯曲部在倾斜表面的上端和下端中的每个上具有弯曲形状。
在实施例中，凹陷在平面图中可以具有圆形形状、椭圆形形状、多边形形状或它们的组合。
在实施例中，凹陷可以包括开口。
在实施例中，凹陷在第一方向上可以具有比发光二极管的长度大的宽度。
在实施例中，像素可以包括以下中的至少一者：第一绝缘层，置于发光二极管与第一电极和第二电极之间，并且包括被形成为暴露第一电极和第二电极中的每个的一个区域的开口；以及反射电极，在与发光二极管相邻的位置处设置在第一绝缘层上，并且包括与发光二极管对应的开口。
在实施例中，绝缘图案可以包括在发光区域中以预定间隔分散的多个凹陷。至少一个发光二极管可以设置在所述多个凹陷中的每个中。
有益效果
在根据本公开的各种实施例的发光器件和包括该发光器件的显示装置中，可以提高从每个发光区域发射的光的效率，并且可以提高发光二极管的对准的程度。
附图说明
图1a和图1b分别是示出根据本公开的实施例的发光二极管的透视图和剖视图。
图2a和图2b分别是示出根据本公开的实施例的发光二极管的透视图和剖视图。
图3a和图3b分别是示出根据本公开的实施例的发光二极管的透视图和剖视图。
图4是示出根据本公开的实施例的显示装置的平面图。
图5a至图5c均为示出根据本公开的实施例的发光器件的电路图，并且例如示出了包括发光器件的有源像素的不同实施例。
图6a和图6b均为示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元的像素的不同实施例。
图7是示出根据图6a和图6b的实施例的绝缘图案的平面图。
图8a和图8b均为示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图6b的线I-I’对应的剖面的不同实施例。
图9是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图6b的线II-II’对应的剖面的实施例。
图10是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图6b的线III-III’对应的剖面的实施例。
图11是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元的像素的实施例。
图12是示出根据图11的实施例的绝缘图案的平面图。
图13a和图13b均为示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图11的线IV-IV’对应的剖面的不同实施例。
图14是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图11的线V-V’对应的剖面的实施例。
图15是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图11的线VI-VI’对应的剖面的实施例。
图16是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元的像素的实施例。
图17是示出根据图16的实施例的绝缘图案的平面图。
图18是示出根据本公开的实施例的发光器件的平面图，并且例如示出了与图16和图17的绝缘图案有关的修改。
图19是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元的像素的实施例。
图20是示出根据图19的实施例的绝缘图案的平面图。
图21是示出根据本公开的实施例的发光器件的平面图，并且例如示出了与图19和图20的绝缘图案有关的修改。
图22是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元的像素的实施例。
图23是示出根据图22的实施例的反射电极的平面图。
图24是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图22的线VII-VII’对应的剖面的实施例。
具体实施方式
由于本公开的实施例可以以许多不同的形式进行各种修改，所以现在将详细地参照本公开的各种实施例，在附图中示出并在下面描述了本公开的具体示例。然而，本公开不限于以下实施例，并且可以以各种形式修改。
可以省略与附图中的本公开的特征不直接相关的一些元件，以清楚地解释本公开。此外，可以略微夸大附图中的一些元件的尺寸、比例等。应当注意的是，在整个附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的说明。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语限制。还将理解的是，当在本公开中使用术语“包括”、“包含”、“具有”等时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，当第一组件或部件设置在第二组件或部件上时，所述第一组件或部件不仅可以直接在所述第二组件或部件上，而且第三组件或部件可以介于所述第一组件或部件与所述第二组件或部件之间。此外，在以下描述中使用的术语“位置”、“方向”等以相对术语限定，并且应当注意的是，它们可以根据视角或方向改变为相反的位置或方向。
参照附图描述本公开的实施例和所需细节以详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外，只要在句中没有具体提及，单数形式就可以包括复数形式。
图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开的实施例的发光二极管LD的透视图和剖视图。尽管图1a至图3b示出了圆柱形棒型发光二极管LD，但是根据本公开的发光二极管LD的类型和/或形状不限于此。
参照图1a和图1b，根据本公开的实施例的发光二极管LD可以包括第一导电型半导体层(也称为“第一半导体层”)11、第二导电型半导体层(也称为“第二半导体层”)13和置于第一导电型半导体层11与第二导电型半导体层13之间的活性层12。例如，发光二极管LD可以由通过依次堆叠第一导电型半导体层11、活性层12和第二导电型半导体层13而形成的堆叠体构成。
在实施例中，发光二极管LD可以以在一个方向上延伸的棒的形式设置。如果发光二极管LD延伸所沿的方向被限定为纵向方向L，则发光二极管LD可以具有关于纵向方向L的第一端和第二端。
在实施例中，第一导电型半导体层11和第二导电型半导体层13中的一个可以设置在发光二极管LD的第一端上，第一导电型半导体层11和第二导电型半导体层13中的另一个可以设置在发光二极管LD的第二端上。
在实施例中，发光二极管LD可以是以棒的形式制造的棒型发光二极管。在本公开中，术语“棒型”包括在纵向上延伸的诸如圆柱形和棱柱形的棒状形状和条状形状(即，具有大于1的长宽比)，并且其剖面形状不限于特定形状。例如，发光二极管LD的长度L可以比其直径D(或其剖面的宽度)大。
在实施例中，发光二极管LD可以具有与范围从纳米级尺寸到微米级尺寸对应的小尺寸，例如，在纳米级至微米级的范围内的直径D和/或长度L。然而，在本公开中，发光二极管LD的尺寸不限于此。例如，发光二极管LD的尺寸可以根据各自采用使用发光二极管LD的发光器件作为光源的各种装置(例如，显示装置)的设计条件而以各种方式改变。
第一导电型半导体层11可以包括例如至少一个n型半导体层。例如，第一导电型半导体层11可以包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，用于形成第一导电型半导体层11的材料不限于此，第一导电型半导体层11可以由各种其他材料形成。
活性层12可以设置在第一导电型半导体层11上，并且具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12之上和/或下面。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，并且可以使用各种其他材料来形成活性层12。
如果将预定电压或更高电压的电场施加到发光二极管LD的相对端，则发光二极管LD通过活性层12中的电子-空穴对的组合来发射光。由于可以基于前述原理来控制发光二极管LD的发光，因此发光二极管LD可以用作各种发光器件以及显示装置的像素的光源。
第二导电型半导体层13可以设置在活性层12上，并且包括与第一导电型半导体层11的类型不同的类型的半导体层。例如，第二导电型半导体层13可以包括至少一个p型半导体层。例如，第二导电型半导体层13可以包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二导电型半导体层13的材料不限于此，并且第二导电型半导体层13可以由各种其他材料形成。
在实施例中，发光二极管LD还可以包括设置在发光二极管LD的表面上的绝缘膜INF。在实施例中，绝缘膜INF可以形成在发光二极管LD的表面上，以包围至少活性层12的外周表面。另外，绝缘膜INF还可以包围第一导电型半导体层11和第二导电型半导体层13中的每个的区域。这里，绝缘膜INF可以允许发光二极管LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露发光二极管LD的相对于纵向方向(L)设置在相应相对端上的第一导电型半导体层11和第二导电型半导体层13中的每个的一端，例如，可以暴露圆柱体的两个底表面(在图1a和图1b中，发光二极管LD的顶表面和底表面)而不是覆盖两个底表面。
在实施例中，绝缘膜INF可以包括SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料，但不限于此。换言之，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施例中，发光二极管LD还可以包括除第一导电型半导体层11、活性层12、第二导电型半导体层13和/或绝缘膜INF之外的附加的组件。例如，发光二极管LD还可以包括至少一个荧光层、至少一个活性层、至少一个半导体层以及/或者设置在第一导电型半导体层11、活性层12和/或第二导电型半导体层13的一端上的至少一个电极层。
例如，如图2a和图2b中所示，发光二极管LD还可以包括设置在第二导电型半导体层13的一端上的至少一个电极层14。在实施例中，如图3a和图3b中所示，发光二极管LD还可以包括设置在第一导电型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但不限于此。此外，电极层14和15中的每个可以包括金属或金属氧化物。例如，Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO、其氧化物或合金可以单独使用或彼此组合使用。在实施例中，电极层14和15可以是基本透明或半透明的。因此，从发光二极管LD产生的光可以在穿过电极层14和15之后从发光二极管LD发射出。
在实施例中，绝缘膜INF可以至少部分地包围电极层14和15的外周表面，或者可以不包围外周表面。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为允许发光二极管LD的具有不同极性的相对端暴露，例如，允许电极层14和15中的每个的至少一个区域暴露。可选地，在实施例中，可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光二极管LD的表面上(具体地，设置在活性层12的表面上)，则可以防止活性层12与未示出的至少一个电极(例如，连接到发光二极管LD的相对端的接触电极中的至少一个接触电极)短路。因此，可以确保发光二极管LD的电稳定性。
此外，由于形成在发光二极管LD的表面上的绝缘膜INF，可以使发光二极管LD的表面上的缺陷的发生最小化，从而可以改善发光二极管LD的寿命和效率。另外，如果绝缘膜INF形成在每个发光二极管LD上，则即使当多个发光二极管LD被设置为彼此相邻时，也可以防止发光二极管LD不期望地短路。
在本公开的实施例中，可以通过表面处理工艺来制造发光二极管LD。例如，可以对每个发光二极管LD进行表面处理，使得当多个发光二极管LD与流体溶液混合然后供应到每个发光区域(例如，每个像素的发光区域)时，发光二极管LD可以均匀地分散而非不均匀地聚集在溶液中。例如，发光二极管LD的表面可以涂覆有预定材料。
包括上述发光二极管LD的发光器件可以用于包括需要光源的显示装置的各种装置中。例如，至少一个超小型发光二极管LD(例如，各自具有范围从纳米级到微米级的尺寸的多个超小型发光二极管LD)可以设置在显示面板的每个像素区域中，以形成对应像素的光源(或光源单元)。此外，根据本公开的发光二极管LD的应用领域不限于显示装置。例如，发光二极管LD还可以用在需要光源的诸如照明装置的各种装置中。
图4是示出根据本公开的实施例的显示装置的平面图。在实施例中，图4示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为可以使用参照图1a至图3b描述的发光二极管LD作为光源的装置的示例。例如，显示面板PNL的像素PXL均可以包括发光器件。发光器件可以包括至少一个发光二极管LD。
为了说明的目的，图4集中于显示区域DA简单地示出了根据实施例的显示面板PNL的结构。在一些实施例中，尽管未示出，但是可以在显示面板PNL上进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参照图4，根据本公开的实施例的显示面板PNL可以包括基体层BSL和设置在基体层BSL上的多个像素PXL。详细地，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和形成在除显示区域DA之外的预定区域中的非显示区域NDA。像素PXL可以在基体层BSL上设置在显示区域DA中。
在实施例中，显示区域DA可以设置在显示面板PNL的中心区域中，非显示区域NDA可以以包围显示区域DA的方式设置在显示面板PNL的周边区域中。显示区域DA和非显示区域NDA的位置不限于此，其位置可以改变。
基体层BSL可以形成显示面板PNL的基体。在实施例中，基体层BSL可以是刚性或柔性的基底或膜，并且其材料或性质没有具体限制。例如，基体层BSL可以是由玻璃或强化玻璃制成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一个绝缘层，并且其材料和/或性质没有具体限制。
此外，基体层BSL可以是透明的，但本公开不限于此。例如，基体层BSL可以是透明基体、半透明基体、不透明基体或反射基体。
基体层BSL上的一个区域被限定为其中设置有像素PXL的显示区域DA，而其另一个区域被限定为非显示区域NDA。例如，基体层BSL可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中形成有相应像素PXL的多个像素区域，非显示区域NDA设置在显示区域DA周围。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
在实施例中，像素PXL可以分布和布置在显示区域DA中。在实施例中，像素PXL可以以条纹或
Figure BDA0003078147170000091
布置结构布置在显示区域DA中。然而，本公开不限于此。例如，像素PXL可以以各种已知的布置方式布置在显示区域DA中。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或电力电压(例如，第一电力电压和第二电力电压)驱动的至少一个光源，例如，根据图1a至图3b的实施例中的任何一个的发光二极管LD。例如，每个像素PXL可以包括具有范围从纳米级到微米级的小尺寸的至少一个发光二极管LD。例如，每个像素PXL可以包括并联连接在像素电极和/或电力线之间的多个棒型发光二极管。多个棒型发光二极管可以形成每个像素PXL的发光器件(例如，每个像素PXL的光源或光源单元)。
在实施例中，每个像素PXL可以由有源像素形成。然而，能够应用于根据本公开的显示装置的像素PXL的类型、结构和/或驱动方案不受具体限制。例如，每个像素PXL可以具有与各种公知的无源发光显示装置或有源发光显示装置的像素的结构相同的结构。
图5a至图5c是示出根据本公开的实施例的发光器件的电路图，并且例如示出了包括发光器件的有源像素PXL的不同实施例。在实施例中，图5a至图5c中所示的每个像素PXL可以是设置在图4的显示面板PNL中的像素PXL中的任何一个。像素PXL可以具有基本相同或相似的结构。
参照图5a，根据本公开的实施例的像素PXL可以包括被构造为产生具有与数据信号对应的亮度的光的光源单元LSU和被构造为驱动光源单元LSU的像素电路PXC。光源单元LSU可以形成根据本公开的实施例的发光器件。
在实施例中，光源单元LSU可以包括电连接在第一电源VDD与第二电源VSS之间的多个发光二极管LD。在实施例中，发光二极管LD可以彼此并联连接，但本公开不限于此。例如，在实施例中，多个发光二极管LD可以以串联/并联组合的结构连接在第一电源VDD与第二电源VSS之间。
在实施例中，第一电源VDD和第二电源VSS可以具有不同的电位，以使发光二极管LD能够发射光。例如，第一电源VDD可以被设置为高电位电源，第二电源VSS可以被设置为低电位电源。这里，至少在像素PXL的发光时段期间，第一电源VDD与第二电源VSS之间的电位差可以被设置为发光二极管LD的阈值电压或更大。
尽管图5a示出了其中形成每个像素PXL的光源单元LSU的发光二极管LD在第一电源VDD与第二电源VSS之间在同一方向上(例如，在前向方向上)彼此并联连接的实施例，但本公开不限于此。例如，在实施例中，一些发光二极管LD可以在第一电源VDD与第二电源VSS之间在第一方向(例如，前向方向)上彼此连接，而其他发光二极管LD可以在第二方向(例如，反向方向)上彼此连接。可选地，在实施例中，至少一个像素PXL可以仅包括单个发光二极管LD(例如，在第一电源VDD与第二电源VSS之间在前向方向上连接的单个有效发光二极管)。
在实施例中，形成每个光源单元LSU的发光二极管LD的第一端可以通过光源单元LSU的第一电极(也称为“第一像素电极”或“第一对准电极”)共同连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光二极管LD的第二端可以通过光源单元LSU的第二电极(也称为“第二像素电极”或“第二对准电极”)和第二电力线PL2共同连接到第二电源VSS。
每个光源单元LSU可以发射具有与通过对应的像素电路PXC供应到其的驱动电流对应的亮度的光。因此，可以在显示区域DA中显示预定图像。
像素电路PXC可以连接到对应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)上，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施例中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管(也称为“驱动晶体管”)T1连接在第一电源VDD与光源单元LSU的第一电极之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。
第二晶体管(也称为“开关晶体管”)T2可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通，以使第一节点N1电连接到数据线Dj。
在每个帧周期期间，对应帧的数据信号被供应到数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。因此，与数据信号对应的电压充入到存储电容器Cst。
存储电容器Cst的一个电极连接到第一电源VDD，存储电容器Cst的另一电极连接到第一节点N1。存储电容器Cst可以在每个帧周期期间充入与将要供应到第一节点N1的数据信号对应的电压。
尽管在图5a中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但本公开不限于此。换言之，第一晶体管T1和第二晶体管T2中的任何一者可以变为N型晶体管。
例如，如图5b中所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。除了一些电路元件的连接位置根据晶体管的类型的改变而改变的事实之外，图5b中所示的像素PXL的构造和操作与图5a的像素PXL的构造和操作基本相似。因此，将省略图5b的像素PXL的详细描述。
像素电路PXC的结构不限于图5a和图5b中所示的实施例。换言之，像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案操作的公知的像素电路形成。例如，像素电路PXC可以以与图5c中所示的实施例的方式相同的方式来构造。
参照图5c，像素电路PXC不仅可以连接到对应水平行的扫描线Si，而且可以连接到至少一条其他扫描线(或控制线)。例如，设置在显示区域DA的第i行中的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到第三电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD与光源单元LSU的第一电极之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的一个电极之间。第二晶体管T2的栅电极连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时，第二晶体管T2可以导通，以使数据线Dj电连接到第一晶体管T1的所述一个电极。因此，如果第二晶体管T2导通，则从数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极与第一节点N1之间。第三晶体管T3的栅电极连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时，第三晶体管T3可以导通，以使第一晶体管T1以二极管形式的电连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。这里，初始化电源Vint的电压可以为数据信号的最小电压或更小。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在栅极截止电压(例如，高电压)的发射控制信号供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第六晶体管T6连接在第一晶体管T1与光源单元LSU的第一电极之间。第六晶体管T6的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6可以在栅极截止电压的发射控制信号供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第七晶体管T7连接在光源单元LSU的第一电极与初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级的扫描线中的任何一条，例如，连接到第i+1扫描线Si+1。当栅极导通电压的扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以供应到光源单元LSU的第一电极。
存储电容器Cst可以连接在第一电源VDD与第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压。
尽管在图5c中包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成，但本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以变为N型晶体管。
可以应用于本公开的像素PXL的结构不限于图5a至图5c中所示的实施例，并且每个像素PXL可以具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案操作的公知的像素电路形成。在本公开的实施例中，每个像素PXL可以被构造在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且光源单元LSU的第一像素电极和第二像素电极中的每个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图6a和图6b均为示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元LSU的像素PXL的不同实施例。在实施例中，像素PXL可以是图4至图5c中所示的任何一个像素PXL，但本公开不限于此。图7是示出根据图6a和图6b的实施例的绝缘图案INP的平面图。
尽管为了说明的目的，图6a和图6b仅示出了其上设置有光源单元LSU的显示元件层，但是每个像素PXL还可以选择性地包括被构造为控制光源单元LSU的电路元件(例如，用于形成图5a至图5c的像素电路PXC的至少一个电路元件)。此外，在实施例中，图6a和图6b示出了其中光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施例，但本公开不限于此。例如，在本公开的实施例中，设置在发光器件中的第一电极ELT1和第二电极ELT2中的至少一个可以在不穿过接触孔和/或中间线的情况下直接连接到预定电力线和/或信号线。
参照图6a至图7，根据本公开的实施例的发光器件和包括发光器件的像素PXL可以包括预定的发光区域EMA、设置在发光区域EMA中的至少一个第一电极ELT1和至少一个第二电极ELT2以及连接在第一电极ELT1与第二电极ELT2之间的至少一个发光二极管LD。例如，像素PXL可以包括在第一电极ELT1与第二电极ELT2之间彼此串联和/或并联连接的多个发光二极管LD。此外，像素PXL还可以包括设置在发光区域EMA中并且被设置为与第一电极ELT1和第二电极ELT2叠置的绝缘图案INP。在实施例中，绝缘图案INP可以设置在第一电极ELT1和第二电极ELT2以及发光二极管LD下面。
另外，像素PXL还可以选择性地包括被设置为与每个第一电极ELT1叠置的至少一个第一接触电极CNE1和/或被设置为与每个第二电极ELT2叠置的至少一个第二接触电极CNE2。例如，如图6a中所示，根据实施例的像素PXL可以不包括第一接触电极CNE1和第二接触电极CNE2。在这种情况下，发光二极管LD可以直接连接到第一电极ELT1和第二电极ELT2。如图6b中所示，根据实施例的像素PXL可以包括第一接触电极CNE1和第二接触电极CNE2。在这种情况下，发光二极管LD可以通过第一接触电极CNE1和第二接触电极CNE2连接到第一电极ELT1和第二电极ELT2，或者直接连接到第一接触电极CNE1和第二接触电极CNE2以及第一电极ELT1和第二电极ELT2。
发光区域EMA可以是其中设置有形成像素PXL的光源单元LSU的发光二极管LD(具体地，有效地连接在第一电极ELT1与第二电极ELT2之间的有效发光二极管)的区域。发光区域EMA可以由未示出的光屏蔽堤或反射堤(也称为“像素限定层”)包围。
绝缘图案INP可以包括至少一个凹陷RCS和从凹陷RCS突出的突起PTS。例如，绝缘图案INP可以包括在第一方向DR1和第二方向DR2上在发光区域EMA中以预定间隔分散的多个凹陷RCS。在实施例中，凹陷RCS可以均匀地分散在发光区域EMA中。例如，凹陷RCS可以以预定间隔均匀地分布在第一方向DR1和/或第二方向DR2上。在实施例中，多个凹陷RCS可以不均匀地分散在绝缘图案INP中。
在实施例中，每个凹陷RCS可以设置在包括形成在第一电极ELT1与第二电极ELT2之间的一个区域的区域中。此外，当至少一个发光二极管LD在与第一电极ELT1和第二电极ELT2相交的第一方向DR1(例如，水平方向或X轴方向)上定向并且连接在彼此对应的一对第一电极ELT1和第二电极ELT2之间时，每个凹陷RCS可以在至少第一方向DR1上具有比每个发光二极管LD的长度大的第一宽度W1。此外，在实施例中，每个凹陷RCS可以在与第一方向DR1相交(例如，垂直于第一方向DR1)的第二方向DR2(例如，竖直方向或Y轴方向)上具有等于第一宽度W1的第二宽度W2。例如，每个凹陷RCS在平面图中可以具有圆形形状。然而，凹陷RCS的形状可以以各种方式改变。例如，在平面图中，每个凹陷RCS可以具有圆形形状、椭圆形形状、多边形形状或其组合。
绝缘图案INP的表面可以通过凹陷RCS和突起PTS而具有不平坦的轮廓。第一电极ELT1和第二电极ELT2以及发光二极管LD可以设置在绝缘图案INP上。
第一电极ELT1和第二电极ELT2可以彼此间隔开并且被设置为使得它们的至少部分彼此面对。例如，第一电极ELT1和第二电极ELT2可以设置在其上设置有绝缘图案INP的基体层(图4的BSL)上，并且可以在第一方向DR1上彼此间隔开预定距离的位置处平行地设置。例如，第一电极ELT1和第二电极ELT2可以在第一方向DR1上在彼此间隔开预定距离的位置处设置在发光区域EMA中，并且每个电极可以具有在与第一方向DR1相交(垂直于第一方向DR1)的第二方向DR2上延伸的条形状。然而，本公开不限于此，第一电极ELT1和第二电极ELT2的形状和/或相对设置关系可以以各种方式改变。
第一电极ELT1和第二电极ELT2中的每个可以具有单层结构或多层结构。例如，每个第一电极ELT1可以包括至少一个反射电极层，并且选择性地还包括至少一个透明电极层和/或导电盖层。同样，每个第二电极ELT2可以包括至少一个反射电极层，并且选择性地还包括至少一个透明电极层和/或导电盖层。
在实施例中，第一电极ELT1可以通过第一连接电极CNL1和第一接触孔CH1电连接到预定的电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。例如，第一电极ELT1可以通过第一连接电极CNL1和第一接触孔CH1电连接到设置在其下方的预定的电路元件。可选地，在实施例中，第一电极ELT1可以在不通过第一连接电极CNL1、第一接触孔CH1和/或电路元件的情况下直接连接到预定的电力线或信号线。在这种情况下，第一电极ELT1可以一体地或非一体地连接到预定的电力线或信号线。
在实施例中，第一电极ELT1和第一连接电极CNL1可以在不同的方向上延伸。例如，当第一连接电极CNL1在第一方向DR1上延伸时，第一电极ELT1可以在与第一方向DR1相交的第二方向DR2上延伸。
在实施例中，第一电极ELT1和第一连接电极CNL1可以彼此一体地连接。例如，第一电极ELT1可以以至少一种方式从第一连接电极CNL1分支。在第一电极ELT1和第一连接电极CNL1彼此一体地连接的情况下，第一连接电极CNL1可以被认为是第一电极ELT1的区域。然而，本公开不限于此。例如，在实施例中，第一电极ELT1和第一连接电极CNL1可以单独形成，并且通过至少一个接触孔或通孔等彼此电连接。
在实施例中，第二电极ELT2可以通过第二连接电极CNL2和第二接触孔CH2电连接到预定的电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定的控制线)。例如，第二电极ELT2可以通过第二连接电极CNL2和第二接触孔CH2电连接到设置在其下方的第二电力线PL2。可选地，在实施例中，第二电极ELT2可以在不通过第二连接电极CNL2和/或第二接触孔CH2的情况下直接连接到预定的电力线或信号线。在这种情况下，第二电极ELT2可以一体地或非一体地连接到预定的电力线或信号线。
在实施例中，第二电极ELT2和第二连接电极CNL2可以在不同的方向上延伸。例如，当第二连接电极CNL2在第一方向DR1上延伸时，第二电极ELT2可以在与第一方向DR1相交的第二方向DR2上延伸。
在实施例中，第二电极ELT2可以与第二连接电极CNL2一体地连接。例如，第二电极ELT2可以以至少一种方式从第二连接电极CNL2分支。在第二电极ELT2和第二连接电极CNL2彼此一体地连接的情况下，第二连接电极CNL2可以被认为是第二电极ELT2的区域。然而，本公开不限于此。例如，在实施例中，第二电极ELT2和第二连接电极CNL2可以单独形成，并且通过至少一个接触孔或通孔等彼此电连接。
在实施例中，第一电极ELT1和第二电极ELT2可以设置在绝缘图案INP上，并且被设置为与形成在绝缘图案INP中的至少一个凹陷RCS的不同区域叠置。例如，每个第一电极ELT1可以与来自形成在绝缘图案INP中的多个凹陷RCS之中的至少一个凹陷RCS的第一区域AR1以及第一区域AR1的外围中的突起PTS叠置。每个第二电极ELT2可以与至少一个凹陷RCS的第二区域AR以及第二区域AR2的外围中的突起PTS叠置。在实施例中，每个第二区域AR2可以是面对远离对应的第一区域AR1的区域。例如，每个凹陷RCS可以包括第一区域AR1和第二区域AR2，第一区域AR1与第一电极ELT1叠置，第二区域AR2设置在与第一区域AR1相对的位置处并且与同第一电极ELT1对应的第二电极ELT2叠置。
第一电极ELT1和第二电极ELT2均可以具有与绝缘图案INP的形状对应的不平坦部分。例如，第一电极ELT1和第二电极ELT2均可以在其与绝缘图案INP的凹陷RCS对应的区域中向下凹陷，并且在其与绝缘图案INP的突起PTS对应的区域中向上突出。第一电极ELT1和第二电极ELT2均可以在绝缘图案INP的凹陷RCS与突起PTS之间的边界区域中具有与绝缘图案INP的轮廓对应的倾斜表面或弯曲表面。
至少一个发光二极管LD可以设置在其中设置有绝缘图案INP以及第一电极ELT1和第二电极ELT2的每个发光区域EMA中。例如，在每个凹陷RCS中，可以设置至少一个发光二极管LD。例如，至少一个发光二极管LD可以设置在凹陷RCS中，使得至少一个发光二极管LD被任何一个凹陷RCS包围。
在实施例中，当绝缘图案INP包括多个凹陷RCS时，可以在凹陷RCS中的每个中设置至少一个发光二极管LD。然而，本公开不限于此。例如，在实施例中，可以仅在多个凹陷RCS中的一些凹陷RCS中设置至少一个发光二极管LD。
每个发光二极管LD可以电连接在彼此对应的第一电极ELT1与第二电极ELT2之间。例如，每个发光二极管LD可以是具有纵向方向的棒型发光二极管。此外，发光二极管LD可以包括第一端EP1和第二端EP2，第一端EP1在纵向方向上设置在发光二极管LD的一端上并且电连接到第一电极ELT1，第二端EP2在纵向方向上设置在发光二极管LD的另一端上并且电连接到第二电极ELT2。例如，在其中彼此对应的第一电极ELT1和第二电极ELT2被设置为彼此面对的区域中(例如，在每个凹陷RCS中)，每个发光二极管LD可以沿着第一方向DR1在水平方向上布置在第一电极ELT1与第二电极ELT2之间。
尽管图6a和图6b示出了发光二极管LD在任何一个方向上(例如，在第一方向DR1上)均匀地定向，但本公开不限于此。例如，发光二极管LD中的至少一个可以在第一电极ELT1和第二电极ELT2之间在对角线方向上定向。可选地，尽管在图6a和图6b中未示出，但是未完全连接在第一电极ELT1与第二电极ELT2之间的至少一个无效发光二极管可以进一步设置在每个发光区域EMA和/或发光区域EMA的外围区域中。
在实施例中，每个发光二极管LD可以是由具有无机晶体结构的材料制成并且具有超小型尺寸(例如，从纳米级到微米级的范围)的发光二极管。例如，如图1a至图3b中所示，每个发光二极管LD可以是具有范围从纳米级到微米级的直径D和/或长度L的超小型棒型发光二极管。然而，发光二极管LD的尺寸可以根据每个发光器件(例如，像素PXL)的设计条件等以各种方式改变。
在实施例中，发光二极管LD(例如，完全连接在第一电极ELT1与第二电极ELT2之间的有效发光二极管)的第一端EP1可以经由第一接触电极CNE1电连接到第一电极ELT1。发光二极管LD的第二端EP2可以经由第二接触电极CNE2连接到第二电极ELT2。在实施例中，每个发光二极管LD的第一端EP1和第二端EP2中的至少一个可以与第一电极ELT1和/或第二电极ELT2直接接触，并且可以电连接到第一电极ELT1和/或第二电极ELT2。
在实施例中，发光二极管LD可以在预定的溶液中以扩散形式制备，然后通过喷墨方案等供应到发光区域EMA。例如，发光二极管LD可以与挥发性溶剂混合并被供应到每个发光区域EMA。这里，如果将预定的对准电压(或对准信号)施加到第一电极ELT1和第二电极ELT2，则在第一电极ELT1与第二电极ELT2之间形成电场，由此发光二极管LD可以在第一电极ELT1与第二电极ELT2之间对准。在发光二极管LD已经对准之后，可以通过挥发方案或其他方案去除溶剂。以此方式，发光二极管LD可以可靠地布置在第一电极ELT1与第二电极ELT2之间。此外，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光二极管LD的相对端(即，第一端EP1和第二端EP2)上。因此，发光二极管LD可以更可靠地连接在第一电极ELT1与第二电极ELT2之间。
在实施例中，第一接触电极CNE1可以形成在发光二极管LD的第一端EP1和第一电极ELT1的至少一个区域上，由此发光二极管LD的第一端EP1可以电连接到第一电极ELT1。同样，第二接触电极CNE2可以形成在发光二极管LD的第二端EP2和第二电极ELT2的至少一个区域上，由此发光二极管LD的第二端EP2可以电连接到第二电极ELT2。此外，第一接触电极CNE1和第二接触电极CNE2使每个发光二极管LD的第一端EP1和第二端EP2固定，使得可以防止发光二极管LD从其对准位置被去除。
如果发光二极管LD的第一端EP1经由第一电极ELT1和/或像素电路PXC等连接到第一电源VDD，并且发光二极管LD的第二端EP2经由第二电极ELT2和/或第二电力线PL2等连接到第二电源VSS，则在第一电极ELT1与第二电极ELT2之间在前向方向上连接的至少一个发光二极管LD可以以与从像素电路PXC等供应的驱动电流对应的亮度发射光。因此，像素PXL可以发射光。
图8a和图8b均为示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图6b的线I-I’对应的剖面的不同实施例。图9是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图6b的线II-II’对应的剖面的实施例。
参照图6a至图9，根据本公开的实施例的发光器件(例如，包括由发光器件形成的光源单元LSU的像素PXL)可以包括基体层BSL、绝缘图案INP、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、至少一个发光二极管LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3。在实施例中，发光器件还可以选择性地包括在基体层BSL与绝缘图案INP之间的像素电路层PCL。
像素电路层PCL可以包括形成像素电路PXC的至少一个电路元件(例如，至少一个晶体管和/或电容器)以及至少一条电力线和/或信号线等。这里，在发光器件直接连接到第一电力线PL1和第二电力线PL2(或预定的信号线)的情况下，可以省略像素电路层PCL。
绝缘图案INP可以包括包含无机材料或有机材料的绝缘材料。例如，绝缘图案INP可以包括包含诸如SiNx或SiOx的各种已知的无机绝缘材料的至少一个无机层。可选地，绝缘图案INP可以包括包含各种已知的有机绝缘材料的至少一个有机层和/或光致抗蚀剂层，或者可以形成包含有机材料/无机材料组合的单层绝缘体或多层绝缘体。在本公开的实施例中，绝缘图案INP中的组成材料可以以各种方式改变。
在实施例中，绝缘图案INP可以用作反射器。例如，绝缘图案INP以及设置在其之上的第一电极ELT1和第二电极ELT2可以用作在期望方向上引导从每个发光二极管LD发射的光的反射器，从而提高像素PXL的光学效率。
在实施例中，绝缘图案INP可以包括其中设置有发光二极管LD等的至少一个凹陷RCS以及包围凹陷RCS的突起PTS。凹陷RCS可以在与突起PTS相邻的周边区域BOD中包括具有在预定角度(θ)范围内的倾斜度的倾斜表面。在实施例中，绝缘图案INP可以包括具有范围从40°到50°的角度(θ)的凹陷RCS。在这种情况下，可以引导从发光二极管LD的相对端(即，第一端EP1和第二端EP2)发射的光在前向方向(例如，朝向显示面板PNL的前表面)上行进。因此，可以提高每个发光器件和包括发光器件的像素PXL的光学效率。
然而，本公开不限于前述结构，并且绝缘图案INP的形状可以以各种方式改变。例如，在本公开的实施例中，可以改变倾斜表面的倾斜范围，或者可以通过使绝缘图案INP凹陷使得绝缘图案INP的至少一个区域具有平滑的弯曲表面来形成凹陷RCS。
在实施例中，为了在绝缘图案INP的表面上形成弯曲，在形成绝缘图案INP的工艺期间，可以通过至少两个掩模工艺在区域中的不同高度处使绝缘图案INP图案化，或者可以通过使用半色调掩模的单个掩模工艺在区域中的不同高度处使绝缘图案INP图案化。以此方式，凹陷RCS和突起PTS可以形成在绝缘图案INP的表面中。换言之，形成绝缘图案INP的工艺没有具体限制，并且可以根据实施例以各种方式改变。
在实施例中，凹陷RCS与突起PTS之间的高度差可以被设定为足以在凹陷RCS中容纳每个发光二极管LD的值。在这种情况下，绝缘图案INP可以包围设置在凹陷RCS中的发光二极管LD的全部侧面。
第一电极ELT1和第二电极ELT2可以在彼此间隔开的位置处设置在绝缘图案INP上。在实施例中，如图6a和图6b中所示，第一电极ELT1和第二电极ELT2可以由在第一方向DR1上彼此间隔开预定距离的位置处彼此平行设置的条形状的电极形成。在这种情况下，可以容易地执行制造工艺。这里，第一电极ELT1和第二电极ELT2的形状可以根据实施例以各种方式改变。
第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可以包括金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或其合金)、导电氧化物(诸如ITO、IZO、ZnO或ITZO)和导电聚合物(诸如PEDOT)中的至少一种；然而，第一电极ELT1和第二电极ELT2中的每个不限于此。
第一电极ELT1和第二电极ELT2中的每个可以具有单层结构或多层结构。例如，第一电极ELT1和第二电极ELT2中的每个可以包括至少一个反射电极层。第一电极ELT1和第二电极ELT2中的每个还可以选择性地包括设置在反射电极层之上和/或下面的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一者。
在实施例中，第一电极ELT1和第二电极ELT2中的每个的反射电极层可以由具有恒定反射率的导电材料形成。例如，反射电极层可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其合金的金属中的至少一种；然而，本公开不限于此。换言之，反射电极层可以由各种反射导电材料形成。包括反射电极层的第一电极ELT1和第二电极ELT2中的每个可以使从发光二极管LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像的方向上(例如，在前向方向上)行进。具体地，如果第一电极ELT1和第二电极ELT2具有与绝缘图案INP的形状对应的倾斜表面或弯曲表面并且被设置为面对发光二极管LD的第一端EP1和第二端EP2，则从发光二极管LD中的每个的第一端EP1和第二端EP2发射的光可以被第一电极ELT1和第二电极ELT2反射，并因此进一步在显示面板PNL的前向方向上(例如，在基体层BSL的向上方向上)可靠地行进。因此，可以提高从发光二极管LD发射的光的效率。
此外，第一电极ELT1和第二电极ELT2中的每个的透明电极层可以由各种透明电极材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但本公开不限于此。在实施例中，第一电极ELT1和第二电极ELT2中的每个可以具有具备ITO/Ag/ITO的堆叠结构的三层结构。如此，如果第一电极ELT1和第二电极ELT2均由双层或更多层的多层结构形成，则可以使由于信号延迟(RC延迟)引起的电压降最小化。因此，可以将期望的电压有效地传输到发光二极管LD。
另外，如果第一电极ELT1和第二电极ELT2中的每个包括覆盖反射电极层和/或透明电极层的导电盖层，则能够防止第一电极ELT1和第二电极ELT2的反射电极层由于在像素PXL的制造工艺期间引起的缺陷而损坏。然而，导电盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中，并且可以根据实施例而被省略。此外，导电盖层可以被认为是第一电极ELT1和第二电极ELT2中的每个的组件，或者被认为是设置在第一电极ELT1和第二电极ELT2上的单独组件。
在实施例中，彼此对应的第一电极ELT1和第二电极ELT2可以被设置为彼此面对，且至少一个凹陷RCS置于它们之间。此外，第一电极ELT1和第二电极ELT2可以设置在绝缘图案INP上，使得第一电极ELT1和第二电极ELT2与凹陷RCS的不同区域叠置。
第一电极ELT1和第二电极ELT2均可以具有与绝缘图案INP的表面轮廓对应的弯曲。例如，第一电极ELT1和第二电极ELT2可以分别包括在绝缘图案INP的连接凹陷RCS和突起PTS的倾斜表面的上端和下端上具有弯曲形状的第一弯曲部BP1和第二弯曲部BP2。在实施例中，形成在第一电极ELT1上的第一弯曲部BP1可以具有与形成在第二电极ELT2上的第二弯曲部BP2的形状对称的形状。如此，如果第一电极ELT1和第二电极ELT2分别包括第一弯曲部BP1和第二弯曲部BP2，则在使发光二极管LD对准的步骤中，在第一电极ELT1与第二电极ELT2之间产生的电场可以进一步集中在第一弯曲部BP1和第二弯曲部BP2上。因此，可以增加移动到凹陷RCS中和/或凹陷RCS周围的发光二极管LD的数量，使得发光二极管LD可以在第一电极ELT1与第二电极ELT2之间对准。因此，可以提高发光二极管LD的对准效率。
第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2中的每个的一个区域，并且可以包括开口以暴露第一电极ELT1和第二电极ELT2中的每个的另一区域。在实施例中，第一绝缘层INS1可以主要形成为覆盖第一电极ELT1和第二电极ELT2的全部表面。在第一绝缘层INS1之上(例如，在凹陷RCS上的第一绝缘层INS1之上)供应发光二极管LD并使发光二极管LD对准之后，第一绝缘层INS1可以以单独图案的形式图案化，在该单独图案中，如图8a中所示，第一绝缘层INS1部分地敞开以分别暴露预定的第一接触部CNT1和第二接触部CNT2中的第一电极ELT1和第二电极ELT2，或者如图8b中所示，第一绝缘层INS1部分地设置在发光二极管LD下面。
换言之，第一绝缘层INS1可以置于第一电极ELT1和第二电极ELT2与发光二极管LD之间，并且可以暴露第一电极ELT1和第二电极ELT2中的每个的一个区域。在形成第一电极ELT1和第二电极ELT2之后，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2，使得能够防止第一电极ELT1和第二电极ELT2被损坏或者能够防止金属在后续工艺中沉淀。此外，第一绝缘层INS1可以稳定地支撑每个发光二极管LD。
多个发光二极管LD可以被供应到其上形成有第一绝缘层INS1的每个发光区域EMA上，并且在其上形成有第一绝缘层INS1的每个发光区域EMA上对准。例如，多个发光二极管LD可以通过喷墨方案供应到每个发光区域EMA，并且发光二极管LD中的至少一些可以在凹陷RCS中对准。
例如，在每个凹陷RCS中，可以设置至少一个发光二极管LD。例如，发光二极管LD可以被设置在凹陷RCS上的第一绝缘层INS1之上，并且因此被绝缘图案INP的凹陷RCS和/或设置在凹陷RCS上的第一电极ELT1和第二电极ELT2的倾斜表面(或弯曲表面)包围。换言之，在实施例中，绝缘图案INP的凹陷RCS以及第一电极ELT1和第二电极ELT2可以包围发光二极管LD的全部侧壁。因此，从发光二极管LD发射的光可以被绝缘图案INP的凹陷RCS以及第一电极ELT1和第二电极ELT2反射，并且在发光器件和包括发光器件的显示装置的前向方向(例如，朝向在其上显示图像的前表面)上行进。
具体地，在设置在凹陷RCS中的发光二极管LD之中，在包括预定误差角度范围的第一方向DR1上定向的发光二极管LD的第一端EP1可以被设置为面对通过绝缘图案INP形成在第一电极ELT1上的倾斜表面(或弯曲表面)。此外，发光二极管LD的第二端EP2可以被设置为面对通过绝缘图案INP形成在第二电极ELT2上的倾斜表面(或弯曲表面)。每个发光二极管LD可以通过第一端EP1和第二端EP2发射光。因此，从发光二极管LD发射的光可以更可靠地在前向方向上(例如，在图8a至图9的剖视图中的基体层BSL的向上的方向上)行进。此外，即使当设置在每个发光区域EMA中的至少一个发光二极管LD设置在第一电极ELT1与第二电极ELT2之间的对角线等方向上时，如果发光二极管LD设置在凹陷RCS中，则从发光二极管LD发射的光也可以更可靠地在前向方向上行进。根据本公开的实施例，可以增加从发光二极管LD发射的光在期望方向上行进的量。因此，可以提高从每个发光区域EMA发射的光的效率。
第二绝缘层INS2可以设置在发光二极管LD(具体地，在第一电极ELT1与第二电极ELT2之间对准的至少一个发光二极管LD)上，并且可以暴露发光二极管LD的第一端EP1和第二端EP2。例如，第二绝缘层INS2可以仅部分地设置在发光二极管LD的一个区域的上部上，而不覆盖发光二极管LD的第一端EP1和第二端EP2。第二绝缘层INS2可以在每个发光区域EMA上形成为独立的图案；然而，本公开不限于此。
如图8a和图8b中所示，如果在形成第二绝缘层INS2之前在第一绝缘层INS1与发光二极管LD之间存在空间，则可以在形成第二绝缘层INS2的工艺期间用第二绝缘层INS2填充该空间。例如，在第一绝缘层INS1由至少一个无机绝缘层形成的情况下，第一绝缘层INS1可以形成为沿着第一电极ELT1与第二电极ELT2之间的底表面的轮廓凹入。在均具有比形成在第一绝缘层INS1中的凹陷的宽度大的长度的发光二极管LD水平设置在第一绝缘层INS1上的情况下，可以在发光二极管LD与第一绝缘层INS1之间形成空间。可以在随后的工艺步骤中(例如，在发光二极管LD上形成第二绝缘层INS2的工艺步骤中)使用用于形成第二绝缘层INS2的绝缘材料填充该空间。如此，如果第二绝缘层INS2流入发光二极管LD下面并被填充到发光二极管LD下面的空间中，则可以更稳定地支撑发光二极管LD。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2以及发光二极管LD的第一端EP1和第二端EP2上。在实施例中，如图8a中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。在这种情况下，尽管第一接触电极CNE1和第二接触电极CNE2使用相同的导电材料通过相同的工艺形成，但本公开不限于此。
在实施例中，如图8b中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可以使用相同的导电材料或不同的导电材料通过不同的工艺形成。在第一接触电极CNE1和第二接触电极CNE2设置在不同的层上的情况下，至少一个绝缘层(例如，第四绝缘层INS4)可以形成在设置在下层上的接触电极(例如，第一接触电极CNE1)上。
第一接触电极CNE1和第二接触电极CNE2可以将发光二极管LD的第一端EP1和第二端EP2分别电连接到第一电极ELT1和第二电极ELT2。
例如，第一接触电极CNE1可以设置在每个第一电极ELT1上，以与第一电极ELT1接触。例如，第一接触电极CNE1可以设置在第一电极ELT1的未被第一绝缘层INS1覆盖的一个区域(例如，第一接触部CNT1)上，使得第一接触电极CNE1与第一电极ELT1接触。此外，第一接触电极CNE1可以设置在至少一个发光二极管LD的与第一电极ELT1相邻的第一端EP1上，例如，设置在多个发光二极管LD的相应的第一端EP1上，使得第一接触电极CNE1可以与第一端EP1接触。换言之，第一接触电极CNE1可以被设置为覆盖发光二极管LD的相应的第一端EP1和对应的第一电极ELT1的至少一个区域。因此，发光二极管LD的相应的第一端EP1可以电连接到第一电极ELT1。
同样，第二接触电极CNE2可以设置在每个第二电极ELT2上，以与第二电极ELT2接触。例如，第二接触电极CNE2可以设置在第二电极ELT2的未被第一绝缘层INS1覆盖的一个区域(例如，第二接触部CNT2)上，使得第二接触电极CNE2与第二电极ELT2接触。此外，第二接触电极CNE2可以设置在至少一个发光二极管LD的与第二电极ELT2相邻的第二端EP2上，例如，设置在多个发光二极管LD的相应的第二端EP2上，使得第二接触电极CNE2可以与第二端EP2接触。换言之，第二接触电极CNE2可以被设置为覆盖发光二极管LD的相应的第二端EP2和对应的第二电极ELT2的至少一个区域。因此，发光二极管LD的相应的第二端EP2可以电连接到第二电极ELT2。
在如图6a的实施例中所示地未设置第一接触电极CNE1和第二接触电极CNE2的情况下，发光二极管LD的第一端EP1和第二端EP2可以与第一电极ELT1和第二电极ELT2直接接触。在这种情况下，第一绝缘层INS1可以不置于发光二极管LD的第一端EP1和第二端EP2与发光二极管LD的第一电极ELT1和第二电极ELT2之间。
第三绝缘层INS3可以形成和/或设置在基体层BSL的其上形成有绝缘图案INP、第一电极ELT1和第二电极ELT2、发光二极管LD以及第一接触电极CNE1和第二接触电极CNE2的一个表面上，使得第三绝缘层INS3可以覆盖第一电极ELT1和第二电极ELT2、发光二极管LD以及第一接触电极CNE1和第二接触电极CNE2。在实施例中，第三绝缘层INS3可以包括包含至少一个无机层和/或有机层的薄膜封装层。
在实施例中，第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4中的每个可以具有单层结构或多层结构，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4中的每个可以包括包含SiNx的各种公知的有机绝缘材料/无机绝缘材料，并且第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4中的每个的组成材料不受具体限制。第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4可以包括不同的绝缘材料，或者第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4中的至少一些可以包括相同的绝缘材料。
图10是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图6b的线III-III’对应的剖面的实施例。在实施例中，图10示出了设置在像素电路层PCL中的一些电路元件和/或线以及像素电路层PCL与设置在像素电路层PCL之上的显示元件层DPL(例如，其上设置有形成光源单元LSU的发光二极管LD的层)之间的连接结构。在图10中，相同的附图标记用于表示与图6a至图9的实施例的组件相似或相同的组件，并且将省略其进一步说明。
参照图6a至图10，根据本公开的实施例的发光器件可以包括设置在基体层BSL与显示元件层DPL之间的像素电路层PCL。例如，像素电路层PCL可以形成在基体层BSL的表面上，显示元件层DPL可以形成在基体层BSL的其上形成有像素电路层PCL的表面之上。
像素电路层PCL可以包括用于控制显示元件层DPL的像素电路(例如，图5a至图5c中所示的任何一个像素电路PXC等)和/或与像素电路PXC连接的线。例如，像素电路层PCL可以包括图5a的第一晶体管T1和第二晶体管T2。像素电路层PCL还可以包括图5a至图5c中所示的存储电容器Cst等、连接到每个像素电路PXC的各种信号线(例如，扫描线Si和数据线Dj)以及连接到像素电路PXC和/或光源单元LSU的各种电力线(例如，第一电力线PL1和第二电力线PL2)。
在实施例中，设置在每个像素电路PXC中的多个晶体管(例如，第一晶体管T1和第二晶体管T2)可以具有基本相同或相似的剖视图结构。然而，本公开不限于此。例如，在实施例中，多个晶体管中的至少一些晶体管可以具有不同的类型和/或结构。
另外，像素电路层PCL可以包括多个绝缘层。例如，像素电路层PCL可以包括在基体层BSL的一个表面上依次堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。像素电路层PCL还可以选择性地包括设置在至少一些晶体管下面的至少一个光屏蔽图案(未示出)。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成，或者可以由具有双层或更多层的多层形成。在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。在实施例中，可以省略缓冲层BFL。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE以及第一晶体管电极ET1和第二晶体管电极ET2。尽管图10示出了其中第一晶体管T1和第二晶体管T2中的每个包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2的实施例，但本公开不限于此。例如，在实施例中，设置在每个像素区域中设置的至少一个晶体管中的第一晶体管电极ET1和/或第二晶体管电极ET2可以与对应的半导体层SCL一体地形成。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI与其上形成有缓冲层BFL的基体层BSL之间。半导体层SCL可以包括与每个第一晶体管电极ET1接触的第一区域、与每个第二晶体管电极ET2接触的第二区域以及设置在第一区域与第二区域之间的沟道区。在实施例中，第一区域和第二区域中的一个可以是源区，并且另一个可以是漏区。
在实施例中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区可以是作为未掺杂的半导体图案的本征半导体。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI置于栅电极GE与半导体层SCL之间。例如，栅电极GE可以设置在栅极绝缘层GI与层间绝缘层ILD之间，并且与半导体层SCL的至少一个区域叠置。
第一晶体管电极ET1和第二晶体管电极ET2可以设置在每个半导体层SCL和对应的栅电极GE之上，且至少一个层间绝缘层ILD置于第一晶体管电极ET1和第二晶体管电极ET2与每个半导体层SCL和对应的栅电极GE之间。例如，第一晶体管电极ET1和第二晶体管电极ET2可以设置在层间绝缘层ILD与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电连接到每个半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的对应的接触孔连接到每个半导体层SCL的第一区域和第二区域。
在实施例中，设置在像素电路PXC中的至少一个晶体管可以连接到任何一个像素电极。例如，第一晶体管T1的第一晶体管电极ET1和第二晶体管电极ET2中的任何一个可以通过穿过钝化层PSV的第一接触孔CH1电连接到设置在钝化层PSV之上的光源单元LSU的第一电极ELT1和/或第一连接电极CNL1。
在实施例中，连接到每个像素PXL的至少一条信号线和/或电力线可以与形成像素电路PXC的每个电路元件的一个电极设置在同一层上。例如，用于供应第二电源VSS的电压的第二电力线PL2可以与第一晶体管T1和第二晶体管T2的栅电极GE设置在同一层上，并且通过与第一晶体管电极ET1和第二晶体管电极ET2设置在同一层上的桥接图案BRP以及穿过钝化层PSV的至少一个第二接触孔CH2两者电连接到设置在钝化层PSV上的光源单元LSU的第二电极ELT2和/或第二连接电极CNL2。然而，第二电力线PL2的结构和/或位置等可以以各种方式改变。
在实施例中，显示元件层DPL可以包括每个像素PXL的光源单元LSU。例如，显示元件层DPL可以包括至少一个第一电极ELT1和至少一个第二电极ELT2以及电连接在第一电极ELT1与第二电极ELT2之间的至少一个发光二极管LD。另外，显示元件层DPL还可以包括例如至少一个导电层和/或绝缘层。
例如，显示元件层DPL可以包括设置在每个发光区域EMA中的绝缘图案INP、设置在绝缘图案INP上的至少一对第一电极ELT1和第二电极ELT2以及设置在第一电极ELT1与第二电极ELT2之间的多个发光二极管LD，并且还可以选择性地包括设置在每个发光二极管LD的第一端EP1和第二端EP2之上的第一接触电极CNE1和第二接触电极CNE2。此外，显示元件层DPL可以包括依次设置的第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3，并且还可以选择性地包括图8b中所示的第四绝缘层INS4。由于已经参照图6a至图9详细描述了显示元件层DPL的结构，因此将省略其详细说明。
根据图6a至图10的实施例，包括至少一个凹陷RCS(例如，多个凹陷RCS)的绝缘图案INP设置在第一电极ELT1和第二电极ELT2下面。至少一个发光二极管LD设置在多个凹陷RCS的至少一个中。发光二极管LD的第一端EP1和第二端EP2可以分别电连接到第一电极ELT1和第二电极ELT2。发光二极管LD的包括第一端EP1和第二端EP2的侧壁可以被绝缘图案INP以及第一电极ELT1和第二电极ELT2包围。因此，可以提高从每个发光区域EMA发射的光的效率。
由于绝缘图案INP包括凹陷RCS，因此当去除在供应发光二极管LD的工艺期间与发光二极管LD一起供应到发光区域EMA的溶剂时，发光二极管LD可以更集中地设置在绝缘图案INP的凹陷RCS中。因此，发光二极管LD可以更容易地设置在期望的区域中。
另外，根据图6a至图10的实施例，第一电极ELT1和第二电极ELT2可以包括在与每个凹陷RCS对应的区域中与绝缘图案INP的形状对应的第一弯曲部BP1和第二弯曲部BP2。如此，如果第一电极ELT1和第二电极ELT2包括第一弯曲部BP1和第二弯曲部BP2，则当向每个发光区域EMA供应发光二极管LD并且通过向第一电极ELT1和第二电极ELT2施加预定对准电压来形成用于发光二极管LD的对准的电场时，电场可以显著地集中在第一弯曲部BP1和第二弯曲部BP2周围。因此，可以提高发光二极管LD的对准效率。换言之，在本公开的实施例中，更大量的发光二极管LD可以更有效地在期望的位置处对准。因此，可以提高发光二极管LD的对准率。
图11是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元LSU的像素PXL的实施例。图12是示出根据图11的实施例的绝缘图案INP的平面图。图13a和图13b均为示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图11的线IV-IV’对应的剖面的不同实施例。图14是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图11的线V-V’对应的剖面的实施例。图15是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图11的线VI-VI’对应的剖面的实施例。在图11至图15的实施例中，同样的附图标记用于表示与图6a至图10的实施例的组件相同或相似的组件，并且将省略其详细描述。
参照图11至图15，绝缘图案INP可以包括至少一个开口OPN。例如，绝缘图案INP可以包括与相应的凹陷RCS对应的多个开口OPN。
例如，如图11至图15中所示，根据图6a至图10的实施例的每个凹陷RCS可以被修改为包括开口OPN。例如，每个凹陷RCS可以通过使凹陷RCS的底表面敞开而包括开口OPN。
在前述实施例中，连接在第一电极ELT1与第二电极ELT2之间的发光二极管LD的侧壁也可以被绝缘图案INP以及第一电极ELT1和第二电极ELT2包围。因此，可以提高从每个发光区域EMA发射的光的效率。
此外，由于绝缘图案INP包括凹陷RCS，因此发光二极管LD可以更集中地设置在每个凹陷RCS中，并且可以进一步提高发光二极管LD的对准效率。因此，可以提高发光二极管LD的对准率。
图16是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元LSU的像素PXL的实施例。图17是示出根据图16的实施例的绝缘图案INP’的平面图。图18是示出根据本公开的实施例的发光器件的平面图，并且例如示出了与图16和图17的绝缘图案INP’有关的修改。在图16至图18的实施例的描述中，同样的附图标记将用于表示与先前实施例的组件相似或相同的组件，并且将省略其详细说明。
参照图16至图18，绝缘图案INP’可以包括矩形凹陷RCS’。例如，绝缘图案INP’可以包括均具有正方形形状的多个凹陷RCS’。在实施例中，至少一个凹陷RCS’可以选择性地包括开口OPN’。在实施例中，每个开口OPN’可以具有与每个凹陷RCS’对应的形状。例如，开口OPN’可以具有与每个凹陷RCS’对应的尺寸，并且具有正方形形状。
图19是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元LSU的像素PXL的实施例。图20是示出根据图19的实施例的绝缘图案INP”的平面图。图21是示出根据本公开的实施例的发光器件的平面图，并且例如示出了与图19和图20的绝缘图案INP”有关的修改。在图19至图21的实施例的描述中，同样的附图标记将用于表示与先前实施例的组件相似或相同的组件，并且将省略其详细说明。
参照图19至图21，绝缘图案INP”可以包括具有菱形形状的凹陷RCS”。例如，绝缘图案INP”可以包括均具有菱形形状的多个凹陷RCS”。在实施例中，至少一个凹陷RCS”可以选择性地包括开口OPN”。在实施例中，每个开口OPN”可以具有与每个凹陷RCS”对应的形状。例如，开口OPN”可以具有与每个凹陷RCS”对应的尺寸，并且具有菱形形状。
如图6a至图21的实施例中所示，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”的形状可以以各种方式改变。例如，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”可以具有圆形形状、正方形形状或菱形形状。例如，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”可以具有其他形状。例如，在本公开的实施例中，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”可以具有椭圆形状或者除正方形形状或菱形形状之外的多边形形状。可选地，在本公开的实施例中，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”可以具有圆形形状或椭圆形形状与多边形形状的组合，例如，包括线性边和弯曲边的组合的形状。
此外，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”的尺寸可以以各种方式改变。例如，每个凹陷RCS、RCS’、RCS”和/或每个开口OPN、OPN’、OPN”的尺寸可以根据每个发光区域EMA、第一电极ELT1和第二电极ELT2和/或发光二极管LD的尺寸、结构等以各种方式改变。
图22是示出根据本公开的实施例的发光器件的平面图，并且例如示出了包括由发光器件形成的光源单元LSU的像素PXL的实施例。图23是示出根据图22的实施例的反射电极REF的平面图。图24是示出根据本公开的实施例的发光器件的剖视图，并且例如示出了与图22的线VII-VII’对应的剖面的实施例。在图22至图24的实施例的描述中，同样的附图标记用于表示与上述实施例(例如，图6a至图10的实施例)的组件相似或相同的组件，并且将省略其详细说明。
参照图22至图24，根据本公开的实施例的发光器件和包括发光器件的像素PXL还可以包括设置在发光二极管LD周围的反射电极(或反射图案层)REF。
在实施例中，反射电极REF可以在与发光二极管LD相邻的位置处设置在第一绝缘层INS1上，并且包括与发光二极管LD对应的开口OPNr。例如，反射电极REF可以包括与至少一个凹陷RCS部分地叠置的至少一个开口OPNr。
例如，反射电极REF可以包括在与第一电极ELT1和第二电极ELT2相交的方向上延伸的至少一个第一方向图案PAT1。例如，反射电极REF可以包括在与第一电极ELT1和第二电极ELT2垂直的第一方向DR1上延伸并且彼此平行设置的多个第一方向图案PAT1。反射电极REF可以包括将第一方向图案PAT1彼此连接的第二方向图案PAT2。在实施例中，第一方向图案PAT1和第二方向图案PAT2可以彼此一体地连接，但本公开不限于此。
在实施例中，反射电极REF可以与第一电极ELT1和第二电极ELT2以及发光二极管LD电隔离。为此，第五绝缘层INS5可以设置在反射电极REF上。反射电极REF可以浮置以保持电隔离，并且可以连接到预定的参考电源。
根据图22至图24的实施例，附加的反射电极REF形成在发光二极管LD周围，使得可以提高从发光二极管LD发射的光的反射率。例如，相对于第二方向DR2，也可以提高从发光二极管LD发射的光的反射率。因此，可以进一步提高从每个发光区域EMA发射的光的效率。
虽然通过详细的实施例描述了本公开的范围，但是应当注意的是，上述实施例仅是描述性的，而不应被认为是限制性的。本领域技术人员应当理解的是，在不脱离由权利要求限定的本公开的范围的情况下，可以在这里进行各种改变、替换和变更。
本公开的范围不受本公开的详细描述的限制，并且应当由所附权利要求限定。此外，从权利要求的含义和范围及其等同物得出的本公开的所有改变或修改应被解释为包括在本公开的范围内。

Claims (20)

1.一种发光器件，所述发光器件包括：
发光区域；
绝缘图案，设置在所述发光区域中，并且包括至少一个凹陷和被构造为包围所述凹陷的突起；
第一电极，设置在所述绝缘图案上，并且被构造为与所述凹陷的第一区域和在所述第一区域的外围中的突起叠置；
第二电极，设置在所述绝缘图案上并在第一方向上与所述第一电极间隔开预定距离，并且被构造为与所述凹陷的第二区域和在所述第二区域的外围中的突起叠置；以及
发光二极管，设置在所述凹陷中，并且电连接在所述第一电极与所述第二电极之间。
2.根据权利要求1所述的发光器件，其中，所述凹陷在所述凹陷的与所述突起相邻的周边区域中包括具有在预定角度范围内的倾斜度的倾斜表面。
3.根据权利要求2所述的发光器件，其中，所述第一电极和所述第二电极中的每个包括弯曲部，所述弯曲部在所述倾斜表面的上端和下端中的每个上具有弯曲形状。
4.根据权利要求1所述的发光器件，其中，所述凹陷在平面图中具有圆形形状、椭圆形形状、多边形形状或它们的组合。
5.根据权利要求1所述的发光器件，其中，所述凹陷包括开口。
6.根据权利要求1所述的发光器件，其中，所述凹陷在所述第一方向上具有比所述发光二极管的长度大的宽度。
7.根据权利要求1所述的发光器件，其中，所述凹陷在所述第一方向上和与所述第一方向垂直的第二方向上具有相同的宽度。
8.根据权利要求1所述的发光器件，其中，所述发光二极管包括棒型发光二极管，所述棒型发光二极管包括在纵向方向上设置在其相对端上的第一端和第二端。
9.根据权利要求8所述的发光器件，所述发光器件还包括：
第一接触电极，设置在所述发光二极管的所述第一端和所述第一电极的一个区域上，并且被构造为使所述第一端电连接到所述第一电极；以及
第二接触电极，设置在所述发光二极管的所述第二端和所述第二电极的一个区域上，并且被构造为使所述第二端电连接到所述第二电极。
10.根据权利要求1所述的发光器件，所述发光器件还包括第一绝缘层，所述第一绝缘层置于所述发光二极管与所述第一电极和所述第二电极之间，并且被构造为暴露所述第一电极和所述第二电极中的每个的所述一个区域。
11.根据权利要求10所述的发光器件，所述发光器件还包括反射电极，所述反射电极在与所述发光二极管相邻的位置处设置在所述第一绝缘层上，并且包括与所述发光二极管对应的开口。
12.根据权利要求10所述的发光器件，
其中，所述第一电极和所述第二电极中的每个在与所述第一方向相交的第二方向上延伸，并且
其中，所述反射电极包括至少一个第一方向图案，所述第一方向图案在所述第一方向上延伸，以与所述第一电极和所述第二电极相交。
13.根据权利要求1所述的发光器件，
其中，所述绝缘图案包括以预定间隔分散的多个凹陷，并且
其中，至少一个发光二极管设置在所述多个凹陷中的每个中。
14.一种显示装置，所述显示装置包括：
显示区域；以及
像素，设置在所述显示区域中，
其中，所述像素包括：绝缘图案，设置在每个发光区域中，并且包括至少一个凹陷和被构造为包围所述凹陷的突起；第一电极，设置在所述绝缘图案上，并且被构造为与所述凹陷的第一区域和在所述第一区域的外围中的突起叠置；第二电极，设置在所述绝缘图案上并在第一方向上与所述第一电极间隔开预定距离，并且被构造为与所述凹陷的第二区域和在所述第二区域的外围中的突起叠置；以及发光二极管，设置在所述凹陷中，并且电连接在所述第一电极与所述第二电极之间。
15.根据权利要求14所述的显示装置，
其中，所述凹陷在所述凹陷的与所述突起相邻的周边区域中包括具有在预定角度范围内的倾斜度的倾斜表面，并且
其中，所述第一电极和所述第二电极中的每个包括弯曲部，所述弯曲部在所述倾斜表面的上端和下端中的每个上具有弯曲形状。
16.根据权利要求14所述的显示装置，其中，所述凹陷在平面图中具有圆形形状、椭圆形形状、多边形形状或它们的组合。
17.根据权利要求14所述的显示装置，其中，所述凹陷包括开口。
18.根据权利要求14所述的显示装置，其中，所述凹陷在所述第一方向上具有比所述发光二极管的长度大的宽度。
19.根据权利要求14所述的显示装置，其中，所述像素包括以下中的至少一者：
第一绝缘层，置于所述发光二极管与所述第一电极和所述第二电极之间，并且包括被形成为暴露所述第一电极和所述第二电极中的每个的一个区域的开口；以及
反射电极，在与所述发光二极管相邻的位置处设置在所述第一绝缘层上，并且包括与所述发光二极管对应的开口。
20.根据权利要求14所述的显示装置，
其中，所述绝缘图案包括在所述发光区域中以预定间隔分散的多个凹陷，并且
其中，至少一个发光二极管设置在所述多个凹陷中的每个中。
CN201980077016.3A 2018-11-21 2019-05-20 发光器件和具有该发光器件的显示装置 Pending CN113169206A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0144853 2018-11-21
KR1020180144853A KR102669161B1 (ko) 2018-11-21 2018-11-21 발광 장치 및 이를 구비하는 표시 장치
PCT/KR2019/006027 WO2020105824A1 (ko) 2018-11-21 2019-05-20 발광 장치 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
CN113169206A true CN113169206A (zh) 2021-07-23

Family

ID=70774348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980077016.3A Pending CN113169206A (zh) 2018-11-21 2019-05-20 发光器件和具有该发光器件的显示装置

Country Status (5)

Country Link
US (1) US20220005978A1 (zh)
EP (1) EP3886172A4 (zh)
KR (1) KR102669161B1 (zh)
CN (1) CN113169206A (zh)
WO (1) WO2020105824A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20220160039A (ko) * 2020-06-01 2022-12-05 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR20220159560A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220165872A (ko) * 2021-06-08 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023106455A1 (ko) * 2021-12-09 2023-06-15 엘지전자 주식회사 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189830A1 (en) * 2001-04-12 2003-10-09 Masaru Sugimoto Light source device using led, and method of producing same
US20170170200A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US20170294451A1 (en) * 2016-04-12 2017-10-12 Samsung Display Co., Ltd. Display device
CN108074961A (zh) * 2016-11-15 2018-05-25 三星显示有限公司 显示装置
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN108364575A (zh) * 2017-01-26 2018-08-03 三星显示有限公司 包括发射层的显示设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066531A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 照明装置及びその製造方法
KR101301445B1 (ko) * 2008-12-30 2013-08-28 엘지디스플레이 주식회사 발광 다이오드 모듈 및 이를 구비한 백라이트 어셈블리
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
KR102610027B1 (ko) * 2016-03-04 2023-12-11 삼성디스플레이 주식회사 표시 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189830A1 (en) * 2001-04-12 2003-10-09 Masaru Sugimoto Light source device using led, and method of producing same
US20170170200A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US20170294451A1 (en) * 2016-04-12 2017-10-12 Samsung Display Co., Ltd. Display device
CN108074961A (zh) * 2016-11-15 2018-05-25 三星显示有限公司 显示装置
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN108364575A (zh) * 2017-01-26 2018-08-03 三星显示有限公司 包括发射层的显示设备

Also Published As

Publication number Publication date
WO2020105824A1 (ko) 2020-05-28
EP3886172A1 (en) 2021-09-29
KR20200060602A (ko) 2020-06-01
KR102669161B1 (ko) 2024-05-28
EP3886172A4 (en) 2022-08-17
US20220005978A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102668637B1 (ko) 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP3893279A1 (en) Display device and manufacturing method thereof
CN113169206A (zh) 发光器件和具有该发光器件的显示装置
EP3902002A1 (en) Display device and method for manufacturing same
KR102663635B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
JP7148716B2 (ja) 発光装置、その製造方法、及びこれを備えた表示装置
EP3843142A1 (en) Light-emitting device, manufacturing method thereof, and display device having same
CN113228289A (zh) 显示装置及其修复方法
KR102531406B1 (ko) 표시 장치
CN114375497A (zh) 显示装置及制造其的方法
KR20210086805A (ko) 표시장치 및 이의 제조방법
EP4027390A1 (en) Display device
CN113808526A (zh) 像素
KR20210086807A (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination