CN108074961A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108074961A
CN108074961A CN201711130304.XA CN201711130304A CN108074961A CN 108074961 A CN108074961 A CN 108074961A CN 201711130304 A CN201711130304 A CN 201711130304A CN 108074961 A CN108074961 A CN 108074961A
Authority
CN
China
Prior art keywords
layer
electrode
display device
conductive layer
active patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711130304.XA
Other languages
English (en)
Other versions
CN108074961B (zh
Inventor
金阳完
朴亨埈
李在容
金炳善
李受珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202211603617.3A priority Critical patent/CN115802831A/zh
Priority to CN202211603856.9A priority patent/CN115734684A/zh
Publication of CN108074961A publication Critical patent/CN108074961A/zh
Application granted granted Critical
Publication of CN108074961B publication Critical patent/CN108074961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底；像素，像素均包括至少一个晶体管和连接到晶体管的发光器件；数据线和扫描线，连接到像素；以及电力线，向发光器件供应电力。晶体管包括：有源图案，位于基底上；源电极和漏电极，均连接到有源图案；以及栅电极，位于有源图案上。所述显示装置还包括：层间绝缘层，覆盖栅电极，层间绝缘层包括顺序堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；以及保护层，设置在层间绝缘层上。第三层间绝缘层在发光器件和第二导电层彼此叠置的区域中包括凹部，第二导电层位于凹部中。

Description

显示装置
本申请要求于2016年11月15日提交到韩国知识产权局的第10-2016-0152134号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的实施例涉及一种显示装置。
背景技术
显示装置包括多个像素，每个像素包括显示元件。每个像素包括线和连接到线的至少一个晶体管。所述至少一个晶体管驱动显示元件。
晶体管电连接到显示元件，以使用从线施加的信号来驱动显示元件。
线中的至少一些会与显示元件叠置。与显示元件叠置的线会在显示装置的下部处形成台阶差。台阶差会导致显示元件的表面不均匀性，显示元件的表面不均匀性会导致根据显示装置的视角的白色角度依赖性(WAD，white angle dependency)。
发明内容
本公开的实施例的方面针对具有改善的显示质量的显示装置。
根据本公开的实施例，显示装置包括：基底，包括像素区和外围区；像素，位于基底的像素区中，像素包括至少一个晶体管和连接到晶体管的发光器件；数据线和扫描线，连接到像素；以及电力线，向发光器件供应电力。晶体管包括：有源图案，设置在基底上；源电极和漏电极，均连接到有源图案；以及栅电极，位于有源图案上并且栅极绝缘层置于栅电极和有源图案之间。所述显示装置还包括：层间绝缘层，覆盖栅电极，层间绝缘层包括顺序堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；以及保护层，位于层间绝缘层上。电力线包括：第一导电层，与数据线平行，第一导电层位于第二层间绝缘层上；以及第二导电层，设置在第三层间绝缘层上，第二导电层连接到第一导电层。发光器件位于保护层上。第三层间绝缘层在发光器件和第二导电层彼此叠置的区域中包括凹部。第二导电层位于凹部中。
保护层可以包括有机绝缘层。
第三层间绝缘层可以包括：第一子绝缘层，包括无机绝缘层；以及第二子绝缘层，位于第一子绝缘层上，第二子绝缘层包括有机绝缘层。
凹部可以包括去除了第二子绝缘层的一部分的区域，以经其暴露第一子绝缘层。
第二导电层可以位于第一子绝缘层上。
凹部可以包括去除了第二子绝缘层的部分厚度的凹进区域。
第三层间绝缘层可以包括有机绝缘层。凹部可以经其暴露第一导电层。
在凹部处，第二导电层可以在第一导电层上与第一导电层直接接触。
第二导电层包括：第一导线，在一个方向上延伸；以及第二导线，与第一导线交叉。
像素中的每个还可以包括存储电容器。存储电容器可以包括与栅电极位于同一层的下电极以及设置在第一层间绝缘层上的上电极。
第一导线可以在与数据线和扫描线中的一者平行的方向上延伸。
保护层可以具有平坦化的表面。
在保护层中，与凹部对应的区域的厚度可以大于其它区域的厚度。
发光器件可以包括位于保护层上的第一电极、位于第一电极上的第二电极以及位于第一电极和第二电极之间的发射层。
数据线可以与第一导电层位于同一层。
根据本公开的实施例，显示装置包括：基底，包括像素区和外围区；像素，位于基底的像素区中，像素包括至少一个晶体管和连接到晶体管的发光器件；数据线和扫描线，连接到像素；以及电力线，向发光器件供应电力。晶体管包括：有源图案，位于基底上；源电极和漏电极，均连接到有源图案；以及栅电极，位于有源图案上并且栅极绝缘层置于栅电极和有源图案之间。所述显示装置还包括：层间绝缘层，覆盖栅电极，层间绝缘层包括顺序堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；以及保护层，设置在层间绝缘层上。发光器件包括设置在保护层上的第一电极、设置在第一电极上的第二电极以及位于第一电极和第二电极之间的发射层。电力线包括：第一导电层，与数据线平行，第一导电层位于第二层间绝缘层上；以及第二导电层，位于第三层间绝缘层上，第二导电层连接到第一导电层。第三层间绝缘层在发光器件和第二导电层彼此叠置的区域中包括凹部，第二导电层位于凹部中。保护层和第一电极之间的界面是平坦的面。
保护层可以包括有机绝缘层。
在保护层中，与凹部对应的区域的厚度可以大于其它区域的厚度。
第三层间绝缘层可以包括：第一子绝缘层，包括无机绝缘层；以及第二子绝缘层，位于第一子绝缘层上，第二子绝缘层包括有机绝缘层。
凹部可以是去除了第二子绝缘层的一部分的区域，以经其暴露第一子绝缘层。第二导电层可以位于第一子绝缘层上。
凹部可以包括去除了第二子绝缘层的部分厚度的凹进区域。
第三层间绝缘层可以包括有机绝缘层。凹部可以经其暴露第一导电层。在凹部处，第二导电层可以在第一导电层上与第一导电层直接接触。
第二导电层可以包括：第一导线，在一个方向上延伸；以及第二导线，与第一导线交叉。
第一导线可以在与数据线平行的方向上延伸或者可以在与扫描线平行的方向上延伸。
附图说明
现在将在下文中参照附图更充分地描述示例实施例；然而示例实施例可以以不同的形式实施并且不应该被解释为受限于这里所阐述的实施例。相反，这些实施例被提供使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达示例实施例的范围。
在附图中，为了清楚的说明，会夸大尺寸。
图1是示出根据本公开的实施例的显示装置的平面图。
图2是示出根据本公开的实施例的显示装置中的像素和驱动器的框图。
图3是示出图2中示出的像素的实施例的等效电路图。
图4是详细地示出图3中示出的像素的平面图。
图5是沿图4的线I-I’截取的剖视图。
图6是沿图4的线II-II’截取的剖视图。
图7是沿图4的线III-III’截取的剖视图。
图8是示出图2至图7中示出的有源图案的平面图。
图9是示出图2至图7中示出的扫描线、发光控制线以及存储电容器的下电极的平面图。
图10是示出图2至图7中示出的初始化电力线以及存储电容器的上电极的平面图。
图11是示出图2至图7中示出的数据线、连接线、辅助连接线、电力线的第一导电层以及第一桥接图案的平面图。
图12是示出图2至图7中示出的电力线的第二导电层以及第二桥接图案的平面图。
图13是示出图2至图7中示出的有机发光器件的平面图。
图14是示出图12和图13中示出的电力线的第二导电层、第二桥接图案和有机发光器件的平面图。
图15是沿图14的线IV-IV’截取的剖视图。
图16是沿图14的线V-V’截取的剖视图。
图17和图18是示出根据本公开的另一实施例的显示装置的视图。
图19和图20是示出根据本公开的又一实施例的显示装置的视图。
具体实施方式
因为本发明考虑到各种改变和许多实施例，所以在附图中将示出特定实施例并且在文字描述中对所述特定实施例进行详细描述。通过对实施例的详细描述以及附图一起，本发明的实施例的特征和方法将变得清楚。然而，给出的示例性实施例可以具有不同的形式，并且不应被解释为受限于这里所阐述的描述。
将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的精神和范围的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被命名为第二元件、第二组件、第二区域、第二层或第二部分。
同样的附图标记始终指示同样的元件。在附图中，为了清晰起见，会夸大某些线、某些层、某些组件、某些元件或某些特征的厚度。
此外，还将理解的是，当一个元件、组件、区域、层和/或部分被称为“在”两个元件、组件、区域、层和/或部分“之间”时，其可以是所述两个元件、组件、区域、层和/或部分之间的唯一元件、组件、区域、层和/或部分，或者也可以存在一个或更多个中间元件、组件、区域、层和/或部分。
这里使用的术语是为了描述特定实施例的目的，而不意图对本发明进行限制。如这里使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种/者)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”及其变型时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
为了易于描述，在这里可使用诸如“顶”、“底”、“在……下面”、“在……下方”、“下”、“在……之下”、“在……上方”、“上”等空间相对术语来描述如附图中示出的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，空间相对术语意图包含除了在附图中描绘的方位之外的装置在使用中或在操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”、“下面”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……之下”可包括上方和下方两种方位。所述装置可以被另外定位(例如，旋转90度或者在其它方位)，应该相应地解释这里使用的空间相对描述语。
如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任意组合和所有组合。当诸如“……中的至少一个/种/者”、“……中的一个/种/者”和“从……选择的”的表述位于一列元件之后时，该表述修饰整列元件，而不是修饰所述列中的单个元件。此外，当用“可以”描述本发明的实施例时，指的是“本发明的一个或更多个实施例”。此外，术语“示例性”意图指示例或例证。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层或者“与”另一元件或层“连接”、“结合”或“相邻”时，该元件或层可以“直接在”所述另一元件或层“上”、“直接连接到”或“直接结合到”所述另一元件或层或者“与”所述另一元件或层“直接连接”、“直接结合”或“直接相邻”，或者可以存在一个或更多个中间元件或中间层。此外，根据如本领域技术人员将理解的使用了术语“连接”、“连接的”等的上下文，这些术语也可以指“电连接”、“电连接的”等。当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层或者“与”另一元件或层“直接连接”、“直接结合”或“直接相邻”时，不存在中间元件或中间层。
如这里使用的，“基本上”、“大约”和相似的术语用作近似术语而不用作程度术语，并且意图解释将由本领域普通技术人员认识到的在测量值或计算值中的固有偏差。
如这里使用的，术语“使用”及其变型可以认为分别与术语“利用”及其变型同义。
关于本发明的一个或更多个实施例描述的特征可与本发明的其它实施例的特征结合使用。例如，即使这里可能没有具体描述第三实施例，也可以将第一实施例中描述的特征与第二实施例中描述的特征结合以形成第三实施例。
在下文中，将参照附图更详细地描述本公开的示例性实施例。
图1是示出根据本公开的实施例的显示装置的平面图。
参照图1，根据本公开的实施例的显示装置可以包括基底SUB、设置在基底SUB上的像素PXL、设置在基底SUB上的驱动单元(例如，驱动器)以及将像素PXL和驱动单元连接的线单元，驱动单元驱动像素PXL。
基底SUB可以包括像素区PXA和外围区PPA。像素区PXA可以是设置有显示图像的像素PXL的区域。稍后将描述每个像素PXL。外围区PPA是没有设置像素PXL的区域，并且可以是不显示图像的区域。用于驱动像素PXL的驱动单元以及将像素PXL和驱动单元连接的线中的一些可以设置在外围区PPA中。外围区PPA对应于最终的显示装置中的边框，边框的宽度可以根据外围区PPA的宽度来确定。
像素区PXA可以具有各种合适的形状。例如，像素区PXA可以设置为各种合适的形状，诸如包括直边的闭合形状的多边形、包括曲边的圆形、椭圆形等以及包括直边和曲边的半圆形、半椭圆形等。当像素区PXA包括多个区域时，每个区域也可以设置为各种合适的形状，诸如包括直边的闭合形状的多边形、包括曲边的圆形、椭圆形等以及包括直边和曲边的半圆形、半椭圆形等。另外，多个区域的面积可以彼此相同、彼此基本相同或彼此不同。
在该实施例中，将像素区PXA设置为具有包括直边的四边形形状的一个区域的情况作为示例进行描述。
外围区PPA可以设置在像素区PXA的一侧或更多侧处。在本公开的实施例中，外围区PPA可以围绕像素区PXA的外周。在本公开的实施例中，外围区PPA可以包括在其宽度方向上延伸的横向部分和在其长度方向上延伸的纵向部分。外围区PPA的纵向部分可以设置为沿像素区PXA的宽度方向彼此间隔开的一对。
像素PXL可以在基底SUB上设置在像素区PXA中。每个像素PXL是用于显示图像的单元(例如，最小单元)，并且可以设置为多个。每个像素PXL可以包括发射白光和/或彩色光的有机发光器件。每个像素PXL可以发射红色、绿色和蓝色中的一种的光，但本公开不限于此。例如，每个像素PXL可以发射诸如青色、品红色或黄色的颜色的光。
像素PXL可以沿在第一方向DR1上延伸的行和在第二方向DR2上延伸的列布置为矩阵形式。然而，像素PXL的布置形式不受限制，像素PXL可以布置为各种合适的形式。例如，一些像素PXL可以被布置为使得第一方向DR1变为行方向，但是另一些像素PXL可以被布置为使得与第一方向DR1不同的方向(例如，相对于第一方向DR1倾斜的方向)变为行方向。可选择地，像素PXL可以被布置为使得相对于第一方向DR1和第二方向DR2倾斜的方向变为列方向，并且使得与列方向交叉(例如，相交)的方向变为行方向。这里，列方向也可以相对于第一方向DR1和第二方向DR2倾斜。
驱动单元通过线单元向每个像素PXL提供信号，因此，可以控制像素PXL的驱动。在图1中，为了便于描述省略了线单元。稍后将更详细地描述线单元。
驱动单元可以包括通过扫描线向像素PXL提供扫描信号的扫描驱动器SDV、通过发光控制线向像素PXL提供发光控制信号的发光驱动器EDV、通过数据线向像素PXL提供数据信号的数据驱动器DDV以及时序控制器。时序控制器可以控制扫描驱动器SDV、发光驱动器EDV和数据驱动器DDV。
扫描驱动器SDV可以设置在外围区PPA中的纵向部分处。因为外围区PPA的纵向部分被设置为沿像素区PXA的宽度方向彼此间隔开的一对，所以扫描驱动器SDV可以设置在外围区PPA中的纵向部分中的一处或更多处。扫描驱动器SDV可以沿外围区PPA的长度方向延伸。
在本公开的实施例中，扫描驱动器SDV可以直接安装在基底SUB上。当扫描驱动器SDV直接安装在基底SUB上时，扫描驱动器SDV可以在形成像素PXL的工艺中与像素PXL一起形成。然而，扫描驱动器SDV的安装位置和形成方法不限于此。例如，扫描驱动器SDV可以形成在将以玻璃上芯片的形式设置在基底SUB上的单独的芯片上。可选择地，扫描驱动器SDV可以安装在将通过连接件连接到基底SUB的印刷电路板上。
与扫描驱动器SDV相似，发光驱动器EDV可以设置在外围区PPA中的纵向部分处。发光驱动器EDV可以设置在外围区PPA中的纵向部分中的一处或更多处。发光驱动器EDV可以沿外围区PPA的长度方向延伸。
在本公开的实施例中，发光驱动器EDV可以直接安装在基底SUB上。当发光驱动器EDV直接安装在基底SUB上时，发光驱动器EDV可以在形成像素PXL的工艺中与像素PXL一起形成。然而，发光驱动器EDV的安装位置和形成方法不限于此。例如，发光驱动器EDV可以形成在将以玻璃上芯片的形式设置在基底SUB上的单独的芯片上。可选择地，发光驱动器EDV可以安装在将通过连接件连接到基底SUB的印刷电路板上。
在本公开的实施例中，将扫描驱动器SDV和发光驱动器EDV彼此相邻且形成在外围区PPA的所述一对纵向部分中的任意一个纵向部分处的情况作为示例示出。然而，本公开不限于此，可以以各种合适的方式修改扫描驱动器SDV和发光驱动器EDV的布置。例如，扫描驱动器SDV可以设置在外围区PPA的纵向部分中的一个纵向部分处，发光驱动器EDV可以设置在外围区PPA的纵向部分中的另一个纵向部分处。可选择地，扫描驱动器SDV可以设置在外围区PPA的纵向部分中的两个纵向部分处，发光驱动器EDV可以仅设置在外围区PPA的纵向部分中的一个纵向部分处。
数据驱动器DDV可以设置在外围区PPA中。具体地，数据驱动器DDV可以设置在外围区PPA的横向部分处。数据驱动器DDV可以沿外围区PPA的宽度方向延伸。
在本公开的实施例中，扫描驱动器SDV、发光驱动器EDV和/或数据驱动器DDV的位置可以改变。
时序控制器可以通过线以各种合适的方式连接到扫描驱动器SDV、发光驱动器EDV和数据驱动器DDV。其处设置有时序控制器的位置在这里不受限制。例如，时序控制器可以安装在柔性印刷电路板上，以通过印刷电路板连接到扫描驱动器SDV、发光驱动器EDV和数据驱动器DDV。印刷电路板可以设置在各种合适的位置处，例如，在基底SUB的一侧处和在基底SUB的背面上等等。
图2是示出根据本公开的实施例的显示装置中的像素和驱动单元的框图。
参照图2，根据本公开的实施例的显示装置可以包括像素PXL、驱动单元和线单元。
像素PXL可以设置为多个。驱动单元可以包括扫描驱动器SDV、发光驱动器EDV、数据驱动器DDV和时序控制器TC。在图2中，为了便于描述而设定了扫描驱动器SDV、发光驱动器EDV、数据驱动器DDV和时序控制器TC的位置。当实现实际的显示装置时，扫描驱动器SDV、发光驱动器EDV、数据驱动器DDV和时序控制器TC可以设置在显示装置中的其它的合适的位置处。
线单元将信号从驱动单元提供到每个像素PXL，并且可以包括扫描线、数据线、发光控制线、电力线PL和初始化电力线。扫描线可以包括多条扫描线S1至Sn，发光控制线可以包括多条发光控制线E1至En。数据线可以包括多条数据线D1至Dm。数据线D1至Dm和电力线PL可以连接到像素PXL。
像素PXL可以布置在像素区PXA中。像素PXL可以连接到扫描线S1至Sn、发光控制线E1至En、数据线D1至Dm和电力线PL。当从扫描线S1至Sn供应扫描信号时，像素PXL可以供应有来自数据线D1至Dm的数据信号。
此外，像素PXL可以供应有来自外部的第一电源ELVDD、第二电源ELVSS和初始化电源Vint。这里，第一电源ELVDD可以通过电力线PL来施加。
每个像素PXL可以包括驱动晶体管和有机发光二极管。驱动晶体管可以对应于数据信号来控制从第一电源ELVDD经由有机发光二极管流向第二电源ELVSS的电流量。这里，在供应数据信号之前，可以通过初始化电源Vint的电压来使驱动晶体管的栅电极初始化。为此，初始化电源Vint可以被设定为比数据信号的电压低的电压。
扫描驱动器SDV可以响应于来自时序控制信号TC的第一栅极控制信号GCS1来将扫描信号供应到扫描线S1至Sn。例如，扫描驱动器SDV可以将扫描信号顺序地供应到扫描线S1至Sn。当扫描信号被顺序地供应到扫描线S1至Sn时，可以以水平线为单位顺序地选择像素PXL。
发光驱动器EDV可以响应于来自时序控制器TC的第二栅极控制信号GCS2来将发光控制信号供应到发光控制线E1至En。例如，发光驱动器EDV可以将发光控制信号顺序地供应到发光控制线E1至En。
这里，发光控制信号可以被设定为具有比扫描信号的宽度宽的宽度。例如，供应到第i(i是自然数)发光控制线Ei的发光控制信号可以被供应为在至少一个周期内与供应到第(i-1)扫描线Si-1的扫描信号和供应到第i扫描线Si的扫描信号叠置。
另外，发光控制信号可以被设定为栅极截止电压(例如，高电压)，使得包括在像素PXL中的晶体管可以截止，扫描信号可以被设定为栅极导通电压(例如，低电压)，使得包括在像素PXL中的晶体管可以导通。
数据驱动器DDV可以响应于数据控制信号DCS来将数据信号供应到数据线D1至Dm。供应到数据线D1至Dm的数据信号可以供应到由扫描信号选择的像素PXL。
时序控制器TC可以向扫描驱动器SDV和发光驱动器EDV供应基于从外部供应的时序信号而生成的栅极控制信号GCS1和GCS2。此外，时序控制器TC可以将数据控制信号DCS供应到数据驱动器DDV。
起始脉冲和时钟信号可以包括在栅极控制信号GCS1和GCS2中的每个中。起始脉冲可以控制第一扫描信号或第一发光控制信号的时序。时钟信号可以用来使起始脉冲移位。
源起始脉冲和时钟信号可以包括在数据控制信号DCS中。源起始脉冲可以控制数据的采样起始时间。时钟信号可以用于控制采样操作。
图3是示出图2中示出的像素的实施例的等效电路图。为了便于描述，将在图3中示出与第j数据线Dj和第i扫描线Si连接的像素PXL。
参照图2和图3，根据本公开的实施例的像素PXL可以包括有机发光器件OLED、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容器Cst。
有机发光器件OLED的阳极可以经由第六晶体管T6连接到第一晶体管T1，有机发光器件OLED的阴极可以连接到第二电源ELVSS。有机发光器件OLED可以产生具有与从第一晶体管T1供应的电流量对应的亮度(例如，预定亮度)的光。
第一电源ELVDD可以被设定为比第二电源ELVSS的电压高的电压，使得电流可以流入有机发光器件OLED。
第七晶体管T7可以连接在初始化电源Vint和有机发光器件OLED的阳极之间。另外，第七晶体管T7的栅电极可以连接到第i扫描线Si。当将扫描信号供应(例如，以低电平供应)到第i扫描线Si时，第七晶体管T7可以导通，以将初始化电源Vint的电压供应到有机发光器件OLED的阳极。这里，初始化电源Vint可以被设定为比数据信号的电压低的电压。
第六晶体管T6可以连接在第一晶体管T1和有机发光器件OLED之间。另外，第六晶体管T6的栅电极可以连接到第i发光控制线Ei。当将发光控制信号供应(例如，以高电平供应)到第i发光控制线Ei时，第六晶体管T6可以截止，否则第六晶体管T6可以导通。
第五晶体管T5可以连接在第一电源ELVDD和第一晶体管T1之间。另外，第五晶体管T5的栅电极可以连接到第i发光控制线Ei。当将发光控制信号供应(例如，以高电平供应)到第i发光控制线Ei时，第五晶体管T5可以截止，否则第五晶体管T5可以导通。
第一晶体管(驱动晶体管)T1的第一电极可以经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到有机发光器件OLED的阳极。另外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以对应于第一节点N1的电压来控制从第一电源ELVDD经由有机发光器件OLED流向第二电源ELVSS的电流量。即，第一电源ELVDD可以通过第一晶体管T1电连接到有机发光器件OLED的阳极。
第三晶体管T3可以连接在第一晶体管T1的第二电极和第一节点N1之间。另外，第三晶体管T3的栅电极可以连接到第i扫描线Si。当将扫描信号供应(例如，以低电平供应)到第i扫描线Si时，第三晶体管T3可以导通，以允许第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以二极管连接。
第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。另外，第四晶体管T4的栅电极可以连接到第(i-1)扫描线Si-1。当将扫描信号供应(例如，以低电平供应)到第(i-1)扫描线Si-1时，第四晶体管T4可以导通，以将初始化电源Vint的电压供应到第一节点N1。
第二晶体管T2可以连接在第j数据线Dj和第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅电极可以连接到第i扫描线Si。当将扫描信号供应(例如，以低电平供应)到第i扫描线Si时，第二晶体管T2可以导通，以允许第j数据线Dj电连接到第一晶体管T1的第一电极。
存储电容器Cst可以连接在第一电源ELVDD和第一节点N1之间。存储电容器Cst可以存储数据信号和与第一晶体管T1的阈值电压对应的电压。
在本公开的另一实施例中，可以不同地设定扫描线和发光控制线的延伸方向。例如，尽管在本公开的实施例中扫描线和发光控制线沿作为其宽度方向的第一方向DR1延伸，但是扫描线和发光控制线可以沿作为其长度方向的第二方向DR2延伸。
图4是详细地示出图3中示出的像素的平面图。图5是沿图4的线I-I’截取的剖视图。图6是沿图4的线II-II’截取的剖视图。图7是沿图4的线III-III’截取的剖视图。
基于设置在像素区PXA中的第i行第j列上的一个像素PXL，图4至图7中示出与所述一个像素PXL连接的两条扫描线Si-1和Si、发光控制线Ei、电力线PL和数据线Dj。在图4至图7中，为了便于描述，第(i-1)行上的扫描线被称为“第(i-1)扫描线Si-1”，第i行上的扫描线被称为“第i扫描线Si”，第i行上的发光控制线被称为“发光控制线Ei”，第j列上的数据线被称为“数据线Dj”，第j列上的电力线被称为“电力线PL”。
参考图4至图7，显示装置可以包括基底SUB、线单元和像素PXL。
基底SUB可以包括透明绝缘材料，以使光能够经其透过。基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
另外，基底SUB可以是柔性基底。这里，基底SUB可以是包含聚合物有机材料的膜基底和塑料基底中的一种。例如，基底SUB可以包括从由聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素组成的组中选择的至少一种。然而，构成基底SUB的材料可以各种改变，并且可以包括纤维增强塑料(FRP)等。
线单元向每个像素PXL提供信号，并且可以包括扫描线Si-1和Si、数据线Dj、发光控制线Ei、电力线PL和初始化电力线IPL。
扫描线Si-1和Si可以在第一方向DR1上延伸。扫描线Si-1和Si可以包括沿第二方向DR2顺序地布置的第(i-1)扫描线Si-1和第i扫描线Si。扫描线Si-1和Si可以接收扫描信号。例如，第(i-1)扫描线Si-1可以接收第(i-1)扫描信号。可以通过施加到第(i-1)扫描线Si-1的第(i-1)扫描信号来使第i行上的像素PXL初始化。第i扫描线Si可以接收第i扫描信号。第i扫描线Si可以分支以连接到不同的晶体管。
发光控制线Ei可以在第一方向DR1上延伸。发光控制线Ei设置为在第i扫描线Si之间与分支的第i扫描线Si分隔开。发光控制线Ei可以接收发光控制信号。
数据线Dj可以在第二方向DR2上延伸。数据线Dj可以接收数据信号。
电力线PL可以在第二方向DR2上延伸。电力线PL可以设置为与数据线Dj分隔开。电力线PL可以接收第一电源(见图2和图3的ELVDD)。
初始化电力线IPL可以沿第一方向DR1延伸。初始化电力线IPL可以设置在位于第i像素行的像素PXL和位于第i+1像素行的像素PXL之间。初始化电力线IPL可以接收初始化电源Vint。
每个像素PXL可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst和有机发光器件OLED。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL可以连接在第一栅电极GE1与第三漏电极DE3和第四漏电极DE4之间。连接线CNL的一端可以通过第一接触孔CH1连接到第一栅电极GE1，连接线CNL的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成，第一有源图案ACT1可以由未掺杂杂质的半导体层形成。
第一有源图案ACT1具有在一个方向(例如，预定方向)上延伸的条形状，并且可以具有沿延伸方向弯曲多次的形状。当在平面上观察时，第一有源图案ACT1可以与第一栅电极GE1叠置。因为第一有源图案ACT1形成得长，所以第一晶体管T1的沟道区可以形成得长。因此，可以扩宽施加到第一晶体管T1的栅极电压的驱动范围。因此，可以控制(例如，精细地控制)从有机发光器件OLED发射的光的灰度级。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到第i扫描线Si。第二栅电极GE2可以设置为第i扫描线Si的一部分或者可以设置为从第i扫描线Si突出的形状。在本公开的实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以由未掺杂杂质的半导体或掺杂有杂质的半导体形成。例如，第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体形成，第二有源图案ACT2可以由未掺杂杂质的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以设置为双栅极结构，以便防止或减小漏电流。即，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b统称为第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b统称为第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b统称为第三源电极SE3，第3a漏电极DE3a和第3b漏电极DE3b统称为第三漏电极DE3。
第三栅电极GE3可以连接到第i扫描线Si。第三栅电极GE3可以设置为第i扫描线Si的一部分，或者可以设置为从第i扫描线Si突出的形状。例如，第3a栅电极GE3a可以设置为从第i扫描线Si突出的形状，第3b栅电极GE3b可以设置为第i扫描线Si的一部分。
第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成，第三有源图案ACT3可以由未掺杂杂质的半导体层形成。第三有源图案ACT3对应于与第三栅电极GE3叠置的部分。第三源电极SE3的一端可以连接到第三有源图案ACT3。第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。此外，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1来连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以设置为双栅极结构，以便防止或减小漏电流。即，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a，第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b统称为第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b统称为第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b统称为第四源电极SE4，第4a漏电极DE4a和第4b漏电极DE4b统称为第四漏电极DE4。
第四栅电极GE4可以连接到第(i-1)扫描线Si-1。第四栅电极GE4可以设置为第(i-1)扫描线Si-1的一部分，或者可以设置为从第(i-1)扫描线Si-1突出的形状。例如，第4a栅电极GE4a可以设置为第(i-1)扫描线Si-1的一部分。第4b栅电极GE4b可以设置为从第(i-1)扫描线Si-1突出的形状。
第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层形成，第四有源图案ACT4可以由未掺杂杂质的半导体层形成。第四有源图案ACT4对应于与第四栅电极GE4叠置的部分。
第四源电极SE4的一端可以连接到第四有源图案ACT4。第四源电极SE4的另一端可以连接到位于第(i-1)行上的像素PXL的初始化电力线IPL和位于第(i-1)行上的像素PXL的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以设置在第四源电极SE4和初始化电力线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过位于第(i-1)行上的像素PXL的第八接触孔CH8连接到位于第(i-1)行上的初始化电力线IPL。第四漏电极DE4的一端可以连接到第四有源图案ACT4。第四漏电极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。此外，第四漏电极DE4可以通过第二接触孔CH2和第一接触孔CH1来连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到发光控制线Ei。第五栅电极GE5可以设置为发光控制线Ei的一部分，或者可以设置为从发光控制线Ei突出的形状。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成，第五有源图案ACT5可以由未掺杂杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5叠置的部分。第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接到电力线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到发光控制线Ei。第六栅电极GE6可以设置为发光控制线Ei的一部分，或者可以设置为从发光控制线Ei突出的形状。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成，第六有源图案ACT6可以由未掺杂杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6叠置的部分。第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到第i扫描线Si。第七栅电极GE7可以设置为第i扫描线Si的一部分，或者可以设置为从第i扫描线Si突出的形状。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由未掺杂杂质的半导体层或掺杂有杂质的半导体层形成。例如，第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层形成，第七有源图案ACT7可以由未掺杂杂质的半导体层形成。第七有源图案ACT7对应于与第七栅电极GE7叠置的部分。第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始化电力线IPL。此外，第七漏电极DE7可以连接到位于第(i+1)行上的像素PXL的第四晶体管T4的第四源电极SE4。第七漏电极DE7可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9连接到位于第(i+1)行上的像素PXL的第四晶体管T4的第四源电极SE4。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以形成为第一晶体管T1的第一栅电极GE1。
上电极UE与第一栅电极GE1叠置，并且在平面上观察时可以覆盖下电极LE。随着上电极UE和下电极LE的叠置区域变宽，存储电容器Cst的电容可以增大。上电极UE可以在第一方向DR1上延伸。在本公开的实施例中，与第一电源ELVDD具有相同或基本相同的电平的电压可以施加到上电极UE。上电极UE可以在包括第一接触孔CH1的区域中具有开口OPN，其中，第一栅电极GE1和连接线CNL通过第一接触孔CH1彼此接触。
有机发光器件OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD和第二电极CD之间的发射层EML。
第一电极AD可以设置在与像素PXL中的各个像素对应的发光区域中。第一电极AD可以通过第七接触孔CH7、第十接触孔CH10和第十二接触孔CH12连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥接图案BRP1可以设置在第七接触孔CH7和第十接触孔CH10之间。第二桥接图案BRP2可以设置在第十接触孔CH10和第十二接触孔CH12之间。
第一电极AD可以电连接到电力线PL，以被供应第一电源(见图2和图3的ELVDD)。第二电极CD可以连接到第二电源(见图2和图3的ELVSS)。
第一桥接图案BRP1和第二桥接图案BRP2可以连接第六漏电极DE6、第七源电极SE7和第一电极AD。
在下文中，将参照图4至图7沿堆叠顺序描述根据本公开的实施例的显示装置的结构。
有源图案ACT1至ACT7(在下文中，统称为ACT)可以设置在基底SUB上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层可以设置在基底SUB和第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以设置在其上形成有有源图案ACT的基底SUB上。栅极绝缘层GI可以包括有机绝缘层和无机绝缘层中的至少一种。例如，栅极绝缘层GI可以包括无机绝缘层，无机绝缘层可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一种。
第(i-1)扫描线Si-1、第i扫描线Si、发光控制线Ei和第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i扫描线Si整体地形成。第四栅电极GE4可以与第(i-1)扫描线Si-1整体地形成。第五栅电极GE5和第六栅电极GE6可以与发光控制线Ei整体地形成。第七栅电极GE7可以与第i扫描线Si整体地形成。
第一层间绝缘层IL1可以设置在其上形成有第(i-1)扫描线Si-1等的基底SUB上。第一层间绝缘层IL1可以包括有机绝缘层和无机绝缘层中的至少一种。例如，第一层间绝缘层IL1可以与栅极绝缘层GI包括相同或基本相同的材料。
存储电容器Cst的上电极UE和初始化电力线IPL可以设置在第一层间绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE与下电极LE一起可以构成存储电容器Cst，并且第一层间绝缘层IL1置于上电极UE和下电极LE之间。
第二层间绝缘层IL2可以设置在其上设置有上电极UE和初始化电力线IPL的基底SUB上。第二层间绝缘层IL2可以包括有机绝缘层和无机绝缘层中的至少一种。
数据线Dj、连接线CNL、辅助连接线AUX、第一桥接图案BRP1和电力线PL的第一导电层PL1可以设置在第二层间绝缘层IL2上。
数据线Dj可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6来连接到第二源电极SE2。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1来连接到第一栅电极GE1。此外，连接线CNL可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2来连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8来连接到初始化电力线IPL。此外，辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9来连接到第四源电极SE4和位于第(i-1)行上的像素PXL的第七漏电极DE7。
第一桥接图案BRP1可以是被提供为在第六漏电极DE6和第一电极AD之间将第六漏电极DE6连接到第一电极AD的介质的图案。第一桥接图案BRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7来连接到第六漏电极DE6和第七源电极SE7。
第一导电层PL1可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4来连接到存储电容器Cst的上电极UE。第一导电层PL1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第五接触孔CH5来连接到第五源电极SE5。
第三层间绝缘层IL3可以设置在其上形成有数据线Dj等的基底SUB上。第三层间绝缘层IL3可以包括有机绝缘层和无机绝缘层中的至少一种。例如，第三层间绝缘层IL3可以包括包含无机绝缘材料的第一子绝缘层IL31和设置在第一子绝缘层IL31上的第二子绝缘层IL32，第二子绝缘层IL32包括有机绝缘材料。
第一子绝缘层IL31可以包括氧化硅、氮化硅、氮氧化硅、氧化铝(AlOx)和氧化铪(HfOx)中的至少一种。
第二子绝缘层IL32可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
电力线PL的第二导电层PL2以及第二桥接图案BRP2可以设置在第三层间绝缘层IL3上。第二桥接图案BRP2可以通过第十接触孔CH10连接到第一桥接图案BRP1。
第二导电层PL2与第一导电层PL1叠置，并且可以通过穿过第三层间绝缘层IL3的第十一接触孔CH11来连接到第一导电层PL1。因此，因为电力线PL包括第一导电层PL1和第二导电层PL2，并且第一导电层PL1和第二导电层PL2彼此电连接，所以能够防止或减小通过电力线PL供应的电力(例如，第一电源ELVDD)的电压降。
保护层PSV可以设置在其上设置有第二导电层PL2和第二桥接图案BRP2的第三层间绝缘层IL3上。保护层PSV可以包括有机绝缘层和无机绝缘层中的至少一种。例如，保护层PSV可以包括有机绝缘层。
有机发光器件OLED可以设置在保护层PSV上。有机发光器件OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD和第二电极CD之间的发射层EML。
第一电极AD可以设置在保护层PSV上。第一电极AD可以通过穿过保护层PSV的第十二接触孔CH12来连接到第二桥接图案BRP2。因此，第一电极AD可以电连接到第一桥接图案BRP1。因为第一桥接图案BRP1通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，所以第一电极AD可以连接到第六漏电极DE6和第七源电极SE7。
将发光区域限定为与像素PXL中的各个像素对应的像素限定层PDL可以设置在其上形成有第一电极AD等的基底SUB上。像素限定层PDL可以经其暴露第一电极AD的顶表面并且沿像素PXL的外周从基底SUB突出。
发射层EML可以设置在被像素限定层PDL围绕的发光区域中，第二电极CD可以设置在发射层EML上。覆盖第二电极CD的包封层SLM可以设置在第二电极CD上。
第一电极AD和第二电极CD中的一个可以是阳极电极，第一电极AD和第二电极CD中的另一个可以是阴极电极。例如，第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。
另外，第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，当有机发光器件OLED是底发射有机发光器件时，第一电极AD可以是透射电极，第二电极CD是反射电极。当有机发光器件OLED是顶发射有机发光器件时，第一电极AD可以是反射电极，第二电极CD可以是透射电极。当有机发光器件OLED是双发射有机发光器件时，第一电极AD和第二电极CD中的两者可以是透射电极。在图4至图7的实施例中，将有机发光器件OLED是顶发射有机发光器件并且第一电极AD是阳极电极的情况作为示例进行了描述。
第一电极AD可以包括能够反射光的反射层和设置在反射层之上或之下的透明导电层。透明导电层和反射层中的至少一者可以连接到第七源电极SE7。
反射层可以包括能够反射光的材料。例如，反射层可以包括从由铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)及其合金组成的组中选择的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、掺镓氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺氟氧化锡(FTO)中选择的至少一种透明导电氧化物。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷类树脂和硅烷类树脂中的至少一种。
发射层EML可以设置在第一电极AD的暴露的表面上。发射层EML可以具有至少包括光产生层(LGL)的多层薄膜结构。例如，发射层EML可以包括用于注入空穴的空穴注入层(HIL)、具有优异的空穴传输性能的空穴传输层(HTL)(HTL用于通过抑制LGL中没有结合的电子的运动来增大空穴和电子复合的机会，LGL用于通过注入的电子和注入的空穴的复合来发光)、用于抑制在LGL中未结合的空穴的运动的空穴阻挡层(HBL)、将电子顺利地传输到LGL的电子传输层(ETL)以及用于注入电子的电子注入层(EIL)。在发射层EML中，HIL、HTL、HBL、ETL和EIL可以是公共地设置在彼此相邻的像素PXL中的公共层。
LGL中产生的光的颜色可以是红色、绿色、蓝色和白色中的一种，但是本实施例不限于此。例如，LGL中产生的光的颜色也可以是品红色、青色和黄色中的一种。
第二电极CD可以是半透射反射层。例如，第二电极CD可以是具有经其可透射经发射层EML发射的光的厚度的薄金属层。第二电极CD可以经其透射从发射层EML发射的光的一部分，并且可以反射从发射层EML发射的光的其余部分。
第二电极CD可以包括与透明导电层相比具有低功函数的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金中的至少一种。
从发射层EML发射的光的一部分可以不经第二电极CD透射，并且从第二电极CD反射的光可以再次从反射层被反射。即，从发射层EML发射的光可以在反射层和第二电极CD之间谐振。可以通过光的谐振来改善有机发光器件OLED的光提取效率。
反射层和第二电极CD之间的距离可以根据从发射层EML发射的光的颜色来改变。即，可以根据从发射层EML发射的光的颜色来将反射层和第二电极CD之间的距离调整为对应于谐振距离。
在本公开的实施例中，第三层间绝缘层IL3可以包括设置在第二导电层PL2和第一电极AD彼此叠置的区域中的凹部CCP，第二导电层PL2可以设置在凹部CCP中。凹部CCP可以是去除了第三层间绝缘层IL3的一部分的区域。例如，凹部CCP可以是第二子绝缘层IL32在第二导电层PL2和第一电极AD彼此叠置的区域中暴露第一子绝缘层IL31所经的开口。
在本公开的实施例中，第二导电层PL2可以设置在第一子绝缘层IL31上。因此，第二导电层PL2和第一电极AD之间的距离可以在第二导电层PL2和第一电极AD彼此叠置的区域中增大。当第二导电层PL2和第一电极AD之间的距离增大时，保护层PSV的厚度会增大。即，在保护层PSV中，与凹部CCP对应的区域的厚度可以大于其它区域的厚度。
保护层PSV可以包括有机绝缘层。随着有机绝缘层的厚度的增大，有机绝缘层可以通过去除有机绝缘层的下面的结构的台阶差来具有平坦化的表面。因此，保护层PSV和第一电极AD之间的界面可以是平坦的面。
因为第一电极AD的表面受到第一电极AD的下面的层(即，保护层PSV的表面)的影响，所以第一电极AD的表面可以具有平坦化的形状。当第一电极AD的表面具有平坦化的形状时，包括有机发光器件OLED的显示装置可以防止或减小由第一电极AD的表面不均匀性导致的白色角度依赖性。
包封层SLM可以防止或减少氧气和湿气渗入到有机发光器件OLED内。包封层SLM可以包括多个无机层和多个有机层。例如，包封层SLM可以包括(包括无机层和设置在无机层上的有机层的)多个包封层。另外，无机层可以设置在包封层SLM的最上部处。无机层可以包括从由氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡及其组合物组成的组中选择的至少一种。
图8是示出图2至图7中示出的有源图案的平面图。图9是示出图2至图7中示出的扫描线、发光控制线以及存储电容器的下电极的平面图。图10是示出图2至图7中示出的初始化电力线以及存储电容器的上电极的平面图。图11是示出图2至图7中示出的数据线、连接线、辅助连接线、电力线的第一导电层以及第一桥接图案的平面图。图12是示出图2至图7中示出的电力线的第二导电层以及第二桥接图案的平面图。图13是示出图2至图7中示出的有机发光器件的平面图。图14是示出图12和图13中示出的电力线的第二导电层、第二桥接图案和有机发光器件的平面图。图15是沿图14的线IV-IV’截取的剖视图。图16是沿图14的线V-V’截取的剖视图。在图7至图13中，为了便于说明，针对各个层示出了位于第i像素行和第(i+1)像素行上的像素的组件。在图15和图16中，为了便于描述，示出了第二层间绝缘层、第三层间绝缘层、第一导电层、第二导电层和第一电极。
参照图2至图16，第一有源图案ACT1至第七有源图案ACT7可以设置在基底SUB上。可以通过同一工艺在同一层中形成第一有源图案ACT1至第七有源图案ACT7。
第一有源图案ACT1的一端可以连接到第一源电极SE1，第一有源图案ACT1的另一端可以连接到第一漏电极DE1。第二有源图案ACT2的一端可以连接到第二源电极SE2，第二有源图案ACT2的另一端可以连接到第二漏电极DE2。第三有源图案ACT3的一端可以连接到第三源电极SE3，第三有源图案ACT3的另一端可以连接到第三漏电极DE3。第四有源图案ACT4的一端可以连接到第四源电极SE4，第四有源图案ACT4的另一端可以连接到第四漏电极DE4。第五有源图案ACT5的一端可以连接到第五源电极SE5，第五有源图案ACT5的另一端可以连接到第五漏电极DE5。第六有源图案ACT6的一端可以连接到第六源电极SE6，第六有源图案ACT6的另一端可以连接到第六漏电极DE6。第七有源图案ACT7的一端可以连接到第七源电极SE7，第七有源图案ACT7的另一端可以连接到第七漏电极DE7。
扫描线Si-1、Si和Si+1、发光控制线Ei和Ei+1以及存储电容器Cst的下电极LE可以设置在栅极绝缘层GI上，栅极绝缘层GI设置在第一有源图案ACT1至第七有源图案ACT7之上。可以通过同一工艺在同一层中形成扫描线Si-1、Si和Si+1、发光控制线Ei和Ei+1以及存储电容器Cst的下电极LE。
扫描线Si-1、Si和Si+1可以包括第(i-1)扫描线Si-1、第i扫描线Si和第(i+1)扫描线Si+1。
在第i像素行上，第一栅电极GE1连接到下电极LE(例如，设置为下电极LE或作为下电极LE的一部分)，第四栅电极GE4连接到第(i-1)扫描线Si-1(例如，设置为第(i-1)扫描线Si-1或作为第(i-1)扫描线Si-1的一部分)。第二栅电极GE2、第三栅电极GE3和第七栅电极GE7可以连接到第i扫描线Si(例如，设置为第i扫描线Si或作为第i扫描线Si的一部分)。第五栅电极GE5和第六栅电极GE6可以连接到发光控制线Ei(例如，设置为发光控制线Ei或作为发光控制线Ei的一部分)。
在第(i+1)像素行上，第一栅电极GE1连接到下电极LE(例如，设置为下电极LE或作为下电极LE的一部分)，第四栅电极GE4连接到第i扫描线Si(例如，设置为第i扫描线Si或作为第i扫描线Si的一部分)。第二栅电极GE2、第三栅电极GE3和第七栅电极GE7可以连接到第(i+1)扫描线Si+1(例如，设置为第(i+1)扫描线Si+1或作为第(i+1)扫描线Si+1的一部分)。第五栅电极GE5和第六栅电极GE6可以连接到发光控制线Ei+1(例如，设置为发光控制线Ei+1或作为发光控制线Ei+1的一部分)。
初始化电力线IPL以及存储电容器Cst的上电极UE可以设置在第一层间绝缘层IL1上，第一层间绝缘层IL1设置在扫描线Si-1、Si和Si+1、发光控制线Ei和Ei+1以及下电极LE之上。可以通过同一工艺在同一层中形成初始化电力线IPL和上电极UE。
数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4、电力线PL的第一导电层PL1、辅助连接线AUX、连接线CNL和第一桥接图案BRP1可以设置在第二层间绝缘层IL2上，第二层间绝缘层IL2设置在初始化电力线IPL和上电极UE之上。可以通过同一工艺在同一层中形成数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4、第一导电层PL1、辅助连接线AUX、连接线CNL和第一桥接图案BRP1。
数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第六接触孔CH6来连接到第二源电极SE2。
第一导电层PL1可以与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4以及扫描线Si-1、Si和Si+1中的至少一者(例如，数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4)平行地延伸。第一导电层PL1可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4来连接到上电极UE。此外，第一导电层PL1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第五接触孔CH5来连接到第五源电极SE5。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1来连接到第一栅电极GE1。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8来连接到初始化电力线IPL。此外，辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9来连接到第七漏电极DE7。
第一桥接图案BRP1可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7来连接到第六漏电极DE6和第七源电极SE7。
第二桥接图案BRP2以及电力线PL的第二导电层PL2可以设置在第三层间绝缘层IL3上，第三层间绝缘层IL3设置在数据线Dj、电力线PL、辅助连接线AUX、连接线CNL和第一桥接图案BRP1上。可以通过同一工艺在同一层中形成第二桥接图BRP2和第二导电层PL2。
第二桥接图案BRP2可以通过第十接触孔CH10连接到第一桥接图BRP1。
第二导电层PL2可以包括多条第一导线CL1以及与第一导线CL1交叉的多条第二导线CL2。
第一导线CL1和第二导线CL2中的一者(例如，第一导线CL1)可以在与数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4以及扫描线Si-1、Si和Si+1中的一者(例如，数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4)平行的方向上延伸。第一导线CL1平行于第一导电层PL1地与第一导电层PL1叠置，并且可以通过穿过第三层间绝缘层IL3的第十一接触孔CH11来连接到第一导电层PL1。因此，因为电力线PL包括第一导电层PL1和第二导电层PL2，并且第一导电层PL1和第二导电层PL2彼此电连接，所以能够防止或减小通过电力线PL供应的电力(例如，第一电源ELVDD)的电压降。
第一导线CL1和第二导线CL2中的另一者(例如，第二导线CL2)可以平行于数据线Dj、Dj+1、Dj+2、Dj+3和Dj+4以及扫描线Si-1、Si和Si+1中的另一者(例如，扫描线Si-1、Si和Si+1)。
在本实施例中，已经将第二导线CL2在与扫描线Si-1、Si和Si+1平行的方向上延伸的情况作为示例示出，但本公开不限于此。例如，第二导线CL2可以在相对于扫描线Si-1、Si和Si+1倾斜的方向上延伸。
保护层PSV可以设置在其上形成有第二导电层PL2和第二桥接图案BRP2的第三层间绝缘层IL3上。保护层PSV可以包含有机绝缘层和无机绝缘层中的至少一种。例如，保护层PSV可以包括有机绝缘层。
有机发光器件OLED可以设置在保护层PSV上。每个有机发光器件OLED可以包括设置在保护层PSV上的第一电极AD、设置在第一电极AD上的发射层EML以及设置在发射层EML上的第二电极CD。
第一电极AD可以通过穿过保护层PSV的第十二接触孔CH12来连接到第二桥接图案BRP2。
当第二导电层PL2的第一导线CL1和第二导线CL2与有机发光器件OLED叠置时，会由于第二导电层PL2而在有机发光器件OLED的下部处产生台阶差。保护层PSV的表面会具有不规则性。保护层PSV的表面的不规则性会造成设置在保护层PSV上的第一电极AD的表面的不规则性。如果第一电极AD的表面具有不规则性，则有机发光器件OLED的发射光的表面会具有不规则性。如果有机发光器件OLED的发射光的表面具有不规则性，则从有机发光器件OLED发射的光根据其方向不均匀地发射。因此，会发生根据包括有机发光器件OLED的显示装置的视角的WAD。
然而，在本公开的实施例中，包括有机发光器件OLED的显示装置可以防止或减小根据其视角的WAD。
将对此进行更详细地描述。第三层间绝缘层IL3包括设置在第二导电层PL2和第一电极AD彼此叠置的区域中的凹部CCP，并且第二导电层PL2可以设置在凹部CCP中。凹部CCP可以是去除了第三层间绝缘层IL3的一部分的区域。例如，凹部CCP可以是第二子绝缘层IL32在第二导电层PL2和第一电极AD彼此叠置的区域中暴露第一子绝缘层IL31所经的开口。
第二导电层PL2可以设置在第一子绝缘层IL31上。因此，第二导电层PL2和第一电极AD之间的距离可以在第二导电层PL2和第一电极AD彼此叠置的区域中增大。当第二导电层PL2和第一电极AD之间的距离在第二导电层PL2和第一电极AD彼此叠置的区域中增大时，保护层PSV的厚度可以增大。保护层PSV可以包括有机绝缘层。随着有机绝缘层的厚度增大，有机绝缘层可以通过去除有机绝缘层的下面的结构的台阶差来具有平坦化的表面。因此，保护层PSV和第一电极AD之间的界面可以是平坦的面。
因为第一电极AD的表面受到第一电极AD的下面的层(即，保护层PSV的表面)的影响，所以第一电极AD的表面可以具有平坦化的形状。当第一电极AD的表面具有平坦化的形状时，包括有机发光器件OLED的显示装置可以防止或减小由第一电极AD的表面不均匀性导致的WAD。
在下文中，将参照图17至图20描述根据本公开的其它实施例的显示装置。在图17至图20中，与图1至图16中示出的组件同样的组件由同样的附图标记表示，并且可以进行简要地描述。此外，在图17至图20中，可以主要描述与图1至图16的不同之处以避免冗余。
图17和图18是示出根据本公开的另一实施例的显示装置的视图。图17是沿图14的线IV-IV’截取的剖视图，图18是沿图14的线V-V’截取的剖视图。在图17和图18中，为了便于描述，示出了第二层间绝缘层、第三层间绝缘层、第一导电层、第二导电层和第一电极。
参照图2至图14、图17和图18，有源图案ACT1至ACT7(在下文中，被称为ACT)可以设置在基底SUB上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
栅极绝缘层GI可以设置在其上形成有有源图案ACT的基底SUB上。
第(i-1)扫描线Si-1、第i扫描线Si、发光控制线Ei以及第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以成为存储电容器Cst的下电极LE。
第一层间绝缘层IL1可以设置在其上形成有第(i-1)扫描线Si-1等的基底SUB上。
存储电容器Cst的上电极UE以及初始化电力线IPL可以设置在第一层间绝缘层IL1上。
第二层间绝缘层IL2可以设置在其上设置有上电极UE和初始化电力线IPL的基底SUB上。
数据线Dj、连接线CNL、辅助连接线AUX、第一桥接图案BRP1以及电力线PL的第一导电层PL1可以设置在第二层间绝缘层IL2上。
第三层间绝缘层IL3可以设置在其上形成有数据线Dj等的基底SUB上。第三层间绝缘层IL3可以包括有机绝缘层和无机绝缘层中的至少一种。例如，第三层间绝缘层IL3可以是包括有机绝缘材料的有机绝缘层。
第二桥接图案BRP2以及电力线PL的第二导电层PL2可以设置在第三层间绝缘层IL3上。第二导电层PL2可以包括多条第一导线CL1以及与第一导线CL1交叉的多条第二导线CL2。第一导线CL1和第二导线CL2中的一者与第一导电层PL1叠置，并且可以电连接到第一导电层PL1。
保护层PSV可以设置在其上设置有第二导电层PL2和第二桥接图案BRP2的第三层间绝缘层IL3上。
有机发光器件OLED可以设置在保护层PSV上。有机发光器件OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD和第二电极CD之间的发射层EML。
将有机发光器件OLED与外部环境隔离的包封层SLM可以设置在有机发光器件OLED之上。
在本公开的实施例中，第三层间绝缘层IL3可以包括设置在第二导电层PL2和第一电极AD彼此叠置的区域中的凹部CCP，第二导电层PL2可以设置在凹部CCP中。凹部CCP可以是去除了第三层间绝缘层IL3的一部分的区域。例如，凹部CCP可以是第三层间绝缘层IL3在第二导电层PL2和第一电极AD彼此叠置的区域中暴露第一导电层PL1和第二层间绝缘层IL2所经的开口。将对此进行更详细地描述。在第二导电层PL2和第一电极AD彼此叠置的区域中，凹部CCP可以至少经其暴露第一导电层PL1。此外，在第二导电层PL2和第一电极AD彼此叠置的区域中，凹部CCP可以是暴露第二层间绝缘层IL2所经的开口。因此，在凹部CCP中，第二导电层PL2的第一导线CL1设置在第一导电层PL1上，并且可以与第一导电层PL1直接接触。另外，第二导电层PL2的第二导线CL2可以设置在第二层间绝缘层IL2上。这里，因为第一导线CL1和第一导电层PL1彼此直接接触，所以可以省略将第一导电层PL1电连接到第二导电层PL2所经的第十一接触孔CH11。
如上所述，在第二导电层PL2和第一电极AD彼此叠置的区域中，第一导线CL1可以设置在第一导电层PL1上，第二导线CL2可以设置在第二层间绝缘层IL2上。因此，第二导电层PL2和第一电极AD之间的距离在第二导电层PL2和第一电极AD彼此叠置的区域中可以增大。当第二导电层PL2和第一电极AD之间的距离增大时，保护层PSV的厚度可以增大。保护层PSV可以包括有机绝缘层。随着有机绝缘层的厚度增大，有机绝缘层可以通过去除有机绝缘层的下面的结构的台阶差来具有平坦化的表面。
因为第一电极AD的表面受到第一电极AD的下面的层(即，保护层PSV的表面)的影响，所以第一电极AD的表面可以具有平坦化的形状。当第一电极AD的表面具有平坦化的形状时，包括有机发光器件OLED的显示装置可以防止或减小由第一电极AD的表面不均匀性导致的WAD。
图19和图20是示出根据本公开的又一实施例的显示装置的视图。图19是沿图14的线IV-IV’截取的剖视图，图20是沿图14的线V-V’截取的剖视图。在图19和图20中，为了便于描述，示出了第二层间绝缘层、第三层间绝缘层、第一导电层、第二导电层和第一电极。
参照图2至图14、图19和图20，有源图案ACT1至ACT7(在下文中，被称为ACT)可以设置在基底SUB上。有源图案ACT可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
栅极绝缘层GI可以设置在其上形成有有源图案ACT的基底SUB上。
第(i-1)扫描线Si-1、第i扫描线Si、发光控制线Ei以及第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以成为存储电容器Cst的下电极LE。
第一层间绝缘层IL1可以设置在其上形成有第(i-1)扫描线Si-1等的基底SUB上。
存储电容器Cst的上电极UE以及初始化电力线IPL可以设置在第一层间绝缘层IL1上。
第二层间绝缘层IL2可以设置在其上设置有上电极UE和初始化电力线IPL的基底SUB上。
数据线Dj、连接线CNL、辅助连接线AUX、第一桥接图BRP1以及电力线PL的第一导电层PL1可以设置在第二层间绝缘层IL2上。
第三层间绝缘层IL3可以设置在其上形成有数据线Dj等的基底SUB上。第三层间绝缘层IL3可以包括有机绝缘层和无机绝缘层中的至少一种。例如，第三层间绝缘层IL3可以包括包含无机绝缘材料的第一子绝缘层IL31以及设置在第一子绝缘层IL31上的第二子绝缘层IL32，第二子绝缘层IL32包括有机绝缘层。
第二桥接图案BRP2以及电力线PL的第二导电层PL2可以设置在第三层间绝缘层IL3上。第二导电层PL2可以包括多条第一导线CL1以及与第一导线CL1交叉的多条第二导线CL2。第一导线CL1和第二导线CL2中的一者与第一导电层PL1叠置，并且可以电连接到第一导电层PL1。
保护层PSV可以设置在其上设置有第二导电层PL2和第二桥接图案BRP2的第三层间绝缘层IL3上。
有机发光器件OLED可以设置在保护层PSV上。有机发光器件OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD和第二电极CD之间的发射层EML。
将有机发光器件OLED与外部环境隔离的包封层SLM可以设置在有机发光器件OLED之上。
在本公开的实施例中，第三层间绝缘层IL3可以包括设置在第二导电层PL2和第一电极AD彼此叠置的区域中的凹部CCP，第二导电层PL2可以设置在凹部CCP中。凹部CCP可以是去除了第三层间绝缘层IL3的一部分的区域。例如，在第二导电层PL2和第一电极AD彼此叠置的区域中，凹部CCP可以是去除了第二子绝缘层IL32的部分厚度的凹进的区域。即，在第二子绝缘层IL32中，第二导电层PL2和第一电极AD彼此叠置的区域的厚度可以小于其它区域的厚度。
在本公开的实施例中，因为第二导电层PL2设置在第二导电层PL2和第一电极AD彼此叠置的区域中的凹部CCP处，所以第二导电层PL2和第一电极AD之间的距离可以增大。当第二导电层PL2和第一电极AD之间的距离在第二导电层PL2和第一电极AD彼此叠置的区域中增大时，保护层PSV的厚度可以增大。保护层PSV可以包括有机绝缘层。随着有机绝缘层的厚度增大，有机绝缘层可以通过去除有机绝缘层的下面的结构的台阶差来具有平坦化的表面。因此，保护层PSV和第一电极AD之间的界面可以是平坦的面。
因为第一电极AD的表面受到第一电极AD的下面的层(即，保护层PSV的表面)的影响，所以第一电极AD的表面可以具有平坦化的形状。当第一电极AD的表面具有平坦化的形状时，包括有机发光器件OLED的显示装置可以防止或减小由第一电极AD的表面不均匀性导致的WAD。
如上所述，根据本公开，显示装置去除了产生在有机发光器件的下部处的台阶差，使得从有机发光器件产生的光可以根据其方向均匀地发射。因此，能够防止或减小根据显示装置的视角的WAD。
这里已经公开了示例实施例，虽然采用了特定术语，但是仅以通用和描述性的含义来使用和理解它们，而不是出于限制性的目的。在某些情况下，正如本申请自提交之时起对于本领域技术人员将明显的是，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求及其等同物中所阐述的本公开的精神和范围的情况下，可以做出形式和细节上的各种合适的改变。

Claims (24)

1.一种显示装置，所述显示装置包括：
基底，包括像素区和外围区；
多个像素，位于所述基底的所述像素区中，所述多个像素中的每个包括至少一个晶体管和连接到所述至少一个晶体管的发光器件；
数据线和扫描线，连接到所述多个像素；以及
电力线，向所述发光器件供应电力，
其中，所述至少一个晶体管包括：有源图案，位于所述基底上；源电极和漏电极，均连接到所述有源图案；以及栅电极，位于所述有源图案上并且栅极绝缘层置于所述栅电极和所述有源图案之间，
所述显示装置还包括：层间绝缘层，覆盖所述栅电极，所述层间绝缘层包括顺序堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；以及保护层，位于所述层间绝缘层上，
其中，所述电力线包括：第一导电层，与所述数据线平行，所述第一导电层位于所述第二层间绝缘层上；以及第二导电层，连接到所述第一导电层，
其中，所述发光器件位于所述保护层上，并且
其中，所述第三层间绝缘层在所述发光器件和所述第二导电层彼此叠置的区域中包括凹部，所述第二导电层位于所述凹部中。
2.根据权利要求1所述的显示装置，其中，所述保护层包括有机绝缘层。
3.根据权利要求2所述的显示装置，其中，所述第三层间绝缘层包括：
第一子绝缘层，包括无机绝缘层；以及
第二子绝缘层，位于所述第一子绝缘层上，所述第二子绝缘层包括有机绝缘层。
4.根据权利要求3所述的显示装置，其中，所述凹部包括去除了所述第二子绝缘层的一部分的区域，以经其暴露所述第一子绝缘层。
5.根据权利要求4所述的显示装置，其中，所述第二导电层位于所述第一子绝缘层上。
6.根据权利要求3所述的显示装置，其中，所述凹部包括去除了所述第二子绝缘层的部分厚度的凹进区域。
7.根据权利要求2所述的显示装置，
其中，所述第三层间绝缘层包括有机绝缘层，并且
其中，所述凹部经其暴露所述第一导电层。
8.根据权利要求7所述的显示装置，其中，在所述凹部处，所述第二导电层在所述第一导电层上与所述第一导电层直接接触。
9.根据权利要求1所述的显示装置，其中，所述第二导电层包括：
第一导线，在一个方向上延伸；以及
第二导线，与所述第一导线交叉。
10.根据权利要求9所述的显示装置，
其中，所述多个像素中的每个还包括存储电容器，
其中，所述存储电容器包括与所述栅电极位于同一层的下电极以及位于所述第一层间绝缘层上的上电极。
11.根据权利要求10所述的显示装置，其中，所述第一导线在与所述数据线和所述扫描线中的一者平行的方向上延伸。
12.根据权利要求1所述的显示装置，其中，所述保护层包括平坦化的表面。
13.根据权利要求12所述的显示装置，其中，在所述保护层中，与所述凹部对应的区域的厚度大于其它区域的厚度。
14.根据权利要求12所述的显示装置，其中，所述发光器件包括位于所述保护层上的第一电极、位于所述第一电极上的第二电极以及位于所述第一电极和所述第二电极之间的发射层。
15.根据权利要求1所述的显示装置，其中，所述数据线与所述第一导电层位于同一层。
16.一种显示装置，所述显示装置包括：
基底，包括像素区和外围区；
像素，位于所述基底的所述像素区中，所述像素包括至少一个晶体管和连接到所述至少一个晶体管的发光器件；
数据线和扫描线，连接到所述像素；以及
电力线，向所述发光器件供应电力，
其中，所述至少一个晶体管包括：有源图案，位于所述基底上；源电极和漏电极，均连接到所述有源图案；以及栅电极，位于所述有源图案上并且栅极绝缘层置于所述栅电极和所述有源图案之间，
所述显示装置还包括：层间绝缘层，覆盖所述栅电极，所述层间绝缘层包括顺序堆叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；以及保护层，位于所述层间绝缘层上，
其中，所述发光器件包括位于所述保护层上的第一电极、位于所述第一电极上的第二电极以及位于所述第一电极和所述第二电极之间的发射层，
其中，所述电力线包括：第一导电层，与所述数据线平行，所述第一导电层位于所述第二层间绝缘层上；以及第二导电层，连接到所述第一导电层，
其中，所述第三层间绝缘层在所述发光器件和所述第二导电层彼此叠置的区域中包括凹部，所述第二导电层位于所述凹部中，并且
其中，所述保护层和所述第一电极之间的界面包括平坦的面。
17.根据权利要求16所述的显示装置，其中，所述保护层包括有机绝缘层。
18.根据权利要求17所述的显示装置，其中，在所述保护层中，与所述凹部对应的区域的厚度大于其它区域的厚度。
19.根据权利要求18所述的显示装置，其中，所述第三层间绝缘层包括：
第一子绝缘层，包括无机绝缘层；以及
第二子绝缘层，位于所述第一子绝缘层上，所述第二子绝缘层包括有机绝缘层。
20.根据权利要求19所述的显示装置，
其中，所述凹部是去除了所述第二子绝缘层的一部分的区域，以经其暴露所述第一子绝缘层，并且
其中，所述第二导电层位于所述第一子绝缘层上。
21.根据权利要求19所述的显示装置，其中，所述凹部包括去除了所述第二子绝缘层的部分厚度的凹进区域。
22.根据权利要求18所述的显示装置，
其中，所述第三层间绝缘层包括有机绝缘层，
其中，所述凹部经其暴露所述第一导电层，并且
其中，在所述凹部处，所述第二导电层在所述第一导电层上与所述第一导电层直接接触。
23.根据权利要求16所述的显示装置，其中，所述第二导电层包括：
第一导线，在一个方向上延伸；以及
第二导线，与所述第一导线交叉。
24.根据权利要求23所述的显示装置，其中，所述第一导线在与所述数据线平行的方向上延伸或者在与所述扫描线平行的方向上延伸。
CN201711130304.XA 2016-11-15 2017-11-15 显示装置 Active CN108074961B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211603617.3A CN115802831A (zh) 2016-11-15 2017-11-15 显示装置
CN202211603856.9A CN115734684A (zh) 2016-11-15 2017-11-15 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0152134 2016-11-15
KR1020160152134A KR102615687B1 (ko) 2016-11-15 2016-11-15 표시 장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211603856.9A Division CN115734684A (zh) 2016-11-15 2017-11-15 显示装置
CN202211603617.3A Division CN115802831A (zh) 2016-11-15 2017-11-15 显示装置

Publications (2)

Publication Number Publication Date
CN108074961A true CN108074961A (zh) 2018-05-25
CN108074961B CN108074961B (zh) 2023-01-06

Family

ID=60331456

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201711130304.XA Active CN108074961B (zh) 2016-11-15 2017-11-15 显示装置
CN202211603617.3A Pending CN115802831A (zh) 2016-11-15 2017-11-15 显示装置
CN202211603856.9A Pending CN115734684A (zh) 2016-11-15 2017-11-15 显示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202211603617.3A Pending CN115802831A (zh) 2016-11-15 2017-11-15 显示装置
CN202211603856.9A Pending CN115734684A (zh) 2016-11-15 2017-11-15 显示装置

Country Status (4)

Country Link
US (3) US10199449B2 (zh)
EP (1) EP3321966A1 (zh)
KR (2) KR102615687B1 (zh)
CN (3) CN108074961B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649135A (zh) * 2018-06-27 2020-01-03 三星显示有限公司 发光显示设备及其制造方法
WO2020143552A1 (zh) * 2019-01-10 2020-07-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112437988A (zh) * 2018-07-20 2021-03-02 三星显示有限公司 发光器件、其制造方法以及包括该发光器件的显示装置
CN112470294A (zh) * 2018-07-10 2021-03-09 三星显示有限公司 发光装置、其制造方法以及设置有其的显示装置
CN113169206A (zh) * 2018-11-21 2021-07-23 三星显示有限公司 发光器件和具有该发光器件的显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102592010B1 (ko) * 2016-10-25 2023-10-24 삼성디스플레이 주식회사 표시 장치
KR20180063416A (ko) 2016-12-01 2018-06-12 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
KR102487500B1 (ko) * 2018-01-02 2023-01-12 삼성디스플레이 주식회사 표시 장치
CN109389907B (zh) * 2018-12-11 2022-06-07 厦门天马微电子有限公司 显示面板及显示装置
KR102631594B1 (ko) 2019-01-04 2024-01-31 삼성디스플레이 주식회사 표시 장치
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR20210010733A (ko) * 2019-07-18 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210041663A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
WO2021189313A1 (zh) * 2020-03-25 2021-09-30 京东方科技集团股份有限公司 显示面板及显示装置
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
CN114067738B (zh) * 2020-07-31 2023-11-28 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160126303A1 (en) * 2014-10-31 2016-05-05 Samsung Display Co., Ltd. Display device
US20160210896A1 (en) * 2015-01-19 2016-07-21 Samsung Display Co., Ltd. Organic light-emitting diode display
US20160284784A1 (en) * 2015-03-26 2016-09-29 Samsung Display Co., Ltd. Organic light emitting diode display
CN106098732A (zh) * 2015-05-01 2016-11-09 精工爱普生株式会社 电光装置及其制造方法、电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0313041D0 (en) 2003-06-06 2003-07-09 Koninkl Philips Electronics Nv Display device having current-driven pixels
KR100573132B1 (ko) * 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
KR100709255B1 (ko) * 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
GB0624371D0 (en) 2006-12-06 2007-01-17 Reckitt Benckiser Uk Ltd Dispensing device
KR101015850B1 (ko) * 2009-02-09 2011-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
KR101994657B1 (ko) * 2012-12-12 2019-07-02 삼성디스플레이 주식회사 유기전계발광 표시장치
JP6182985B2 (ja) * 2013-06-05 2017-08-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
CN103500752A (zh) 2013-09-27 2014-01-08 京东方科技集团股份有限公司 一种oled像素结构和oled显示装置
JP6546387B2 (ja) * 2014-10-28 2019-07-17 株式会社ジャパンディスプレイ 表示装置
KR102357269B1 (ko) * 2014-12-12 2022-02-03 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102422108B1 (ko) * 2015-01-20 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US10007114B2 (en) * 2015-05-01 2018-06-26 Seiko Epson Corporation Electro-optical device, electronic apparatus, and manufacturing method of electro-optical device
KR102303602B1 (ko) * 2015-09-14 2021-09-17 삼성디스플레이 주식회사 표시 장치
US10490122B2 (en) * 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160126303A1 (en) * 2014-10-31 2016-05-05 Samsung Display Co., Ltd. Display device
US20160210896A1 (en) * 2015-01-19 2016-07-21 Samsung Display Co., Ltd. Organic light-emitting diode display
US20160284784A1 (en) * 2015-03-26 2016-09-29 Samsung Display Co., Ltd. Organic light emitting diode display
CN106098732A (zh) * 2015-05-01 2016-11-09 精工爱普生株式会社 电光装置及其制造方法、电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649135A (zh) * 2018-06-27 2020-01-03 三星显示有限公司 发光显示设备及其制造方法
CN112470294A (zh) * 2018-07-10 2021-03-09 三星显示有限公司 发光装置、其制造方法以及设置有其的显示装置
CN112470294B (zh) * 2018-07-10 2024-03-01 三星显示有限公司 发光装置、其制造方法以及设置有其的显示装置
CN112437988A (zh) * 2018-07-20 2021-03-02 三星显示有限公司 发光器件、其制造方法以及包括该发光器件的显示装置
CN113169206A (zh) * 2018-11-21 2021-07-23 三星显示有限公司 发光器件和具有该发光器件的显示装置
WO2020143552A1 (zh) * 2019-01-10 2020-07-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11616113B2 (en) 2019-01-10 2023-03-28 Boe Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device

Also Published As

Publication number Publication date
CN115734684A (zh) 2023-03-03
KR20230173639A (ko) 2023-12-27
CN115802831A (zh) 2023-03-14
US10903301B2 (en) 2021-01-26
KR20180055015A (ko) 2018-05-25
US10529792B2 (en) 2020-01-07
CN108074961B (zh) 2023-01-06
US20200144355A1 (en) 2020-05-07
US20180138259A1 (en) 2018-05-17
US20190172894A1 (en) 2019-06-06
US10199449B2 (en) 2019-02-05
KR102615687B1 (ko) 2023-12-21
EP3321966A1 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
CN108074961A (zh) 显示装置
TWI784998B (zh) 顯示裝置
CN108269520A (zh) 显示装置
KR102632907B1 (ko) 표시 장치
CN107818755A (zh) 显示元件叠置减少的具有导电图案的显示装置
KR102648758B1 (ko) 표시 장치
KR102559096B1 (ko) 표시 장치
CN107564412A (zh) 显示装置
CN108376694A (zh) 显示装置
CN107871766A (zh) 显示装置
CN108242217A (zh) 显示装置
CN107731144A (zh) 显示装置
CN107871767A (zh) 显示装置
CN107767817A (zh) 有机发光显示装置
CN108933159A (zh) 显示装置
CN109427866B (zh) 显示设备
CN108122527A (zh) 显示装置
TWI801361B (zh) 導電圖樣及具有其之顯示裝置
KR102670801B1 (ko) 표시 장치
KR20240001751A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant