JP6546387B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6546387B2
JP6546387B2 JP2014219280A JP2014219280A JP6546387B2 JP 6546387 B2 JP6546387 B2 JP 6546387B2 JP 2014219280 A JP2014219280 A JP 2014219280A JP 2014219280 A JP2014219280 A JP 2014219280A JP 6546387 B2 JP6546387 B2 JP 6546387B2
Authority
JP
Japan
Prior art keywords
pixel
electrode
light emitting
emitting element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014219280A
Other languages
English (en)
Other versions
JP2016085913A (ja
JP2016085913A5 (ja
Inventor
佐藤　敏浩
敏浩 佐藤
雅和 軍司
雅和 軍司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014219280A priority Critical patent/JP6546387B2/ja
Priority to US14/924,444 priority patent/US9461100B2/en
Publication of JP2016085913A publication Critical patent/JP2016085913A/ja
Publication of JP2016085913A5 publication Critical patent/JP2016085913A5/ja
Application granted granted Critical
Publication of JP6546387B2 publication Critical patent/JP6546387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は電圧印加により発光する自発光素子を用いた表示装置に関する。
表示装置として、有機エレクトロルミネッセンス（electroluminescence：ＥＬ）素子などの自発光素子を用いたものの開発が進められている。有機エレクトロルミネッセンス素子は一般にＯＬＥＤ（organic light emitting diode）と称され、発光ダイオードの一種である。ＯＬＥＤは有機化合物からなる発光層にキャリア（電子や正孔）が注入され発光する。ＯＬＥＤは電圧の印加時に発光層に効率的にキャリアが注入されるように、電極と発光層との間などに、キャリア移動性を有した補助的な層を設ける構造が一般的となっている。
例えば、補助的な層として、アノードと発光層（emitting layer：ＥＭＬ）との間に、正孔輸送層（hole transport layer：ＨＴＬ）や正孔注入層（hole injection layer：ＨＩＬ）が設けられる。また、カソードと発光層との間には、電子輸送層（electron transport layer：ＥＴＬ）や電子注入層（electron injection layer：ＥＩＬ）が設けられる。これら補助層は例えば蒸着法などにより、複数の画素が配列された画像表示領域全体に亘って、即ち複数の画素に跨って連続して形成される。
特開２０１２−１５５９５３号公報
上述したＯＬＥＤにおけるＨＴＬ，ＨＩＬのようなキャリア移動性を有した層が画像表示領域に亘って連続する共通層として形成される発光素子を用いた表示装置は、当該共通層を通して隣接する画素間でのキャリアのリーク、即ち隣接画素へのリーク電流が発生し得る。隣接画素へのリーク電流は当該隣接画素の意図しない発光を招くという問題があった。具体的には、リーク電流によって画像の解像度の劣化が生じる。また、発光色が異なる画素間におけるリーク電流では、色再現性（色純度）の低下が生じる。特に、高精細化による画素サイズの縮小に伴い隣接画素の開口部（又は発光領域）が接近すると、当該問題がより顕著となる。
本発明は上記問題点を解決するためになされたものであり、隣接する画素の自発光素子へのリーク電流が抑制され、隣接画素の意図しない発光が防止される表示装置を提供することを目的とする。
（１）本発明に係る表示装置は、第１の画素と前記第１の画素と隣接する第２の画素とを有する表示装置であって、基材と、前記第１の画素と前記第２の画素との境界に位置し、前記基材に形成されたバンクと、前記第１の画素と前記第２の画素と前記バンクとに跨って配置された発光素子層と、前記発光素子層の前記基材の側に、前記第１の画素と前記第２の画素との各々に独立して形成された第１の電極と、前記発光素子層の前記第１の電極とは反対側に、記第１の画素と前記第２の画素とに跨って形成された第２の電極と、平面的に見て前記バンクと重畳する領域に、前記発光素子層に接して形成された第３の電極と、を有する。
（２）他の本発明に係る表示装置は、画像表示領域に画素となる発光領域が複数配列された表示装置であって、前記画素の境界に沿って基板上に形成されたバンクと、前記バンクが形成された前記基板上に、少なくとも前記発光領域に形成されキャリアを注入されて発光する発光層とキャリア移動性を有し前記画像表示領域に亘って形成された補助層とを含む複数層が積層されて形成された発光素子層と、前記発光素子層の下に前記画素ごとに設けられた画素電極と、前記発光素子層の上に配置され前記画素電極と共に前記発光素子層に電圧を印加する対向電極と、前記画素間の境界領域にて前記発光素子層の上に配置され、前記発光素子層に電気的に接続された境界電極と、を有し、前記境界電極は、前記発光素子層の前記境界領域における前記キャリアを引き寄せる電位を印加されて当該キャリアを吸収する。
（３）さらに他の本発明に係る表示装置は、画像表示領域に画素となる発光領域が複数配列された表示装置であって、前記画素の境界に沿って基板上に形成されたバンクと、前記バンクの上に置かれた境界電極と、前記バンク及び前記境界電極が形成された前記基板上に、少なくとも前記発光領域に形成されキャリアを注入されて発光する発光層とキャリア移動性を有し前記画像表示領域に亘って形成された補助層とを含む複数層が積層されて形成された発光素子層と、前記発光素子層の下に前記画素ごとに設けられた画素電極と、前記発光素子層の上に配置され前記画素電極と共に前記発光素子層に電圧を印加する対向電極と、を有し、前記境界電極は、前記発光素子層に電気的に接続され、前記発光素子層の前記境界領域における前記キャリアを引き寄せる電位を印加されて当該キャリアを吸収する。
本発明の実施形態に係る有機ＥＬ表示装置の概略の構成を示す模式図である。 本発明の実施形態に係る有機ＥＬ表示装置の表示パネルの模式的な平面図である。 本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の模式的な部分平面図である。 本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域における上部電極及び境界電極のレイアウトの一例を示す模式的な平面図である。 本発明の第１の実施形態に係る表示パネルの図３に示すＶ−Ｖ線に沿った位置での模式的な垂直断面図である。 本発明の第１の実施形態の変形例に係る有機ＥＬ表示装置の表示領域の模式的な部分平面図である。 本発明の第２の実施形態に係る有機ＥＬ表示装置の表示領域の模式的な部分平面図である。 本発明の第２の実施形態に係る表示パネルの図７に示すＶＩＩＩ−ＶＩＩＩ線に沿った位置での模式的な垂直断面図である。 本発明の第３の実施形態に係る表示パネルの図７に示すＶＩＩＩ−ＶＩＩＩ線に沿った位置での模式的な垂直断面図である。 本発明の第３の実施形態に係る表示パネルの製造工程の概略のフロー図である。 本発明の第３の実施形態の変形例に係る表示パネルの図７に示すＶＩＩＩ−ＶＩＩＩ線に沿った位置での模式的な垂直断面図である。
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更が容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下に説明する各実施形態の表示装置は有機ＥＬ表示装置である。有機ＥＬ表示装置は、アクティブマトリックス型表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。
表示装置の画像表示領域には、画像を構成する複数の画素が２次元配列される。ここで、画像に対応する２次元の直交座標系の１つの座標軸に沿った方向を行方向、もう１つの座標軸に沿った方向を列方向とする。以降の説明では、行方向、列方向は基本的には画像の水平方向、垂直方向とするが、これは便宜的な定義である。例えば、同一の画像表示領域にて画像の縦横を切り換えて表示することができる表示装置では、画像表示領域の行方向、列方向はそれぞれ画像の垂直方向、水平方向となる場合がある。また、表示装置の構造自体も、以下に説明するものに対し行方向と列方向とを入れ替えたものとすることができる。
また、以下の実施形態では、画像表示領域には発光色が互いに異なる複数種類の画素（サブピクセル）が配列されカラー画像を表示可能な表示装置を説明する。なお、カラー画像における画素は、表示装置における複数種類のサブピクセルからなる一組のサブピクセルに対応するが、表示装置ではサブピクセルが構成上の単位であり、例えば、サブピクセルごとにＯＬＥＤや画素回路が形成される。そこで以下の説明では、基本的にサブピクセルを画素と扱う。
［第１の実施形態］
図１は実施形態に係る有機ＥＬ表示装置２の概略の構成を示す模式図である。有機ＥＬ表示装置２は、画像を表示する画素アレイ部４と、当該画素アレイ部を駆動する駆動部とを備える。有機ＥＬ表示装置２はガラス基板や可撓性を有した樹脂フィルムなどからなる基材の上に薄膜トランジスタ（thin film transistor：ＴＦＴ）やＯＬＥＤなどの積層構造が形成されている。
画素アレイ部４には画素に対応してＯＬＥＤ６及び画素回路８がマトリクス状に配置される。画素回路８は複数のＴＦＴ１０，１２やキャパシタ１４で構成される。
一方、駆動部は走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４、基準電源回路２６及び制御装置２８を含み、画素回路８を駆動しＯＬＥＤ６の発光を制御するなどの機能を担う。
走査線駆動回路２０は画素の水平方向の並び（画素行）ごとに設けられた走査信号線３０に接続されている。走査線駆動回路２０は制御装置２８から入力されるタイミング信号に応じて走査信号線３０を順番に選択し、選択した走査信号線３０に、点灯ＴＦＴ１０をオンする電圧を印加する。
映像線駆動回路２２は画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３２に接続されている。映像線駆動回路２２は制御装置２８から映像信号を入力され、走査線駆動回路２０による走査信号線３０の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３２に出力する。当該電圧は、選択された画素行にて点灯ＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は書き込まれた電圧に応じた電流をＯＬＥＤ６に供給し、これにより、選択された走査信号線３０に対応する画素のＯＬＥＤ６が発光する。
駆動電源回路２４は画素列ごとに設けられた駆動電源線３４に接続され、駆動電源線３４及び選択された画素行の駆動ＴＦＴ１２を介してＯＬＥＤ６に電流を供給する。
基準電源回路２６は、ＯＬＥＤ６のカソード電極を構成する共通電極（図示せず）と、画素間の境界領域に配置されＯＬＥＤ６に電気的に接続された境界電極（図示せず）とに定電位を与える。
本実施形態においてＯＬＥＤ６の下部電極（第１の電極）は画素ごとに形成された画素電極であり、ＯＬＥＤ６の上部電極（第２の電極）が画素電極に対向配置された対向電極となる。下部電極は駆動ＴＦＴ１２に接続される。一方、上部電極は全画素のＯＬＥＤ６に共通の電極で構成される。本実施形態では下部電極がＯＬＥＤ６の陽極（アノード）であり、上部電極が陰極（カソード）である。
図２は有機ＥＬ表示装置２の表示パネル４０の模式的な平面図である。表示パネル４０の表示領域４２に図１に示した画素アレイ部４が設けられ、上述したように画素アレイ部４にはＯＬＥＤが配列される。矩形である表示パネル４０の一辺には部品実装領域４６が設けられ、表示領域４２につながる配線が配置される。さらに部品実装領域４６には駆動部を構成するドライバＩＣ４８が搭載されたり、ＦＰＣ５０が接続されたりする。ＦＰＣ５０は制御装置２８やその他の回路２０，２２，２４，２６等に接続されたり、ＦＰＣ５０の主面上にＩＣを搭載されたりする。
図３は表示領域４２の模式的な部分平面図である。本実施形態の表示パネル４０は、発光色が赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類の画素（サブピクセル）が行方向に周期的に配置され、列方向に同じ種類の画素（サブピクセル）が並ぶストライプ配列である。表示領域４２にはＲＧＢ画素それぞれに対応して発光領域となる画素開口６０ｒ，６０ｇ，６０ｂが配列され、それら画素開口同士の間は画素間の境界領域となり、該境界領域にはバンクが形成される。
上部電極６２は各画素列に沿って延在し画素開口６０を覆う。隣接する画素列の境界領域には境界電極６４（第３の電極）が延在する。上述したように本実施形態ではＲＧＢ画素がストライプ配列され、行方向に隣り合う各画素対は互いに発光色が異なる。つまり、境界電極６４は発光色が互いに異なる隣接画素間（例えば隣接する第１の画素と第２の画素との間）の境界に沿って配置されている。
本実施形態の有機ＥＬ表示装置２はトップエミッション型であり、ＯＬＥＤ６で生じた光を上部電極６２側へ出射させるため、上部電極６２は透明導電材で形成される。境界電極６４は例えば、上部電極６２と同層の導電膜で形成することができる。具体的には、表示領域４２に亘る透明導電膜をＯＬＥＤ６上に成膜し、当該膜をパターニングして上部電極６２及び境界電極６４を形成する。
図４は表示領域４２における上部電極６２及び境界電極６４のレイアウトの一例を示す模式的な平面図である。上部電極６２は図３に示した各画素列に垂直方向に延在される垂直部６２ｖと、水平方向に延在し当該垂直部６２ｖを互いに接続する水平接続部６２ｈとを有するくし状の平面形状とすることができる。即ち、上部電極６２は、各画素列境界に、換言すればバンクと平面的に見て重畳する領域に、スリットを設けた形状をしている。同様に、境界電極６４は図３に示した各画素列境界に垂直方向に延在される垂直部６４ｖと、水平方向に延在し当該垂直部６４ｖを互いに接続する水平接続部６４ｈとを有するくし状の平面形状とすることができる。上部電極６２及び境界電極６４はそれぞれ基準電源回路２６に接続される。各画素の上部電極６２は共通の電位（基準電位φＲＥＦ）が印加される。また、境界電極６４の各部は共通の電位（電荷吸収電位φＡＢ）が印加される。
図５は図３に示すＶ−Ｖ線に沿った位置での表示パネル４０の模式的な垂直断面図である。表示パネル４０にはＴＦＴ７２などからなる回路やＯＬＥＤ６などが形成される。この表示パネル４０の構造はガラスや樹脂フィルムからなる基材７０の上に各種の層を積み重ね、またパターニングすることによって形成される。画素アレイ部４はトップエミッション型であるので、ＯＬＥＤ６で生じた光は基材７０とは反対側、つまり図５において上向きに出射される。
具体的には基材７０の上に、窒化シリコン（ＳｉＮｙ）や酸化シリコン（ＳｉＯｘ）などの無機絶縁材料からなる下地層８０を介して、ポリシリコン（ｐ−Ｓｉ）膜が形成され、当該ｐ−Ｓｉ膜をパターニングし、回路層で用いる箇所のｐ−Ｓｉ膜を選択的に残す。例えば、ｐ−Ｓｉ膜を用いてトップゲート型のＴＦＴ７２のチャネル部及びソース・ドレイン部となる半導体領域８２が形成される。ＴＦＴ７２のチャネル部の上にはゲート絶縁膜８４を介してゲート電極８６が配置される。ゲート電極８６はスパッタリング等で形成した金属膜をパターニングして形成される。この後、ゲート電極８６を覆う層間絶縁膜８８を積層する。ＴＦＴ７２のソース部、ドレイン部となるｐ−Ｓｉにはイオン注入により不純物が導入され、さらにそれらに電気的に接続されたソース電極９０ａ及びドレイン電極９０ｂが形成される。このようにしてＴＦＴ７２を形成した後、層間絶縁膜９２を積層する。層間絶縁膜９２の表面には、スパッタリング等で形成した金属膜をパターニングして配線９４等を形成することができ、当該金属膜とゲート電極８６、ソース電極９０ａ及びドレイン電極９０ｂの形成に用いた金属膜とで例えば、図１に示した走査信号線３０、映像信号線３２、駆動電源線３４を多層配線構造で形成することができる。この上に例えば、アクリル樹脂等の有機材料を積層して平坦化膜９６が形成され、これにより平坦化された表示領域４２にＯＬＥＤ６が形成される。
ＯＬＥＤ６は下部電極１００、発光素子層１０２及び上部電極６２で構成され、これら下部電極１００、発光素子層１０２及び上部電極６２は基材７０の側からこの順に積層される。
図５に示すＴＦＴ７２がｎチャネルを有した駆動ＴＦＴ１２であるとすると、下部電極１００はＴＦＴ７２のソース電極９０ａに接続される。具体的には、上述した平坦化膜９６の形成後、下部電極１００をＴＦＴ７２に接続するためのコンタクトホール１０４が形成され、平坦化膜９６の表面及びコンタクトホール１０４内に形成した導電体膜をパターニングして、ＴＦＴ７２に接続された下部電極１００が画素ごとに分離して形成される。
例えば、下部電極１００はＩＴＯ、ＩＺＯなどで形成される。また、本実施形態はトップエミッション型であるので、下部電極１００は光反射率が高い材料で形成された反射層上に透明導電膜を積層した構造とすることができる。例えば、反射層はアルミニウム（Ａｌ）や銀（Ａｇ）等で形成することができ、発光層からの光を表示面、つまり上部電極６２側へ反射させる。
上述したように、駆動ＴＦＴ１２は各画素の映像信号に応じてＯＬＥＤ６に流れる電流を制御し、下部電極１００は各画素の映像信号に応じた量のキャリアを発光素子層１０２へ供給する。具体的には本実施形態では下部電極１００はアノードであり、キャリアとして正孔が下部電極１００から発光素子層１０２へ供給される。
下部電極１００の形成後、バンク１０６を形成する。バンク１０６は例えば、アクリル、ポリイミド等の感光性樹脂をフォトリソグラフィ技術やインクジェット方式でパターニングして、隣接する画素の境界領域に形成される。なお、バンク１０６はＳｉＮｙやＳｉＯｘなどの無機絶縁材料で形成することもできる。バンク１０６で囲まれた領域が図３に示す画素開口６０となり、当該領域には下部電極１００が露出する。
バンク１０６の形成後、発光素子層１０２を構成する各層が下部電極１００の上に順番に積層される。発光素子層１０２はキャリアが注入されて発光する発光層（ＥＭＬ）、及び発光層への効率的にキャリアを供給する機能を担う補助層を含む。発光素子層１０２は補助層としてＨＩＬ及びＨＴＬの少なくとも一方を含む。
例えば、ＯＬＥＤ６はＲＧＢ画素それぞれの発光色に対応した単色発光のＯＬＥＤであり、アノードである下部電極１００側から順にＨＩＬ、ＨＴＬ、ＥＭＬ、ＥＴＬが積層された構造である。当該構造ではＨＩＬ、ＨＴＬ及びＥＴＬが補助層である。このうちＨＩＬ及びＨＴＬは正孔を供給するアノード（下部電極１００）と発光層（ＥＭＬ）との間に、表示領域４２全体に亘って、即ち複数の画素に跨って連続して成膜される。またＥＴＬは電子を供給するカソード（上部電極６２）と発光層（ＥＭＬ）との間に、表示領域４２全体に亘って成膜される。尚、発光層（ＥＭＬ）は発光色ごとに異なる有機発光材料で形成される。
また、ＯＬＥＤ６は白色発光とすることもできる。この場合、ＯＬＥＤ６の上方にカラーフィルタを配置して、画素に対応した色の光を出射させる。例えば、白色発光のＯＬＥＤ６は発光色が異なる複数の発光素子層１０２を光透過性の中間層を介して電気的に直列接続したタンデム構造とすることができる。タンデム構造では中間層として設けられる電荷発生層（charge generation layer：ＣＧＬ）もＨＩＬ、ＨＴＬ等と同様、キャリア移動性を有する補助層である。
図５では発光素子層１０２をＨＩＬ及びＨＴＬからなる下層１０２ｄとＥＭＬ及びＥＴＬからなる上層１０２ｕとに分けて示している。上層１０２ｕには、更にＥＩＬが含まれる場合も有る。
例えば、ＨＴＬ／ＨＩＬは、ポリ(３，４−エチレンジオキシチオフェン)−ポリ(スチレンスルホン酸)(ＰＥＤＯＴ−ＰＳＳ）やその他の導電性有機材料で形成される。
発光素子層１０２の上に上部電極６２と共に境界電極６４が形成される。図５に示すように、上部電極６２はその端部をバンク１０６の端部にオーバーラップさせて画素開口６０の上に形成され、境界電極６４はバンク１０６の上に形成される。
上部電極６２及び境界電極６４の表面に封止膜１０８が形成される。封止膜１０８は、水分などの透過を阻止し、ＯＬＥＤ６を保護する機能を有する。封止膜１０８として例えば、ＳｉＮｙ膜がＣＶＤ法によって成膜される。
また、図５には示していないが、上部電極６２の上を有機膜で覆うことで平坦化し、その後で全面を被覆するため封止膜１０８を形成してもよい。封止膜１０８は無機膜と有機膜の複数の積層構成を有してもよい。さらに、表示パネル４０の表面の機械的な強度を確保するため、封止膜１０８の上には保護膜を形成してもよい。また、封止膜１０８の上には基材７０のような基材（対向基材）を配置する（基材７０に貼り付ける）こともできる。この場合、対向基材と封止膜１０８との間のスペースに充填材を充填してもよい。
上述したように、有機ＥＬ表示装置２の駆動時においては、発光層（ＥＭＬ）に映像信号に応じたキャリアが供給されて、各画素のＯＬＥＤ６が発光する。図５には当該駆動時にて下部電極１００から発光素子層１０２へ供給されるキャリアである正孔の流れを矢印で模式的に示している。上部電極６２には下部電極１００より低い電位が印加され、各画素の下部電極１００から発光素子層１０２の下層１０２ｄへ供給される正孔は基本的には当該下部電極１００とこれに対向配置された上部電極６２との間の電界に従い、矢印１２０で示すように発光素子層１０２の上層１０２ｕへ引き寄せられ当該画素の発光層（ＥＭＬ）に注入される。
一方、下部電極１００から下層１０２ｄに供給された正孔の一部は矢印１２２で示すように下層１０２ｄ内を移動し、上述した隣接画素へ向かうリーク電流となる。有機ＥＬ表示装置２は、このリーク電流となる正孔を矢印１２４で示すように境界電極６４で吸収する。これにより、隣接画素へのリーク電流の到達が阻止され、リーク電流による隣接画素の発光が防止される。よって、画像の解像度の低下が抑制される。また、境界電極６４を互いに発光色が異なる隣接画素間の境界に配置することで、リーク電流による混色が抑制され高い色純度が得られ、好適な色再現性を実現できる。
リーク電流となる正孔を境界電極６４で吸収するために、境界電極６４に印加する電荷吸収電位φＡＢは、発光素子層１０２内を隣接画素に向かって伝導するキャリアを、画素の境界領域にて引き寄せる電位に設定される。具体的には、本実施形態では正孔を吸収するために、電荷吸収電位φＡＢは下部電極１００より低い電位に設定される。
さらに、当該キャリアを効果的に吸収するには、境界電極６４に印加する電荷吸収電位φＡＢと下部電極１００の電位との差を、上部電極６２に印加される基準電位φＲＥＦと下部電極１００の電位との差より大きく設定することが好適である。すなわち、電荷吸収電位φＡＢを基準電位φＲＥＦより低い電位とすることでリーク電流となる正孔が境界電極６４に吸収されやすくなる。例えば、基準電位φＲＥＦを０Ｖ、電荷吸収電位φＡＢを−２Ｖに設定することができる。
なお、上部電極６２と境界電極６４との間隙部分における下層１０２ｄの電位は、上部電極６２や境界電極６４が配置された部分における下層１０２ｄの電位より高くなり、正孔の移動に対する電位障壁を形成し得る。つまり、リーク電流の進行方向に対して、隣接画素の上部電極６２が配置された部分より手前に当該上部電極６２と境界電極６４との間隙による電位障壁が形成され得る。このような効果を利用して、φＡＢ＜φＲＥＦでなくても隣接画素へのリーク電流の到達を阻止できる構成とすることはできる。
ＯＬＥＤ６がタンデム構造である場合には、境界電極６４は電荷発生層（ＣＧＬ）を経由して隣接画素へ移動する正孔も吸収し、ＣＧＬ経由のリーク電流も抑制する。
上述の説明では上部電極６２と境界電極６４とは同層の導電膜をパターニングして形成したが、両電極を別工程で形成することもできる。この場合、境界電極６４は上部電極６２とは別の導電材料で形成することができ、例えば、ＩＴＯやＩＺＯなどの透明導電材料より低抵抗な材料や不透明な材料を用いて境界電極６４を形成することができる。例えば、境界電極６４を不透明な金属で形成することで、隣接画素への光漏れを抑制して混色防止を図ることができる。
［第１の実施形態の変形例］
上記第１の実施形態ではＲＧＢ画素がストライプ配列された有機ＥＬ表示装置２における境界電極６４によるリーク電流抑制構造を説明したが、当該リーク電流抑制構造は他の画素配列においても適用することができる。
図６は第１の実施形態の変形例に係る有機ＥＬ表示装置２ａの表示領域４２の模式的な部分平面図である。有機ＥＬ表示装置２ａの表示領域４２には発光色が異なる４種類の画素がマトリクス状に配列され、２行２列の４画素が互いに異なる色で発光する。４種類の画素は奇数行及び偶数行それぞれに２種類ずつ行方向に交互に配置されるか、または奇数列及び偶数列それぞれに２種類ずつ列方向に交互に配置される。具体的には、図６に示す例では、４種類の発光色はＲＧＢに加え、白色（Ｗ）であり、例えば、奇数行にＲ画素１３０ｒ、Ｗ画素１３０ｗが交互に配列され、偶数行にＧ画素１３０ｇ、Ｂ画素１３０ｂが交互に配列される。なお、各行各列の２種類の発光色の組み合わせは図６に示したものに限定されない。
上記第１の実施形態のストライプ配列では列方向には同じ色の画素が並ぶので、列方向に隣接する画素間でのリーク電流は混色による画質劣化を生じない。そのため、画素行間の境界領域への境界電極６４の配置は省略し、画素列間の境界領域にのみ境界電極６４を配置する例を示した。
これに対し、図６に示す画素配列では行方向に隣接する画素間と列方向に隣接する画素間との両方にてリーク電流を抑制し、混色を防止することが好ましい。そこで、例えば、境界電極６４は図３に示した、各画素列境界に垂直方向に延在される垂直部６４ｖ（延在部）、及び水平接続部６４ｈに加え、各垂直部６４ｖから各画素行境界に沿って突き出した水平突起部６４ｐを備え、行方向と列方向との両方のリーク電流を抑制する。
ここで、上部電極６２と境界電極６４とを同層の導電膜で形成するので、画素行境界には列方向に隣接する画素間にて上部電極６２をつなぐ接続部６２ｊが必要になる。そのため、水平突起部６４ｐ（突起部）は列方向に隣接する画素の境界の全体に沿ってではなく一部のみに沿って形成される。
コンタクトホール１０４上に下部電極１００を平坦に形成することが難しいことから、例えば図５においては、コンタクトホール１０４を画素開口６０の領域内に形成するのではなく、バンク１０６が配置される領域内に形成している。しかし、画素の微細化に伴い、コンタクトホール１０４を画素の境界領域に納めることができなくなる場合がある。図６の画素レイアウトでは、画素開口６０を矩形の一部を切り欠いたＬ字形状とし、切り欠いた領域にコンタクトホール１０４及びバンク１０６を形成している。このような画素レイアウトでは列方向に隣接する画素間における境界のうち、画素開口６０間の距離が小さい個所と大きい個所とが生じる。そこで、画素開口６０間の距離が小さい個所に水平突起部６４ｐを設けリーク電流を好適に防止しつつ、画素開口６０間の距離が大きい個所に接続部６２ｊを設け上部電極６２を列方向に接続することができる。
［第２の実施形態］
以下、本発明の第２の実施形態に係る有機ＥＬ表示装置２ｂを説明する。本実施形態と上記第１の実施形態とは境界電極６４及びそれに付随する構造に相違点を有し、その他の点では基本的に共通である。以下、第２の実施形態について第１の実施形態との相違点を中心に説明する。
図７は有機ＥＬ表示装置２ｂの表示パネル４０の表示領域４２の模式的な部分平面図であり、図８は図７に示すＶＩＩＩ−ＶＩＩＩ線に沿った位置での表示パネル４０の模式的な垂直断面図である。有機ＥＬ表示装置２ｂは第１の実施形態と同様、ＲＧＢ画素がストライプ配列された表示パネル４０を備える。
本実施形態では上部電極６２と境界電極６４とは別々の導電膜で形成され、これにより両電極の平面形状の自由度が高くなる。具体的には、境界電極６４ｂをバンク１０６上にて発光素子層１０２の上面に接して形成し、その後、上部電極６２ｂを形成する。この構造では境界電極６４ｂは各画素を取り囲む画素境界の全周に沿って配置することができる。すなわち、境界電極６４ｂは格子状の平面形状とされ、画素列間の境界領域だけでなく画素行間の境界領域にも配置される。一方、上部電極６２ｂは境界電極６４ｂの上にも形成でき、基本的に表示領域４２全体に亘って共通に形成される。なお、上部電極６２ｂと境界電極６４ｂとが重なる部分には両電極間に絶縁膜２００が形成される。
本実施形態によっても第１の実施形態と同様、ＨＴＬ／ＨＩＬ等のキャリア移動性を有した補助層を経由したリーク電流による隣接画素の発光を阻止することができる。また、本実施形態は、各画素の画素境界の全周に境界電極６４を配置できるので、より好適に隣接画素へのリーク電流を抑制できる。
境界電極６４ｂは上部電極６２ｂとは別の導電材料で形成することができ、第１の実施形態で述べたように、ＩＴＯやＩＺＯなどの透明導電材料より低抵抗な材料や不透明な材料を用いて境界電極６４ｂを形成することができる。例えば、境界電極６４ｂを不透明な金属で形成することで、隣接画素への光漏れを抑制して混色防止を図ることができる。
なお、本実施形態は第１の実施形態の変形例で述べたような、ストライプ配列以外の画素配列に容易に適用することができる。
［第３の実施形態］
以下、本発明の第３の実施形態に係る有機ＥＬ表示装置２ｃを説明する。本実施形態と上記第１及び第２の実施形態とは境界電極６４及びそれに付随する構造に相違点を有し、その他の点では基本的に共通である。以下、第３の実施形態について上記各実施形態との相違点を中心に説明する。
有機ＥＬ表示装置２ｃの表示パネル４０の表示領域４２の模式的な部分平面図は、第２の実施形態について示した図７と基本的には同じであり、これを援用する。図９は図７に示すＶＩＩＩ−ＶＩＩＩ線に沿った位置での有機ＥＬ表示装置２ｃの表示パネル４０の模式的な垂直断面図である。
本実施形態は第２の実施形態と同様、上部電極６２と境界電極６４とは別々の導電膜で形成され、これにより両電極の平面形状の自由度が高くなる。例えば、第２の実施形態と同様、境界電極６４ｃは画素境界に沿った格子状の平面形状とし、上部電極６２ｃは基本的に表示領域４２全体に亘って共通に形成される。
本実施形態が第２の実施形態と異なる点は、境界電極６４ｃが発光素子層１０２の下に配置される点である。すなわち、バンク１０６の上面に境界電極６４ｃが配置され、その後、発光素子層１０２、上部電極６２が順次積層される。
図９に示すように、境界電極６４ｃはバンク１０６の上面及び側面に沿って積層されることが、換言すれば、境界電極６４ｃはバンク１０６の側面とほぼ同じテーパー形状を有し且つバンク１０６の上面の上面全域に配置されることが、望ましい。これにより、境界電極６４ｃの上層に配置される発光素子層１０２が、段切れなどの不具合が起こることなく、画素境界領域に好適に被覆されることになる。また、境界電極６４ｃをパターニングする際のエッチングをウェットエッチングなどとし境界電極６４ｃの端部の傾斜を緩やかにする等、画素境界領域の表面における角や段差を抑制する工夫をすることがさらに好適である。
本実施形態によっても第２の実施形態と同様、ＨＴＬ／ＨＩＬ等のキャリア移動性を有した補助層を経由したリーク電流による隣接画素の発光を好適に阻止することができる。
なお、補助層のうち下層１０２ｄに含まれるＨＩＬやＨＴＬは、上層１０２ｕに含まれるＥＴＬやＥＩＬよりも比較的厚く形成されることが多い。よって、リーク電流となるキャリアの多くは、下層１０２ｄ内を移動する。図９に示す本実施形態では、境界電極６４が下層１０２ｄと接しているので、即ち、ＨＩＬ或いはＨＴＬの何れかと接しているので、当該キャリアを効率よく吸収し、下層１０２ｄ内を経由するリーク電流を好適に抑制することができる。
また、境界電極６４ｃは上部電極６２ｃとは別の導電材料で形成することができ、例えば、境界電極６４ｃを低抵抗な金属で形成することができる。
なお、本実施形態も第１の実施形態の変形例で述べたような、ストライプ配列以外の画素配列に容易に適用することができる。
図１０は、本実施形態に係る表示パネル４０の製造工程の概略のフロー図である。表示パネル４０の製造では、生産効率を高めるために、１枚の大きな基材７０上に複数面の表示パネル４０を同時に形成する手法が採用される。この製造手法では基材上へのＴＦＴの形成などの工程は複数面の表示パネル４０を一体に行われ、一方、ＯＬＥＤ形成工程は複数面の表示パネル４０を分割して行われる。つまり、この製造方法は、複数面の表示パネル４０がつながった状態で加工される前段工程と、表示パネル４０ごとに分割されて残りの加工が施される後段工程とに分けられ、ここでは前段工程をＴＦＴ工程、後段工程をＯＬＥＤ工程と呼ぶ。
ＴＦＴ工程は基本的に、集積回路などを製造する半導体製造プロセスを利用して行うことができる工程からなり、比較的にプロセス条件の自由度が高く、例えば、数百℃程度の高温プロセスを利用するように製造工程を設計することも可能である。一方、ＯＬＥＤ工程は、有機材料からなる発光素子層の劣化を防ぐため、雰囲気温度の上限が数十℃程度に制限され得る。つまり、ＯＬＥＤ工程は、表示パネル４０をそれぞれ加工することにより工数が増加し、またＴＦＴ工程に比べてより確実にプロセス条件を制御する必要がある。そのため、表示パネル４０の製造工程においてＴＦＴ工程の占める割合を大きくし、ＯＬＥＤ工程の占める割合を小さくすることで、表示パネル４０の製造コストの低減や製造期間の短縮を図ることができる。
本実施形態ではＴＦＴ工程として、基材７０の上にＴＦＴ７２などからなる回路を形成する工程（ステップＳ１）、その上に平坦化膜９６を積層する工程（ステップＳ２）、下部電極１００を形成する工程（ステップＳ３)、及びバンク１０６を形成する工程（ステップＳ４）が行われる。これらは第１の実施形態と同様に行うことができる。
本実施形態では、さらに境界電極６４ｃを形成する工程（ステップＳ５）がＴＦＴ工程として行われ、これにより、上に述べた製造コスト低減や製造期間短縮の効果が得られる。例えば、境界領域にバンク１０６が形成された後、表示領域４２の全面に導電膜を形成し、フォトリソグラフィ技術を用いて当該導電膜をパターニングして、境界電極６４ｃが形成される。
なお、ＯＬＥＤ工程は境界電極６４ｃの形成後の工程、具体的には発光素子層１０２を形成する工程（ステップＳ６）、上部電極６２ｃを形成する工程（ステップＳ７）、封止膜１０８を形成する工程（ステップＳ８）などを含む。
本実施形態によっても上記各実施形態と同様、ＨＴＬ／ＨＩＬ等のキャリア移動性を有した補助層を経由したリーク電流による隣接画素の発光を阻止することができる。また、本実施形態は、各画素の画素境界の全周に境界電極６４を配置できるので、より好適に隣接画素へのリーク電流を抑制できる。
なお、本実施形態は第１の実施形態の変形例で述べたような、ストライプ配列以外の画素配列に容易に適用することができる。
［第３の実施形態の変形例］
図１１は第３の実施形態の変形例に係る有機ＥＬ表示装置２ｄの表示パネル４０の模式的な部分断面図であり、第３の実施形態と同様、図７に示すＶＩＩＩ−ＶＩＩＩ線に沿った位置での垂直断面図である。
本変形例ではバンク１０６の上面に凹部３００が形成され、当該凹部３００に境界電極６４ｄが充填される。例えば、境界電極６４ｄはＡｇなどのナノ粒子を含んだナノインクで形成することができる。ナノインクは例えば、インクジェット法で凹部３００に塗布・充填され、また、塗布後、減圧乾燥等により流動しにくくされる。その後、熱処理を施して、ナノインク層を溶融、焼成する。なお、凹部３００を境界電極６４ｄで埋めることで境界電極６４ｄ形成後の画素境界領域の表面はなだらかになり、その上に発光素子層１０２を画素境界領域に被覆することができる。
凹部３００は、バンク１０６を形成した後、エッチングで形成することができる。また、図１１に示すようにバンク１０６が配置される個所の平坦化膜９６の表面に凹部３０２を形成した後、バンク１０６を積層することでバンク１０６の上面の凹部３００を形成することができる。例えば、平坦化膜９６の凹部３０２は下部電極１００をパターニングする際のエッチングで形成することができる。
上記各実施形態及び変形例では、下部電極１００がＯＬＥＤ６のアノード、上部電極６２がＯＬＥＤ６のカソードである場合を説明した。しかし、本発明は、下部電極１００がＯＬＥＤ６のカソード、上部電極６２がＯＬＥＤ６のアノードである場合にも適用できる。その場合、発光素子層１０２における各層の積層順序は上述の構成とは逆転する。例えば、カソードである下部電極１００側から順にＥＩＬ、ＥＴＬ、ＥＭＬ、ＨＴＬ、ＨＩＬが積層された構造となる。また、当業者が理解し得るように、電流の向きや電位の大小関係が基本的に上記実施形態とは逆転する。
本発明の実施形態として上述した有機ＥＬ表示装置２（２ａ，２ｂ，２ｃ，２ｄを含む）を基にして、当業者が適宜設計変更して実施し得る全ての有機ＥＬ表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。また、有機ＥＬ表示装置以外の表示装置、例えば発光層として量子ドット素子を採用した量子ドット表示装置等も本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
２ 有機ＥＬ表示装置、４ 画素アレイ部、６ ＯＬＥＤ、８ 画素回路、１０ 点灯ＴＦＴ、１２ 駆動ＴＦＴ、１４ キャパシタ、２０ 走査線駆動回路、２２ 映像線駆動回路、２４ 駆動電源回路、２６ 基準電源回路、２８ 制御装置、３０ 走査信号線、３２ 映像信号線、３４ 駆動電源線、４０ 表示パネル、４２ 表示領域、４４ 陰極、４６ 部品実装領域、４８ ドライバＩＣ、５０ ＦＰＣ、６０ 画素開口、６２ 上部電極、６４ 境界電極、７０ 基材、７２ ＴＦＴ、８０ 下地層、８２ 半導体領域、８４ ゲート絶縁膜、８６ ゲート電極、８８，９２ 層間絶縁膜、９０ａ ソース電極、９０ｂ ドレイン電極、９４ 配線、９６ 平坦化膜、１００ 下部電極、１０２ 発光素子層、１０４ コンタクトホール、１０６ バンク、１０８ 封止膜、２００ 絶縁膜、３００ 凹部。

Claims (14)

  1. 第１の画素と前記第１の画素と隣接する第２の画素とを有する表示装置であって、
    基材と、
    前記第１の画素と前記第２の画素との境界に位置し、前記基材に形成されたバンクと、
    前記第１の画素と前記第２の画素と前記バンクとに跨って配置された発光素子層と、
    前記発光素子層の前記基材の側に、前記第１の画素と前記第２の画素との各々に独立して形成された第１の電極と、
    前記発光素子層の前記第１の電極とは反対側に、記第１の画素と前記第２の画素とに跨って形成された第２の電極と、
    平面的に見て前記バンクと重畳する領域に、前記発光素子層に接して形成された第３の電極と、
    を有し、
    前記第２の電極は、前記バンクと重畳する前記領域にスリットを有し、
    前記第３の電極は、前記スリットに、且つ前記第２の電極と同層に位置していることを特徴とする表示装置。
  2. 請求項１に記載の表示装置において、
    前記第２の電極と前記第３の電極とには、異なる電位が印加され、
    前記第１の電極と前記第３の電極との間の電位差は、前記第１の電極と前記第２の電極との間の電位差よりも大きいことを特徴とする表示装置。
  3. 請求項１に記載の表示装置において、
    前記第１の画素は、第３の画素と前記第２の画素とは異なる方向で隣接し、
    前記第３の電極は、前記第１の画素と前記第２の画素との前記境界に沿って延在する延在部と、前記延在部から突き出た突起部とを有し、
    前記突起部は、前記第１の画素と前記第３の画素との境界の少なくとも一部に位置していることを特徴とする表示装置。
  4. 第１の画素と前記第１の画素と隣接する第２の画素とを有する表示装置であって、
    基材と、
    前記第１の画素と前記第２の画素との境界に位置し、前記基材に形成されたバンクと、
    前記第１の画素と前記第２の画素と前記バンクとに跨って配置された発光素子層と、
    前記発光素子層の前記基材の側に、前記第１の画素と前記第２の画素との各々に独立して形成された第１の電極と、
    前記発光素子層の前記第１の電極とは反対側に、記第１の画素と前記第２の画素とに跨って形成された第２の電極と、
    平面的に見て前記バンクと重畳する領域に、前記発光素子層に接して形成された第３の電極と、
    を有し、
    前記第３の電極は、前記発光素子層の前記基材とは反対側に位置し、且つ前記バンクと重畳する前記領域で絶縁膜に覆われ、
    前記第２の電極は、前記バンクと重畳する前記領域で、前記絶縁膜を介して、前記第３の電極を覆っていることを特徴とする表示装置。
  5. 第１の画素と前記第１の画素と隣接する第２の画素とを有する表示装置であって、
    基材と、
    前記第１の画素と前記第２の画素との境界に位置し、前記基材に形成されたバンクと、
    前記第１の画素と前記第２の画素と前記バンクとに跨って配置された発光素子層と、
    前記発光素子層の前記基材の側に、前記第１の画素と前記第２の画素との各々に独立して形成された第１の電極と、
    前記発光素子層の前記第１の電極とは反対側に、記第１の画素と前記第２の画素とに跨って形成された第２の電極と、
    平面的に見て前記バンクと重畳する領域に、前記発光素子層に接して形成された第３の電極と、
    を有し、
    前記バンクの上面には凹部が形成され、
    前記第３の電極は、前記発光素子層と前記バンクとの間に位置し、且つ前記凹部を充填することを特徴とする表示装置。
  6. 請求項５に記載の表示装置において、
    前記発光素子層は、少なくとも発光層と正孔輸送層とを有し、
    前記第３の電極は、正孔輸送層と接していることを特徴とする表示装置。
  7. 請求項５に記載の表示装置において、
    前記発光素子層は、少なくとも発光層と正孔注入層とを有し、
    前記第３の電極は、正孔注入層と接していることを特徴とする表示装置。
  8. 画像表示領域に画素となる発光領域が複数配列された表示装置であって、
    前記画素の境界に沿って基材上に形成されたバンクと、
    前記バンクが形成された前記基材上に、少なくとも前記発光領域に形成されキャリアを注入されて発光する発光層とキャリア移動性を有し前記画像表示領域に亘って形成された補助層とを含む複数層が積層されて形成された発光素子層と、
    前記発光素子層の下に前記画素ごとに設けられた画素電極と、
    前記発光素子層の上に配置され前記画素電極と共に前記発光素子層に電圧を印加する対向電極と、
    前記画素間の境界領域にて前記発光素子層の上に配置され、前記発光素子層に電気的に接続された境界電極と、
    を有し、
    前記境界電極は、前記発光素子層の前記境界領域における前記キャリアを引き寄せる電位を印加されて当該キャリアを吸収すること、
    を特徴とする表示装置。
  9. 画像表示領域に画素となる発光領域が複数配列された表示装置であって、
    前記画素の境界に沿って基材上に形成されたバンクと、
    前記バンクの上に置かれた境界電極と、
    前記バンク及び前記境界電極が形成された前記基材上に、少なくとも前記発光領域に形成されキャリアを注入されて発光する発光層とキャリア移動性を有し前記画像表示領域に亘って形成された補助層とを含む複数層が積層されて形成された発光素子層と、
    前記発光素子層の下に前記画素ごとに設けられた画素電極と、
    前記発光素子層の上に配置され前記画素電極と共に前記発光素子層に電圧を印加する対向電極と、
    を有し、
    前記バンクはその上面に凹部を形成され、
    前記境界電極は、前記凹部を充填し、且つ前記発光素子層に電気的に接続され、前記発光素子層の前記境界領域における前記キャリアを引き寄せる電位を印加されて当該キャリアを吸収すること、
    を特徴とする表示装置。
  10. 請求項８に記載の表示装置において、
    前記境界電極は、前記対向電極と同層で形成されること、を特徴とする表示装置。
  11. 請求項８に記載の表示装置において、
    前記対向電極は前記画像表示領域に亘り形成された透明導電材からなり、前記各画素に共通の基準電位を印加し、
    前記画素電極は前記各画素の映像信号に応じた量のキャリアを前記発光素子層へ供給し、
    前記境界電極は、前記対向電極の下に形成された不透明導電材からなること、
    を特徴とする表示装置。
  12. 請求項９に記載の表示装置において、
    前記対向電極は前記各画素に共通の基準電位を印加し、
    前記画素電極は前記各画素の映像信号に応じた量のキャリアを前記発光素子層へ供給し、
    前記発光素子層は、前記画素電極から供給される前記キャリアについてのキャリア輸送層又はキャリア注入層を前記補助層として有し、当該補助層の上に前記発光層が積層されること、
    を特徴とする表示装置。
  13. 請求項８から請求項１２のいずれか１つに記載の表示装置において、
    前記対向電極は前記各画素に共通の基準電位を印加し、
    前記画素電極は前記各画素の映像信号に応じた量の前記キャリアを前記発光素子層へ供給し、
    前記境界電極は、前記画素電極との電位差が前記画素電極と前記基準電位との電位差より大きくなる電位を印加されること、
    を特徴とする表示装置。
  14. 請求項８から請求項１２のいずれか１つに記載の表示装置において、
    前記画像表示領域は発光色の異なる複数種類の前記画素を含み、
    前記境界電極は、前記発光色が異なる隣接した各画素対において当該画素間の境界の少なくとも一部に沿って配置されていること、
    を特徴とする表示装置。
JP2014219280A 2014-10-28 2014-10-28 表示装置 Active JP6546387B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014219280A JP6546387B2 (ja) 2014-10-28 2014-10-28 表示装置
US14/924,444 US9461100B2 (en) 2014-10-28 2015-10-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014219280A JP6546387B2 (ja) 2014-10-28 2014-10-28 表示装置

Publications (3)

Publication Number Publication Date
JP2016085913A JP2016085913A (ja) 2016-05-19
JP2016085913A5 JP2016085913A5 (ja) 2017-11-30
JP6546387B2 true JP6546387B2 (ja) 2019-07-17

Family

ID=55792622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014219280A Active JP6546387B2 (ja) 2014-10-28 2014-10-28 表示装置

Country Status (2)

Country Link
US (1) US9461100B2 (ja)
JP (1) JP6546387B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6792960B2 (ja) * 2016-05-16 2020-12-02 株式会社ジャパンディスプレイ 表示装置
KR102387859B1 (ko) * 2016-09-30 2022-04-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102615687B1 (ko) * 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR20180062254A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 패널
US10330993B2 (en) * 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20180079037A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2018194572A (ja) 2017-05-12 2018-12-06 株式会社ジャパンディスプレイ 表示装置
KR102515814B1 (ko) * 2017-05-25 2023-03-31 삼성디스플레이 주식회사 표시 장치
JP2019110271A (ja) 2017-12-20 2019-07-04 株式会社ジャパンディスプレイ 表示装置
US10636845B2 (en) 2017-12-25 2020-04-28 Sakai Display Products Corporation Organic electroluminescent display apparatus
CN108172602A (zh) * 2018-01-02 2018-06-15 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP2019153554A (ja) 2018-03-06 2019-09-12 株式会社ジャパンディスプレイ 表示装置
JP2019192448A (ja) 2018-04-24 2019-10-31 株式会社ジャパンディスプレイ 表示装置
WO2020014933A1 (zh) * 2018-07-19 2020-01-23 深圳市柔宇科技有限公司 柔性显示面板及其制作方法、显示装置及掩膜版
KR102522117B1 (ko) * 2018-07-30 2023-04-13 엘지디스플레이 주식회사 초고 해상도를 갖는 전계발광 표시장치
CN109285962B (zh) * 2018-09-25 2020-12-01 合肥鑫晟光电科技有限公司 显示基板及制造方法、显示装置
JP7126162B2 (ja) * 2018-10-23 2022-08-26 株式会社ジャパンディスプレイ 表示装置
CN109920827A (zh) * 2019-03-15 2019-06-21 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板、显示装置及控制方法
JP7308659B2 (ja) * 2019-05-27 2023-07-14 キヤノン株式会社 表示装置、その製造方法および電気装置
CN110190105B (zh) * 2019-06-11 2021-08-20 京东方科技集团股份有限公司 一种显示面板及其驱动控制方法、显示装置
CN110289294B (zh) * 2019-06-27 2021-11-19 武汉天马微电子有限公司 显示面板及其制作方法
JP2021044223A (ja) 2019-09-13 2021-03-18 株式会社ジャパンディスプレイ 表示装置
CN110634922A (zh) * 2019-09-24 2019-12-31 昆山国显光电有限公司 一种显示面板和显示装置
JP7432353B2 (ja) 2019-12-19 2024-02-16 株式会社ジャパンディスプレイ 表示装置
KR20210086360A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치
CN111200000B (zh) * 2020-01-09 2022-05-03 云谷（固安）科技有限公司 显示面板及显示装置
WO2021199189A1 (ja) * 2020-03-30 2021-10-07 シャープ株式会社 表示装置およびその製造方法
CN111446280B (zh) * 2020-04-23 2023-05-26 视涯科技股份有限公司 一种显示面板以及显示装置
CN111477761B (zh) * 2020-04-24 2023-04-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
CN111430438A (zh) * 2020-04-24 2020-07-17 合肥视涯技术有限公司 降低横向漏流的有机发光显示装置
CN111584599B (zh) * 2020-05-27 2023-04-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
US20230215904A1 (en) * 2020-06-16 2023-07-06 Sony Semiconductor Solutions Corporation Light-emitting device and display device
CN111710704B (zh) * 2020-06-29 2022-11-15 云谷（固安）科技有限公司 显示面板以及显示装置
CN111863918B (zh) * 2020-07-29 2023-05-02 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
JP2022062405A (ja) 2020-10-08 2022-04-20 株式会社ジャパンディスプレイ 表示装置
JP2022074751A (ja) * 2020-11-05 2022-05-18 株式会社ジャパンディスプレイ 表示装置
JPWO2022168513A1 (ja) * 2021-02-05 2022-08-11
WO2023019531A1 (zh) * 2021-08-19 2023-02-23 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
GB2618290A (en) * 2021-08-19 2023-11-01 Boe Technology Group Co Ltd Display device, and display panel and manufacturing method therefor
CN114023910A (zh) * 2021-11-05 2022-02-08 武汉天马微电子有限公司 一种显示面板及显示装置
WO2023173327A1 (zh) * 2022-03-16 2023-09-21 京东方科技集团股份有限公司 显示基板及显示装置
CN115132804A (zh) * 2022-06-29 2022-09-30 合肥维信诺科技有限公司 显示面板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20060019099A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2008004362A (ja) * 2006-06-22 2008-01-10 Casio Comput Co Ltd 表示装置及びその製造方法
JP4909677B2 (ja) * 2006-08-23 2012-04-04 オプトレックス株式会社 表示装置
US7915816B2 (en) * 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
JP2008311212A (ja) * 2007-05-14 2008-12-25 Sony Corp 有機エレクトロルミネッセンス表示装置
JP5212032B2 (ja) * 2008-02-26 2013-06-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
JP2009302025A (ja) * 2008-06-17 2009-12-24 Seiko Epson Corp 有機発光装置および電子機器
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101768786B1 (ko) * 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2012059641A (ja) * 2010-09-10 2012-03-22 Casio Comput Co Ltd 発光パネル及びその製造方法、発光装置、並びに、電子機器
JP2012155953A (ja) 2011-01-25 2012-08-16 Sony Corp 有機ｅｌ表示装置及び電子機器
JP5835770B2 (ja) * 2011-10-13 2015-12-24 株式会社Ｊｏｌｅｄ 表示パネルの製造方法および表示パネル
CN103582952B (zh) * 2011-11-30 2016-08-03 株式会社日本有机雷特显示器 半导体器件和显示装置
JP2013206738A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2014053236A (ja) * 2012-09-10 2014-03-20 Canon Inc 表示装置、撮像装置、発光装置、画像形成装置、表示装置の駆動方法および発光装置の駆動方法
JP2014078399A (ja) * 2012-10-10 2014-05-01 Rohm Co Ltd 有機ｅｌ装置
JP6223070B2 (ja) * 2013-08-29 2017-11-01 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20150061921A (ko) * 2013-11-28 2015-06-05 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
US20160118449A1 (en) 2016-04-28
JP2016085913A (ja) 2016-05-19
US9461100B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
JP6546387B2 (ja) 表示装置
US9536933B2 (en) Display device having a light emitting layer on the auxiliary layer
CN110010780B (zh) 电致发光显示装置
JP4507611B2 (ja) 有機エレクトロルミネッセンス装置、及び電子機器
TWI685965B (zh) 電致發光顯示器
JP4706287B2 (ja) 有機ｅｌ装置および電子機器
US9941338B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR20190092650A (ko) 유기발광표시장치 및 그 제조방법
KR100740132B1 (ko) 유기 전계 발광 표시 장치
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR20120069312A (ko) 유기 발광 표시 장치
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
US20150014639A1 (en) Organic light emitting diode display having reduced power consumption
KR20170113866A (ko) 디스플레이장치
KR20180014380A (ko) 유기발광 다이오드 표시장치
JP2018181668A (ja) 表示装置、及び表示装置の製造方法
KR20130071543A (ko) 유기발광소자
US10205113B2 (en) Organic electroluminescence device including an emissive layer including an assistant dopant layer and light-emitting dopant layer
WO2019064574A1 (ja) 表示デバイス
CN113170551A (zh) 显示装置及其制造方法
JP2019110271A (ja) 表示装置
US9966422B2 (en) Organic electro-luminescent display device having pixel including fin structure
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
JP7126140B2 (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190621

R150 Certificate of patent or registration of utility model

Ref document number: 6546387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250