KR20060019099A - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20060019099A
KR20060019099A KR1020040067579A KR20040067579A KR20060019099A KR 20060019099 A KR20060019099 A KR 20060019099A KR 1020040067579 A KR1020040067579 A KR 1020040067579A KR 20040067579 A KR20040067579 A KR 20040067579A KR 20060019099 A KR20060019099 A KR 20060019099A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
organic light
thin film
insulating layer
Prior art date
Application number
KR1020040067579A
Other languages
English (en)
Inventor
최희환
최범락
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040067579A priority Critical patent/KR20060019099A/ko
Priority to US11/210,743 priority patent/US20060044232A1/en
Priority to TW094129097A priority patent/TW200612586A/zh
Priority to JP2005246273A priority patent/JP2006066917A/ja
Priority to CN200510106754.6A priority patent/CN1770465A/zh
Publication of KR20060019099A publication Critical patent/KR20060019099A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

화소 회로 설계의 공간적 한계를 개선한 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다. 유기 발광 표시 장치는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 유기 발광 소자를 포함하고 있으며, 제1 박막 트랜지스터와 제2 박막 트랜지스터를 통해 유기 발광 소자에 구동 전류를 인가하여 발생한 적색, 녹색, 및 청색 광에 의해 영상을 표시한다. 제1 박막 트랜지스터의 제1 전극과 제2 박막 트랜지스터의 제2 전극을 한 개의 접촉부를 통해 전기적으로 연결시킴으로써, 접촉부가 화소 영역에서 차지하는 면적을 감소시켜 고해상도나 화소 회로 복잡화에 따른 화소 영역 감소로 인한 화소 회로 설계의 공간적 한계를 개선시킬 수 있다.
유기발광표시장치, 콘택부, 접촉부,

Description

유기 발광 표시 장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND FABRICATING METHOD THEREFOR}
도 1는 본 발명에 따른 유기 발광 표시 장치의 등가회로도이다.
도 2은 도 1에 도시한 유기 발광 표시 장치를 도시한 배치도이다.
도 3는 도 2의 유기 발광 표시 장치를 III-III선을 따라 절단한 단면도이다.
도 4, 도 6, 도 8, 도 10 및 도 15는 도 2 및 도 3에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 유기 발광 표시 장치의 배치도이다.
도 5, 도 7, 도 9, 도 11 및 도 16은 각각 도 4, 도 6, 도 8, 도 10 및 도 15의 유기 발광 표시 장치를 V-V, VII-VII, IX-IX, XI-XI 및 XVI-XVI 선을 따라 절단한 단면도이다.
도 12, 도 13 및 도 14는 본 발명의 한 실시예에 따라 접촉 구멍을 형성하는 단계를 순서대로 도시한 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 18은 도 17의 유기 발광 표시 장치를 XVII-XVII 선을 따라 절단한 단면도이다.
도 19는 도 17 및 도 18에 도시한 유기 발광 표시 장치를 본 발명의 한 실 시예에 따라 제조하는 방법의 중간 단계에서의 배치도이다.
도 20은 도 19의 유기 발광 표시 장치를 XX-XX 선을 따라 절단한 단면도이다.
본 발명은 유기 발광 표시 장치의 박막 트랜지스터, 이를 이용한 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 들어, 표시 장치(display device)의 역할은 갈수록 중요해지며, 각종 전자 표시 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 표시 장치는 전기적 신호 형태를 갖는 정보를 광학 이미지 형태로 인간에게 전달하는 장치로, 인간과 전자 기기를 연결하는 인터페이스 역할을 수행한다.
이러한 표시 장치 중에서, 정보가 발광 현상에 의해 표시되는 것을 발광형 표시 장치(emissive display device)라고 하며, 반사, 산란, 간섭 현상 등에 의한 광 변조를 이용하는 것을 수광형 표시 장치(non-emissive display device)라 한다. 발광형 표시 장치로는 음극선관(cathode ray tube, CRT), 플라스마 디스플레이 패널(plasma display panel, PDP), 발광 다이오드(light emitting diode, LED) 및 유기 발광 표시 장치(organic light emitting display, OLED) 등을 들 수 있다. 반면, 액정 표시 장치(liquid crystal display, LCD), 전기 화학 표시 장치(electrochemical display, ECD) 및 전기 영동 표시 장치(electrophoretic image display, EPID) 등은 수광형 표시 장치에 해당한다.
일반적으로, 유기 발광 표시 장치는 두 개의 전극 사이에 위치한 유기 발광층을 포함하며, 두 개의 전극으로부터 각각 전자(electron)와 정공(hole)을 유기 발광층 내로 주입시켜 전자와 정공의 결합에 따른 여기자(exciton)를 생성하고, 이 여기자가 여기 상태에서 기저 상태로 떨어질 때 빛이 발하는 원리를 이용한 소자이다.
유기 발광 표시 장치는 능동 행렬형과 수동 행렬형으로 나눌 수 있는데, 능동 행렬형 유기 발광 표시 장치는 박막 트랜지스터와 같은 스위칭 소자들을 사용하여 화소에 대응하는 복수의 유기 발광 소자들을 독립적으로 구동한다.
유기 발광 표시 장치는 순방향 전류를 이용하여 영상을 표시하는 전류 구동 소자이기 때문에 스위칭 소자로 사용되는 박막 트랜지스터에 계속해서 전류가 흐르게 된다. 이 때문에 시간이 지남에 따라 박막 트랜지스터의 특성이 열화되어 문턱 전압 전압값(Vth)이 변화하고 이에 따라 박막 트랜지스터를 통해 흐르는 전류량이 변화하여 표시 장치의 화질이 나빠질 수 있다. 이를 개선하기 위해 하나의 화소에 다수의 박막 트랜지스터를 사용할 수 있는데 이와 같은 경우 화소 회로가 복잡해지고 개구율이 떨어지는 문제가 있다. 특히, 해상도가 높아질 경우 한 화소가 차지하는 면적이 감소하므로 이러한 개구율 저하는 더욱 문제가 될 수 있다.
따라서, 이와 같은 종래 문제점을 해결하기 위한 본 발명의 제1 기술적 과제 는 제한된 공간을 효율적으로 활용하여 필요한 화소 회로를 설계할 수 있는 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 제공한다.
또한, 본 발명의 제2 기술적 과제는 상기 유기 발광 표시 장치의 제조 방법을 제공한다.
본 발명은 제1 박막 트랜지스터의 제1 전극과 한 개의 접촉부를 통해 전기적으로 연결되는 제2 전극을 포함하는 제2 박막 트랜지스터, 제2 박막 트랜지스터에 전기적으로 연결된 화소 전극, 화소 전극 상에 형성된 발광층, 발광층 상에 형성된 대향 전극을 포함하는 유기 발광 장치를 제공한다.
또, 본 발명은 제1 소스 전극으로 인가된 데이터 신호를 제1 게이트 전극에 인가된 전압에 의하여 제1 드레인 전극으로 출력하는 제1 반도체 패턴, 제1 게이트 전극과 제1 반도체 패턴을 전기적으로 절연시키기 위한 제1 절연막으로 이루어진 1 박막 트랜지스터, 제1 박막 트랜지스터로부터 출력된 데이터 신호의 레벨에 대응하여 제2 소스 전극으로 인가된 제1 구동전류의 전류량을 제어하여 제2 드레인 전극으로 제2 구동전류를 출력하는 제2 반도체 패턴과 상기 제1 드레인 전극과 한 개의 접촉 구멍에 의해 전기적으로 연결된 제2 게이트 전극과 제2 반도체 패턴을 전기적으로 절연 시키기 위한 제1 절연막으로 이루어진 제2 박막 트랜지스터 및 제2 구동전류가 인가되는 화소 전극, 화소 전극의 상면에 배치된 유기 발광층 및 유기 발광층의 상면에 배치된 대향 전극을 포함하는 유기 발광 표시 장치를 제공한다.
또한, 본 발명은 기판에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계, 기판의 전면적에 걸쳐 제1 절연층을 형성하는 단계, 제1 절연층 상에 제1 게이트 전극과 대응하는 곳에 제1 반도체 패턴, 제2 게이트 전극과 대응하는 곳에 제2 반도체 패턴을 형성하는 단계, 제1 반도체 패턴에 연결되어 있는 제1 소스 전극, 제1 반도체 패턴을 일부 노출시키도록 제1 소스 전극과 일정 간격 이격 되고 제2 게이트 전극과 한 개의 접촉 구멍 내부에서 중첩되어 전기전으로 연결되는 제1 드레인 전극을 형성하는 단계, 제2 반도체 패턴에 연결되어 있는 제2 소스 전극, 제2 반도체 패턴을 일부 노출시키도록 제2 소스 전극과 일정 간격 이격 되어 있는 제2 드레인 전극을 형성하는 단계, 제2 드레인 전극에 연결된 유기 발광 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법을 제공한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 유기 발광 표시 장치에 대하여 상세히 설명한다.
먼저 도 1을 참고로 하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다. 도 1을 참조하면, 본 실시예에 따른 유기 발광 표시 장치(200)는 복수의 게이트 버스선(gate bus line)(GBL), 복수의 데이터 버스선(data bus line)(DBL), 복수의 전압 공급선(power supplying line)(PSL) 및 이들에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소를 포함한다.
게이트 버스선(GBL)은 게이트 신호(주사 신호라고도 함)를 전달하고 주로 행 방향으로 뻗어 있으며 서로가 거의 평행하다.
데이터 버스선(DBL)은 데이터 신호를 전달하고 주로 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 게이트 버스선(GBL) 및 데이터 버스선(DBL)에 연결되어 있는 스위칭 트랜지스터(switching transistor)(TFT1), 전압 공급선(PSL) 및 스위칭 트랜지스터에 연결되어 있는 구동 트랜지스터(driving transistor)(TFT2)와 유지 축전기(storage capacitor)(Cst), 그리고 구동 트랜지스터(TFT2)에 연결되어 있는 유기 발광 소자(organic light emitting element)(EL)(300)를 포함한다.
스위칭 트랜지스터(TFT1)는 게이트선(GBL)에 연결되어 있는 게이트 단자(G1), 데이터선(DBL)에 연결되어 있는 소스 단자(S1) 및 드레인 단자(D1)을 가 지고 있으며, 구동 트랜지스터(TFT2)는 스위칭 트랜지스터(TFT1)에 연결되어 있는 게이트 단자(G2), 유기 발광 소자(EL)에 연결되어 있는 소스 단자(S2) 및 전압 공급선(PSL)에 연결되어 있는 드레인 단자(D2)를 가지고 있다. 유지 축전기(Cst)는 스위칭 트랜지스터(TFT1)의 드레인 단자(D1) 및 구동 트랜지스터(TFT2)의 게이트 단자(G2)와 전압 공급선(PSL)[또는, 구동 트랜지스터(TFT2)의 드레인 단자(D2)]에 연결되어 있다.
그러면 이러한 유기 발광 표시 장치의 구체적인 구조에 대하여 도 2 및 도 3을 도 1과 함께 참고로 하여 상세하게 설명한다.
도 2는 도 1에 도시한 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III선을 따라 절단한 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 기판(10) 위에 복수의 제1 게이트 전극(G1)을 포함하는 복수의 게이트 버스선(GBL)과 복수의 제2 게이트 전극(G2)이 형성되어 있다.
게이트 버스선(GBL)은 주로 가로 방향으로 뻗어 있고 제1 게이트 전극(G1)은 각 게이트 버스선(FBL)으로부터 위로 뻗어 있다. 게이트선(GBL)은 연장되어 기판(10) 위에 집적된 구동 회로(도시하지 않음)와 연결될 수도 있고, 기판(10) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나 기판(10) 위에 직접 장착되는 외부의 구동 회로와 접속하거나 다른 층과 접속하기 위하여 폭이 넓은 끝 부분을 가질 수도 있다.
제2 게이트 전극(G2)은 게이트 버스선(GBL)과 분리되어 있으며 인접하는 두 게이트 버스선(GBL)의 사이에 위치한다. 제2 게이트 전극(G2)은 아래 방향으로 뻗다가 오른쪽으로 방향을 잠시 바꾸었다가 다시 위로 향하여 길게 뻗어 유지 전극(CE)을 이룬다.
게이트 버스선(GBL) 및 제2 게이트 전극(G2)은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 및 구리(Cu)나 구리 합금 등 구리 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 Al 계열 금속, Ag 계열 금속 또는 Cu 계열 금속으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 Cr, Mo, Ti, Ta 또는 이들의 합금 등으로 이루어진다. 비저항이 낮은 도전막이 상부에 오고 접촉 특성이 우수한 도전막이 하부에 오는 구조로는 크롬 하부막과 알루미늄-네오디뮴(Nd) 합금의 상부막을 들 수 있고, 그 반대인 예로는 Al-Nd 하부막과 Mo 상부막을 들 수 있다.
게이트 버스선(GBL) 및 제2 게이트 전극(G2)의 측면은 기판(10)의 표면에 대하여 경사져 있으며, 그 경사각은 약 30-80° 범위이다.
게이트 버스선(GBL) 및 제2 게이트 전극(G2) 위에는 SiNx, SiOx 등의 절연체 나 HfO2 또는 Al2O3 따위의 고유전체로 이루어진 제1 절연막(220)이 형성되어 있다.
제1 절연막(220) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 제1 및 제2 섬형 반도체(230, 240)가 형성되어 있다. 제1 섬형 반도체(230)는 제1 게이트 전극(G1) 위에 위치하고 제2 섬형 반도체(240)는 제2 게이트 전극(G2) 위에 위치한다.
제1 및 제2 반도체(230, 240) 위에는 각각 복수의 제1 및 제2 저항성 접촉 부재(ohmic contact)(242, 244)와 복수의 제3 및 제4 저항성 접촉 부재(246, 248)가 형성되어 있다. 저항성 접촉 부재(242, 244, 246, 248)는 서로 분리되어 있으며 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진다.
반도체(230, 240)와 저항성 접촉 부재(242, 244, 246, 248)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(242, 244, 246, 248) 및 제1 절연막(220) 위에는 복수의 제1 소스 전극(S1)을 포함하는 복수의 데이터선(data line)(DBL), 복수의 제1 드레인 전극(drain electrode)(D1), 복수의 제2 소스 전극(S2), 그리고 복수의 제2 드레인 전극(D2)을 포함하는 복수의 전압 공급선(PSL)이 형성되어 있다.
데이터 신호를 전달하는 데이터 버스선(DBL)은 주로 세로 방향으로 뻗어 게이트 버스선(GBL)과 교차하며 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 가질 수 있다. 각 데이터 버스선(DBL)에서 제1 저항성 접촉 부재(242) 위로 뻗어 올라온 복수의 가지가 제1 소스 전극(S1)을 이루며, 제1 드레인 전극(D1)은 제2 저항성 접촉 부재(244) 위에 위치하여 제1 소스 전극(S1)과 마주 본다. 여기에서 제1 드레인 전극(D1)은 제2 게이트 전극(G2)과 중첩되어 있으나 그렇지 않을 수도 있다.
전원 전압(Vdd)을 전달하는 전압 공급선(PSL)은 각 데이터 버스선(DBL)과 인접한 곳에 위치하며 데이터 버스선(DBL)과 동일하게 세로 방향으로 뻗어 있다. 각 전압 공급선(PSL)에서 제4 저항성 접촉 부재(248) 위로 뻗어 올라온 복수의 가지가 제2 드레인 전극(D2)을 이루며 제2 소스 전극(S2)은 제3 저항성 접촉 부재(246) 위에 위치하여 제2 드레인 전극(D2)과 마주 본다. 한편, 전압 공급선(PSL)은 유지 전극(CE)과 중첩하여 유지 축전기(Cst)를 이룬다.
제1 게이트 전극(G1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 반도체(230) 및 제1 및 제2 저항성 접촉 부재(242, 244)와 함께 스위칭 박막 트랜지스터(TFT1)를 이루며, 스위칭 박막 트랜지스터의 채널(channel)은 제1 소스 전극(S1)과 제1 드레인 전극(D1) 사이의 제1 반도체(230)에 형성된다. 제2 게이트 전극(G2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)은 제2 반도체(240) 및 제3 및 제4 저항성 접촉 부재(246, 248)와 함께 구동 박막 트랜지스터(TFT2)를 이루며, 구동 박막 트랜지스터의 채널은 제2 소스 전극(S2)과 제2 드레인 전극(D2) 사이의 제2 반도체(240)에 형성된다.
데이터 버스선(DBL), 전압 공급선(PSL), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어질 수 있으나, 이들 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막과 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
데이터 버스선(DBL), 전압 공급선(PSL), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.
저항성 접촉 부재(242, 244, 246, 248)는 그 하부의 반도체(230, 240)와 그 상부의 데이터 버스선(DBL), 제2 소스 전극(S2), 전압 공급선(PSL) 및 제2 드레인 전극(D2) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터 버스선(DBL), 전압 공급선(PSL), 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 및 노출된 반도체(230, 240) 부분 위에는 제2 절연막(340)이 형성되어 있다. 제2 절연막(340)은 감광성(photosensitivity)을 가지거나 가지지 않는 유기 물질이나, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수가 약 4.0 이하인 저유전율 절연 물질, 그리고 질화규소 따위의 무기물로 이루어질 수 있으며, 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
제2 절연막(340)은 제2 소스 전극(S2)을 드러내는 복수의 접촉 구멍(contact hole)(CT2)을 가지고 있으며, 제2 및 제1 절연막(340, 220)은 제2 게이트 전극(G2)과 제1 드레인 전극(D1)의 중첩부에서 제1 드레인 전극(G1)의 가장자리 부분과 제2 게이트 전극(G2)을 동시에 드러내는 접촉 구멍(CT1)을 가지고 있다.
제2 절연막(340) 위에는 IZO, ITO 또는 a-ITO(비정질 ITO) 따위의 투명한 도전체로 이루어진 복수의 화소 전극(pixel electrode)(310)과 복수의 연결 부재(305)가 형성되어 있다.
화소 전극(310)은 접촉 구멍(CT2)을 통하여 노출된 제2 소스 전극(S2)과 물리적·전기적으로 연결되어 있으며 게이트 버스선(GBL)과 데이터 버스선(DBL)으로 둘러싸인 영역의 대부분을 차지한다.
연결 부재(305)는 접촉 구멍(CT1) 내에 위치하여 제1 드레인 전극(D1)과 제2 게이트 전극(G2)을 물리적·전기적으로 연결한다. 이와 같이 연결되어야 할 두 개의 도전체, 즉 제1 드레인 전극(D1)과 제2 게이트 전극(G2)을 중첩시키고 중첩부에 하나의 접촉 구멍(CT1)을 두어 두 도전체를 동시에 드러내기 때문에 제1 드레인 전극(D1)과 제2 게이트 전극(G2)에 각각 접촉 구멍을 뚫어 연결하는 경우에 비하여 두 도전체의 연결에 필요한 면적이 줄어든다. 특히, 유기 발광 표시 장치의 특성 개선을 위하여 트랜지스터 수효를 늘리는 경우 트랜지스터가 차지하는 면적이 늘고 트랜지스터의 연결을 위한 접촉 면적 또한 늘어서 개구율 감소가 뒤따르며, 해상도를 늘리는 경우에는 화소 전극(310) 자체의 면적이 줄어 개구율이 떨어지는데, 이와 같은 접촉 구조를 취하는 경우 개구율 감소를 개선할 수 있다. 또한 이러한 접촉 구조는 스위칭 트랜지스터(Q1)와 구동 트랜지스터(Q2)를 연결할 때뿐 아니라 다 른 트랜지스터들을 연결할 때에도 적용할 수 있다.
제2 절연막(340), 화소 전극(310) 및 연결 부재(305) 위에는 절연 물질로 이루어진 격벽(350)이 형성되어 있다. 격벽(350)은 화소 전극(310)의 일정 부분을 드러내는 복수의 개구부를 가지고 있다.
격벽(350)의 개구부 내에는 복수의 유기 발광 부재(320)가 형성되어 있다. 각 유기 발광 부재(320)는 적색, 녹색 및 청색 중 어느 하나의 빛을 발하는 유기 발광층을 포함하며, 정공 주입층, 정공 운송층, 전자 운송층, 전자 주입층 중 적어도 하나를 더 포함할 수 있다.
격벽(350)과 유기 발광 부재(320) 위에는 대향 전극(330)이 형성되어 있다. 대향 전극(330)은 기판(10)의 전면(全面)을 덮으며 알루미늄(Al), 칼슘(Ca), 바륨(Ba), 마그네슘(Mg) 중 적어도 하나의 금속으로 이루어진다.
이와는 반대로 화소 전극(310)을 알루미늄(Al), 칼슘(Ca), 바륨(Ba), 마그네슘(Mg) 중 적어도 하나의 금속으로 만들고 대향 전극(330)을 투명 도전체로 만들 수도 있다.
화소 전극(310), 유기 발광 부재(320) 및 대향 전극(330)은 유기 발광 소자(EL)(300)를 이룬다.
이러한 유기 발광 표시 장치에서, 데이터 버스선(DBL)에 데이터 전압이 인가되고, 게이트 버스선(GBL)에 스위칭 트랜지스터(TFT1)을 도통시키는 게이트 온 전압이 인가되면, 스위칭 트랜지스터(TFT1)는 데이터 버스선(DBL)의 데이터 전압을 구동 트랜지스터(TFT2)의 게이트 단자(또는 게이트 전극)(G2) 및 유지 축전기(Cst) 에 전달한다. 구동 트랜지스터(TFT2)는 게이트 단자에 인가된 전압과 소스 전극(S2)의 전압의 차에 따라 전압 공급선(PSL)로부터의 전류를 흘리며 유지 축전기(Cst)는 다음 데이터 전압이 들어올 때까지 전압 차를 저장, 유지하여 구동 트랜지스터(TFT2)가 일정한 전류를 흘릴 수 있도록 한다.
구동 트랜지스터(TFT2)가 전류를 흘리면 화소 전극(310)은 유기 발광 부재(320)로 정공을 주입하고, 대향 전극(330)은 유기 발광 부재(320)로 전자를 주입한다. 유기 발광 부재(320)에 주입된 전자와 정공은 서로 만나 여기자(exitorn)를 생성하고, 이 여기자가 여기 상태에서 기저 상태로 떨어지면서 빛 에너지를 발생시킴으로써 유기 발광 부재(320)가 발광을 한다.
그러면, 본 발명의 한 실시예에 따라 도 2 및 도 3에 도시한 유기 발광 표시 장치의 제조 방법에 대하여 도 4 내지 도 16을 참고로 하여 상세하게 설명한다.
도 4, 도 6, 도 8, 도 10 및 도 15는 도 2 및 도 3에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 유기 발광 표시 장치의 배치도이고, 도 5, 도 7, 도 9, 도 11 및 도 16은 각각 도 4, 도 6, 도 8, 도 10 및 도 15의 유기 발광 표시 장치를 V-V, VII-VII, IX-IX, XI-XI 및 XVI-XVI 선을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 기판(10)의 전면적에 걸쳐 게이트 금속 박막(도시하지 않음)을 화학기상증착 또는 스퍼터링 등의 방법으로 증착하고 사진 식각하여 복수의 제1 게이트 전극(G1)을 포함하는 복수의 게이트 버스선(GBL) 및 복수의 유지 전극(CE)을 포함하는 복수의 제2 게이트 전극(G2)을 형성한다.
도 6 및 도 7을 참조하면, SiNx, SiOx, 또는 HfO2, Al2O3와 같은 고유전체막으로 이루어진 제1 절연막(220), 진성 비정질 규소층 및 불순물 비정질 규소층을 화학 기상 증착 등으로 연속하여 적층한 후 불순물 비정질 규소층 및 진성 비정질 규소층을 사진 식각하여 복수의 섬형 불순물 반도체(243, 247)와 복수의 섬형 진성 반도체(230, 240)를 형성한다.
그런 다음, 도 8 및 도 9를 참고하면, 화학 기상 증착 또는 스퍼터링 방법으로 금속 박막을 적층하고 사진 식각하여 복수의 제1 소스 전극(S1)을 포함하는 복수의 데이터 버스선(DBL), 복수의 제1 드레인 전극(D1), 복수의 제2 소스 전극(S2) 및 복수의 제2 드레인 전극(D2)을 포함하는 복수의 전압 공급선(PSL) 을 형성하는 한편, 제1 소스 전극(S1)과 제1 드레인 전극(D1) 사이 및 제2 소스 전극(S2)과 제2 드레인 전극(D2) 사이의 섬형 불순물 반도체 부분을 노출한다. 이어 불순물 반도체의 노출된 부분을 제거하여 진성 반도체(230, 240)의 일부를 노출한다. 이어, 노출된 진성 반도체(230, 240)의 표면을 안정화시키기 위하여 산소 플라스마 처리를 해 주는 것이 바람직하다. 이와 같이 하면 스위칭 트랜지스터(Q1)와 구동 트랜지스터(Q2)가 완성된다.
도 10 및 도 11을 참조하면, 화학 기상 증착 방법 등으로 제2 절연막(340)을 적층하고 제1 절연막(220)과 함께 사진 식각하여 제1 드레인 전극(D1)과 제2 게이트 전극(G2)의 일부를 노출하는 제1 접촉 구멍(CT1) 및 제2 드레인 전극(D2)의 일부를 노출하는 제2 접촉 구멍(CT2)을 형성한다. 이때, 제1 접촉 구멍(CT1)은 제1 드레인 전극(D1)의 가장자리와 그 주변의 게이트 절연막(220) 및 제2 게이트 전극(G2)을 드러내는데 이에 대하여 도 12 내지 도 14를 참고로 하여 상세하게 설명한다.
도 12을 참조하면, 기판(10) 위에 영역에 따라 두께를 달리하는 감광막을 형성한다. 제2 절연막(340) 위에 제1 접촉 구멍(CT1)에 대응하는 영역을 제외한 나머지 영역(A)에 위치하며 두께(T1)을 갖는 제1 부분(342)과 제1 접촉 구멍(CT1)에 대응하는 영역 중에서 제1 드레인 전극(D1)의 가장자리(D)를 포함하는 일부 영역(B)에 위치하며 두께(T1)보다 얇은 두께(T2)를 갖는 제2 부분(344)을 포함하는 감광막을 형성한다. 제1 접촉 구멍(CT1) 영역 중에서 나머지 영역(C)에는 감광막이 존재하지 않는다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투과 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투과 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
도 13을 참조하면, 감광막(342, 344)을 마스크로 하여 하부의 제2 절연막(340)을 제거하여 제1 절연막(220)을 노출시킨 후 감광막의 얇은 부분(344)을 제거하여 그 아래의 제2 절연막(340) 부분을 노출시킨다.
이어, 도 14에 도시한 바와 같이 노출된 제2 절연막(340)과 제1 절연막(220)을 식각하여 제1 드레인 전극(D1)과 제2 게이트 전극(G2)을 노출한다. 이 때, 식각 종점을 제1 드레인 전극(D1)과 제2 게이트 전극(G2)이 노출되는 시점까지로 하여 제1 드레인 전극(D1) 가장자리 부근의 제1 절연막(220)이 제거되지 않도록 한다. 이는 제1 드레인 전극(D1) 가장자리 부근의 제1 절연막(220)이 식각되면서 제1 드레인 전극(D1) 하부에 위치한 부분까지 식각되어 언더컷이 발생하는 것을 방지하기 위함이다.
한편, 제2 절연막(340), 감광막의 얇은 부분(344) 및 제1 절연막(220)의 식각은 연속적으로 이루어질 수 있다. 감광막(342, 344)과 절연막(220, 340)을 모두 식각할 수 있는 식각 조건을 선택하여 식각을 하면 이들이 동시에 식각된다. 이 경우에 감광막의 두꺼운 부분(342)의 두께(T1)가 줄어들 수 있으며 제1 드레인 전극(D1)과 제2 게이트 전극(G2)이 노출될 때까지 두꺼운 부분(342)이 제거되지 않도올 두께를 정하는 것이 바람직하다. 감광막(342, 344)의 두께는 노광 시간, 노광량, 혹은 감광막과 제1 /제2 절연막의 식각 선택비에 의해 조절될 수 있다.
도 15 및 도 16을 참조하면, ITO, IZO 따위의 투명 도전막을 스퍼터링 따위로 적층한 후 사진 식각하여 복수의 화소 전극(310) 및 복수의 연결 부재(305)를 형성한다. 화소 전극(310)은 제2 접촉 구멍(CT2)을 통하여 제2 드레인 전극(D2)에 연결되고, 연결 부재(305)는 제1 접촉 구멍(CT1) 내부에서 제1 드레인 전극(D1)과 제2 게이트 전극(G2)에 연결되는데 이때 제1 접촉 구멍(CT1)에서 제1 드레인 전극(D1) 아래에 언더컷이 있는 있는 경우 이 부분에서 연결 부재(305)가 끊어질 가능성이 있지만 본 실시예의 경우 제1 드레인 전극(D1) 아래의 게이트 절연막(220)을 남겨 계단형 단차를 이루게 하므로 연결 부재(305)가 끊어질 우려가 없다.
도 2 및 도 3을 다시 참조하면, 무기 절연 물질 또는 유기 절연 물질을 적층하고 무기 절연 물질층 또는 유기 절연 물질층을 패터닝하여 화소 전극(310)을 부분적으로 노출시키는 격벽(350)을 형성한다.
화소 전극(310)의 상면에 적색, 녹색, 및 청색의 광을 방출할 수 있는 유기 발광 부재(320)를 형성하고, 그 위에 대향 전극(330)을 형성한다. 본 실시예에서 화소 전극(310)은 투명한 ITO 혹은 IZO를 사용하며 유기 발광 부재에 정공을 주입하고, 대향 전극(350)은 Al, Ca, Ba, Mg 중 적어도 하나를 포함하는 금속 박막으로 유기 발광 부재에 전자를 주입한다.
대향 전극(330)의 상면에는 유기 발광층(320)을 산소 또는 수분으로부터 보호하기 위한 밀봉 캡이나 보호층 등을 더 형성하는 것이 바람직하다. 보호층(도시하지 않음)으로는 유기막, 무기막, 또는 그 적층막을 사용할 수 있다.
그러면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대하여 도 17 내지 도 20을 참고로 하여 상세하게 설명한다.
도 17은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 18은 도 17의 유기 발광 표시 장치를 XVIII-XVIII 선을 따라 절단한 단면도이다.
도 17 및 도 18에 도시한 유기 발광 표시 장치의 구조는 도 2 및 도 3에 도시한 유기 발광 표시 장치와 거의 동일하다.
즉, 기판(10) 위에 복수의 제1 게이트 전극(G1)을 포함하는 복수의 게이트선(GBL)과 복수의 유지 전극(CE)을 포함하는 복수의 제2 게이트 전극(G2)이 형성되어 있으며, 그 위에 제1 절연층(220)이 형성되어 있다. 제1 절연층(220) 위에는 복수의 제1 및 제2 섬형 반도체(230, 240)와 복수의 제1 내지 제4 섬형 저항성 접촉 부재(242, 244, 246, 248)가 차례로 형성되어 있고, 그 위에는 복수의 제1 소스 전극(S1)을 포함하는 복수의 데이터선(DBL), 복수의 제1 드레인 전극(D1), 복수의 제2 소스 전극(S2), 그리고 복수의 제2 드레인 전극(D2)을 포함하는 복수의 전압 공급선(PSL)이 형성되어 있으며, 이들 위에는 제2 절연막(340)이 형성되어 있다. 제2 절연막(340)은 제2 소스 전극(S2)의 일부를 드러내는 접촉 구멍(CT2)를 가지고 있으며, 그 위에는 복수의 화소 전극(310)이 형성되어 있다. 제2 절연막(340), 화소 전극(310) 위에는 격벽(350), 복수의 유기 발광 부재(320) 및 대향 전극(330)이 형성되어 있다.
그러나 도 2 및 도 3에 도시한 유기 발광 표시 장치와는 달리, 본 실시예의 유기 발광 표시 장치에서는 제1 절연막(220)이 제2 게이트 전극(G2)을 드러내는 접촉 구멍(CT3)을 가지고 있고 제1 드레인 전극(D1)이 이 접촉 구멍(CT3)을 통하여 제2 게이트 전극(G2)과 직접 연결되어 있다. 또한 연결 부재가 따로 존재하지 않 는다.
기타 도 2 및 도 3에 도시한 유기 발광 표시 장치의 특징들은 도 17 및 도 18에 도시한 유기 발광 표시 장치에도 적용될 수 있다.
그러면 도 17 및 도 18에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 19 및 도 20을 참고로 하여 상세하게 설명한다.
도 19 및 도 20을 참조하면 기판(10) 위에 복수의 제1 게이트 전극(G1)을 포함하는 복수의 게이트 버스선(GBL)과 유지 전극(CE)을 포함하는 복수의 제2 게이트 전극(G2)을 형성한다.
이어 제1 절연막(220), 진성 비정질 규소층, 불순물 비정질 규소층을 스퍼터링 따위로 차례로 적층한다. 도 12 내지 도 14를 참고하여 앞에서 설명한 것처럼, 슬릿 따위가 구비된 광마스크를 사용하여 두께가 다른 두 부분으로 이루어진 감광막(도시하지 않음)을 형성한 다음, 이들을 식각하여 복수의 접촉 구멍(CT3)과 복수의 진성 반도체(230, 240) 및 복수의 불순물 반도체(243, 247)를 형성한다. 이때, 접촉 구멍(CT3)이 형성될 부분 위에는 감광막이 없고 진성 반도체(230, 240) 및 불순물 반도체(243, 247)에 대응하는 영역에는 감광막의 두꺼운 부분이 위치하며 기타 부분에는 감광막의 얇은 부분이 위치한다. 감광막의 두께를 적절하게 선택하면 제1 절연막(220), 진성 비정질 규소층, 불순물 비정질 규소층을 선택적으로 식각할 수 있으며 결과적으로 도 20에 도시한 바와 같이, 제1 절연막(220)을 제거하여 접촉 구멍(CT3)을 형성하면서도 기타 영역의 제1 절연막(220) 부분은 제거되지 않도 록 할 수 있다.
이어 도 17에 도시한 바와 같이, 복수의 제1 소스 전극(S1)을 포함하는 복수의 데이터선(DBL), 복수의 제1 드레인 전극(D1), 복수의 제2 소스 전극(S2), 그리고 복수의 제2 드레인 전극(D2)을 포함하는 복수의 전압 공급선(PSL)을 형성한다. 이때, 제1 드레인 전극(D1)의 일부가 접촉 구멍(CT3)을 통하여 제2 게이트 전극(G2)과 연결되도록 한다.
이어서, 접촉 구멍(CT2)을 가지는 제2 절연막(340), 화소 전극(310), 격벽(350), 유기 발광 부재(320) 및 공통 전극(330)을 앞서 설명한 실시예에서와 동일한 방법으로 차례로 형성한다.
이상에서 상세하게 설명한 바에 같이, 하나의 접촉 구멍을 통하여 스위칭 트랜지스터의 드레인 전극과 구동 트랜지스터의 게이트 전극을 연결시킴으로써 두 전극의 연결에 필요한 면적을 줄여 개구율을 증가시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (23)

  1. 유기 발광 소자,
    서로 분리되어 있는 제1 내지 제3 신호선, 그리고
    상기 제3 신호선 및 상기 유기 발광 소자와 연결되어 있는 제1 박막 트랜지스터와 상기 제1 및 제2 신호선에 연결되어 있는 제2 박막 트랜지스터를 포함하는 복수의 박막 트랜지스터
    를 포함하고,
    상기 박막 트랜지스터 중 서로 다른 두 개는 각각 제1 전극과 제2 전극을 포함하고,
    상기 제1 전극과 상기 제2 전극은 제1 절연층을 사이에 두고 있으며 상기 제1 절연층에 구비되어 있는 제1 접촉 구멍을 통하여 전기적으로 연결되는
    유기 발광 표시 장치.
  2. 제1항에서,
    상기 제1 및 제2 전극은 각각 상기 제1 절연층의 아래 및 위에 위치하고 상기 제2 전극은 제2 절연층으로 덮여 있으며 상기 제2 절연층은 상기 제2 전극의 적어도 일부와 상기 제1 접촉 구멍을 드러내는 제2 접촉 구멍을 가지고 있는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 제2 접촉 구멍의 내부에서 상기 제1 전극과 상기 제2 전극은 중첩하는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 제2 접촉 구멍은 상기 제1 전극 가장자리 둘레의 상기 제1 절연층 부분을 드러내는 유기 발광 표시 장치.
  5. 제2항에서,
    상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 전극 및 상기 제2 전극과 연결되어 있는 연결 부재를 더 포함하는 표시장치.
  6. 제5항에서,
    상기 제2 전극에서 상기 제1 전극까지 계단형 경사가 형성되어 있는 유기 발광 표시 장치.
  7. 제5항에서,
    상기 유기 발광 소자는
    상기 제2 박막 트랜지스터에 전기적으로 연결되어 있는 화소 전극,
    상기 화소 전극 상에 형성되어 있는 발광 부재, 그리고
    상기 발광층 상에 형성되어 있는 대향 전극
    을 포함하는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 연결 부재는 상기 화소 전극과 동일한 층으로 이루어지는 유기 발광 표시 장치.
  9. 제7항에서,
    상기 발광 부재는 유기 물질로 이루어지는 것을 특징으로 하는 표시 장치.
  10. 제7항에 있어서,
    상기 화소 전극 상에 상기 발광 부재를 가두는 격벽을 더 포함하는 표시 장치.
  11. 제1항에서,
    상기 제1 및 제2 박막 트랜지스터가 각각 상기 제2 전극과 상기 제1 전극을 포함하는 유기 발광 표시 장치.
  12. 제11항에서,
    상기 제1 박막 트랜지스터는 상기 제1 및 제2 신호선에 각각 연결되어 있는 제3 및 제4 전극을 더 포함하고, 상기 제2 신호선을 통하여 상기 제4 전극에 인가된 데이터 신호를 상기 제1 신호선을 통하여 상기 제3 전극에 인가된 타이밍 신호에 따라 상기 제2 전극으로 출력하고,
    상기 제2 박막 트랜지스터는 상기 제3 신호선에 연결되어 있는 제5 전극과 상기 유기 발광 소자에 연결되어 있는 제6 전극을 더 포함하고, 상기 제1 전극에 인가된 상기 데이터 신호의 레벨에 대응하여 구동 전류를 상기 제6 전극으로 출력하는
    유기 발광 표시 장치.
  13. 제12항에서,
    상기 유기 발광 소자는,
    상기 제2 박막 트랜지스터로부터 상기 구동 전류를 공급 받는 제1 표시 전극,
    상기 제1 표시 전극에 연결되어 있는 유기 발광 부재, 그리고
    상기 유기 발광 부재와 연결되어 있는 제2 표시 전극
    을 포함하며
    상기 제1 표시 전극과 상기 제2 표시 전극은 상기 유기 발광 부재에 전하를 제공하고 상기 유기 발광 부재는 상기 제공 받은 전하에 의하여 발광하는
    유기 발광 표시 장치.
  14. 제13항에서,
    상기 제3 신호선은 전압 신호를 전달하는 유기 발광 표시 장치.
  15. 제14항에서,
    상기 제5 전극과 상기 제6 전극에 양단이 연결되어 상기 데이터 신호와 상기 제3 신호선으로부터의 전압 신호의 차를 저장 및 유지하는 유지 축전기를 더 포함하는 유기 발광 표시 장치.
  16. 제1항에서,
    상기 제1 전극과 상기 제2 전극은 상기 제1 접촉 구멍을 통하여 직접 접촉하는 유기 발광 표시 장치.
  17. 기판,
    상기 기판 상에 형성되어 있는 제1 도전층,
    상기 제1 도전층 위에 형성되어 있는 제1 절연층,
    상기 제1 도전층 상에 형성되어 있는 제2 도전층,
    상기 제2 도전층 위에 형성되어 있는 제2 절연층,
    상기 제1 및 제2 절연층에 형성되어 있으며 상기 제1 도전층의 적어도 일부와 상기 제2 도전층의 적어도 일부를 노출시키는 접촉부, 그리고
    상기 접촉부에 형성되어 상기 제1 도전층과 상기 제2 도전층을 연결하는 제3 도전층
    을 포함하는 박막 트랜지스터 표시판.
  18. 제17항에서,
    상기 박막 트랜지스터 표시판은 유기 발광 표시판인 박막 트랜지스터 표시판.
  19. 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계,
    상기 제1 및 제2 게이트 전극 위에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 상에 상기 제1 및 제2 게이트 전극과 각각 대응하는 제1 및 제2 반도체를 형성하는 단계,
    상기 제1 반도체 상에 서로 분리되어 있는 제1 소스 전극 및 제1 드레인 전극을 형성함과 동시에 상기 제2 반도체 위에 서로 분리되어 있는 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계,
    제2 절연층을 적층하는 단계,
    상기 제2 및 제1 절연층을 식각하여 상기 제2 게이트 전극의 적어도 일부와 상기 제1 드레인 전극의 적어도 일부를 드러내는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍을 통하여 드러난 상기 제2 게이트 전극 부분 및 상기 제1 드레인 전극 부분과 접촉하는 연결 부재를 형성하는 단계, 그리고
    상기 제2 소스 전극에 연결되는 유기 발광 소자를 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제1 드레인 전극과 상기 제2 게이트 전극은 서로 중첩하는 유기 발광 표시 장치의 제조 방법.
  21. 제19항에서,
    상기 접촉 구멍 형성 단계는 상기 접촉 구멍 중 상기 드레인 전극의 가장자리 둘레에 대응하는 제1 부분, 상기 접촉 구멍 중 상기 드레인 전극의 가장자리 둘레를 제외한 영역에 대응하며 상기 제1 부분보다 두꺼운 제2 부분을 포함하는 감광막을 사용한 사진 식각 공정을 실시하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  22. 제21항에서,
    상기 감광막은 하나의 마스크를 이용한 노광으로 형성하는 유기 발광 표시 장치의 제조 방법.
  23. 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계,
    상기 제1 및 제2 게이트 전극 위에 제1 절연층을 적층하는 단계,
    상기 제1 절연층 상에 상기 제1 및 제2 게이트 전극과 각각 대응하는 제1 및 제2 반도체를 형성하는 단계,
    상기 제1 절연층에 상기 제2 게이트 전극의 일부를 드러내는 접촉 구멍을 형성하는 단계,
    상기 제1 반도체 상에 서로 분리되어 있는 제1 소스 전극 및 제1 드레인 전극을 형성함과 동시에 상기 제2 반도체 위에 서로 분리되어 있는 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계,
    제2 절연층을 형성하는 단계, 그리고
    상기 제2 소스 전극에 연결되는 유기 발광 소자를 형성하는 단계
    를 포함하며,
    상기 제1 드레인 전극은 상기 접촉 구멍을 통하여 상기 제2 게이트 전극과 연결되는
    유기 발광 표시 장치의 제조 방법.
KR1020040067579A 2004-08-26 2004-08-26 유기 발광 표시 장치 및 이의 제조 방법 KR20060019099A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040067579A KR20060019099A (ko) 2004-08-26 2004-08-26 유기 발광 표시 장치 및 이의 제조 방법
US11/210,743 US20060044232A1 (en) 2004-08-26 2005-08-25 Organic light emitting diode display and manufacturing method thereof
TW094129097A TW200612586A (en) 2004-08-26 2005-08-25 Organic light emitting diode display and manufacturing method thereof
JP2005246273A JP2006066917A (ja) 2004-08-26 2005-08-26 有機発光表示装置及びその製造方法
CN200510106754.6A CN1770465A (zh) 2004-08-26 2005-08-26 有机发光二极管显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067579A KR20060019099A (ko) 2004-08-26 2004-08-26 유기 발광 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060019099A true KR20060019099A (ko) 2006-03-03

Family

ID=36113052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067579A KR20060019099A (ko) 2004-08-26 2004-08-26 유기 발광 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20060044232A1 (ko)
JP (1) JP2006066917A (ko)
KR (1) KR20060019099A (ko)
CN (1) CN1770465A (ko)
TW (1) TW200612586A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293565B1 (ko) * 2007-01-26 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140081178A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US10886470B2 (en) 2016-09-30 2021-01-05 Samsung Display Co., Ltd. Organic light emitting display device and open/short test method thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
KR101148720B1 (ko) * 2005-12-31 2012-05-23 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
KR101338021B1 (ko) * 2007-04-04 2013-12-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102709243B (zh) * 2012-05-18 2015-04-29 京东方科技集团股份有限公司 有机发光二极管显示面板及其制造方法
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102294480B1 (ko) 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
CN103715141B (zh) * 2013-12-27 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法
JP6098017B2 (ja) * 2014-02-17 2017-03-22 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド 薄膜トランジスタアレイ基板及びその製造方法
JP6546387B2 (ja) * 2014-10-28 2019-07-17 株式会社ジャパンディスプレイ 表示装置
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US9875332B2 (en) * 2015-09-11 2018-01-23 Arm Limited Contact resistance mitigation
CN111489700B (zh) * 2020-05-29 2022-07-29 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機el表示装置の製造方法
JP3134866B2 (ja) * 1999-02-05 2001-02-13 日本電気株式会社 液晶表示装置とその製造方法
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
KR100453635B1 (ko) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
TW578441B (en) * 2003-01-10 2004-03-01 Au Optronics Corp Top emission active matrix OLED and fabricating method thereof
TW200535777A (en) * 2004-04-29 2005-11-01 Au Optronics Corp Thin film transistor array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293565B1 (ko) * 2007-01-26 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140081178A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US10886470B2 (en) 2016-09-30 2021-01-05 Samsung Display Co., Ltd. Organic light emitting display device and open/short test method thereof

Also Published As

Publication number Publication date
US20060044232A1 (en) 2006-03-02
CN1770465A (zh) 2006-05-10
JP2006066917A (ja) 2006-03-09
TW200612586A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
US9035854B2 (en) Organic light emitting diode display device and fabrication method thereof
EP3503238B1 (en) Display device
US7948173B2 (en) Organic light emitting diode display and method of manufacturing the same
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
KR100741967B1 (ko) 평판표시장치
US7683382B2 (en) Organic light emitting diode display
US20210391402A1 (en) Display Substrate, Preparation Method Therefor and Display Apparatus
US8013325B2 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
WO2018180617A1 (ja) アクティブマトリクス基板、液晶表示装置および有機el表示装置
US7863615B2 (en) Display unit and method of manufacturing the same
KR20120080912A (ko) 유기 발광 표시 장치
KR20210010700A (ko) 표시 장치 및 이의 제조 방법
KR20120080913A (ko) 유기 발광 표시 장치
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
US7888679B2 (en) Display device with rapidly crystallizing light blocking layer and method of manuacturing the same
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
US11569324B2 (en) Active matrix substrate and method for manufacturing same
KR20160065647A (ko) 표시장치 및 그 제조방법
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR20130091504A (ko) 표시 장치
KR20170012621A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid