KR101338021B1 - 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 - Google Patents

박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 Download PDF

Info

Publication number
KR101338021B1
KR101338021B1 KR1020070033244A KR20070033244A KR101338021B1 KR 101338021 B1 KR101338021 B1 KR 101338021B1 KR 1020070033244 A KR1020070033244 A KR 1020070033244A KR 20070033244 A KR20070033244 A KR 20070033244A KR 101338021 B1 KR101338021 B1 KR 101338021B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
organic light
ohmic contact
semiconductor layer
Prior art date
Application number
KR1020070033244A
Other languages
English (en)
Other versions
KR20080090122A (ko
Inventor
허종무
조규식
쿠날 그라트라
최준후
김병준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070033244A priority Critical patent/KR101338021B1/ko
Priority to US11/770,171 priority patent/US8013325B2/en
Publication of KR20080090122A publication Critical patent/KR20080090122A/ko
Application granted granted Critical
Publication of KR101338021B1 publication Critical patent/KR101338021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법이 개시되어 있다. 박막 트랜지스터는 기판 위에 형성된 제어 전극, 제어 전극이 형성된 기판 위에 형성된 절연막, 절연막 위에 제어 전극을 사이에 두고 서로 이격되도록 형성된 제1 전극 및 제2 전극, 제1 전극 및 제2 전극 위에 각각 형성된 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재, 제1 전극과 제2 전극 사이를 채우도록 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재 위에 연속적으로 형성되어 있는 반도체층을 포함한다. 유기 발광 표시 장치는 전술한 박막 트랜지스터에 전기적으로 연결된 스위칭 트랜지스터, 박막 트랜지스터의 출력 전극과 연결된 화소 전극, 화소 전극 위에 형성된 유기 발광 부재, 유기 발광 부재 위에 형성된 대향 전극을 포함한다.
Figure R1020070033244
유기 발광 표시 장치, 박막 트랜지스터, 미세결정질, 접촉 부재

Description

박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법{THIN FILM TRANSISTOR, ORGANIC LIGHT EMITTING DEVICE INCLUDING THIN FILM TRANSISTOR, AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고,
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고,
도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이고,
도 4, 도 6, 도 8, 도 10, 도 12, 도 14는 도 2 및 도 3에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 잘라 도시한 단면도이고,
도 7은 도 6의 유기 발광 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이고,
도 9는 도 8의 유기 발광 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이고,
도 11은 도 10의 유기 발광 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고,
도 13은 도 12의 유기 발광 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이고,
도 15는 도 14의 유기 발광 표시 장치를 XV-XV 선을 따라 잘라 도신한 단면도이고,
도 16은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 수직 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 기판 120: 절연막
121, 129: 게이트선 124c: 제2 제어 전극
124a: 제1 제어 전극 124b: 유지 전극
163a, 163b, 165a, 165b: 저항성 접촉 부재
170: 데이터선 172: 구동 전압선
170a: 제1 입력 전극 172a: 제2 입력 전극
170b: 제1 출력 전극 172b: 제2 출력 전극
81, 82: 접촉 보조 부재 83: 연결 부재
180: 보호막
181, 182, 185a, 185b, 185c: 접촉 구멍
191: 화소 전극 390: 공통 전극
361: 격벽 365: 개구부
370: 유기 발광 부재
Cst: 유지 축전기 ILD: 구동 전류
LD: 유기 발광 다이오드 PX: 화소
Qs: 스위칭 트랜지스터 Qd: 구동 트랜지스터
Vss: 공통 전압
본 발명은 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 능동형 평판 표시 장치는 영상을 표시하는 복수의 화소를 포함하며, 주어진 표시 정보에 따라 각 화소의 휘도를 제어함으로써 영상을 표시한다. 이중에서 유기 발광 표시 장치는 자기 발광형이고 소비 전력이 작으며 시야각이 넓고 화소의 응답 속도가 빨라서, 액정 표시 장치를 능가할 차세대 표시 장치로서 각광받고 있다.
유기 발광 표시 장치의 각 화소는 유기 발광 소자(organic light emitting element)와 이를 구동하는 구동 트랜지스터 및 구동 트랜지스터에 데이터 전압을 인가하는 스위칭 트랜지스터 등을 포함한다. 트랜지스터는 박막 트랜지스터(thin film transistor, TFT)의 형태로 만들어지는데, 이 박막 트랜지스터는 활성층(active layer)의 종류에 따라 다결정(poly-crystalline) 규소 박막 트랜지스터와 비정질(amorphous) 규소 박막 트랜지스터 등으로 나눌 수 있다.
비정질 규소는 증착 온도가 낮아 공정이 쉬우나, 전자 이동도(mobility)가 낮기 때문에 비정질 규소를 채널층으로 채용한 박막 트랜지스터는 큰 전류를 구동하기 어렵다. 또한 비정질 규소 박막 트랜지스터는 시간이 흐름에 따라 문턱 전압이 변화하기 쉽다.
다결정 규소는 전자 이동도가 높지만, 이를 채용한 박막 트랜지스터의 오프 전류가 커서 수직 크로스토크(crosstalk) 등이 나타나기 쉽다.
그런데 다결정 규소 박막 트랜지스터의 경우, 통상 다결정 규소층이 가장 아래에 위치하고 그 위에 저항성 접촉층과 전극을 형성한 후 게이트 절연막과 게이트 전극을 형성한다.
이러한 구조의 경우 저항성 접촉층을 패터닝 할 때, 하부의 다결정 규소층의 채널 영역이 손상되거나 불필요하게 식각되므로써 채널 영역 두께의 불균일성을 초래할 수 있다. 채널 영역의 불균일성은 박막 트랜지스터 특성의 불균일성을 초래한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 추가 공정 없이 박막 트랜지스터의 채널 영역의 손상을 줄이고 균일한 특성을 갖는 박막 트랜지스터를 형성하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기한 박막 트랜지스터의 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터는, 기판 위에 형성되어 있는 제어전극, 상기 제어 전극이 형성된 상기 기판 위에 형성된 절연막, 상기 절연막 위에 상기 제어 전극을 사이에 두고 서로 이격되도록 형성되어 있는 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극 위에 각각 형성되어 있는 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재, 상기 제1 전극과 상기 제2 전극의 사이를 채우도록 상기 제1 및 제2 저항성 접촉 부재들 위에 연속적으로 형성되어 있는 반도체층을 포함한다.
상기 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재는 서로 마주보는 상기 제1 전극 및 상기 제2 전극의 측면을 덮을 수 있다.
상기 반도체층은 비정질 규소, 미세결정질 규소 또는 결정질 규소를 포함할 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터는 서로 이격되어 있는 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극 위에 각각 형성되어 있으며, 서로 마주 보고 있는 상기 제1 전극 및 제2 전극의 측면을 덮고 있는 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재, 상기 제1 전극과 상기 제2 전극 사이를 채우도록 상기 제1 및 제2 저항성 접촉 부재들 위에 연속적으로 형성되어 있는 반도체층, 상기 반도체층과 중첩하는 영역에 형성되어 있는 제어 전극, 및 상기 반도체층과 상기 제어 전극 사이에 형성되어 있는 절연막을 포함한다.
상기 절연막은 상기 제어 전극 위에 형성될 수 있다.
본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치는 구동 트랜지스터, 화소 전극, 유기 발광 부재 및 대향 전극을 포함한다. 상기 구동 트랜지스터는 기판 위에 형성되어 있는 제1 제어 전극, 상기 제1 제어 전극이 형성된 기판 위에 형성되어 있는 절연막, 상기 절연막 위에 상기 제1 제어 전극을 사이에 두고 서로 이격되도록 형성되어 있는 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극 위에 각각 형성되어 있는 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재, 상기 제1 전극과 상기 제2 전극 사이를 채우도록 상기 제1 저항성 접촉 부재 및 상기 제2 저항성 접촉 부재 위에 연속적으로 형성되어 있는 제1 반도체층을 포함한다. 상기 화소 전극은 상기 제2 전극과 연결되어 있다. 상기 유기 발광 부재는 상기 화소 전극 위에 형성되어 있다. 상기 대향 전극은 상기 유기 발광 부재 위에 형성되어 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 위에 제어 전극을 형성하는 단계, 상기 제어 전극 위에 상기 제어 전극을 사이에 두고 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 단계, 상기 제1 전극 및 상기 제2 전극 위에 각각 제1 저항성 접촉 부재 및 제2 저항성 접촉 부재를 형성하는 단계, 및 상기 제1 전극과 상기 제2 전극 사이를 채우도록 상기 제1 저항성 접촉 부재 및 상기 제2 저항성 접촉 부재 위에 반도체층을 형성하는 단계를 포함한다.
상기 반도체층을 형성하는 단계는 비정질 규소층을 형성하는 단계, 상기 비정질 규소층 위에 촉매 금속층을 형성하는 단계, 상기 비정질 규소층과 상기 촉매 금속층을 열처리하여 미세결정질 규소층을 형성하는 단계, 상기 미세결정질 규소층을 패터닝하고, 상부에 존재하는 촉매 금속층을 제거하는 단계를 포함할 수 있다.
상기 촉매 금속층은 니켈을 포함할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선들(121, 170, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.
신호선들은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(170) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(170)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(170)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)으로부터 받은 주사 신호에 응답하여 데이터선(170)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
유지 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 유지 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압단(Vss)에 연결되어 있는캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 스위칭 트랜지스터(Qs), 구동 트랜지스터(Qd), 유지 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계는 제품의 특성에 따라 바뀔 수 있다.
그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 및 도 3을 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에는 복수의 제1 제어 전극(control electrode)(124a), 복수의 게이트선(121), 복수의 제2 제어 전극(124c), 및 복수의 유지 전극(124b)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 면적의 끝 부분(129)을 포함할 수 있다. 게이트 신호를 생성하는 게이트 구동 회로(미도시)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다. 제1 제어 전극(124a)은 게이트선(121)과 연결되어 있다.
제2 제어 전극(124c)은 게이트선(121)과 분리되어 있으며 인접하는 두 게이트선(121)의 사이에 위치한다. 유지 전극(124b)은 제2 제어 전극(124c)으로부터 위로 향하여 길게 연장되도록 형성된다. 제1 제어 전극(124a), 게이트선(121) 및 제2 제어 전극(124c)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금 등의 은 계열 금속, 구리(Cu)나 구리 합금 등의 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등의 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다.
이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조 합의 좋은 예로는 크롬 하부막과 알루미늄 계열 금속 상부막 또는 알루미늄 계열 금속 하부막과 몰리브덴 계열 금속 상부막을 들 수 있다. 그러나 제1 제어 전극(124a) 및 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
제1 제어 전극(124a), 게이트선(121) 및 제2 제어 전극(124c) 위에는 산화규소 또는 질화규소 따위로 만들어진 절연막(120)이 형성되어 있다.
절연막(120) 위에는 복수의 제1 입력 전극(input electrode)(170a), 복수의 데이터선(data line)(170), 복수의 제1 출력 전극(output electrode)(170b), 복수의 제2 입력 전극(172a), 복수의 구동 전압선(172), 그리고 복수의 제2 출력 전극(172b)이 형성되어 있다.
데이터선(170)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(170)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함할 수 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(170)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다. 제1 입력 전극(170a)은 데이터선(170)으로부터 제1 제어 전극(124a)을 향하여 연장되도록 형성된다.
제1 출력 전극(170b)은 데이터선(170) 및 제1 입력 전극(170a)과 분리되어 있다. 제1 입력 전극(170a)과 제1 출력 전극(170b)은 제1 제어 전극(124a)을 중심으로 서로 마주한다. 즉, 제1 입력 전극(170a) 및 제1 출력 전극(170b)은 제1 제어 전극(124a)을 사이에 두고 서로 이격되도록 절연막(120) 위에 형성된다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗는다. 각 구동 전압선(172)은 각 데이터선(170)과 인접한 곳에 위치하며 데이터선(170)과 평행하다. 제2 입력 전극(172a)은 구동 전압선(172)으로부터 제2 제어 전극(124c)을 향해 돌출되어 있다.
제2 출력 전극(172b)은 구동 전압선(172) 및 제2 입력 전극(172a)과 분리되어 있으며, 제2 입력 전극(172a)과 마주본다. 즉, 제2 입력 전극(172a) 및 제2 출력 전극(172b)은 제2 제어 전극(172)을 사이에 두고 서로 이격되도록 형성되어 있다.
데이터선(170), 제1 입력 전극(170a), 제1 출력 전극(170b), 구동 전압선(172), 제2 입력 전극(172a) 및 제2 출력 전극(172b)은 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등의 내화성 금속 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 계열 금속 하부막과 알루미늄 계열 금속 상부막의 이중막 구조, 또는 몰리브덴 계열 금속 하부막과 알루미늄 계열 금속 중간막과 몰리브덴 계열 금속 상부막의 삼중막 구조를 들 수 있다. 그러나 구동 전압선(172) 및 제2 출력 전극(172b)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
제1 입력 전극(170a), 제1 출력 전극(170b), 제2 입력 전극(172a) 및 제2 출력 전극(172b) 위에는 각각 제1 및 제2 저항성 접촉 부재들(ohmic contact)(163a, 165a)과 제3 및 제4 저항성 접촉 부재들(163b, 165b)이 형성되어 있다. 제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)은 서로 분리되어 있으며, 예를 들어 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진다.
제1 저항성 접촉 부재(163a)와 제2 저항성 접촉 부재(165a)는 서로 마주보고 있는 제 1 입력 전극(170a)과 제1 출력 전극(170b)의 두 단면을 덮고 있다.
제3 저항성 접촉 부재(163b) 및 제4 저항성 접촉 부재(165b)는 서로 마주보는 제2 입력 전극(172a)과 제2 출력 전극(172b) 의 측면을 덮고 있다.
본 발명에 따른 다른 실시예에 의하면, 제1 저항성 접촉 부재(163a) 및 제2 저항성 접촉 부재(165a)는 각각 제1 입력 전극(170a) 및 제1 출력 전극(170b)과 동일한 모양을 가지며, 제3 저항성 접촉 부재(163b) 및 제4 저항성 접촉 부재(165b)는 각각 제2 입력 전극(172a) 및 제2 출력 전극(172b)과 동일한 모양을 가질 수 있다.
제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)과 그 사이의 절연막(120) 위에는 제1 반도체층(154a) 및 제2 반도체층(154b)이 형성되어 있다. 즉, 제1 반도체층(154a)은 제1 입력 전극(170a)과 제1 출력 전극(170b)의 사이를 채우도록 제1 및 제2 저항성 접촉 부재들(163a, 165a) 위에 형성되며, 제2 반도체층(154b)은 제2 입력 전극(172a)과 제2 출력 전극(172b) 사이를 채우도록 제3 및 제4 저항성 접촉 부재들(163b, 165b) 위에 형성되어 있다.
제1 및 제2 반도체층들(154a, 154b)은 예를 들어, 비정질 규소, 미세결정질 규소(microcrystalline silicon), 또는 다결정질 규소로 만들어질 수 있으며, 제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)의 일부만을 덮는다.
게이트선(121)에 연결되어 있는 제1 제어 전극(124a), 데이터선(170)에 연결되어 있는 제1 입력 전극(170a) 및 제1 출력 전극(170b)은 제1 반도체층(154a)과 함께 스위칭 트랜지스터(thin film transistor, TFT)(Qs)를 이루며, 스위칭 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(170a)과 제1 출력 전극(170b) 사이의 제1 반도체층(154a)에 형성된다.
제1 출력 전극(170b)에 연결되어 있는 제2 제어 전극(124c), 구동 전압선(172)에 연결되어 있는 제2 입력 전극(172a), 및 제2 출력 전극(172b)은 제2 반도체층(154b)과 함께 구동 트랜지스터(Qd)를 이루며, 구동 트랜지스터(Qd)의 채널은 제2 입력 전극(172a)과 제2 출력 전극(172b) 사이의 제2 반도체층(154b)에 형성된다.
제1 및 제2 저항성 접촉 부재들(163a, 165a)이 제1 입력 및 제1 출력 전극들(170a, 170b)의 측면을 덮고 있어서 제1 반도체층(154a)과 제1 입력 및 출력 전극들(170a, 170b)의 접촉면을 차단하여 스위칭 트랜지스터(Qs)의 오프 전류를 감소시킬 수 있다. 또한, 제3 및 제4 저항성 접촉 부재들(163b, 165b)이 제2 입력 및 출력 전극들(172a, 172b)의 측면을 덮고 있어서 제2 반도체층(154b)과 제2 입력 및 출력 전극들(172a, 172b)의 접촉면을 차단하여 구동 트랜지스터(Qd)의 오프 전류를 감소시킬 수 있다.
제1 및 제2 반도체층들(154a, 154b) 위에는 보호막(passivation layer)(180) 이 형성되어 있다. 보호막(180)은 예를 들어, 질화규소나 산화규소 따위의 무기 절연물로 만들어지거나 무기물과 유기물의 이중막으로 이루어질 수 있다. 또한, 보호막(180)은 단일 유기막으로 만들어질 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 평탄화 특성을 갖는 감광성(photosensitivity) 물질일 수도 있다.
보호막(180)에는 데이터선(170)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(contact hole)(182), 제1 출력 전극(170b) 및 제2 출력 전극(172b)을 드러내는 복수의 접촉 구멍들(185a, 185b)이 형성되어 있다. 보호막(180) 및 절연막(120)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181) 및 제2 제어 전극(124c)을 드러내는 복수의 접촉 구멍(185c)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
이들은 예를 들어, ITO, IZO, 또는 a-ITO(비정질 ITO) 등의 투명한 도전 물질이나 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 출력 전극(172b)과 연결되어 있으며, 연결 부재(83)는 접촉 구멍들(185a, 185c)을 통하여 제1 출력 전극(170b) 및 제2 제어 전극(124c)과 연결되어 있다.
접촉 보조 부재들(81, 82)은 각각 접촉 구멍들(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(170)의 끝 부분(179)과 연결된다. 접촉 보조 부재들(81, 82)은 게이트선(121) 및 데이터선(170)의 끝 부분들(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극 (191), 연결 부재 (83), 접촉 보조 부재들(81, 82) 및 노출된 보호막(180) 위에는 격벽(partition)(361)이 형성되어 있다. 격벽(361)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의하며 유기 절연물 또는 무기 절연물로 만들어진다. 격벽(361)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(361)은 차광 부재의 역할을 하며 그 형성 공정이 간단하다.
격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다. 그러나 유기 발광 부재(370)는 백색광을 낼 수 있고, 이 경우 유기 발광 부재(370)는 기본색 중 서로 다른 색의 빛을 내는 복수의 유기 물질층이 적층된 구조를 가질 수 있다. 그 대신 유기 발광 부재(370)의 위 또는 아래에 복수의 색필터(도시하지 않음)가 구비될 수 있다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞 추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
유기 발광 부재(370) 위에는 공통 전극(common electrode)(390)이 형성되어 있다. 공통 전극(390)은 공통 전압(Vss)을 인가 받으며, 예를 들어, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 금속, 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
이러한 유기 발광 표시 장치에서, 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(390)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드, 공통 전극(390)이 캐소드가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(390)이 애노드가 된다.
또한, 이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 내보내어 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(390)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(390)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.
본 발명의 다른 실시예에 따르면, 각 화소(PX)는 스위칭 트랜지스터(Qs) 하나와 구동 트랜지스터(Qd) 하나 외에도 유기 발광 다이오드(LD) 및 구동 트랜지스 터(Qd)의 열화를 방지 또는 보상하는 다른 트랜지스터를 더 포함할 수 있다.
그러면, 도 2 및 도 3에 도시한 유기 발광 표시 장치의 제조 방법에 대하여 도 4 내지 도 15를 참고하여 더욱 상세하게 설명한다.
도 4, 도 6, 도 8, 도 10, 도 12 및 도 14는 도 2 내지 도 3에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 5은 도 4의 유기 발광 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이고, 도 7는 도 6의 유기 발광 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 유기 발광 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 11은 도 10의 유기 발광 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고, 도 13은 도 12의 유기 발광 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 유기 발광 표시 장치를 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5를 참고하면, 기판(110)의 전면적에 걸쳐 게이트용 금속 물질(도시하지 않음)을 화학 기상 증착 또는 스퍼터링 등의 방법으로 증착하고, 이를 사진 식각 공정을 통해 패터닝하여 복수의 제1 제어 전극(124a), 넓은 면적의 끝 부분(129)을 포함하는 복수의 게이트선(121), 복수의 유지 전극(124b) 및복수의 제2 제어 전극(124c)을 형성한다.
도 6 및 도 7을 참조하면, SiNx, SiOx, 또는 HfO2, Al2O3와 같은 고유전체 물질로 이루어진 절연막(120) 및 금속 박막을 화학 기상 증착 또는 스퍼터링등의 방 법으로 적층한 후 금속 박막을 사진 식각 공정을 통해 패터닝하여 복수의 제1 입력 전극(170a), 복수의 데이타선(170), 복수의 제1 출력 전극(170b), 복수의 제2 입력 전극(172a), 복수의 구동 전압선(172) 및 복수의 제2 출력 전극(172b) 을 형성한다. 구동 전압선(172)은 유지 전극(124b)과 그 사이에 개재된 절연막(120)과 함께 유지 축전기(Cst)를 형성한다.
도 8 및 도 9를 참고하면, 불순물을 포함하는 규소를 화학 기상 증착 등으로 적층하여 불순물을 포함하는 비정질 규소층을 형성한 후 불순물을 포함하는 비정질 규소층을 사진 식각 공정을 통해 패터닝하여 제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)를 형성한다. 서로 마주보는 제1 입력 및 제1 출력 전극들(170a, 170b)의 측면은 각각 제1 및 제2 저항성 접촉 부재들(163a, 165a)에 의해 덮여 있고, 서로 마주보는 제2 입력 및 제2 출력 전극들(172a, 172b)의 측면은 각각 제3 및 제4 저항성 접촉 부재들(163b, 165b)에 의해 덮여 있다.
본 발명에 따른 다른 실시예에 따르면, 제1 입력 전극(170a), 제1 출력 전극(170b), 제2 입력 전극(172a) 및 제2 출력 전극(172b)과 함께 제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)이 동시에 형성될 수 있다. 따라서, 제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)의 단면은 제1 입력 전극(170a), 제1 출력 전극(170b), 제2 입력 전극(172a) 및 제2 출력 전극(172b)의 단면과 일치하며 동일 평면 형상을 가질 수 있다.
도 10 및 도 11을 참조하면, 미세결정질 규소를 화학 기상 증착 등에 의해 적층하여 미세결정질 규소층(미도시)을 형성한 후 이를 패터닝하여 제1 반도체 층(154a) 및 제2 반도체층(154b)를 형성한다. 본 발명의 다른 실시예에 의하면, 진성 비정질 규소를 화학 기상 증착 등에 의해 적층하여 비정질 규소층(미도시)을 형성하고, Ni과 같은 금속 촉매를 화학 기상 증착이나 스퍼터링 등에 의해 적층하여 금속 촉매층(미도시)을 형성한 후 약 500℃ 에서 열처리 한다. 이후 열처리에 의해 변화된 미세결정질 규소층과 금속 촉매층을 패터닝하고, 패터닝된 미세결정질 규소층 상부에 존재하는 금속 촉매층을 제거하여 제1 반도체층(154a) 및 제2 반도체층(154b)을 형성할 수 있다. 촉매 금속은 진성 비정질 규소층의 결정화 속도를 향상시킬 수 있다. 여기에서 미세결정질이라고 하면 결정립의 입경이 대략 10-6m 이하인 경우를 뜻하며, 그보다 크면 다결정으로 볼 수 있다. 본 발명의 또 다른 실시예에 의하면 진성 비정질 규소층을 형성한 후 패터닝하여 제1 반도체층(154a) 및 제2 반도체층(154b)를 형성할 수 있다.
도 12 및 도 13을 참조하면, 화학 기상 증착 방법 등에 의하여 보호막(180)을 적층한 후 패터닝하여 제1 출력 전극(170b)의 일부를 드러내는 접촉 구멍(185a), 제2 출력 전극(172a)의 일부를 드러내는 접촉 구멍(185b)과 데이터선(170)의 끝 부분(179)을 드러내는 접촉 구멍(182)을 형성한다. 보호막(180)과 함께 절연막(120)을 패터닝하여 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)과 제2 제어 전극(124c)를 드러내는 접촉 구멍(185c)을 형성한다.
도 14 및 도 15를 참조하면, 산화 인듐 주석(Indium Tin Oxide,ITO), 산화 인듐 아연(Indium Zinc Oxide, IZO) 등의 투명 도전물질을 스퍼터링 방법으로 적층 한 후 패터닝하여 복수의 화소 전극(191) 및 복수의 연결 부재(83), 복수의 접촉 보조 부재들(81, 82)을 형성한다. 화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 출력 전극(172b)에 연결되고, 연결 부재(83)는 접촉 구멍(185a)과 접촉 구멍(185c)를 통하여 제1 출력 전극(170b)과 제2 제어 전극(124c)를 연결한다.
도 2 및 도 3을 참조하면, 복수의 개구부(365)를 가지는 격벽(361)을 형성하고, 유기 발광 부재(370) 및 공통 전극(390)을 형성한다.
도 16은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 수직 단면도이다. 제어 전극들이 입력 및 출력 전극들, 절연막 위에 위치한다는 것을 제외하고는 도 2 및 도 3에서 나타난 실시예와 동일하다. 동일 구성 요소에 대해서는 동일 표기 부호를 사용하고 중복되는 설명은 생략한다.
도 16을 참조하면, 기판(110)위에 복수의 제1 입력 전극(170a), 복수의 제1 출력 전극(170b), 복수의 제2 입력 전극(172a), 그리고 복수의 제2 출력 전극(172b)이 형성되어 있다.
제1 입력 전극(170a), 제1 출력 전극(170b), 제2 입력 전극(172a), 및 제2 출력 전극(172b) 위에는 각각 제1 및 제2 저항성 접촉 부재들(163a, 165a)과 제3 및 제4 저항성 접촉 부재들(163b, 165b)이 형성되어 있다.
제1 저항성 접촉 부재(163a)와 제2 저항성 접촉 부재(165a)는 서로 마주보고 있는 제 1 입력 전극(170a)과 제1 출력 전극(170b)의 두 단면을 덮고 있다.
제3 저항성 접촉 부재(163b) 및 제4 저항성 접촉 부재(165b)는 서로 마주보는 제2 입력 전극(172a)과 제2 출력 전극(172b) 의 측면을 덮고 있다.
제1, 제2, 제3 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b)과 그 사이의 기판(110) 위에는 제1 반도체층(154a) 및 제2 반도체층(154b)이 형성되어 있다. 즉, 제1 반도체층(154a)은 제1 입력 전극(170a)과 제1 출력 전극(170b)의 사이를 채우도록 제1 및 제2 저항성 접촉 부재들(163a, 165a) 위에 형성되며, 제2 반도체층(154b)은 제2 입력 전극(172a)과 제2 출력 전극(172b) 사이를 채우도록 제3 및 제4 저항성 접촉 부재들(163b, 165b) 위에 형성되어 있다.기판(110), 제1 반도체층(154a), 제2 반도체층(154b), 일부의 제1, 제2, 제3, 및 제4 저항성 접촉 부재들(163a, 165a, 163b, 165b) 위에는 절연막(120)이 형성되어 있다.
절연막(120) 위에는 복수의 제1 제어 전극(124a) 및 복수의 제2 제어 전극(124c)가 형성되어 있다.
제1 및 제2 제어 전극들(124a, 124b) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 게이트선(121, 도2 참조)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181) 및 제2 제어 전극(124c)를 드러내는 복수의 접촉 구멍(185c)이 형성되어 있다. 보호막(180) 및 절연막(120)에는 데이터선(170, 도 2 참조)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(182), 제1 출력 전극(170b) 및 제2 출력 전극(172b)을 드러내는 복수의 접촉 구멍들(185a, 185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극 (191), 연결 부재 (83), 접촉 보조 부재들(81, 82) 및 노출된 보호막(180) 위에는 격벽(partition)(361)이 형성되어 있다.
격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다.
유기 발광 부재(370) 위에는 공통 전극(common electrode)(390)이 형성되어 있다.
본 발명은 기타 다른 구조의 유기 발광 표시 장치에도 적용할 수 있다.
이와 같이 저항성 접촉 부재를 먼저 형성하고, 반도체층을 형성함으로써, 저항성 접촉 부재 형성 시 반도체가 입는 손상과 반도체층 두께 불균일을 감소시키고, 반도체층의 패터닝을 위한 식각 방지층 형성과 같은 추가 공정의 도입을 방지할 수 있다.
또한, 저항성 접촉 부재가 서로 마주 보는 입력 전극과 출력 전극의 측면을 덮어 입력 전극과 출력 전극이 반도체층과 직접 접촉하는 것을 방지하여 오프 전류를 감소시킬 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 기판,
    상기 기판 위에 형성되어 있는 제1 제어 전극, 상기 제1 제어 전극이 형성된
    상기 기판 위에 형성되어 있는 절연막, 상기 절연막 위에 상기 제1 제어 전극을 사이에 두고 서로 이격되도록 형성되어 있는 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 위에 각각 형성되어 있는 제1 및 제2 저항성 접촉 부재들, 및 상기 제1 전극과 상기 제2 전극의 사이를 채우도록 상기 제1 및 제2 저항성 접촉 부재들 위에 연속적으로 형성되어 있는 제1 반도체층을 포함하는 구동 트랜지스터,
    상기 제1 전극과 연결되어 있는 화소 전극,
    상기 화소 전극 위에 형성되어 있는 유기 발광 부재,
    상기 유기 발광 부재 위에 형성되어 있는 대향 전극, 및
    상기 기판 위에 형성되어 있으며, 상기 구동 트랜지스터의 상기 제1 제어 전극과 전기적으로 연결되어 있는 스위칭 트랜지스터를 포함하고,
    상기 스위칭 트랜지스터는,
    게이트선과 연결되어 있는 제2 제어 전극,
    상기 제2 제어 전극과 일부 중첩되는 영역에 위치하고 있는 제2 반도체층,
    데이터선과 연결되어 있는 제3 전극 및 상기 제1 제어 전극과 전기적으로 연결되어 있는 제4 전극, 그리고
    상기 제3 전극 및 상기 제4 전극과 상기 제2 반도체층 사이에 각각 위치하는 제3 저항성 접촉 부재 및 제4 저항성 접촉 부재를 포함하는 유기 발광 표시 장치.
  11. 삭제
  12. 삭제
  13. 제10항에서,
    상기 제2 제어 전극은 상기 제1 제어 전극을 형성하기 위한 도전층으로부터 형성되는 것을 특징으로 하는 유기 발광 표시 장치
  14. 제13항에서,
    상기 제3 전극 및 상기 제4 전극은 상기 제1 전극 및 상기 제2 전극을 형성하기 위한 도전층으로부터 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제14항에서,
    상기 제2 반도체층은 상기 제1 반도체층을 형성하기 위한 반도체층으로부터 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제15항에서,
    상기 제3 및 제4 저항성 접촉 부재들은 상기 제1 및 제2 저항성 접촉 부재들을 형성하기 위한 저항성 접촉층으로부터 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제10항에서,
    상기 제3 저항성 접촉 부재와 상기 제4 저항성 접촉 부재는 서로 마주 보는 상기 제3 전극 및 상기 제4 전극의 측면을 덮고 있는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제10항에서,
    상기 제2 반도체층은 비정질 규소, 미세결정질 규소 또는 다결정질 규소를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제10항에서,
    상기 제3 저항성 접촉 부재 및 상기 제4 저항성 접촉 부재는 각각 상기 제3 전극 및 상기 제4 전극과 동일한 평면 모양을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제10항에서,
    상기 제1 저항성 접촉 부재 및 상기 제2 저항성 접촉 부재는 상기 제1 전극 및 상기 제2 전극과 동일한 평면 모양을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  21. 제10항에서,
    상기 제1 저항성 접촉 부재 및 상기 제2 저항성 접촉 부재는 서로 마주보는 상기 제1 전극 및 상기 제2 전극의 측면을 덮고 있는 것을 특징으로 하는 유기 발광 표시 장치.
  22. 제10항에서,
    상기 제1 반도체층은 비정질 규소, 미세결정질 규소 또는 다결정질 규소를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020070033244A 2007-04-04 2007-04-04 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 KR101338021B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070033244A KR101338021B1 (ko) 2007-04-04 2007-04-04 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US11/770,171 US8013325B2 (en) 2007-04-04 2007-06-28 Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070033244A KR101338021B1 (ko) 2007-04-04 2007-04-04 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080090122A KR20080090122A (ko) 2008-10-08
KR101338021B1 true KR101338021B1 (ko) 2013-12-06

Family

ID=39826168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033244A KR101338021B1 (ko) 2007-04-04 2007-04-04 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법

Country Status (2)

Country Link
US (1) US8013325B2 (ko)
KR (1) KR101338021B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100009385A (ko) * 2008-07-18 2010-01-27 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101592012B1 (ko) * 2008-12-01 2016-02-05 삼성디스플레이 주식회사 유기 발광표시 장치 및 그 제조 방법
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101945301B1 (ko) 2009-10-16 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
KR20120015674A (ko) * 2010-08-12 2012-02-22 삼성모바일디스플레이주식회사 박막 트랜지스터 기판과 이의 제조 방법
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR102072215B1 (ko) * 2013-05-09 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060057141A (ko) * 2004-11-23 2006-05-26 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치
KR20060060937A (ko) * 2004-12-01 2006-06-07 엘지.필립스 엘시디 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009762A (ko) 1997-07-11 1999-02-05 윤종용 액정 표시 장치의 제조 방법
KR20000009311A (ko) 1998-07-23 2000-02-15 윤종용 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
KR100848557B1 (ko) 2002-05-02 2008-07-25 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법
KR20060019099A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101087242B1 (ko) 2004-12-30 2011-11-29 엘지디스플레이 주식회사 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060057141A (ko) * 2004-11-23 2006-05-26 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치
KR20060060937A (ko) * 2004-12-01 2006-06-07 엘지.필립스 엘시디 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법

Also Published As

Publication number Publication date
US8013325B2 (en) 2011-09-06
US20080246033A1 (en) 2008-10-09
KR20080090122A (ko) 2008-10-08

Similar Documents

Publication Publication Date Title
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101219036B1 (ko) 유기 발광 표시 장치
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US8558445B2 (en) EL display panel, EL display apparatus, and method of manufacturing EL display panel
KR102091664B1 (ko) 유기 발광 표시 장치 및 이의 제조방법
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR101499233B1 (ko) 유기 발광 표시 장치
CN103155019B (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
KR20070054806A (ko) 유기 발광 표시 장치
JP2006216941A (ja) 薄膜トランジスタ表示板
KR20070082977A (ko) 유기 발광 표시 장치 및 그 제조 방법
TW588299B (en) Active-matrix organic electroluminescence display device and fabricating method thereof
KR20120080912A (ko) 유기 발광 표시 장치
KR20070052509A (ko) 유기 발광 표시 장치
KR101293565B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
WO2011138818A1 (ja) 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法
KR20080054621A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080066299A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7