KR100848557B1 - 박막트랜지스터 액정표시장치 및 그 제조방법 - Google Patents
박막트랜지스터 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100848557B1 KR100848557B1 KR1020020024194A KR20020024194A KR100848557B1 KR 100848557 B1 KR100848557 B1 KR 100848557B1 KR 1020020024194 A KR1020020024194 A KR 1020020024194A KR 20020024194 A KR20020024194 A KR 20020024194A KR 100848557 B1 KR100848557 B1 KR 100848557B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- silicon layer
- electrode
- delete delete
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 53
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 47
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000000034 method Methods 0.000 title abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000013081 microcrystal Substances 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 89
- 210000002858 crystal cell Anatomy 0.000 description 16
- 238000000151 deposition Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 액정표시장치 및 그 제조방법에 관한 것으로, 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부 전면에 게이트 절연막을 증착하고, 상기 게이트 절연막 상부에 비정질 실리콘층, 마이크로 크리스탈 실리콘층, 비정질 실리콘층, n+ 비정질 실리콘층을 순차적으로 적층한 후, 패터닝하여 반도체층 및 오믹접촉층을 포함하는 액티브층을 형성하는 단계와; 상기 액티브층 상부에 소오스 전극 및 드레인 전극을 형성하는 단계와; 상기 소오스 전극 및 드레인 전극 상에 보호막을 형성하는 단계와; 상기 보호막 상에 드레인 전극의 일부와 접속되는 화소 전극을 형성하는 단계로 이루어진다.
Description
도 1은 박막트랜지스터 액정표시패널의 일반적인 단면구성을 보인 예시도.
도 2는 도 1에 도시한 박막트랜지스터의 확대 도면.
도 3은 본 발명의 박막트랜지스터 액정표시장치의 단면을 도시한 단면도.
도 4a내지 도 4e는 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정 단면도.
도 5는 수소가스 함량에 따른 실리콘 증착율을 그래프화한 도면.
*** 도면의 주요부분에 대한 부호의 설명 ***
31: 기판 32: 게이트 전극
33: 게이트 절연막 35b`: 반도체층
35b: 오믹접촉층 35: 액티브층
37a: 소스 전극 37b: 드레인 전극
38: 화소 전극 39: 보호막
본 발명은 박막트랜지스터 액정표시장치에 관한 것으로, 특히 액티브층의 저항을 감소시켜 박막트랜지스터의 동작속도를 향상시킬 수 있는 박막트랜지스터 액정표시장치 및 그 제조 방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동 방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비전이나 랩탑(Lap-Top)형 퍼스널 컴퓨터등의 모니터로서 상품화되고 있다.
일반적으로, 액정 표시장치는 화소 단위를 이루는 액정 셀들이 액티브(active) 매트릭스 형태로 배열되는 액정 패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.
이때, 상기 액정 패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.
그리고, 상기 액정 패널의 박막 트랜지스터 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터 라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.
이때, 상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.
한편, 상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다.
이때, 상기 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 상기 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다.
따라서, 상기 공통전극에 전압을 인가한 상태에서 상기 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
이때, 상기 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 상기 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다.
따라서, 상기 공통전극에 전압을 인가한 상태에서 상기 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
이와 같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.
상기 박막 트랜지스터의 게이트 전극에 게이트 라인을 통하여 주사신호가 공급된 액정 셀들에서는, 그 박막 트랜지스터의 소스 전극과 드레인 전극 사이에 도전채널이 형성되는데, 이때 상기 데이터 라인을 통해 박막 트랜지스터의 소스 전극에 공급된 데이터신호가 박막 트랜지스터의 드레인 전극을 경유하여 화소전극에 공급된다.
상기한 바와 같은 종래기술에 따른 액정표시소자에 대해 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 박막트랜지스터 액정표시소자 패널의 일반적인 단면구성을 보인 예시도이다.
도 1에 도시한 바와 같이, 종래기술에 따른 액정표시소자는 각각의 적(R), 녹(G), 청(B)의 단위 액정셀에 박막트랜지스터(TFT)가 형성된 TFT 어레이 기판(10)과, 상기 단위 액정셀에 대응하여 적(R), 녹(G), 청(B)의 컬러 필터(17)가 형성된 컬러 필터(C/F) 기판(20) 사이에 액정층(30)이 형성되어 있다.
상기 C/F 기판(20)과 TFT 기판(10) 사이에는 액정을 주입시킬 수 있도록 스페이서를(spacer)(미도시)두어 일정한 높이의 공간이 형성되도록 한다.
이때, 패널의 가장자리에 위치한 실런트(sealant)(미도시)는 액티브 셀(active cell) 영역을 구성하고 C/F 기판(20)과 TFT 기판(10)을 고정시켜주는 접착제의 역할을 한다.
이때, 패널의 가장자리에 위치한 실런트(sealant)(미도시)는 액티브 셀(active cell) 영역을 구성하고 C/F 기판(20)과 TFT 기판(10)을 고정시켜주는 접착제의 역할을 한다.
상기 박막트랜지스터(TFT)는 주사신호가 인가되는 게이트 전극(2)과, 주사신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(5)과, 액티브층(5)과 게이트 전극(2)을 전기적으로 격리시켜주는 게이트 절연막(3)과, 액티브층(5)의 상부에 형성되어 데이터 신호를 인가하는 소스 전극(7a)과, 데이터 신호를 화소 전극에 인가하는 드레인 전극(7b)과, 소스 전극(7a) 및 드레인 전극(7b)을 보호하는 보호막(9)으로 이루어져 있다.
그리고 드레인 전극(7b)은 컨택홀(19)을 통하여 화소 전극(11)과 연결되어 있으며, 화소 전극(11)은 광빔이 투과 되도록 ITO로 이루어진 투명 전극으로 형성되어 있다.
이때, 상기 액티브층(5)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(5a)과, 반도체층(5a)의 양측 상부에 n+ 도핑된 오믹 접촉층(ohmic contact layer)(5b)으로 구성되어 있다.
또한, 상기 컬러필터 기판(20)은 박막트랜지스터(TFT)에 대응하여 형성된 블랙매트릭스(15)와, 각각의 적(R), 녹(G), 청(B) 단위 액정 셀에 대응하여 적(R), 녹(G), 청(B) 세가지 기본색깔의 염료나 혹은 안료를 포함하는 수지막의 컬러 필터(17)와, 액정셀에 전압을 인가하기 위해 형성된 투명한 전기 전도체인 ITO로 만들어진 공통전극(19)과, 액정 분자들의 배향을 위해 형성된 배향막(13)으로 구성되어 있다.
또한, 상기 박막트랜지스터의 게이트 전극(2)에 주사신호가 인가되면 액티브층(5)에 전자가 이동할 수 있는 채널(channel)이 형성되어 소스 전극(7a)의 데이터 신호가 액티브층(5)을 경유하여 드레인 전극(7b)으로 전달된다.
그리고 드레인 전극(7b)은 컨택홀(19)을 통하여 화소 전극(11)과 연결되어 있으며, 화소 전극(11)은 광빔이 투과 되도록 ITO로 이루어진 투명 전극으로 형성되어 있다.
이때, 상기 액티브층(5)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(5a)과, 반도체층(5a)의 양측 상부에 n+ 도핑된 오믹 접촉층(ohmic contact layer)(5b)으로 구성되어 있다.
또한, 상기 컬러필터 기판(20)은 박막트랜지스터(TFT)에 대응하여 형성된 블랙매트릭스(15)와, 각각의 적(R), 녹(G), 청(B) 단위 액정 셀에 대응하여 적(R), 녹(G), 청(B) 세가지 기본색깔의 염료나 혹은 안료를 포함하는 수지막의 컬러 필터(17)와, 액정셀에 전압을 인가하기 위해 형성된 투명한 전기 전도체인 ITO로 만들어진 공통전극(19)과, 액정 분자들의 배향을 위해 형성된 배향막(13)으로 구성되어 있다.
또한, 상기 박막트랜지스터의 게이트 전극(2)에 주사신호가 인가되면 액티브층(5)에 전자가 이동할 수 있는 채널(channel)이 형성되어 소스 전극(7a)의 데이터 신호가 액티브층(5)을 경유하여 드레인 전극(7b)으로 전달된다.
삭제
삭제
한편, 박막트랜지스터의 게이트전극에 주사신호가 전달되는 동안 액티브층내부에서의 전자의 이동경로에 대해 도 2를 참조하여 설명하면 다음과 같다.
도 2는 종래기술에 따른 액정표시소자의 박막트랜지스터의 확대 단면도이다. 도 2를 참조하면, 먼저 박막트랜지스터의 게이트 전극(2)에 하이 레벨(high level)을 갖는 주사 신호가 인가되면 비정질 실리콘(a-Si)으로 이루어진 반도체층(5a) 하부에 수십 Å 두께의 채널층(21)이 형성되고, 전자는 소스 전극(7a)으로부터 드레인 전극(7b)으로 경로 L을 통하여 이동하게 된다. 이때, 경로 L을 통과하는 동안 전자는 수학식 1에 나타낸 바와 같이 반도체층(5a)의 두께로 인하여 기생저항 Rs와 채널층(21)의 저항 Rch를 받게 된다.
도 2는 종래기술에 따른 액정표시소자의 박막트랜지스터의 확대 단면도이다. 도 2를 참조하면, 먼저 박막트랜지스터의 게이트 전극(2)에 하이 레벨(high level)을 갖는 주사 신호가 인가되면 비정질 실리콘(a-Si)으로 이루어진 반도체층(5a) 하부에 수십 Å 두께의 채널층(21)이 형성되고, 전자는 소스 전극(7a)으로부터 드레인 전극(7b)으로 경로 L을 통하여 이동하게 된다. 이때, 경로 L을 통과하는 동안 전자는 수학식 1에 나타낸 바와 같이 반도체층(5a)의 두께로 인하여 기생저항 Rs와 채널층(21)의 저항 Rch를 받게 된다.
삭제
[수학식 1] R= 2Rs + Rch
상기 반도체층(5a)에서 실질적으로 채널이 형성되는 두께는 수십Å 이나, 건식식각 공정상 n+ 비정질 실리콘으로 이루어지는 오믹접촉층과의 식각 선택성이 없기 때문에 충분히 두께를 형성하여야 한다. 일반적으로 반도체층(5a)의 두께는 약 2000Å 정도로 형성된다.
수학식 1에서 Rs는 필요이상으로 두껍게 형성된 반도체층(5a)의 두께로 인해 발생되는 것으로, 비정질 실리콘 자체의 저항이 채널층의 저항 Rch 에 비해 약 수십만배의 비저항을 가지고 있으나, 실제로 전자이동 경로 중에서 Rs가 갖는 경로는 채널의 경로에 비해 짧기 때문에 체널의 저항에 비해 대략 수십배의 전기저항을 갖는다. 이것은 박막트랜지스터의 동작속도가 느려지는 요인이 된다.
따라서, 본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 반도체층의 두께로 인한 저항 Rs를 감소시키기 위하여 비정질 실리콘 보다 저항이 낮은 마이크로 크리스탈 비정질 실리콘을 반도체층으로 하는 박막트랜지스터를 제작함으로써 동작속도가 향상된 박막트랜지스터 액정표시장치 및 그 제조방법을 제공함에 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기와 같은 목적을 달성하기 위한 박막트랜지스터 액정표시장치(TFT-LCD)는 유리 또는 플라스틱 기판 상에 형성된 게이트 전극과; 상기 게이트 전극 상부전면에 형성된 게이트 절연막과; 상기 게이트 전극 상부에 대응하여 게이트 절연막 상에 형성된 액티브층과; 상기 액티브층 상부에 형성되고, 액티브층 상부의 중심영역을 소정부분 노출시키도록 서로 이격되어 형성된 소스 및 드레인 전극과: 상기 노출된 액티브층을 포함하여 소스 및 드레인 전극 상면에 형성된 보호막과; 상기 보호막 상에 형성되고, 드레인 전극의 일부와 접속을 이루는 화소 전극으로 이루어져 있으며, 상기 액티브층은 제1비정질 실리콘, 마이크로 크리스탈 비정질 실리콘, 제2비정실 실리콘이 적층된 반도체층과 상기 반도체층 상에 n+ 비정질 실리콘으로 형성된 오믹접촉층으로 구성되어 있다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정표시장치 제조방법은 유리 또는 플라스틱 기판에 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부 전면에 SiN 또는 SiO와 같은 무기 물질을 증착하여 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부 전면에 비정질 실리콘, 마이크로 크리스탈 비정질 실리콘, 비정실 실리콘층, n+ 비정질 실리콘층을 순차적으로 적층한 후, 패터닝하여 비정질 실리콘, 마이크로 크리스탈 비정질 실리콘, 비정실 실리콘을 포함하는 반도체층과 n+ 비정질 실리콘으로 이루어진 오믹접촉층으로 구성된 액티브층을 형성하는 단계와; 상기 액티브층 상부에 금속 물질을 증착한 후, 패터닝하여 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 상에 보호막을 증착한 후, 패터닝하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계와; 상기 보호막 상부에 화소 전극을 형성하는 단계를 통하여 제작된다.
이하, 첨부한 도면을 참조하여 본 발명의 박막트랜지스터 액정표시장치 및 그 제조 방법에 대하여 상세히 설명한다.
도 3은 본 발명에 따른 박막트랜지스터 액정표시장치를 도시한 것이다.
도 3에 도시한 바와 같이, 본 발명에 따른 액정표시장치의 박막트랜지스터는 유리 또는 플라스틱 기판(31) 상에 형성된 게이트 전극(32)과; 상기 게이트 전극(32) 상부 전면에 SiN 또는 SiO 물질로 형성된 게이트 절연막(33)과; 상기 게이트 절연막(33) 상에 형성되며, 마이크로 크리스탈 비정질 실리콘층(35a`) 사이에 두고 그 상,하부에 형성된 각각 제1, 2 비정질 실리콘층(35a, 35a,,)을 포함하는 반도체층(35b`)과; 상기 반도체층(35b`) 상부에 소정간격 이격되어 반도체층의 일부를 노출시키도록 형성된 오믹 접촉층(35b)과; 상기 오믹 접촉층(35) 상에 형성된 소스/드레인 전극(37a, 37b)과; 상기 노출된 반도체층(35b`)을 포함하여 소스/드레인 전극(37a, 37b) 상부 전면에 형성된 보호막(39)과; 상기 보호막(39) 상에 형성된 화소전극(38)으로 구성되어 있으며, 상기 보호막(39) 상에는 드레인 전극(37b)의 일부를 드러내는 콘택홀(34)이 형성되어 있으며, 이 콘택홀(34)을 통하여 상기 드레인 전극(7b)과 화소 전극(38)이 전기적으로 연결된다.
또한, 상기 반도체층(35b`)을 구성하고 있는 마이크로 크리스탈 실리콘(35a`)은 비정질 실리콘 내부에 마이크로 사이즈를 가지는 결정들이 불규칙적으로 분포되어 있는 것으로, 비정질 실리콘에 비해 비저항 값이 작아 이를 채널층으로 사용할 경우 전자의 이동도(mobility)를 향상시켜 박막트랜지스터의 동작속도를 향상시킬 수가 있다. 즉, 비정질 실리콘의 비저항 값은 109Ωcm 이고, 서로 다른 결정체들로 이루어진 폴리실리콘의 경우 비저항 값은 약 105∼100Ωcm이며, 비정질 실리콘내부에 마이크로 사이즈의 결정들이 불규칙하게 분포된 마이크로 크리스탈 실리콘의 비저항 값은 비정질 실리콘과 폴리실리콘 사이의 비저항을 갖는다.
도 3에서와 같이 구성된 박막트랜지스터의 게이트 전극(32)에 주사신호가 인가되면 소스 전극(37a)의 데이터 신호가 액티브층(35)을 경유하여 드레인 전극(37b)으로 전달될 수 있도록 반도체층(35b`) 하부에 전자가 이동할 수 있는 채널층이 수십Å 두께로 형성된다.
이때, 공정상의 문제로 반도체층(37b`)이 필요 이상으로 두껍게 형성됨에 따라 채널층까지 전자가 이동하기 위해서는 반도체층의 수직거리를 경유해야 한다. 전자가 반도체층의 수직거리를 경유하는 동안 반도체층의 비저항값에 따라 이동도가 달라지게 되는데, 종래의 비정질 실리콘 대신 비저항 값이 작은 마이크로 크리스탈 실리콘을 사용하게 되면 반도체층을 통과하는 전자의 이동도를 높여 박막트랜지스터의 동작속도를 향상시킬 수가 있다.
이때, 공정상의 문제로 반도체층(37b`)이 필요 이상으로 두껍게 형성됨에 따라 채널층까지 전자가 이동하기 위해서는 반도체층의 수직거리를 경유해야 한다. 전자가 반도체층의 수직거리를 경유하는 동안 반도체층의 비저항값에 따라 이동도가 달라지게 되는데, 종래의 비정질 실리콘 대신 비저항 값이 작은 마이크로 크리스탈 실리콘을 사용하게 되면 반도체층을 통과하는 전자의 이동도를 높여 박막트랜지스터의 동작속도를 향상시킬 수가 있다.
그러나, 상기 마이크로 크리스탈 실리콘(35a)은 그 결정이 불규칙하게 분포되어 있기 때문에, 마이크로 크리스탈 실리콘(35a)과 게이트 절연막(33) 사이의 계면에 결정이 존재하게 되면 이곳을 통해 전자가 트랩(trap)되어 박막트랜지스터의 동작속도는 증가 하나 실질적으로 박막트랜지스터의 오프(off) 특성이 저하된다.
따라서, 마이크로 크리스탈 실리콘(35a`) 상,하부에 비정질 실리콘층(35a)을 형성하여 상기와 같이 마이크로 크리스탈 실리콘의 계면에서 발생될 수 있는 문제가 해결된다.
이하, 상기와 같이 구성된 본 발명에 따른 박막트랜지스터의 제작방법에 대하여 도 4a내지 도 4e를 참조하여 상세히 설명한다.
도 4a내지 도 4e는 본 발명에 따른 박막트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정 수순도이다.
먼저, 도 4a에 도시한 바와 같이, 유리 또는 플라스틱 기판(31)을 준비하고, 상기 기판(21) 상에 금속물질을 증착한 다음, 포토레지스트를 이용한 사진식각방법으로 패터닝하여 박막트랜지스터의 게이트 전극(32)을 형성한다.
그 다음, 도 4b에 도시한 바와 같이, 상기 게이트 전극(32) 상부 전면에 SiN 또는 SiO와 같은 절연 물질을 증착하여 게이트 절연막(33)을 형성한다. 그 다음, 상기 게이트 절연막(33) 상에 제1비정질 실리콘층(35a,,)을 증착한 후, 증착속도 및 증착온도를 변화시켜 마이크로 크리스탈 실리콘층(35a`)을 증착하고, 그 상부에 상부 전면에 제2비정질 실리콘(35a)을 증착한다.
참고로, 도5에 도시한 것은 수소원자의 함량에 따라 실리콘에 붙여 있는 수소원자의 함량에 의해 결정되는 비정질 실리콘과 마이크로 크리스탈 비정질 실리콘영역을 그래프화 한 것이다.
도 5에 도시된 바와 같이, 수소함량이 증가함에 따라 실리콘의 증착율이 증가하다가 계속해서 수소함량의 증가와 함에 따라 실리콘의 증착율은 일차곡선을 그리며 감소하게 된다. 이때, 제 1영역에서는 비정질 실리콘이 형성되고, 수소함량이 어느정도 증가하여 실리콘의 증착율이 낮아지게 되는 제 2영역에서는 마이크로 크리스탈 실리콘이 형성된다.
이와 같이, 제1영역과 제2영역을 이동하면서 비정질 실리콘과 마이크로 크리스탈 실리콘을 증착하게된다.
계속해서 상기 제1비정질 실리콘(35a) 상부 전면에 n+ 비정질 실리콘(35b)을 증착하고, 패터닝하여 제1비정질 실리콘, 마이크로 크리스탈 실리콘, 제2비정질 실리콘으로 구성된 반도체층(35b`)과, 인(P)이 도핑된 n+비정질 실리콘층으로된 오믹접촉층(35b)으로 형성된 액티브층(35)을 형성한다.
그 후, 도 4c에 도시한 바와 같이 상기 액티브층(35) 전면에 금속물질을 증착한 다음, 포토레지스트를 이용한 사진식각방법으로 패터닝하여 박막트랜지스터의 소스/ 및 드레인 전극(37a,37b)을 형성한다. 이때, 상기 소스/드레인 전극(37a,37b)은 액티브층(35)상에서 소정간격 이격되어 형성되며, 이격되어 형성된 소스/드레인 전극으로 인해 노출된 오믹접촉층(35b)의 일부를 건식식각을 통하여 제거함으로써, 반도체층(35b`)의 일부를 노출시킨다.
그 다음, 도 4d에 도시한 바와 같이, 상기 노출된 반도체층(35b`)을 포함하여 상기 소스/드레인 전극(37a,37b) 상에 보호막(39)을 증착한 후, 패터닝하여 드레인 전극(37b)의 일부를 드러내도록 콘택홀(34)을 형성한다.
이후에, 도 4e에 도시한 바와 같이 콘택홀(34)이 형성된 보호막 상부 전면에 투명한 ITO 물질을 증착한 후, 상기 콘택홀(34)을 통하여 드레인 전극(37b)과 전기적으로 연결된 화소 전극(38)을 형성한다.
상술한 바와 같이, 박막트랜지스터를 제작하는데 있어서, 마이크로 크리스탈 실리콘을 액티브층으로 사용할 경우, 비저항값이 비정질 실리콘 보다 낮아 박막트랜지스터의 동작속도를 향상시킬 수 있을 뿐만 아니라, 광전류 발생률이 비정질 실리콘에 비하여 1/100 이하이므로 광누설 전류에 의한 박막트랜지스터의 오동작을 제어 하여 고화질의 화면을 제공 할 수 있다.
실질적으로, 상기와 같은 방법으로 제작된 박막트랜지스터를 테스트해본 결과 박막트랜지스터의 이동도는 1.5 cm2/Vs로 종래에 비해 3배 이상 빨라졌으며, 박막트랜지스터가 오프된 상태에서 광누설전류는 0.1pA로 종래의 1/10 수준이다.
상기한 바와 같이 마이크로 크리스탈 실리콘을 채널층으로 하는 박막트랜지스터는 본 발명의 실시예에서 설명한 5-마스크 공정 이외에도 회절마스크를 이용한 4-마스크에도 적용될 수 있을 뿐 아니라, 마이크로 크리스탈 실리콘이 박막 트랜지스터의 채널층으로 사용되는 모든 소자에 적용될 수 있다.
상술한 바와 같이 본 발명에 따른 액정표시장치 및 그 제조방법은 마이크로 크리스탈 실리콘을 액티브층으로 사용함으로써, 박막트랜지스터의 동작속도를 향상시켜 잔상이 남지 않는 고화질의 액정표시장치를 제공할 수 있다.
Claims (15)
- 기판 상에 형성된 게이트 전극과;상기 게이트 전극 상에 형성된 게이트 절연막과;상기 게이트 절연막 상부에 형성되며 제1비정질 실리콘층, 마이크로 크리스탈(micro crystal Si) 실리콘층, 제2비정질 실리콘층으로 이루어진 반도체층과, n+ 비정질 실리콘층으로 이루어진 오믹접촉층으로 구성되며, 상기 마이크로 크리스탈 실리콘층은 109∼105 Ωcm의 비저항값을 가지며, 상기 마이크로 크리스탈 실리콘층의 두께는 상하부에 형성된 제1 및 2 비정질 실리콘층의 두께의 합보다 더 두껍게 형성되는 액티브층과;상기 액티브층 상부에 형성되고 서로 이격된 소스 및 드레인 전극과;상기 소스 및 드레인 전극의 상부 전면에 형성되고, 드레인 전극의 일부를 노출시키는 보호막과;상기 노출된 드레인 전극 및 보호막 상부에 형성된 화소 전극;을 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극 상부 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부에 제1비정질 실리콘층, 마이크로 크리스탈 실리콘층, 제2비정질 실리콘층, n+ 비정질 실리콘층을 순차적으로 적층한 후, 이들을 패터닝하여 제1비정질 실리콘층, 마이크로 크리스탈 실리콘층, 제2비정질 실리콘층으로 이루어진 반도체층과 n+ 비정질 실리콘층으로 이루어진 오믹접촉층으로 구성된 액티브층을 형성하되, 상기 마이크로 크리스탈 실리콘층은 109∼105 Ωcm의 비저항값을 가지며, 상기 마이크로 크리스탈 실리콘층의 두께는 상하부에 형성된 제1 및 2 비정질 실리콘층의 두께의 합보다 더 두껍게 형성되며, 상기 반도체층을 구성하는 상기 제1, 2 비정질 실리콘과 마이크로 크리스탈 실리콘을 수소의 함량증가에 의존하는 실리콘의 증착율을 통해 형성하는 단계와;상기 액티브층 상부에 소오스 전극 및 드레인 전극을 형성하는 단계와;상기 소스 전극 및 드레인 전극 상에 드레인 전극의 일부를 노출시키는 보호막을 형성하는 단계와;상기 보호막상에 상기 드레인 전극의 일부와 접속되는 화소 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 제조방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024194A KR100848557B1 (ko) | 2002-05-02 | 2002-05-02 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024194A KR100848557B1 (ko) | 2002-05-02 | 2002-05-02 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030085894A KR20030085894A (ko) | 2003-11-07 |
| KR100848557B1 true KR100848557B1 (ko) | 2008-07-25 |
Family
ID=32381270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020024194A KR100848557B1 (ko) | 2002-05-02 | 2002-05-02 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100848557B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8198657B2 (en) | 2009-09-21 | 2012-06-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050068491A (ko) * | 2003-12-30 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 반도체층 형성 방법 |
| KR100652060B1 (ko) * | 2004-09-09 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 |
| KR101090258B1 (ko) | 2005-01-03 | 2011-12-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
| KR100749872B1 (ko) * | 2005-11-30 | 2007-08-16 | 전자부품연구원 | 실리콘 박막 트랜지스터 및 그 제조방법 |
| KR100756817B1 (ko) * | 2006-04-06 | 2007-09-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터의 제조 방법 |
| KR101338021B1 (ko) | 2007-04-04 | 2013-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 |
| US7812348B2 (en) * | 2008-02-29 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| KR101501920B1 (ko) * | 2008-09-11 | 2015-03-12 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 |
| KR102283919B1 (ko) * | 2015-01-06 | 2021-07-30 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226656A (ja) * | 1992-02-13 | 1993-09-03 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
| JPH08339972A (ja) * | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置 |
| KR19990006212A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 박막 트랜지스터 및 그의 제조 방법 |
| KR19990060023A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 |
| KR20000003175A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
-
2002
- 2002-05-02 KR KR1020020024194A patent/KR100848557B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226656A (ja) * | 1992-02-13 | 1993-09-03 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
| JPH08339972A (ja) * | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置 |
| KR19990006212A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 박막 트랜지스터 및 그의 제조 방법 |
| KR19990060023A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 |
| KR20000003175A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8198657B2 (en) | 2009-09-21 | 2012-06-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030085894A (ko) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038003A (en) | Liquid crystal display and method of manufacturing the same | |
| US6847422B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| TWI383504B (zh) | 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法 | |
| US7932986B2 (en) | Liquid crystal display comprising a first signal line including a first portion and second portion, wherein the cross-section of the second portion is thinner than the cross-section of the first portion, and wherein a spacer overlaps the second portion | |
| KR100638525B1 (ko) | 컬러 액정표시장치용 어레이기판 제조방법 | |
| KR100780714B1 (ko) | 액정 표시장치 | |
| KR100968339B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US10782580B2 (en) | Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate | |
| KR100848557B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
| KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| US20200185527A1 (en) | Thin-film transistor and method of producing thin-film transistor | |
| KR101136296B1 (ko) | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
| KR100621534B1 (ko) | 액정 표시장치 | |
| KR100230595B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| JP2009130016A (ja) | 半導体装置の製造方法及び電子機器 | |
| JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| KR101330399B1 (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
| KR100774258B1 (ko) | 액정표시장치용 잉크젯 방식 스페이서 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20030077372A (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
| KR101057902B1 (ko) | 액정표시소자의 제조 방법 | |
| KR100832885B1 (ko) | 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법 | |
| KR20070039299A (ko) | 액정표시소자 및 그 제조방법 | |
| JP4702335B2 (ja) | カラー液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |