JPH05226656A

JPH05226656A - 薄膜半導体装置及びその製造方法

Info

Publication number: JPH05226656A
Application number: JP2698092A
Authority: JP
Inventors: Saburo Oikawa; 三郎及川; Kazuhiro Ogawa; 和宏小川; Kikuo Ono; 記久雄小野; Takeshi Tanaka; 武田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-02-13
Filing date: 1992-02-13
Publication date: 1993-09-03

Abstract

(57)【要約】【目的】液晶ディスプレイ用の周辺駆動回路内蔵アク
ティブマトリックス基板を、画素用トランジスタ（ＦＥ
Ｔ）及び周辺回路用トランジスタ（ＦＥＴ）の両者の特
性を満たし、かつ製造プロセスが簡単で均一性・再現性
の優れた構造及び製造プロセスを提供する。【構成】周辺駆動回路用薄膜トランジスタは、そのチ
ャネルを多結晶質及び微結晶，非晶質シリコンの３層積
層構造とし、画素駆動用薄膜トランジスタは、そのチャ
ネルを非晶質シリコン膜のみを積層とした逆スタガ構造
薄膜トランジスタとする。多結晶シリコン層は、非晶質
シリコン膜をレーザアニールして形成し、この上の微結
晶シリコン膜は、水素又は水素とハロゲン化物等の混合
ガスのプラズマ中で多結晶シリコン膜の表面を処理した
後、非晶質シリコン膜形成とほぼ同条件で形成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜半導体装置に係
り、特に液晶表示装置に用いられる逆スタガー構造の薄
膜半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】液晶表示装置用アクティブマトリックス
基板として、画素駆動用の薄膜トランジスタと、それら
を駆動させる走査回路や信号回路の周辺駆動用の薄膜ト
ランジスタを同一基板上に形成させたものが知られてい
る。

【０００３】画素駆動用及び周辺回路駆動用の両薄膜ト
ランジスタを、いずれも単結晶又は多結晶シリコン層の
同一種類で形成したもの，あるいは画素駆動用薄膜トラ
ンジスタを非晶質シリコン層で形成し，周辺回路駆動用
薄膜トランジスタを多結晶薄膜トランジスタ層で形成し
たもの等がある。

【０００４】前者の例として、特開平１−１９４３５１
号公報等に記載のものがあり、後者の例としては、特開
昭６４−２０８８号公報アイ・イー・イー・イー・ト
ランザクションオンエレクトロンデバイス第３
６巻等２８６８Ｐ〜第２８７２Ｐ（ＩＥＥＥＴｒａｎ
ｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｎＤｅｖｉ
ｃｅｓ，Ｖｏｌ．３６，ｐｐ２８６８〜２８７２（１９
８９）等に記載ものがある。さらに我々は、周辺回路駆
動用薄膜トランジスタの構成を多結晶シリコン層と、非
晶質シリコン層を重ね合わせたいわゆる積層構造型逆ス
タガ薄膜トランジスタの構造及び製造方法を提案した。

【０００５】

【発明が解決しようとする課題】周辺回路を内蔵したア
クティブマトリックス基板の薄膜トランジスタとして
は、次のような特徴が要求される。すなわち、画素駆動
用薄膜トランジスタには、特性上オフ電流がより小さい
ほうがよく、製造上では大面積基板に形成される多数の
薄膜トランジスタの品質が均一となるプロセス及び構造
が望まれる。一方、周辺回路駆動用薄膜トランジスタに
は、特性上ではオン電流を大きくするため電界効果移動
度がより大きいことが望まれる。また画素駆動用及び周
辺回路駆動用の両薄膜トランジスタを同一基板上に形成
するためには、両者の製造プロセスのマッチングが重要
課題である。

【０００６】上記特開平１−１９４３５１号や特開昭６
４−２０８８号公報等に記載の構造においては、いずれ
も製造が繁雑で、このため歩留りの低下、コスト高、大
面積基板内及び製造ロット間での品質不均一を引き起こ
している。

【０００７】例えば、多結晶シリコン薄膜トランジスタ
はプロセス温度が高いため、使用できる耐熱ガラス基板
が高価である。また単結晶シリコンをガラス基板に貼り
合わせる方法は、特性的には優れた周辺回路が得られる
が、製造工程が繁雑でコスト高となる。

【０００８】非晶質シリコン膜をレーザアニールして多
結晶膜とした正スタガ構造の薄膜トランジスタは、製造
が比較的簡単で、かつ特性的にも優れているが、液晶デ
ィスプレイ用アクティブマトリックスとしては遮光が必
要となり、この点でトータルのプロセス工程数が増大し
て、結果的にはコスト高となってしまう。

【０００９】一方、積層構造型逆スタガ構造の薄膜トラ
ンジスタは、前記遮光及びプロセス工程についての欠点
を補った現実的な構造を提案しているが、しかし、この
構造においても次のような問題があった。即ち、ゲート
絶縁膜形成後にチャネル層となる第一層目の非晶質シリ
コン膜を形成し、これをレーザアニールにより多結晶シ
リコン層に改質するが、この時、極く表面にはレーザの
ダメージ層や、異質層が形成されている。この様な表面
層の上に第二層目の非晶質シリコン膜を形成し、さらに
これをもとに製作した薄膜トランジスタ（ＴＦＴ）は第
一層目のシリコン層と第二層目のシリコン層とのコンタ
クトが悪く、オン特性（ドレイン電圧小の領域で顕著）
が低下するという問題がある。このオン特性の低下は液
晶ディスプレイにおいて画質劣化の原因となる。即ち、
ＴＦＴを通して液晶容量に充電する際に、電圧降下が生
じ、液晶に印加される電圧が低下する。つまり正常な映
像信号電圧が液晶に印加されなくなる。そのため表示画
像のコントラスト比の低下や面内での輝度ばらつきの問
題となる。

【００１０】本発明の第１の目的は、逆スタガ構造で、
オン特性に優れた薄膜トランジスタを備えた薄膜半導体
装置を提供することにある。

【００１１】また本発明の第２の目的は、従来と比べて
トータルプロセスの工程数が増加せず、大面積基板上に
形成される多数の薄膜トランジスタ特性が均一となり、
かつ再現性の優れた薄膜半導体の製造方法を提供するこ
とにある。

【００１２】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の第１の薄膜半導体装置は、絶縁性基
板上に形成されたゲート電極と、そのゲート電極を覆っ
て基板上に形成された絶縁膜と、その絶縁膜上に前記ゲ
ート電極に対応して形成され電流通路となるチャネル
と、そのチャネルの両端に形成されたソース電極及びド
レイン電極とを有する逆スタガ構造の薄膜トランジスタ
を備えた薄膜半導体装置において、チャネルは絶縁膜上
に順次形成した多結晶シリコン層、微結晶シリコン層お
よび非晶質シリコン層からなる３層構造としたことを特
徴としている。

【００１３】また本発明の第２の薄膜半導体装置は、絶
縁性基板上に形成されたゲート電極と、そのゲート電極
を覆って基板上に形成された絶縁膜と、その絶縁膜上に
ゲート電極に対応して形成され電流通路となるチャネル
と、そのチャネルの両端に形成されたソース電極及びド
レイン電極とを有し、そのチャネルは絶縁膜上に順次形
成した多結晶シリコン層、微結晶シリコン層および非晶
質シリコン層の３層からなる逆スタガ型の第１の薄膜ト
ランジスタと；その第１の薄膜トランジスタに並んで設
けられ、基板上に形成された別のゲート電極と、その別
のゲート電極を覆って前記基板上に形成された絶縁膜
と、該絶縁膜上に前記別のゲート電極に対応して形成さ
れ電流通路となる別のチャネルと、その別のチャネルの
両端に形成されたソース電極及びドレイン電極とを有
し、その別のチャネルは非晶質シリコンからなる逆スタ
ガ型の第２の薄膜トランジスタと；を有することを特徴
としている。

【００１４】本発明の第２の目的を達成するために、本
発明の第１の薄膜半導体装置の製造方法は、絶縁性基板
上に形成されたゲート電極と、そのゲート電極を覆って
基板上に形成された絶縁膜と、その絶縁膜上にゲート電
極に対応して形成され電流通路となるチャネルと、その
チャネルの両端に形成されたソース電極及びドレイン電
極とを有する逆スタガ構造の薄膜トランジスタを備えた
薄膜半導体装置を製造する薄膜半導体装置の製造方法に
おいて、チャネルは、絶縁膜なるＳｉＮ膜上にＳｉ膜を
プラズマＣＶＤ法で堆積することにより非晶質Ｓｉ膜を
形成した後、その非晶質Ｓｉ膜をレーザアニールにより
改質して多結晶Ｓｉ層とし、次いで多結晶Ｓｉ層上にＳ
ｉ膜をプラズマＣＶＤ法で堆積することにより微結晶Ｓ
ｉ層を形成し、さらに微結晶Ｓｉ層上にＳｉ膜をプラズ
マＣＶＤ法で堆積することにより非晶質Ｓｉ層を形成す
ることにより、設けることを特徴としている。

【００１５】そしてこの製造方法において、多結晶Ｓｉ
層を水素または水素とハロゲン化合物の混合ガスのプラ
ズマ雰囲気中でクリーニング処理した後に、微結晶Ｓｉ
層及び非晶質Ｓｉ層を順次に形成するのがよい。

【００１６】また本発明の第２の薄膜半導体装置の製造
方法は、絶縁性基板上に形成されたゲート電極と、その
ゲート電極を覆って基板上に形成された絶縁膜と、その
絶縁膜上にゲート電極に対応して形成され電流通路とな
るチャネルと、そのチャネルの両端に形成されたソース
電極及びドレイン電極とを有し、チャネルは絶縁膜上に
順次形成した多結晶シリコン層、微結晶シリコン層およ
び非晶質シリコン層の３層からなる逆スタガ型の第１の
薄膜トランジスタと；その第１の薄膜トランジスタに並
んで設けられ、基板上に形成された別のゲート電極と、
その別のゲート電極を覆って基板上に形成された絶縁膜
と、その該絶縁膜上に別のゲート電極に対応して形成さ
れ電流通路となる別のチャネルと、その別のチャネルの
両端に形成されたソース電極及びドレイン電極とを有
し、別のチャネルは非晶質シリコンからなる逆スタガ型
の第２の薄膜トランジスタと；を有する薄膜半導体装置
を製造する薄膜半導体装置の製造方法において、第１の
薄膜トランジスタのチャネルは、絶縁膜なるＳｉＮ膜上
にＳｉ膜をプラズマＣＶＤ法で堆積することにより非晶
質Ｓｉ膜を形成した後、その非晶質Ｓｉ膜をレーザアニ
ールにより改質して多結晶Ｓｉ層とし、次いで多結晶Ｓ
ｉ層上にＳｉ膜をプラズマＣＶＤ法で堆積することによ
り微結晶Ｓｉ層を形成し、さらにその微結晶Ｓｉ層上に
Ｓｉ膜をプラズマＣＶＤ法で堆積することにより非晶質
Ｓｉ層を形成することにより、設け、また第２の薄膜ト
ランジスタのチャネルは、第１のトランジスタのチャネ
ルを構成するためＳｉ膜を堆積する度に同時にＳｉ膜を
堆積することにより非晶質Ｓｉ層を形成して、設けるこ
とを特徴としている。

【００１７】そしてこの製造方法において、一方のチャ
ネルの多結晶Ｓｉ層と、その多結晶Ｓｉ層の元になるＳ
ｉ膜を堆積する時同時にＳｉ膜を堆積することにより形
成された他方のチャネルの非晶質Ｓｉ層とを、水素また
は水素とハロゲン化合物の混合ガスのプラズマ雰囲気中
でクリーニング処理した後に、後工程のＳｉ膜を堆積す
るのがよい。

【００１８】また本発明のそれぞれの薄膜半導体装置の
製造方法において、Ｓｉ膜の原材料として、ＳｉＨ₄と
Ｈ₂とをもちいるのがよい。

【００１９】

【作用】本発明の第１の薄膜半導体装置を構成する逆ス
タガ構造の薄膜トランジスタは次のように作用する。多
結晶層と非晶質層の間に微結晶層を挿入した薄膜トラン
ジスタは、オン電流はソース電極から多結晶シリコンチ
ャネル層を通ってドレイン電流へと流れる。非晶質層の
みに比べて結晶性が優れた多結晶層ではトラップ密度が
著しく低いため、高い電界効果移動度が得られるが、多
結晶層と非晶質層の二層構造ではその接合層で新規なト
ラップ準位や界面準位の形成が起き、実効的にわ高い電
界効果移動度が得られない。従って、本発明の多結晶層
と非晶質層の間に微結晶層を挿入した構造では、その層
間接触が良好で新規なトラップ準位や界面準位の発生が
緩和され、多結晶シリコンの実効的な電界効果移動度が
得られる。

【００２０】また第２の薄膜半導体装置における第１の
薄膜トランジスタは、そのチャネルが、上記第１の薄膜
半導体装置を構成する薄膜トランジスタと同じく、多結
晶層、微結晶層及び非晶質層の３層からなるので、上記
と同様に作用する。

【００２１】一方、第２の薄膜トランジスタは、そのチ
ャネルが第１の薄膜トランジスタのチャネルと同時に形
成されるので、非晶質層の３層で構成されることになる
が、第１層と第３層の層間に微結晶層を形成する条件
（この条件では下地が非晶質の場合非晶質層を形成す
る）で形成した非晶質（下地が非晶質の場合非晶質層を
形成する）を介する方が上記多結晶構造と同様、層間の
接触が良好となり、この層間での電気的抵抗を小さくで
き、非晶質層シリコントランジスタ独自の電界効果移動
度の低下を防げる。

【００２２】従って、第１の薄膜半導体装置を構成する
逆スタガ構造の薄膜トランジスタあるいはまたは第２の
薄膜半導体装置を構成する逆スタガ構造の第１の薄膜ト
ランジスタを液晶表示装置の周辺回路に適用し、第２の
薄膜半導体装置を構成する逆スタガ構造の第１の薄膜ト
ランジスタを液晶表示装置の画素駆動用回路に適用した
場合には、周辺回路に用いた薄膜トランジスタのチャネ
ルは、多結晶シリコン層，微結晶シリコン層及び非晶質
シリコン層から構成し、即ち多結晶シリコン層と非晶質
シリコン層の層間に微結晶シリコン薄膜層を挿入したも
のであるので、これにより非晶質シリコン膜のみで形成
した画素駆動用回路に用いた薄膜トランジスタは良好な
オフ特性を保持しながら、周辺回路に用いた薄膜トラン
ジスタの電界効果移動度の向上が図れる。

【００２３】また本発明の薄膜半導体装置の製造方法に
よれば、挿入する微結晶シリコン層は、非晶質シリコン
膜同様にプラズマＣＶＤ法で連続的に形成できるため、
プロセス変更がなく、大きな面積をもつ基板上に形成す
る多数の薄膜トランジスタの均一性及び再現性を妨げる
要因を取り除くことができる。

【００２４】

【実施例】以下、本発明の実施例を図１〜図７を用いて
詳細に説明する。図１は本発明の実施例の薄膜半導体装
置の部分断面模式図であり、図２〜図７は本発明の実施
例の薄膜半導体装置の製造方法における各工程での薄膜
半導体装置の状態を示す断面模式図である。

【００２５】図１に示すように、薄膜半導体装置として
の液晶デイスプレイ用アクテイブマトリックス基板は、
その上に１つの画素に対応して２つの素子が形成されて
おり、図中、左側の素子は周辺回路用薄膜トランジスタ
を、右側の素子は画素駆動用薄膜トランジスタを示して
いる。この液晶デイスプレイ用アクテイブマトリックス
基板は、対角１２インチの大きさの表示部を実現するた
めのもので、画素駆動用薄膜トランジスタを有する画素
部は通常の逆スタガ構造の非晶質シリコン薄膜トランジ
スタを画素数分の４８０×６４０×（３）個を基板上に
配列し、さらに各画素部に隣接し周辺回路用薄膜トラン
ジスタを有する周辺回路部はチャネル領域が下部層より
多結晶シリコン膜、微結晶シリコン膜及び非晶質シリコ
ン膜の積層した構造の逆スタガ構造としたものである。
なお、画素数を表す（３）個はカラー表示のための３色
Ｒ、Ｇ、Ｂを意味する。

【００２６】次に図２〜図７により液晶デイスプレイ用
アクテイブマトリックス基板の製造方法について説明す
る。各図中、左側に周辺回路部の薄膜トランジスタの製
造工程を、右側には画素部の薄膜トランジスタの製造工
程を示す。

【００２７】まず、大きさ対角１４インチ、厚み１．１
ｍｍのガラス基板１を用意し、その基板１の上に、図２
に示すように、Ｃｒ膜をスパッタリング法により厚さ約
３００ｎｍ堆積し、その後通常のホトリソグラフィ技術
を用いてパタ−ニングしゲ−ト電極２を形成する。

【００２８】次に図３に示すように、ゲート電極２を覆
って基板１上にゲート絶縁膜となるＳｉＮ膜３を厚さ約
３５０ｎｍ、さらにそのＳｉＮ膜３の上に半導体薄膜の
非晶質Ｓｉ膜４を厚さ約４０ｎｍ、プラズマＣＶＤ法に
より堆積する。なお、ゲート絶縁膜はゲート電極２の表
面層を陽極化成で形成した絶縁膜とＳｉＮ膜との２層構
造としてもよい。膜堆積条件は、ＳｉＮ膜３を形成する
ために原料ガスとしてＳｉＨ₄とＮＨ₃を用い、そして基
板温度を３００℃とした。非晶質Ｓｉ膜４を形成するた
めに原料ガスとしてＳｉＨ₄とＨ₂を用い、そして基板温
度を２６０℃とした。

【００２９】ここで重要なことは、非晶質Ｓｉ膜４中の
含有水素量（Ｓｉ−Ｈ結合，Ｓｉ−Ｈ₂結合，（Ｓｉ−
Ｈ₂）ｎ結合等の水素濃度）を１０％以下にコントロー
ルすることである。この水素含有濃度が１０％以上にも
なると、次の工程で施されるレーザアニールによる多結
晶Ｓｉ膜への改質の際、Ｓｉ膜の剥離が生じやすくな
る。これは、非晶質膜４中の水素やＳｉＨ₄が急激に蒸
発飛散するためと考えられる。従って、これらの減少を
なくすため本実施例では、非晶質膜形成時の反応圧力を
低くしたり、反応ガス量の比率を制御することにより、
非晶質Ｓｉ膜４中の水素濃度を約９％とした。

【００３０】さて、非晶質Ｓｉ膜４のうち、周辺回路部
（図３の左側）のゲート電極２を覆う領域のみに、エネ
ルギー約２００ｍＪ／cm²のＸｅＣｌエキシマレーザ
（波長３０８ｎｍ）を照射する。この工程において、レ
ーザ照射された非晶質Ｓｉは多結晶Ｓｉ膜５に改質され
る。

【００３１】次に図４に示すように、多結晶Ｓｉ膜５及
び非晶質Ｓｉ膜４全面に、本発明の特徴を示す微結晶Ｓ
ｉ膜６を厚さ約２０ｎｍ堆積し、その微結晶Ｓｉ膜６上
に非晶質Ｓｉ膜４と同様の非晶質Ｓｉ膜７を約２００ｎ
ｍの厚さに、さらに非晶質Ｓｉ膜７上にリンをドープし
たｎ型の非晶質Ｓｉ膜８を約４０ｎｍの厚さに、プラズ
マＣＶＤ法によりそれぞれ堆積する。それぞれの膜堆積
条件は次の通りである。微結晶Ｓｉ膜６を形成するため
に、原料ガスとして非晶質Ｓｉ膜４形成用のガスと同様
なＳｉＨ₄とＨ₂を用いるが、ここで重要なことは、微結
晶Ｓｉ膜６を形成する前に行う基板表面の処理である。
本実施例は、レーザアニールにより多結晶膜５に改質し
た面に良好な微結晶膜６を堆積するために、以下のよう
な表面処理を施すことにより実現できる。即ち多結晶Ｓ
ｉ膜５及び非晶質Ｓｉ膜４が形成された基板１をプラズ
マＣＶＤ装置にセットし、約３００℃に加熱する。つい
で水素又は水素とハロゲン化物（ＨＦ，ＮＦ₃）等の混
合ガスのプラズマ中で基板面を処理する。この処理によ
り、多結晶Ｓｉ膜５の表面及び非晶質Ｓｉ膜４の表面を
クリーニングし、また特にレーザ照射により改質した多
結晶Ｓｉ膜５表面のレーザダメージをアニーリングし、
更には多結晶Ｓｉ膜５のダングリングボンドが水素でタ
ーミネーションされる。

【００３２】以上のような表面処理を施した後、上記条
件のようにＳｉＨ₄とＨ₂を用いてＳｉ膜を形成すること
により、多結晶Ｓｉ膜５表面には良質な微結晶Ｓｉ膜６
を，また非晶質Ｓｉ膜４の表面にはこれと同等の非晶質
Ｓｉ膜６−１を堆積できる。上記のそれぞれの膜形成は
同一チャンバー内で連続して実施することにより、コン
タミネーションを防止しながら再現性よくできる。この
結果、周辺回路部はゲート電極２の上部にゲート絶縁膜
のＳｉＮ膜３を介して、改質した多結晶Ｓｉ膜５、微結
晶Ｓｉ膜６、非晶質Ｓｉ膜７及びｎ型非晶質Ｓｉ膜８で
順次形成された４層積層構造となる。一方、画素部はゲ
ート電極上部に同様にゲート電極２上部に同様にゲート
絶縁膜のＳｉＮ膜３を介して、非晶質Ｓｉ膜のみの、
４，６−１，７，８の４層構造が形成される。

【００３３】次いで図５に示すように、周辺回路部では
上層よりｎ型非晶質Ｓｉ膜８、非晶質Ｓｉ膜７、微結晶
Ｓｉ膜６及び多結晶Ｓｉ膜５の４層を，また画素部では
上層よりｎ型非晶質Ｓｉ膜８、非晶質Ｓｉ膜７、非晶質
Ｓｉ膜６−１及び非晶質Ｓｉ膜４の４層を、通常のホト
リソグラフィ技術により島状にパターニングし、薄膜ト
ランジスタの能動領域を形成する。

【００３４】次に図６に示すように、スパッタリング法
にて透明電極である酸化インジウム・スズ（ＩＴＯ）膜
を厚さ約１２０ｎｍ堆積した後、これも通常のホトリソ
グラフィ技術でパターニングして画素用透明電極９を画
素部の横側に形成する。

【００３５】次に図７に示すように、ソース・ドレイン
電極としてのＣｒ膜１０及びＡｌ膜１１をスパッタリン
グ法にて、それぞれ膜厚さ約６０ｎｍ及び３５０ｎｍ順
次堆積する。その後、ホトリソグラフィ技術によりソー
ス及びドレイン電極をパターニングする。更に引き続い
て、ソースとドレイン電極間に露出したｎ型非晶質Ｓｉ
膜８をドライエッチングする。これにより、シリコン薄
膜トランジスタのチャネル領域は、周辺回路駆動用薄膜
トランジスタでは多結晶Ｓｉ膜５と微結晶Ｓｉ膜６及び
非晶質Ｓｉ膜７の３層積層構造となり、画素駆動用薄膜
トランジスタでは、非晶質Ｓｉ膜（４，６−１，７）の
みの３層構造となる。

【００３６】図１は、以上説明した工程を経て周辺回路
駆動用薄膜トランジスタ及び画素駆動用薄膜トランジス
タがそれぞれ形成された基板に、パッシベーション膜と
してプラズマＣＶＤ法によりＳｉＮ膜１２を厚さ約１μ
ｍ堆積した断面構造を示す。このような構造により、本
実施例の周辺回路内蔵アクティブマトリックス基板が実
現できる。

【００３７】本発明の実施例で製造したそれぞれの薄膜
トランジスタの特性は、周辺回路部においては、電界効
果移動度：５０cm²／Ｖ・ｓ、しきい電圧：２．２±
０．１Ｖ，オフ電流：２〜６×(１０のマイナス１２
乗）Ａ（ゲート電圧Ｖｇ＝−５Ｖの時）が得られ、一
方、画素部においては電界効果移動度：０．３〜０．６
cm²／Ｖ・ｓ，しきい電圧：１．５±０．２Ｖ，オフ電
流：１〜３×(１０のマイナス１２乗）Ａが得られる。
ちなみに従来の周辺回路駆動用薄膜トランジスタで、発
明が解決しようとする課題の項で述べたように、チャネ
ルが、非晶質Ｓｉ膜をレーザアニールにより改質して形
成した第１層目の多結晶Ｓｉ膜と、その上に形成した第
２層目の非晶質Ｓｉ膜とからなる薄膜トランジスタの特
性は、例えば電界効果移動度：２６cm²／Ｖ・ｓ、しき
い電圧：３．１Ｖ，オフ電流：３〜５×(１０のマイナ
ス１１乗）Ａ（ゲート電圧Ｖｇ＝−５Ｖの時）であり、
これらから本実施例の微結晶Ｓｉ膜を含んだ薄膜トラン
ジスタは、電界効果移動度、しきい電圧、オフ電流のい
ずれの点でも優れていることが分かる。

【００３８】

【発明の効果】本発明によれば、第１の薄膜半導体装置
において、ゲート電極、チャネル、ソース電極及びドレ
イン電極とを有する逆スタガ構造の薄膜トランジスタの
そのチャネルを多結晶シリコン層、微結晶シリコン層お
よび非晶質シリコン層からなる３層構造としたので、そ
れら３層間の接触は従来の多結晶層と非晶質層の２層構
造に比べて極めて良好で、新規なトラップ準位や界面準
位の発生が緩和され、多結晶シリコンの実効的な電界効
果移動度を得ることができる。

【００３９】また本発明の第２の薄膜半導体装置を、第
１の薄膜半導体装置の逆スタガ構造の薄膜トランジスタ
と同じの第１の薄膜トランジスタと、ゲート電極、チャ
ネル、ソース電極及びドレイン電極とを有し、そのチャ
ネルを非晶質シリコンのみからなる構造の逆スタガ型の
第２の薄膜トランジスタと備えるものとしたので、この
薄膜半導体装置を液晶表示装置に適用し、第１の薄膜ト
ランジスタを周辺回路に用い、第２の薄膜トランジスタ
を画素駆動用回路に用いた場合には、非晶質シリコン膜
のみで形成した画素駆動用回路に用いた第２の薄膜トラ
ンジスタの良好なオフ特性を保持しながら、周辺回路に
用いた第１の薄膜トランジスタの電界効果移動度の向上
が図れる。

【００４０】また、本発明によれば、本発明の第１の薄
膜半導体装置の製造方法を、ゲート電極、チャネル、ソ
ース電極及びドレイン電極とを有する逆スタガ構造の薄
膜トランジスタのそのチャネルを形成する際に、多結晶
シリコン層の上に形成する微結晶シリコン層を次の工程
で形成する非晶質シリコン層と同様に非晶質シリコン膜
をプラズマＣＶＤ法で形成するものとしたので、微結晶
シリコン層と非晶質シリコン層を連続的に形成できるた
め、プロセス変更がなく、大きな面積をもつ基板上に形
成する多数の薄膜トランジスタの均一性及び再現性が得
られる。

【００４１】また、本発明の第２の薄膜半導体装置の製
造方法を、ゲート電極、チャネル、ソース電極及びドレ
イン電極とを有する逆スタガ構造の薄膜トランジスタの
一対で、一方の薄膜トランジスタのチャネルを多結晶シ
リコン層を形成した後、微結晶シリコン層と非晶質シリ
コン層を形成するのに非晶質シリコン膜をプラズマＣＶ
Ｄ法で連続的に形成するものとし、それと同時に他方の
薄膜トランジスタのチャネルの非晶質シリコンのみの層
を同プラズマＣＶＤ法で形成するものとしたので、プロ
セス変更がなく、大きな面積をもつ基板上に形成する多
数の薄膜トランジスタの均一性及び再現性が得られる。

【００４２】また本発明の薄膜半導体装置の各製造方法
において、多結晶シリコン層を水素または水素とハロゲ
ン化合物の混合ガスのプラズマ雰囲気中でクリーニング
処理することにより、多結晶シリコン層の上に形成され
る微結晶シリコン層との層間接触が良好になり、多結晶
シリコンの実効的な電界効果移動度を得ることができ
る。

【図面の簡単な説明】

【図１】本発明の実施例なる薄膜半導体装置の部分断面
模式図である。

【図２】本発明の実施例の薄膜半導体装置の製造方法
で、基板上にゲート電極を形成する工程における薄膜半
導体装置の断面模式図である。

【図３】絶縁膜、非晶質Ｓｉ膜、多結晶Ｓｉ膜を形成す
る工程における薄膜半導体装置の断面模式図である。

【図４】微結晶Ｓｉ膜、ｎ型非晶質Ｓｉ膜等を形成する
工程における薄膜半導体装置の断面模式図である。

【図５】パターニングにより薄膜トランジスタの能動領
域を形成する工程における薄膜半導体装置の断面模式図
である。

【図６】透明電極を形成する工程における薄膜半導体装
置の断面模式図である。

【図７】ソース・ドレイン電極等を形成する工程におけ
る薄膜半導体装置の断面模式図である。

【符号の説明】

１絶縁基板２ゲート電極３ゲート絶縁膜４，７非晶質シリコン膜５多結晶シリコン膜６微結晶シリコン膜８ｎ型非晶質シリコン膜９透明電極膜１０，１１ソース・ドレイン電極膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中武茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に形成されたゲート電極
と、該ゲート電極を覆って前記基板上に形成された絶縁
膜と、該絶縁膜上に前記ゲート電極に対応して形成され
電流通路となるチャネルと、該チャネルの両端に形成さ
れたソース電極及びドレイン電極とを有する逆スタガ構
造の薄膜トランジスタを備えた薄膜半導体装置におい
て、前記チャネルは前記絶縁膜上に順次形成した多結晶
シリコン層、微結晶シリコン層および非晶質シリコン層
からなる３層構造としたことを特徴とする薄膜半導体装
置。
【請求項２】絶縁性基板上に形成されたゲート電極
と、該ゲート電極を覆って前記基板上に形成された絶縁
膜と、該絶縁膜上に前記ゲート電極に対応して形成され
電流通路となるチャネルと、該チャネルの両端に形成さ
れたソース電極及びドレイン電極とを有し、前記チャネ
ルは前記絶縁膜上に順次形成した多結晶シリコン層、微
結晶シリコン層および非晶質シリコン層の３層からなる
逆スタガ型の第１の薄膜トランジスタと；該第１の薄膜
トランジスタに並んで設けられ、前記基板上に形成され
た別のゲート電極と、該別のゲート電極を覆って前記基
板上に形成された絶縁膜と、該絶縁膜上に前記別のゲー
ト電極に対応して形成され電流通路となる別のチャネル
と、該別のチャネルの両端に形成されたソース電極及び
ドレイン電極とを有し、前記別のチャネルは非晶質シリ
コンからなる逆スタガ型の第２の薄膜トランジスタと；
を有することを特徴とする薄膜半導体装置。
【請求項３】請求項２記載の薄膜半導体装置を備えた
ことを特徴とする液晶表示装置。
【請求項４】絶縁性基板上に形成されたゲート電極
と、該ゲート電極を覆って前記基板上に形成された絶縁
膜と、該絶縁膜上に前記ゲート電極に対応して形成され
電流通路となるチャネルと、該チャネルの両端に形成さ
れたソース電極及びドレイン電極とを有する逆スタガ構
造の薄膜トランジスタを備えた薄膜半導体装置を製造す
る薄膜半導体装置の製造方法において、前記チャネル
は、前記絶縁膜なるＳｉＮ膜上にＳｉ膜をプラズマＣＶ
Ｄ法で堆積することにより非晶質Ｓｉ膜を形成した後、
該非晶質Ｓｉ膜をレーザアニールにより改質して多結晶
Ｓｉ層とし、次いで該多結晶Ｓｉ膜上にＳｉ膜をプラズ
マＣＶＤ法で堆積することにより微結晶Ｓｉ層を形成
し、さらに該微結晶Ｓｉ膜上にＳｉ膜をプラズマＣＶＤ
法で堆積することにより非晶質Ｓｉ層を形成することに
より、設けることを特徴とする薄膜半導体装置の製造方
法。
【請求項５】請求項４記載の薄膜半導体装置の製造方
法において、前記多結晶Ｓｉ膜を水素または水素とハロ
ゲン化合物の混合ガスのプラズマ雰囲気中でクリーニン
グ処理した後に、前記微結晶Ｓｉ膜及び前記非晶質Ｓｉ
膜を順次に形成することを特徴とする薄膜半導体装置の
製造方法。
【請求項６】絶縁性基板上に形成されたゲート電極
と、該ゲート電極を覆って前記基板上に形成された絶縁
膜と、該絶縁膜上に前記ゲート電極に対応して形成され
電流通路となるチャネルと、該チャネルの両端に形成さ
れたソース電極及びドレイン電極とを有し、前記チャネ
ルは前記絶縁膜上に順次形成した多結晶シリコン層、微
結晶シリコン層および非晶質シリコン層の３層からなる
逆スタガ型の第１の薄膜トランジスタと；該第１の薄膜
トランジスタに並んで設けられ、前記基板上に形成され
た別のゲート電極と、該別のゲート電極を覆って前記基
板上に形成された絶縁膜と、該絶縁膜上に前記別のゲー
ト電極に対応して形成され電流通路となる別のチャネル
と、該別のチャネルの両端に形成されたソース電極及び
ドレイン電極とを有し、前記別のチャネルは非晶質シリ
コンからなる逆スタガ型の第２の薄膜トランジスタと；
を有する薄膜半導体装置を製造する薄膜半導体装置の製
造方法において、前記第１の薄膜トランジスタのチャネ
ルは、前記絶縁膜なるＳｉＮ膜上にＳｉ膜をプラズマＣ
ＶＤ法で堆積することにより非晶質Ｓｉ膜を形成した
後、該非晶質Ｓｉ膜をレーザアニールにより改質して多
結晶Ｓｉ層とし、次いで該多結晶Ｓｉ層上にＳｉ膜をプ
ラズマＣＶＤ法で堆積することにより微結晶Ｓｉ層を形
成し、さらに該微結晶Ｓｉ層上にＳｉ膜をプラズマＣＶ
Ｄ法で堆積することにより非晶質Ｓｉ層を形成すること
により、設け、前記第２の薄膜トランジスタのチャネル
は、前記第１のトランジスタのチャネルを構成するため
Ｓｉ膜を堆積する度に同時にＳｉ膜を堆積することによ
り非晶質Ｓｉ層を形成して、設けることを特徴とする薄
膜半導体装置の製造方法。
【請求項７】請求項６記載の薄膜半導体装置の製造方
法において、前記一方のチャネルの多結晶Ｓｉ層と、該
多結晶Ｓｉ層の元になるＳｉ膜を堆積する時同時にＳｉ
膜を堆積することにより形成された他方のチャネルの非
晶質Ｓｉ層とを、水素または水素とハロゲン化合物の混
合ガスのプラズマ雰囲気中でクリーニング処理した後
に、後工程のＳｉ膜を堆積することを特徴とする薄膜半
導体装置の製造方法。
【請求項８】前記Ｓｉ膜の原材料はＳｉＨ₄とＨ₂とか
らなることを特徴とする請求項４ないし７のいずれかに
記載の薄膜半導体装置の製造方法。