JPH04365017A - アモルファスシリコン薄膜トランジスタアレイ - Google Patents
アモルファスシリコン薄膜トランジスタアレイInfo
- Publication number
- JPH04365017A JPH04365017A JP3140470A JP14047091A JPH04365017A JP H04365017 A JPH04365017 A JP H04365017A JP 3140470 A JP3140470 A JP 3140470A JP 14047091 A JP14047091 A JP 14047091A JP H04365017 A JPH04365017 A JP H04365017A
- Authority
- JP
- Japan
- Prior art keywords
- array
- sitft
- screen
- periphery
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 8
- 229920001296 polysiloxane Polymers 0.000 title 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アモルファスシリコン
薄膜トランジスタアレイに関し、例えば、アクティブマ
トリクス形液晶ディスプレイに用いられるアモルファス
シリコン薄膜トランジスタアレイに関する。
薄膜トランジスタアレイに関し、例えば、アクティブマ
トリクス形液晶ディスプレイに用いられるアモルファス
シリコン薄膜トランジスタアレイに関する。
【０００２】
【従来の技術】アモルファスシリコン（ａ−Ｓｉ）半導
体を用いたアモルファスシリコン薄膜トランジスタ（以
下、ａ−ＳｉＴＦＴという）は、高いスイッチング比を
有し、しかも低温プロセスによって大面積のガラス基板
上に形成できる等の優れた特徴を備えている。そのため
、このａ−ＳｉＴＦＴをアレイ状に設けたａ−ＳｉＴＦ
Ｔアレイは、液晶ディスプレイ及びイメージセンサ等の
駆動素子として利用されると共に、特に微細な画素を有
しかつ大面積が要望されるアクティブマトリクス形の液
晶ディスプレイに適したトランジスタアレイとして期待
されている。
体を用いたアモルファスシリコン薄膜トランジスタ（以
下、ａ−ＳｉＴＦＴという）は、高いスイッチング比を
有し、しかも低温プロセスによって大面積のガラス基板
上に形成できる等の優れた特徴を備えている。そのため
、このａ−ＳｉＴＦＴをアレイ状に設けたａ−ＳｉＴＦ
Ｔアレイは、液晶ディスプレイ及びイメージセンサ等の
駆動素子として利用されると共に、特に微細な画素を有
しかつ大面積が要望されるアクティブマトリクス形の液
晶ディスプレイに適したトランジスタアレイとして期待
されている。
【０００３】以下、ａ−ＳｉＴＦＴの構成を図を用いて
説明する。図４は、ａ−ＳｉＴＦＴの構造例を示す断面
図である。このａ−ＳｉＴＦＴは、ガラス等の絶縁性基
板１上に形成された膜厚１００〜２００ｎｍ程度のゲー
ト電極２を有している。ゲート電極２は、スパッタリン
グ法によりタンタル（Ｔａ）を被着した後、ホトリソ・
エッチング技術によりパターニングを施して形成された
ものである。前記ホトリソ・エッチングには、四フッ化
炭素（ＣＦ４ ）と酸素（Ｏ２ ）を用いたプラズマエ
ッチング法等が用いられる。
説明する。図４は、ａ−ＳｉＴＦＴの構造例を示す断面
図である。このａ−ＳｉＴＦＴは、ガラス等の絶縁性基
板１上に形成された膜厚１００〜２００ｎｍ程度のゲー
ト電極２を有している。ゲート電極２は、スパッタリン
グ法によりタンタル（Ｔａ）を被着した後、ホトリソ・
エッチング技術によりパターニングを施して形成された
ものである。前記ホトリソ・エッチングには、四フッ化
炭素（ＣＦ４ ）と酸素（Ｏ２ ）を用いたプラズマエ
ッチング法等が用いられる。
【０００４】次に、前記ホトリソ・エッチングによって
、レジストパターンを除去した後、ゲート電極２上の周
囲には、前記Ｔａが酸化されてなる五酸化タンタル（Ｔ
ａ２ Ｏ５ ）の第１ゲート絶縁膜３が、膜厚２００〜
３００ｎｍ程度で形成される。第１ゲート絶縁膜３上の
周囲には、膜厚が２００ｎｍを越え３００ｎｍ程度以下
のシリコン窒化膜（ＳｉＮＸ 膜）からなる第２ゲート
絶縁膜４が、グロー放電法によって形成される。この第
２ゲート絶縁膜４上には、膜厚２０〜２００ｎｍ程度の
ａ−Ｓｉからなる活性層５が被着形成され、活性層５上
にはｎ＋ −ａ−Ｓｉからなるオーミック層１０が被着
形成され、オーミック層１０上にはアルミニウムが被着
形成される。その後、形成されるべきソース電極及びド
レイン電極の形状にホトリソ・エッチングを行いソース
電極６及びドレイン電極７を形成する。
、レジストパターンを除去した後、ゲート電極２上の周
囲には、前記Ｔａが酸化されてなる五酸化タンタル（Ｔ
ａ２ Ｏ５ ）の第１ゲート絶縁膜３が、膜厚２００〜
３００ｎｍ程度で形成される。第１ゲート絶縁膜３上の
周囲には、膜厚が２００ｎｍを越え３００ｎｍ程度以下
のシリコン窒化膜（ＳｉＮＸ 膜）からなる第２ゲート
絶縁膜４が、グロー放電法によって形成される。この第
２ゲート絶縁膜４上には、膜厚２０〜２００ｎｍ程度の
ａ−Ｓｉからなる活性層５が被着形成され、活性層５上
にはｎ＋ −ａ−Ｓｉからなるオーミック層１０が被着
形成され、オーミック層１０上にはアルミニウムが被着
形成される。その後、形成されるべきソース電極及びド
レイン電極の形状にホトリソ・エッチングを行いソース
電極６及びドレイン電極７を形成する。
【０００５】次に、ａ−ＳｉＴＦＴ素子をマトリクス状
のパターンに素子分離するために、レジストパターンを
形成し、ａ−ＳｉＴＦＴ素子を構成しない部分の活性層
５のみをエッチングにより除去する。次に、ソース電極
６とドレイン電極７間のチャンネルを形成する部分のオ
ーミック層１０をエッチングにより除去する。さらに、
前記ソース電極６及びドレイン電極７を含む素子表面を
ＳｉＮＸ の保護膜８で被覆することによって、所定の
逆スタガー構造を有するａ−ＳｉＴＦＴを構成する。さ
らに、前記ソース電極６上の保護膜８にコンタクト穴１
１をあけ、画素電極９を形成することによって、ソース
電極６と画素電極９が接続された構成とする。
のパターンに素子分離するために、レジストパターンを
形成し、ａ−ＳｉＴＦＴ素子を構成しない部分の活性層
５のみをエッチングにより除去する。次に、ソース電極
６とドレイン電極７間のチャンネルを形成する部分のオ
ーミック層１０をエッチングにより除去する。さらに、
前記ソース電極６及びドレイン電極７を含む素子表面を
ＳｉＮＸ の保護膜８で被覆することによって、所定の
逆スタガー構造を有するａ−ＳｉＴＦＴを構成する。さ
らに、前記ソース電極６上の保護膜８にコンタクト穴１
１をあけ、画素電極９を形成することによって、ソース
電極６と画素電極９が接続された構成とする。
【０００６】図２は従来のａ−ＳｉＴＦＴアレイ周辺部
分の平面図であり、図３は従来のａ−ＳｉＴＦＴアレイ
中央部分の平面図である。
分の平面図であり、図３は従来のａ−ＳｉＴＦＴアレイ
中央部分の平面図である。
【０００７】
【発明が解決しようとする課題】しかしながら、ゲート
電極２、第２ゲート絶縁膜４、活性層５、ソース電極６
、ドレイン電極７、オーミック層１０、コンタクト穴１
１、画素電極９のパターニングを行う際、ａ−ＳｉＴＦ
Ｔアレイ中央部では同一形状のａ−ＳｉＴＦＴが規則正
しく配置されているため、被エッチング膜は配置、面積
比が一定となるが、ａ−ＳｉＴＦＴアレイ周辺部ではａ
−ＳｉＴＦＴや配線が混在し、被エッチング膜の配置、
面積比が部分により異なる。
電極２、第２ゲート絶縁膜４、活性層５、ソース電極６
、ドレイン電極７、オーミック層１０、コンタクト穴１
１、画素電極９のパターニングを行う際、ａ−ＳｉＴＦ
Ｔアレイ中央部では同一形状のａ−ＳｉＴＦＴが規則正
しく配置されているため、被エッチング膜は配置、面積
比が一定となるが、ａ−ＳｉＴＦＴアレイ周辺部ではａ
−ＳｉＴＦＴや配線が混在し、被エッチング膜の配置、
面積比が部分により異なる。
【０００８】このことにより、ａ−ＳｉＴＦＴアレイ中
央部とａ−ＳｉＴＦＴアレイ周辺部との間で、またａ−
ＳｉＴＦＴアレイ周辺部間でエッチング速度の違いが生
じ、ある部分にエッチング時間を合わせてエッチングを
行うと、他の部分においてエッチング不足、またはエッ
チング過剰となる。特に、ソース電極６とドレイン電極
７間のオーミック層１０を除去する際には、エッチング
過剰でも、エッチング不足でもトランジスタ特性を大き
く劣化させるため、画面全体で均一にエッチングを行う
ことが必要である。
央部とａ−ＳｉＴＦＴアレイ周辺部との間で、またａ−
ＳｉＴＦＴアレイ周辺部間でエッチング速度の違いが生
じ、ある部分にエッチング時間を合わせてエッチングを
行うと、他の部分においてエッチング不足、またはエッ
チング過剰となる。特に、ソース電極６とドレイン電極
７間のオーミック層１０を除去する際には、エッチング
過剰でも、エッチング不足でもトランジスタ特性を大き
く劣化させるため、画面全体で均一にエッチングを行う
ことが必要である。
【０００９】以上のように、エッチング速度が画面中央
部と、画面周辺部で異なることにより、トランジスタの
特性がａ−ＳｉＴＦＴアレイ中央部とａ−ＳｉＴＦＴア
レイ周辺部で異なる。このことによりディスプレイの表
示ムラが生じるという問題点があった。これらの問題点
は、電子機器、特に、アクティブマトリクス形の液晶デ
ィスプレイに応用するに際し、表示品質低下の原因とな
っていた。
部と、画面周辺部で異なることにより、トランジスタの
特性がａ−ＳｉＴＦＴアレイ中央部とａ−ＳｉＴＦＴア
レイ周辺部で異なる。このことによりディスプレイの表
示ムラが生じるという問題点があった。これらの問題点
は、電子機器、特に、アクティブマトリクス形の液晶デ
ィスプレイに応用するに際し、表示品質低下の原因とな
っていた。
【００１０】そこで、本発明は、前記従来技術が持って
いたａ−ＳｉＴＦＴアレイ中央部とａ−ＳｉＴＦＴアレ
イ周辺部との間で、また、ａ−ＳｉＴＦＴアレイ周辺部
間で生じるエッチング速度の差を低減することにより、
トランジスタ特性の差を低減し、表示品質の高いａ−Ｓ
ｉＴＦＴアレイを提供することを目的とする。
いたａ−ＳｉＴＦＴアレイ中央部とａ−ＳｉＴＦＴアレ
イ周辺部との間で、また、ａ−ＳｉＴＦＴアレイ周辺部
間で生じるエッチング速度の差を低減することにより、
トランジスタ特性の差を低減し、表示品質の高いａ−Ｓ
ｉＴＦＴアレイを提供することを目的とする。
【００１１】
【課題を解決するための手段】前記した問題点を解決す
るために、本発明は、基板上に形成されたａ−ＳｉＴＦ
Ｔアレイにおいて、画面用ａ−ＳｉＴＦＴアレイの周辺
部の外側、即ち、外周部に、ダミーのａ−ＳｉＴＦＴア
レイを形成したことを特徴とするａ−ＳｉＴＦＴアレイ
とするものである。
るために、本発明は、基板上に形成されたａ−ＳｉＴＦ
Ｔアレイにおいて、画面用ａ−ＳｉＴＦＴアレイの周辺
部の外側、即ち、外周部に、ダミーのａ−ＳｉＴＦＴア
レイを形成したことを特徴とするａ−ＳｉＴＦＴアレイ
とするものである。
【００１２】
【作用】本発明は上記問題点を解決するために、画面用
ａ−ＳｉＴＦＴアレイの外周部に、画面用ａ−ＳｉＴＦ
Ｔアレイと同一形状のダミーａ−ＳｉＴＦＴアレイを形
成することにより、画面用ａ−ＳｉＴＦＴアレイ中央部
とａ−ＳｉＴＦＴアレイ周辺部との間のエッチング速度
の差を低減し均一にする。このことにより、ａ−ＳｉＴ
ＦＴアレイ周辺部においてもａ−ＳｉＴＦＴアレイ中央
部と同様に、被エッチング膜の形状、面積比を一定にす
ることが可能となる。このため、画面用ａ−ＳｉＴＦＴ
アレイ中央部とａ−ＳｉＴＦＴアレイ周辺部でＴＦＴ特
性が均一で、表示品質の高いａ−ＳｉＴＦＴアレイとす
ることができる。
ａ−ＳｉＴＦＴアレイの外周部に、画面用ａ−ＳｉＴＦ
Ｔアレイと同一形状のダミーａ−ＳｉＴＦＴアレイを形
成することにより、画面用ａ−ＳｉＴＦＴアレイ中央部
とａ−ＳｉＴＦＴアレイ周辺部との間のエッチング速度
の差を低減し均一にする。このことにより、ａ−ＳｉＴ
ＦＴアレイ周辺部においてもａ−ＳｉＴＦＴアレイ中央
部と同様に、被エッチング膜の形状、面積比を一定にす
ることが可能となる。このため、画面用ａ−ＳｉＴＦＴ
アレイ中央部とａ−ＳｉＴＦＴアレイ周辺部でＴＦＴ特
性が均一で、表示品質の高いａ−ＳｉＴＦＴアレイとす
ることができる。
【００１３】本発明によれば、以上のようにａ−ＳｉＴ
ＦＴアレイの特性がａ−ＳｉＴＦＴアレイ中央部とａ−
ＳｉＴＦＴアレイ周辺部で均一に働くので、液晶ディス
プレイにおける画面内均一性、輝度等、表示機能が向上
する。
ＦＴアレイの特性がａ−ＳｉＴＦＴアレイ中央部とａ−
ＳｉＴＦＴアレイ周辺部で均一に働くので、液晶ディス
プレイにおける画面内均一性、輝度等、表示機能が向上
する。
【００１４】
【実施例１】図１は本発明の実施例を示すａ−ＳｉＴＦ
Ｔアレイ周辺部及び外周部の平面図である。このａ−Ｓ
ｉＴＦＴアレイは、例えば、アクティブマトリクス形の
液晶ディスプレイに用いられるものである。
Ｔアレイ周辺部及び外周部の平面図である。このａ−Ｓ
ｉＴＦＴアレイは、例えば、アクティブマトリクス形の
液晶ディスプレイに用いられるものである。
【００１５】図１に示すように、斜線部分が画面用のａ
−ＳｉＴＦＴアレイであり、画面用ａ−ＳｉＴＦＴアレ
イの外周に画面用ａ−ＳｉＴＦＴアレイと同一形状のダ
ミーのａ−ＳｉＴＦＴアレイを形成する。このようにダ
ミーのａ−ＳｉＴＦＴアレイを形成することにより、画
面周辺部のａ−ＳｉＴＦＴにおいても、画面内部のａ−
ＳｉＴＦＴと同様にその外周にａ−ＳｉＴＦＴが存在す
るため、エッチング速度が画面内部のａ−ＳｉＴＦＴと
ほぼ同一となる。このため、エッチングによるＴＦＴ特
性が、画面中央部と画面周辺部でほぼ均一となる。
−ＳｉＴＦＴアレイであり、画面用ａ−ＳｉＴＦＴアレ
イの外周に画面用ａ−ＳｉＴＦＴアレイと同一形状のダ
ミーのａ−ＳｉＴＦＴアレイを形成する。このようにダ
ミーのａ−ＳｉＴＦＴアレイを形成することにより、画
面周辺部のａ−ＳｉＴＦＴにおいても、画面内部のａ−
ＳｉＴＦＴと同様にその外周にａ−ＳｉＴＦＴが存在す
るため、エッチング速度が画面内部のａ−ＳｉＴＦＴと
ほぼ同一となる。このため、エッチングによるＴＦＴ特
性が、画面中央部と画面周辺部でほぼ均一となる。
【００１６】図４中の曲線（ａ）に本発明を実施した場
合の画面周辺部のＴＦＴ特性、図４中の曲線（ｂ）に画
面中央部のＴＦＴ特性を示す。図４からは、画面周辺部
のＴＦＴ特性と画面中央部のＴＦＴ特性は、ほぼ同じで
あることが分かる。これに対して、図５に従来の画面用
ａ−ＳｉＴＦＴアレイの特性を掲げた。図５中の曲線（
ａ）は従来の画面周辺部のＴＦＴ特性、図５中の曲線（
ｂ）に画面中央部のＴＦＴ特性を示す。図５からは、画
面周辺部のＴＦＴ特性と画面中央部のＴＦＴ特性は、大
きく異なることが分かる。
合の画面周辺部のＴＦＴ特性、図４中の曲線（ｂ）に画
面中央部のＴＦＴ特性を示す。図４からは、画面周辺部
のＴＦＴ特性と画面中央部のＴＦＴ特性は、ほぼ同じで
あることが分かる。これに対して、図５に従来の画面用
ａ−ＳｉＴＦＴアレイの特性を掲げた。図５中の曲線（
ａ）は従来の画面周辺部のＴＦＴ特性、図５中の曲線（
ｂ）に画面中央部のＴＦＴ特性を示す。図５からは、画
面周辺部のＴＦＴ特性と画面中央部のＴＦＴ特性は、大
きく異なることが分かる。
【００１７】以上のように、本実施例では、画面用ａ−
ＳｉＴＦＴアレイの外周部にダミー用ａ−ＳｉＴＦＴア
レイを設置することにより、画面中央部と画面周辺部の
エッチング速度を均一にし、そのことにより画面中央部
と画面周辺部のＴＦＴ特性を均一にすることができる。 したがって、液晶ディスプレイにおける画面中央部と画
面周辺部の表示ムラを著しく改善し、表示機能を向上す
ることができる。
ＳｉＴＦＴアレイの外周部にダミー用ａ−ＳｉＴＦＴア
レイを設置することにより、画面中央部と画面周辺部の
エッチング速度を均一にし、そのことにより画面中央部
と画面周辺部のＴＦＴ特性を均一にすることができる。 したがって、液晶ディスプレイにおける画面中央部と画
面周辺部の表示ムラを著しく改善し、表示機能を向上す
ることができる。
【００１８】なお、本発明は前記の実施例に限定されず
、種々の変形が可能である。例えば、図１のａ−ＳｉＴ
ＦＴアレイは、アクティブマトリクス形の液晶ディスプ
レイのみならず、イメージセンサ等の他の電子機器にお
ける駆動回路や論理回路等にも適用可能である。また、
その用途に応じて図１の構造及び製造方法等を変更する
こともできる。
、種々の変形が可能である。例えば、図１のａ−ＳｉＴ
ＦＴアレイは、アクティブマトリクス形の液晶ディスプ
レイのみならず、イメージセンサ等の他の電子機器にお
ける駆動回路や論理回路等にも適用可能である。また、
その用途に応じて図１の構造及び製造方法等を変更する
こともできる。
【００１９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、画面用ａ−ＳｉＴＦＴアレイの外周に、ダミー用
ａ−ＳｉＴＦＴアレイを形成することにより、ａ−Ｓｉ
ＴＦＴアレイの製造工程において、画面中央部と画面周
辺部のエッチング速度を均一とし、そのことにより画面
中央部と画面周辺部のＴＦＴ特性を均一とすることがで
きる。これによりアモルファスシリコン薄膜トランジス
タアレイを用いたアクティブマトリクス液晶ディスプレ
イの画面内の均一性に優れた表示性能を得ることができ
る。
れば、画面用ａ−ＳｉＴＦＴアレイの外周に、ダミー用
ａ−ＳｉＴＦＴアレイを形成することにより、ａ−Ｓｉ
ＴＦＴアレイの製造工程において、画面中央部と画面周
辺部のエッチング速度を均一とし、そのことにより画面
中央部と画面周辺部のＴＦＴ特性を均一とすることがで
きる。これによりアモルファスシリコン薄膜トランジス
タアレイを用いたアクティブマトリクス液晶ディスプレ
イの画面内の均一性に優れた表示性能を得ることができ
る。
【図１】本発明の実施例のａ−ＳｉＴＦＴアレイ周辺部
及び外周部の平面図を示す。
及び外周部の平面図を示す。
【図２】従来のａ−ＳｉＴＦＴアレイ周辺部分の平面図
を示す。
を示す。
【図３】従来のａ−ＳｉＴＦＴアレイ中央部分の平面図
を示す。
を示す。
【図４】ａ−ＳｉＴＦＴの構造例を示す断面図である。
【図５】従来の画面用ａ−ＳｉＴＦＴアレイの特性を示
す。
す。
【図６】本発明の画面用ａ−ＳｉＴＦＴアレイの特性を
示す。
示す。
１ 絶縁性基板
２ ゲート電極
３ 第１ゲート絶縁膜４
第２ゲート絶縁膜５ 活
性層 ６ ソース電極 ７ ドレイン電極 ８ ＳｉＮＸ の保護膜９
画素電極 １０ オーミック層 １１ コンタクト穴
第２ゲート絶縁膜５ 活
性層 ６ ソース電極 ７ ドレイン電極 ８ ＳｉＮＸ の保護膜９
画素電極 １０ オーミック層 １１ コンタクト穴
Claims (1)
- 【請求項１】 基板上に形成されたアモルファスシリ
コン薄膜トランジスタアレイにおいて、画面用アモルフ
ァスシリコン薄膜トランジスタアレイの外周部に、ダミ
ーのアモルファスシリコン薄膜トランジスタアレイを形
成したことを特徴とするアモルファスシリコン薄膜トラ
ンジスタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14047091A JP2966142B2 (ja) | 1991-06-12 | 1991-06-12 | アモルファスシリコン薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14047091A JP2966142B2 (ja) | 1991-06-12 | 1991-06-12 | アモルファスシリコン薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365017A true JPH04365017A (ja) | 1992-12-17 |
| JP2966142B2 JP2966142B2 (ja) | 1999-10-25 |
Family
ID=15269352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14047091A Expired - Fee Related JP2966142B2 (ja) | 1991-06-12 | 1991-06-12 | アモルファスシリコン薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966142B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148333A (ja) * | 2005-10-24 | 2007-06-14 | Ricoh Co Ltd | 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版 |
| JP2010021329A (ja) * | 2008-07-10 | 2010-01-28 | Mitsubishi Electric Corp | Ｔｆｔ基板の製造方法及びｔｆｔ基板 |
| WO2024113181A1 (zh) * | 2022-11-29 | 2024-06-06 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
1991
- 1991-06-12 JP JP14047091A patent/JP2966142B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148333A (ja) * | 2005-10-24 | 2007-06-14 | Ricoh Co Ltd | 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版 |
| JP2010021329A (ja) * | 2008-07-10 | 2010-01-28 | Mitsubishi Electric Corp | Ｔｆｔ基板の製造方法及びｔｆｔ基板 |
| WO2024113181A1 (zh) * | 2022-11-29 | 2024-06-06 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2966142B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| US6831318B2 (en) | Thin film transistor array | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5696387A (en) | Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100328847B1 (ko) | 박막트랜지스터의제조방법 | |
| JPH04365017A (ja) | アモルファスシリコン薄膜トランジスタアレイ | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| JP2753055B2 (ja) | アモルファスシリコン薄膜トランジスタ | |
| KR0151275B1 (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
| KR20000003756A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JPH07218929A (ja) | 薄膜トランジスターのアレイ構造 | |
| US6844901B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPS63155766A (ja) | 薄膜トランジスタ | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH06160897A (ja) | 液晶表示装置 | |
| KR100336894B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| JPH04348041A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62169125A (ja) | 液晶表示パネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |