JP2007148333A - 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版 - Google Patents

Abstract

【課題】平面状に格子状に配置される個別電極の寸法精度を良好に形成する、電極形成方法を提供する。
【解決手段】複数の個別電極をスクリーン印刷によって形成する電極形成方法であって、同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、印刷された前記個別電極を硬化する第２の工程と、を有し、前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とする電極形成方法。
【選択図】図３

Description

本発明は、平板上に個別電極を形成する電極形成方法と、これを用いた電子回路および表示装置に関する。

近年、例えば液晶表示装置や、有機ＥＬ表示装置などの薄型でかつ大画面化が可能な表示装置（フラットパネルディスプレイ）が普及してきている。このような表示装置は、ＩＴＯなどの透明電極よりなる共通電極と、画素ごとにマトリクス状に配置された画素電極（個別電極）の間に、例えば、液晶、ＥＬ素子、電気泳動素子などの表示素子が挟み込まれた構造を有している。

上記のフラットパネルディスプレイでは、画素ごとに、例えばＴＦＴ（薄膜トランジスタ）などの制御用の素子が組み込まれる場合が多い。この場合、ＴＦＴのソース電極と上記の個別電極が接続され、さらにＴＦＴのゲート電極とドレイン電極は、格子状に形成されたゲート線とドレイン線に接続され、画素ごとの表示の制御が行われる。このような表示装置の駆動回路は、アクティブマトリクス駆動回路と呼ばれている。

従来、上記のアクティブマトリクス駆動回路は、フォトリソグラフィ法やドライエッチング法など、ＬＳＩ回路の製造方法を適用して形成されていた。しかし、フォトリソグラフィ法やドライエッチング法を用いたアクティブマトリクス回路の形成はその製造コストが高くなり、表示装置の低コスト化が困難となる問題が生じていた。

そこで、例えば上記の個別電極の形成（パターニング）に、スクリーン印刷法を適用することが検討されており、この場合、リソグラフィ法やドライエッチング法などに比べて低コストでアクティブマトリクス回路を形成することが可能になる。例えば、上記の個別電極は、１素子の大きさが８５ｄｐｉで２００〜２７０μｍ、２００ｄｐｉで約１００μｍ程度であり、例えばオフコンタクト方式のスクリーン印刷法で形成することが可能である。

ここで、上記のオフコンタクト方式のスクリーン印刷法の概略を、図１に基づき、説明する。オフコンタクト方式のスクリーン印刷法では、まずステンレスメッシュからなるスクリーン版を用意し、基板とスクリーン版の間にはクリアランス（空隙）を設けて置く。次に、図１に示すように、スクリーン版にペーストを乗せてスキージで刷ると、スキージ直下近傍ではペーストは基板と接触し、ペーストのタッキング力によってスクリーン版と基板とが接着される。

一方スクリーン版はスキージ直下でクリアランスが０となるため、大きな張力が発生する。そのため印刷方向に対しスキージ後方ではスクリーン版の張力がタッキング力に勝り、基板からスクリーン版が離れ始める(版離れ工程)。その時メッシュ内に保持されているペーストには大きなせん断応力が作用し、ペーストの粘度が急激に低下する。その結果ペーストはメッシュを通過でき、基板に転写される。
特開２００４−２５３５７５号公報 特開昭６２−２２２６９２号公報 特公平８−３１６６９号公報

しかし、スクリーン印刷法により平面状に一定周期で配置された個別電極を形成すると、最外周の個別電極では、例えば図２に示すような形状の劣化が発生する場合があった。図２は、スクリーン印刷法により平面状に一定周期で格子状（マトリクス状）に配置された個別電極の一例であるが、内側の個別電極ではペーストはほぼ矩形に印刷されるが、最外周の個別電極では周辺部でペーストがかすれて矩形とならない場合があり、面積の小さい画素電極が発生する頻度が高くなっていた。そのためフラットパネルディスプレイでは最外周部で画質の劣化を招く場合があった。この理由について、以下に説明する。

スクリーン印刷におけるペーストのタッキング力は、ペーストの粘弾性や基板と接着しているスクリーン版の面積に影響される。つまりスクリーン版に設けられたパターン形状（通常はメッシュの一部を乳剤で遮蔽して、所望のパターンの反転形状をスクリーン版表面に形成しておく）に大きく依存する。一方、スクリーン版の張力は版の面積、紗張りの強さ、クリアランス、スクリーン版上の位置等に影響される。

ここで、平面状に一定周期で配置された個別電極の印刷を考えると、スクリーン版の張力やペーストの粘弾性は最外周の個別電極と最外周の１個内側の個別電極では顕著な違いは無いと思われる。一方タッキング力に影響するパターン形状は、最外周の１個内側にある個別電極では全ての方向で隣接して個別電極のパターンが存在するが、最外周の個別電極は隣接する個別電極のパターン数は半分程度になっており、更に隣接したパターンの無い側はフラットパネルディスプレイの表示領域の外側に当たり、スクリーン版上では広く乳剤で遮蔽されており、ペーストは吐出されない。そのため最外周の個別電極は最外周の１個内側の個別電極よりもタッキング力が小さくなり、スクリーン版の版離れが加速されてペーストが基板に十分転写されず、個別電極の周辺部でパターンがかすれる頻度が増加したと予測される。

スクリーン印刷による個別電極の印刷ではこのような問題が発生するため、画面全体で表示品質が良好である表示装置を形成するためには、最外周の個別電極の印刷形状を良好とする必要がある。

例えば、上記の特許文献１（特開２００４−２５３５７５号公報）では、スクリーン印刷法によって半導体ウェハに保護膜を印刷する場合、チップパターンの外側に５０〜２０００μｍの間隔をあけて、５０〜１００μｍの幅を有するダミーパターンを形成し、ペーストのタッキング力を大きくすることで最外周のチップパターンに形成される保護膜のかすれを防止している。

しかし、上記の方法において形成される膜は、チップパターンの保護膜であり、例えば個別電極のように、形成される寸法精度が直接的に表示装置の表示の画質に影響する場合と異なり、要求される寸法の精度の水準が高くないと考えられる。

そのため、上記の方法を個別電極を印刷する場合に適用しようとすると、例えば幅広のダミーパターンによって過剰のタッキング力が加わることで最外周の個別電極の寸法の増加が生じる場合があり、表示装置の画質の低下を招く懸念があった。すなわち、上記の方法ではダミーパターンの寸法や精度に関しての記載は無く、またダミーパターンを形成したことに伴う最外周のチップパターンの寸法精度への影響が考慮されていなかった。

また、上記の特許文献２（特開昭６２−２２２６９２号公報）には、既存パターンの近傍に追加パターンを印刷する場合、追加パターン位置に対し既存パターンの反対側に既存パターンとほぼ等しい膜厚のダミーパターンを印刷する方法が開示されている。この場合、
追加パターンの印刷ではスクリーン版が既存パターンとダミーパターンの両方で支持されるため、スクリーン版の当たり具合が改善され、良好な追加パターンが印刷できる。

しかし、上記の方法は、スクリーン印刷を複数回行うことを前提としており、個別電極の印刷のように、通常１回の印刷で完了する印刷方法に単純に適用することは困難である。

また、上記の特許文献３（特公平８−３１６６９号公報）では、コンタクト方式によって配線パターンを印刷する場合、配線パターンの端部にダミーパターンを形成しておき、印刷後ダミーパターンに向かうように版離れを起こさせる方法を提案している。しかしながら上記の方法はコンタクト方式を前提としており、より微細な配線形成に適したオフコンタクト方式での作用・効果は述べられていない。

そこで、本発明では、上記の問題を解決した、新規で有用な電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版を提供することを統括的課題としている。

本発明の具体的な第１の課題は、平面状に格子状に配置される個別電極の寸法精度を良好に形成する、電極形成方法を提供することである。

また、本発明の具体的な第２の課題は、平面状に格子状に配置される個別電極の寸法精度が良好な、アクティブマトリクス駆動回路を提供することである。

また、本発明の具体的な第３の課題は、表示画質が良好なフラットパネルディスプレイを提供することである。

また、本発明の第４の課題は、平面状に格子状に配置される個別電極の寸法精度を良好に形成するための、スクリーン印刷に用いるスクリーン版を提供することである。

本発明の第１の観点では、上記の課題を、複数の個別電極をスクリーン印刷によって形成する電極形成方法であって、同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、印刷された前記個別電極を硬化する第２の工程と、を有し、前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とする電極形成方法により、解決する。

当該電極形成方法によれば、平面状に格子状に配置される個別電極の寸法精度を良好に形成することが可能となる。

また、複数の前記第１のペースト吐出部の設置間隔と、前記第１のペースト吐出部と前記第２のペースト吐出部の設置間隔が等しいと、格子状に形成される個別電極の、最外周の寸法精度が良好となる。

また、前記ペースト吐出部は、前記スクリーン版に等間隔で形成されていると、スクリーン版の形状が単純となるとともに、個別電極とダミーパターンの印刷が容易となる。

また、前記ダミーパターンは、前記個別電極を囲むように形成されると、格子状に形成される個別電極の、最外周の寸法精度が良好となる。

また、前記ダミーパターンは、前記個別電極の外側に一列形成されると、ダミーパターンが占める面積を抑制することができる。

また、本発明の第２の観点では、上記の課題を、基板上に設置された複数の素子と、前記素子上に形成された絶縁膜と、前記絶縁膜上に形成された、上記の電極形成方法により形成された個別電極およびダミーパターンと、を有し、前記素子と前記個別電極とがそれぞれ対応するように格子状に配列されて電気的に接続されていることを特徴とするアクティブマトリクス駆動回路により、解決する。

当該アクティブマトリクス駆動回路は、平面状に格子状に配置される個別電極の寸法精度が良好である特徴を有している。

また、本発明の第３の観点では、上記の課題を、上記のアクティブマトリクス駆動回路を用いたことを特徴とするフラットパネルディスプレイを用いて解決する。

当該フラットパネルディスプレイは、表示画質が良好である特徴を有している。

また、本発明の第４の観点では、上記の課題を、基板上にアクティブマトリクス駆動回路を形成するアクティブマトリクス駆動回路の製造方法であって、前記基板上に複数の素子を格子状に配列するように形成する素子形成工程と、前記素子に接続される複数の個別電極をスクリーン印刷によって形成する電極形成工程と、を有し、前記電極形成工程は、同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、印刷された前記個別電極を硬化する第２の工程と、を含み、前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とするアクティブマトリクス駆動回路の製造方法により、解決する。

当該製造方法によれば、平面状に格子状に配置される個別電極の寸法精度が良好であるアクティブマトリクス駆動回路を製造することが可能となる。

また、本発明の第５の観点では、上記の課題を、フラットパネルディスプレイの製造方法であって、基板上に複数の素子を格子状に配列するように形成する素子形成工程と、前記素子に接続される複数の個別電極をスクリーン印刷によって形成する電極形成工程と、前記個別電極上に表示素子を形成する工程と、を有し、前記電極形成工程は、同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、印刷された前記個別電極を硬化する第２の工程と、を含み、前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とするフラットパネルディスプレイの製造方法により、解決する。

当該製造方法によれば、表示画質が良好なフラットパネルディスプレイを製造することが可能となる。

また、本発明の第６の観点では、上記の課題を、複数の個別電極をスクリーン印刷する場合に用いるスクリーン版であって、同じ形状のペースト吐出部が格子状に配列されて形成され、前記ペースト吐出部は、前記電極を印刷するための第１のペースト吐出部と、ダミーパターンを印刷するための第２の吐出部とを含むことを特徴とするスクリーン版により、解決する。

当該スクリーン版によれば、平面状に格子状に配置される個別電極の寸法精度を良好に形成することが可能となる。

本発明によれば、平面状に格子状に配置される個別電極の寸法精度を良好に形成することが可能となる。

また、寸法精度が良好に形成された個別電極を有するアクティブマトリクス駆動回路を提供することが可能となる。

また、表示画質が良好なフラットパネルディスプレイを提供することが可能となる。

また、平面状に格子状に配置される個別電極の寸法精度を良好に形成することが可能なスクリーン版を提供することが可能となる。

次に、本発明の実施の形態に関して図面に基づき、説明する。

図３は、本発明の実施例１によるスクリーン版１００を模式的に示す平面図であり、図４はその一部（Ａ部）の拡大図である。上記のスクリーン板１００は、個別電極とダミーパターン（後述）をスクリーン印刷するための印刷版であって、メッシュ５００番の平織りステンレス線からなり、版表面の一部は乳剤で遮蔽されている。

前記スクリーン版１００には、略正方形の開口部（乳剤で遮蔽されていないパターン）よりなるペースト吐出部１０１が、格子状（マトリクス状）に配列されている。前記ペースト吐出部１０１は、個別電極を印刷するための第１のペースト吐出部１０１Ａと、個別電極の周囲に形成されるダミーパターンを印刷するための第２のペースト吐出部１０１Ｂと、を含む構成となっている。

前記第１のペースト吐出部１０１Ａは、例えば、平面上にＸ、Ｙ方向とも設置のピッチが３００μｍで、マトリクス状に配置される、６４０×４８０個の個別電極（個別電極の設計寸法は２５０μｍ×２５０μｍ）の印刷に用いられる。前記第１のペースト吐出部１０１Ａは、前記スクリーン版１００の略中心に相当する位置の、第１の領域１００Ａに形成されている。

また、前記第２のペースト吐出部１０１Ｂは、マトリックス状に配置された複数の前記第１のペースト吐出部１０１Ａの外側（前記第１の領域１００Ａの外側）に近接して、該スクリーン版１００の第２の領域１０１Ｂに形成されている。前記第２の領域１０１Ｂは、前記第１の領域１００Ａ（前記第１のペースト吐出部１０１Ａ）を囲むようにして、前記第１の領域１００Ａの外側に設けられている。

前記第１のペースト吐出部１０１Ａは、大きさが２５０μｍ×２５０μｍの個別電極の印刷に用いられ、Ａｇペーストのレべリング、滲み等を考慮して個別電極の設計寸法に片側５μｍのオフセットを考慮して、２４０μｍ×２４０μｍの正方形の開口を持ち、Ｘ、Ｙ方向（Ｘ方向とＹ方向は直交）とも設置のピッチＰが、３００μｍとなるように、マトリックス状に６４０×４８０個配列されている。

前記第２のペースト吐出部１０１Ｂは、マトリクス状に印刷される個別電極のうち、最外周の個別電極の外側に配置されるダミーパターンの印刷に用いられ、第１のペースト吐出部１０１Ａと同じ開口（２４０μｍ×２４０μｍ）を持ちＸ、Ｙ方向とも設置のピッチＰｄが３００μｍとなるように、最外周の第１のペースト吐出部(図２に示した最外周１００ａ)を取り囲むように、２列配列されている。また最外周の前記第１のペースト吐出部１０１Ａと前記第２のペースト吐出部１０１Ｂの間隔Ｓは７０μｍとなっている。

なお、図１においては、前記ペースト吐出部１０１のうち、その一部の記載を省略し、４隅のペースト吐出部のみを記載している。

次に、上記のスクリーン版１００を用いた個別電極の形成方法の一例について、図５Ａ〜図５Ｃに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。

まず、図５Ａ〜図５Ｂに示す工程において、例えば、耐熱性の良好なポリカーボネート（ＰＣ）基板２０３上に、上記のスクリーン版１００を用いて導電ペースト２０２の印刷を行った。印刷に用いた導電ペーストはＡｇペーストであり、Ａｇ粒子，アクリル樹脂,カルビトールアセタート等からなり、粘度は２００〜３００Ｐａ・ｓ（ブルックフィールドＨＢＴ Ｎｏ．１４スピンドルを用い１０ｒｐｍで測定）である。前記スクリーン版１００と前記基板２０３とのクリアランスは１．５〜２．５ｍｍとし、ゴム硬度７０のスキージ２０１を用い、アタック角７０度、印刷速度３０〜１００ｍｍ／Ｓで印刷を行った。

この場合、前記スキージ２０１の直下では前記スクリーン版１００と前記基板２０３とのクリアランスが０となるが、印刷方向に対してスキージ後方ではスキージの移動に伴って版離れが進行し、前記第１のペースト吐出部１０１Ａ、前記第２のペースト吐出部１０１ＢからＡｇペーストが前記基板２０３に転写される。６４０×４８０個の前記第１のペースト吐出部１０１Ａを通過したＡｇペーストは、熱硬化工程（後述）後では６４０×４８０個の個別電極となり、最外周の前記第１のペースト吐出部１０１Ａに近接して設けられた前記第２のペースト吐出部１０１Ｂを通過したＡｇペーストは、熱硬化工程後では６４０×４８０個の個別電極の外側に配置されたダミーパターンとなる。

次に、図５Ｃに示す工程では、Ａｇペーストの印刷終了後、前記基板２０３を強制対流式オーブン２０４に入れて加熱し、Ａｇペーストを硬化させた。硬化条件は１５０℃で１時間である。このようにして、前記基板２０３上に、個別電極３０１と、ダミーパターン３０２が形成された。

上記の方法で形成した個別電極とダミーパターンを、実際に金属顕微鏡で観察した。その結果、最外周の個別電極ではＡｇペーストかすれによる形状劣化はほとんど観察されず、基板面内での個別電極の寸法均一性は良好であり、上記の方法で寸法精度の良好な個別電極が形成できることが確認された。

また、比較例として、前記第２のペースト吐出部１０１Ｂを設けていないスクリーン版を用い、上記と同様な方法で個別電極を形成した結果、最外周にある個別電極の一部ではＡｇペーストかすれが発生し、個別電極寸法の面内均一性は著しく低下していたことが確認された。

本実施例によるスクリーン版１００では、最外周の前記第１のペースト吐出部１０１Ａの外側に近接して、該第１のペースト吐出部１０１Ａと同じ形状で同じ大きさ（２４０μｍ×２４０μｍ）の第２の吐出部１０１Ｂを設けていることが特徴である。このため、最外周の第１のペースト吐出部１０１Ａは、その内部にある第１ペース吐出部１０１Ａと同程度のタッキング力となり、最外周の第１のペースト吐出部１０１Ａからも基板にＡｇペーストが十分転写され、最外周の個別電極の形状劣化が抑制されたと考えられる。

また上記の場合、複数の前記第１のペースト吐出部１０１Ａの設置間隔と、前記第１のペースト吐出部１０１Ａと前記第２のペースト吐出部１０１Ｂの設置間隔が等しいと、さらに好適である。この場合、最外周にある第１のペースト吐出部１０１Ａも、内部にある第１のペースト吐出部１０１Ａと同様な位置関係で前記ペースト吐出部１０１Ｂに取り囲まれる構造となる。その結果、最外周の第１のペースト吐出部１０１Ａと、その内部にある第１のペースト吐出部１０１Ａのタッキング力の差がさらに小さくなり、個別電極の大きさのばらつきがさらに小さくなることで個別電極の寸法精度がさらに良好となり、好ましい。

また、同様に、前記第１のペースト吐出部１０１Ａと、前記第２の吐出部１０１Ｂの、Ｘ方向または／およびＹ方向の、設置のピッチが同一であると、最外周の第１のペースト吐出部１０１Ａと、その内部にある第１のペースト吐出部１０１Ａのタッキング力の差がさらに小さくなり、個別電極の大きさのばらつきがさらに小さくなることで個別電極の寸法精度がさらに良好となり、好ましい。

例えば、上記の場合、前記第１のペースト吐出部１０１Ａと、前記第２の吐出部１０１Ｂを含む前記ペースト吐出部１０１は、前記スクリーン版１００に、等間隔で配列されていると、前記スクリーン版の形状が単純となるとともに、個別電極とダミーパターンの配置の割合の変更が容易となり、個別電極の設置の設計の自由度が向上し、好ましい。

また、本実施例では前記第１のペースト吐出部１０１Ａと前記第２のペースト吐出部１０１Ｂの形状を同一としているが、本発明は最外周の個別電極を形成する場合に内側の個別電極を形成する場合と同様なタッキング力を発生させることで、個別電極の寸法精度を良好とすることを目的としており、第２のペースト吐出部の形状は、第１のペース吐出部と同様なタッキング力となる程度に類似であれば、本実施例と実質的に同一と考えられる。

また、本実施例では、先に説明したように、前記第１のペースト吐出部１０１Ａと、前記第２の吐出部１０１Ｂの設置の、Ｘ方向または／およびＹ方向の、設置のピッチが同一であることが好ましいが、最外周の個別電極を形成する場合に内側の個別電極を形成する場合と同様なタッキング力となるように、前記第１のペースト吐出部１０１Ａと、前記第２の吐出部１０１Ｂの、Ｘ方向または／およびＹ方向の、設置のピッチを定めればよい。

また、本実施例では、個別電極の設置のピッチがＸ方向とＹ方向で同一であるが、個別電極の設置のピッチがＸ方向とＹ方向で異なっている場合にも本実施例を適用することが可能である。この場合、第１のペースト吐出部と第２のペースト吐出部のＸ方向のピッチを略一致させ、同様に第１のペースト吐出部と第２のペースト吐出部のＹ方向のピッチを略一致させるようにすればよい。

また、本実施例では、前記基板２０３として、ＰＣ基板、前記導電ペースト２０２としてＡｇペーストを例に取り説明したが、本発明は上記の材料に限定されず、基板としてはガラス基板、石英基板、セラミック基板、ＰＥＳ(ポリエーテルサルフォン)，ＰＥＮ（ポリエチレンナフタレート），ＰＩ（ポリイミド），ＰＥＴ（ポリエチレンテレフタレート）等のプラスチック基板、Ｓｉ、ＧａＡｓ等の半導体基板が使用でき、導電ペーストとしてはＣｕペースト、Ｎｉペースト、Ｐｔペースト、Ｐｄペースト、カーボン樹脂、導電性高分子樹脂等の一般的に使用されている導電ペーストが使用できる。

次に、以下の実施例２〜実施例３において、本実施例記載のスクリーン版１００において、第２のペースト吐出部を様々に変更して比較した結果について説明する。

実施例２では、実施例１に記載のスクリーン版１００において、前記第１のペースト吐出部１０１Ａと前記第２のペースト吐出部の間隔Ｓを０〜３００μｍに変えたスクリーン版Ａ〜Ｅを作製した。そこで、当該スクリーン版Ａ〜Ｅを用いて、実施例１に記載した方法と同様な方法でＡｇペーストの印刷・硬化を行い、ＰＣ基板上に設置のピッチを３００μｍとして、６４０×４８０個配列された個別電極を作製した。その後、実施例１の場合と同様にして、最外周の個別電極を金属顕微鏡で観察した。上記の実験の条件について図６に、図６に対応する実験結果について図７にそれぞれ示す。

図６、図７を参照するに、前記間隔Ｓが６０〜３００μｍの場合には、最外周にある全ての個別電極はダミーパターンと分離されており、Ａｇペーストのかすれも発生していなかった。

しかし、間隔Ｓが０の場合には、最外周にある全ての個別電極はダミーパターンと短絡しており、間隔Ｓが３０μｍの場合には、最外周にある個別電極の一部がダミーパターンと短絡していた。

上記の結果を鑑みるに、間隔Ｓが０の場合には、第１のペースト吐出部と第２のペースト吐出部は完全に繋がっているため、最外周にある全ての個別電極がダミーパターンと繋がるのは当然である。また、間隔Ｓが３０μｍの場合には、最外周の個別電極とダミーパターンの間隔がスクリーン印刷の解像限界に当たるため、最外周にある一部の個別電極がダミーパターンとつながったと予想される。

このことから、スクリーン印刷法を用い、平面上に一定の周期でマトリックス状に配置された複数の個別電極を形成する場合、全ての個別電極間を分離するためには、少なくとも個別電極間の間隔を、使用するスクリーン印刷の諸条件での解像限界以上に設定することが好ましい。

本実施例では、基板上に設置のピッチを３００μｍとして、設計寸法が２５０μｍ×２５０μｍの個別電極を６４０×４８０個形成する条件となっている。当該条件の場合、少なくとも、最外周の個別電極に印刷に用いられる第１のペースト吐出部と、ダミーパターンの印刷に用いられる第２のペースト吐出部の間隔Ｓを、第１のペースト吐出部間の設置間隔（Ａｇペーストのレべリング,滲み等を考慮して片側５μｍのオフセットをかけているため、本実施例は６０μｍになる）と同じすることで、最外周の個別電極とダミーパターンがつながることを防止することができる。

実施例３では、マトリックス状に配置された複数の第１のペースト吐出部の外側に近接して、前記第１のペースト吐出部を囲むようにして配置された、第２のペースト吐出部の周数（列数）を０〜５周（列）に変えたスクリーン版Ｆ〜Ｉを作製した。そこで、当該スクリーン版Ｆ〜Ｉを用いて、実施例１に記載した方法と同様な方法でＡｇペーストの印刷・硬化を行い、ＰＣ基板上に設置のピッチを３００μｍとして、６４０×４８０個配列された個別電極を作製した。なお、第２のペースト吐出部の周数（列数）が０（スクリーン版Ｉ）とは、第２のペースト吐出部を設けていない印刷版に相当する。その後、実施例２の場合と同様にして、最外周の個別電極を金属顕微鏡で観察した。上記の実験の条件について図８に、図８に対応する実験結果について図９にそれぞれ示す。

図８、図９を参照するに、マトリックス状に配置された複数の第１のペースト吐出部の外側に、設置の間隔Ｓを６０μｍとして、第２のペースト吐出部を１〜５周設けた場合は、最外周の個別電極にＡｇペーストのカスレは発生せず、ＰＣ基板面内での個別電極の寸法精度（寸法精度の分布）は良好となった。

上記の結果を鑑みると、少なくともマトリックス状に配置された複数の第１のペースト吐出部の外側に近接して、該第１のペースト吐出部を囲むように、第２のペースト吐出部を１周（１列）配置することで、最外周の個別電極のタッキング力が改善され、本発明の目的を達成できることが判った。

また、上記のスクリーン版Ｆ〜Ｉのうち、スクリーン版Ｇを用いた場合（第２のペースト吐出部が１周（１列）配置された場合）には、スクリーン版Ｈ、Ｉを用いた場合に比べてダミーパターンの占有面積は小さくなっていることは明らかである。すなわち、スクリーン版Ｇを用いて形成したマトリックス状に配置した複数の個別電極を、例えばフラットパネルディスプレイの個別電極に用いると、額縁の面積が抑制され、かつ基板面内で寸法均一性の高い個別電極を有するフラットパネルディスプレイを形成することができる。

次に、上記の個別電極の形成方法を適用して形成される、電子回路の一例である、アクティブマトリクス駆動回路について図１０Ａ、図１０Ｂに基づき、説明する。

図１０Ａは、アクティブマトリクス駆動回路４００の平面図であり、図１０Ｂは、図１０ＡのＡ−Ａ’断面図である。図１０Ａ，図１０Ｂを参照するに、本実施例によるアクティブマトリクス駆動回路４００は、個別電極３０１とダミーパターン３０２とを有している。前記個別電極３０１とダミーパターン３０２は、実施例３に記載したスクリーン版Ｇを用い、実施例１に記載した方法で作製されている。

前記アクティブマトリクス駆動回路４００の概略は、前記個別電極３０１がマトリクス状に配置され、さらに該個別電極３０１に対応して、該個別電極３０１に接続される例えばＴＦＴ（薄膜トランジスタ）よりなる素子４００Ａが、マトリクス状に配置された構造となっている。また、ダミーパターン３０２は、マトリクス状に配列された前記個別電極３０１を囲むようにして、前記個別電極３０１の外側に設けられている。

次に、前記アクティブマトリクス駆動回路４００の詳細について説明する。前記アクティブマトリクス回路４００は、例えばポリイミド（ＰＩ）よなる基板２０３上に、配置のピッチを３００μｍとして、６４０×４８０個の前記素子（ＴＦＴ）４００Ａが、マトリックス状に配列された構造を有している。当該素子４００Ａは、前記基板２０３上に形成されたゲート電極４０１と、該ゲート電極４０１を覆うように形成されたゲート絶縁膜４０５と、該ゲート絶縁膜４０５上に形成されたソース電極４０３、ドレイン電極４０２と、該ソース電極４０３とドレイン電極４０２上に形成された活性層４０４とを有する構成となっている。

例えば、前記ゲート電極４０５、ソース電極４０３、ドレイン電極４０２はＡｌからなり、前記活性層４０４は非晶質Ｓｉ、前記ゲート絶縁膜はＳｉＯ_２膜（シリコン酸化膜）から構成される。また、マトリックス状に配列された前記素子４００Ａは、例えばＳｉＯＮ膜からなる層間絶縁膜４０７によって被覆された構造となっている。

被覆された複数の前記ソース電極４０３は、前記層間絶縁膜４０７を貫通するように形成されたビアプラグ４０６によって、設置のピッチが３００μｍで前記層間絶縁膜４０７上にマトリックス状に配置された６４０×４８０個の個別電極３０１に、各々接続された構造となっている。

更に、前記層間絶縁膜４０７上にはダミーパターン３０２が、６４０×４８０個の個別電極３０１の外側に近接（間隔は約５０μｍ）して、該個別電極３０１を取り囲むように１周（１列）配置されている。また、前記ダミーパターン３０２の配置のピッチは３００μｍ、大きさは約２５０μｍ×２５０μｍである。

前記個別電極３０１と前記ダミーパターン３０２は、主にＡｇから構成されており、実施例３のスクリーン版Ｇを用いてＡｇペーストにより印刷され、その後１５０℃で１時間熱硬化されることによって形成されている。

本実施例による個別電極３０１は、実施例３のスクリーン版Gを用いて印刷され、その後熱硬化されているので、最外周の個別電極にもＡｇペーストのかすれは発生せず、基板面内での寸法精度（寸法均一性）は良好である。

また、前記ダミーパターン３０２は、前記層間絶縁膜４０７によって、その下側の面を絶縁され、前記素子４００Ａとは電気的に分離された構造となっている。

上記の構造となっているため、前記ダミーパターン３０２はゲート電極４０１、ソース電極４０３、ドレイン電極４０２と電気的に接続されないので、アクティブマトリックス駆動回路を構成するＴＦＴによって、従来と同様に任意の個別電極を選択することができる。

更に、本実施例の構造では、前記ゲート電極４０１や、前記ドレイン電極４０２の引き出し配線である、それぞれ、ゲート線４０１Ａ、ドレイン線４０２を、前記層間絶縁膜４０７の下層に配置することができる。そのため、前記層間絶縁膜４０７表面には、前記個別電極３０１と前記ダミーパターン３０２のみが配置されることになる。よって、実施例１で説明した、第２のペースト吐出部がマトリックス状に配置された第１のペースト吐出部の外側に配置されたスクリーン版を用いて、これらの個別電極およびダミーパターンを容易に形成することができる。

また、本実施例によるアクティブマトリックス駆動回路４００は、前記個別電極３０１を、スクリーン印刷法によって作製しているので、フォトリソグラフィ法とエッチング法の組み合わせによって個別電極を作製する従来のアクティブマトリックス駆動回路に比べて、製造コストが低くなる特徴を有している。

次に、本実施例によるアクティブマトリックス駆動回路４００の作製方法の一例を、図１１Ａ〜図１１において、手順を追って説明する。ただし図中、先に説明した部分には同一の参照符号を付し、以降説明を省略する場合がある。

まず、図１１Ａに示す工程において、ＰＩよりなる基板２０３に、Ａｌをスパッタ法により成膜し、成膜されたＡｌ膜を、フォトリソグラフィ法とエッチング法によりパターニングして、ゲート電極４０１と、該ゲート電極４０１につながるゲート線４０１Ａを形成した。

次に、図１１Ｂに示す工程において、前記ゲート電極４０１上に、ＳｉＯ_２膜よりなるゲート絶縁膜４０５を、プラズマＣＶＤ法で形成した。

次に、図１１Ｃに示す工程において、ゲート絶縁膜４０５上に、Ａｌをスパッタ法により成膜し、成膜されたＡｌ膜を、フォトリソグラフィ法とエッチング法によりパターニングして、ソース電極４０３、ドレイン電極４０２と、該ドレイン電極４０２につながるドレイン線４０１Ａを形成した。また、前記ゲート線４０１Ａと、ドレイン線４０２Ａは、互いに直行する方向に延伸するように形成した。

次に、図１１Ｄに示す工程において、前記ゲート絶縁膜４０５上に、プラズマＣＶＤ法によって非晶質Ｓｉ層を成膜し、成膜された非晶質Ｓｉ膜を、フォトリソグラフィ法とエッチング法によりパターニングして個別化し、活性層４０４を形成した。その結果、６４０×４８０個の素子（ＴＦＴ）４００Ａが、設置のピッチが３００μｍで、マトリックス状に配列された。

次に、図１１Ｅに示す工程において、前記素子４００Ａを覆うように、プラズマＣＶＤ法によってＳｉＯＮ膜を成膜し、前記素子４００Ａを層間絶縁膜４０７で被覆した。

次に、図１１Ｆに示す工程において、フォトリソグラフィ法により、前記層間絶縁膜４０７にスルーホールのレジストパターンを形成し、リアクティブイオンエッチング法によってソース電極４０３上に層間絶縁膜４０７を貫通するスルーホール４０６Ａを形成し、その後レジストパターンを除去した。

次に、図１１Ｇに示す工程において、先に説明した実施例３のスクリーン版ＧとＡｇペーストを用いて、スルーホール上に６４０×４８０個の個別電極４０１を印刷するとともに、該個別電極３０１の外側に近接してダミーパターン３０２を印刷した。この後、１５０℃で１時間の加熱を行い、Ａｇペーストを硬化させた。熱硬化後、スクリーン版の第１のペースト吐出部を通過したＡｇペーストは個別電極３０１となり、第２のペースト吐出部を通過したＡｇペーストは個別電極３０１に近接したダミーパターン３０２となる。このようにして、アクティブマトリクス駆動回路４００を形成した。

本実施例では、実施例３で説明したスクリーン版Ｇを用いて個別電極３０１とダミーパターン３０２を形成したアクティブマトリックス駆動回路４００について説明したが、これに限定されるものではない。例えば、実施例２のスクリーン版Ｃ〜Ｅ、実施例３のスクリーン版Ｈ，Ｉを用いて個別電極３０１とダミーパターン３０２を形成しても、本実施例と同様の効果が期待できる。

但し、スクリーン版Ｇを用いた場合には、スクリーン版Ｃ〜Ｅやスクリーン版Ｈ，Ｉを用いた場合よりもダミーパターンの占有する面積を小さくできるので、個別電極とダミーパターンをあわせた全パターン面積を小さくすることができる。

なお、本実施例では、前記基板２０３を構成する材料として、ＰＩを用いる場合を例にとって説明したが、本発明は上記の基板に限定されず、ガラス基板、石英基板、セラミック基板、ＰＣ，ＰＥＳ，ＰＥＮ，ＰＥＴ等のプラスチック基板、Ｓｉ，ＧａＡｓ等の半導体基板等が使用できる。

次に、上記のアクティブマトリクス回路４００を用いた、フラットパネルディスプレイの一例を図１２に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。図１２を参照するに、本実施例によるフラットパネルディスプレイ６００は、上記の実施例４のアクティブマトリックス駆動回路４００と、ＴＮ液晶を用いた表示素子５００から構成される。

本実施例によるフラットパネルディスプレイ６００は、前記基板２０３上に実施例４のアクティブマトリックス駆動回路４００が形成された構造を有しており、更に個別電極３０１とダミーパターン３０２上には、表示素子５００が配置されている。前記表示素子５００は、ポリイミドよりなり、互いに対向する配向膜５０２、５０３と、当該配向膜５０２、５０３に挟まれるように封入された、液晶層（ＴＮ液晶）５０１より構成されている。２つの配向膜５０２、５０３の間のギャップは、図示されていないスペーサー材によって保持されている。

前記配向膜５０２は、前記個別電極３０１と前記ダミーパターン３０２上に形成され、さらに前記液晶層５０１を挟んで対向する当該配向膜５０２上には、透明導電膜（ＩＴＯ）からなる共通電極５０４が設けられ、当該共通電極５０４は、対向基板５０５の表面に形成されている。

本実施例によるフラットパネルディスプレイ６００は、実施例４のアクティブマトリックス駆動回路４００を用いているため、最外周の個別電極３０１にＡｇペーストのかすれはなく、個別電極３０１の寸法精度（寸法の面内分布）は良好である。そのためフラットパネルディスプレイの最外周でも画質が良好であり、第２のペースト吐出部を設けていないスクリーン版で個別電極を作製したフラットパネルディスプレイに比べて表示部の面内での表示むらが少ない特徴を有している。また、本実施例におるフラットパネルディスプレイは、個別電極をフォトリソグラフィ法とエッチング法によって作製したフラットパネルディスプレイと同等の表示性能を実現することができる。

また、本実施例におるフラットパネルディスプレイは、個別電極がスクリーン印刷法により形成されているので、フォトリソグラフィ法とエッチング法により個別電極が形成されるフラットパネルディスプレイに比べて、製造コストが低い特徴を有している。

特に、本実施例によるフラットパネルディスプレイは、実施例３に記載したスクリーン版Ｇを用いて個別電極とダミーパターンを作製したアクティブマトリックス駆動回路を用いているので、ダミーパターンが占有する面積が小さく、フラットパネルディスプレイの額縁増加を抑制しながら上記の効果を実現することが可能となっている。

次に、本実施例によるフラットパネルディスプレイの製造方法の一例を述べる。

まず、実施例４記載の方法で形成した前記アクティブマトリクス駆動回路４００上に、スピンナー法によって可溶性ポリイミドを塗布し、熱硬化後ラビング処理を行い配向膜５０２とした。

次に、対向基板５０５となるＰＣ基板には、スパッタ法によってＩＴＯを成膜し、当該ＩＴＯ膜をフォトリソグラフィ法と、エッチング法によるパターニングを行って共通電極５０４を形成した。次に、共通電極５０４上に、スピンナー法によって可溶性ポリイミドを塗布し、熱硬化後ラビング処理を施し、配向膜５０３を形成した。

次に、対向基板５０５上にギャップ材を散布し、基板２０３と基板５０５の配向膜が対抗するようにシール接着を行い、基板２０３と対向基板５０５のギャップにＴＮ液晶を封入して、反射型液晶表示素子とアクティブマトリックス駆動回路からなるフラットパネルディスプレイを完成させた。

また、本実施例では、フラットパネルディスプレイの表示素子に液晶表示素子を用いた場合を例にとって説明したが、表示素子にはＥＬ素子や電気泳動素子等を使用することも可能である。また、アクティブマトリックス駆動回路のＴＦＴは、非晶質Ｓｉを用いたものに限定されず、例えば、多結晶Ｓｉや、有機半導体を用いたＴＦＴも使用することができる。

また、本発明は表示素子やアクティブマトリックス駆動回路を構成する場合に何ら制限されず、例えば本発明を適用して様々な電子回路、電子装置などの個別電極とダミーパターンを形成することが可能であることは明らかである。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

本発明によれば、平面状に格子状に配置される個別電極の寸法精度を良好に形成することが可能となる。

また、寸法精度が良好に形成された個別電極を有するアクティブマトリクス駆動回路を提供することが可能となる。

また、表示画質が良好なフラットパネルディスプレイを提供することが可能となる。

また、平面状に格子状に配置される個別電極の寸法精度を良好に形成することが可能なスクリーン版を提供することが可能となる。

スクリーン印刷の原理を示す図である。 従来のスクリーン印刷の問題点を示す図である。 実施例１によるスクリーン版を示す図（その１）である。 実施例１によるスクリーン版を示す図（その２）である。 実施例１による電極形成方法を示す図（その１）である。 実施例１による電極形成方法を示す図（その２）である。 実施例１による電極形成方法を示す図（その３）である。 実施例２によるスクリーン印刷の条件を示す図である。 実施例２による印刷結果を示す図である。 実施例３によるスクリーン印刷の条件を示す図である。 実施例３による印刷結果を示す図である。 実施例４によるアクティブマトリクス駆動回路を示す図である。 図１０Ａの断面図である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その１）である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その２）である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その３）である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その４）である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その５）である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その６）である。 実施例４によるアクティブマトリクス駆動回路の製造方法を示す図（その７）である。 実施例５によるフラットパネルディスプレイを示す図である。

符号の説明

１００ スクリーン版
１００Ａ 第１の領域
１００Ｂ 第２の領域
１００ａ 最外周
１０１ ペースト吐出部
１０１Ａ 第１のペースト吐出部
１０１Ｂ 第２のペースト吐出部
２０１ スキージ
２０２ ペースト
２０３ 基板
２０４ オーブン
３０１ 個別電極
３０２ ダミーパターン
４００ アクティブマトリクス駆動回路
４００Ａ 素子
４０１ ゲート電極
４０１Ａ ゲート線
４０２ ドレイン電極
４０２Ａ ドレイン線
４０３ ソース電極
４０４ 活性層
４０５ ゲート絶縁膜
４０６ ビアプラグ
４０７ 層間絶縁膜
５００ 表示素子
５０１ 液晶層
５０２，５０３ 配向膜
５０４ 透明電極
５０５ 対向基板
６００ フラットパネルディスプレイ

Claims (10)

1. 複数の個別電極をスクリーン印刷によって形成する電極形成方法であって、
   同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、
   印刷された前記個別電極を硬化する第２の工程と、を有し、
   前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とする電極形成方法。
2. 複数の前記第１のペースト吐出部の設置間隔と、前記第１のペースト吐出部と前記第２のペースト吐出部の設置間隔が等しいことを特徴とする請求項１記載の電極形成方法。
3. 前記ペースト吐出部は、前記スクリーン版に等間隔で形成されていることを特徴とする請求項１または２記載の電極形成方法。
4. 前記ダミーパターンは、前記個別電極を囲むように形成されることを特徴とする請求項１乃至３のうち、いずれか１項記載の電極形成方法。
5. 前記ダミーパターンは、前記個別電極の外側に一列形成されることを特徴とする請求項４項記載の電極形成方法。
6. 基板上に設置された複数の素子と、
   前記素子上に形成された絶縁膜と、
   前記絶縁膜上に形成された、請求項１乃至５のうち、いずれか１項記載の電極形成方法により形成された個別電極およびダミーパターンと、を有し、
   前記素子と前記個別電極とがそれぞれ対応するように格子状に配列されて電気的に接続されていることを特徴とするアクティブマトリクス駆動回路。
7. 請求項６記載のアクティブマトリクス駆動回路を用いたことを特徴とするフラットパネルディスプレイ。
8. 基板上にアクティブマトリクス駆動回路を形成するアクティブマトリクス駆動回路の製造方法であって、
   前記基板上に複数の素子を格子状に配列するように形成する素子形成工程と、
   前記素子に接続される複数の個別電極をスクリーン印刷によって形成する電極形成工程と、を有し、
   前記電極形成工程は、
   同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、
   印刷された前記個別電極を硬化する第２の工程と、を含み、
   前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とするアクティブマトリクス駆動回路の製造方法。
9. フラットパネルディスプレイの製造方法であって、
   基板上に複数の素子を格子状に配列するように形成する素子形成工程と、
   前記素子に接続される複数の個別電極をスクリーン印刷によって形成する電極形成工程と、
   前記個別電極上に表示素子を形成する工程と、を有し、
   前記電極形成工程は、
   同じ形状のペースト吐出部が格子状に配列されてなるスクリーン版を用いて前記個別電極を印刷する第１の工程と、
   印刷された前記個別電極を硬化する第２の工程と、を含み、
   前記第１の工程では、複数の前記ペースト吐出部のうち、第１のペースト吐出部で前記電極を印刷し、第２のペースト吐出部でダミーパターンを印刷することを特徴とするフラットパネルディスプレイの製造方法。
10. 複数の個別電極をスクリーン印刷する場合に用いるスクリーン版であって、
    同じ形状のペースト吐出部が格子状に配列されて形成され、
    前記ペースト吐出部は、前記電極を印刷するための第１のペースト吐出部と、ダミーパターンを印刷するための第２の吐出部とを含むことを特徴とするスクリーン版。

Images