JP2003098548A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2003098548A JP2003098548A JP2001293212A JP2001293212A JP2003098548A JP 2003098548 A JP2003098548 A JP 2003098548A JP 2001293212 A JP2001293212 A JP 2001293212A JP 2001293212 A JP2001293212 A JP 2001293212A JP 2003098548 A JP2003098548 A JP 2003098548A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- liquid crystal
- crystal display
- display device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、生産性を向上し材料の利用効
率を高くすることができる液晶表示装置およびその製造
方法を提供することにある。 【解決手段】本発明は、半導体層４のほぼ中央部に所定
幅の半導体層上絶縁層５ａを有すると共にゲート絶縁層
３上にパターン化して形成される第２の絶縁層５を設け
る。半導体層４上にソース電極６とドレイン電極７を塗
付によって形成し、半導体層上絶縁層５ａの幅はゲート
電極２の幅より小さく形成する。
率を高くすることができる液晶表示装置およびその製造
方法を提供することにある。 【解決手段】本発明は、半導体層４のほぼ中央部に所定
幅の半導体層上絶縁層５ａを有すると共にゲート絶縁層
３上にパターン化して形成される第２の絶縁層５を設け
る。半導体層４上にソース電極６とドレイン電極７を塗
付によって形成し、半導体層上絶縁層５ａの幅はゲート
電極２の幅より小さく形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
をスイッチング素子をするアクティブマトリックス型の
液晶表示装置およびその製造方法に関する。
をスイッチング素子をするアクティブマトリックス型の
液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は薄型で軽量という特長を
有し多分野において使用され、その市場が拡大してい
る。液晶表示装置には、大別して単純マトリックス方式
とアクティブマトリックス方式がある。このうち、アク
ティブマトリックス型の液晶表示装置は、各画素に薄膜
トランジスタ(TFT; Thin Film Transistor)などのスイ
ッチング素子を形成し、画素電極に印加される電圧を保
持することが可能になる。このため、コントラストなど
の画質が優れた画像を表示することができる。
有し多分野において使用され、その市場が拡大してい
る。液晶表示装置には、大別して単純マトリックス方式
とアクティブマトリックス方式がある。このうち、アク
ティブマトリックス型の液晶表示装置は、各画素に薄膜
トランジスタ(TFT; Thin Film Transistor)などのスイ
ッチング素子を形成し、画素電極に印加される電圧を保
持することが可能になる。このため、コントラストなど
の画質が優れた画像を表示することができる。
【０００３】TFTは、特開2000-252472号公報に記載され
ているように、ゲート配線、ゲート絶縁層、半導体層、
ソース電極、ドレイン電極、画素電極から構成される。
これらの層、配線、電極は薄膜プロセスにより形成され
る。このうち、ゲート配線、ソース電極、ドレイン電極
は主にスパッタリング法などにより成膜した後にホトリ
ソグラフィー工程によりパターンニング゛される。
ているように、ゲート配線、ゲート絶縁層、半導体層、
ソース電極、ドレイン電極、画素電極から構成される。
これらの層、配線、電極は薄膜プロセスにより形成され
る。このうち、ゲート配線、ソース電極、ドレイン電極
は主にスパッタリング法などにより成膜した後にホトリ
ソグラフィー工程によりパターンニング゛される。
【０００４】この形成法では金属膜などを絶縁基板にス
パッタリング法などにより形成した後、レジスト塗布、
露光、現像の工程によりホトレジストパターンを形成
し、金属膜をエッジングし、さらにレジストを除去して
配線パターンを形成している。
パッタリング法などにより形成した後、レジスト塗布、
露光、現像の工程によりホトレジストパターンを形成
し、金属膜をエッジングし、さらにレジストを除去して
配線パターンを形成している。
【０００５】
【発明が解決しようとする課題】従来技術は、スッパタ
リング法などの真空装置を使用してソース電極とドレイ
ン電極を形成している。このため、真空排気などに多く
の時間を要し、また、パターン形成のための工程が多い
ために、生産性を向上させることが困難であるという問
題点を有する。
リング法などの真空装置を使用してソース電極とドレイ
ン電極を形成している。このため、真空排気などに多く
の時間を要し、また、パターン形成のための工程が多い
ために、生産性を向上させることが困難であるという問
題点を有する。
【０００６】また、配線の材料は絶縁基板全面に成膜す
るが、その後のエッチング工程でほとんど除去するため
最終的には一部しか残らず、また、レジストも最終的に
は全て剥離している。このため、材料の利用効率が低い
という実用上の問題点もある。
るが、その後のエッチング工程でほとんど除去するため
最終的には一部しか残らず、また、レジストも最終的に
は全て剥離している。このため、材料の利用効率が低い
という実用上の問題点もある。
【０００７】本発明の目的は、生産性を向上し材料の利
用効率を高くすることができる液晶表示装置およびその
製造方法を提供することにある。
用効率を高くすることができる液晶表示装置およびその
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の特徴とするとこ
ろは、薄膜トランジスタを含む画素を有するアクティブ
マトリックス型の液晶表示装置であって、薄膜トランジ
スタは、絶縁基板上にゲート電極、ゲート絶縁層、半導
体層の順に積層配置され、半導体層のほぼ中央部に所定
幅の半導体層上絶縁層を有すると共にゲート絶縁層上に
パターン化して形成される第２の絶縁層を設け、第２の
絶縁層によってパターン化された半導体層上絶縁層の一
方側と他方側の半導体層上にソース電極とドレイン電極
を塗付によって形成し、第２の絶縁層の半導体層上絶縁
層の幅はゲート電極の幅より小さく形成されていること
にある。
ろは、薄膜トランジスタを含む画素を有するアクティブ
マトリックス型の液晶表示装置であって、薄膜トランジ
スタは、絶縁基板上にゲート電極、ゲート絶縁層、半導
体層の順に積層配置され、半導体層のほぼ中央部に所定
幅の半導体層上絶縁層を有すると共にゲート絶縁層上に
パターン化して形成される第２の絶縁層を設け、第２の
絶縁層によってパターン化された半導体層上絶縁層の一
方側と他方側の半導体層上にソース電極とドレイン電極
を塗付によって形成し、第２の絶縁層の半導体層上絶縁
層の幅はゲート電極の幅より小さく形成されていること
にある。
【０００９】換言すると、本発明はソース電極とドレイ
ン電極を塗付によって形成し、ソース電極とドレイン電
極の間隔をゲート電極の幅より小さくするようにしたこ
とにある。
ン電極を塗付によって形成し、ソース電極とドレイン電
極の間隔をゲート電極の幅より小さくするようにしたこ
とにある。
【００１０】また、本発明においてソース電極およびド
レイン電極は、好ましくは、印刷あるいはインクジェッ
ト法で形成した金属あるいは酸化物導電膜から形成され
る。
レイン電極は、好ましくは、印刷あるいはインクジェッ
ト法で形成した金属あるいは酸化物導電膜から形成され
る。
【００１１】さらに、本発明の薄膜トランジスタは、絶
縁基板上にゲート電極、ゲート絶縁層、半導体層の順に
積層配置され、ゲート絶縁層と前記半導体層を覆うよう
に第２の絶縁層を設け、第２の絶縁層をパターン形成し
て半導体層のほぼ中央部に所定幅の半導体層上絶縁層を
有すると共にゲート絶縁層上に形成し、第２の絶縁層に
よってパターン形成によって第２の絶縁層が除去された
半導体層上絶縁層の一方側と他方側の部分の半導体層上
にソース電極とドレイン電極を塗付によって形成して製
造することにある。
縁基板上にゲート電極、ゲート絶縁層、半導体層の順に
積層配置され、ゲート絶縁層と前記半導体層を覆うよう
に第２の絶縁層を設け、第２の絶縁層をパターン形成し
て半導体層のほぼ中央部に所定幅の半導体層上絶縁層を
有すると共にゲート絶縁層上に形成し、第２の絶縁層に
よってパターン形成によって第２の絶縁層が除去された
半導体層上絶縁層の一方側と他方側の部分の半導体層上
にソース電極とドレイン電極を塗付によって形成して製
造することにある。
【００１２】本発明はソース電極およびドレイン電極を
形成する前に第２の絶縁層をパターン形成し、第２の絶
縁層を除去した部分にソース電極およびドレイン電極を
塗付して形成している。このため、ソース電極およびド
レイン電極を簡単に短時間に形成することができるの
で、生産性を向上させることができる。
形成する前に第２の絶縁層をパターン形成し、第２の絶
縁層を除去した部分にソース電極およびドレイン電極を
塗付して形成している。このため、ソース電極およびド
レイン電極を簡単に短時間に形成することができるの
で、生産性を向上させることができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。絶縁基板１上に金属層をス
パッタリング法などで形成する。金属としてはAl、Cr、
Mo、Ta、Ti、Ｗ、Nb、Fe、Co、Ni及びそれらの合金など
が用いられる。この、金属膜をホトリソグラフィー工程
などにより加工しゲート配線２を形成する。このゲート
配線２は印刷法やインクジェット法により形成すること
も可能である。
て図面を参照して説明する。絶縁基板１上に金属層をス
パッタリング法などで形成する。金属としてはAl、Cr、
Mo、Ta、Ti、Ｗ、Nb、Fe、Co、Ni及びそれらの合金など
が用いられる。この、金属膜をホトリソグラフィー工程
などにより加工しゲート配線２を形成する。このゲート
配線２は印刷法やインクジェット法により形成すること
も可能である。
【００１４】次に、CVD (Chemical Vapor Deposition)
法などでゲート絶縁層３、半導体層４を形成する。ゲー
ト絶縁層３としてはSiN膜、SiO2膜などが挙げられる。
また、半導体層４としては非晶質Si膜、結晶質Si膜、微
結晶Si膜などが挙げられる。また、これらの層を塗布
法、印刷法、インクジェット法などで形成することも可
能である。この場合、絶縁層３としてはSiO2やチタン酸
ストロンチウム、チタン酸バリウムストロンチウムなど
の金属酸化膜、半導体層４としてはチオフェンオリゴマ
ー、ペンタセン誘導体などの有機半導体が挙げられる。
法などでゲート絶縁層３、半導体層４を形成する。ゲー
ト絶縁層３としてはSiN膜、SiO2膜などが挙げられる。
また、半導体層４としては非晶質Si膜、結晶質Si膜、微
結晶Si膜などが挙げられる。また、これらの層を塗布
法、印刷法、インクジェット法などで形成することも可
能である。この場合、絶縁層３としてはSiO2やチタン酸
ストロンチウム、チタン酸バリウムストロンチウムなど
の金属酸化膜、半導体層４としてはチオフェンオリゴマ
ー、ペンタセン誘導体などの有機半導体が挙げられる。
【００１５】次に、第２の絶縁層５を形成する。この絶
縁層５として感光性の樹脂あるいはSOG（アクリル、BCB
(Bisbenzocyclobutene)、ポリイミド、ポリシラザンな
ど）を適用する。感光性の樹脂あるいはSOGを塗布した
後、露光、現像、焼成によりソース電極６あるいはドレ
イン電極７に相当する部分を除去したパターンを形成す
る。また、樹脂に撥水基（パーフルオロカーボンなど）
を混入することも可能である。これにより印刷法あるい
はインクジェット法によるソース電極５およびドレイン
電極７の形成時にパターンからのはみだしを防止しやす
くなる。
縁層５として感光性の樹脂あるいはSOG（アクリル、BCB
(Bisbenzocyclobutene)、ポリイミド、ポリシラザンな
ど）を適用する。感光性の樹脂あるいはSOGを塗布した
後、露光、現像、焼成によりソース電極６あるいはドレ
イン電極７に相当する部分を除去したパターンを形成す
る。また、樹脂に撥水基（パーフルオロカーボンなど）
を混入することも可能である。これにより印刷法あるい
はインクジェット法によるソース電極５およびドレイン
電極７の形成時にパターンからのはみだしを防止しやす
くなる。
【００１６】印刷あるいはインクジェット法によりソー
ス電極６およびドレイン電極７を形成する。この際、金
属膜を形成する場合の材料としては、金、銀、銅、モリ
ブデン、クロム、ニッケル、チタン、タンタル、コバル
ト、インジウム、スズ、亜鉛などの金属粒子、あるいは
金属アルコキシドの溶液が挙げられる。また、酸化物導
電膜を形成する場合の材料としては、インジウムのアル
コキシド、スズのアルコキシド、インジウム塩化物、ス
ズ塩化物、インジウム酸化物、スズ酸化物粒子などの溶
液を用いる。印刷あるいはインクジェット法により溶液
を塗布後焼成し図２に示す構成のソース電極６およびド
レイン電極７を形成する。
ス電極６およびドレイン電極７を形成する。この際、金
属膜を形成する場合の材料としては、金、銀、銅、モリ
ブデン、クロム、ニッケル、チタン、タンタル、コバル
ト、インジウム、スズ、亜鉛などの金属粒子、あるいは
金属アルコキシドの溶液が挙げられる。また、酸化物導
電膜を形成する場合の材料としては、インジウムのアル
コキシド、スズのアルコキシド、インジウム塩化物、ス
ズ塩化物、インジウム酸化物、スズ酸化物粒子などの溶
液を用いる。印刷あるいはインクジェット法により溶液
を塗布後焼成し図２に示す構成のソース電極６およびド
レイン電極７を形成する。
【００１７】また、図４あるいは図５に示す構成のソー
ス電極およびドレイン電極を形成することも可能であ
る。この際、あらかじめ成膜によりコンタクト層８を形
成するか、イオンドーピングあるいはプラズマドーピン
グによりドープ層９を形成する。
ス電極およびドレイン電極を形成することも可能であ
る。この際、あらかじめ成膜によりコンタクト層８を形
成するか、イオンドーピングあるいはプラズマドーピン
グによりドープ層９を形成する。
【００１８】成膜の場合、リン(P)をドープしたa-Si膜
などをCVD法などで形成した後、ホトリソグラフィー工
程を用いてパターニングする。また、イオンドーピング
ではリン(P)などのイオンを打ち込んでドープ層９を形
成する。プラズマドーピングでは、PH3などのガスを用
いプラズマを発生させ試料の表面を処理しドープ層９を
形成する。
などをCVD法などで形成した後、ホトリソグラフィー工
程を用いてパターニングする。また、イオンドーピング
ではリン(P)などのイオンを打ち込んでドープ層９を形
成する。プラズマドーピングでは、PH3などのガスを用
いプラズマを発生させ試料の表面を処理しドープ層９を
形成する。
【００１９】さらにこの上に保護性絶縁膜１０を形成す
る。この際、CVD法などによりSiO2膜やSiN膜などを形成
することも可能であるし、感光性の樹脂あるいはSOG
（塗付ガラス）を用いて形成することも可能である。ま
た、ソースドレイン電極を金属で形成した場合、画素電
極１１として酸化物導電膜を用いて形成する。この場
合、スパッタリング法で成膜したあとホトリソグラフィ
ー工程でパターニングする方法や、印刷法、インクジェ
ット法などにより形成する方法などがある。
る。この際、CVD法などによりSiO2膜やSiN膜などを形成
することも可能であるし、感光性の樹脂あるいはSOG
（塗付ガラス）を用いて形成することも可能である。ま
た、ソースドレイン電極を金属で形成した場合、画素電
極１１として酸化物導電膜を用いて形成する。この場
合、スパッタリング法で成膜したあとホトリソグラフィ
ー工程でパターニングする方法や、印刷法、インクジェ
ット法などにより形成する方法などがある。
【００２０】図７に示すように、以上の工程で形成した
TFTを配したアクティブマトリックス基板１３上に配向
膜１４を形成し、スペーサ１５を介して対向基板１６を
張り合わせ液晶１７を封入し周辺回路を実装し、液晶表
示パネルを完成する。
TFTを配したアクティブマトリックス基板１３上に配向
膜１４を形成し、スペーサ１５を介して対向基板１６を
張り合わせ液晶１７を封入し周辺回路を実装し、液晶表
示パネルを完成する。
【００２１】本発明によれば、コントラストなどの画質
が優れた液晶ディスプレイを生産性良く形成することが
可能になる。
が優れた液晶ディスプレイを生産性良く形成することが
可能になる。
【００２２】以下、本発明の実施例について図面を用い
て説明する。
て説明する。
【００２３】
【実施例１】図１に本発明による一実施例のアクティブ
マトリックス型の液晶表示装置の画素部の平面図、図２
に図１の要部断面図（A-A')を示す。これらの図面を用
いて実施例を説明する。なお、図２は断面図であるが、
図を見易くするためにハッチングを省略している。
マトリックス型の液晶表示装置の画素部の平面図、図２
に図１の要部断面図（A-A')を示す。これらの図面を用
いて実施例を説明する。なお、図２は断面図であるが、
図を見易くするためにハッチングを省略している。
【００２４】絶縁基板１上にスパッタリング法によりCr
膜を200nmの厚さに成膜し、ホトリソグラフィー工程に
よりゲート配線２に加工する。次に、基板１をプラズマ
CVD装置中に設置し、ゲート絶縁層３としてSiN膜を350n
m、半導体層４としてa-Si膜を200nmの厚さに形成する。
原料ガスとして、SiN膜の成膜には、SiH4、NH3、H2の混
合ガス、a-Siの成膜にはSiH4、H2の混合ガスを用いてい
る。ついで、ホトリソグラフィー工程によりa-Siを島状
に加工する。
膜を200nmの厚さに成膜し、ホトリソグラフィー工程に
よりゲート配線２に加工する。次に、基板１をプラズマ
CVD装置中に設置し、ゲート絶縁層３としてSiN膜を350n
m、半導体層４としてa-Si膜を200nmの厚さに形成する。
原料ガスとして、SiN膜の成膜には、SiH4、NH3、H2の混
合ガス、a-Siの成膜にはSiH4、H2の混合ガスを用いてい
る。ついで、ホトリソグラフィー工程によりa-Siを島状
に加工する。
【００２５】次に、第２の絶縁層５として感光性SOGを
塗布法で形成し、露光、現像によりソース電極６および
ドレイン電極７に相当する除去部を形成する。この際、
図３に示すように半導体層4のほぼ中央部に所定幅で形
成した第２の絶縁層５（半導体層絶縁層５ａ）の幅をゲ
ート電極２の幅より小さくなるように形成している。
塗布法で形成し、露光、現像によりソース電極６および
ドレイン電極７に相当する除去部を形成する。この際、
図３に示すように半導体層4のほぼ中央部に所定幅で形
成した第２の絶縁層５（半導体層絶縁層５ａ）の幅をゲ
ート電極２の幅より小さくなるように形成している。
【００２６】第２の絶縁層５をパターン形成した後にソ
ース電極６、ドレイン電極７をインクジェット法で形成
する。この際、金属材料として媒体はトルエンで希釈し
た銅微粒子を用いている。銅微粒子の粒径は平均 50ナ
ノメーター、銅の濃度は約10質量％である。ついで、窒
素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、
５分間、熱処理し、さらに、窒素ガス８０％、水素ガス
２０％の雰囲気中で３００℃、２分間、熱処理してい
る。
ース電極６、ドレイン電極７をインクジェット法で形成
する。この際、金属材料として媒体はトルエンで希釈し
た銅微粒子を用いている。銅微粒子の粒径は平均 50ナ
ノメーター、銅の濃度は約10質量％である。ついで、窒
素ガス９０％、酸素ガス１０％の雰囲気中で３００℃、
５分間、熱処理し、さらに、窒素ガス８０％、水素ガス
２０％の雰囲気中で３００℃、２分間、熱処理してい
る。
【００２７】ソース電極６とドレイン電極７を形成し、
次に、保護性絶縁膜１０として感光性SOGを塗布法で形
成し、露光、現像によりスルーホール１２を形成する。
また、このパターンをマスクとして、ゲート絶縁層３を
ドライエッチングする。
次に、保護性絶縁膜１０として感光性SOGを塗布法で形
成し、露光、現像によりスルーホール１２を形成する。
また、このパターンをマスクとして、ゲート絶縁層３を
ドライエッチングする。
【００２８】ゲート絶縁層３をドライエッチングしたな
らば、画素電極１１として酸化物導電膜を印刷法で形成
する。この際、インジウムに対するスズの原子数濃度が
3at％の平均粒径50nmのスズドープ酸化インジウム微粒
子を溶質とし、アセチルアセトンとエタノールのアセチ
ルアセトンに対するエタノールの濃度が20vol％の混合
溶液を溶媒とし、インジウムとスズの総量が10mol／Lと
なる塗布溶液を用いてスクリーン印刷法により画素電極
１１と配線端子部の被覆を形成する。塗布後、温度１２
０℃の恒温炉で10分乾燥し、さらに５００℃で焼成す
る。
らば、画素電極１１として酸化物導電膜を印刷法で形成
する。この際、インジウムに対するスズの原子数濃度が
3at％の平均粒径50nmのスズドープ酸化インジウム微粒
子を溶質とし、アセチルアセトンとエタノールのアセチ
ルアセトンに対するエタノールの濃度が20vol％の混合
溶液を溶媒とし、インジウムとスズの総量が10mol／Lと
なる塗布溶液を用いてスクリーン印刷法により画素電極
１１と配線端子部の被覆を形成する。塗布後、温度１２
０℃の恒温炉で10分乾燥し、さらに５００℃で焼成す
る。
【００２９】図７に示すように作製したアクティブマト
リックス基板１３上に配向膜１４を形成し、スペーサ１
５を介して対向基板１６と張り合わせて液晶１７を封入
し、周辺回路を実装し液晶表示装置を作製する。アクテ
ィブマトリクス上の各トランジスタは均一な特性を示
し、得られた液晶表示装置はコントラストが高く均一性
の良好な画像を示すようになる。
リックス基板１３上に配向膜１４を形成し、スペーサ１
５を介して対向基板１６と張り合わせて液晶１７を封入
し、周辺回路を実装し液晶表示装置を作製する。アクテ
ィブマトリクス上の各トランジスタは均一な特性を示
し、得られた液晶表示装置はコントラストが高く均一性
の良好な画像を示すようになる。
【００３０】
【実施例２】図４に本発明による一実施例のアクティブ
マトリックス型液晶表示装置の画素部の要部断面図を示
す。
マトリックス型液晶表示装置の画素部の要部断面図を示
す。
【００３１】図４に示す実施例２は実施例１と同様の方
法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半
導体層４、第２の絶縁層５を形成する。その後、n+a-Si
膜をCVD法により成膜する。CVD法では原料ガスとしてSi
H4、PH3、H2の混合ガスを用いている。さらに、ホトリ
ソグラフィー工程によりコンタクト層８に加工する。
法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半
導体層４、第２の絶縁層５を形成する。その後、n+a-Si
膜をCVD法により成膜する。CVD法では原料ガスとしてSi
H4、PH3、H2の混合ガスを用いている。さらに、ホトリ
ソグラフィー工程によりコンタクト層８に加工する。
【００３２】次に、ソース電極６、ドレイン電極７を印
刷法により形成する。この際、金属材料として、媒体は
トルエンで希釈した銅微粒子を用いている。銅微粒子の
粒径は平均50ナノメーター、銅の濃度は約20質量％であ
る。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気
中で３００℃、５分間、熱処理し、さらに窒素ガス８０
％、水素ガス２０％の雰囲気中で３００℃、２分間、熱
処理する。
刷法により形成する。この際、金属材料として、媒体は
トルエンで希釈した銅微粒子を用いている。銅微粒子の
粒径は平均50ナノメーター、銅の濃度は約20質量％であ
る。ついで、窒素ガス９０％、酸素ガス１０％の雰囲気
中で３００℃、５分間、熱処理し、さらに窒素ガス８０
％、水素ガス２０％の雰囲気中で３００℃、２分間、熱
処理する。
【００３３】なお、実施例２ではに示すようにソース電
極６、ドレイン電極７の端部が第２の絶縁層５に接しな
いように構成している。
極６、ドレイン電極７の端部が第２の絶縁層５に接しな
いように構成している。
【００３４】さらに、この上に実施例１と同様に保護性
絶縁膜１０と画素電極１１を形成する。
絶縁膜１０と画素電極１１を形成する。
【００３５】図７に示すように作製したアクティブマト
リックス基板１３上に配向膜１４を形成し、スペーサ１
５を介して対向基板１６と張り合わせて液晶１７を封入
し、周辺回路を実装し液晶表示装置を作製する。アクテ
ィブマトリクス上の各トランジスタは均一な特性を示
し、得られた液晶表示装置はコントラストが高く均一性
の良好な画像を示すようになる。
リックス基板１３上に配向膜１４を形成し、スペーサ１
５を介して対向基板１６と張り合わせて液晶１７を封入
し、周辺回路を実装し液晶表示装置を作製する。アクテ
ィブマトリクス上の各トランジスタは均一な特性を示
し、得られた液晶表示装置はコントラストが高く均一性
の良好な画像を示すようになる。
【００３６】
【実施例３】図５に本発明による一実施例のアクティブ
マトリックス型液晶表示装置の画素部の要部断面図を示
す。
マトリックス型液晶表示装置の画素部の要部断面図を示
す。
【００３７】図５に示す実施例３も実施例１と同様の方
法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半
導体層４を積層配置し、第２の絶縁層５を形成してい
る。その後、PH3とHeを混合したガスを用いたプラズマ
処理を施し、この工程によりドープ層９を形成してい
る。
法で絶縁基板１上にゲート配線２、ゲート絶縁層３、半
導体層４を積層配置し、第２の絶縁層５を形成してい
る。その後、PH3とHeを混合したガスを用いたプラズマ
処理を施し、この工程によりドープ層９を形成してい
る。
【００３８】ドープ層９を形成した後に、ソース電極６
とドレイン電極７を印刷法により形成する。この際、塗
布材料として金属材料として媒体はトルエンで希釈した
銅微粒子を用いている。銅微粒子の粒径は平均50ナノメ
ーター、銅の濃度は約10質量％である。ついで、窒素ガ
ス９０％、酸素ガス１０％の雰囲気中で３００℃、５分
間、熱処理し、さらに、窒素ガス８０％、水素ガス２０
％の雰囲気中で３００℃、２分間、熱処理している。
とドレイン電極７を印刷法により形成する。この際、塗
布材料として金属材料として媒体はトルエンで希釈した
銅微粒子を用いている。銅微粒子の粒径は平均50ナノメ
ーター、銅の濃度は約10質量％である。ついで、窒素ガ
ス９０％、酸素ガス１０％の雰囲気中で３００℃、５分
間、熱処理し、さらに、窒素ガス８０％、水素ガス２０
％の雰囲気中で３００℃、２分間、熱処理している。
【００３９】実施例３においても図５に示すようにソー
ス電極６とドレイン電極７の端部が第２の絶縁層５に接
しない構成にしている。さらに、この上に実施例１と同
様に保護性絶縁膜８、画素電極９を形成する。
ス電極６とドレイン電極７の端部が第２の絶縁層５に接
しない構成にしている。さらに、この上に実施例１と同
様に保護性絶縁膜８、画素電極９を形成する。
【００４０】図７に示すように作製したアクティブマト
リックス基板１３上に配向膜１４を形成し、スペーサ１
５を介して対向基板１６と張り合わせて液晶１７を封入
し、周辺回路を実装し液晶表示装置を作製する。アクテ
ィブマトリクス上の各トランジスタは均一な特性を示
し、得られた液晶表示装置はコントラストが高く均一性
の良好な画像を示すようになる。
リックス基板１３上に配向膜１４を形成し、スペーサ１
５を介して対向基板１６と張り合わせて液晶１７を封入
し、周辺回路を実装し液晶表示装置を作製する。アクテ
ィブマトリクス上の各トランジスタは均一な特性を示
し、得られた液晶表示装置はコントラストが高く均一性
の良好な画像を示すようになる。
【００４１】
【実施例４】図６に本発明による一実施例のアクティブ
マトリックス型液晶表示装置の画素部の要部断面図を示
す。
マトリックス型液晶表示装置の画素部の要部断面図を示
す。
【００４２】図６に示す実施例４も実施例１と同様の方
法で、絶縁性基板１上にゲート配線２、ゲート絶縁層
３、半導体層４を形成し積層配置にする。半導体層４を
加工した後、ホトリソグラフィー工程によりゲート絶縁
層３の端子部にスルーホールを形成する。さらに、実施
例１と同様の方法で第２の絶縁層５を形成する。
法で、絶縁性基板１上にゲート配線２、ゲート絶縁層
３、半導体層４を形成し積層配置にする。半導体層４を
加工した後、ホトリソグラフィー工程によりゲート絶縁
層３の端子部にスルーホールを形成する。さらに、実施
例１と同様の方法で第２の絶縁層５を形成する。
【００４３】第２の絶縁層５を形成した後に、ソース電
極６、ドレイン電極７、画素電極１１をインクジェット
法により形成する。この際、塩化インジウムと塩化第一
スズのインジウムに対するスズの原子数濃度が3at％の
混合物を溶質とし、アセチルアセトンとエタノールのア
セチルアセトンに対するエタノールの濃度が20vol％の
混合溶液を溶媒とし、インジウムとスズの総量が10mol
／Lとなる塗布溶液を用いている。塗布後、５００℃で1
時間焼成する。
極６、ドレイン電極７、画素電極１１をインクジェット
法により形成する。この際、塩化インジウムと塩化第一
スズのインジウムに対するスズの原子数濃度が3at％の
混合物を溶質とし、アセチルアセトンとエタノールのア
セチルアセトンに対するエタノールの濃度が20vol％の
混合溶液を溶媒とし、インジウムとスズの総量が10mol
／Lとなる塗布溶液を用いている。塗布後、５００℃で1
時間焼成する。
【００４４】その後に、実施例１〜３と同様に、図７に
示すように作製したアクティブマトリックス基板１３上
に配向膜１４を形成し、スペーサ１５を介して対向基板
１６と張り合わせて液晶１７を封入し、周辺回路を実装
し液晶表示装置を作製する。アクティブマトリクス上の
各トランジスタは均一な特性を示し、得られた液晶表示
装置はコントラストが高く均一性の良好な画像を示すよ
うになる。
示すように作製したアクティブマトリックス基板１３上
に配向膜１４を形成し、スペーサ１５を介して対向基板
１６と張り合わせて液晶１７を封入し、周辺回路を実装
し液晶表示装置を作製する。アクティブマトリクス上の
各トランジスタは均一な特性を示し、得られた液晶表示
装置はコントラストが高く均一性の良好な画像を示すよ
うになる。
【００４５】このようにしてアクティブマトリックス型
の液晶表示装置を構成するのであるが、ソース電極およ
びドレイン電極を形成する前に第２の絶縁層をパターン
形成し、第２の絶縁層を除去した部分にソース電極およ
びドレイン電極を塗付して形成している。このため、ソ
ース電極およびドレイン電極を簡単に短時間に形成する
ことができるので、生産性を向上させることができる。
の液晶表示装置を構成するのであるが、ソース電極およ
びドレイン電極を形成する前に第２の絶縁層をパターン
形成し、第２の絶縁層を除去した部分にソース電極およ
びドレイン電極を塗付して形成している。このため、ソ
ース電極およびドレイン電極を簡単に短時間に形成する
ことができるので、生産性を向上させることができる。
【００４６】また、半導体層のほぼ中央部に形成される
第２の絶縁層の半導体層上絶縁層の幅をゲート電極の幅
より小さく形成しているので、ゲート電圧によって活性
化できる半導体層の領域がソース電極あるいはドレイン
電極から外れることがなくTFTの機能を満足できるよう
になる。
第２の絶縁層の半導体層上絶縁層の幅をゲート電極の幅
より小さく形成しているので、ゲート電圧によって活性
化できる半導体層の領域がソース電極あるいはドレイン
電極から外れることがなくTFTの機能を満足できるよう
になる。
【００４７】
【発明の効果】本発明はソース電極およびドレイン電極
を形成する前に第２の絶縁層をパターン形成し、第２の
絶縁層を除去した部分にソース電極およびドレイン電極
を塗付して形成している。このため、ソース電極および
ドレイン電極を簡単に短時間に形成することができるの
で、生産性を向上させることができる。また、半導体層
のほぼ中央部に形成される第２の絶縁層の半導体層上絶
縁層の幅をゲート電極の幅より小さく形成しているの
で、ゲート電圧によって活性化できる半導体層の領域が
ソース電極あるいはドレイン電極から外れることがなく
TFTの機能を満足できるようになる。
を形成する前に第２の絶縁層をパターン形成し、第２の
絶縁層を除去した部分にソース電極およびドレイン電極
を塗付して形成している。このため、ソース電極および
ドレイン電極を簡単に短時間に形成することができるの
で、生産性を向上させることができる。また、半導体層
のほぼ中央部に形成される第２の絶縁層の半導体層上絶
縁層の幅をゲート電極の幅より小さく形成しているの
で、ゲート電圧によって活性化できる半導体層の領域が
ソース電極あるいはドレイン電極から外れることがなく
TFTの機能を満足できるようになる。
【図１】 本発明の一実施例を示す平面図である。
【図２】 本発明の一実施例の要部を示す図１のA-A'断
面図である。
面図である。
【図３】 本発明の一実施例のTFTの断面図である。
【図４】 本発明の他の実施例を示す要部断面図であ
る。
る。
【図５】 本発明の他の実施例を示す要部断面図であ
る。
る。
【図６】 本発明の他の実施例を示す要部断面図であ
る。
る。
【図７】 本発明による液晶表示装置の一例断面図であ
る。
る。
１…絶縁基板、２…ゲート電極（配線）、３…ゲート絶
縁層、４…半導体層、５…第２の絶縁層、５ａ…第２の
絶縁層の半導体層上絶縁層、６…ソース電極、７…ドレ
イン電極、８…コンタクト層、９…ドープ層、１０…保
護性絶縁膜、１１…画素電極、１２…コンタクトホー
ル、１３…アクティブマトリックス基板、１４…配向
膜、１５…スペーサ、１６…対向基板、１７…液晶、１
８…透明導電膜、１９…カラーフィルタ。
縁層、４…半導体層、５…第２の絶縁層、５ａ…第２の
絶縁層の半導体層上絶縁層、６…ソース電極、７…ドレ
イン電極、８…コンタクト層、９…ドープ層、１０…保
護性絶縁膜、１１…画素電極、１２…コンタクトホー
ル、１３…アクティブマトリックス基板、１４…配向
膜、１５…スペーサ、１６…対向基板、１７…液晶、１
８…透明導電膜、１９…カラーフィルタ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西村 悦子
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 宮内 昭浩
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
Ｆターム(参考） 2H092 GA11 GA17 GA25 GA26 GA29
GA30 JA24 JA34 JA36 JA38
JA42 KB01 KB04 KB05 MA01
MA10 NA27 NA29
4M104 AA10 BB01 BB02 BB04 BB05
BB08 BB09 BB13 BB14 BB16
BB17 BB18 BB36 CC05 DD26
DD43 DD51 EE03 EE09 EE14
EE17 GG09 HH20
5F110 AA16 BB01 CC07 CC08 EE02
EE03 EE04 EE06 EE25 EE42
EE44 FF01 FF02 FF03 FF27
FF29 GG02 GG05 GG13 GG14
GG15 GG24 GG42 GG44 HJ01
HJ12 HJ18 HK02 HK04 HK07
HK09 HK16 HK21 HK25 HK32
HL07 HL22 HL23 NN03 NN12
NN22 NN23 NN24 NN27 NN36
QQ06
Claims (7)
- 【請求項１】薄膜トランジスタを含む画素を有するアク
ティブマトリックス型の液晶表示装置であって、前記薄
膜トランジスタは、絶縁基板上にゲート電極、ゲート絶
縁層、半導体層の順に積層配置され、前記半導体層のほ
ぼ中央部に所定幅の半導体層上絶縁層を有すると共に前
記ゲート絶縁層上にパターン化して形成される第２の絶
縁層を設け、前記第２の絶縁層によってパターン化され
た前記半導体層上絶縁層の一方側と他方側の前記半導体
層上にソース電極とドレイン電極を塗付によって形成
し、前記第２の絶縁層の半導体層上絶縁層の幅は前記ゲ
ート電極の幅より小さく形成されていることを特徴とす
る液晶表示装置。 - 【請求項２】請求項１において、前記ソース電極および
ドレイン電極は金属あるいは酸化物導電膜から形成され
ていることを特徴とする液晶表示装置。 - 【請求項３】請求項１において、前記ソース電極および
ドレイン電極は印刷あるいはインクジェット法で形成し
た金属あるいは酸化物導電膜からなることを特徴とする
液晶表示装置。 - 【請求項４】請求項１において、前記ドレイン電極およ
びソース電極は前記第２の絶縁層に接していないことを
特徴とする液晶表示装置。 - 【請求項５】請求項１において、前記ソース電極および
ドレイン電極は前記第２の絶縁層と同層に形成されてい
ることを特徴とする液晶表示装置。半導体装置。 - 【請求項６】薄膜トランジスタを含む画素を有するアク
ティブマトリックス型の液晶表示装置であって、前記薄
膜トランジスタは、絶縁基板上にゲート電極、ゲート絶
縁層、半導体層の順に積層配置され、前記ゲート絶縁層
と前記半導体層を覆うように第２の絶縁層を設け前記第
２の絶縁層をパターン形成して前記半導体層のほぼ中央
部に所定幅の半導体層上絶縁層を有すると共に前記ゲー
ト絶縁層上に形成し、前記第２の絶縁層によってパター
ン形成によって前記第２の絶縁層が除去された前記半導
体層上絶縁層の一方側と他方側の部分の前記半導体層上
にソース電極とドレイン電極を塗付によって形成するよ
うにしたことを特徴とする液晶表示装置の製造方法。 - 【請求項７】請求項６において、前記ソース電極および
ドレイン電極は、前記第２絶縁層をパターン化し除去し
た部分に金属あるいは酸化物導電膜を印刷法あるいはイ
ンクジェット法で形成したことを特徴とする液晶表示装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293212A JP3980312B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293212A JP3980312B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003098548A true JP2003098548A (ja) | 2003-04-03 |
| JP3980312B2 JP3980312B2 (ja) | 2007-09-26 |
Family
ID=19115052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293212A Expired - Fee Related JP3980312B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3980312B2 (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318192A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイスの製造方法、デバイス、電気光学装置及び電子機器 |
| JP2005079598A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法 |
| JP2005101552A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び半導体装置の作製方法 |
| JP2005101578A (ja) * | 2003-08-28 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの作製方法、並びに表示装置の作製方法 |
| WO2005041310A1 (en) * | 2003-10-28 | 2005-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same, and television receiver |
| WO2005041311A1 (en) * | 2003-10-28 | 2005-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever |
| JP2005129919A (ja) * | 2003-10-02 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| WO2005048353A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| JP2005159331A (ja) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法、並びに液晶テレビ受像機 |
| JP2005157323A (ja) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビ受像機 |
| JP2005167212A (ja) * | 2003-10-28 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、配線基板の作製方法 |
| JP2005167229A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
| JP2006086502A (ja) * | 2004-09-15 | 2006-03-30 | Lg Philips Lcd Co Ltd | 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法 |
| JP2006120826A (ja) * | 2004-10-21 | 2006-05-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 |
| JP2006286719A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP2006286773A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ |
| JP2006286772A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
| US7136127B2 (en) | 2002-04-22 | 2006-11-14 | Seiko Epson Corporation | Method of manufacturing device, device, and electronic apparatus |
| JP2007121788A (ja) * | 2005-10-31 | 2007-05-17 | Hitachi Displays Ltd | アクティブマトリクス基板およびそれを用いた液晶表示装置 |
| JP2007148333A (ja) * | 2005-10-24 | 2007-06-14 | Ricoh Co Ltd | 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版 |
| JP2009231822A (ja) * | 2008-02-29 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び表示装置 |
| JP2010050354A (ja) * | 2008-08-22 | 2010-03-04 | Ricoh Co Ltd | 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法 |
| JP2010251574A (ja) * | 2009-04-17 | 2010-11-04 | Sony Corp | 薄膜トランジスタの製造方法および薄膜トランジスタ |
| US7993958B2 (en) | 2004-06-14 | 2011-08-09 | Samsung Electronics Co., Ltd. | Organic thin film transistor array panel and manufacturing method thereof |
| JP2011171734A (ja) * | 2003-04-25 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| JP2012204812A (ja) * | 2011-03-28 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
| JP2012204502A (ja) * | 2011-03-24 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 |
| JP2013524487A (ja) * | 2010-03-25 | 2013-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果トランジスタ（ｆｅｔ）およびそれを形成する方法 |
| WO2013146035A1 (ja) * | 2012-03-26 | 2013-10-03 | ソニー株式会社 | 半導体装置およびその製造方法、表示装置ならびに電子機器 |
-
2001
- 2001-09-26 JP JP2001293212A patent/JP3980312B2/ja not_active Expired - Fee Related
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7136127B2 (en) | 2002-04-22 | 2006-11-14 | Seiko Epson Corporation | Method of manufacturing device, device, and electronic apparatus |
| JP2003318192A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイスの製造方法、デバイス、電気光学装置及び電子機器 |
| JP2011171734A (ja) * | 2003-04-25 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP2005101552A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び半導体装置の作製方法 |
| JP4619060B2 (ja) * | 2003-08-15 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8319223B2 (en) | 2003-08-28 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor array panel using organic semiconductor and a method for manufacturing the same |
| JP2005079598A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法 |
| JP2005101578A (ja) * | 2003-08-28 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの作製方法、並びに表示装置の作製方法 |
| JP2005129919A (ja) * | 2003-10-02 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| WO2005041311A1 (en) * | 2003-10-28 | 2005-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever |
| JP2005167212A (ja) * | 2003-10-28 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、配線基板の作製方法 |
| US8629442B2 (en) | 2003-10-28 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2005157323A (ja) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビ受像機 |
| US8101467B2 (en) | 2003-10-28 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver |
| KR101072410B1 (ko) | 2003-10-28 | 2011-10-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치와 그 제조 방법, 및 액정 텔레비전 수상기 |
| JP2005159331A (ja) * | 2003-10-28 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法、並びに液晶テレビ受像機 |
| US8987068B2 (en) | 2003-10-28 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| WO2005041310A1 (en) * | 2003-10-28 | 2005-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same, and television receiver |
| US7709843B2 (en) | 2003-10-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same, and television receiver |
| CN100464429C (zh) * | 2003-10-28 | 2009-02-25 | 株式会社半导体能源研究所 | 液晶显示设备及其制造方法,以及液晶电视接收机 |
| US7439086B2 (en) | 2003-11-14 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| WO2005048353A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| JP2005167229A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| US8389992B2 (en) | 2004-06-14 | 2013-03-05 | Samsung Display Co., Ltd. | Organic thin film transistor array panel and manufacturing method thereof |
| US7993958B2 (en) | 2004-06-14 | 2011-08-09 | Samsung Electronics Co., Ltd. | Organic thin film transistor array panel and manufacturing method thereof |
| US8071974B2 (en) | 2004-09-15 | 2011-12-06 | Lg Display Co. Ltd. | Organic thin film transistor including organic insulating layer and substrate including the same |
| JP2006086502A (ja) * | 2004-09-15 | 2006-03-30 | Lg Philips Lcd Co Ltd | 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法 |
| JP2006120826A (ja) * | 2004-10-21 | 2006-05-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 |
| JP2006286719A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP2006286773A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ |
| JP2006286772A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
| JP2007148333A (ja) * | 2005-10-24 | 2007-06-14 | Ricoh Co Ltd | 電極形成方法、アクティブマトリクス駆動回路、アクティブマトリクス駆動回路の製造方法、フラットパネルディスプレイ、フラットパネルディスプレイの製造方法、およびスクリーン版 |
| JP2007121788A (ja) * | 2005-10-31 | 2007-05-17 | Hitachi Displays Ltd | アクティブマトリクス基板およびそれを用いた液晶表示装置 |
| JP2009231822A (ja) * | 2008-02-29 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び表示装置 |
| JP2010050354A (ja) * | 2008-08-22 | 2010-03-04 | Ricoh Co Ltd | 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法 |
| JP2010251574A (ja) * | 2009-04-17 | 2010-11-04 | Sony Corp | 薄膜トランジスタの製造方法および薄膜トランジスタ |
| JP2013524487A (ja) * | 2010-03-25 | 2013-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電界効果トランジスタ（ｆｅｔ）およびそれを形成する方法 |
| JP2012204502A (ja) * | 2011-03-24 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 |
| JP2012204812A (ja) * | 2011-03-28 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
| WO2013146035A1 (ja) * | 2012-03-26 | 2013-10-03 | ソニー株式会社 | 半導体装置およびその製造方法、表示装置ならびに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3980312B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980312B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4580890B2 (ja) | 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法 | |
| JP5688909B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| JP3202362B2 (ja) | 半導体装置の作製方法 | |
| JP3225772B2 (ja) | 液晶表示装置の製造方法 | |
| US20110248262A1 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| US20110183463A1 (en) | Thin film transitor substrate and method of manufacturing the same | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR20110057497A (ko) | 표시기판 및 이의 제조방법 | |
| US7903184B2 (en) | Liquid crystal display device and method for making the same | |
| KR101697588B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110063052A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101820167B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| CN101330061B (zh) | 像素结构的制作方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP3813796B2 (ja) | 絶縁性樹脂基板およびそれを用いた液晶表示装置 | |
| JPH04309927A (ja) | アクティブマトリクス基板の製造方法とこれを用いた液晶表示素子 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPH079389Y2 (ja) | 薄膜トランジスタ | |
| JPH079388Y2 (ja) | 薄膜トランジスタ | |
| JP2000164887A (ja) | 半導体装置 | |
| JP3865823B2 (ja) | 透明電極基板の作製方法及び液晶表示装置の製造方法 | |
| US20080057202A1 (en) | Method of fabricating metal line by wet process | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 | |
| KR20110025631A (ko) | 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |