JP2012204812A - 薄膜トランジスタ及びその製造方法並びに画像表示装置 - Google Patents

薄膜トランジスタ及びその製造方法並びに画像表示装置 Download PDF

Info

Publication number
JP2012204812A
JP2012204812A JP2011071062A JP2011071062A JP2012204812A JP 2012204812 A JP2012204812 A JP 2012204812A JP 2011071062 A JP2011071062 A JP 2011071062A JP 2011071062 A JP2011071062 A JP 2011071062A JP 2012204812 A JP2012204812 A JP 2012204812A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
display device
semiconductor layer
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011071062A
Other languages
English (en)
Other versions
JP5853390B2 (ja
Inventor
Kodai Murata
広大 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2011071062A priority Critical patent/JP5853390B2/ja
Publication of JP2012204812A publication Critical patent/JP2012204812A/ja
Application granted granted Critical
Publication of JP5853390B2 publication Critical patent/JP5853390B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】薄膜トランジスタにおいて、ゲート絶縁膜に直接ストライプ状に凹部を形成することで隔壁形成プロセスを省き、前記凹部をガイドとして塗布法により精度よく半導体溶液を所望の場所に形成し、トランジスタ素子分離を行うことのできる薄膜トランジスタの構造を提供する。また、その構造を用いた薄膜トランジスタの製造方法、及びそれを用いたが画像表示装置を提供すること。
【解決手段】基板と、前記基板上に形成されたゲート電極と、前記基板上及び前記ゲート電極上のゲート絶縁体層と、前記ゲート絶縁体層に形成された凹部と、前記絶縁体層の凹部内に形成される半導体層と、前記半導体層上の中央部に設けられる保護膜と、前記半導体層の両端部で接続されるソース電極とドレイン電極と、を有する薄膜トランジスタにおいて、前記ゲート絶縁体層の凹部がストライプ状に形成されていることを特徴とする薄膜トランジスタとする。
【選択図】図1

Description

本発明は、薄膜トランジスタ及びその製造方法並びに画像表示装置に関する。
近年の情報技術の目覚しい発展により、現在では、ノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会では、より軽量、薄型の情報端末が望まれる。
現在、半導体材料の主流は、シリコン系(Si系)であるが、フレキシブル化、軽量化、低コスト化、高性能化などの観点から酸化物半導体を用いたトランジスタ(酸化物トランジスタ)の研究が盛んになっている。一般に、酸化物半導体を用いる場合、スパッタ法などの真空成膜が用いられることが多い。
しかし、近年では塗布法による酸化物半導体の形成が報告されており、大面積化、印刷法の適用、プラスチック基板の利用などといった応用の可能性が広がってきている。
その応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて塗布型酸化物トランジスタの研究は必要不可欠である。
また、塗布型酸化物半導体材料のみならず、電極材料には溶液分散型ナノ金属粒子、半導体には有機半導体、絶縁材料には有機高分子等の溶媒に可溶または分散可能な材料を用いることが提案され、インクジェット、スピンコートやフレキソ印刷等の塗布方式を用いた方法が数多く報告されるようになってきており、これによりプロセスの低温化、高速化、低コスト化が実現可能となってきた。
半導体を溶液から塗布する場合、溶媒に可溶にするための置換基を有する有機半導体や酸化物半導体の分散液や前駆体溶液などが用いられ、ソース電極、ドレイン電極に挟まれたチャネル部を覆うように塗布、乾燥することで半導体が形成される。半導体溶液を塗布する際には、溶液が所望の場所のみに塗布できるようにチャネル部に開口部を作ったバンク層を用いて、開口部の窪みに溶液が溜まるようにする方法を用いることができる(特許文献1参照)。
しかしながら、チャネル部のみに矩形あるいは円形等の開口部を有するバンク層を用いる場合、チャネル部にバンク層の開口部を精度良く合わせる必要があり、特に印刷法を用いてバンク層を形成するときに、塗工面積が大きくなったり、画素解像度が高くなるのにしたがい、開口部とチャネル部の位置にずれが生じたりする問題があった。更に、バンク層を形成する為のプロセスを別途設ける必要があった。
特開2005−142474号公報
本発明は、薄膜トランジスタにおいて、ゲート絶縁膜に直接ストライプ状に凹部を形成することで隔壁形成プロセスを省き、前記凹部をガイドとして塗布法により精度よく半導体溶液を所望の場所に形成し、トランジスタ素子分離を行うことのできる薄膜トランジスタの構造を提供する。また、その構造を用いた薄膜トランジスタの製造方法、及びそれを用いたが素表示装置を提供することを目的とする。
請求項1に係る発明は、基板と、前期基板上のゲート電極と、前記基板上及び前記ゲート電極上のゲート絶縁体層と、前記ゲート絶縁体層に形成された凹部と、前記絶縁体層の凹部内に形成される半導体層と、前記半導体層上の中央部に設けられる保護膜と、前記半導体層の両端部で接続されるソース電極とドレイン電極と、を有する薄膜トランジスタにおいて、前記ゲート絶縁体層の凹部がストライプ状に形成されていることを特徴とする薄膜トランジスタである。
請求項2に係る発明は、前記ゲート絶縁体層の凹部の一部が、前記ソース電極と平行かつソース電極上に形成されていることを特徴とする薄膜トランジスタである。
本発明の請求項3に係る発明は、前記ゲート絶縁体層の凹部の一部が、前記ドレイン電極上に形成されていることを特徴とする薄膜トランジスタである。
請求項4に係る発明は、前記ゲート絶縁体層の凹部の厚さが10nm以上200nm以下であることを特徴とする薄膜トランジスタである。
本発明の請求項5に係る発明は、前記半導体層が金属酸化物を主成分とする材料からなることを特徴とする薄膜トランジスタである。
請求項6に係る発明は、前記半導体層が有機物を主成分とする材料からなることを特徴とする薄膜トランジスタである。
請求項7に係る発明は、請求項1乃至請求項6のいずれか1項に記載の薄膜トランジスタと、前記ソース電極と前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された前記ドレイン電極に電気的に接続された画素電極と、前記画素電極上に形成された共通電極を含む表示媒体と、を有する画像表示装置である。
請求項8に係る発明は、前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置のいずれかであることを特徴とする画素表示装置である。
請求項9に係る発明は、請求項1乃至請求項8のいずれか一項に記載の薄膜トランジスタの製造方法であって、基板上にゲート電極を形成する工程と、前記基板上及び前記ゲート電極上のゲート絶縁体層を形成する工程と、前記ゲート絶縁体層にストライプ状に凹部を形成する工程と、前記絶縁体層の凹部内に塗布法により半導体層を形成する工程と、前記半導体層上の中央部に設けられる保護膜を形成する工程と、前記半導体層の両端部で接続されるソース電極とドレイン電極を形成する工程と、を有する薄膜トランジスタの製造方法である。
請求項10に係る発明は、前記ゲート絶縁膜上の凹部は、ドライエッチング法で形成することを特徴とする薄膜トランジスタの製造方法である。
請求項11に係る発明は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする薄膜トランジスタの製造方法である。
本発明によれば、ゲート絶縁膜に直接凹部を形成することで、バンク層の形成プロセスを省くことができ、更に凹部をストライプ状に形成することによって、ストライプ状の長軸方向には厳密に位置合わせをする必要がないことから、半導体形成位置の位置ズレを抑制することができる。このため、塗布法により所望の場所に半導体層の成膜、及びトランジスタ素子分離を行うことでき、トランジスタ素子を安定して駆動することが可能であり、更には、隔壁の形成プロセスが不要なため、製造プロセスの簡易化を図ることが可能である。
本発明のゲート電極の直上に位置するゲート絶縁膜に形成された凹部の部分断面図。 本発明の一実施形態における薄膜トランジスタのほぼ1画素分を表す部分断面図。 本発明の一実施形態を示す薄膜トランジスタを用いた画像表示装置の概略平面図。 本発明の一実施形態を示す薄膜トランジスタの一部の配列図。 従来の薄膜トランジスタの構造の一例のほぼ1画素分を表す部分断面図。 従来の薄膜トランジスタの構造の一例を表す画像表示装置の部分断面図。
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。また、本発明の実施の形態に係る薄膜トランジスタ50の構成は特に限定されない。
図1,2に示すように、本発明の実施の形態に係る薄膜トランジスタ40、50は、基板1、ゲート電極2、キャパシタ電極3、ゲート絶縁体層4、半導体層5、保護膜6、ソース電極7、ドレイン電極8、更にはストライプ状に形成された凹部11を備えている。
本発明の実施の形態に係る基板1として、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができるが本発明ではこれらに限定されるものではない。これらは単独として使用してもよいが、二種以上を積層した複合の基板として使用してもよい。
本発明の実施の形態に係る基板1が有機物フィルムである場合は、薄膜トランジスタ20の素子の耐久性を向上させるために透明のガスバリア層(図示せず)を形成することができる。ガスバリア層としては酸化アルミニウム(Al)、酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸化窒化ケイ素(SiON)、炭化ケイ素(SiC)及びダイヤモンドライクカーボン(DLC)などが挙げられるが、本発明ではこれらに限定されるものではない。また、これらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板1の片面だけに形成してもよいし、両面に形成しても構わない。
ガスバリア層は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法及びゾルーゲル法などを用いて形成することができるが、本発明ではこれらに限定されるものではない。
本発明のゲート電極2、キャパシタ電極3ソース電極8及びドレイン電極9には、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn)、酸化カドミウムスズ(CdSnO)、酸化亜鉛スズ(ZnSnO)、酸化インジウム亜鉛(In−Zn−O)等の酸化物材料が好適に用いられる。
また、この酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ(通称ITO)が低い抵抗率のために特に好適に用いられる。またAu、Ag、Cu、Cr、Al、Mgなどの金属材料も好適に用いられる。また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。またPEDOT (ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。ゲート電極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極8とドレイン電極9は同一の材料であることがより望ましい。
これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)、光CVD法、ホットワイヤーCVD法、またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
本発明の実施の形態に係る薄膜トランジスタ50に用いられるゲート絶縁体層4として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA (ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、特に1014Ωcm以上であることが好ましい。
ゲート絶縁体層4は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD、光CVD法、ホットワイヤーCVD法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらのゲート絶縁体層4は膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
図1、図2、図3及び図4に示すように、本発明の実施の形態に係る薄膜トランジスタ40、50、60及び70の凹部11は、ソース電極と平行、かつソース電極、及びドレイン電極上に設けられており、従来のドライエッチング技術を用いてゲート絶縁体層に直接形成される。また、図5は、従来の薄膜トランジスタの構造の一例のほぼ1画素分を表す部分断面図であり、図6は、従来の薄膜トランジスタの構造の一例を表す画像表示装置の部分断面図である。
本発明の実施の形態に係る薄膜トランジスタ50に用いる半導体層5としては、有機物、金属酸化物を主成分とする材料が使用できる。
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると塗布法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。 酸化物半導体材料としては亜鉛(Zn)、インジウム(In)、スズ(Sn)、タングステン(W)、マグネシウム(Mg)及びガリウム(Ga)のうち一種類以上の元素を含む酸化物である、酸化亜鉛(ZnO)、酸化インジウム(In)、酸化インジウム亜鉛(In−Zn−O)、酸化スズ(SnO)、酸化タングステン(WO)及び酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)などの材料が挙げられるが本発明ではこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスとの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。
本発明の半導体の形成法は、真空蒸着法、CVD法、スパッタリング法、溶液を用いた印刷法等を用いることができるが、生産性、低コスト化等の観点から溶媒に可溶な半導体を用いて塗工する方法を用いることがより好ましい。印刷法を用いる場合は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができ、以上の印刷法を組み合わせて用いても良い。
本発明の実施の形態に係る保護膜6として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA (ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。薄膜トランジスタに電気的影響を与えないためには、保護膜6の抵抗率は1011Ωcm以上、特に1014Ωcm以上であることが好ましい。
保護膜6は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD、光CVD法、ホットワイヤーCVD法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらの保護膜6は膜の成長方向に向けて組成を傾斜したものもまた好適に用いることができる。
次に、図3を参照して薄膜トランジスタ50を用いた画像表示装置60について説明する。この図3に示すように、本発明の実施の形態に係る層間絶縁膜9としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、または、ポリメチルメタクリレート(PMMA)などのポリアクリレート、ポリビニルアルコール(PVA)、ポリスチレン(PS)、透明性ポリイミド、ポリエステル、エポキシ樹脂及びポリビニルフェノールなどの有機材料が挙げられるが本発明ではこれらに限定されるものではない。層間絶縁膜9はゲート絶縁体層4と同じ材料であっても構わないし、異なる材料であっても構わない。これらの層間絶縁膜9は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
層間絶縁膜9は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが本発明ではこれらに限定されるものではない。
本発明の実施の形態に係る画素電極10は薄膜トランジスタ60のドレイン電極8と電気的に接続していなければならない。具体的には、層間絶縁膜9をスクリーン印刷法などの方法でパターン印刷してドレイン電極8の部分に層間絶縁膜9を設けない方法や、層間絶縁膜9を全面に塗布し、そのあとレーザビーム等を用いて層間絶縁膜9に穴を空ける方法などが挙げられるが本発明ではこれらに限定されるものではない。
本発明の薄膜トランジスタ50に組み合わせる表示装置60としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置などが挙げられる。
本発明者は、ゲート絶縁膜上に直接凹部を形成し、塗布法により半導体活性層を成膜した画像表示装置と、ゲート絶縁膜上に別途隔壁を形成し、塗布法により半導体活性層を成膜した画像表示装置を作製し、両者の特性の関係について検討した。
また、本発明者は、ゲート絶縁膜4の材料として酸化窒化ケイ素(SiON)を、半導体層5の材料としてIn―Zn―O系酸化物を、隔壁材料としてポリイミドを用いて画像表示装置を作製した。
基板1上に、DCマグネトロンスパッタ法を用いてITOを100nm成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行い、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ITOのパターニングを行い、ゲート電極2及びキャパシタ電極3にした(以下、フォトリソグラフィー法と言う)。次にRFマグネトロンスパッタ法により基板1と接するSiONからなるゲート絶縁体層4(膜厚400nm)を成膜した。成膜後、感光性フォトレジストを塗布後、露光し、現像液により現像を行い、反応性イオンエッチング(以下、RIEと言う)によりゲート電極2の直上に離間して、ゲート絶縁膜4に直接凹部11(エッチング量40nm)を形成した。次に、In―Zn―O系酸化物溶液をインクジェット法により凹部に直接注入した(膜厚40nm)。注入後、400℃、30分間ホットプレートにてアニール処理を施した。さらにRFマグネトロンスパッタ法によりSiONからなる保護膜6(膜厚80nm)を成膜した。半導体層とソース電極、及び、半導体層とドレイン電極は電気的に接触している必要があるため、半導体層中央のみに保護膜6が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行い、RIEにより保護膜6を形成した。DCマグネトロンスパッタ法を用いてITOを100nm成膜し、ソース電極7とドレイン電極8を形成した。更に、スピンコート方によりエポキシ樹脂からなる層間絶縁膜9(3μm)を形成し、フォトリソグラフィー法によりドレイン電極8と画素電極10との接触箇所となる開口部を形成し、DCマグネトロンスパッタリング法によりITOを膜厚100nmに成膜し、所望の形状にパターニングを行い、画素電極10として薄膜トランジスタ60を作製した。作製した薄膜トランジスタ60上に、表示要素12として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置60を作製した。
比較例1
基板1上に、DCマグネトロンスパッタ法を用いてITOを100nm成膜し、フォトリソグラフィー法により、ゲート電極2及びキャパシタ電極3にした。次にRFマグネトロンスパッタ法により基板1と接するSiONからなるゲート絶縁体層4(膜厚200nm)した。続いて、隔壁13の形成を行った。東レ社製、フォトニース、商品名「DL−1000」で表示されるポジ型感光性ポリイミドを全面スピンコートした。感光性ポリイミドは、隔壁13の高さを40nmとするように約40nmの厚さで塗布した。
次に、全面に塗布した感光性ポリイミドに対し、フォトリソグラフィー法により露光、現像を行い、ゲート絶縁膜4上に配置される隔壁13を形成した。隔壁13のパターンは230℃、30分間オーブンにて焼成を行った。次に、In―Zn―O系酸化物溶液をインクジェット法により凹部に直接注入した(膜厚40nm)。注入後、ホットプレートにて400℃でアニール処理を施した。さらにRFマグネトロンスパッタ法によりSiONからなる保護膜6(膜厚80nm)を成膜した。半導体層とソース電極、及び、半導体層とドレイン電極は電気的に接触している必要があるため、半導体層中央のみに保護膜6が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行い、RIEにより保護膜6を形成した。DCマグネトロンスパッタ法を用いてITOを100nm成膜し、ソース電極7とドレイン電極8を形成した。
更に、スピンコート方によりエポキシ樹脂からなる層間絶縁膜9(3μm)を形成し、フォトリソグラフィー法によりドレイン電極8と画素電極10との接触箇所となる開口部を形成し、DCマグネトロンスパッタリング法によりITOを膜厚100nmに成膜し、所望の形状にパターニングを行い、画素電極10として薄膜トランジスタ20を作製した。作製した薄膜トランジスタ20上に、表示要素12として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置30を作製した。
画像表示装置30、60を駆動した結果、隔壁13を設けなかった画像表示装置60においても隔壁13を設けた画像表示装置30と同等の良好な画像表示を行うことができた。
比較例2
ゲート絶縁体層の凹部11の厚さを8nm、半導体層5の厚さを8nmになるように作製した以外は、実施例と全く同様に画像表示装置90を作製した。
画像表示装置90を駆動した結果、半導体層6の膜厚が薄すぎた為に薄膜トランジスタとしての機能を果たさず、良好な画像表示を行うことできなかった。
比較例3
ゲート絶縁体層の凹部11の厚さを210nm、半導体層5の厚さを210nmになるように作製した以外は、実施例と全く同様に画像表示装置90を作製した。
画像表示装置90を駆動した結果、半導体層6の膜厚が厚すぎた為に薄膜トランジスタとしての機能を果たさず、良好な画像表示を行うことできなかった。
比較例4
ゲート絶縁体層の凹部11の厚さを200nm、半導体層5の厚さを200nmになるように作製した以外は、実施例と全く同様に画像表示装置90を作製した。
画像表示装置90を駆動した結果、実施例と同様に良好な画像表示を行うことできた。
ゲート絶縁膜4上に直接ストライプ状に凹部11を設けることで、従来の画像表示装置よりも隔壁13の作製プロセスを省け、かつ、精度良く塗布法により半導体溶液を所望の場所に形成し、トランジスタ素子分離を行うことができた。結果として、安定した特性を示す薄膜トランジスタの製造プロセスの簡易化を図ることができた。
1…基板
2…ゲート電極
3…キャパシタ電極
4…ゲート絶縁体層
5…半導体層
6…保護膜
7…ソース電極
8…ドレイン電極
9…層間絶縁膜
10…画素電極
11…ゲート電極の直上に位置するゲート絶縁体層に形成された凹部
12…表示要素
13…隔壁
20…従来の作製方法による薄膜トランジスタ
30…従来の作製方法による薄膜トランジスタを用いた画像表示装置
40…ゲート電極の直上に位置するゲート絶縁膜に形成された凹部を有する薄膜トランジスタ
50…本発明の実施形態に係る薄膜トランジスタ
60…本発明の実施形態に係る薄膜トランジスタを用いた画像表示装置
70…本発明の実施形態に係る薄膜トランジスタの配列図の一部。

Claims (11)

  1. 基板と、
    前期基板上のゲート電極と、
    前記基板上及び前記ゲート電極上のゲート絶縁体層と、
    前記ゲート絶縁体層に形成された凹部と、
    前記絶縁体層の凹部内に形成される半導体層と、
    前記半導体層上の中央部に設けられる保護膜と、
    前記半導体層の両端部で接続されるソース電極とドレイン電極と、
    を有する薄膜トランジスタにおいて、前記ゲート絶縁体層の凹部がストライプ状に形成されていることを特徴とする薄膜トランジスタ。
  2. 前記ゲート絶縁体層の凹部の一部が、前記ゲート電極と平行かつソース電極上に形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記ゲート絶縁体層の凹部の一部が、前記ドレイン電極上に形成されていることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。
  4. 前記ゲート絶縁体層の凹部の厚さが10nm以上200nm以下であることを特徴とする請求項1乃至請求項3のいずれか一項に記載の薄膜トランジスタ。
  5. 前記半導体層が有機物を主成分とする材料からなることを特徴とする請求項1乃至請求項4のいずれか一項に記載の薄膜トランジスタ。
  6. 前記半導体層が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至請求項5のいずれか一項に記載の薄膜トランジスタ。
  7. 請求項1乃至請求項6のいずれか一項に記載の薄膜トランジスタと、
    前記ソース電極と前記ドレイン電極上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された前記ドレイン電極に電気的に接続された画素電極と、
    前記画素電極上に形成された共通電極を含む表示媒体と、
    を有する画像表示装置。
  8. 前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置のいずれかであることを特徴とする請求項7の画素表示装置。
  9. 請求項1乃至請求項7のいずれか一項に記載の薄膜トランジスタの製造方法であって、
    基板上にゲート電極を形成する工程と、
    前記基板上及び前記ゲート電極上のゲート絶縁体層を形成する工程と、
    前記ゲート絶縁体層にストライプ状に凹部を形成する工程と、
    前記絶縁体層の凹部内に塗布法により半導体層を成膜し、乾燥することにより半導体層を形成する工程と、
    前記半導体層上の中央部に設けられる保護膜を形成する工程と、
    前記半導体層の両端部で接続されるソース電極とドレイン電極を形成する工程と、
    を有する薄膜トランジスタの製造方法。
  10. 前記ゲート絶縁膜上の凹部は、ドライエッチング法で形成することを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
  11. 前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
JP2011071062A 2011-03-28 2011-03-28 薄膜トランジスタ及びその製造方法並びに画像表示装置 Expired - Fee Related JP5853390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011071062A JP5853390B2 (ja) 2011-03-28 2011-03-28 薄膜トランジスタ及びその製造方法並びに画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011071062A JP5853390B2 (ja) 2011-03-28 2011-03-28 薄膜トランジスタ及びその製造方法並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP2012204812A true JP2012204812A (ja) 2012-10-22
JP5853390B2 JP5853390B2 (ja) 2016-02-09

Family

ID=47185392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011071062A Expired - Fee Related JP5853390B2 (ja) 2011-03-28 2011-03-28 薄膜トランジスタ及びその製造方法並びに画像表示装置

Country Status (1)

Country Link
JP (1) JP5853390B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093526A (ko) * 2013-01-18 2014-07-28 경북대학교 산학협력단 유기 전계효과 트랜지스터 및 그 제조 방법
JP2014175502A (ja) * 2013-03-08 2014-09-22 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法
JP2016063059A (ja) * 2014-09-18 2016-04-25 国立研究開発法人物質・材料研究機構 有機半導体トランジスタ及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098548A (ja) * 2001-09-26 2003-04-03 Hitachi Ltd 液晶表示装置およびその製造方法
JP2007005757A (ja) * 2005-06-21 2007-01-11 Lg Philips Lcd Co Ltd 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法
WO2008075625A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 半導体デバイス
JP2010080896A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2010087063A (ja) * 2008-09-30 2010-04-15 Sony Corp 半導体装置およびその製造方法
JP2011003842A (ja) * 2009-06-22 2011-01-06 Sony Corp 薄膜トランジスタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098548A (ja) * 2001-09-26 2003-04-03 Hitachi Ltd 液晶表示装置およびその製造方法
JP2007005757A (ja) * 2005-06-21 2007-01-11 Lg Philips Lcd Co Ltd 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法
WO2008075625A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 半導体デバイス
JP2010080896A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2010087063A (ja) * 2008-09-30 2010-04-15 Sony Corp 半導体装置およびその製造方法
JP2011003842A (ja) * 2009-06-22 2011-01-06 Sony Corp 薄膜トランジスタおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093526A (ko) * 2013-01-18 2014-07-28 경북대학교 산학협력단 유기 전계효과 트랜지스터 및 그 제조 방법
KR102093737B1 (ko) * 2013-01-18 2020-03-26 경북대학교 산학협력단 유기 전계효과 트랜지스터 및 그 제조 방법
JP2014175502A (ja) * 2013-03-08 2014-09-22 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法
JP2016063059A (ja) * 2014-09-18 2016-04-25 国立研究開発法人物質・材料研究機構 有機半導体トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP5853390B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
JP5835221B2 (ja) 薄膜トランジスタ及びその製造方法、並びに画像表示装置
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US8487308B2 (en) Thin film transistor and image display unit
WO2011122205A1 (ja) 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JPWO2014045543A1 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6064353B2 (ja) 薄膜トランジスタの製造方法
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP2018182114A (ja) 薄膜トランジスタアレイ、その製造方法、及び画像表示装置
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130919

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R150 Certificate of patent or registration of utility model

Ref document number: 5853390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees