JP2018182114A - 薄膜トランジスタアレイ、その製造方法、及び画像表示装置 - Google Patents

薄膜トランジスタアレイ、その製造方法、及び画像表示装置 Download PDF

Info

Publication number
JP2018182114A
JP2018182114A JP2017081151A JP2017081151A JP2018182114A JP 2018182114 A JP2018182114 A JP 2018182114A JP 2017081151 A JP2017081151 A JP 2017081151A JP 2017081151 A JP2017081151 A JP 2017081151A JP 2018182114 A JP2018182114 A JP 2018182114A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
upper pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017081151A
Other languages
English (en)
Inventor
広大 村田
Kodai Murata
広大 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2017081151A priority Critical patent/JP2018182114A/ja
Publication of JP2018182114A publication Critical patent/JP2018182114A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高い印刷位置精度で形成できるとともに、短絡しにくい上部画素電極により安定した性能を有することができる、薄膜トランジスタアレイ、その製造方法、及びこれを用いた画像表示装置を提供する。【解決手段】薄膜トランジスタをマトリクス状に複数配置した薄膜トランジスタアレイであって、層間絶縁体層上に形成された、個々の薄膜トランジスタの層間絶縁体層の開口を介してドレイン電極に接続された上部画素電極と、個々の薄膜トランジスタの上部画素電極を分離するように格子状に形成された隔壁層と、を含み、隔壁層の膜厚が上部画素電極の層よりも薄い。【選択図】図1

Description

本発明は、薄膜トランジスタアレイ、その製造方法、及び画像表示装置に関する。
近年、フレキシブル化、軽量化、低コスト化等の観点から、印刷法による薄膜トランジスタの研究が盛んであり、有機ELや電子ペーパー等の駆動回路や電子タグ等への応用が期待されている。しかしながら、一般に印刷法はフォトリソ法よりパターン解像度が劣る。従って、印刷法で種々ディスプレイを作製した場合、上部画素電極の微細形成が重要な技術課題の一つである。
上部画素電極の印刷法として、これまで、スクリーン印刷やインクジェット印刷を用いた例が数多く報告されているが、その場合、各画素領域をきっちり表示できるが、上部画素電極間の短絡が起こりやすいという欠点がある。この欠点は、フォトリソを用いた場合にも起こるが、特に印刷を用いた場合に顕著である。
スクリーン印刷は印刷の簡便さとタクトタイム短縮の観点から非常に量産に適した印刷方式である。しかし、高精細で大面積に印刷する場合、所望の位置に所望のパターンを形成することが困難である。つまり、印刷時に版と基板間に一定の距離をとる(クリアランス)必要があること、また、経時によりメッシュが変形し、寸法精度が悪化することが要因である。
一方、インクジェット印刷は、インクの着弾精度は微細パターン形成には十分とは言えず、さらにインクジェット印刷用のインクは低粘度で流動性が大きいため、パターン解像度はスクリーン印刷より悪い。この問題に対し、予め基材表面にインクの流動を制限するための各種パターニング処理を施すことで、微細パターンを形成した例もある(特許文献1参照)。
特表2006−516754号公報
しかしながら、特許文献1の方法において印刷法で上部画素電極を形成する場合、工程が複雑となるため低コスト化や大面積化に対する有効性は限られたものとなる。なおかつ、表示品質を向上させる為には高精細で大面積であっても良好な印刷位置精度で、かつ上部画素電極間で短絡のないパターン形成が求められる。
本発明は、上述の課題を鑑みてなされたものであり、高い印刷位置精度で形成できるとともに、短絡しにくい上部画素電極により安定した性能を有する、薄膜トランジスタアレイ、その製造方法、及びこれを用いた画像表示装置を提供することを目的とする。
上記課題を解決するための本発明の一局面は、基板と、基板上に設けられたゲート電極と、基板及びゲート電極上に設けられたゲート絶縁体層と、ゲート絶縁体層上に設けられたソース電極、ドレイン電極、及びソース電極とドレイン電極とをつなぐように形成された半導体層と、半導体層上に設けられた保護層と、ゲート絶縁体層、ソース電極、ドレイン電極、及び保護層の上に設けられ、ドレイン電極上に開口を有する層間絶縁体層と、を含む薄膜トランジスタをマトリクス状に複数配置した薄膜トランジスタアレイであって、層間絶縁体層上に形成された、個々の薄膜トランジスタの層間絶縁体層の開口を介してドレイン電極に接続された上部画素電極と、個々の薄膜トランジスタの上部画素電極を分離するように格子状に形成された隔壁層と、を含み、隔壁層の膜厚が上部画素電極の層よりも薄い、薄膜トランジスタアレイである。
また、隔壁層の材料が上部画素電極の材料に対して撥液性を有してもよい。
また、本発明の他の局面は、上述の薄膜トランジスタアレイの製造方法であって、上部画素電極を塗布法で形成する、薄膜トランジスタアレイの製造方法である。
また、塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであってもよい。
また、本発明の他の局面は、上述の薄膜トランジスタアレイの上部画素電極上の、対向電極と、表示媒体とを含む、画像表示装置である。
また、表示媒体は、透過型液晶、反射型液晶、半透過型液晶、有機EL及び無機ELのいずれかであってもよい。
本発明によれば、高い印刷位置精度で形成できるとともに、短絡しにくい上部画素電極により安定した性能を有する、薄膜トランジスタアレイ、その製造方法、及びこれを用いた薄膜トランジスタアレイ、その製造方法、及びこれを用いた画像表示装置を提供することができる。
本発明の一実施形態に係る薄膜トランジスタアレイを構成する薄膜トランジスタの断面図 本発明の一実施形態に係る薄膜トランジスタアレイの部分平面図 本発明の一実施形態に係る薄膜トランジスタアレイを用いた画像表示装置の部分断面図。 従来技術に係る薄膜トランジスタアレイを構成する薄膜トランジスタの断面図 従来技術に係る薄膜トランジスタアレイの部分平面図 従来技術に係る薄膜トランジスタアレイを用いた画像表示装置の部分断面図
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一または対応する構成要素には同一符号を付け、重複する説明は省略する。
なお、以下では、一例として、ボトムゲート構造で、かつボトムコンタクト構造の薄膜トランジスタにより構成される薄膜トランジスタアレイを用いて発明を説明するが、薄膜トランジスタの構造は、これに限定されない。すなわち、薄膜トランジスタの構造は、ゲート電極がソース・ドレイン電極より下層にあるボトムゲート構造でもよいし、ゲート電極がソース・ドレイン電極より上層にあるトップゲート構造でもよい。また、ソース・ドレイン電極が半導体層の下にあるボトムコンタクト構造でもよいし、ソース・ドレイン電極が半導体層の上にあるトップコンタクト構造でもよい。
図1は、本発明の一実施形態に係る薄膜トランジスタアレイ110を構成する薄膜トランジスタ100の断面図である。また、図2は、本発明の一実施形態に係る薄膜トランジスタアレイ110の一部を示す部分平面図である。なお、図1は、図2の薄膜トランジスタアレイ110をA−A’線で切断した断面である。また、図2は、隔壁層10をハッチングで示し、上部画素電極11を実線で示し、これら下方に積層された薄膜トランジスタ100(の一部)、ソース電極5、及びドレイン電極の一部を点線で示し、これ以外の構成の図示は、便宜上、省略する。
薄膜トランジスタ100は、図1に示すように、基板1と、基板1上に設けられたゲート電極2と、基板1及びゲート電極2上に設けられたゲート絶縁体層4と、ゲート絶縁体層4上に設けられたソース電極5、ドレイン電極6、及びソース電極5とドレイン電極6とをつなぐように形成された半導体層7と、半導体層7上に設けられた保護層8と、ゲート絶縁体層4、ソース電極5、ドレイン電極6、及び保護層8の上に設けられ、ドレイン電極6上に開口91を有する層間絶縁膜9と、を含む。
薄膜トランジスタアレイ110は、図2に示すように、薄膜トランジスタ100をマトリクス状に複数配置して構成される。薄膜トランジスタアレイ110は、層間絶縁膜9上に形成された、各薄膜トランジスタ100の開口91を介してドレイン電極6に接続された上部画素電極11と、各薄膜トランジスタ100の上部画素電極11を区画して分離するように格子状に形成された隔壁層10とを含む。図1に示すように、隔壁層10の膜厚は、上部画素電極11よりも薄く形成されている。
図1に示すように、ゲート電極2と同層に、キャパシタ電極3を有してもよい。キャパシタ電極3は、ゲート絶縁体層4を挟んでドレイン電極6と重なり、ドレイン電極6の電位を保つ蓄積容量の働きをする。しかし後述する表示媒体12の静電容量を利用できる場合には、キャパシタ電極3は不要である。
図2に示すように、薄膜トランジスタアレイ110を構成する薄膜トランジスタ100の一部は、互いのソース電極5が配線により接続されている。図示しないが、ゲート電極2、キャパシタ電極3も同様に配線により接続されている。
基板1の材料としては、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板も絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、特にPENやポリイミドなどを用いることが望ましい。
基板1は可撓性を有することが望ましい。基板1が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。
ゲート電極2、キャパシタ電極3の材料としては特に限定されるものではないが、例えば金、白金、銀、銅、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子が挙げられる。
更には、本発明のゲート電極2、キャパシタ電極3は印刷法で形成されることが望ましい。薄膜トランジスタアレイ110を低コストで形成するためには、印刷法が有用であるからである。例えば、真空蒸着法やスパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。インクには、金や銀、銅、ニッケルなどの金属コロイド粒子を分散させた溶液あるいは金属化合物を含有する液体、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどを用いることができる。
ゲート絶縁体層4の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの有機材料、アルミナやシリカゲルなどの無機材料などを用いることができる。ゲート絶縁体層4の形成方法はスピンコート法やダイコート法などの方法を用いることができる。また、PETやPEN、PESなどの薄膜フィルムをゲート絶縁体層4として用いてもよい。また、SiO、SiN、SiON、Al等の各種絶縁材料を用い、スパッタリング法、プラズマCVD法、真空蒸着法等で形成することもできる。
ソース電極5、ドレイン電極6の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子が挙げられる。
更には、ソース電極5、ドレイン電極6は印刷法で形成されることが望ましい。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。インクには、金や銀、銅、ニッケルなどの金属コロイド粒子を分散させた溶液あるいは金属化合物を含有する液体、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどを用いることができる。
半導体層7は有機半導体材料や酸化物半導体材料を用いることが望ましい。有機半導体や酸化物半導体の前駆体は一部の有機溶媒に可溶であるため、半導体層7を印刷法により形成することができる。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層7を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、酸化物半導体前駆体として亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。
更には、半導体層7は印刷法で形成されることが望ましい。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。
保護層8の材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられる。
更には、保護層8は印刷法で形成されることが望ましい。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。
層間絶縁膜9の材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、または、ポリメチルメタクリレート(PMMA)などのポリアクリレート、ポリビニルアルコール(PVA)、ポリスチレン(PS)、透明性ポリイミド、ポリエステル、エポキシ樹脂及びポリビニルフェノールなどの有機材料が挙げられるが本発明ではこれらに限定されるものではない。層間絶縁膜9はゲート絶縁体層4と同じ材料であっても構わないし、異なる材料であっても構わない。層間絶縁膜9は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
層間絶縁膜9は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが本発明ではこれらに限定されるものではない。
隔壁層10の材料としては上部画素電極11の材料に対して撥液性を有するものであれば特に限定されるものではないが、ポリビニルフェノール(PVP)、ポリスチレン(PS)、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、ポリ塩化ビニル(PVC)、ポリフッ化ビニリデン(PVDF)、ポリテトラフルオロエチレン(PTFE)、ポリイミド(PI)、エポキシ樹脂、ポリジメチルシロキサン(PDMS)、ブタジエンゴム等の有機高分子化合物、またはこれらの混合物、またはアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、更には、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物などの絶縁性材料を用いることができる。また、これらの絶縁材料に撥液性を付与するために、アルキル鎖と反応性置換基を有する化合物やフッ素含有化合物を添加しても良い。これらの添加する化合物としては、例えば、オクチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリクロロシラン、トリデカフルオロ−1,1,2,2−テトラヒドロオクチルトリクロロシラン、ドデシルジメチルクロロシラン、ヘキサメチレンジシラザン、オクタデシルホスホン酸、オクタデセン、ヘキサン酸、ペンタフルオロチオフェノール、2−パーフルオロオクチルエタノールなどが挙げられる。更には、フッ素系高分子やポリシロキサン化合物等を用いても良い。
隔壁層10は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが本発明ではこれらに限定されるものではない。
上部画素電極11の材料としては特に限定されるものではないが、例えば金、白金、銀、銅、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子が挙げられる。上部画素電極11はソース電極5、ドレイン電極6と同じ材料であっても構わないし、異なる材料であっても構わない。
上部画素電極11は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法で形成後にフォトリソ法で加工する方法、塗布法等を用いて直接パターン形成することができる。塗布法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができる。これらの中でも、特にスクリーン印刷法が好適である。スクリーン印刷法は、厚膜形成が容易であり、層間絶縁膜9の開口91を介しての接続がしやすい。インクには、金や銀、銅、ニッケルなどの金属コロイド粒子を分散させた溶液あるいは金属化合物を含有する液体、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどを用いることができる。
上部画素電極11は薄膜トランジスタ100のドレイン電極6と、層間絶縁膜9に設けた開口91を介して電気的に接続している。開口91の具体的な形成方法は、層間絶縁膜9をスクリーン印刷法などの方法でパターン印刷してドレイン電極6の部分に層間絶縁膜9を設けない方法や、層間絶縁膜9を全面に塗布し、そのあとフォトリソグラフィ法等を用いて層間絶縁膜9に穴を空ける方法などが挙げられるが本発明ではこれらに限定されるものではない。
図3に、薄膜トランジスタアレイ110を用いた画像表示装置120の断面図を示す。図3に示すように、画像表示装置120は、薄膜トランジスタアレイ110の上部画素電極11と、別基板14上に対向電極13を積層した積層体との間に表示媒体12を挟みこんだ構造とすることができる。表示媒体12としては、例えば液晶、特にポリマー分散液晶や、電気泳動体などが好適である。具体的には、透過型液晶、反射型液晶、半透過型液晶、有機EL、及び無機EL等を用いることができる。
次に、薄膜トランジスタアレイ110の効果を、従来の薄膜トランジスタアレイ140と比較して説明する。図4は、従来技術に係る薄膜トランジスタアレイ140を構成する薄膜トランジスタ130の断面図である。また、図5は、薄膜トランジスタアレイ140の一部を示す部分平面図である。また、図6に、薄膜トランジスタアレイ140を用いた画像表示装置150の断面図である。なお、図4は、図5の薄膜トランジスタアレイ140をB−B’線で切断した断面である。また、図5は、上部画素電極11を実線で示し、これら下方に積層された薄膜トランジスタ130(の一部)、ソース電極5、及びドレイン電極を点線で示し、これ以外の構成の図示は、便宜上、省略する。図1〜図3と図4〜図6とを比較して分かるように、薄膜トランジスタアレイ110と薄膜トランジスタアレイ140との相違点は、隔壁層10の有無である。
従来技術に係る薄膜トランジスタアレイ140は、製造に際して、上部画素電極11とドレイン電極6とを接続するために、層間絶縁層9の開口91を上部画素電極11で埋める必要がある。このため、上部画素電極11は厚膜化が求められる。しかし、上部画素電極11が厚膜化すると、上部画素電極11の形成後の流動により、隣接する薄膜トランジスタ130の上部画素電極11間が短絡しやすくなるという問題があった。
これに対して、薄膜トランジスタアレイ110は、層間絶縁膜9上に、上部画素電極11を区画して分離するように、格子状の隔壁層10を設けた。隔壁層10は、隣接する薄膜トランジスタ100の上部画素電極11を分離することができる為、上部画素電極11を厚膜に形成しても短絡が発生しにくい。したがって、短絡しにくい上部画素電極11により安定した性能を有ずることができる、薄膜トランジスタアレイ110及びこれを画素駆動回路に用いたアクティブマトリックス駆動の画像表示装置120を製造することができる。
また、隔壁層10を形成して分離を図る際、上部画素電極11よりも隔壁層10が厚膜であると用いることのできる材料が限定される。このため、薄膜トランジスタアレイ110は、隔壁層10を上部画素電極11より薄く形成することで、上部画素電極11の膜厚に依存しない隔壁層10の材料選定が可能である。薄膜トランジスタアレイ110は、上部画素電極11の短絡抑制と、隔壁層10の材料選定の問題点を同時に解決している。
更に、隔壁層10の材料が、上部画素電極11の材料に対して撥液性を有することで、上部画素電極11が隔壁層10上に形成されることが抑制される。このため、上部画素電極11形成時の印刷位置精度の悪化によるアライメントずれを抑制して、上部画素電極11を隔壁層10で区画される領域内に形成することが可能である。
(実施例)
本発明者は、上部画素電極11をスクリーン印刷法で形成した薄膜トランジスタアレイ110を製造し、これを用いて画像表示装置120として電子ペーパーを駆動し、表示特性について検討した。
まず、基板1として、厚さ125μmのポリエチレンナフタレート(PEN)、を用いた。
次に、ナノ銀とポリエチレングリコールとの重量比が8:1であるナノ銀インキを転写印刷法により基板1上に印刷し、180℃で1時間ベークしてゲート電極2、キャパシタ電極3を形成した。
次に、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液をダイコータ法により塗布し、180℃で1時間乾燥させてゲート絶縁体層4を形成した。
次に、モリブデンをスパッタ法で成膜し、レジストとしてOFPRをスピンコート法により塗布し、所望のパターンのついたフォトマスクで露光後、テトラメチルアンモニウムヒドロキシド(TMAH)で現像後、モリブデンエッチング液でエッチングを行った。その後、アセトンでOFPRを剥離してソース電極5及びドレイン電極6を形成した。
次に、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで溶解した溶液を、感光性樹脂凸版を用いて印刷し、100℃で60分乾燥させて半導体層7を形成した。
次に、フッ素系樹脂をスクリーン印刷法により印刷し、120℃、30分で乾燥して封止層8を形成した。
次に、ポリビニルフェノールをシクロヘキサノンに溶解させた溶液をダイコータ法により塗布し、100℃15minでベークした。その後、レジストとしてOFPRをスピンコート法により塗布し、所望のパターンの形成されたフォトマスクで露光後、テトラメチルアンモニウムヒドロキシド(TMAH)で現像後、ドライエッチング法によりエッチングして層間絶縁層9を形成した。その後、アセトンでOFPRを剥離し、ドレイン電極6と上部画素電極10を導通する為の開口91を形成した。その後、180℃で1時間乾燥した。
次に、フッ素系樹脂をスクリーン印刷法により印刷し、120℃、30分で乾燥して隔壁層10を形成した。
次に、銀ペーストをスクリーン印刷法で印刷した。この際、ドレイン電極6と導通を取る為、層間絶縁膜9の開口部を埋めるようにパターン形成した。その後、150℃で1時間焼成して上部画素電極11を形成した。
最後に、薄膜トランジスタアレイ110に、表示媒体12としての電気泳動体と、対向電極13と、別基板14とを積層した画像表示装置120を製造して、これを駆動した。その結果、上部画素電極11は隔壁層10に完全に分離されており、上部画素電極11間の短絡、膜厚の不均一性はなく、またパターン形状も均一であり、良好な表示特性が得られた。
(比較例)
層間絶縁膜9まで形成する工程は実施例と同様とし、隔壁層10を形成せずに上部画素電極11をスクリーン印刷法で形成することで薄膜トランジスタアレイ140を製造した。その後、製造した薄膜トランジスタアレイ140を用いて、画像表示装置150を駆動し、表示特性について検討した。
薄膜トランジスタアレイ140には隔壁層10を形成しなかったため、上部画素電極11間の短絡が多発した。最後に、薄膜トランジスタアレイ150を駆動した結果、短絡による表示不良が発生した。
本発明は、薄膜トランジスタアレイおよびそれを用いた画像表示装置に利用できる。
1…基板
2…ゲート電極
3…キャパシタ電極
4…ゲート絶縁体層
5…ソース電極
6…ドレイン電極
7…半導体層
8…保護層
9…層間絶縁層
91…開口
10…隔壁層
11…上部画素電極
12…表示媒体
13…対向電極
14…前面基板
100…薄膜トランジスタアレイ
110…薄膜トランジスタアレイ
120…画像表示装置
130…従来の薄膜トランジスタアレイ
140…従来の薄膜トランジスタアレイ
150…従来の画像表示装置

Claims (6)

  1. 基板と、
    前記基板上に設けられたゲート電極と、
    前記基板及び前記ゲート電極上に設けられたゲート絶縁体層と、
    前記ゲート絶縁体層上に設けられたソース電極、ドレイン電極、及び前記ソース電極とドレイン電極とをつなぐように形成された半導体層と、
    前記半導体層上に設けられた保護層と、
    前記ゲート絶縁体層、前記ソース電極、前記ドレイン電極、及び前記保護層の上に設けられ、前記ドレイン電極上に開口を有する層間絶縁体層と、を含む薄膜トランジスタをマトリクス状に複数配置した薄膜トランジスタアレイであって、
    前記層間絶縁体層上に形成された、
    個々の前記薄膜トランジスタの前記層間絶縁体層の開口を介して前記ドレイン電極に接続された上部画素電極と、
    個々の前記薄膜トランジスタの前記上部画素電極を分離するように格子状に形成された隔壁層と、を含み、
    前記隔壁層の膜厚が前記上部画素電極の層よりも薄い、薄膜トランジスタアレイ。
  2. 前記隔壁層の材料が前記上部画素電極の材料に対して撥液性を有する、請求項1に記載の薄膜トランジスタアレイ。
  3. 請求項1または請求項2に記載の薄膜トランジスタアレイの製造方法であって、
    上部画素電極を塗布法で形成する、薄膜トランジスタアレイの製造方法。
  4. 前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかである、請求項3に記載の薄膜トランジスタアレイの製造方法。
  5. 請求項1または請求項2に記載の薄膜トランジスタアレイの上部画素電極上の、対向電極と、表示媒体とを含む、画像表示装置。
  6. 前記表示媒体は、透過型液晶、反射型液晶、半透過型液晶、有機EL、及び無機ELのいずれかである、請求項5に記載の画像表示装置。
JP2017081151A 2017-04-17 2017-04-17 薄膜トランジスタアレイ、その製造方法、及び画像表示装置 Pending JP2018182114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017081151A JP2018182114A (ja) 2017-04-17 2017-04-17 薄膜トランジスタアレイ、その製造方法、及び画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081151A JP2018182114A (ja) 2017-04-17 2017-04-17 薄膜トランジスタアレイ、その製造方法、及び画像表示装置

Publications (1)

Publication Number Publication Date
JP2018182114A true JP2018182114A (ja) 2018-11-15

Family

ID=64275945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081151A Pending JP2018182114A (ja) 2017-04-17 2017-04-17 薄膜トランジスタアレイ、その製造方法、及び画像表示装置

Country Status (1)

Country Link
JP (1) JP2018182114A (ja)

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US8502228B2 (en) Thin film transistor array, method for manufacturing the same, and active matrix type display using the same
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6064353B2 (ja) 薄膜トランジスタの製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2018182114A (ja) 薄膜トランジスタアレイ、その製造方法、及び画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
TWI655678B (zh) Thin film transistor array and image display device
TWI594437B (zh) Thin film transistor array and video display device
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置