JP5286826B2 - 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ - Google Patents

薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ Download PDF

Info

Publication number
JP5286826B2
JP5286826B2 JP2008045742A JP2008045742A JP5286826B2 JP 5286826 B2 JP5286826 B2 JP 5286826B2 JP 2008045742 A JP2008045742 A JP 2008045742A JP 2008045742 A JP2008045742 A JP 2008045742A JP 5286826 B2 JP5286826 B2 JP 5286826B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
sealing layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008045742A
Other languages
English (en)
Other versions
JP2008270744A (ja
Inventor
薫 八田
透 大久保
亮平 松原
ちひろ 宮▲崎▼
守 石▲崎▼
学 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2008045742A priority Critical patent/JP5286826B2/ja
Publication of JP2008270744A publication Critical patent/JP2008270744A/ja
Application granted granted Critical
Publication of JP5286826B2 publication Critical patent/JP5286826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers

Description

本発明は、薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリクスディスプレイに関する。
また、本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができる薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイに関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系（Ｓｉ系）であるが、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ（有機トランジスタ）の研究が盛んになっている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる（非特許文献１参照）。
その応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて有機トランジスタの研究は必要不可欠である。
このような理由により、現在では印刷を用いた有機半導体の研究が注目されている。
また近年、室温成膜が可能で電界効果移動度がアモルファスシリコンを上回るアモルファス酸化物半導体ＩｎＧａＺｎＯ４が発表され（特許文献１参照）、酸化物の半導体としての可能性が示され、高性能なフレキシブルトランジスタの材料としての期待が高まっている。
一方、半導体への酸素や水の浸入を抑制するため、半導体上に封止層を設けることが必要となっている。
特に、有機半導体は、無機材料と比較し酸素や水などによる特性変化が生じやすいため、封止層の役割が重要となっている。
また、酸化物の半導体を用いた場合においても、特性向上において封止層の役割が重要となっている。
上述の酸化物を主成分とする半導体を用いた電界効果型薄膜トランジスタの封止層としては、無機絶縁層、例えば酸化シリコン、窒化シリコン等が用いられている。
そして、上述の封止層は一般に微細加工が可能なリフトオフ法またはエッチング法でパターニングされている。

Ｓｃｉｅｎｃｅ Ｖｏｌ．２６５，１６８４（１９９４） 特開２００６−１６５５３２号公報
しかしながら、薄膜トランジスタアレイにおいて、封止層をドット状に各薄膜トランジスタ上に設けた場合においては、アライメントの精度が悪く、酸素等の影響を受けやすいため、半導体の移動度が小さくなる、ＯＮ／ＯＦＦ比が小さくなる、といった特性劣化が生じやすいという問題があった。
また、封止層をドット状に形成する場合においては、薄膜トランジスタアレイを上部から２次元でみた時、各ドットがＸ軸方向とＹ軸方向の両軸方向についてアライメントずれが生じ、アライメント精度を確保することが困難であり、また歩留まりが悪いという問題があった。
また、リフトオフ法を用いて、図２３のように小さいドットの孤立パターンからなる封止層のパターンをパターニングする場合、小さいドットの孤立パターン以外の部分には全てレジストが塗布されているため、レジストが剥離しにくく、処理時間が長くなり、かつ歩留まりが低下するという問題があった。
またエッチング法によりパターニングを行う場合には、例えば四フッ化炭素等のフッ素系のガスを用いたドライエッチング法、フッ酸を用いたウェットエッチング法等が用いられるが、小さいドットの孤立パターンはエッチング特性の制御が難しく、歩留まりが低下するという問題があった。
本発明は、これらの問題を鑑みてなされたものであり、半導体の特性劣化が防止された薄膜トランジスタアレイを提供することを課題とする。
また、アライメント精度が良好でかつ歩留まりの高い封止層を形成することのできる薄膜トランジスタアレイの製造方法を提供することを課題とする。
さらには、半導体の特性の安定化により高品位の画像表示が可能なアクティブマトリスクディスプレイを提供することを課題とする。
本発明では、半導体の特性劣化が防止された薄膜トランジスタアレイを実現すべく、鋭意検討した結果、封止層をストライプの形状で設けることにより、上記特性を有する薄膜トランジスタアレイを見出した。
また、封止層を印刷法でストライプ状に形成することで、簡易に封止層のパターンを形成でき、アライメント精度が良好でかつ歩留まりの高い、薄膜トランジスタアレイの製造方法を見出した。
また、封止層をリフトオフ法またはエッチング法でストライプ状に形成することで、簡易に封止層のパターンを形成でき、歩留まりの高い、薄膜トランジスタアレイの製造方法を見出した。
請求項１に記載の発明は、絶縁基板上にゲート電極を有し、前記ゲート電極がゲート絶縁層をはさんでソース・ドレイン電極と重なり、少なくともソース・ドレイン間に半導体層を有し、ドレイン電極は画素電極に接続され、前記画素電極は絶縁層を挟んでキャパシタ電極と重なっている薄膜トランジスタを、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイであって、少なくとも前記半導体層上に封止層が設けられ、且つ前記封止層は複数の薄膜トランジスタをまたがる位置にストライプ形状で設けられていることを特徴とする薄膜トランジスタアレイである。
絶縁基板上にゲート電極を有し、ゲート電極がゲート絶縁層をはさんでソース・ドレイン電極と重なり、少なくともソース・ドレイン間に半導体層を有し、ドレイン電極は画素電極に接続され、画素電極は絶縁層を挟んでキャパシタ電極と重なっている薄膜トランジスタを、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイに、封止層が複数の薄膜トランジスタにまたがり、ストライプの形状に設けられていることでアライメント精度が向上し、半導体の特性劣化が生じにくい薄膜トランジスタアレイを提供することができる。
請求項２に記載の発明は、前記ゲート配線及び複数のキャパシタ電極に接続されたキャパシタ配線の少なくとも一部が層間絶縁膜に覆われ、且つ、前記層間絶縁膜上に前記画素電極に接続した上部画素電極が設けられていることを特徴とする請求項１に記載の薄膜トランジスタアレイである。
層間絶縁膜でゲート配線及びキャパシタ配線を覆うことで、これらの配線による表示への影響を防止でき、画素電極に接続した上部画素電極が設けられていることで、表示有効面積が大きくすることができる。
請求項３に記載の発明は、前記層間絶縁膜が、前記封止層間に設けられたドット状、または、前記封止層に直行して設けられた複数の薄膜トランジスタにまたがるストライプ状であることを特徴とする請求項２に記載の薄膜トランジスタアレイである。
層間絶縁膜が、封止層間に設けられたドット状、または、封止層に直行して設けられた複数の薄膜トランジスタにまたがるストライプ状であることで、スループットとアライメント精度が向上でき、画素電極と上部画素電極との導通が容易な薄膜トランジスタアレイを提供することができる。また、層間絶縁膜がドット状の場合、封止層と層間絶縁膜の膜厚を容易に等しく設けることができ、上部画素電極の形成時、上部画素電極材料同士の接触を防止することができる。
請求項４に記載の発明は、前記封止層が無機絶縁材料を含むことを特徴とする請求項１に記載の薄膜トランジスタアレイである。
封止層が無機絶縁材料であることで、薄膜トランジスタの外部からの水分や酸素の侵入が防止され、半導体の特性劣化が防止された薄膜トランジスタアレイを提供することができる。さらには、エポキシやアクリル等の層間絶縁膜材料が半導体に接する際に生じやすい半導体の特性劣化を防止することもできる。
請求項５に記載の発明は、前記封止層が酸化窒化シリコンを含むことを特徴とする請求項１に記載の薄膜トランジスタアレイである。
封止層が酸化窒化シリコンを含むことで、絶縁性に優れ、封止特性が良好な膜を得ることができ、半導体の特性劣化が防止された薄膜トランジスタアレイを提供することができる。
請求項６に記載の発明は、請求項１に記載の薄膜トランジスタアレイの製造方法であって、前記封止層をリフトオフ法またはエッチング法で形成することを特徴とする薄膜トランジスタアレイの製造方法である。
封止層をリフトオフ法またはエッチング法で形成することにより、高精細なパターンを形成することができ、高密度の薄膜トランジスタアレイを提供することができる。
請求項７に記載の発明は、請求項１に記載の薄膜トランジスタアレイであって、前記半導体層が有機化合物を含むことを特徴とする薄膜トランジスタアレイである。
半導体層が有機化合物を含むことで、低温での形成が可能となり、耐熱性の低いプラスチック基板の使用した薄膜トランジスタアレイを提供することができる。
請求項８に記載の発明は、請求項１に記載の薄膜トランジスタアレイであって、前記半導体層が無機酸化物を含むことを特徴とする薄膜トランジスタアレイである。
半導体層が無機酸化物を含むことで、低温での形成が可能となり、耐熱性の低いプラスチック基板の使用した薄膜トランジスタアレイを提供することができる。
請求項９に記載の発明は、請求項１に記載の薄膜トランジスタアレイと画像表示媒体とを含むことを特徴とするアクティブマトリクスディスプレイである。
請求項１に記載の薄膜トランジスタアレイと画像表示媒体とを含むことで、半導体の特性の安定化により高品位の画像表示が可能なアクティブマトリクスディスプイを提供することができる。
請求項１０に記載の発明は、前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項９に記載のアクティブマトリクスディスプレイである。
画像表示媒体が電気泳動方式であることで、高いコントランストと高視野角なアクティブマトリクスディスプレイを提供することができる。
請求項１１に記載の発明は、前記画像表示媒体が液晶方式によるものであることを特徴とする請求項９に記載のアクティブマトリクスディスプレイである。
画像表示媒体が液晶方式であることで、半導体の特性が向上した高品位の画像を提供することができる。
請求項１２に記載の発明は、前記画像表示媒体が有機エレクトロルミネッセンス方式によ
るものであることを特徴とする請求項９に記載のアクティブマトリクスディスプレイで
ある。
画像表示媒体が有機エレクトロルミネッセンス方式であることで、高いコントラストと高視野角なアクティブマトリスクディスプレイを提供することができる。
以上説明したように、本発明によれば封止層をストライプの形状で設けることで、アライメント精度が向上し、半導体の特性劣化が防止された薄膜トランジスタアレイを得ることができた。
また、封止層を印刷法でストライプの形状に形成することで、簡易に封止層のパターンを形成でき、アライメント精度が良好でかつ歩留まりの高い、薄膜トランジスタアレイを製造することができた。
さらには、印刷法がスクリーン印刷であることで、インク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易な薄膜トランジスタアレイを製造することができた。
さらには、印刷法がフレキソ印刷であることで、大面積化が容易な薄膜トランジスタアレイを製造することができた。
また、封止層をストライプ状にすることで、リフトオフ法またはエッチング法によるパターニングが容易で、かつ歩留まりの高い薄膜トランジスタアレイを提供することができた。
そして、半導体の特性の安定化により高品位の画像表示が可能なアクティブマトリクスディスプレイを得ることができた。
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
本発明の実施形態において、薄膜トランジスタを覆う封止層は複数の薄膜トランジスタにまたがるストライプの形状とすることが望ましい。これにより、半導体の特性劣化が防止されるとともに、アライメント精度が良好でかつ歩留まりの高い薄膜トランジスタアレイを製造することができる。
図１、図２、図３に本発明の薄膜トランジスタアレイの例を示す。図２は図１の１画素分の拡大図であり、図３は、図２のａ−ｂ間の断面図である。
本発明における薄膜トランジスタアレイは、例えば、絶縁基板１上にゲート電極１１を有し、ゲート電極１１がゲート絶縁層２をはさんでソース電極１７・ドレイン電極１６と重なり、少なくともソース・ドレイン間に半導体層３を有し、ドレイン電極１６は画素電極１５に接続され、画素電極１５はゲート絶縁層２を挟んでキャパシタ電極１３と重なっている薄膜トランジスタを、複数のゲート電極１１に接続された複数のゲート配線１２と、複数のソース電極１７に接続された複数のソース配線１８を用いてマトリクス状に配置した薄膜トランジスタアレイであって、少なくとも半導体層３上に封止層４が設けられ、封止層４が複数の薄膜トランジスタにまたがり、ストライプの形状に設けられている。
封止層４は孤立パターンの小さいドット状では、アライメントがずれ易く、歩留まりが悪化し、半導体層の劣化が起こりやすいが、ストライプの形状で設けることにより、印刷ずれが防止され、アライメント精度が向上し、半導体層の劣化が防止される。
ストライプ形状の封止層４の幅は特に限定されるものではないが、画素電極１５と接触しない幅で設けることが望ましく、少なくとも半導体層３を覆っていればよい。封止層と画素電極が接触すると開口率が減少してしまう問題が生じる。また、半導体層を覆っていないと半導体層への酸素や水の侵入を抑制することができない。
また、封止層４は、ソース配線１８による表示への影響を防止するために、ソース配線１８を覆うこともできる。
さらには、ボトムゲート型で上部画素電極を設ける場合には、ソース配線と上部画素電極とが接触した際に生じるショートによる表示への影響を防止するために、特にソース配線を覆うことが好ましい。
封止層４に用いる材料は、半導体層への酸素や水の侵入を抑制することができる材料であれば特に制限されるものではなく、例えば、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、エポキシ樹脂、ベンゾシクロブテン樹脂、フェノール樹脂、アクリル樹脂などが挙げられる。
封止層４に含フッ素化合物を含ませると、薄膜トランジスタの外部からの水分や酸素の侵入が防止され、半導体の特性劣化をより効果的に防止できることから好ましい。特に、半導体層に有機化合物を用いる場合には、封止層形成時および、封止層形成後に有機半導体の特性劣化が起こらないので好ましい。
含フッ素化合物としては、例えば、フッ素アクリル樹脂、含フッ素ポリイミドなどの縮合系含フッ素ポリマー、含フッ素エーテルポリマー、含フッ素環状エーテルポリマーなどが挙げられる。これらは、全フッ素置換されたペルフルオロ体でもよく、フッ素置換残部を塩素などで置換したものでもよい。さらにトリフロロメタン置換基などを有していてもよい。
封止層の形成は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。
封止層４を孤立パターンの小さいドットで形成すると、版の目詰まりによる吐出不良や転写不良などによるアライメントずれが、薄膜トランジスタアレイを上部から２次元でみた時、Ｘ軸方向とＹ軸方向の両軸方向について生じ、アライメント精度を確保することが困難となり、歩留まりが悪くなってしまうことから、ストライプの形状で形成することが好ましい。ストライプの形状で形成することにより、アライメントのずれを一方の軸方向に抑えることができ、アライメント精度が向上し、歩留まりが高い薄膜トランジスタアレイを製造することができる。特に大面積の薄膜トランジスタアレイを製造する場合に大きな効果が得られる。
印刷法としては、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、フレキソ印刷法等が挙げられるが、特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易でありので好ましい。
図４にスクリーン印刷の模式図、図５にフレキソ印刷の模式図を示す。
スクリーン印刷は、例えば、図４に示すように、メッシュ２１が設けられ、非印刷部分が乳剤２２でマスクされた版２３を用い、スキージ２４を移動させ、ペースト状のインク２５で基板２６に印刷を行う方法である。
フレキソ印刷は、例えば、図５に示すように、インク３１の入ったインキパン３２にアニロックスロール３３の下部を浸漬させ、アニロックスロール３３を回転させながら、ドクターブレード３４で膜厚を制御した後、凸版３５の凸部にインクを供給し、この凸部から基板３６にインクを転写する方法である。
本発明の実施形態において、絶縁性の基板１には、フレキシブルな基板を用いることが望ましい。一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハーなども絶縁性の基板として用いることは可能であるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましいが、これらに限定されるものではない。
電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、蒸着やスパッタなどの乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの湿式成膜法により形成することが望ましい。
ゲート絶縁膜２として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料、酸化シリコン、窒化シリコン、アルミナやシリカゲルなどの無機材料がある。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁膜として用いることも出来る。有機材料の膜形成に際してはスピンコート法、ダイコート法等の塗布法を、また、無機材料の膜形成に際しては真空蒸着法、スパッタリング法等を用いることができる。
半導体として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いることができる。有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが出来る。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。
また、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等公知の酸化物半導体材料を使用することもできる。これらの酸化物半導体の形成方法としては、スパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ゾルゲル法等を用いることができる。
本発明の実施形態において、ディスプレイの画像表示媒体は特に限定されるものではないが、電気泳動方式、液晶方式、有機エレクトロルミネッセンス（ＥＬ）方式などを好適に用いることができる。
電気泳動方式は、液体中に分散している帯電粒子を、外部電場に応答させて液中を移動させるものである。例えば、二つの電極間に液体中に分散している正と負に帯電した粒子を挟み、電場を印加することにより正の電極側に負に帯電した微粒子が集まり、負の電極には逆の電荷の粒子が集まり、画像が表示される方式が挙げられる。
液晶方式は、電圧の有無により液晶分子の配向を制御し、液晶層の光の透過性を制御する方式である。
有機エレクトロルミネッセンス方式は、二つの電極間に有機発光材料を含む有機エレクトロルミネッセンス層を形成し、両電極間から有機エレクトロルミネッセンス層に電流を流すことで発光させ光を取り出す方式である。
画像表示媒体に電気泳動方式を用いると、高いコントランストと高視野角なディスプレイを得ることができる。
画像表示媒体に液晶方式を用いると、半導体特性の向上した高品位な画像のディスプレイを得ることができる。
画像表示媒体に有機エレクトロルミネッセンス方式を用いると、高いコントランストと高視野角なディスプレイを得ることができる。
本発明の実施形態におけるトランジスタの構造としては特に限定されるものではなく、ボトムゲート・ボトムコンタクト型、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型など全ての構造に用いることが出来る。
尚、本発明の薄膜トランジスタアレイには、必要に応じて層間絶縁膜、上部画素電極、ガスバリア層、平坦化膜などを用いることも出来る。
ここで、層間絶縁膜は、ゲート配線及びキャパシタ配線の少なくとも一部を覆っていればよい。即ち、封止層など、別の絶縁性を有する層に覆われている部分は、覆っても覆わなくてもよいが、絶縁性を有する層に覆われていない部分は層間絶縁膜で覆うことが好ましい。
さらには、上部画素電極と画素電極との接続部以外を好適に覆うことができる。
層間絶縁膜５は、封止層４間に設けられたドット状（図１０）、または、前記封止層に直行して設けられた複数の薄膜トランジスタにまたがるストライプ状（図１３）で形成することもできる。
ドット状とすることで、封止層が設けられていない部分に層間絶縁膜を形成することができ、封止層と層間絶縁膜との膜厚を容易に等しく設けることができ、上部画素電極の形成時、上部画素電極材料同士の接触が防止され、ショートの無い上部画素電極層を簡易に形成することができる。
ストライプ状とすることで、簡易にパターンを形成でき、アライメント精度が良好でかつ歩留まりを高く層間絶縁膜層を形成することができる。
層間絶縁膜に用いる材料は、絶縁性を有する材料であれば特に制限されるものではなく、例えば、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、エポキシ樹脂、ベンゾシクロブテン樹脂、フェノール樹脂、アクリル樹脂などが挙げられる。
また、層間絶縁膜に含フッ素化合物を含ませると、層間絶縁膜が含フッ素化合物を含むことで、薄膜トランジスタの外部からの水分や酸素の侵入を防止することができることから好ましい。また、特に、封止層が含フッ素化合物で、層間絶縁膜がドット状の場合、封止層と層間絶縁膜との膜厚をより容易に等しく設けることができ、上部画素電極の形成時、上部画素電極材料同士の接触を防止することができる。さらには、層間絶縁膜が含フッ素化合物を含むことで、特にインク材料で上部画素電極を設ける場合、上部画素電極材料との濡れ性の差を大きくすることができ、上部画素電極形成時、上部画素電極材料同士の接触を防止することができる。
含フッ素化合物としては、例えば、フッ素アクリル樹脂、含フッ素ポリイミドなどの縮合系含フッ素ポリマー、含フッ素エーテルポリマー、含フッ素環状エーテルポリマーなどが挙げられる。これらは、全フッ素置換されたペルフルオロ体でもよく、フッ素置換残部を塩素などで置換したものでもよい。さらにトリフロロメタン置換基などを有していてもよい。
層間絶縁膜の形成は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。
印刷法としては、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、フレキソ印刷法等が挙げられるが、特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易でありので好ましい。
層間絶縁膜上に、画素電極に接続した上部画素電極が設けることで表示有効面積を大きくすることができる。
上部画素電極の材料としては、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｔａ、Ｃｒ等の金属を用いることができる。上部画素電極の形成方法としてはスクリーン印刷等の印刷法を用いることができる。
また、薄膜トランジスタアレイにおいて、ソース・ドレインの呼称は便宜上のものであり、逆に呼んでもよい。本発明においては、ソース配線に接続された電極をソース電極とし、画素電極に接続された電極をドレイン電極と呼んでいる。
次に、本発明の別の実施の形態について説明する。
図２０、図２１、図２２に本発明の一実施形態を示す。
図２０は本発明の実施形態の一例を示す薄膜トランジスタアレイ（ボトムゲート・トップコンタクト型）の模式図である。
図２１は図２０の１画素分の拡大図である。
図２２は図２０の断面図である。
本発明における薄膜トランジスタアレイは絶縁基板１０１上に少なくともゲート電極１１１を有し、該ゲート電極１１１がゲート絶縁層１０２をはさんでソース電極１１７・ドレイン電極１１６と重なり、少なくともソース・ドレイン間に半導体層１０３を有し、少なくとも半導体層１０３の上に封止層１０４を有し、ドレイン電極１１７は画素電極１１５に接続され、画素電極１１５はゲート絶縁層１０２を挟んでキャパシタ電極１１３と重なっている薄膜トランジスタを、複数のゲート電極１１１に接続されたゲート配線１１２と、複数のソース電極１１７に接続されたソース配線１１８によってマトリクス状に配置した薄膜トランジスタアレイであって、該封止層１０４が隣接する薄膜トランジスタ間にまたがるストライプ状で形成されている。
ここでストライプ状とは線状につながった形状であればよく、必ずしも等幅でなくてもよい。例えば図２４のようなものが挙げられる。またストライプ状の封止層１０４はゲート配線１１２に沿ったものに限らず、図２５のようにソース配線１１８に沿ったものでもよい。封止層１０４は特に大面積においてストライプ状に形成することで、リフトオフ法またはエッチング法によりパターニングを行う場合、パターンニングが容易、かつ歩留まりの小さい薄膜トランジスタアレイを実現することができる。
図２６を用いて封止層の形状とリフトオフのしやすさについて説明する。図２６（ａ）に示すように、従来封止層１０４は孤立パターンの小さいドットのパターンで形成されている。このような場合、レジスト１２０のパターンが３次元（格子状）であるため、一部のレジストを取り除くことができても、一部にひっかかって取り除くことができない箇所（レジスト残り１２１）が存在し、歩留まりが低下する。一方、図２６（ｂ）に示すように封止層１０４がストライプ状の場合、レジストのパターンが２次元（線状）であるため、一部のレジストが剥がれればその箇所に引っ張られて周辺のレジストが取れやすく、かつ歩留まりが向上する。またエッチング法によりパターニングを行う場合においても、図２６（ａ）に示すような小さいドットの孤立パターンではエッチング特性の制御が難しく歩留まりが低下するため、パターンはストライプ状であることが好ましい。
封止層１０４の幅は特に限定されるものではなく，少なくとも半導体層１０３を充分に覆うことができればよい。
封止層１０４として用いられる材料は、無機酸化物を主成分とする半導体と接する場合には、特に、無機絶縁材料であることが好ましい。具体的には、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料等が挙げられるがこれらに限定されるものではない。これら封止層１０４は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
絶縁基板１０１として用いられる材料として、ガラスまたはプラスチック基板が挙げられる。具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。また基材が有機物フィルムである場合は、素子の耐久性を上げるためにガスバリア層を形成することも好ましい。
ガスバリア層としてはＡｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。またこれらのガスバリア層は二層以上積層して使用することもできる。またガスバリア層は有機物フィルム基板の片面だけに付与してもよいし、両面に付与しても構わない。ガスバリア層は蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法、ゾルゲル法などで形成されるが、これらに限定されるものではない。またガラスやプラスチック基板上にカラーフィルタが形成された基材を使用することもできる。
電極材料として用いられる材料は特に限定されるものではないが、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。
例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ）が低い抵抗率のために特に好適に用いられる。またＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料も好適に用いられる。
また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。またＰＥＤＯＴ （ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。ゲート電極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすために画素電極１１５、ドレイン電極１１６、ソース電極１１７およびソース配線１１８は同一の材料であることがより望ましい。
これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、光ＣＶＤ法、ホットワイヤーＣＶＤ法、またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
ゲート絶縁膜１０２として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ （ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。ゲート絶縁層２は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらのゲート絶縁層１０２は膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
本発明で用いられる半導体層１０３は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む無機酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層の膜厚は少なくとも１０ｎｍ以上が望ましい。酸化物を主成分とする半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法である。スパッタ法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。
本発明の実施形態において、ディスプレイの画像表示媒体は特に限定されるものではないが、電気泳動方式、液晶方式、有機エレクトロルミネッセンス方式などがある。
本発明の実施形態におけるトランジスタの構造としては特に限定されるものではないが、特にボトムゲート型構造に有用である。
尚、本発明の薄膜トランジスタアレイには、必要に応じて層間絶縁膜、上部画素電極、ガスバリア層、平坦化膜などを用いることも出来る。
以下、実施例を元に説明する。
（実施例１）
本実施例では、図１、図２（拡大図）、図３（断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。本トランジスタアレイは１画素サイズ５００μｍ×５００μｍであり、この画素が２４０×３２０個あるものである。また、封止層のストライプの幅は２００μｍである。
基板１としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用いた。反転オフセット印刷によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））をＰＥＮ基板上に印刷、１８０℃で１時間ベークさせてゲート電極１１、ゲート配線１２、キャパシタ電極１３、キャパシタ配線１４を得た。
ゲート絶縁膜として、ポリイミド（三菱ガス化学製ネオプリム）をダイコーターにより塗布、１８０℃で１時間乾燥させてゲート絶縁膜２を形成した。ソース・ドレイン電極およびソース配線、画素電極材料としてナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用い、反転オフセット印刷により印刷、１８０℃で１時間乾燥させてソース電極１７、ドレイン電極１６およびソース配線１８、画素電極１５を形成した。
半導体層としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）のテトラリン（関東化学製）溶液をディスペンサ法により塗布、１００℃で９０分乾燥させて半導体層３を形成した。封止材料として含フッ素化合物であるフッ素系樹脂（旭硝子製サイトップ）を用いた。封止層をスクリーン印刷によりストライプ状に印刷、９０℃で２時間真空乾燥し、封止層４を形成した。
アライメント精度よく、連続印刷可能であった。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、良好に表示ができた。
（実施例２）
本実施例では、実施例１と同様に図１、図２（拡大図）、図３（断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。実施例１と同様の方法で半導体層まで形成した。封止材料として含フッ素化合物であるフッ素系樹脂（旭硝子製サイトップ）を用いた。封止層をフレキソ印刷によりストライプ状に印刷、９０℃で２時間真空乾燥し、封止層４を形成した。
アライメント精度よく、印刷可能であった。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、良好に表示ができた。
（実施例３）
本実施例では、図６、図７（拡大図）、図８（断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。封止層のストライプ幅は２５０μｍである。
実施例１と同様の方法で半導体層まで形成した。封止材料として含フッ素化合物であるフッ素系樹脂（旭硝子製サイトップ）を用いた。封止層をフレキソ印刷によりストライプ状でありソース配線１８を覆っているパターンに印刷、９０℃で２時間真空乾燥し、封止層４を形成した。アライメント精度よく、印刷可能であった。次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、良好に表示ができた。
（実施例４）
本実施例では、図９、図１０（拡大図）、図１１（断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。本トランジスタアレイは１画素サイズ５００μｍ×５００μｍであり、この画素が２４０×３２０個あるものである。また、封止層のストライプの幅は２００μｍである。
実施例１と同様の方法で半導体層まで形成した。封止材料として含フッ素化合物であるフッ素系樹脂（旭硝子製サイトップ）を用いた。封止層をスクリーン印刷によりストライプ状に印刷、９０℃で２時間真空乾燥し、封止層４を形成した。アライメント精度よく形成可能であった。
層間絶縁膜材料としてエポキシ樹脂（味の素ファインテクノ製）を用いてスクリーン印刷によりドット状に印刷し、９０℃で１時間乾燥させて層間絶縁膜５を形成した。上部画素電極材料として銀ペースト（味の素ファインテクノ製）を用いてスクリーン印刷により印刷し、９０℃で１時間乾燥させて上部画素電極６を形成した。しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、良好に画像を表示することができ、実施例３よりもさらにコントラストが向上した。
（実施例５）
本実施例では、図１２、図１３（拡大図）、図１４（断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。本トランジスタアレイは１画素サイズ５００μｍ×５００μｍであり、この画素が２４０×３２０個あるものである。また、封止層のストライプの幅は２５０μｍである。
基板１としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用いた。反転オフセット印刷によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））をＰＥＮ基板上に印刷、１８０℃で１時間ベークさせてゲート電極１１、ゲート配線１２、キャパシタ電極１３、キャパシタ配線１４を得た。
ゲート絶縁膜として、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をダイコーターにより塗布、１８０℃で１時間乾燥させてゲート絶縁膜２を形成した。ソース・ドレイン電極およびポリエチレングリコール＃２００＝８：１（重量比））を用い、反転オフセット印刷により印刷、１８０℃で１時間乾燥させてソース電極１７、ドレイン電極１６およびソース配線１８、画素電極１５を形成した。半導体層としてＬｉｓｉｃｏｎ ＳＰ２００（Ｍｅｒｃｋ製）のテトラリン（関東化学製）溶液をディスペンサ法により塗布、１００℃で９０分乾燥させて半導体層３を形成した。
封止材料として含フッ素化合物であるフッ素系樹脂（旭硝子製サイトップ）を用いた。封止層をスクリーン印刷によりストライプ状に印刷、９０℃で２時間真空乾燥し、封止層４を形成した。続いて、層間絶縁膜層として含フッ素化合物であるフッ素系樹脂（旭硝子製サイトップ）を用いた。層間絶縁膜層をスクリーン印刷によりストライプ状に印刷、９０℃で２時間真空乾燥し、層間絶縁膜層５を形成した。上部画素電極材料として銀ペースト（味の素ファインテクノ製）を用いてスクリーン印刷により印刷し、９０℃で１時間乾燥させて上部画素電極２９を形成した。
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、良好に画像を表示することができ、実施例１よりもさらにコントラストが向上した。
（実施例６）
実施例６について説明する。図１５、１６，１７，１８に示すように、ガラス基板４１としてコーニング社製無アルカリガラス１７３７（０．７ｍｍ厚）を用いた。ゲート電極（Ｇ１）５１、キャパシタ電極（Ｃ）５３として、ＩＴＯをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
ゲート絶縁膜（ＧＩ１）４２として、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をインクジェット法により塗布、１８０℃で１時間乾燥させてゲート絶縁膜（ＧＩ１）４２を形成した。ソース電極（Ｓ１）５７、ドレイン電極（Ｄ１）５６兼ゲート電極（Ｇ２）として、ＩＴＯをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
半導体材料としてフルオレンビチオフェン共重合体（Ｆ８Ｔ２）をテトラリン（関東化学製）で１．０重量％になるように溶解した溶液と、また凸版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いて凸版印刷によりストライプ状の半導体を印刷し、１００℃で６０分乾燥させて半導体層（ＯＳＣ１）４３を形成した。
封止層の材料としてフッ素系樹脂（旭硝子製サイトップ）を用い、スクリーン印刷によりストライプ状に印刷し、９０℃で２時間真空乾燥し、封止層（Ｆ１）４４を形成した。再度ゲート絶縁膜（ＧＩ２）６２として、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をインクジェット法により塗布、１８０℃で１時間乾燥させてゲート絶縁膜（ＧＩ２）６２を形成した。
ソース電極（Ｓ２）６７、ドレイン電極（Ｄ２）６６として、ＩＴＯをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
再度半導体材料としてフルオレンビチオフェン共重合体（Ｆ８Ｔ２）をテトラリン（関東化学製）で１．０重量％になるように溶解した溶液と、また凸版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いて凸版印刷によりストライプ状の半導体を印刷し、１００℃で６０分乾燥させて半導体層（ＯＳＣ２）６３を形成した。再度封止層の材料としてフッ素系樹脂（旭硝子製サイトップ）を用い、スクリーン印刷によりストライプ状に印刷し、９０℃で２時間真空乾燥し、封止層（Ｆ２）６４を形成した。
層間絶縁材料として感光性透明アクリル樹脂を用いて露光・現像をし、１８０℃で３０分ベークして層間絶縁膜４５を形成した。上部画素電極材料としてＩＴＯをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングして上部画素電極４６とした。
しかる後、正孔輸送層７１としてポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）をスピンコート法によって全面に塗布し、１００℃で１時間乾燥した。続いて凸版印刷にて赤色発光層、緑色発光層、青色発光層としていずれもポリフルオレン系物質を順次形成し、有機発光層７２とした。
さらに、蒸着によって共通電極７３としてカルシウムを１０ｎｍ、銀を３００ｎｍ、全面に成膜した。最後に全体を封止ガラスで覆った。このカラー有機ＥＬディスプレイを駆動したところ、良好に表示をすることが出来た。
（実施例７）
スクリーン印刷によりドット状、ストライプ状でなく図１９に示す画素電極上に開口を有する層間絶縁膜層を形成した以外は、実施例４と同様に作製した。一部で、画素電極上の開口を形成できなかった。
次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、画素電極上の開口が形成できていない箇所では、画素電極と上部画素電極の導通がとれず、良好な表示ができなかったが、全体の表示への大きな影響はなかった。
（実施例８）
本実施例では、図２０、図２１、図２２に示すようなボトムゲート・トップコンタクト型薄膜トランジスタアレイの作製方法を示す。本トランジスタアレイは１画素サイズ１２５μｍ×１２５μｍであり、この画素が４８０×６４０個あるものである。また、封止層のストライプの幅は３５μｍである。絶縁基板１としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用いた。ＤＣマグネトロンスパッタ装置を用いてＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法を用いてゲート電極１１１、ゲート配線１１２、キャパシタ電極１１３、キャパシタ配線１１４を形成した。
次にＲＦマグネトロンスパッタ法を用いてＳｉＯＮからなるゲート絶縁層１０２（膜厚３００ｎｍ）、Ｉｎ―Ｇａ―Ｚｎ―Ｏ系酸化物からなる半導体層１０３（膜厚３５ｎｍ）を連続成膜した。表１にスパッタ法による成膜条件を示す。
さらにレジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で１００ｎｍ形成し、リフトオフを行い画素電極１１５、ドレイン電極１１６、ソース電極１１７およびソース配線１１８を形成した。その上にレジストを塗布し、乾燥、現像を行った後、ＲＦマグネトロンスパッタ法を用いてＳｉＯＮを膜厚４０ｎｍとして成膜し、リフトオフを行い、ストライプ上のパターンを有する封止層４を形成した。処理時間３ｍｉｎ以内でレジストが容易に剥離でき、レジストの剥がれ残りは生じなかった。しかる後、対向電極との間に電気泳動媒体を挟んで駆動したところ、良好に表示ができた。
（比較例１）
封止層をスクリーン印刷によりストライプ状でなくドット状で形成した以外は、実施例１と同様に作製した。印刷を重ねるごとに、版の目詰まりがおきると同時に、アライメントのずれが生じた。
次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、半導体の特性劣化により、経時で良好に表示ができなくなった。
（比較例２）
封止層をフレキソ印刷によりストライプ状でなくドット状で形成した以外は、実施例２と同様に作製した。フレキソ印刷ではドット状の封止層はアライメントのずれが生じ、良好に形成できなかった。
次に、対向電極との間に電気泳動方式の画像表示媒体を挟んで駆動したところ、半導体の特性劣化により、経時で良好に表示ができなくなった。
（比較例３）
封止層をストライプ状でなくドット状で形成した以外は、実施例８と同様に作製した。リフトオフの処理時間に実施例７と比較して２倍の時間を要し、また一部にレジストが剥がれない部分が生じて、対向電極との間に電気泳動媒体を挟んで駆動したところ、一部に表示不良が発生した。
本発明の実施形態の一例を示す薄膜トランジスタアレイ（ボトムゲート・ボトムコンタクト型）の模式図である。 図１の１画素分の拡大図である。 図２のａ―ｂ間の断面図である。 スクリーン印刷の模式図である。 フレキソ印刷の模式図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・ボトムコンタクト型）の模式図である。 図６の１画素分の拡大図である。 図７のｃ―ｄ間の断面図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・ボトムコンタクト型）の模式図である。 図９の１画素分の拡大図である。 図１０のｅ―ｆ間の断面図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・ボトムコンタクト型）の模式図である。 図１２の１画素分の拡大図である。 図１３のｇ―ｈ間の断面図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・ボトムコンタクト型）を用いた有機ＥＬの模式図である。 図１５の１画素分の拡大図である。 図１６のｉ―ｊ間の断面図である。 図１６における回路図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・ボトムコンタクト型）の模式図である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・トップコンタクト型）の模式図である 図２０の１画素分の拡大図である 図２１のＡ−Ａ′間の断面図である 従来の薄膜トランジスタの模式図である 本発明の実施形態の一例を示す封止層のパターン形状である。 本発明の実施形態の別の一例を示す薄膜トランジスタアレイ（ボトムゲート・トップコンタクト型）の模式図である 封止層パターンの形状とリフトオフの容易さについての説明図である。
符号の説明
１・・・基板
２・・・ゲート絶縁膜
３・・・半導体層
４・・・封止層
５・・・層間絶縁膜
６・・・上部画素電極
１１・・・ゲート電極
１２・・・ゲート配線
１３・・キャパシタ電極
１４・・・キャパシタ配線
１５・・・画素電極
１６・・・ドレイン電極
１７・・・ソース電極
１８・・・ソース配線
２１・・・メッシュ
２２・・・乳剤
２３・・・版
２４・・・スキージ
２５・・・ペーストインク
２６・・・基板
３１・・・インク
３２・・・インキパン
３３・・・アニロックスロール
３４・・・ドクターブレード
３５・・・凸版
３６・・・基板
３７・・・画素電極と上部画素電極の接続部
４１・・・基板
４２・・・ゲート絶縁膜（Ｇｌ１）
４３・・・有機半導体（ＯＳＣ１）
４４・・・封止（Ｆ１）
４５・・・層間絶縁膜
４６・・・上部画素電極
５１・・・ゲート電極（Ｇ１）
５３・・・キャパシタ電極
５６・・・ドレイン電極（Ｄ１）
５７・・・ソース電極（Ｓ１）
６２・・・ゲート絶縁膜（Ｇｌ２）
６３・・・有機半導体（ＯＳＣ２）
６４・・・封止（Ｆ２）
６６・・・ドレイン電極（Ｄ２）
６７・・・ソース電極（Ｓ２）
７１・・・正孔輸送層
７２・・・有機発光層
７３・・・共通電極
１０１・・・基板
１０２・・・ゲート絶縁膜
１０３・・・半導体層
１０４・・・封止層
１１１・・・ゲート電極
１１２・・・ゲート配線
１１３・・キャパシタ電極
１１４・・・キャパシタ配線
１１５・・・画素電極
１１６・・・ドレイン電極
１１７・・・ソース電極
１１８・・・ソース配線
１２０・・・レジスト
１２１・・・レジスト残り

Claims (12)

  1. 絶縁基板上にゲート電極を有し、前記ゲート電極がゲート絶縁層をはさんでソース・ドレイン電極と重なり、少なくともソース・ドレイン間に半導体層を有し、ドレイン電極は画素電極に接続され、前記画素電極は絶縁層を挟んでキャパシタ電極と重なっている薄膜トランジスタを、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイであって、少なくとも前記半導体層上に封止層が設けられ、且つ前記封止層は複数の薄膜トランジスタをまたがる位置にストライプ形状で設けられていることを特徴とする薄膜トランジスタアレイ。
  2. 前記ゲート配線及び複数のキャパシタ電極に接続されたキャパシタ配線の少なくとも一部が層間絶縁膜に覆われ、且つ、前記層間絶縁膜上に前記画素電極に接続した上部画素電極が設けられていることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
  3. 前記層間絶縁膜が、前記封止層間に設けられたドット状、または、前記封止層に直行して設けられた複数の薄膜トランジスタにまたがるストライプ状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
  4. 前記封止層が無機絶縁材料を含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ。
  5. 前記封止層が酸化窒化シリコンを含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ。
  6. 請求項１に記載の薄膜トランジスタアレイの製造方法であって、前記封止層をリフトオフ法またはエッチング法で形成することを特徴とする薄膜トランジスタアレイの製造方法。
  7. 請求項１に記載の薄膜トランジスタアレイであって、前記半導体層が有機化合物を含むことを特徴とする薄膜トランジスタアレイ。
  8. 請求項１に記載の薄膜トランジスタアレイであって、前記半導体層が無機酸化物を含むことを特徴とする薄膜トランジスタアレイ。
  9. 請求項１に記載の薄膜トランジスタアレイと画像表示媒体とを含むことを特徴とするアクティブマトリクスディスプレイ。
  10. 前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項９に記載のアクティブマトリクスディスプレイ。
  11. 前記画像表示媒体が液晶方式によるものであることを特徴とする請求項９に記載のアクティブマトリクスディスプレイ。
  12. 前記画像表示媒体が有機エレクトロルミネッセンス方式によるものであることを特徴とする請求項９に記載のアクティブマトリクスディスプレイ。
JP2008045742A 2007-03-28 2008-02-27 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ Expired - Fee Related JP5286826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008045742A JP5286826B2 (ja) 2007-03-28 2008-02-27 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007084195 2007-03-28
JP2007084195 2007-03-28
JP2008045742A JP5286826B2 (ja) 2007-03-28 2008-02-27 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ

Publications (2)

Publication Number Publication Date
JP2008270744A JP2008270744A (ja) 2008-11-06
JP5286826B2 true JP5286826B2 (ja) 2013-09-11

Family

ID=39793656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008045742A Expired - Fee Related JP5286826B2 (ja) 2007-03-28 2008-02-27 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ

Country Status (2)

Country Link
US (1) US8164700B2 (ja)
JP (1) JP5286826B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100165280A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
WO2011001879A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2299492A1 (en) * 2009-09-22 2011-03-23 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Integrated circuit
EP2494597A4 (en) * 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101813460B1 (ko) * 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP5685558B2 (ja) * 2012-04-19 2015-03-18 株式会社東芝 表示装置
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
JP2014067884A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2014067981A (ja) * 2012-09-27 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタアレイおよび画像表示装置
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
TWI662698B (zh) * 2012-11-28 2019-06-11 日商半導體能源研究所股份有限公司 顯示裝置
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP6028642B2 (ja) 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
JP6123413B2 (ja) * 2013-03-27 2017-05-10 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
US10137363B2 (en) * 2013-06-20 2018-11-27 Uday Parshionikar Gesture based user interfaces, apparatuses and control systems
US10884493B2 (en) * 2013-06-20 2021-01-05 Uday Parshionikar Gesture based user interfaces, apparatuses and systems using eye tracking, head tracking, hand tracking, facial expressions and other user actions
WO2014208013A1 (ja) * 2013-06-27 2014-12-31 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法
JP6135427B2 (ja) * 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
JP2015195280A (ja) * 2014-03-31 2015-11-05 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP6627213B2 (ja) * 2014-10-30 2020-01-08 凸版印刷株式会社 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP6278942B2 (ja) * 2015-10-21 2018-02-14 日本航空電子工業株式会社 フレキソ印刷による絶縁膜の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268344A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置及びその製造方法
JP3328297B2 (ja) * 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
US20070178710A1 (en) * 2003-08-18 2007-08-02 3M Innovative Properties Company Method for sealing thin film transistors
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP2006165535A (ja) 2004-11-11 2006-06-22 Semiconductor Energy Lab Co Ltd 半導体装置
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101219048B1 (ko) * 2005-07-14 2013-01-09 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2007071928A (ja) * 2005-09-05 2007-03-22 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
US8164700B2 (en) 2012-04-24
JP2008270744A (ja) 2008-11-06
US20080239189A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
US8541779B1 (en) Pixel structure of organic electroluminescence apparatus
WO2010107027A1 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP2010263182A (ja) 薄膜トランジスタおよび画像表示装置
US8642364B2 (en) Thin film transistor structure, method of manufacturing the same, and electronic device
US8652875B2 (en) Method of manufacturing a thin-film transistor
CN107534056B (zh) 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6394605B2 (ja) 薄膜トランジスタアレイ、及び画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP2018182114A (ja) 薄膜トランジスタアレイ、その製造方法、及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5286826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees