JP6394605B2 - 薄膜トランジスタアレイ、及び画像表示装置 - Google Patents

薄膜トランジスタアレイ、及び画像表示装置 Download PDF

Info

Publication number
JP6394605B2
JP6394605B2 JP2015538884A JP2015538884A JP6394605B2 JP 6394605 B2 JP6394605 B2 JP 6394605B2 JP 2015538884 A JP2015538884 A JP 2015538884A JP 2015538884 A JP2015538884 A JP 2015538884A JP 6394605 B2 JP6394605 B2 JP 6394605B2
Authority
JP
Japan
Prior art keywords
drain electrode
thin film
insulating film
transistor array
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015538884A
Other languages
English (en)
Other versions
JPWO2015045317A1 (ja
Inventor
稔 熊谷
稔 熊谷
典昭 池田
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2015045317A1 publication Critical patent/JPWO2015045317A1/ja
Application granted granted Critical
Publication of JP6394605B2 publication Critical patent/JP6394605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、薄膜トランジスタアレイ、及び画像表示装置に関する。
近年、フレキシブル化、軽量化、低コスト化などの観点から、印刷法で製造することができる有機半導体を用いた薄膜トランジスタの研究が盛んに行なわれ、有機ＥＬや電子ペーパーなどの駆動回路や電子タグなどへの応用が期待されている。
薄膜トランジスタは、導電体、絶縁体、及び半導体などが積層されたものである。薄膜トランジスタアレイは、構造や用途により層間絶縁膜が設けられ、層間絶縁膜に設けられたビアホールを介して、上部の導電体と下部の導電体との間に電気的接続がとられている。
層間絶縁膜としては、無機膜の窒化シリコンや酸化シリコンをプラズマＣＶＤにて成膜して、フォトレジストにより所望の開口部を形成した後に、ドライエッチングによりビアホールを形成する方法が広く用いられている。また、感光性樹脂を用いて形成する方法もある。これらの方法では、ビアホール形成にフォトリソグラフィを用いるため、低コストを目指す印刷法による薄膜トランジスタアレイの製造の試みに対して、スループットやコストが問題となる。
それに対して、特許文献１には、印刷法で層間絶縁膜を形成する方法が記載されている。この方法では、ゲート絶縁膜の成膜後に、ビアホールを形成する部分にインクジェット法により溶剤を塗布して絶縁膜を溶解することで、ビアホール形成する。ビアホール部にて露出した導電体表面に、インクジェット法により撥液インキを塗布して撥液化する。そして、インクジェット法により基板全面に前駆体樹脂を印刷し、硬化することで層間絶縁膜を形成する。
また、特許文献２に記載の方法では、ゲート絶縁膜を成膜後に、ビアホールを形成する部分にインクジェット法により溶剤を塗布して絶縁膜を溶解することでビアホール形成する。ビアホール部にて露出した導電体は、開口部より面積が小さいため、インクジェット法により導電体表面に撥液インキを塗布して撥液化する。そして、インクジェット法により基板全面に前駆体樹脂を印刷し、硬化することで層間絶縁膜を形成する。
特開２０１２−６４８４４号公報 特開２０１２−２０４６５７号公報
しかしながら、特許文献１に記載の方法では、第一層間絶縁膜の成膜後に溶剤を塗布してビアホールの穴あけを行なうため、ビアホール部に第一層間絶縁膜の残渣が残りやすく、画素電極とドレイン電極との導通が不十分になるという問題がある。
また、特許文献２に記載の方法では、ビアホール部のドレイン電極を第一層間絶縁膜のビアホールサイズよりも予め小さく形成するが、真空成膜とフォトリソグラフィによる加工であるため、印刷法に比べて、スループットやコストの面で問題が大きい。
そこで、本発明は、上記問題に鑑みてなされたものであり、層間絶縁膜の形成にフォトリソグラフィを用いることなく層間絶縁膜に欠陥の少ない薄膜トランジスタアレイ及び画像表示装置を提供することを目的とする。
本発明は、上記問題に鑑みたビアホールの構造に関し、層間絶縁膜のドレイン電極部分に予め開口を開けておき、そこにインクジェット法で撥液処理インキを塗布することによって、ドレイン電極のビアホール部のみを撥液性にすることで、印刷法による層間絶縁膜を形成できる構造と製造方法を提供する。
本発明の一態様に係る薄膜トランジスタアレイは、少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、半導体層と、半導体層を覆う保護層と、画素電極と、ドレイン電極と画素電極の間に形成された層間絶縁膜とを備えた薄膜トランジスタアレイであって、層間絶縁膜は、有機膜、又は、有機と無機の混合膜であり、画素電極をドレイン電極に接続するために、層間絶縁膜は、ドレイン電極が形成された箇所の一部にビアホールを有し、ドレイン電極は、ビアホール内に位置して電極材に開口が形成された開口部を有し、ビアホール内のドレイン電極上にチオール基またはジスルフィド基が存在する、薄膜トランジスタアレイである。
また、上記薄膜トランジスタアレイにおいて、ビアホールの開口端が、ドレイン電極の端、又は、ドレイン電極上に存在してもよい。
また、上記薄膜トランジスタアレイにおいて、層間絶縁膜の厚みが０．５μｍ以上５μｍ以下であってもよい。
また、上記薄膜トランジスタアレイにおいて、層間絶縁膜がインクジェット印刷法、スクリーン印刷法、又はグラビアオフセット印刷法により形成されていてもよい。
また、上記薄膜トランジスタアレイにおいて、半導体層が有機半導体層であってもよい。
また、上記薄膜トランジスタアレイにおいて、絶縁基板がプラスチック基板であってもよい。
また、本発明の一態様に係る画像表示装置は、上記薄膜トランジスタアレイと、画像表示媒体からなる画像表示装置である。
また、上記画像表示装置において、上記画像表示媒体が電気泳動方式によるものであってもよい。
本発明によれば、層間絶縁膜の形成にフォトリソグラフィを用いることなく層間絶縁膜に欠陥の少ない薄膜トランジスタアレイ及び画像表示装置を提供することができる。
図１は、本発明の実施形態に係る薄膜トランジスタアレイの構造を示す平面及び断面図である。 図２は、実施例１に係る薄膜トランジスタアレイの構造を示す平面及び断面図である。 図３は、実施例１に係るドレイン電極を示す平面及び断面図である。 図４は、実施例１に係る薄膜トランジスタアレイの製造方法における、撥液処理から層間絶縁膜の形成までの工程を示す断面図である。 図５は、比較例１に係る薄膜トランジスタアレイの構造を示す平面図及び断面図である。
本発明の実施の形態について、図面を参照して説明する。以下、参照する図面は、説明を判り易くするために縮尺は正確には描かれていない。なお、実施の形態において、同一構成要素には同一符号を付けている。
本実施の形態に係る薄膜トランジスタアレイ５０、５１は、少なくとも、絶縁基板１０と、ゲート電極１１と、ゲート絶縁膜１２と、ソース電極１３Ｂと、ドレイン電極１４と、半導体層１５と、半導体層１５を覆う保護層１６と、画素電極１８と、ドレイン電極１４と画素電極１８の間に形成された層間絶縁膜１７とを備える。ゲート電極１１はゲート絶縁膜１２により被覆されている。層間絶縁膜１７は、有機膜、又は、有機と無機の混合膜である。画素電極１８をドレイン電極１４に接続するために、層間絶縁膜１７は、ドレイン電極１４が形成された箇所の一部にビアホール４０を有する。ビアホール４０には導電材が埋設されている。ドレイン電極１４は、ビアホール４０内に位置して電極材に開口が形成された開口部を有し、ビアホール４０内のドレイン電極１４上にチオール基またはジスルフィド基が存在する。例えば、ビアホール４０の開口端が、ドレイン電極１４の端、又は、ドレイン電極１４上に存在する。例えば、層間絶縁膜１７の厚みは０．５μｍ以上５μｍ以下である。例えば、層間絶縁膜１７は、インクジェット印刷法、スクリーン印刷法、又はグラビアオフセット印刷法により形成されている。例えば、半導体層１５は有機半導体層である。例えば、絶縁基板１０はプラスチック基板である。
また、本実施の形態に係る画像表示装置は、本実施の形態に係る薄膜トランジスタアレイ５０、５１と、画像表示媒体（例えば画像表示パネル）とを備える。例えば、画像表示媒体は電気泳動方式によるものである。
なお、薄膜トランジスタアレイ５０、５１を製造する際には、ドレイン電極１４のうちビアホール形成予定部に予め開口を開けておき、そこにインクジェット法で撥液処理インキを塗布する。撥液処理インキをビアホール形成予定部のドレイン電極１４のみに成膜する。これにより、ドレイン電極１４上の所望の領域のみ撥液性になり、印刷法にて成膜した層間絶縁膜１７がビアホール形成予定部のドレイン電極１４に選択的に塗布されない。これにより層間絶縁膜１７に印刷法にてビアホール４０を形成することができる。
具体的に、図１に、本発明の実施の形態に係る薄膜トランジスタアレイ５０の構成の一例を示す。図１では、上側に平面図が記載され、下側に断面図が記載されている。この点は、図２と図５も同様である。
薄膜トランジスタアレイ５０は、プラスチック基板１０（絶縁基板）上に、ゲート電極１１、キャパシタ電極１９、ゲート絶縁膜１２、ソース電極１３Ｂ、ドレイン電極１４、半導体層１５、保護層１６、層間絶縁膜１７、及び画素電極１８（上部画素電極）とを備えている。ソース電極１３Ｂ及びドレイン電極１４は、ゲート絶縁膜１２上に形成され、半導体層１５に接続されている。薄膜トランジスタアレイ５０では、保護層１６が、有機絶縁材料からなり、各半導体層１５を被覆するようにストライプ状に形成されている。さらに、画素電極１８とドレイン電極１４を導通するために層間絶縁膜１７にあけられたビアホール４０は、ドレイン電極１４の端又はドレイン電極１４上に開口エッジ（図１の下側図におけるビアホール４０の下端）が配置されている。
本発明の実施の形態に係るプラスチック基板１０の材料には、ポリメチレンメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン、共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂等を使用することができるが、本発明はこれらに限定されるものではない。これらは、単独で使用してもよいし、２種以上が積層された複合基板として使用してもよい。また、ガラスやプラスチック基板上にカラーフィルタのような樹脂層を有する基板を使用することもできる。
本発明の実施の形態に係るゲート電極１１、ソース配線１３Ａ、ソース電極１３Ｂ、ドレイン電極１４、画素電極１８、及びキャパシタ電極１９の材料には、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料や、酸化物材料を好適に用いることができる。具体的には、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウム錫（Ｃｄ２ＳｎＯ４）、酸化亜鉛錫（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（ＩｎＺｎＯ）等を用いることができる。また、この酸化物材料に不純物をドープしたものも好ましく用いることができる。例えば、酸化インジウムにモリブデンやチタンをドープしたもの、酸化錫にアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどを用いることができる。なかでも酸化インジウムに錫をドープした酸化インジウム錫（ＩＴＯ）がとりわけ低い抵抗率を示す。また、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができ、この場合は、有機導電性材料単体で用いてもよいし、有機導電性材料と導電性酸化物材料を複数層に積層して用いてもよい。ゲート電極１１、ソース配線１３Ａ、ソース電極１３Ｂおよびドレイン電極１４、画素電極１８、キャパシタ電極１９は、すべて同じ材料から形成してもよいし、違う材料から形成してもよい。しかし、工程を減らすためには、ソース配線１３Ａ、ソース電極１３Ｂ、及びドレイン電極１４に同一の材料を使用することが望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等により形成される。また、これらの電極は、上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、焼成することでも形成が可能である。但し、本発明では、これらの電極の形成方法はこれらに限定されない。
本発明の実施の形態に係るゲート絶縁膜１２の材料には、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、またはＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等を用いることができる。より簡便にゲート絶縁膜１２ならびに凹部を形成するためには、感光性を有する塗布型絶縁材料を好適に用いることができるが、本発明はこれらに限定されるものではない。また、ゲートリーク電流を抑えるために、絶縁材料の好ましい抵抗率は、１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上である。
本発明の実施の形態に係る半導体層１５は、有機半導体材料として、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）、およびそれらの誘導体のような低分子有機半導体材料や、加熱処理などで有機半導体に変換される前駆体を半導体材料インキとして用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。半導体材料インキを用いる場合には、溶媒としてトルエンやキシレン、インダン、テトラリン、プロピレングリコールメチルエーテルアセテートなどを用いることができるが、これらに限定されるものではない。
本発明の実施の形態に係る保護層１６の材料には、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂、フッ素樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液を好適に用いることができる。また、保護層１６の形成方法としては、スクリーン印刷、フレキソ印刷、又はインクジェット法などの湿式法を用いて、直接パターンを形成する方法を好適に用いることができる。
本発明の実施の形態で用いられる撥液処理インキに含まれる化合物には、チオール化合物、若しくはジスルフィド化合物、若しくはシランカップリング剤、若しくはホスホン酸化合物などが挙げられるが、これらに限定されるものではない。これらの化合物としては、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、デカンチオール、オクタデカンチオールなどのアルカンチオール類、ベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオールなどの芳香族チオール類、ジフェニルジスルフィドなどのジスルフィド化合物、メチルトリメトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、オクチルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクタデシルトリクロロシランなどのシランカップリング剤、オクタデシルホスホン酸などのホスホン酸化合物などを使用できるが、これらに限定されるものではない。また、溶媒には、アルコール系溶剤が用いられ、１−プロパノール、１−ブタノール、２−ブタノール、３−ペンタノール、２−メチル−１−ブタノール、２−メチル−２−ブタノール、イソアミルアルコール、３−メチル−２−ブタノール、４−メチル−２ペンタノール、アリルアルコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテルなどを用いることができるが、これらに限定されるものではない。
本発明の実施の形態に係る層間絶縁膜１７の材料には、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリ弗化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、ポリスチレン、ポリカーボネート、環状ポリオレフィン、フッ素樹脂、シリコーン樹脂や、これらの樹脂のポリマーアロイや共重合体を用いることができ、また有機無機のフィーラーなどを含むコンポジット材料も用いることができるが、これらに限定されるものではない。
本発明のパターン形成方法を用いて形成される薄膜トランジスタの構造としては、特に限定されるものではなく、トップゲート型、ボトムゲート型のいずれの構造であってもよい。
ゲート電極１１の配置以外の構造の違いとして、半導体層１５の位置が異なるボトムコンタクト型、トップコンタクト型であってもよいが、半導体層１５として有機半導体材料を用いる場合にはボトムコンタクト型とすることが好ましい。ボトムコンタクト型は、トップコンタクト型に比べてチャネル長を短くでき、大きなドレイン電流を得ることができるためである。
＜実施例１＞
図２に、実施例１に係るボトムゲートボトムコンタクト型のフレキシブル薄膜トランジスタアレイから成る薄膜トランジスタアレイ５１の概略構成を示すパターンレイアウト平面図ならびに断面構造を示す。以下、図２を参照して製造方法を説明する。本薄膜トランジスタアレイ５１は、１素子サイズ３００μｍ×３００μｍであり、この素子が２４０×３２０個あるものである。
プラスチック基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。ＰＥＮフィルム上にアルミニウムをスパッタ法により１００ｎｍ成膜後、ポジレジストを用いてフォトリソグラフィ及びエッチングを行い、その後レジストを剥離することにより、ゲート電極１１及びキャパシタ電極１９を形成した。
続いて、ゲート絶縁材料として塗布型感光性絶縁材料（ＡＨシリーズ 日立化成製）をスピンコートにより塗布後、図示されていないがゲート配線の端子部に開口をフォトリソグラフィにより形成した。その後、１８０℃で乾燥させゲート絶縁膜１２を得た。
次に、金を蒸着法により５０ｎｍ成膜し、ポジレジストを用いてフォトリソグラフィ及びエッチングを行い、その後レジストを剥離することにより、ソース電極１３Ｂおよびドレイン電極１４を形成した。
半導体層形成用材料として、テトラリンと６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）を混合した溶液を用いた。半導体層の形成には、フレキソ印刷法を用いた。フレキソ印刷には、感光性樹脂フレキソ版と１５０線のアニロックスロールを用い、幅１００μｍのストライプ形状の半導体層を形成した。印刷後、１００℃で６０分乾燥させて半導体層１５を形成した。
続いて、保護層１６を形成した。具体的に、保護層形成材料としてフッ素系樹脂を用いた。保護層形成にはフレキソ印刷を用いた。フレキソ版として感光性樹脂フレキソ版を用い、１５０線アニロックスロールを用いた。ストライプ形状のフレキソ版を用い、半導体層１５を覆うように、線幅１５０μｍのストライプ形状の保護層１６を印刷し、１００℃で９０分乾燥させて保護層１６を形成した。
ビアホール４０を形成するドレイン電極部分に撥液処理を行った。図３は、後工程でビアホール４０を形成する部分（ビアホール形成予定部）のドレイン電極１４の形状及び断面を示したものである。ドレイン電極１４は、ビアホール形成予定部の位置に、中心に開口が設けられた開口部を有する。図４は、ビアホール形成予定部のドレイン電極１４の撥液処理から層間絶縁膜１７の形成までの断面形状を示したものである。
図４の（ａ）に示すように、インクジェット印刷により、インクジェットヘッド２１から吐出した撥液処理インキ２２を、ビアホール形成予定部のドレイン電極１４に塗布する。撥液処理インキ２２は、チオール化合物またはジスルフィド化合物を含む。溶媒には高沸点のアルコール溶媒を好適に用いることができる。チオール化合物またはジスルフィド化合物の硫黄原子は、ドレイン電極１４の金属原子と速やかに化合するため、ビアホール形成予定部のドレイン電極１４を容易に撥液性にすることができる。チオール化合物またはジスルフィド化合物がフッ素化アルキル鎖を含んでいると撥液性が増す。
図４の（ｂ）は、インクジェットヘッド２１より吐出された撥液処理インキ２２がビアホール形成予定部のドレイン電極１４の内側に着弾した状態を示す。感光性樹脂で形成されたゲート絶縁膜１２の表面は撥液性があり、着弾した撥液処理インキ２２はドレイン電極１４の開口内に一時的に溜まるが、すぐに図４の（ｃ）に示すように、ゲート絶縁膜１２より相対的に濡れ性の良いドレイン電極１４に濡れ広がる。ドレイン電極１４の開口径と撥液処理インキ２２の塗布量を調整することにより、ビアホール形成予定部のドレイン電極１４のみに撥液処理インキ２２を印刷することができる。
続いて、層間絶縁膜１７を形成した。層間絶縁膜形成材料としてエポキシ樹脂を用いた。スクリーン印刷を用いて形成を行い、９０℃で１時間乾燥させ、層間絶縁膜１７とした。層間絶縁膜１７は、薄膜トランジスタアレイ５１全体を覆うように印刷されるが、図４の（ｄ）に示すように、ビアホール形成予定部のドレイン電極１４よりも開口を広げて印刷する。
基板に層間絶縁膜形成材料のインキが印刷された際にインキが流動するが、ビアホール形成予定部のドレイン電極１４の表面が撥液性となっているため、図４の（ｅ）に示すように、ドレイン電極１４のエッジ部分で層間絶縁膜材の流動が止まり、ビアホール形成予定部のドレイン電極１４の外周形状にビアホール４０を設けることができる。
その後、画素電極１８を形成した。画素電極材料として銀ペーストを用いた。画素電極１８の形成には、スクリーン印刷を用い、銀ペーストをビアホール４０内に完全に充填させた。パターン形成後、９０℃で１時間乾燥させることにより、画素電極１８とした。
しかる後、対向電極との間に電気泳動媒体２０を挟んで本実施例によるディスプレイを駆動した。印刷法により層間絶縁膜１７を形成したにも係らず、画素電極１８とドレイン電極１４間の導通を良好に図ることができ、良好な画像表示を行うことができた。
＜比較例１＞
比較例１として、図５に示した形態をとるボトムゲートボトムコンタクト型フレキシブル薄膜トランジスタアレイ５２の製造方法を示す。本トランジスタアレイは１素子サイズ３００μｍ×３００μｍであり、この素子が２４０×３２０個あるものである。
プラスチック基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルムを用い、実施例１と同様にゲート電極１１、キャパシタ電極１９、ゲート絶縁膜１２、ソース電極１３、ドレイン電極１４、半導体層１５、及び保護層１６を形成した。
層間絶縁膜１７を第一層間絶縁膜３１と第二層間絶縁膜３２の２層構造として、どちらの層間絶縁膜３１、３２も実施例１と同様の材料および印刷方法を用いた。ただし、第一層間絶縁膜３１は基板全面に膜厚０．５μｍ厚にて形成した。ビアホール部にインクジェット印刷にて２５ｐＬ程度のγ−ブチロラクトンの液滴を３回滴下した。次に、ビアホール部のドレイン電極１４を撥液性にするために、実施例１と同様にインクジェット印刷にて撥液処理インキ２２を塗布した。次に、第二層間絶縁膜３２を膜厚２．５μｍ厚にて形成した。
実施例１と同様に、画素電極１８を形成し、対向電極との間に電気泳動媒体２０を挟んで比較例１によるディスプレイを駆動したところ、層間絶縁膜１７のビアホール部での孔開けが不十分な箇所では、画素電極１８とドレイン電極１４の導通が阻害され、滅点が多く良好な表示を行うことができなかった。
以上説明したように、本発明によれば、層間絶縁膜の形成にフォトリソグラフィを用いることなく層間絶縁膜に欠陥の少ない薄膜トランジスタアレイ及び画像表示装置を提供することができる。
本発明のフレキシブル薄膜トランジスタは、フレキシブル電子ペーパーや、フレキシブル有機ＥＬディスプレイ等のスイッチング素子などとして利用することができる。さらにその製造方法において、本発明を用いることで、生産性の向上に貢献することができる。具体的には、層間絶縁膜を印刷法にて形成することができるので、大面積でも短いタクトタイムで薄膜トランジスタアレイを形成できる。また、ビアホール部のドレイン電極上に層間絶縁膜を形成する樹脂が塗布されないため、ドレイン電極と画素電極の導通が十分に確保される。これによって、フレキシブルディスプレイやＩＣカード、ＩＣタグ等広範囲に応用可能なフレキシブル薄膜トランジスタを低コストかつ高品質に作製することが可能となる。
１０ プラスチック基板
１１ ゲート電極
１２ ゲート絶縁膜
１３Ａ ソース電極
１３Ｂ ソース電極
１４ ドレイン電極
１５ 半導体層
１６ 保護層
１７ 層間絶縁膜
１８ 画素電極
１９ キャパシタ電極
２０ 電気泳動媒体
２１ インクジェットヘッド
２２ 撥液処理インキ
３１ 第一層間絶縁膜
３２ 第二層間絶縁膜
４０ ビアホール
５０ 薄膜トランジスタアレイ
５１ 薄膜トランジスタアレイ
５２ 薄膜トランジスタアレイ

Claims (8)

  1. 少なくとも、絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、半導体層と、前記半導体層を覆う保護層と、画素電極と、前記ドレイン電極と前記画素電極の間に形成された層間絶縁膜とを備えた薄膜トランジスタアレイであって、
    前記層間絶縁膜は、有機膜、又は、有機と無機の混合膜であり、
    前記画素電極を前記ドレイン電極に接続するために、前記層間絶縁膜は、前記ドレイン電極が形成された箇所の一部にビアホールを有し、
    前記ドレイン電極は、前記ビアホール内に位置して電極材に開口が形成された開口部を有し、
    前記ビアホール内の前記ドレイン電極上にチオール基またはジスルフィド基が存在する、薄膜トランジスタアレイ。
  2. 前記ビアホールの開口端が、前記ドレイン電極の端、又は、前記ドレイン電極上に存在する、請求項１に記載の薄膜トランジスタアレイ。
  3. 前記層間絶縁膜の厚みが０．５μｍ以上５μｍ以下である、請求項１または請求項２に記載の薄膜トランジスタアレイ。
  4. 前記層間絶縁膜は、インクジェット印刷法、スクリーン印刷法、又はグラビアオフセット印刷法により形成されている、請求項１乃至３のいずれか一項に記載の薄膜トランジスタアレイ。
  5. 前記半導体層が有機半導体層である、請求項１乃至４のいずれか一項に記載の薄膜トランジスタアレイ。
  6. 前記絶縁基板がプラスチック基板である、請求項１乃至５のいずれか一項に記載の薄膜トランジスタアレイ。
  7. 請求項１乃至６のいずれか一項に記載の薄膜トランジスタアレイと、
    画像表示媒体とを備える、画像表示装置。
  8. 前記画像表示媒体が電気泳動方式によるものである、請求項７に記載の画像表示装置。
JP2015538884A 2013-09-25 2014-09-11 薄膜トランジスタアレイ、及び画像表示装置 Active JP6394605B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013198155 2013-09-25
JP2013198155 2013-09-25
PCT/JP2014/004704 WO2015045317A1 (ja) 2013-09-25 2014-09-11 薄膜トランジスタアレイ、及び画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2015045317A1 JPWO2015045317A1 (ja) 2017-03-09
JP6394605B2 true JP6394605B2 (ja) 2018-09-26

Family

ID=52742490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015538884A Active JP6394605B2 (ja) 2013-09-25 2014-09-11 薄膜トランジスタアレイ、及び画像表示装置

Country Status (6)

Country Link
US (1) US10243157B2 (ja)
EP (1) EP3051579B1 (ja)
JP (1) JP6394605B2 (ja)
CN (1) CN105580120B (ja)
TW (1) TWI655678B (ja)
WO (1) WO2015045317A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994129B (zh) 2017-11-20 2019-11-22 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299442A (ja) * 2001-03-30 2002-10-11 Seiko Epson Corp 半導体装置の製造方法
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP5194468B2 (ja) * 2006-03-07 2013-05-08 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2007243081A (ja) 2006-03-13 2007-09-20 Hitachi Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法
TWI301307B (en) * 2006-05-23 2008-09-21 Chunghwa Picture Tubes Ltd Method for forming contact hole
JP2007324510A (ja) * 2006-06-05 2007-12-13 Sony Corp 半導体装置の製造方法
JP2008042062A (ja) * 2006-08-09 2008-02-21 Chunghwa Picture Tubes Ltd 接続用開口部の形成方法
JP4466763B2 (ja) * 2008-05-14 2010-05-26 ソニー株式会社 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP2011023445A (ja) * 2009-07-14 2011-02-03 Seiko Epson Corp 多層配線基板の製造方法及び多層配線基板
JP5685855B2 (ja) * 2009-09-08 2015-03-18 株式会社リコー 表示装置および表示装置の製造方法
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012064844A (ja) 2010-09-17 2012-03-29 Seiko Epson Corp 回路基板の製造方法
JP5866783B2 (ja) * 2011-03-25 2016-02-17 セイコーエプソン株式会社 回路基板の製造方法
JP5811560B2 (ja) 2011-03-25 2015-11-11 セイコーエプソン株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
CN105580120A (zh) 2016-05-11
TWI655678B (zh) 2019-04-01
CN105580120B (zh) 2018-11-06
WO2015045317A1 (ja) 2015-04-02
EP3051579B1 (en) 2018-03-21
JPWO2015045317A1 (ja) 2017-03-09
EP3051579A4 (en) 2017-05-03
EP3051579A1 (en) 2016-08-03
TW201528348A (zh) 2015-07-16
US10243157B2 (en) 2019-03-26
US20160285019A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
KR20100015664A (ko) 유기 박막 트랜지스터들
CN103650150A (zh) 薄膜晶体管、显示面板以及薄膜晶体管的制造方法
JP2011505687A (ja) 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP6394605B2 (ja) 薄膜トランジスタアレイ、及び画像表示装置
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6221243B2 (ja) 薄膜トランジスタアレイ及び画像表示装置
JP6241573B2 (ja) 電子デバイスの製造方法
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2018041759A (ja) 薄膜トランジスタおよび画像表示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP6330408B2 (ja) 薄膜トランジスタ及びその製造方法
JP2018137273A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6394605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250