JP5811560B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP5811560B2 JP5811560B2 JP2011068538A JP2011068538A JP5811560B2 JP 5811560 B2 JP5811560 B2 JP 5811560B2 JP 2011068538 A JP2011068538 A JP 2011068538A JP 2011068538 A JP2011068538 A JP 2011068538A JP 5811560 B2 JP5811560 B2 JP 5811560B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- circuit board
- conductor
- hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
よって、製造工程数や設備の能力等を変更することなくヴィアホールの径を縮径することが可能となり、回路基板の高密度化に寄与できる。
これによれば、印刷法にて回路基板にヴィアホールを容易に開口でき、しかも、回路基板に作製された電子素子に悪影響を及ぼさない。そのために、優れた回路特性を示す回路基板を、印刷法にて、高歩留まりで安定的に製造することができる。
これによれば、エーテル系溶剤、又はケトン系溶剤、又はエステル系溶剤、又はフッ素系溶剤、に可溶な絶縁材料、若しくはエーテル系樹脂、又はケトン系樹脂、又はエステル系樹脂、又はフッ素系樹脂、からなる絶縁材料を第1絶縁膜成膜工程に使用できるので、印刷法にて第1絶縁膜を形成できる。又、第1絶縁膜に対する選択肢が広いので、回路基板の機能を最大にする事ができる。さらに、第1絶縁膜をトランジスターのゲート絶縁膜として利用する場合には、第1絶縁膜材料が有機半導体膜を溶かさないので、半導体膜とゲート絶縁膜との界面が平滑で、且つ中間遷移層が存在しない綺麗な物となる。その結果、優れた特性を示す薄膜トランジスターを回路基板に作製する事ができる。
これによれば、第1絶縁膜成膜工程後に行われる撥液化工程や第2導電体形成工程、及び第2絶縁膜形成工程に、アルコール系材料乃至はアルコール系溶剤に対して可溶な材料を使用できる。即ち、これらの材料を用いて、印刷法にて撥液化工程や第2導電体形成工程、及び第2絶縁膜形成工程を進めることができる。更に、これらの工程中に第1絶縁膜が損傷を受ける事もないので、第1絶縁膜は、回路基板にて求められる機能を劣化させることなく維持できる。
これによれば、第2絶縁膜形成工程中に第1絶縁膜が前駆体樹脂によって損傷を被ることはなく、第1絶縁膜は、回路基板にて求められる機能を劣化させることなく維持できる。
これによれば、溶剤はインクジェット法で滴下する事が出来るので、この構成によれば、印刷法にて微細な貫通孔を容易に形成できる。
これによれば、チオール化合物又はジスルフィド化合物の硫黄原子が金属原子と素早く結合するので、数秒から数分程度の短時間の接触で容易に第1導電体の表面のみを選択的に撥液化させる事ができる。
これによれば、フッ素化アルキル鎖は表面張力を下げるので、この構成によれば、チオール化合物が結合した表面の撥液性を極めて高くする事ができる。
これによれば、フッ素化アルキル鎖は表面張力を下げるので、この構成によれば、ジスルフィド化合物が結合した表面の撥液性を極めて高くする事ができる。
これによれば、第2絶縁膜は第1絶縁膜上に形成されるが、第1絶縁膜はアルコール系材料に対して安定であるので、この構成によれば、前駆体樹脂が第1絶縁膜に損傷を及ぼす事(第1絶縁膜を溶融する事)を避けられる。
これによれば、前駆体樹脂をアルコール系溶剤で希釈できるので、その溶液の濃度を比較的自由に調整でき、各種印刷法を第2絶縁膜形成工程に適応できる。又、第1絶縁膜はアルコール系材料に対して安定であるので、第2絶縁膜形成工程が第1絶縁膜に損傷を及ぼす事(第1絶縁膜を溶融する事)を避けられる。
これによれば、前駆体樹脂を印刷した後に、光照射する事で、速やか且つ容易に第二絶縁膜を形成する事ができる。
これによれば、前駆体樹脂を印刷した後に、簡単な熱処理で、容易に第2絶縁膜を形成する事ができる。
これによれば、高機能回路を有する回路基板を実現する事ができる。又、第1導電体形成工程以外は、総て印刷法にて回路基板を製造するので、生産性が非常に高く、高機能回路を有する回路基板を一日で製造できると見積られている。而も工程の自動化が容易で、印刷法の主体がインクジェット法である為に廃棄物も少なくなる。
これによれば、微細な貫通孔を有する第2絶縁膜を形成することができる。
これによれば、微細な貫通孔を有する第2絶縁膜を形成することができる。
図1及び図2、図3は、実施形態1に係わる回路基板の製造方法を模式的に示した断面図である。また、図4及び図5は実施形態1に係わる回路基板の製造方法を模式的に示した平面図である。なお、図1から図3は、図4及び図5のA−A‘とB−B‘の断面に相当し、便宜上、図1(a)にのみA−A‘とB−B‘の位置を記載してある。以下、図1から図5を用いて、回路基板の製造方法を説明する。また、図6は、ソースドレイン電極の概略構成を示す図であって、(a)は平面図、(b)は断面図である。図7は、貫通孔とソースドレイン電極11との位置関係および構成を示す図であって、(a)は平面図、(b)は断面図である。
まず図3(j)を用いて概要を説明する。
本発明は、2種類の導電層とこれらを分離する2種類の絶縁層を備える回路基板1の製造方法に関する。回路基板1は主として印刷法を用いて製造され、この製造方法に適する様に、2種類の絶縁層にヴィアホール31を開口して、2種類の導電層を互いに電気的に接続する技術に関する。図3(j)では、2種類の導電層は、ソースドレイン電極(第1導電体)11と画素電極(第3導電体)13である。また、2種類の絶縁層とは、ゲート絶縁膜(第1絶縁膜)21と層間絶縁膜(第2絶縁膜)22である。ゲート絶縁膜21はソースドレイン電極11などの第1導電体を被覆しており、その上に層間絶縁膜22が設けられ、更にその上に画素電極13が形成される。ソースドレイン電極11上にはヴィアホール31が開口されており、このヴィアホール31を介して、ソースドレイン電極11と画素電極13とが接続されている。
なお、第2導電体にてゲート電極12などが形成され、ゲート電極12と画素電極13とは層間絶縁膜22にて絶縁される。すなわち、第1導電体と第2導電体とを絶縁するのが第1絶縁膜で、第2導電体と第3導電体とを絶縁するのが第2絶縁膜である。
まず、第1導電体形成工程として基板上にソースドレイン電極11などを形成する。
次いで、第1絶縁膜成膜工程として、第1導電体を被覆するようにゲート絶縁膜21を成膜する。
次に、貫通孔形成工程として、ソースドレイン電極11上のゲート絶縁膜21に貫通孔32を開口して、ソースドレイン電極11の表面および基板の表面を一部露出させる。その後、ソースドレイン電極11の表面を撥液化させる撥液化工程を行う。
次に、第2絶縁膜形成工程として、貫通孔32以外の領域に層間絶縁膜22の前駆体樹脂を印刷し、印刷後にこの前駆体樹脂を硬化して第2絶縁膜を形成する。前駆体樹脂は粘度が低く、印刷時に基板表面に塗れ広がるが、ソースドレイン電極11が開口している部分は、撥液化処理が施されているので、塗れず、その部位は前駆体樹脂が塗布されない。こうしてヴィアホール31が容易に、且つ確実に形成される。ヴィアホール31が形成された後に画素電極13が形成され、2種類の導電層は電気的に接続される。
なお、本実施形態では好適例として、上ゲート型で、半導体膜に有機物を利用した薄膜トランジスター(有機TFT)を有するアクティブマトリックス基板を回路基板1に適応した場合について説明する。
図1(a)は、本実施形態の回路基板の製造工程中で、第1絶縁膜成膜工程までを表している。基板10はポリエチレンナフタレート(PEN)フィルムである。基板10としては、ガラス基板や、アルミニウム若しくはステンレス等の金属基板、シリコンやGaAs等の半導体基板、プラスチック基板等、いかなる基板を用いることもできるが、有機TFTは低温且つ簡易な方法で形成できることから、これらの内でも価格が安く、軽量で、しかも柔軟性に富むプラスチック基板を用いることが好ましい。
なお、基板10としてガラス基板を用いる場合には、その表面に有機樹脂層を形成しても良い。
また、接続部115の線幅は狭い方が望ましく、使用するパターニング装置の限界解像度の値を用いる。一般に、パターニング装置の限界解像度により得られる線幅は、2μm以上10μm以下であり、かつ、電極部113の直径よりも小さくなる。本実施形態における接続部115の線幅は、5μmである。
図1(b)および図1(c)は、本実施形態の回路基板の製造工程中で、貫通孔形成工程を表している。貫通孔形成工程は、図1(b)に示すように、第1絶縁膜を溶解する溶剤を第1絶縁膜に滴下する溶剤滴下工程から始まる。具体的には、第1絶縁膜上にインクジェット51でγ−ブチロラクトンを、貫通孔を開口すべき場所に滴下する。図1(b)では、ソースドレイン電極11の電極部113上に、体積が5pL〜10pL程度のγ−ブチロラクトンの液滴52を数回、滴下した。
なお、第1絶縁膜がより厚い場合や、溶解性が不十分な場合には、同じ位置への液滴の連続吐出回数等を増やすなどして貫通孔を形成する。
[貫通孔形成原理]
図8は、実施形態1に係わる回路基板の製造方法の内で貫通孔形成工程の原理を説明する図である。ここでは貫通孔形成原理を説明する。
ゲート絶縁膜(第1絶縁膜)21に貫通孔32を開口するには、ゲート絶縁膜21にインクジェット法で溶剤の液滴52を滴下する。この際に、図8(a)に示すように、ゲート絶縁膜21上に滴下された溶剤は、濡れ性に依存して一定の径まで濡れ広がる。溶剤はその下のゲート絶縁膜21を溶解しつつ、蒸発していく。溶剤が、蒸発する際には図8(b)の矢印が示す様な、液滴52の外縁部に向かった微小流が発生する。これは液滴52のコンタクトライン(外縁部)がピニングされ(固定され)、簡単には移動できないことに由来する。その結果、コンタクトライン付近の溶剤の蒸発分が中央からの液の移動で補われ、中心から外縁部に向かった微小流が発生する。溶剤に溶けた高分子(ゲート絶縁膜21の構成要素)も、この微小流に乗って、コンタクトライン付近へと集められる。こうして図8(c)に示す様なクレータ状の貫通孔32が形成される。
図1(d)は、本実施形態の回路基板の製造工程中で、撥液化工程を表している。
また、図9は、実施形態1に係わる回路基板の製造方法の内で撥液化工程終了時の状態を詳細に説明した図である。図1(d)に示すように、撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液61に、第1導電体の表面を触れさせる。最も簡便な手法としては、チオール化合物又はジスルフィド化合物を含む溶液61に、貫通孔が形成された基板を数秒間から数分間程度の短時間浸すことである。チオール化合物又はジスルフィド化合物の硫黄原子は、第1導電体をなす金属原子と速やかに結合するので、こうした短時間の接触処理で、容易に第1導電体(貫通孔32内に露出する電極部113)の表面は撥液化される。チオール化合物又はジスルフィド化合物がフッ素化アルキル鎖を含んでいると(フッ素化アルキルチオール又はフッ素化アルキルジスルフィド、以降両者を合わせてフッ化アルキルチオール62と略称する)、撥液性が増して更に好ましい。ここでは、HS−(CH2)6−(CF2)7−CF3の化学式で表されるフッ化アルキルチオール62を用いた。具体的には、パーフルオロアルキルチオールを用いた。
HS−(CH2)k−O−(CH2)l−(CF2)m−CF3や
HS−(CH2)k+l−(CF2)m−CF3
の化学式で表される材料を用いることができる。硬く体積の大きいフッ素化アルキルに対して、柔軟で体積の小さいアルキル鎖を導入して、緻密なSAM膜を形成するには、k+1の値は4以上16以下の範囲にあることが好ましく、lの値は0以上3以下の範囲にあることが好ましい。優れた撥液性を示させるにはmの値は1以上が必要となり、アルコール系溶剤などへ溶解させる為にはmの値は11以下が望ましい。mの値が12以上になるとアルコール系溶剤への溶解性が低下し、撥液化工程に使用するのが困難となる。なお、フッ素化アルキルに代わり、これらの一部あるいは全部を、フッ素化された脂環式炭化水素で置換しても良い。
図2(e),(f)は、本実施形態の回路基板の製造工程中における親水性電極形成工程を表している。また、図4(a)は、図2(f)に対応する平面図である。親水性電極形成工程は、図2(e)に示すように、第1導電体の内で、第2導電体と接続されるべき場所にある第1絶縁膜を除去して親水性の(撥液性でない)電極表面を持つ貫通孔を形成する工程である。
図2(g)は、本実施形態の回路基板1の製造工程中における第2導電体形成工程を表している。また、図4(b)は、図2(g)に対応する平面図である。第2導電体形成工程は、撥液化工程後に、第1絶縁膜上に第2導電体を形成する工程である。
図3(h),(i)は、本実施形態の回路基板の製造工程中で、第2絶縁膜形成工程を表している。また、図5(c)は、図3(i)に対応する平面図である。第2絶縁膜形成工程は、回路基板に第2導電体があれば、第2導電体形成工程後に行われる。
ここで、上述したように、貫通孔32内で露出する接続部115の一部も撥液化されているため、基板10上に前駆体樹脂を塗布すると、その濡れ広がりが接続部115の境界近傍で停止して、図11(a),(b)に示すような形状を一時的に取りうる。ここで、図11(a),(b)は、前駆体樹脂を基板上に塗布した直後の状態を示す図である。
(1)接続部115の境界に沿って突出する前駆体樹脂の開口31Aの突出部分31aが、表面張力によって内側に引っ張られる。ただし、内側に引っ張っているのは表面張力のうち、面内方向の成分である。前駆体樹脂の濡れ角が見える断面(図11(b))においては、表面張力は釣り合った状態にある。このため、前駆体樹脂が開口31Aにおける突出部分31aを小さくするように内側へ移動すると、前駆体樹脂の表面積が増加する分、エネルギー的に不利である。しかし、接続部115の線幅が細い場合、前駆体樹脂の表面積の変化が小さく、エネルギーの上昇分も少ない。このため、結局、突出部分31aを押し潰すように前駆体樹脂が濡れ拡がる。
図3(j)は、本実施形態の回路基板の製造工程中で、第3導電体形成工程を表している。また、図5(d)は、図3(j)に対応する平面図である。第2絶縁膜が形成された後に、ヴィアホール31を含む領域に第3導電体を形成する。ここでは、第3導電体は画素電極13である。
本実施形態では、第1導電体であるソースドレイン電極11に、画素電極13とのコンタクトを取るために必要な最低限の面積を有する電極部113と、その周囲を取り囲む開口部112とを形成し、電極部113が周辺部114と接続部115を介して導通するようにパターン形成されている。このソースドレイン電極11を覆うゲート絶縁膜21に、電極部113の表面全体と基板10の表面の一部とを露出させる貫通孔32を形成した後、電極部113の表面のみに撥液化処理を施すこととした。
図12に、ソースドレイン電極の変形例についていくつか示す。
電極部113やその周囲を取り囲む開口部112の平面視形状は円形に限らない。例えば、開口部112が平面視矩形状(図12(a))あるいは三角矩形状であっても良いし、電極部113が角部113a(図12(b))を有する形状であってもよい。また、図12(a),(b)に示したように、電極部113と開口部112との外形が同じ形状である必要もない。また、接続部115の長さが極端に短い形状であっても良い。さらに、電極部113全体が貫通孔32内で露出していなくてもよく、図12(c)に示すように、電極部113の一部が基板面とともに貫通孔32内で露出していればよい。
図13は、実施形態1で詳述した回路基板の製造方法を用いて製造したアクティブマトリックス基板を模式的に示す平面図である。
図15は、上述の電気光学装置を用いた電子機器を模式的に示す斜視図で、(a)は正面斜視図、(b)は背面斜視図である。ここでは、電子機器は電子書籍90である。
Claims (17)
- 基板上に第1導電体を形成する第1導電体形成工程と、
前記第1導電体を被覆する様に第1絶縁膜を成膜する第1絶縁膜成膜工程と、
前記第1導電体上の前記第1絶縁膜に貫通孔を開口して、当該貫通孔を介して前記第1導電体の表面および前記基板の表面を部分的に露出させる貫通孔形成工程と、
前記貫通孔内に露出する前記第1導電体の表面を撥液化させる撥液化工程と、
前記貫通孔内に露出する前記第1導電体以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して第2絶縁膜を形成する第2絶縁膜形成工程と、
を含み、
前記第1導電体が、前記貫通孔の開口面積よりも大きい面積を有する開口部と、前記開口部内に配置されるとともに前記貫通孔の開口面積よりも小さい面積を有する導電部と、
前記導電部と周辺部とを接続する接続部と、を有し、
前記撥液化工程において、前記貫通孔を介して露出する前記第1導電体の前記導電部および前記基板のうち、前記導電部のみを撥液化させる
ことを特徴とする回路基板の製造方法。 - 前記貫通孔形成工程において、
前記第1絶縁膜を溶解する溶剤の体積の小さい液滴を同一場所に複数回連続して吐出して乾燥させるサイクルを複数回繰り返す、あるいは、同一場所に1滴だけ吐出して乾燥させるサイクルを複数回繰り返す
ことを特徴とする請求項1に記載の回路基板の製造方法。 - 前記第2絶縁膜形成工程において、
前記貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して前記第2絶縁膜を形成する
ことを特徴とする請求項1または2に記載の回路基板の製造方法。 - 前記第1絶縁膜はエーテル系溶剤または、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶であることを特徴とする請求項1乃至3のいずれか一項に記載の回路基板の製造方法。
- 前記第1絶縁膜はアルコール系溶剤に対して難溶性を示すことを特徴とする請求項1乃至4のいずれか一項に記載の回路基板の製造方法。
- 前記第1絶縁膜は前記前駆体樹脂に対して難溶性を示すことを特徴とする請求項1乃至5のいずれか一項に記載の回路基板の製造方法。
- 前記貫通孔形成工程は、前記第1絶縁膜を溶解する溶剤を前記第1絶縁膜に滴下する溶剤滴下工程を含むことを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。
- 前記撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液に、前記第1導電体の表面を触れさせることを特徴とする請求項1乃至7のいずれか一項に記載の回路基板の製造方法。
- 前記チオール化合物がフッ素化アルキル鎖を含むことを特徴とする請求項8に記載の回路基板の製造方法。
- 前記ジスルフィド化合物がフッ素化アルキル鎖を含むことを特徴とする請求項9に記載の回路基板の製造方法。
- 前記前駆体樹脂は水酸基を有するモノマーを含むことを特徴とする請求項1乃至10のいずれか一項に記載の回路基板の製造方法。
- 前記前駆体樹脂はアルコール系溶剤に可溶であることを特徴とする請求項1乃至10のいずれか一項に記載の回路基板の製造方法。
- 前記前駆体樹脂は光硬化性樹脂であることを特徴とする請求項1乃至11のいずれか一項に記載の回路基板の製造方法。
- 前記前駆体樹脂は熱硬化性樹脂であることを特徴とする請求項1乃至11のいずれか一項に記載の回路基板の製造方法。
- 前記回路基板は、ゲート絶縁膜を備えるトランジスターを有し、
前記第1絶縁膜が前記ゲート絶縁膜として機能していることを特徴とする請求項1乃至12のいずれか一項に記載の回路基板の製造方法。 - 前記第1絶縁膜の前記貫通孔内に露出する前記導電部が平面視円形状であることを特徴とする請求項2に記載の回路基板の製造方法。
- 前記第1絶縁膜の前記貫通孔内に露出する前記導電部が角部を有することを特徴とする請求項2に記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068538A JP5811560B2 (ja) | 2011-03-25 | 2011-03-25 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068538A JP5811560B2 (ja) | 2011-03-25 | 2011-03-25 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204657A JP2012204657A (ja) | 2012-10-22 |
JP5811560B2 true JP5811560B2 (ja) | 2015-11-11 |
Family
ID=47185283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068538A Active JP5811560B2 (ja) | 2011-03-25 | 2011-03-25 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5811560B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6394605B2 (ja) * | 2013-09-25 | 2018-09-26 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、及び画像表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR0016661B1 (pt) * | 1999-12-21 | 2013-11-26 | Métodos para formação de um dispositivo eletrônico, dispositivo eletrônico e dispositivo de exibição | |
JP4645018B2 (ja) * | 2003-11-06 | 2011-03-09 | セイコーエプソン株式会社 | コンタクトホールの形成方法 |
JP4969041B2 (ja) * | 2004-01-26 | 2012-07-04 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP4667051B2 (ja) * | 2004-01-29 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4482931B2 (ja) * | 2005-03-01 | 2010-06-16 | セイコーエプソン株式会社 | 半導体素子の製造方法 |
JP5135699B2 (ja) * | 2006-03-28 | 2013-02-06 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法及び電気光学装置の製造方法 |
JP4389962B2 (ja) * | 2007-04-26 | 2009-12-24 | ソニー株式会社 | 半導体装置、電子機器、および半導体装置の製造方法 |
JP2009021552A (ja) * | 2007-06-14 | 2009-01-29 | Seiko Epson Corp | コンタクトホール形成方法、導電ポスト形成方法、配線パターン形成方法、多層配線基板の製造方法、及び電子機器製造方法 |
-
2011
- 2011-03-25 JP JP2011068538A patent/JP5811560B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012204657A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5866783B2 (ja) | 回路基板の製造方法 | |
TWI240596B (en) | Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus | |
TWI254340B (en) | Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus | |
JP4240018B2 (ja) | 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器 | |
TWI293384B (en) | Method for forming film pattern, method for manufacturing device, and method for manufacturing active matrix substrate | |
TWI304650B (en) | Method of forming film pattern, active matrix substrate, electro-optic device, and electronic apparatus | |
TWI329780B (en) | Bank structure, film pattern forming method, device, electro-optical device, and electronic apparatus | |
JP5741832B2 (ja) | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 | |
JP2013105950A (ja) | 半導体装置および電子機器 | |
JP2012186455A (ja) | ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム | |
JP2006270038A (ja) | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP4266842B2 (ja) | 電気光学装置用基板の製造方法及び電気光学装置の製造方法 | |
JP2011082419A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 | |
JP5811560B2 (ja) | 回路基板の製造方法 | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP2012064844A (ja) | 回路基板の製造方法 | |
TWI317254B (en) | Method of forming a wiring pattern, method of manufacturing a device, device, electro-optic device, and electronic instrument | |
JP5101097B2 (ja) | 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ | |
KR101211216B1 (ko) | 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법 | |
JP2012079752A (ja) | パターン形成方法及び回路基板の製造方法 | |
TWI354173B (en) | Active matrix substrate, manufacturing method ther | |
JP6002817B2 (ja) | 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 | |
JP4848617B2 (ja) | 回路基板の製造方法、回路基板、薄膜トランジスタ、電気光学装置、電子機器 | |
JP2006261528A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
JP4075929B2 (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5811560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |