JP6002817B2 - 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 - Google Patents

積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 Download PDF

Info

Publication number
JP6002817B2
JP6002817B2 JP2015126213A JP2015126213A JP6002817B2 JP 6002817 B2 JP6002817 B2 JP 6002817B2 JP 2015126213 A JP2015126213 A JP 2015126213A JP 2015126213 A JP2015126213 A JP 2015126213A JP 6002817 B2 JP6002817 B2 JP 6002817B2
Authority
JP
Japan
Prior art keywords
conductive
electrode
insulating layer
convex portion
conductive convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015126213A
Other languages
English (en)
Other versions
JP2016027631A5 (ja
JP2016027631A (ja
Inventor
周介 金澤
周介 金澤
近藤　浩史
浩史 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Idemitsu Kosan Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Idemitsu Kosan Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015126213A priority Critical patent/JP6002817B2/ja
Publication of JP2016027631A publication Critical patent/JP2016027631A/ja
Publication of JP2016027631A5 publication Critical patent/JP2016027631A5/ja
Application granted granted Critical
Publication of JP6002817B2 publication Critical patent/JP6002817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、絶縁層を介して２つの電極が配置された積層配線部材の製造方法、およびこれを用いた半導体素子の製造方法ならびに積層配線部材、および半導体素子に関する。
樹脂を含む絶縁層を介して２つの電極が配置された積層配線部材は、例えば、半導体トランジスタ等の半導体素子や静電容量式のタッチパネルセンサ等の種々のデバイスに用いられている。上記積層配線部材においては、通常、上記絶縁層にコンタクトホールを設け、上記コンタクトホール内で両電極を接続する構成が採用されている。
コンタクトホールを有する絶縁層の形成方法としては、従来から、フォトリソグラフィ法を用いて感光性樹脂組成物の塗膜を露光、現像することにより形成する方法が用いられている。また、絶縁層の形成方法としては、硬化性樹脂組成物の塗膜に可溶性の溶媒をインクジェット法等を用いて吹き付けることにより、コンタクトホールを形成する方法も提案されている。
しかしながら、フォトリソグラフィ法を用いた場合は、工程が複雑になる、専用の設備が必要となる、材料の無駄が多い等の問題がある。また、溶媒の吹き付けによるコンタクトホールの形成方法は、コンタクトホールの形成位置を制御することが困難である等の問題がある。
上述した問題に対して、特許文献１には、予め絶縁性の基材上に設けられた導電層上に加熱発泡性の粒子を含む液体からなる核を形成し、絶縁層を形成後、基材を加熱して上記粒子を発泡して絶縁層を開裂させることで絶縁層にコンタクトホールを形成する方法が示されている。また、開口部の形成後に核の残渣を除去する方法を有することが記載されている。
また、特許文献２には、基材上に除去可能なピラーを形成し、ピラーが形成された基材上に絶縁層を形成した後、ピラーを除去することにより、絶縁層にコンタクトホールを形成する方法が開示されている。
しかしながら、これらの方法においても、核やピラーを除去する工程を必要とし、コンタクトホール内に上記核やピラー等の残渣が残ることも懸念される。
そこで、積層配線部材の製造方法においては、コンタクトホールを有する絶縁層をより簡単に形成する方法が求められている。
特開２００６−２４５２３８号公報 特開２０１２−１８６４５５号公報
本発明は、上記実情に鑑みてなされたものであり、コンタクトホールを有する絶縁層を簡単な方法で形成することが可能な積層配線部材の製造方法およびこれを用いた半導体素子の製造方法、ならびに、絶縁層を介して２つの電極を良好に導通させることが可能な積層配線部材およびこれを用いた半導体素子を提供することを主目的とする。
上記目的を達成するために、本発明は、基材および上記基材上に形成された第１電極を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記第１電極上にパターン状に塗布して焼成することにより、上記第１電極と導通し撥液性を有する導電性凸部を形成する導電性凸部形成工程と、上記導電性凸部が形成された上記配線部材上に樹脂組成物の塗膜を形成して硬化させることにより、上記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する絶縁層形成工程と、上記コンタクトホール内で上記導電性凸部と導通するように、上記絶縁層上に第２電極を形成する第２電極形成工程と、を有することを特徴とする積層配線部材の製造方法を提供する。
本発明によれば、上記導電性凸部形成工程および絶縁層形成工程を有することにより、コンタクトホールを有する絶縁層を簡単な方法で形成することができる。
上記発明においては、上記絶縁層形成工程では、上記導電性凸部の高さよりも上記絶縁層の厚みが大きくなるように上記絶縁層を形成することが好ましい。また、上記発明においては、上記絶縁層形成工程では、上記絶縁層の厚みが、上記導電性凸部の高さに対して１．５倍〜５倍の範囲内となるように、上記絶縁層を形成することが好ましい。導電性凸部の高さよりも上記絶縁層の厚みを大きくすることにより、コンタクトホール内で導電性凸部および第２電極を導通させやすくすることができるからである。
上記発明においては、上記導電性凸部形成工程では、上記導電性凸部の大きさが１０μｍ〜１００μｍの範囲内となるように、上記導電性凸部を形成することが好ましい。絶縁層にコンタクトホールを良好に形成することができるからである。
上記発明においては、上記導電性凸部形成工程では、上記導電性凸部のアスペクト比（高さ／大きさ）が０．０１〜０．１の範囲内となるように、上記導電性凸部を形成することが好ましい。絶縁層にコンタクトホールを良好に形成することができ、また、コンタクトホール内で導電性凸部および第２電極を導通させやすくすることができるからである。
上記発明においては、上記樹脂組成物の粘度が、２０ｍＰａ・ｓ〜５００ｍＰａ・ｓの範囲内であることが好ましい。また、上記発明においては、上記樹脂組成物の表面張力が、２０ｍＮ／ｍ〜５０ｍＮ／ｍの範囲内であることが好ましい。導電性凸部の撥液性を利用してコンタクトホールを有する絶縁層を形成しやすいからである。
本発明は、基材、上記基材上に形成されたソース電極およびドレイン電極、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された半導体層を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記ドレイン電極上にパターン状に塗布して焼成することにより、上記ドレイン電極と導通し撥液性を有する導電性凸部を形成する導電性凸部形成工程と、上記ソース電極、上記ドレイン電極および上記半導体層を覆うように樹脂組成物の塗膜を形成して硬化させることにより、上記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する絶縁層形成工程と、上記コンタクトホール内で上記導電性凸部と導通するように、上記絶縁層上に中間電極または外部入出力電極を形成する電極形成工程と、を有することを特徴とする半導体素子の製造方法を提供する。
本発明によれば、上記導電性凸部形成工程および絶縁層形成工程を有することにより、コンタクトホールを有する絶縁層を簡単な方法で形成することができる。
上記発明においては、上記絶縁層形成工程では、上記導電性凸部の高さよりも上記絶縁層の厚みが大きくなるように上記絶縁層を形成することが好ましい。また、上記発明においては、上記絶縁層形成工程では、上記絶縁層の厚みが、上記導電性凸部の高さに対して１．５倍〜５倍の範囲内となるように、上記絶縁層を形成することが好ましい。導電性凸部の高さよりも上記絶縁層の厚みを大きくすることにより、コンタクトホール内で導電性凸部および中間電極または外部入出力電極を導通させやすくすることができるからである。
上記発明においては、上記導電性凸部形成工程では、上記導電性凸部の大きさが１０μｍ〜１００μｍの範囲内となるように、上記導電性凸部を形成することが好ましい。絶縁層にコンタクトホールを良好に形成することができるからである。
上記発明においては、上記導電性凸部形成工程では、上記導電性凸部のアスペクト比（高さ／大きさ）が０．０１〜０．１の範囲内となるように、上記導電性凸部を形成することが好ましい。絶縁層にコンタクトホールを良好に形成することができ、また、コンタクトホール内で導電性凸部および第２電極を導通させやすくすることができるからである。
上記発明においては、上記樹脂組成物の粘度が、２０ｍＰａ・ｓ〜５００ｍＰａ・ｓの範囲内であることが好ましい。また、上記発明においては、上記樹脂組成物の表面張力が、２０ｍＮ／ｍ〜５０ｍＮ／ｍの範囲内であることが好ましい。導電性凸部の撥液性を利用してコンタクトホールを有する絶縁層を形成しやすいからである。
本発明は、基材と、上記基材上に形成された第１電極と、上記第１電極上にパターン状に形成され、上記第１電極と導通する導電性凸部と、上記第１電極が形成された上記基材上に形成され、上記導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含む絶縁層と、上記絶縁層上に形成され、上記コンタクトホール内で上記導電性凸部と導通する第２電極と、を有し、上記導電性凸部の高さよりも上記絶縁層の厚みが大きいことを特徴とする積層配線部材を提供する。
本発明によれば、導電性凸部の高さよりも絶縁層の厚みが大きいことにより、コンタクトホール内で、導電性凸部と第２電極とを良好に導通させることができる。そのため、絶縁層を介して、第１電極と第２電極とを良好に導通させることができる。
本発明は、基材と、上記基材上に形成されたソース電極およびドレイン電極、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された半導体層と、上記ドレイン電極上にパターン状に形成され、上記ドレイン電極と導通する導電性凸部と、上記ソース電極、上記ドレイン電極および上記半導体層が形成された基板上に形成され、上記導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含む絶縁層と、上記絶縁層上に形成され、上記コンタクトホール内で上記導電性凸部と導通する中間電極または外部入出力電極と、を有し、上記導電性凸部の高さよりも上記絶縁層の厚みが大きいことを特徴とする半導体素子を提供する。
本発明によれば、導電性凸部の高さよりも絶縁層の厚みが大きいことにより、コンタクトホール内で、導電性凸部と中間電極または外部入出力電極とを良好に導通させることができる。そのため、絶縁層を介して、ドレイン電極と中間電極または外部入出力電極とを良好に導通させることができる。
本発明の積層配線部材の製造方法およびこれを用いた半導体素子の製造方法においては、コンタクトホールを有する絶縁層を簡単な方法で形成することができるといった作用効果を奏する。
また、本発明の積層配線部材および半導体素子は、絶縁層を介して２つの電極を良好に導通させることができる。
本発明の積層配線部材の製造方法の一例を示す工程図である。 本発明における導体組成物インクと塗布位置について説明する説明図である。 本発明における導電性凸部の縦断面形状について説明する説明図である。 本発明における導電性凸部について説明する説明図である。 本発明における絶縁層について説明する説明図である。 本発明の半導体素子の製造方法の一例を示す工程図である。 本発明の半導体素子の製造方法の他の例を示す工程図である。 本発明の半導体素子の製造方法の他の例を示す工程図である。 本発明により製造される半導体素子の一例を示す概略断面図である。
以下、本発明の積層配線部材の製造方法および半導体素子の製造方法の詳細を説明する。
Ａ．積層配線部材の製造方法
本発明の積層配線部材の製造方法は、基材および上記基材上に形成された第１電極を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記第１電極上にパターン状に塗布して焼成することにより、上記第１電極と導通し撥液性を有する導電性凸部を形成する導電性凸部形成工程と、上記導電性凸部が形成された上記配線部材上に樹脂組成物の塗膜を形成して硬化させることにより、上記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する絶縁層形成工程と、上記コンタクトホール内で上記導電性凸部と導通するように、上記絶縁層上に第２電極を形成する第２電極形成工程と、を有することを特徴とする製造方法である。
本発明の積層配線部材の製造方法について図を用いて説明する。
図１（ａ）〜（ｅ）は本発明の積層配線部材の製造方法の一例を示す工程図である。本発明の積層配線部材の製造方法においては、まず図１（ａ）に示すように、基材２１および基材２１上に形成された第１電極２２を有する配線部材２を準備する。次に、導電性材料、撥液剤および溶媒を含む導体組成物インクを第１電極２２上にパターン状に塗布して焼成することにより、図１（ｂ）に示すように、第１電極２２と導通し撥液性を有する導電性凸部３を形成する（導電性凸部形成工程）。次に、図１（ｃ）に示すように、導電性凸部３が形成された配線部材２上に樹脂組成物の塗膜４’を形成する。次に、樹脂組成物の塗膜４’を硬化させることにより、図１（ｄ）に示すように、導電性凸部３が形成された領域にコンタクトホール５を有する絶縁層４を形成する（絶縁層形成工程）。次に図１（ｅ）に示すように、コンタクトホール５内で導電性凸部３と導通するように、絶縁層４上に第２電極６を形成する（第２電極形成工程）。以上により積層配線部材１を製造することができる。
本発明によれば、上記撥液性を有する導電性凸部形成工程および絶縁層形成工程を有することにより、コンタクトホールを有する絶縁層を簡単な方法で形成することができる。
より具体的には、本発明においては、導電性凸部形成工程により、撥液性を有する導電性凸部を形成することができるから、絶縁層形成工程で配線部材上に樹脂組成物を塗布した場合に、導電性凸部の表面において樹脂組成物をはじくことができる。よって、導電性凸部が形成された領域に開口を有する樹脂組成物の塗膜を形成することができ、上記塗膜を硬化させることにより、コンタクトホールを有する絶縁層を形成することができる。
よって、本発明においては、上述した従来の方法に比べてより簡便な方法で絶縁層を形成することができる。
また、少ない工程でコンタクトホールを有する絶縁層を形成する方法としては、例えば、スクリーン印刷法を用いることも検討されているが、上記スクリーン印刷法を用いた場合は、絶縁層表面にメッシュ版の跡が残り易く、十分な平坦性の確保が困難となることが懸念される。
一方、本発明においては、絶縁層を塗布法を用いて形成することができるため、平坦性が良好な絶縁層を形成することができる。
以下、本発明の積層配線部材の製造方法の各工程について説明する。
１．撥液性を有する導電性凸部形成工程
本発明における撥液性を有する導電性凸部形成工程は、基材および上記基材上に形成された第１電極を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記第１電極上にパターン状に塗布して焼成することにより、上記第１電極と導通し撥液性を有する導電性凸部を形成する工程である。
（１）配線部材
本工程に用いられる配線部材は、基材と、第１電極とを有するものである。
（ａ）第１電極
第１電極は、基材上に形成されるものである。上記第１電極は基材上に形成されていればよく、基材上に直接形成されていてもよく、基材上に他の層を介して形成されていてもよい。なお、以下の説明においては、配線部材において第１電極が形成された構成の表面を、絶縁層の形成面と称して説明する場合がある。
また、第１電極は、通常、基材上にパターン状に形成されるものである。第１電極の平面視形状としては、本発明の製造方法により製造される積層配線部材の種類に応じて適宜選択することができる。第１電極の平面視形状としては、例えば、ライン形状や電極パッドに用いられるパッド形状等を挙げることができる。
第１電極に用いられる材料としては、所望の導電性を有していれば特に限定されず、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ−Ｔａ合金、Ａｇ合金、Ｃｕ合金、Ａｌ合金等の金属材料、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の透明導電性無機材料等の導電性無機材料や、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）等の導電性有機材料を用いることができる。また、導電性微粒子を含む導電性ペーストを用いることもできる。なお、導電性微粒子については、後述する「（２）導体組成物インク」の項で説明するものから選択して用いることができる。また、導電性ペーストに用いられる他の成分については、一般的なものと同様とすることができ、例えば後述する「（２）導体組成物インク」の項で説明する溶媒、任意の成分等を挙げることができる。
第１電極の厚みとしては、所望の導電性を有することができれば特に限定されないが、例えば、３０ｎｍ〜５０００ｎｍの範囲内、なかでも５０ｎｍ〜２０００ｎｍの範囲内、特に２００ｎｍ〜２０００ｎｍの範囲内であることが好ましい。
第１電極の厚みが厚すぎると、第１電極による段差が大きくなるため、絶縁層を良好に形成することが困難となる可能性があるからである。また、第１電極の厚みが薄すぎると良好な導電性を示すことが困難となる可能性があるからである。
本発明において、「厚み」は、一般的な測定方法によって得られる厚みをいう。厚みの測定方法としては、例えば、触針で表面をなぞり凹凸を検出することによって厚みを算出する触針式の方法や、透過型電子顕微鏡（ＴＥＭ）、走査型電子顕微鏡（ＳＥＭ）等による観察像を測定する方法、分光反射スペクトルに基づいて厚みを算出する光学式の方法等を挙げることができる。なお、厚みとして、対象となる構成の複数箇所における厚み測定結果の平均値が用いられてもよい。
第１電極の表面の濡れ性については、導体組成物インクをパターン状に塗布または印刷することにより、所望の導電性凸部を形成することができれば特に限定されない。第１電極の表面の濡れ性としては、例えば、第１電極の表面と水との接触角が、１°〜９５°の範囲内、なかでも１°〜９０°の範囲内、特に２０°〜９０°の範囲内であることが好ましい。
上記接触角が大きすぎると、後から形成する導電性凸部の撥液性と濡れ性差が形成できなくなるからである。また、上記接触角が小さすぎると導体組成物インクが濡れ広がりやすくなり、第１電極に隣接する他の電極等に導電性凸部が形成されて導通不良が生じやすくなる可能性があるからである。
なお、「水との接触角」は、２５℃における水との接触角をいう。
本発明における上記接触角は、例えば、測定対象上に１マイクロリットルの液体を滴下し、滴下した液滴の形状を側面より観測し、液滴と測定対象とのなす角を計測することにより測定することができる。本発明における接触角は、例えば、井元製作所製接触角測定装置を用いて測定することができる。また、本発明における接触角は、例えば、協和界面科学製接触角計 ＤＭ−９０１を用いて測定することができる。
第１電極の形成方法としては、一般的な電極の形成方法と同様とすることができる。具体的には、基材上の全面に導電層を形成した後、フォトリソグラフィ法を用いて所定のパターンにエッチングする方法を挙げることができる。また、基材上の全面に導電層を形成する方法としては、真空蒸着法、スパッタ法、イオンプレーティング法等のＰＶＤ法、ＣＶＤ法等を挙げることができる。
また、第１電極の形成方法としては、導電性ペーストを用いた印刷方法により形成することができる。印刷法としては、例えば、インクジェット法、スクリーン印刷法等を挙げることができる。
本発明においては、なかでも、第１電極の形成方法としては、印刷法を用いた方法であることが好ましい。印刷法により形成された導電層は、蒸着法等により形成された導電層に比べて導電層の表面の濡れ性を調整しやすく、導電性凸部の形状を制御しやすいからである。
（ｂ）基材
基材は、第１電極を支持するものである。また、上記基材は、通常、耐熱性を有するものである。基材の耐熱性としては、積層配線部材の製造工程における加熱に対して変形等を生じない程度であれば特に限定されない。
基材としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本発明により製造される積層配線部材の用途等に応じて任意の機能を有する基材を用いることができる。基材としては、ガラス基材等の可撓性を有さないリジット基材、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基材を挙げることができる。プラスチック樹脂としては、例えば、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリカーボネート（ＰＣ）、ポリフェニレンサルファイド（ＰＰＳ）およびポリエーテルイミド（ＰＥＩ）等を挙げることができる。
また、基材は、単層であってもよく、積層体であってもよい。基材が積層体である場合は、例えば、上述した基材上に形成された硬化性樹脂を含む平坦化層等を有していてもよい。また、上述した基材上に形成されたバリア層を有していてもよい。
基材が透明性を有する場合、可視光領域における透過率は８０％以上であることが好ましい。ここで、透過率は、ＪＩＳ Ｋ７３６１−１（プラスチック−透明材料の全光透過率の試験方法）により測定することができる。
（ｃ）その他
配線部材は、上述した基材および第１電極を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。例えば、配線部材は、基材上に形成された配線部材用電極および配線部材用電極を覆うように形成された配線部材用絶縁層を有していてもよい。この場合、第１電極は、配線部材用絶縁層上に形成される。また、第１電極と同一平面上に、第１電極以外の他の電極が形成されていてもよい。
配線部材用電極および第１電極以外の他の電極の平面視形状については、本発明により製造される積層配線部材の種類等に応じて適宜選択することができる。また、配線部材用電極および第１電極以外の他の電極の材料、厚みおよび形成方法については、上述した「（ａ）第１電極」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
配線部材用絶縁層の材料としては、絶縁性を有していれば特に限定されず、後述する「２．絶縁層形成工程 （３）絶縁層」の項で説明する樹脂組成物を用いることができる。また、配線部材用絶縁層の材料としては、他にも、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の有機材料や、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の無機材料を挙げることができる。配線部材用絶縁層の材料は１種類であってもよく、２種類以上であってもよい。
配線部材用絶縁層の厚みについては、本発明により製造される積層配線部材の用途等に応じて適宜選択することができる。
配線部材用絶縁層の形成方法としては、後述する絶縁層の形成方法を用いることができる。また、配線部材用絶縁層が無機材料である場合は、例えば、ＣＶＤ法等を挙げることができる。
（２）導体組成物インク
本工程に用いられる導体組成物インクは、導電性材料、撥液剤および溶媒を含むものである。
（ａ）撥液剤
撥液剤は、導電性凸部に撥液性を付与するものである。撥液剤としては、例えば、自己組織化単分子膜を形成するフッ素含有チオール化合物が挙げられる。
自己組織単分子膜を形成するフッ素含有チオール化合物は、後述する導電性材料として金属粒子を用いた場合に、導電性と確保しつつ、金属粒子に撥液性をもたらすことができる。その結果、導体組成物インクで得られる導電性凸部は導電性と撥液性を両立できる。
自己組織化単分子膜を形成するフッ素含有チオール化合物としては、芳香環を有するフッ素含有チオール化合物、フッ化部を持つアルカンチオールなどが挙げられる。これらの中でも、金属粒子の表面修飾性から、芳香環（好ましくは、ベンゼン環）を有する炭素数６〜２０の範囲内のフッ素含有チオールからなる群から選ばれる少なくとも１つの化合物が好ましい。
芳香環を有する炭素数６〜２０の範囲内のフッ素含有チオールとしては、具体的には、４−トリフルオロメチルベンゼンチオール、３−トリフルオロメチルベンゼンチオール等のトリフルオロメチルベンゼンチオール、ペンタフルオロベンゼンチオール、２，３，５，６−テトラフルオロベンゼンチオール、２，３，５，６−テトラフルオロ−４−（トリフルオロメチル）ベンゼンチオール、２，３，５，６−テトラフルオロ−４−メルカプト安息香酸メチルエステル、３，５−ビストリフルオロメチルベンゼンチオール、4−フルオロベンゼンチオールおよび１１−（２，３，４，５，６−ペンタフルオロベンジルオキシ）−１−ウンデカンチオールが挙げられる。これらの中でも、撥液性の観点からトリフルオロメチルベンゼンチオールが特に好ましい。
撥液剤の含有量は、導体組成物インク全量に対して、１０質量％以下であることが好ましく、５質量％以下であることがより好ましい。撥液剤の含有量が上記上限以下であれば、導体組成物インク中の導電性材料の分散性を阻害しない。また、下限は、導体組成物インクで得られる導電性凸部の撥液性の観点から、０．１質量％以上であることが好ましい。
（ｂ）導電性材料
導電性材料は、導電性凸部の導電性発現の起源となるものである。
導電性材料としては、導電性凸部に所望の導電性を付与することができれば特に限定されないが、金属粒子であることが好ましい。
金属粒子の金属種としては、としては、銀、銅、ニッケル、パラジウム、白金、および金が挙げられる。なお、これらは１種を単独で用いてもよく、２種以上を併用してもよい。これらの中でも、上述の撥液剤との親和性の観点から、銀が特に好ましい。
金属粒子は、平均粒子径が１０ｎｍ以上１０００ｎｍ以下であることが好ましい。また、直径５０ｎｍ以下の金属ナノワイヤーを含んでも良い。金属粒子の平均粒子径は、透過型電子顕微鏡（ＴＥＭ）観察により測定が可能である。具体的には、５０個程度の粒子を含む視野において、全ての粒子の投影面積円相当径を測定し、その平均を算出する方法が挙げられる。
導電性材料の含有量は、導体組成物インク全量に対して、１５質量％以上７５質量％以下であることが好ましく、２０質量％以上５０質量％以下であることがより好ましい。導電性材料の含有量が上記範囲内であれば、より効率よく導電性凸部が形成できる。
（ｃ）溶媒
溶媒は、上記導電性材料および撥液剤を分散または溶解させるものである。
溶媒としては、水、アルコール系溶媒（モノアルコール系溶媒、ジオール系溶媒、多価アルコール系溶媒）、炭化水素系溶媒、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、グライム系溶媒、ハロゲン系溶媒が挙げられる。これらの溶媒は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。これらの中でも、印刷性の観点から、ジオール系溶媒が好ましい。
また、溶媒の表面張力は、２５℃において４０ｍＮ／ｍ以上６５ｍＮ／ｍ以下であることが好ましい。溶媒の表面張力が上記範囲内であれば、導体組成物インクを下地に十分に付着させることができる。なお、表面張力は、ペンダントドロップ法により測定できる。
表面張力が２５℃において４０ｍＮ／ｍ以上６５ｍＮ／ｍ以下のジオール系溶媒としては、エチレングリコール、グリセリン、１，３−プロパンジオールなどが挙げられる。これらの中でも、エチレングリコールが特に好ましい。
溶媒の含有量は、導体組成物インク全量に対して、２５質量％以上８５質量％以下であることが好ましく、５０質量％以上８０質量％以下であることがより好ましい。溶媒の含有量が上記範囲内であれば、導体組成物インクを適正に塗布できる。
（ｄ）その他の成分
本発明の導体組成物インクは、上述した各成分の他に、任意の成分を含んでいてもよい。
各種任意成分としては、分散剤などが挙げられる。
これらの任意成分は、導体組成物インク全量に対して、１０質量％以下であることが好ましい。
（３）塗布方法および焼成方法
本工程においては、導体組成物インクは第１電極上にパターン状に塗布される。
ここで、「導体組成物インクをパターン状に塗布する」とは、第１電極上に所定の平面視形状を有するように導体組成物インクを塗布することをいい、第１電極が形成された配線部材上の全面に導体組成物インクを塗布する場合を含まないことをいう。
本工程においては、導体組成物インクを第１電極上に塗布することができればよく、図２（ａ）に示すように、第１電極２２上にのみ導体組成物インク３’を塗布してもよく、図２（ｂ）に示すように第１電極２２上およびその近傍に導体組成物インク３’を塗布してもよい。この場合、導体組成物インク３’は、通常、第１電極２２上に塗布され、かつ上記第１電極２２に隣接する他の電極２３と導通しないように塗布される。本発明においては導体組成物インクを第１電極上にのみ塗布することがより好ましい。第１電極表面の濡れ性および導体組成物インクの物性を調整して導電性凸部の形状を調整しやすくなるからである。
なお、図２（ａ）、（ｂ）は導体組成物インクの塗布位置について説明する説明図である。
導体組成物インクの塗布方法としては、第１電極上に所定のパターン状に導体組成物インクを塗布することができる方法であれば特に限定されず、例えば、インクジェット法、ディスペンサ法、スクリーン印刷法、グラビア印刷法、凸版印刷法等を挙げることができる。本発明においては、なかでもインクジェット法を用いることが好ましい。導体組成物インクを第１電極上に塗布することが容易であるためである。
第１電極上に塗布された導体組成物インクの焼成方法としては、導体組成物インクに含まれる溶媒を除去し、導体組成物インクを固化することができれば特に限定されず、一般的な焼成方法を用いることができる。具体的には、ホットプレート等を用いて焼成することができる。
本工程においては、焼成前または焼成中に超音波等を照射して撥液剤の移行を促進させる処理を行なってもよい。
また、本工程における焼成温度および焼成時間については、導体組成物インクに含まれる溶媒、撥液剤等の種類に応じて適宜調整される。
本工程における焼成温度としては、導体組成物インクに含まれる溶媒を除去することが可能な温度であれば特に限定されないが、１００℃〜１８０℃の範囲内、なかでも１００℃〜１６０℃の範囲内、特に１１０℃〜１５０℃の範囲内であることが好ましい。焼成温度が高すぎる場合は、導電性材料が劣化して所望の導電性を示すことが困難となる可能性があるからである。また、焼成温度が低すぎる場合は導電性凸部に溶媒が残存することにより、後述する絶縁層形成工程において絶縁層に不純物が混入する可能性があるからである。
また、本工程における焼成時間としては、導体組成物インクに含まれる溶媒を除去することが可能な温度であれば特に限定されないが、１０分〜６０分の範囲内、なかでも１５分〜６０分の範囲内、特に３０分〜６０分の範囲内であることが好ましい。焼成時間が短すぎる場合は、導体組成物インクの撥液剤が十分に移行することが困難であるため、導電性凸部の撥液性を良好なものとすることが困難となる可能性があるからである。また、焼成時間が長すぎる場合は、導電性材料等が劣化して所望の導電性を示すことが困難となる可能性があるからである。また、生産性が低下する可能性があるからである。
（４）導電性凸部
本工程により形成される導電性凸部は、第１電極上に形成されるものである。また、導電性凸部は撥液性を有する。
ここで、「導電性凸部が撥液性を有する」とは、導電性凸部表面と水との接触角が、第１電極の表面と水との接触角および絶縁層の形成面と水との接触角よりも大きいことをいう。
具体的には、導電性凸部表面と水との接触角と、第１電極表面と水との接触角との差が、５°以上であることをいい、好ましくは２０°以上であることをいう。両者の接触角の差が小さいと、導電性凸部が形成された配線部材上に樹脂組成物を塗布した場合に濡れ性の差を利用してコンタクトホールを形成することが困難となる可能性があるからである。
また、上記接触角の差の上限値としては、導電性凸部の材料、第１電極の材料等に応じて適宜決定され、特に限定されないが、例えば、１００°程度である。
また、導電性凸部表面と水との接触角と、絶縁層の形成面と水との接触角との差が、５°以上であることをいい、好ましくは２０°以上であることをいう。両者の接触角の差が小さいと、導電性凸部が形成された配線部材上に樹脂組成物を塗布した場合に濡れ性の差を利用してコンタクトホールを形成することが困難となる可能性があるからである。
また、上記接触角の差の上限値としては、導電性凸部の材料、基材等の絶縁層の形成面の材料等に応じて適宜決定され、特に限定されないが、例えば、１００°程度である。
導電性凸部の形成位置については、通常は、上述した導体組成物インクの塗布位置と同様である。
導電性凸部は撥液性を有するものである。
導電性凸部の撥液性としては、後述する絶縁層形成工程において用いられる樹脂組成物を弾くことにより、導電性凸部が形成された領域にコンタクトホールを形成することができれば特に限定されない。上記導電性凸部表面と水との接触角としては、９０°以上、なかでも１００°〜１２０°の範囲内であることが好ましい。上記接触角が小さすぎると、導電性凸部上に塗布された樹脂組成物を弾くことが困難となり、コンタクトホールを形成することが困難となる可能性があるからである。
導電性凸部の平面視形状としては、コンタクトホールを形成することができれば特に限定されず、例えば、円形状、楕円形状、四角形状、多角形状等を挙げることができる。なかでも、導電性凸部の平面視形状としては円形状、楕円形状であることが好ましい。
導電性凸部の縦断面形状としては、図３（ａ）に示すような半円形状、図３（ｂ）に示すような半楕円形状、図示はしないが台形状、四角形状等を挙げることができる。また、これらの形状は中央に平坦部または窪みを有していてもよい。なお、図３（ｃ）においては、半楕円形状の中央に平坦部を有する形状を示している。
なお、図３（ａ）〜（ｃ）は本発明における導電性凸部の縦断面形状について説明する説明図である。導電性凸部の縦断面形状とは、基材に対して垂直方向の導電性凸部の断面形状をいう。
導電性凸部の大きさとしては、導電性凸部を介して第１電極および第２電極を導通させることが可能なコンタクトホールを形成することができれば特に限定されず、例えば、１μｍ〜５０００μｍの範囲内、なかでも５μｍ〜１０００μｍの範囲内、特に１０μｍ〜１００μｍの範囲内であることが好ましい。導電性凸部が大きすぎる場合は、本発明により製造される積層配線部材の高精細化、高集積化が困難となる可能性があるからである。また、導電性凸部が小さすぎる場合は、導電性凸部と後述する第２電極とを良好に導通させることが困難となる可能性があるからである。
なお、「導電性凸部の大きさ」とは、導電性凸部の平面視形状の大きさをいい、例えば、平面視形状が円形状の場合は直径をいい、平面視形状が四角形状の場合は、一辺の幅をいう。また、平面視形状が長方形、楕円形等の短辺および長辺を有する形状の場合は短辺の幅をいう。また、平面視形状が多角形状の場合は、内接円の直径をいう。
具体的に導電性凸部の大きさとは、図４においてｕで示される距離をいう。
導電性凸部の高さとしては、第２電極と導通させることができれば特に限定されないが、１０ｎｍ〜２０００ｎｍの範囲内、なかでも１００ｎｍ〜１０００ｎｍの範囲内であることが好ましい。導電性凸部の高さが高すぎる場合は、本発明により製造される積層配線部材の第２電極側表面の平坦性を良好なものとすることが困難となる可能性があるからであり、導電性凸部の高さが低すぎる場合は、導電性凸部が所望の導電性を示すことが困難となる可能性があるからである。
なお、「導電性凸部の高さ」とは、導電性凸部の縦断面形状において基材と垂直方向の距離が最大となる部分の値をいい、後述する図５（ａ）〜（ｃ）においてｘで示される距離をいう。
導電性凸部のアスペクト比（高さ／大きさ）としては、コンタクトホールを形成することができれば、特に限定されないが、０．００１〜１の範囲内、なかでも０．０１〜０．５の範囲内、特に０．０１〜０．１の範囲内であることが好ましい。導電性凸部のアスペクト比が大きすぎる場合は、導電性凸部自体を形成することが困難となる可能性や、導電性凸部に破損等を生じやすくなる可能性があるからである。また、導電性凸部のアスペクト比が小さすぎる場合は、導電性凸部が十分な導電性、撥液性を示すことが困難となる可能性があるからである。
２．絶縁層形成工程
本発明における絶縁層形成工程は、上記導電性凸部が形成された上記配線部材上に樹脂組成物の塗膜を形成して硬化させることにより、上記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する工程である。
（１）樹脂組成物
本工程に用いられる樹脂組成物は、少なくとも樹脂を含有し、必要に応じて重合開始剤等その他の成分を含有する。ここで、樹脂とは、モノマーやオリゴマーの他、ポリマーを含む概念である。
樹脂としては、例えば、アクリレート系、エポキシ系、ポリエステル系等の電離放射線硬化性樹脂、アクリレート系、ウレタン系、エポキシ系、ポリシロキサン系等の熱硬化性樹脂が挙げられる。なお、電離放射線とは、分子を重合させて硬化させ得るエネルギーを有する電磁波または荷電粒子を意味し、例えば、すべての紫外線（ＵＶ−Ａ、ＵＶ−Ｂ、ＵＶ−Ｃ）、可視光線、ガンマー線、Ｘ線、電子線等が挙げられる。
樹脂としては、なかでも、熱硬化性樹脂であることが好ましい。熱硬化性樹脂を用いることにより、絶縁層の絶縁性をより良好なものとすることができるからである。
樹脂組成物は、通常、溶媒を含有するものである。樹脂組成物に含有される溶媒としては、導電性凸部の撥液性、絶縁層が形成される下地の濡れ性、粘度等に応じて適宜選択することができ、一般的な樹脂組成物に用いられるものと同様とすることができる。
樹脂組成物は、さらに必要に応じて、重合開始剤、光増感剤、酸化防止剤、重合禁止剤、架橋剤、赤外線吸収剤、帯電防止剤、粘度調整剤、密着性向上剤等を含有することもできる。また、樹脂組成物は、顔料等を有していてもよい。顔料としては、例えば、カーボンブラック、チタンブラック等を挙げることができる。
樹脂組成物の粘度としては、所定の塗布性を有し、導電性凸部の撥液性によりはじくことが可能な程度であれば特に限定されない。具体的な樹脂組成物の粘度としては、２５℃において、１．０ｍＰａ・ｓ〜１００００ｍＰａ・ｓの範囲内、なかでも５ｍＰａ・ｓ〜１０００ｍＰａ・ｓの範囲内、特に、２０ｍＰａ・ｓ〜５００ｍＰａ・ｓの範囲内であることが好ましい。樹脂組成物の粘度が低すぎる場合は、樹脂組成物を形成することが困難となり、樹脂組成物の粘度が高すぎる場合は表面の濡れ性の差の効果を得ることが困難になる可能性があるからである。
なお、粘度の測定方法については、粘度を精度良く測定できる方法であれば特に限定されるものではないが、例えば、レオメーター、Ｂ型粘度計、キャピラリー式粘度計等の粘度測定装置を用いる方法が挙げられる。また、粘度の測定方法としては、デジタル粘度計（英弘精機株式会社 ＤＶ-Ｅ）を用いることができる。
樹脂組成物の表面張力としては、所定の塗布性を有し、導電性凸部の撥液性によってはじくことが可能な程度であれば特に限定されない。具体的な樹脂組成物の表面張力としては、２５℃において、５ｍＮ／ｍ〜７０ｍＮ／ｍの範囲内、なかでも２０ｍＮ／ｍ〜５０ｍＮ／ｍの範囲内であることが好ましい。樹脂組成物の表面張力が低すぎる場合、樹脂組成物の表面張力が高すぎる場合は、絶縁層を形成することが困難となる可能性があるからである。
なお、表面張力の測定方法については、表面張力を精度良く測定できる方法であれば特に限定されるものではないが、例えば、Wilhelmy法（プレート法）、懸滴法（ペンダント・ドロップ法）、Young-Laplace法、du Nouy法等が挙げられる。また、表面張力の測定方法としては、高精度表面張力計（協和界面科学社 ＤＹ−７００）を用いることができる。
（２）絶縁層の形成方法
本工程においては、絶縁層は、上述した樹脂組成物を導電性凸部が形成された配線部材上に塗布することにより形成される。
塗布方法としては、所望の厚みを有する絶縁層を形成することができれば特に限定されず、一般的な塗布法を用いることができ、具体的には、スリットコート法、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。本発明においては、なかでも、スリットコート法を用いることが好ましい。絶縁層の平坦性を良好なものとすることができるからである。
また、樹脂組成物の塗膜の厚みについては、導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成することができれば特に限定されず、導電性凸部の高さよりも樹脂組成物の塗膜の厚みが厚くてもよく、同等であってもよく、薄くてもよい。
また、導電性凸部の高さよりも樹脂組成物の塗膜の厚みが厚い場合、上記塗膜は導電性凸部を覆うように形成されていてもよい。樹脂組成物の粘度および表面張力等を調整することにより、導電性凸部上に塗布された樹脂組成物を時間経過ともにはじくようにすることができる。
樹脂組成物の塗膜の硬化方法としては、樹脂の種類に応じて適宜選択される。また、一般的な硬化方法を用いることができるため、ここでの説明は省略する。
（３）絶縁層
本発明における絶縁層は、第１電極と後述する第２電極とを絶縁するために形成されるものである。また、上記絶縁層は、導電性凸部が形成された領域上に形成されたコンタクトホールを有する。
絶縁層の厚みとしては、第１電極および第２電極を絶縁することができれば特に限定されず、図５（ａ）に示すように、導電性凸部３の高さｘよりも絶縁層４の厚みｙが大きくてもよく、図５（ｂ）に示すように、導電性凸部３の高さｘと絶縁層４の厚みｙとが同等であってもよく、図５（ｃ）に示すように、導電性凸部３の高さｘよりも絶縁層４の厚みｙが小さくてもよい。本発明においては、なかでも上述した導電性凸部の高さよりも絶縁層の厚みが大きいこと、もしくは上述した導電性凸部の高さと絶縁層の厚みとが同等であることがより好ましく、導電性凸部の高さよりも絶縁層の厚みが大きいことが特に好ましい。コンタクトホールの内部に第２電極を形成することができるため、第１電極および第２電極を良好に導通させることができるからである。
また、本発明により製造される積層配線部材の第２電極が形成された面をより平坦なものとすることができるため、上記積層配線部材を他の構成と良好に積層させて配置させることができるからである。
「絶縁層の厚み」とは、第１電極表面からの絶縁層の厚さ方向の距離をいう。また、「絶縁層の厚み」とは、絶縁層の平坦部分における第１電極表面から絶縁層の表面までの厚さ方向の距離をいい、図５（ａ）〜（ｃ）においてｙで示される距離をいう。
なお、図５（ａ）〜（ｃ）は本発明における絶縁層について説明する説明図である。
導電性凸部の高さよりも、絶縁層の厚みが大きい場合、上記絶縁層の厚みとしては、上記導電性凸部の高さに対して１．５倍〜５倍の範囲内であることが好ましい。
導電性凸部の高さに対する絶縁層の厚みの比率を上記範囲内とすることにより、コンタクトホール内で導電性凸部および第２電極をより導通させやすくすることができるからである。
絶縁層の厚みとしては、第１電極および第２電極を絶縁することができれば特に限定されず、本発明により製造される積層配線部材の用途に応じて適宜選択することができ、特に限定されないが、０．１μｍ〜１０μｍの範囲内、なかでも０．５μｍ〜５μｍの範囲内であることが好ましい。絶縁層の厚みが厚すぎると導電性凸部の撥液性によりコンタクトホールを設けることが困難となる可能性があるからである。また、絶縁層の厚みが薄すぎると十分な絶縁性を示すことが困難となる可能性があるからである。
本工程により形成される絶縁層は、導電性凸部が形成された領域にコンタクトホールを有するものである。
コンタクトホールと導電性凸部との位置関係としては、導電性凸部が形成された領域の少なくとも一部にコンタクトホールが設けられていれば特に限定されず、例えば、図１（ｄ）に示すように、導電性凸部の一部にコンタクトホールが設けられていてもよく、図５（ａ）に示すように、導電性凸部の大きさとコンタクトホールの基材側の開口部の大きさとが同等となるようにコンタクトホールが設けられていてもよく、図５（ｂ）に示すように、コンタクトホールの基材側の開口部が導電性凸部およびその近傍を内包するようにコンタクトホールが設けられていてもよい。
コンタクトホールと導電性凸部との位置関係は導電性凸部の撥液性、樹脂組成物の粘度および表面張力等により調整することができる。
コンタクトホールの平面視形状は、通常、上述した導電性凸部の平面視形状と同様の形状となる。
コンタクトホールの縦断面形状としては、コンタクトホール内で後述する第２電極と導通することができれば特に限定されないが、コンタクトホールの基材側の開口部と第２電極側の開口部との大きさが同等となる垂直形状であってもよく、コンタクトホールの基材側の開口部の大きさが電極側の開口部との大きさよりも小さくなる順テーパー形状であってもよい。
コンタクトホールの基材側の開口部の大きさとしては、コンタクトホール内で第２電極と導電性凸部とが導通することができる程度であれば特に限定されないが、１μｍ〜５０００μｍの範囲内、なかでも５μｍ〜２００μｍの範囲内、特に１０μｍ〜１００μｍの範囲内であることが好ましい。コンタクトホールの基材側の開口部の大きさが小さすぎると第２電極をコンタクトホール内に形成することが困難となる可能性があるからである。また、コンタクトホールの基材側の開口部の大きさが大きすぎると、本発明により製造される積層配線部材の高精細化を図ることが困難となる可能性があるからである。
なお、「コンタクトホールの基材側の開口部の大きさ」とはコンタクトホールの基材側の開口部の平面視形状の大きさをいう。平面視形状の大きさについては、上述した導電性凸部の大きさで説明した内容と同様とすることができるため、ここでの説明は省略する。
（４）その他
本工程においては、導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成することができればよく、上記導電性凸部の高さよりも上記絶縁層の厚みが大きくなるように上記絶縁層を形成してもよく、導電性凸部の高さと絶縁層の厚みとが同等となるように絶縁層を形成してもよく、上記導電性凸部の高さよりも上記絶縁層の厚みが小さくなるように上記絶縁層を形成してもよい。なかでも、本発明においては、導電性凸部の高さと絶縁層の厚みとが同等または上記導電性凸部の高さよりも上記絶縁層の厚みが大きくなるように上記絶縁層を形成することが好ましく、特に、上記導電性凸部の高さよりも上記絶縁層の厚みが大きくなるように上記絶縁層を形成することが好ましい。
また、本工程においては、少なくとも１層の絶縁層を形成することができればよく、複数の絶縁層を形成してもよい。
３．第２電極形成工程
本発明における第２電極形成工程は、上記コンタクトホール内で上記導電性凸部と導通するように、上記絶縁層上に第２電極を形成する工程である。
第２電極に用いられる材料としては、所望の導電性を有していれば特に限定されず、上述した第１電極の項で説明したものから適宜選択することができる。
第２電極は、通常、絶縁層上にパターン状に形成される。第２電極の平面視形状としては、本発明の製造方法により製造される積層配線部材の種類に応じて適宜選択することができる。
第２電極の形成方法については、上述した第１電極の形成方法の内容と同様とすることができるため、ここでの説明は省略する。第２電極の厚みについては、通常、上述の絶縁層の厚みと導電性凸部の厚みの差以上の厚みとする。絶縁層と導電性凸部の厚みの差以下であると導通を得るのが困難となる場合があるからである。上記厚みは、具体的には３０ｎｍ〜５０００ｎｍの範囲内、なかでも５０ｎｍ〜４０００ｎｍの範囲内、特に２００ｎｍ〜２０００ｎｍの範囲内であることが好ましい。
また、本工程においては、第２電極の形成前に導電性凸部に親水化処理を行なってもよい。親水化処理としては、導電性凸部の導電性の低下を抑制することができ、導電性凸部表面と水との接触角を小さくすることができれば特に限定されず、例えば、水素プラズマを用いた親水化処理を挙げることができる。
４．その他の工程
本発明の積層配線部材の製造方法は、上述した各工程を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。例えば、上述した配線部材を形成する工程等を挙げることができる。
５．用途
本発明の積層配線部材の製造方法の用途としては、コンタクトホールを介して２つの電極が導通する積層構造を有するデバイスの製造方法に用いることができ、例えば、半導体素子、タッチパネルセンサ、ＲＦ−ＩＤ（Radio Frequency Identification）、有機エレクトロルミネッセンス素子等の製造方法を挙げることができる。本発明においては、なかでも、積層配線部材が半導体素子であることが好ましい。
Ｂ．半導体素子の製造方法
本発明の半導体素子の製造方法は、基材、上記基材上に形成されたソース電極およびドレイン電極、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された半導体層を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記ドレイン電極上にパターン状に塗布して焼成することにより、上記ドレイン電極と導通し撥液性を有する導電性凸部を形成する導電性凸部形成工程と、上記ソース電極、上記ドレイン電極および上記半導体層を覆うように樹脂組成物の塗膜を形成して硬化させることにより、上記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する絶縁層形成工程と、上記コンタクトホール内で上記導電性凸部と導通するように、上記絶縁層上に中間電極または外部入出力電極を形成する電極形成工程と、を有することを特徴とする製造方法である。
なお、以下の説明において、「半導体トランジスタ」とは、ソース電極、ドレイン電極、半導体層、およびゲート電極を有する構成を指す。
本発明の半導体素子の製造方法について図を用いて説明する。
図６（ａ）〜（ｄ）は本発明の半導体素子の製造方法の一例を示す工程図である。また、図６（ａ）〜（ｄ）においては、ボトムゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。本発明の半導体素子の製造方法においては、まず図６（ａ）に示すように、基材３１、基材３１上に形成されたゲート電極３２、ゲート電極３２を覆うように形成されたゲート絶縁層３３、ゲート絶縁層３３上に形成されたソース電極３４およびドレイン電極３５、ならびにソース電極３４およびドレイン電極３５の間のチャネル領域に形成された半導体層３６を有する配線部材２を準備する。次に、導電性材料、撥液剤および溶媒を含む導体組成物インクをドレイン電極上にパターン状に塗布して焼成することにより、図６（ｂ）に示すように、ドレイン電極３５と導通し撥液性を有する導電性凸部３を形成する（導電性凸部形成工程）。次に、図示はしないが、ソース電極、ドレイン電極および半導体層を覆うように樹脂組成物の塗膜を形成して硬化させることにより、図６（ｃ）に示すように、導電性凸部が形成された領域にコンタクトホール５を有する絶縁層としてパッシベーション層３７を形成する（絶縁層形成工程）。次に、図６（ｄ）に示すように、コンタクトホール５内で導電性凸部３と導通するように、パッシベーション層３７上に外部入出力電極３８を形成する（電極形成工程）。以上の工程により、半導体素子３０を製造することができる。
図７（ａ）〜（ｃ）は、本発明の半導体素子の製造方法の他の例を示す工程図である。また、図７（ａ）〜（ｃ）においては、ボトムゲートトップコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。本発明における絶縁層形成工程においては、２層以上の絶縁層を形成してもよく、例えば絶縁層として、図７（ａ）に示すように、ソース電極３４、ドレイン電極３５および半導体層３６を覆うように樹脂組成物を塗布してパッシベーション層３７を形成した後、図７（ｂ）に示すように、パッシベーション層３７上に遮光性樹脂組成物の塗膜を形成して硬化させることにより遮光層３９を形成してもよい。また、この場合、樹脂組成物および遮光性樹脂組成物の物性を調整することにより、ドレイン電極３５上に形成された導電性凸部を用いて、パッシベーション層３７および遮光層３９を貫通するコンタクトホール５を形成することができる。
なお、図７（ｃ）については、パッシベーション層３７上に外部入出力電極３８を形成する工程を示している。
図７（ａ）〜（ｃ）において説明していない符号については、図６（ａ）〜（ｄ）において説明した内容と同様とすることができるため、ここでの説明は省略する。
図８（ａ）〜（ｅ）は、本発明の半導体素子の製造方法の他の例を示す工程図である。また、図８（ａ）〜（ｅ）においては、トップゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。本発明の半導体素子の製造方法においては、まず図８（ａ）に示すように、基材３１、上記基材３１上に形成されたソース電極３４およびドレイン電極３５、ならびに上記ソース電極３４および上記ドレイン電極３５ａの間のチャネル領域に形成された半導体層３６を有する配線部材２を準備する。次に、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記ドレイン電極上にパターン状に塗布して焼成することにより、図８（ｂ）に示すように、ドレイン電極３５ａと導通し撥液性を有する導電性凸部３ａを形成する（導電性凸部形成工程）。次に図示はしないが、上記ソース電極、上記ドレイン電極および上記半導体層を覆うように樹脂組成物の塗膜を形成して硬化させることにより、図８（ｃ）に示すように、上記導電性凸部３ａが形成された領域にコンタクトホール５ａを有する絶縁層としてゲート絶縁層３３を形成する（絶縁層形成工程）。次に、図８（ｄ）に示すように、ゲート絶縁層３３上にゲート電極３２を形成する。また、このときゲート電極３２と同時に上記コンタクトホール５ａ内で上記導電性凸部３ａと導通するように、上記ゲート絶縁層３３上に中間電極３５ｂを形成する（電極形成工程）。また、本発明においては、必要に応じて、中間電極３５ｂの形成後に再度、導体組成物インクを中間電極３５ｂ上にパターン状に塗布して焼成することにより、図８（ｅ）に示すように、中間電極３５ｂと導通し撥液性を有する導電性凸部３ｂを形成する。その後、ゲート電極および中間電極を覆うように樹脂組成物を塗布して硬化させることにより、コンタクトホール５ｂを有するパッシベーション層３７を形成する。次に、コンタクトホール５ｂ内で導電性凸部３ｂと導通するように、パッシベーション層３７上に外部入出力電極３８を形成する。以上の工程により、半導体素子３０を製造することができる。
本発明において図９に示すように、トップゲート型の半導体トランジスタを有する半導体素子３０を製造する場合は、絶縁層としてゲート絶縁層３３およびパッシベーション層３７を積層して形成してもよい。なお、複数の絶縁層を形成する工程については、上述した図７において説明した内容と同様とすることができるため、ここでの説明は省略する。
なお、図９は本発明により製造される半導体素子の一例を示す概略断面図であり、トップゲートトップコンタクト型の半導体トランジスタを有する半導体素子の例を示している。
本発明によれば、上記導電性凸部形成工程および絶縁層形成工程を有することにより、コンタクトホールを有する絶縁層を簡単な方法で形成することができる。
以下、本発明の半導体素子の製造方法の各工程を説明する。
１．導電性凸部形成工程
本発明における導電性凸部形成工程は、基材、上記基材上に形成されたソース電極およびドレイン電極、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された半導体層を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを上記ドレイン電極上にパターン状に塗布して焼成することにより、上記ドレイン電極と導通し撥液性を有する導電性凸部を形成する工程である。
（１）配線部材
本工程に用いられる配線部材は、基材と、ソース電極およびドレイン電極と、半導体層とを有するものである。以下、各構成について説明する。なお、基材については、上述した「Ａ．積層配線部材の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
（ａ）ソース電極およびドレイン電極
ソース電極およびドレイン電極は、ソース電極およびドレイン電極の間に所望のチャネル領域を有するように形成されるものである。
ソース電極およびドレイン電極は、基材上に直接形成されてもよく、後述するようにゲート絶縁層上に形成されてもよい。
ソース電極およびドレイン電極間のチャネル領域の大きさは、半導体素子の用途等に応じて適宜選択されるものであり、特に限定されるものではない。
チャネル長さとしては、チャネル領域内に半導体層を形成可能な程度であれば特に限定されないが、１μｍ〜１００μｍの範囲内であることが好ましく、特に３μｍ〜５０μｍの範囲内、さらに５μｍ〜１０μｍの範囲内であることが好ましい。チャネル長さとは、ソース電極およびドレイン電極間の距離をいう。
ソース電極およびドレイン電極の材料としては「Ａ．積層配線部材の製造方法」の項で説明した第１電極の材料から選択して用いることができる。また、ソース電極およびドレイン電極の厚みおよび形成方法については、上述した「Ａ．積層配線部材の製造方法」の項で説明した第１電極の内容と同様とすることができるため、ここでの説明は省略する。
（ｂ）半導体層
半導体層は、上記ソース電極およびドレイン電極間のチャネル領域を含む領域に形成されるものである。また、半導体層は、半導体トランジスタに半導体特性を付与するものである。
半導体層の形成位置は、半導体トランジスタの構造に応じて適宜選択され、通常、図８（ａ）、図９に示すように基材３１上または図６（ａ）、図７（ａ）に示すようにゲート絶縁層３３上に形成される。また、図６（ａ）および図８（ａ）に示すように、ソース電極３４およびドレイン電極３５上に半導体層３６が形成されてもよく、図７（ａ）および図９に示すように、半導体層３６上にソース電極３４およびドレイン電極３５が形成されてもよい。
半導体層は、ソース電極およびドレイン電極の間のチャネル領域に形成されていれば特に限定されず、具体的なパターン形状等については、公知の半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
半導体層としては、有機半導体層であってもよく、無機半導体層であってもよい。有機半導体層の材料、厚みおよび形成方法については、一般的な有機半導体層に用いられるものと同様とすることができ、例えば、特開２０１２−２５６７８４号公報に記載のものを挙げることができる。また、無機半導体層の材料、厚み、形成方法については、一般的な無機半導体層に用いられるものと同様とすることができ、例えば、特開２０１３−１２７４２８号公報に記載のものを挙げることができる。
（ｃ）ゲート電極およびゲート絶縁層
本発明により製造される半導体素子が、ボトムゲート型の半導体トランジスタを有する場合、配線部材の基材とソース電極およびドレイン電極の間には、通常、ゲート電極およびゲート絶縁層が形成される。
（ｉ）ゲート絶縁層
配線部材に用いられるゲート絶縁層は、ゲート電極とソース電極およびドレイン電極とを絶縁するように形成されるものであり、通常、図６（ａ）、図７（ａ）に示すようにゲート電極３２上に形成される。
ゲート絶縁層を構成する材料、厚みおよび形成方法については、上述した「Ａ．積層配線部材の製造方法」の項で説明した配線部材用絶縁層の内容と同様とすることができるため、ここでの説明は省略する。
（ｉｉ）ゲート電極
配線部材に用いられるゲート電極は、通常、図６（ａ）、図７（ａ）に示すように、基材３１上に形成されるものである。
ゲート電極の材料としては「Ａ．積層配線部材の製造方法」の項で説明した第１電極の材料から選択して用いることができる。また、ゲート電極の厚みおよび形成方法については、上述した「Ａ．積層配線部材の製造方法」の項で説明した第１電極の厚みおよび形成方法と同様とすることができるため、ここでの説明は省略する。
（２）導電性凸部形成工程
導体組成物インク、導電性凸部およびその形成方法については、上述した「Ａ．積層配線部材の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
２．絶縁層形成工程
本発明における絶縁層形成工程は、上記ソース電極、上記ドレイン電極および上記半導体層を覆うように樹脂組成物の塗膜を形成して硬化させることにより、上記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する工程である。
絶縁層形成工程については、上述した「Ａ．積層配線部材の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
本工程により形成される絶縁層としては、半導体トランジスタの構造に応じて適宜選択される。例えば、本発明により製造される半導体素子がトップゲート型の半導体トランジスタを有する場合は、絶縁層としては、少なくともゲート絶縁層が形成される。
一方、本発明により製造される半導体素子がボトムゲート型の半導体トランジスタを有する場合は、絶縁層としては、パッシベーション層および遮光層の少なくともいずれかが形成される。
遮光層は、上述した半導体層が有機半導体材料を含む場合、有機半導体層への光照射を防ぐために設けられるものである。遮光層が形成されていることにより、オフ電流の増加や有機半導体層の経時的劣化を抑制することができる。
絶縁層として遮光層を形成する場合、樹脂組成物には遮光性材料が含有される。遮光性材料については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
パッシベーション層は、空気中に存在する水分や酸素の作用により半導体層が劣化するのを防止するために設けられるものである。
本工程においては、ゲート絶縁層、遮光層、およびパッシベーション層の少なくとも１層を形成することができればよく、２層以上を積層して形成してもよい。
なお、各層の厚みおよびコンタクトホール等については、上述した「Ａ．積層配線部材の製造方法」の項で説明した絶縁層の厚みおよびコンタクトホールと同様とすることができるため、ここでの説明は省略する。
３．電極形成工程
本発明における電極形成工程は、上記コンタクトホール内で上記導電性凸部と導通するように、上記絶縁層上に中間電極または外部入出力電極を形成する工程である。
本工程により形成される電極については、半導体トランジスタの構造に応じて適宜選択される。例えば、本発明により製造される半導体素子がトップゲート型の半導体トランジスタを有する場合は、ゲート電極とともに中間電極を形成する場合がある。中間電極は、ドレイン電極と外部入出力電極とを接続するために用いられるものである。また、パッシベーション層上に外部入出力電極を形成してもよい。
一方、本発明により製造される半導体素子がボトムゲート型の半導体トランジスタを有する場合は、パッシベーション層上に外部入出力電極を形成する。
電極形成工程については、上述した「Ａ．積層配線部材の製造方法」の項で説明した第２電極形成工程の内容と同様とすることができるため、ここでの説明は省略する。
本工程により形成される外部入出力電極としては、一般的な半導体素子に用いられるものと同様とすることができる。例えば、本発明の半導体素子を表示装置の駆動に用いる場合は、画素電極を挙げることができる。また、本発明の半導体素子を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
外部入出力電極および中間電極の平面視形状については、本発明により製造される半導体素子の用途に応じて適宜選択することができる。
４．その他の工程
本発明の半導体素子の製造方法は、上述した各工程を有していれば特に限定されず、必要な工程を適宜選択して追加することができる。
また、本発明により製造される半導体素子がトップゲート型の半導体トランジスタを有し、かつ中間電極を有する場合は、通常、中間電極上にパッシベーション層を形成する工程、およびパッシベーション層上に外部入出力電極を形成する工程が行われる。この際、図８に示すように、導電性凸部３ｂを用いてコンタクトホール５ｂを有するパッシベーション層３７を形成してもよい。
５．半導体素子
本発明により製造される半導体素子が有する半導体トランジスタとしては、ボトムゲートトップコンタクト型、ボトムゲートボトムゲート型、トップゲートトップコンタクト型、またはトップゲートボトムコンタクト型のいずれの形態であってもよい。
本発明により製造される半導体素子の用途としては、例えば、ＴＦＴ方式を用いる表示装置のＴＦＴアレイ基材として用いることができる。このような表示装置としては例えば、液晶表示装置、電気泳動表示装置、有機ＥＬ表示装置等を挙げることができる。また、半導体素子は、温度センサーや圧力センサー等に用いることもできる。
Ｃ．積層配線部材
本発明の積層配線部材は、基材と、上記基材上に形成された第１電極と、上記第１電極上にパターン状に形成され、上記第１電極と導通する導電性凸部と、上記第１電極が形成された上記基材上に形成され、上記導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含む絶縁層と、上記絶縁層上に形成され、上記コンタクトホール内で上記導電性凸部と導通する第２電極と、を有し、上記導電性凸部の高さよりも上記絶縁層の厚みが大きいことを特徴とするものである。
本発明の積層配線部材の一例を示す概略断面図としては、例えば、図１（ｅ）が挙げられる。
本発明によれば、導電性凸部の高さよりも絶縁層の厚みが大きいことにより、コンタクトホール内で、導電性凸部と第２電極とを良好に導通させることができる。そのため、絶縁層を介して、第１電極と第２電極とを良好に導通させることができる。
１．導電性凸部
本発明における導電性凸部は、第１電極上にパターン状に形成され、第１電極と導通するものである。
導電性凸部としては、第１電極および第２電極と導通することができれば特に限定されず、通常、導電性材料を含む。本発明においては、さらに撥液剤を含有することが好ましい。また、導電性凸部としては、例えば、導電性材料、撥液剤および溶媒を含む導体組成物インクを用いて形成されたものであることが好ましい。上述した「Ａ．積層配線部材の製造方法」の項で説明した方法を用いることができるからである。
導電性凸部の詳細、および導電性凸部の形成方法については、上述した「Ａ．積層配線部材の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
２．絶縁層
本発明における絶縁層は、第１電極が形成された基材上に形成され、導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含むものである。また、本発明においては、導電性凸部の高さよりも絶縁層の厚みが大きいことを特徴とする。
絶縁層の厚みとしては、導電性凸部の高さよりも大きければ特に限定されないが、例えば、上記導電性凸部の高さに対して１．５倍〜５倍の範囲内であることが好ましい。導電性凸部と第２電極とを導通させやすいからである。
絶縁層の詳細については、上述した「Ａ．積層配線部材の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
３．積層配線部材
本発明の積層配線部材について、上記以外の事項については「Ａ．積層配線部材の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。また、本発明の積層配線部材は、例えば、上述した「Ａ．積層配線部材の製造方法」の項で説明した製造方法により製造することができる。
Ｄ．半導体素子
本発明の半導体素子は、基材と、上記基材上に形成されたソース電極およびドレイン電極、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された半導体層と、上記ドレイン電極上にパターン状に形成され、上記ドレイン電極と導通する導電性凸部と、上記ソース電極、上記ドレイン電極および上記半導体層が形成された基板上に形成され、上記導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含む絶縁層と、上記絶縁層上に形成され、上記コンタクトホール内で上記導電性凸部と導通する中間電極または外部入出力電極と、を有し、上記導電性凸部の高さよりも上記絶縁層の厚みが大きいことを特徴とするものである。
本発明の半導体素子の一例を示す概略断面図としては、例えば、図６（ｄ）が挙げられる。
本発明によれば、導電性凸部の高さよりも絶縁層の厚みが大きいことにより、コンタクトホール内で、導電性凸部と中間電極または外部入出力電極とを良好に導通させることができる。そのため、絶縁層を介して、ドレイン電極と中間電極または外部入出力電極とを良好に導通させることができる。
１．導電性凸部
本発明における導電性凸部は、ドレイン電極上にパターン状に形成され、ドレイン電極と導通するものである。
本発明における導電性凸部としては、ドレイン電極および中間電極または外部入出力電極と導通することができれば特に限定されず、通常、導電性材料を含む。本発明においては、さらに撥液剤を含有することが好ましい。また、導電性凸部としては、例えば、導電性材料、撥液剤および溶媒を含む導体組成物インクを用いて形成されたものであることが好ましい。上述した「Ｂ．半導体素子の製造方法」の項で説明した方法を用いることができるからである。
２．絶縁層
本発明における絶縁層は、ソース電極、ドレイン電極および半導体層が形成された基板上に形成され、導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含むものであるまた、本発明においては、導電性凸部の高さよりも絶縁層の厚みが大きいことを特徴とする。
絶縁層の厚みとしては、導電性凸部の高さよりも大きければ特に限定されないが、例えば、上記導電性凸部の高さに対して１．５倍〜５倍の範囲内であることが好ましい。導電性凸部と中間電極または外部入出力電極とを導通させやすいからである。
絶縁層の詳細については、上述した「Ｂ．半導体素子の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
３．半導体素子
本発明の半導体素子について上記以外の事項については、上述した「Ｂ．半導体素子の製造方法」の項で説明した内容と同様とすることができるため、ここでの説明は省略する。また、本発明の半導体素子は、例えば、上述した「Ｂ．半導体素子の製造方法」の項で説明した製造方法により製造することができる。
本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下に実施例および比較例を示し、本発明をさらに詳細に説明する。
［実施例１］
基材として、無アルカリガラス（日本電気硝子社ＯＡ-１０Ｇ、１０ｍｍ×１０ｍｍ、厚み０．７ｍｍ）を準備した。上記基材の表面にインクジェット印刷法により、導体組成物インク（銀ナノコロイド（平均粒子径：４０ｎｍ）とトリフルオロメチルベンゼンチオールとエチレングリコールとを、質量比１５：５：８０の割合で混ぜたもの）を印刷し、１３０℃で３０分間焼成することにより、撥液性を有する導電性凸部を形成した。この導電性凸部は、直径４０μｍの径で、高さ４８０ｎｍであった。
樹脂組成物の調製のために、Poly(methyl methacrylate)（ＰＭＭＡ,シグマアルドリッチ445746）を、1-Methoxy-2-propyl acetate（関東化学）に５ｗｔ％で溶解させた。この樹脂組成物の表面張力を高精度表面張力計（協和界面科学社 ＤＹ−７００）で測定すると２５℃において２９．４ｍＮ/ｍであった。また、上記樹脂組成物の粘度をデジタル粘度計（英弘精機株式会社 ＤＶ-Ｅ）で測定した結果、２５℃において１１３ｍＰａ・ｓであった。
導電性凸部を形成した上記基材表面に上述の樹脂組成物をアプリケーター（PI-1210 自動塗工装置）を用いて塗布した後、１３０℃のホットプレート（アズワン EC-1200NP）上で５分乾燥させＰＭＭＡによる絶縁層を形成した。絶縁層表面を顕微鏡（オリンパス社 ＢＸ５３）で観察すると、上述の導電性凸部を中心に絶縁層は直径４０μｍの開口を示しており、導電性凸部の表面は露出していた。絶縁層の膜厚を段差計（株式会社小坂研究所 ＥＴ200）で測定した結果１．０μｍであった。また導電性凸部を含む領域を同じく段差計で測定すると、導電性凸部の表面は絶縁層表面から０．５２μｍ下方に位置しており、双方の高さに応じた段差が形成されていた。
以上より導電性凸部による絶縁膜開口の効果を確認した。
［比較例］
無アルカリガラス（日本電気硝子社ＯＡ-１０Ｇ、１０ｍｍ×１０ｍｍ、厚み０．７ｍｍ）の表面にインクジェット印刷法により、市販の銀ナノインク（シグマアルドリッチ７３６５０３−２５Ｇ）を印刷し、１５０℃で３０分間焼成することにより、導電性凸部を形成した。この導電性凸部は、直径５０μｍの径で、高さ５２０ｎｍであった。
上記基材表面に実施例１と同様にしてＰＭＭＡによる絶縁層を形成した。顕微鏡観察と段差測定による評価を行ったが導電性凸部表面は絶縁層で被覆されており開口は確認されなかった。
［実施例２］
以下の手順でトップゲートボトムコンタクト型の有機薄膜トランジスタを作製した。
基材として、実施例１の無アルカリガラスを準備した。上記基材表面にソース電極およびドレイン電極のパターンで開口を持つメタルマスクを固定し、真空蒸着法で金の薄膜を成膜した。金の薄膜の厚みを実施例１と同じく測定すると１００ｎｍであった。このソース電極およびドレイン電極上にインクジェット印刷法によりRegioregular poly(3-hexylthiophene-2,5-diyl)（Ｐ３ＨＴ、シグマアルドリッチ698989）をDecahydronaphthalene（和光純薬工業）に１ｗｔ％で溶解させた有機半導体インクを塗布し、１５０℃のホットプレート上で１０分乾燥させた。
上述のソース電極およびドレイン電極においてトランジスタの動作には関わらない箇所に実施例１と同様にして撥液性を有する導電性凸部を形成した。次いで実施例１と同様にしてＰＭＭＡを塗布、乾燥することで厚み１．０μｍのゲート絶縁層を形成した。ゲート絶縁層の表面には撥液性を有する導電性凸部の効果によってコンタクトホールが形成されていることを顕微鏡観察から確認した。ソース電極およびドレイン電極それぞれに形成されたコンタクトホールに重なる引き出し線のパターンの開口を持つメタルマスクを基材に固定し、真空蒸着法で金を７００ｎｍ蒸着し、ゲート絶縁層の下方にあるソース電極およびドレイン電極からの引き出し線を基材上に形成した。
上述の基材表面にゲート電極パターンの開口を持つメタルマスクを固定し、真空蒸着法でアルミニウムを２００ｎｍ蒸着し、トップゲートボトムコンタクト型の有機薄膜トランジスタを作製した。
コンタクトホールを経由してソース電極およびドレイン電極に接続させた引き出し線に、それぞれ測定用のプローブを接触させ、半導体パラメーターアナライザー（アジレント社B1500A）を用いてトランジスタ特性を測定した。作製したトランジスタはソース電極およびドレイン電極間の電位差に応じて電流値が増大し、ゲート電圧がそれを制御可能な正常の動作を示した。
以上より形成した撥液性を有する導電性凸部の形成を用いた絶縁層の開口と層間導通の効果を確認した。
１ … 積層配線部材
２ … 配線部材
３、３ａ、３ｂ … 導電性凸部
３’ … 導体組成物インク
４ … 絶縁層
４’ … 樹脂組成物の塗膜
５ … コンタクトホール
６ … 第２電極
２１、３１ … 基材
２２ … 第１電極
３０ … 半導体素子
３４ … ソース電極
３５、３５ａ … ドレイン電極
３５ｂ … 中間電極
３６ … 半導体層
３７ … パッシベーション層
３８ … 外部入出力電極
３９ … 遮光層

Claims (16)

  1. 基材および前記基材上に形成された第１電極を有する配線部材を準備し、
    導電性材料、撥液剤および溶媒を含む導体組成物インクを前記第１電極上にパターン状に塗布して焼成することにより、前記第１電極と導通し撥液性を有する導電性凸部を形成する導電性凸部形成工程と、
    前記導電性凸部が形成された前記配線部材上に樹脂組成物の塗膜を形成して硬化させることにより、前記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する絶縁層形成工程と、
    前記コンタクトホール内で前記導電性凸部と導通するように、前記絶縁層上に第２電極を形成する第２電極形成工程と、
    を有し、
    前記絶縁層形成工程では、スリットコート法、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、またはキャスト法のいずれかの方法により前記樹脂組成物を塗布して、前記導電性凸部を覆うように前記塗膜を形成し、前記導電性凸部の高さよりも前記絶縁層の厚みが大きくなるように前記絶縁層を形成し、
    前記導電性凸部の縦断面形状は、半円形状もしくは半楕円形状であることを特徴とする積層配線部材の製造方法。
  2. 前記導電性凸部形成工程後であり、かつ前記第２電極形成工程前に、前記導電性凸部の表面を親水化する親水化処理が行われることを特徴とする請求項１に記載の積層配線部材の製造方法。
  3. 前記絶縁層形成工程では、前記絶縁層の厚みが、前記導電性凸部の高さに対して１．５倍〜５倍の範囲内となるように、前記絶縁層を形成することを特徴とする請求項１または請求項２に記載の積層配線部材の製造方法。
  4. 前記導電性凸部形成工程では、前記導電性凸部の大きさが１０μｍ〜１００μｍの範囲内となるように、前記導電性凸部を形成することを特徴とする請求項１から請求項３までのいずれかの請求項に記載の積層配線部材の製造方法。
  5. 前記導電性凸部形成工程では、前記導電性凸部のアスペクト比（高さ／大きさ）が０．０１〜０．１の範囲内となるように、前記導電性凸部を形成することを特徴とする請求項１から請求項４までのいずれかの請求項に記載の積層配線部材の製造方法。
  6. 前記樹脂組成物の粘度が、２０ｍＰａ・ｓ〜５００ｍＰａ・ｓの範囲内であることを特徴とする請求項１から請求項５までのいずれかの請求項に記載の積層配線部材の製造方法。
  7. 前記樹脂組成物の表面張力が、２０ｍＮ／ｍ〜５０ｍＮ／ｍの範囲内であることを特徴とする請求項１から請求項６までのいずれかの請求項に記載の積層配線部材の製造方法。
  8. 基材、前記基材上に形成されたソース電極およびドレイン電極、ならびに前記ソース電極および前記ドレイン電極の間のチャネル領域に形成された半導体層を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを前記ドレイン電極上にパターン状に塗布して焼成することにより、前記ドレイン電極と導通し撥液性を有する導電性凸部を形成する導電性凸部形成工程と、
    前記ソース電極、前記ドレイン電極および前記半導体層を覆うように樹脂組成物の塗膜を形成して硬化させることにより、前記導電性凸部が形成された領域にコンタクトホールを有する絶縁層を形成する絶縁層形成工程と、
    前記コンタクトホール内で前記導電性凸部と導通するように、前記絶縁層上に中間電極または外部入出力電極を形成する電極形成工程と、
    を有し、
    前記絶縁層形成工程では、スリットコート法、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、またはキャスト法のいずれかの方法により前記樹脂組成物を塗布して、前記導電性凸部を覆うように前記塗膜を形成し、前記導電性凸部の高さよりも前記絶縁層の厚みが大きくなるように前記絶縁層を形成し、
    前記導電性凸部の縦断面形状は、半円形状もしくは半楕円形状であることを特徴とする半導体素子の製造方法。
  9. 前記導電性凸部形成工程後であり、かつ前記電極形成工程前に、前記導電性凸部の表面を親水化する親水化処理が行われることを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 前記絶縁層形成工程では、前記絶縁層の厚みが、前記導電性凸部の高さに対して１．５倍〜５倍の範囲内となるように、前記絶縁層を形成することを特徴とする請求項８または請求項９に記載の半導体素子の製造方法。
  11. 前記導電性凸部形成工程では、前記導電性凸部の大きさが１０μｍ〜１００μｍの範囲内となるように、前記導電性凸部を形成することを特徴とする請求項８から請求項１０までのいずれかの請求項に記載の半導体素子の製造方法。
  12. 前記導電性凸部形成工程では、前記導電性凸部のアスペクト比（高さ／大きさ）が０．０１〜０．１の範囲内となるように、前記導電性凸部を形成することを特徴とする請求項８から請求項１１までのいずれかの請求項に記載の半導体素子の製造方法。
  13. 前記樹脂組成物の粘度が、２０ｍＰａ・ｓ〜５００ｍＰａ・ｓの範囲内であることを特徴とする請求項８から請求項１２までのいずれかの請求項に記載の半導体素子の製造方法。
  14. 前記樹脂組成物の表面張力が、２０ｍＮ／ｍ〜５０ｍＮ／ｍの範囲内であることを特徴とする請求項８から請求項１３までのいずれかの請求項に記載の半導体素子の製造方法。
  15. 基材と、
    前記基材上に形成された第１電極と、
    前記第１電極上にパターン状に形成され、前記第１電極と導通し撥液性を有する導電性凸部と、
    前記第１電極が形成された前記基材上に形成され、前記導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含む絶縁層と、
    前記絶縁層上に形成され、前記コンタクトホール内で前記導電性凸部と導通する第２電極と、を有し、
    前記導電性凸部の高さよりも前記絶縁層の厚みが大きく、
    前記導電性凸部の縦断面形状は、半円形状もしくは半楕円形状であり、
    前記導電性凸部と前記第１電極との接触面の外周の外側に、前記コンタクトホールを構成する前記絶縁層と前記第１電極との接触面の内周が配置されていることを特徴とする積層配線部材。
  16. 基材と、
    前記基材上に形成されたソース電極およびドレイン電極、ならびに前記ソース電極および前記ドレイン電極の間のチャネル領域に形成された半導体層と、
    前記ドレイン電極上にパターン状に形成され、前記ドレイン電極と導通し撥液性を有する導電性凸部と、
    前記ソース電極、前記ドレイン電極および前記半導体層が形成された基板上に形成され、前記導電性凸部が形成された領域にコンタクトホールを有し、樹脂を含む絶縁層と、
    前記絶縁層上に形成され、前記コンタクトホール内で前記導電性凸部と導通する中間電極または外部入出力電極と、を有し、
    前記導電性凸部の高さよりも前記絶縁層の厚みが大きく、
    前記導電性凸部の縦断面形状は、半円形状もしくは半楕円形状であり、
    前記導電性凸部と前記ドレイン電極との接触面の外周の外側に、前記コンタクトホールを構成する前記絶縁層と前記ドレイン電極との接触面の内周が配置されていることを特徴とする半導体素子。
JP2015126213A 2014-06-24 2015-06-24 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 Expired - Fee Related JP6002817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015126213A JP6002817B2 (ja) 2014-06-24 2015-06-24 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014129635 2014-06-24
JP2014129635 2014-06-24
JP2015126213A JP6002817B2 (ja) 2014-06-24 2015-06-24 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子

Publications (3)

Publication Number Publication Date
JP2016027631A JP2016027631A (ja) 2016-02-18
JP2016027631A5 JP2016027631A5 (ja) 2016-03-31
JP6002817B2 true JP6002817B2 (ja) 2016-10-05

Family

ID=54938199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015126213A Expired - Fee Related JP6002817B2 (ja) 2014-06-24 2015-06-24 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子

Country Status (3)

Country Link
JP (1) JP6002817B2 (ja)
TW (1) TW201606894A (ja)
WO (1) WO2015199120A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191495B1 (ko) * 2019-08-27 2020-12-15 에스디코리아(주) 폴리실록산 계면활성제, 이의 제조 방법 그리고 폴리실록산 계면활성제를 포함하는 폴리우레탄 폼 조성물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190068352A (ko) * 2017-12-08 2019-06-18 삼성에스디아이 주식회사 태양전지 셀

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板
JP2010257291A (ja) * 2009-04-27 2010-11-11 Seiko Epson Corp タッチパネルの製造方法及び表示装置製造方法並びに電子機器製造方法
JP2011044584A (ja) * 2009-08-21 2011-03-03 Seiko Epson Corp 回路基板の形成方法
JP5866783B2 (ja) * 2011-03-25 2016-02-17 セイコーエプソン株式会社 回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191495B1 (ko) * 2019-08-27 2020-12-15 에스디코리아(주) 폴리실록산 계면활성제, 이의 제조 방법 그리고 폴리실록산 계면활성제를 포함하는 폴리우레탄 폼 조성물

Also Published As

Publication number Publication date
TW201606894A (zh) 2016-02-16
WO2015199120A1 (ja) 2015-12-30
JP2016027631A (ja) 2016-02-18

Similar Documents

Publication Publication Date Title
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
KR20100022110A (ko) 적층 구조체, 전자 소자, 및 표시 장치
JP2013016773A (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP2009076791A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
KR20180017163A (ko) 플루오로폴리머 뱅크 구조들을 갖는 유기 전자 디바이스들
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP2016003991A (ja) 圧力センサ装置
JP6002817B2 (ja) 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子
JP6877345B2 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
JP2017163085A (ja) 接合体の製造方法
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器
JP2017157835A (ja) 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器
JP5181586B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
TW201539488A (zh) 功能性元件之製造方法及功能性元件
JP6435651B2 (ja) 有機半導体素子
JP2016001689A (ja) 有機半導体素子
JP2016018854A (ja) 有機半導体素子の製造方法
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
JP2017199724A (ja) 積層体の製造方法
JP5811560B2 (ja) 回路基板の製造方法
JP5205894B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2020177988A (ja) 薄膜トランジスタアレイ基板および電子装置用基板と薄膜トランジスタアレイ基板および電子装置用基板の製造方法
JP2016068463A (ja) 機能性素子の製造方法および機能性素子用部材
JP2015213158A (ja) 配線基板の製造方法、配線基板および配線基板中間体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160105

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6002817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees