JP2016018854A - 有機半導体素子の製造方法 - Google Patents
有機半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2016018854A JP2016018854A JP2014139905A JP2014139905A JP2016018854A JP 2016018854 A JP2016018854 A JP 2016018854A JP 2014139905 A JP2014139905 A JP 2014139905A JP 2014139905 A JP2014139905 A JP 2014139905A JP 2016018854 A JP2016018854 A JP 2016018854A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- organic semiconductor
- gate insulating
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】本発明は、遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができる有機半導体素子の製造方法を提供する。【解決手段】基板、ソース電極およびドレイン電極、有機半導体層、アライメントマーク、ならびにゲート絶縁層を有する有機半導体素子用基板を準備し、エネルギーを有する粒子を堆積する成膜方法により、上記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、上記ゲート絶縁層上に形成するゲート電極用導電層形成工程と、上記ゲート電極用導電層をパターニングしてゲート電極を形成するゲート電極形成工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記ゲート電極が形成された上記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。【選択図】図1
Description
本発明は、遮光層を有する有機半導体素子の製造方法に関する。
TFTに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
従来、半導体トランジスタに用いられる半導体材料としては、シリコン、ガリウム砒素、インジウムガリウム砒素等の無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用TFTアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
一方、半導体材料としては、有機半導体材料も知られている。有機半導体材料は、無機半導体材料に比べて安価に大面積化が可能であること、フレキシブルなプラスチック基板上に形成できること、さらに機械的衝撃に対して安定であることという利点を有している。したがって、有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用等を想定した研究が活発に行われている。
有機半導体層を有する有機半導体素子においては、有機半導体層への光照射によるオフ電流の増加、有機半導体層の経時劣化を抑制することが求められ、例えば、特許文献1〜2に示すように、有機半導体層上に遮光層を形成する構成が提案されている。
有機半導体素子の各構成の形成方法においては、フォトリソグラフィ法が好適に用いられている。そのため、有機半導体素子の製造過程では、基板上に位置合わせを行うためにアライメントマークが設けられる。
また、有機半導体素子に用いられる遮光層は、有機半導体層への光照射を抑制する観点から、より広範囲に形成されることが好ましい。また、このような遮光層の形成方法においては、遮光性樹脂組成物を基板上の全面に塗布する方法を含んでいることが好ましい。
しかしながら、上記遮光層の形成方法を採用した場合、上記アライメントマークを認識することが困難となり、遮光層の下層に形成される構成に対して遮光層、および遮光層の上層に形成される構成の位置合わせを行うことが困難となるという問題がある。
また、アライメントマーク上に形成された遮光性樹脂組成物の塗膜をワイパー等を用いて除去したり、アライメントマーク上に形成された遮光層をレーザー等で除去することも検討されているが、この場合は、専用の設備が必要となり、製造コストが高くなるという問題がある。
また、アライメントマークを用いずに、露光装置の機械精度により半導体素子を形成する基板とフォトマスク等との位置合わせを行うことも検討されているが、上記基板の寸法安定性に左右されやすく、適切な位置合わせを行うことが困難な場合がある。
また、有機半導体素子に用いられる遮光層は、有機半導体層への光照射を抑制する観点から、より広範囲に形成されることが好ましい。また、このような遮光層の形成方法においては、遮光性樹脂組成物を基板上の全面に塗布する方法を含んでいることが好ましい。
しかしながら、上記遮光層の形成方法を採用した場合、上記アライメントマークを認識することが困難となり、遮光層の下層に形成される構成に対して遮光層、および遮光層の上層に形成される構成の位置合わせを行うことが困難となるという問題がある。
また、アライメントマーク上に形成された遮光性樹脂組成物の塗膜をワイパー等を用いて除去したり、アライメントマーク上に形成された遮光層をレーザー等で除去することも検討されているが、この場合は、専用の設備が必要となり、製造コストが高くなるという問題がある。
また、アライメントマークを用いずに、露光装置の機械精度により半導体素子を形成する基板とフォトマスク等との位置合わせを行うことも検討されているが、上記基板の寸法安定性に左右されやすく、適切な位置合わせを行うことが困難な場合がある。
本発明は、上記問題点に鑑みてなされたものであり遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができる有機半導体素子の製造方法を提供する。
上記目的を達成するために、本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記基板上に形成されたアライメントマークと、上記有機半導体層を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基板を準備し、エネルギーを有する粒子を堆積する成膜方法により、上記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、上記ゲート絶縁層上に形成するゲート電極用導電層形成工程と、上記ゲート電極用導電層をパターニングしてゲート電極を形成するゲート電極形成工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記ゲート電極が形成された上記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。
本発明によれば、上記ゲート電極用導電層形成工程を有することにより、ゲート電極用導電層が形成された領域のゲート絶縁層表面を、検出領域を含むゲート電極用導電層が形成されていない領域のゲート絶縁層表面に対して、より親水化することができる。よって、遮光層形成工程においては、ゲート電極用導電層が形成された領域のゲート絶縁層表面に遮光性樹脂組成物を選択的に塗布して遮光層を形成することができる。よって、遮光層を形成した場合もアライメントマークを検出することができ、遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができる。
本発明においては、上記ゲート電極用導電層形成工程前の上記ゲート絶縁層表面の水接触角が、90°以上であることが好ましい。
遮光層形成工程において、検出領域を含むゲート電極用導電層が形成されていない領域のゲート絶縁層表面に塗布された遮光性樹脂組成物をはじき易くすることができ、検出領域以外の領域に遮光層を形成し易くなるからである。
遮光層形成工程において、検出領域を含むゲート電極用導電層が形成されていない領域のゲート絶縁層表面に塗布された遮光性樹脂組成物をはじき易くすることができ、検出領域以外の領域に遮光層を形成し易くなるからである。
本発明の有機半導体素子の製造方法は、遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができるといった作用効果を奏する。
以下、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、3つの態様を有する。以下、各態様について説明する。
なお、本明細書の説明において、「親水化」とは、処理の前後で、有機半導体素子の構成の表面の水接触角が低くなることをいう。また、「親水化処理」とは、有機半導体素子の構成の表面を親水化するための処理をいう。また、本明細書の説明においては、有機半導体素子の構成における2つの領域の表面の濡れ性を比較した場合に、水接触角の高い領域を疎水領域、水接触角の低い領域を親水領域とする。
なお、本明細書の説明において、「親水化」とは、処理の前後で、有機半導体素子の構成の表面の水接触角が低くなることをいう。また、「親水化処理」とは、有機半導体素子の構成の表面を親水化するための処理をいう。また、本明細書の説明においては、有機半導体素子の構成における2つの領域の表面の濡れ性を比較した場合に、水接触角の高い領域を疎水領域、水接触角の低い領域を親水領域とする。
I.第1態様
本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記基板上に形成されたアライメントマークと、上記有機半導体層を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基板を準備し、エネルギーを有する粒子を堆積する成膜方法により、上記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、上記ゲート絶縁層上に形成するゲート電極用導電層形成工程と、上記ゲート電極用導電層をパターニングしてゲート電極を形成するゲート電極形成工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記ゲート電極が形成された上記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする製造方法である。
本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記基板上に形成されたアライメントマークと、上記有機半導体層を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基板を準備し、エネルギーを有する粒子を堆積する成膜方法により、上記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、上記ゲート絶縁層上に形成するゲート電極用導電層形成工程と、上記ゲート電極用導電層をパターニングしてゲート電極を形成するゲート電極形成工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記ゲート電極が形成された上記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする製造方法である。
以下の説明において、「有機半導体トランジスタ」とは、ゲート電極、ソース電極、ドレイン電極および有機半導体層を有するものを指す。また、本態様において製造される有機半導体素子は、基板上にソース電極およびドレイン電極ならびに有機半導体層が形成され、ゲート絶縁層を介してゲート電極が形成される構造を有することから、トップゲートトップコンタクト型またはトップゲートボトムコンタクト型の有機半導体トランジスタを有するものである。
本態様の有機半導体素子の製造方法について図を用いて説明する。
図1(a)〜(e)は本態様の有機半導体素子の製造方法の一例を示す工程図である。本態様の有機半導体素子の製造方法においては、図1(a)に示すように、基板1と、基板1上に形成されたソース電極2およびドレイン電極3aと、基板1上のソース電極2およびドレイン電極3aの間のチャネル領域に形成された有機半導体層4と、基板1上に形成されたアライメントマーク5と、有機半導体層4を覆うように形成されたゲート絶縁層6とを有する有機半導体素子用基板100’を準備する。ゲート絶縁層6は、通常、ドレイン電極3aに達するコンタクトホール20aを有する。次に、図1(b)に示すように、メタルマスクMを用いたスパッタ法により、アライメントマーク5と平面視上重なる検出領域A以外の領域において、導電性材料を含むゲート電極用導電層7’を、ゲート絶縁層6上に形成する(ゲート電極用導電層形成工程)。ゲート電極用導電層形成工程においては、ゲート電極用導電層7’が形成された領域のゲート絶縁層6表面を、他の領域のゲート絶縁層6表面に対して、親水化することができ、疎水領域Bと親水領域Cとを形成することができる。次に、ゲート電極用導電層7’をパターニングして、図1(c)に示すように、ゲート電極7を形成する(ゲート電極形成工程)。ゲート電極形成工程においては、ゲート電極7とともに、ゲート絶縁層6のコンタクトホール20aを通じてドレイン電極3aに接続された中間電極3bを形成してもよい。次に、図1(d)、(e)に示すように、検出領域A以外の領域において、遮光性樹脂組成物8’を、ゲート電極7が形成されたゲート絶縁層6上に塗布して遮光層8を形成する(遮光層形成工程)。遮光層形成工程においては、親水領域Cに遮光性樹脂組成物8’の塗膜を形成して遮光層8を形成する。本態様においては、必要に応じて、遮光性樹脂組成物に感光性樹脂材料を用い、上記塗膜を露光および現像することにより、図1(e)に示すように第2コンタクトホール20bを有する遮光層8を形成してもよい。
図1(a)〜(e)では、有機半導体素子用基板100’として、有機半導体層4の上層にソース電極2およびドレイン電極3aが配置されたものを用い、トップゲートトップコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。
図1(a)〜(e)は本態様の有機半導体素子の製造方法の一例を示す工程図である。本態様の有機半導体素子の製造方法においては、図1(a)に示すように、基板1と、基板1上に形成されたソース電極2およびドレイン電極3aと、基板1上のソース電極2およびドレイン電極3aの間のチャネル領域に形成された有機半導体層4と、基板1上に形成されたアライメントマーク5と、有機半導体層4を覆うように形成されたゲート絶縁層6とを有する有機半導体素子用基板100’を準備する。ゲート絶縁層6は、通常、ドレイン電極3aに達するコンタクトホール20aを有する。次に、図1(b)に示すように、メタルマスクMを用いたスパッタ法により、アライメントマーク5と平面視上重なる検出領域A以外の領域において、導電性材料を含むゲート電極用導電層7’を、ゲート絶縁層6上に形成する(ゲート電極用導電層形成工程)。ゲート電極用導電層形成工程においては、ゲート電極用導電層7’が形成された領域のゲート絶縁層6表面を、他の領域のゲート絶縁層6表面に対して、親水化することができ、疎水領域Bと親水領域Cとを形成することができる。次に、ゲート電極用導電層7’をパターニングして、図1(c)に示すように、ゲート電極7を形成する(ゲート電極形成工程)。ゲート電極形成工程においては、ゲート電極7とともに、ゲート絶縁層6のコンタクトホール20aを通じてドレイン電極3aに接続された中間電極3bを形成してもよい。次に、図1(d)、(e)に示すように、検出領域A以外の領域において、遮光性樹脂組成物8’を、ゲート電極7が形成されたゲート絶縁層6上に塗布して遮光層8を形成する(遮光層形成工程)。遮光層形成工程においては、親水領域Cに遮光性樹脂組成物8’の塗膜を形成して遮光層8を形成する。本態様においては、必要に応じて、遮光性樹脂組成物に感光性樹脂材料を用い、上記塗膜を露光および現像することにより、図1(e)に示すように第2コンタクトホール20bを有する遮光層8を形成してもよい。
図1(a)〜(e)では、有機半導体素子用基板100’として、有機半導体層4の上層にソース電極2およびドレイン電極3aが配置されたものを用い、トップゲートトップコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。
図2(a)〜(e)は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。図2(a)〜(e)では、有機半導体素子用基板100’として、有機半導体層4の下層にソース電極2およびドレイン電極3aが配置されたものを用い、トップゲートボトムコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。なお、図2(a)〜(e)で示される工程については、上述した図1(a)〜(e)において説明した内容と同様とすることができるため、ここでの説明は省略する。
本態様によれば、上記ゲート電極用導電層形成工程を有することにより、ゲート電極用導電層が形成された領域のゲート絶縁層表面を、検出領域を含むゲート絶縁層が形成されていない領域のゲート絶縁層表面に対して、親水化することができる。よって、遮光層形成工程においては、検出領域以外の領域において、遮光性樹脂組成物を、ゲート絶縁層上に選択的に塗布して遮光層を形成することができる。したがって、遮光層を形成した場合もアライメントマークを検出することができ、遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができる。
ここで、上記ゲート電極用導電層形成工程により、ゲート電極用導電層が形成された領域のゲート絶縁層表面を、検出領域を含むゲート絶縁層が形成されていない領域のゲート絶縁層表面に対して、親水化することができる理由については、以下のように推量される。
すなわち、本態様におけるゲート絶縁層は、通常、有機絶縁性材料が用いられる。また、ゲート電極用導電層形成工程において、ゲート絶縁層表面に到達する粒子(ターゲット材料を構成する原子、スパッタガスであるアルゴンなど)は少なくとも一部の粒子は6eV以上のエネルギーを持っている。上記粒子の到達により、ゲート絶縁層表面のポリマー分子の構造が破壊され、化学的に親水化すると推量される。また、この場合、ゲート絶縁層表面に水をはじく官能基を有するポリマー分子があったとしても、その構造が破壊されて、水をはじく機能を失うと推量される。
また、ゲート電極用導電層形成工程では、ゲート絶縁層表面に凹凸が形成されやすくなる。一般的に、親水性材料の表面に凹凸を付与するとさらに親水化する傾向にある。よって、上述したゲート絶縁層においては、表面に凹凸が形成されることで、より親水化すると推量される。
すなわち、本態様におけるゲート絶縁層は、通常、有機絶縁性材料が用いられる。また、ゲート電極用導電層形成工程において、ゲート絶縁層表面に到達する粒子(ターゲット材料を構成する原子、スパッタガスであるアルゴンなど)は少なくとも一部の粒子は6eV以上のエネルギーを持っている。上記粒子の到達により、ゲート絶縁層表面のポリマー分子の構造が破壊され、化学的に親水化すると推量される。また、この場合、ゲート絶縁層表面に水をはじく官能基を有するポリマー分子があったとしても、その構造が破壊されて、水をはじく機能を失うと推量される。
また、ゲート電極用導電層形成工程では、ゲート絶縁層表面に凹凸が形成されやすくなる。一般的に、親水性材料の表面に凹凸を付与するとさらに親水化する傾向にある。よって、上述したゲート絶縁層においては、表面に凹凸が形成されることで、より親水化すると推量される。
また、本態様によれば、上記ゲート電極用導電層形成工程を有することにより、ゲート電極用導電層を形成する工程と、ゲート絶縁層表面に濡れ性の異なる疎水領域および親水領域を形成する工程とを一括して行うことができるため、有機半導体素子の製造工程数を少なくすることができ、製造コストを減らすことが可能となる。
以下、本態様の有機半導体素子の製造方法の各工程について説明する。
1.ゲート電極用導電層形成工程
本態様におけるゲート電極用導電層形成工程は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層とを有する有機半導体素子用基板を準備し、エネルギーを有する粒子を堆積する成膜方法により、上記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、上記ゲート絶縁層上に形成する工程である。
である。
本態様におけるゲート電極用導電層形成工程は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層とを有する有機半導体素子用基板を準備し、エネルギーを有する粒子を堆積する成膜方法により、上記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、上記ゲート絶縁層上に形成する工程である。
である。
(1)有機半導体素子用基板
本態様に用いられる有機半導体素子用基板は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層とを有するものである。
本態様に用いられる有機半導体素子用基板は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層とを有するものである。
(a)ゲート絶縁層
ゲート絶縁層は、有機半導体層を覆うように形成されるものであり、ソース電極およびドレイン電極とゲート電極とを絶縁する機能を有するものである。
ゲート絶縁層は、有機半導体層を覆うように形成されるものであり、ソース電極およびドレイン電極とゲート電極とを絶縁する機能を有するものである。
ゲート絶縁層は、所定の絶縁性を有していれば特に限定されないが、ゲート絶縁層表面が疎水性を有することが好ましい。遮光層形成工程において、検出領域を含むゲート電極用導電層が形成されていない領域のゲート絶縁層表面に塗布された遮光性樹脂組成物をはじき易くすることができ、検出領域以外の領域に遮光層を形成し易くなるからである。
ここで、「疎水性」とは、ゲート絶縁層表面の水接触角が90°以上であることをいう。
本態様においては、ゲート絶縁層表面の水接触角が90°〜180°の範囲内であることが好ましく、94°〜180°の範囲内であることがより好ましく、120°〜180°の範囲内であることが特に好ましい。
ここで、「疎水性」とは、ゲート絶縁層表面の水接触角が90°以上であることをいう。
本態様においては、ゲート絶縁層表面の水接触角が90°〜180°の範囲内であることが好ましく、94°〜180°の範囲内であることがより好ましく、120°〜180°の範囲内であることが特に好ましい。
なお、水接触角は、乾燥状態(23℃、65%RH)下で、水平に設置したゲート絶縁層上に、マイクロシリンジから水(純水)を2μl滴下して水の液滴を形成し、30秒静置後に測定を行うことで得ることができる。また、水接触角とは、ゲート絶縁層表面と水の液滴とが接触する点における水の液滴表面に対する接線とゲート絶縁層表面とがなす角であり、水の液滴を含む側の角度をいう。例えば、水接触角は、全自動接触角計(協和界面化学(株)CA−Z型)を用いて測定することができる。
ゲート絶縁層の材料としては、所望の絶縁性を有するものであれば特に限定されず、通常、有機絶縁性材料が用いられる。有機絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。上記有機絶縁性材料は1種類であってもよく、2種類以上であってもよい。
ゲート絶縁層の厚みとしては、ゲート絶縁層の材料、本態様により製造される有機半導体素子の用途等に応じて適宜選択することができ、特に限定されない。ゲート絶縁層の厚みとしては、例えば、0.1μm〜5μmの範囲内、なかでも0.3μm〜2μmの範囲内、特に0.6μm〜1.5μmの範囲内であることが好ましい。ゲート絶縁層の厚みが薄すぎると、ゲート電極用導電層を形成した場合にゲート絶縁層が破損する可能性があるからであり、ゲート絶縁層の厚みが厚すぎると有機半導体トランジスタの機能を阻害する可能性があるからである。
本態様により製造される有機半導体素子の各構成の厚みは、一般的な測定方法によって得られる厚みをいう。厚みの測定方法としては、例えば、触針で表面をなぞり凹凸を検出することによって厚みを算出する触針式の方法や、分光反射スペクトルに基づいて厚みを算出する光学式の方法、透過型電子顕微鏡(TEM)、走査型電子顕微鏡(SEM)等の顕微鏡観察像を用いた方法等を挙げることができる。なお、厚みとして、対象となる構成の複数箇所における厚み測定結果の平均値が用いられてもよい。
ゲート絶縁層は、通常、ゲート絶縁層を貫通し、ドレイン電極に達するコンタクトホールを有する。コンタクトホールの開口の大きさについては、本態様により製造される有機半導体素子の用途等に応じて適宜選択することができる。
ゲート絶縁層の形成方法としては、一般的な有機半導体素子に用いられる方法と同様とすることができ、具体的にはフォトリソグラフィ法等を用いることができる。
(b)ソース電極およびドレイン電極
ソース電極およびドレイン電極は、ソース電極およびドレイン電極の間に所望のチャネル領域を有するように基板上に形成されるものである。
ソース電極およびドレイン電極は、ソース電極およびドレイン電極の間に所望のチャネル領域を有するように基板上に形成されるものである。
上記ソース電極および上記ドレイン電極に用いられる材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Cu、Mo−Ta合金等の金属材料、ITO(酸化インジウムスズ)、IZO(酸化インジウム亜鉛)等の透明導電性無機材料、および、PEDOT/PSS(ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸)等の導電性を有する有機材料を挙げることができる。なお、ソース電極およびドレイン電極は、1種類の導電性材料からなるものであってもよく、2種類以上の導電性材料からなるものであってもよい。
本態様においては、ソース電極およびドレイン電極は、後述のアライメントマークと一括して形成されることが好ましいことから、ソース電極およびドレイン電極に用いられる材料としては、金属材料であることが好ましい。
本態様においては、ソース電極およびドレイン電極は、後述のアライメントマークと一括して形成されることが好ましいことから、ソース電極およびドレイン電極に用いられる材料としては、金属材料であることが好ましい。
ソース電極およびドレイン電極の厚みとしては、電極として機能する程度の厚みであれば特に限定されないが、具体的には0.01μm〜1μmの範囲内であることが好ましく、特に0.03μm〜0.5μmの範囲内であることが好ましい。また、ソース電極の厚みおよびドレイン電極の厚みは同一であってもよく異なっていてもよい。
ソース電極およびドレイン電極間のチャネル領域の大きさは、本態様により製造される有機半導体素子の用途等に応じて適宜選択されるものであり、特に限定されるものではない。
チャネル長さとしては、チャネル領域内に有機半導体層を形成可能な程度であれば特に限定されないが、1μm〜100μmの範囲内であることが好ましく、特に3μm〜50μmの範囲内、さらに5μm〜10μmの範囲内であることが好ましい。チャネル長さとは、ソース電極およびドレイン電極間の距離をいう。
チャネル長さとしては、チャネル領域内に有機半導体層を形成可能な程度であれば特に限定されないが、1μm〜100μmの範囲内であることが好ましく、特に3μm〜50μmの範囲内、さらに5μm〜10μmの範囲内であることが好ましい。チャネル長さとは、ソース電極およびドレイン電極間の距離をいう。
ソース電極およびドレイン電極の形成方法としては、例えば、蒸着法等を用いて基板全面に上記金属材料を含む金属層を形成した後、エッチングする方法や、メタルマスクを用いて上記金属材料をパターン状に蒸着する方法、印刷法等を挙げることができる。また、リフトオフ法を用いることもできる。金属層の形成方法としては、一般的な電極の形成方法と同様とすることができ、具体的には、スパッタリング法、真空蒸着法、イオンプレーティング法等を挙げることができる。
(c)アライメントマーク
アライメントマークは、基板上に形成されるものであり、有機半導体素子の構成をパターニングする際の位置合わせに用いられるものである。
アライメントマークは、基板上に形成されるものであり、有機半導体素子の構成をパターニングする際の位置合わせに用いられるものである。
アライメントマークの材料としては、露光装置等の有機半導体素子の製造過程において用いられる装置により検出可能なものであれば特に限定されない。アライメントマークの材料としては、例えば、金属材料、遮光性樹脂材料等を挙げることができる。本態様においては、なかでもアライメントマークの材料としては、ソース電極およびドレイン電極と同一の材料であることが好ましい。ソース電極およびドレイン電極とアライメントマークとを一括して形成することができるため、有機半導体素子の製造工程数を少なくすることができ、製造コストを減らすことができるからである。
なお、遮光性樹脂材料については、後述する遮光層に用いられるものと同様とすることができる。
なお、遮光性樹脂材料については、後述する遮光層に用いられるものと同様とすることができる。
アライメントマークの形状としては、一般的なものを用いることができ、アライメントマークは、通常、パターン状に形成される。
アライメントマークの形状としては、一般的なアライメントマークの形状を採用することができ、例えば十字形状、×(バツ)印形状、田の字形状、井の字形状や、円形状、四角形状、三角形状等のドット形状、二重丸形状、二重四角形状、中抜きの四角形状等の任意の形状とすることができる。
アライメントマークの形状としては、一般的なアライメントマークの形状を採用することができ、例えば十字形状、×(バツ)印形状、田の字形状、井の字形状や、円形状、四角形状、三角形状等のドット形状、二重丸形状、二重四角形状、中抜きの四角形状等の任意の形状とすることができる。
アライメントマークの大きさ、および形成位置については、有機半導体素子の用途に応じて適宜選択される。
アライメントマークの形成方法としては、例えば、上述したソース電極およびドレイン電極と一括して形成することが好ましい。
また、遮光性樹脂材料を用いる場合は、フォトリソグラフィ法や印刷法を用いることができる。
また、遮光性樹脂材料を用いる場合は、フォトリソグラフィ法や印刷法を用いることができる。
(d)有機半導体層
有機半導体層は、上記基板上の上記ソース電極およびドレイン電極間のチャネル領域を含む領域に形成されるものである。また、有機半導体層は、有機半導体トランジスタに半導体特性を付与するものである。
有機半導体層は、上記基板上の上記ソース電極およびドレイン電極間のチャネル領域を含む領域に形成されるものである。また、有機半導体層は、有機半導体トランジスタに半導体特性を付与するものである。
有機半導体層の形成位置としては、有機半導体トランジスタの構造に応じて適宜決定される。具体的には、トップゲートトップコンタクト型の有機半導体トランジスタの場合は、基板上に有機半導体層が形成され、有機半導体層上にソース電極およびドレイン電極が形成される。また、トップゲートボトムコンタクト型の有機半導体トランジスタの場合は、基板上に形成されたソース電極およびドレイン電極上に有機半導体層が形成される。
有機半導体層は、ソース電極およびドレイン電極の間のチャネル領域に形成されていれば特に限定されず、具体的なパターン形状等については、公知の有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
有機半導体層に用いられる有機半導体材料としては、所望の半導体特性を備える有機半導体層を得ることができれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。有機半導体材料は1種類のみであってもよく、2種類以上であってもよい。
有機半導体層の厚みは、所望の半導体特性が得られる程度であればよく、上記有機半導体材料の種類等に応じて適宜選択される。具体的に、有機半導体層の厚みは、1nm〜1000nmの範囲内であることが好ましく、特に5nm〜300nmの範囲内、さらに20nm〜100nmの範囲内であることが好ましい。有機半導体層の厚みが厚すぎると、本態様により製造される有機半導体素子において、電流オフ時においても回り込み電流によってドレイン電流が生じ、これに起因してオフ電流が大きくなる場合があるからである。一方、有機半導体層の厚みが薄すぎると、有機半導体材料の種類によっては有機半導体層の半導体特性が不足する可能性があるからである。
有機半導体層の形成方法としては、一般的な有機半導体層の形成方法と同様とすることができる。例えば、ソース電極およびドレイン電極が形成された基板の全面に有機半導体層を形成した後、有機半導体層を真空紫外光を用いてエッチングする方法を挙げることができる。また、フォトリソグラフィ法や印刷法を用いることもできる。
(e)基板
基板は、上述した各層を支持するものである。
基板としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。基板としては、ガラス基板等の可撓性を有さないリジット基板、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板を挙げることができる。プラスチック樹脂としては、例えば、ポリエチレンテレフタラート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルホン(PES)、ポリイミド(PI)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリフェニレンサルファイド(PPS)およびポリエーテルイミド(PEI)等を挙げることができる。
基板は、上述した各層を支持するものである。
基板としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。基板としては、ガラス基板等の可撓性を有さないリジット基板、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板を挙げることができる。プラスチック樹脂としては、例えば、ポリエチレンテレフタラート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルホン(PES)、ポリイミド(PI)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリフェニレンサルファイド(PPS)およびポリエーテルイミド(PEI)等を挙げることができる。
また、基板は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。複数の層が積層された構成を有する基板としては、例えば、上記プラスチック樹脂からなる基板上に、硬化性樹脂を含む平坦化層が形成されたものを挙げることができる。プラスチック樹脂からなる基板上に硬化性樹脂組成物を塗布して平坦化層を形成することにより、プラスチック樹脂基板に凹凸があっても表面を平坦化することができ、ソース電極およびドレイン電極等の断線などの欠陥を未然に防ぐことができる。
また、この場合、さらにバリア層を積層してもよい。シリコン酸化物などの絶縁性のバリア層であれば、基板表面及び上記平坦化層の下が好ましく、金属系バリア層であれば、上記平坦化層の下が好ましい。これにより、バリア層に傷が入ることがなくバリア性が維持できる。
また、この場合、さらにバリア層を積層してもよい。シリコン酸化物などの絶縁性のバリア層であれば、基板表面及び上記平坦化層の下が好ましく、金属系バリア層であれば、上記平坦化層の下が好ましい。これにより、バリア層に傷が入ることがなくバリア性が維持できる。
基板の厚みは、通常、1mm以下であることが好ましく、中でも50μm〜700μmの範囲内であることが好ましい。なお、基板が複数の層が積層された構成を有するもので
ある場合、上記厚みは各層の厚みの総和を意味する。
ある場合、上記厚みは各層の厚みの総和を意味する。
(f)その他の構成
本態様における有機半導体素子用基板は、上述の構成を有していれば特に限定されず、他の構成を有していてもよい。
このような構成としては、例えば、基板上に形成されソース電極に接続されるデータ配線等を挙げることができる。また、有機半導体素子が表示装置に用いられ外部接続端子、検査用端子等を挙げることができる。
これらの構成については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
本態様における有機半導体素子用基板は、上述の構成を有していれば特に限定されず、他の構成を有していてもよい。
このような構成としては、例えば、基板上に形成されソース電極に接続されるデータ配線等を挙げることができる。また、有機半導体素子が表示装置に用いられ外部接続端子、検査用端子等を挙げることができる。
これらの構成については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
(2)ゲート電極用導電層
本工程により形成されるゲート電極用導電層について説明する。ゲート電極用導電層は、アライメントマークと平面視上重なる検出領域以外の領域において、ゲート絶縁層上に形成されるものである。また、ゲート電極用導電層は、エネルギーを有する粒子を堆積する成膜方法を用いて形成されるものである。
本工程により形成されるゲート電極用導電層について説明する。ゲート電極用導電層は、アライメントマークと平面視上重なる検出領域以外の領域において、ゲート絶縁層上に形成されるものである。また、ゲート電極用導電層は、エネルギーを有する粒子を堆積する成膜方法を用いて形成されるものである。
ゲート電極用導電層の形成箇所としては、上述した検出領域以外の領域に形成されていればよく、例えば、図3(a)に示すように、検出領域Aを含むライン状の開口部を有するようにゲート電極用導電層7’が形成されていてもよく、図3(b)に示すように検出領域Aを囲むホール状の開口部を有するようにゲート電極用導電層7’が形成されていてもよい。また、図3(c)に示すように、例えば、有機半導体素子用基板が多面付け基板である場合は、検出領域A以外の領域における各有機半導体素子が形成される領域T上にゲート電極用導電層7’がパターン状に形成されていてもよい。
本態様においては、上述したゲート電極用導電層が形成された絶縁層を親水化することができる。
なお、図3(a)〜(c)は本態様におけるゲート電極用導電層について説明する説明図である。
本態様においては、上述したゲート電極用導電層が形成された絶縁層を親水化することができる。
なお、図3(a)〜(c)は本態様におけるゲート電極用導電層について説明する説明図である。
ゲート電極用導電層に用いられる材料としては、所定の導電性を有し、スパッタ法に用いることができる材料であれば特に限定されず、例えば、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Mo−Ta合金等の金属材料、ITO、IZO等の金属酸化物材料等の導電性無機材料を挙げることができる。
ゲート電極用導電層の厚みとしては、電極として機能する程度の厚みであれば特に限定されず、例えば、30nm〜1000nmの範囲内、なかでも100nm〜500nmの範囲内、特に150nm〜300nmの範囲内であることが好ましい。
ゲート電極用導電層の厚みが薄すぎると、所望の導電性を示すことが困難となる可能性があるからであり、ゲート電極用導電層の厚みが厚すぎると、製造コストが高くなる可能性や、ゲート電極の段差が大きくなり、遮光層が形成されない領域が発生する可能性があるからである。
ゲート電極用導電層の厚みが薄すぎると、所望の導電性を示すことが困難となる可能性があるからであり、ゲート電極用導電層の厚みが厚すぎると、製造コストが高くなる可能性や、ゲート電極の段差が大きくなり、遮光層が形成されない領域が発生する可能性があるからである。
(3)ゲート電極用導電層の形成方法
ゲート電極用導電層の形成方法は、エネルギーを有する粒子を堆積する成膜方法である。
ここで、「エネルギーを有する粒子を堆積する成膜方法」とは、ゲート絶縁層上にエネルギーを有する粒子を衝突させて堆積することにより所望の厚みを有するゲート電極用導電層を形成する方法をいう。なお、衝突する粒子のエネルギーは一定値ではなく、通常、分布を有するものである。
ゲート電極用導電層の形成方法は、エネルギーを有する粒子を堆積する成膜方法である。
ここで、「エネルギーを有する粒子を堆積する成膜方法」とは、ゲート絶縁層上にエネルギーを有する粒子を衝突させて堆積することにより所望の厚みを有するゲート電極用導電層を形成する方法をいう。なお、衝突する粒子のエネルギーは一定値ではなく、通常、分布を有するものである。
また、粒子が有するエネルギーとしては、ゲート絶縁層の濡れ性を変化させることができる程度であれば特に限定されない。本態様においては、衝突する粒子のうち少なくとも一部の粒子が有するエネルギーが、例えば、6eV以上であることが好ましく、なかでも6eV〜100eVの範囲内、特に10eV〜50eVの範囲内であることが好ましい。
粒子のエネルギーについては、粒子の種類、成膜装置等に応じて適宜調整することができる。
粒子のエネルギーについては、粒子の種類、成膜装置等に応じて適宜調整することができる。
エネルギーを有する粒子を堆積する成膜方法としては、具体的には、プラズマを使用した成膜方法が挙げられる。プラズマを使用した成膜方法としては、例えば、スパッタ法、各種イオンプレーティング法、有機金属気相成長法(MOCVD法)、クラスターイオンビーム法等を挙げることができ、なかでもスパッタ法を用いることが好ましい。
本工程に用いられるスパッタ方法としては、一般的な電極の形成に用いられる方法と同様とすることができ、例えば、DCスパッタ法、二極スパッタ法、マグネトロンスパッタ法、ECRスパッタ法、高周波スパッタ法等の各種のスパッタ法を用いることができる。
DCスパッタ法とは、ターゲットに金属材料、スパッタリングガスにアルゴン(Ar)ガスを用いたスパッタ法である。
DCスパッタ法とは、ターゲットに金属材料、スパッタリングガスにアルゴン(Ar)ガスを用いたスパッタ法である。
本工程においては、通常、アライメントマークと平面視上重なる検出領域以外の領域ににおいて、ゲート電極用導電層を、ゲート絶縁層上に形成する。
上記検出領域以外の領域において、ゲート電極用導電層をゲート絶縁層上に形成する方法としては、通常、少なくとも検出領域を覆うマスク材を用いて上述した成膜方法を行う方法が挙げられる。
マスク材としては、例えば、メタルマスク、レジスト、樹脂マスク等を挙げることができ、なかでもメタルマスクを好適に用いることができる。スパッタ法を用いた場合に、好適に上記検出領域以外の領域において、ゲート電極用導電層を絶縁層上に形成することができるからである。
上記検出領域以外の領域において、ゲート電極用導電層をゲート絶縁層上に形成する方法としては、通常、少なくとも検出領域を覆うマスク材を用いて上述した成膜方法を行う方法が挙げられる。
マスク材としては、例えば、メタルマスク、レジスト、樹脂マスク等を挙げることができ、なかでもメタルマスクを好適に用いることができる。スパッタ法を用いた場合に、好適に上記検出領域以外の領域において、ゲート電極用導電層を絶縁層上に形成することができるからである。
メタルマスクとしては、一般的なスパッタ法等に用いられるものを使用することができる。メタルマスクのパターンについては、上述したゲート電極用導電層の開口部の形成位置に応じて適宜決定することができる。
2.ゲート電極形成工程
本態様におけるゲート電極形成工程は、ゲート電極用導電層をパターニングしてゲート電極を形成する工程である。
本態様におけるゲート電極形成工程は、ゲート電極用導電層をパターニングしてゲート電極を形成する工程である。
本態様に用いられるゲート電極用導電層のパターニング方法としては、一般的な電極の形成方法における導電層のパターニング方法と同様とすることができ、具体的にはリソグラフィ法を用いることができる。本態様においては、なかでもフォトリソグラフィ法を用いることが好ましい。より具体的には、ゲート電極用導電層上にゲート電極に対応する形状を有するレジスト層を形成し、レジスト層が形成されていないゲート電極用導電層をエッチングして除去した後、レジスト層をはく離する方法を挙げることができる。
レジスト層に用いられるレジスト材料、およびレジスト層の形成方法およびはく離方法については、一般的なフォトリソグラフィ法に用いられる内容と同様とすることができるため、ここでの説明は省略する。
ゲート電極用導電層のエッチング方法としては、レジスト層が形成されていないゲート電極用導電層を除去することができれば特に限定されないが、ウェットエッチング法を用いることが好ましい。なお、ウェットエッチング法については、一般的なフォトリソグラフィ法に用いられる内容と同様とすることができるため、ここでの説明は省略する。
本工程においてはゲート電極とともに、図1に例示するようにドレイン電極3aに接続された中間電極3bが形成されてもよい。この場合、中間電極に用いられる導電性材料としては、ゲート電極に用いられる導電性材料と同様とすることができる。
ゲート電極の厚みについては、上述したゲート電極用導電層の厚みと同様とすることができるため、ここでの説明は省略する。また、ゲート電極のパターン形状については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
ゲート電極用導電層が形成されたゲート絶縁層表面の水接触角としては、ゲート電極導用導電層が形成される前のゲート絶縁層表面の水接触角よりも小さければ特に限定されないが、例えば、85°以下、なかでも0°〜75°の範囲内、特に0°〜60°の範囲内であることが好ましい。
ゲート電極用導電層が形成されたゲート絶縁層表面の水接触角が大きすぎると、遮光性樹脂組成物を選択的に塗布することが困難となる可能性があるからである。
ゲート電極用導電層が形成されたゲート絶縁層表面の水接触角が大きすぎると、遮光性樹脂組成物を選択的に塗布することが困難となる可能性があるからである。
ゲート電極用導電層が形成されたゲート絶縁層の表面粗さとしては、上記ゲート絶縁層表面を親水化することが可能な程度であれば特に限定されない。
ゲート電極用導電層が形成されたゲート絶縁層表面の水接触角、および表面粗さについては、ゲート電極用導電層をパターニングしてゲート電極を形成した後、ゲート電極用導電層が除去されたゲート絶縁層表面の水接触角および表面粗さを測定して求められる。
3.遮光層形成工程
本態様における遮光層形成工程は、上記検出領域以外の領域において、遮光性樹脂組成物を、上記ゲート電極が形成されたゲート絶縁層上に塗布して、遮光層を形成する工程である。
本態様における遮光層形成工程は、上記検出領域以外の領域において、遮光性樹脂組成物を、上記ゲート電極が形成されたゲート絶縁層上に塗布して、遮光層を形成する工程である。
本工程に用いられる遮光層樹脂組成物は、遮光性材料とバインダー樹脂とを含有するものである。
(1)遮光性樹脂組成物
遮光性樹脂組成物は、遮光性材料と、バインダー樹脂とを含むものである。
遮光性樹脂組成物は、遮光性材料と、バインダー樹脂とを含むものである。
遮光層に用いられる遮光性材料としては、有機半導体層が吸収する波長であって、オフ電流の増加や有機半導体層の劣化の原因となる波長の光を遮蔽することができるものであれば特に限定されるものではない。このような遮光性材料としては、例えば光を吸収する材料を挙げることができ、具体的には有機半導体層が吸収する波長にもよるが、カーボンブラック、チタンブラック、黒色酸化鉄等の金属酸化物、硫化ビスマス等の金属硫化物、フタロシアニンブラック、ニグロシン、アニリンブラック、ペリレンブラック等の黒色有機顔料、赤、緑、青等の有彩色有機顔料の混合物等を挙げることができる。また、光を散乱する材料を用いることもでき、具体的には酸化珪素、酸化アルミニウム、硫酸バリウム、酸化チタン、チタン酸バリウム等の無機物の微粒子、アクリル系樹脂、ジビニルベンゼン系樹脂、ベンゾグアナミン系樹脂、スチレン系樹脂、メラミン系樹脂、アクリル−スチレン系樹脂、ポリカーボネート系樹脂、ポリエチレン系樹脂、ポリ塩化ビニル系樹脂等の有機物の微粒子、あるいは、これらの2種以上の混合系の微粒子を挙げることができる。
また、バインダー樹脂としては、上記遮光性材料を分散することができれば特に限定されず、一般的な樹脂材料を用いることができる。上記バインダー樹脂としては、感光性樹脂材料を好適に用いることができる。
バインダー樹脂としては、具体的には、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の樹脂材料を挙げることができる。
遮光性樹脂組成物は、上記の遮光性材料およびバインダー樹脂を溶解もしくは分散可能な溶媒をさらに含んでいてもよい。溶媒としては、一般的なものを用いることができる。本態様においては、溶媒としては、ポリエチレングリコールモノメタクリレート(PEGMA)を好適に用いることができる。
(2)遮光層の形成方法
本工程に用いられる遮光性樹脂組成物の塗布方法としては、ゲート電極が形成されたゲート絶縁層上に所定の厚みで塗膜を形成することができる方法であれば特に限定されないが、上記ゲート絶縁層上の全域に塗布可能な方法であることが好ましい。ゲート絶縁層表面の濡れ性の差を利用して、検出領域以外の領域において、遮光性樹脂組成物をゲート絶縁層上に好適に塗布することができるからである。具体的な塗布方法としては、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
本工程に用いられる遮光性樹脂組成物の塗布方法としては、ゲート電極が形成されたゲート絶縁層上に所定の厚みで塗膜を形成することができる方法であれば特に限定されないが、上記ゲート絶縁層上の全域に塗布可能な方法であることが好ましい。ゲート絶縁層表面の濡れ性の差を利用して、検出領域以外の領域において、遮光性樹脂組成物をゲート絶縁層上に好適に塗布することができるからである。具体的な塗布方法としては、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
本工程においては、感光性樹脂を含む遮光性樹脂組成物を用い、上述した塗膜の形成後に、露光および現像して遮光層をパターニングして形成してもよい。本工程においては、上記塗膜を形成した場合もアライメントマークを検出可能であることから、基板上に形成された各構成と遮光層との位置合わせを適切に行なうことができるからである。遮光層をパターニングして形成する場合は、例えば、後述する第2コンタクトホールを有する遮光層を形成することができる。
遮光性樹脂組成物の表面張力、粘度等については、ゲート絶縁層表面の濡れ性の差、塗布方法に応じて適宜調整される。
(3)遮光層
本工程により形成される遮光層は、検出領域以外の領域においてゲート絶縁層上に形成される。上記遮光層は、通常、上述したゲート電極用導電層が形成された領域に形成されるものである。
本工程により形成される遮光層は、検出領域以外の領域においてゲート絶縁層上に形成される。上記遮光層は、通常、上述したゲート電極用導電層が形成された領域に形成されるものである。
遮光層の厚みとしては、所定の遮光性を有することができれば特に限定されず、本態様により製造される有機半導体素子の用途に応じて適宜選択することができる。遮光層の厚みとしては、例えば、0.3μm〜3μmの範囲内、なかでも0.6μm〜2μmの範囲内、特に0.9μm〜1.2μmの範囲内であることが好ましい。
遮光層の厚みが薄すぎる場合は、有機半導体層への光照射を十分に抑制することが困難となる可能性があるからであり、遮光層の厚みが厚すぎる場合は、遮光性樹脂組成物を親水領域に選択的に塗布することが困難となる可能性があるからである。
遮光層の厚みが薄すぎる場合は、有機半導体層への光照射を十分に抑制することが困難となる可能性があるからであり、遮光層の厚みが厚すぎる場合は、遮光性樹脂組成物を親水領域に選択的に塗布することが困難となる可能性があるからである。
遮光層は後述する外部入出力電極とドレイン電極とを電気的に接続させる第2コンタクトホールを有していてもよい。遮光層に形成される第2コンタクトホールの位置については、ドレイン電極とゲート電極とを電気的に接続させることができる位置であればよく、本態様により製造される有機半導体素子の用途に応じて適宜決定することができる。また、図1(e)等に示すように、ゲート絶縁層6のコンタクトホール20aと遮光層8の第2コンタクトホール20bとが平面視上重なるように形成される場合、遮光層8の第2コンタクトホール20bの大きさについては、ゲート絶縁層6のコンタクトホール20aの大きさと同等であってもよく、異なっていてもよい。
4.その他の工程
本態様の有機半導体素子用基板の製造方法は、上述した各工程を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。
本態様の有機半導体素子用基板の製造方法は、上述した各工程を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。
(1)パッシベーション層形成工程
本態様においては、図4に示すように、遮光層8を覆うようにパッシベーション層9を形成してもよい。パッシベーション層は、空気中に存在する水分や酸素の作用により有機半導体層が劣化することを防止するために設けられるものである。パッシベーション層が形成されていることにより、有機半導体層の劣化を防止することが可能になることから、経時的な劣化の少ない高性能な有機半導体素子とすることができる。
また、本態様における遮光層は絶縁性が不十分である場合がある。そのため、例えば、外部入出力電極として表示装置に用いられる画素電極を例に説明すると、画素電極と隣接する画素電極や配線との間にリーク電流が発生し、画素電極電位が保持できない場合がある。また、上記遮光層は誘電率が大きい場合があり、画素電極と配線との間の寄生容量が大きくなり、配線からのノイズにより画素電極電位が変動する場合がある。また、上記遮光層は遮光性粒子を含有しているため、表面に凹凸を有している場合があり、遮光層表面に金属層を形成した場合、金属層のエッチング残渣が残りやすくなるなどの場合がある。このような場合に、パッシベーション層を形成することにより、絶縁性、寄生容量の低下及び表面平坦性が確保できる。
なお、図4は本態様により製造される有機半導体素子の一例を示す概略断面図である。
本態様においては、図4に示すように、遮光層8を覆うようにパッシベーション層9を形成してもよい。パッシベーション層は、空気中に存在する水分や酸素の作用により有機半導体層が劣化することを防止するために設けられるものである。パッシベーション層が形成されていることにより、有機半導体層の劣化を防止することが可能になることから、経時的な劣化の少ない高性能な有機半導体素子とすることができる。
また、本態様における遮光層は絶縁性が不十分である場合がある。そのため、例えば、外部入出力電極として表示装置に用いられる画素電極を例に説明すると、画素電極と隣接する画素電極や配線との間にリーク電流が発生し、画素電極電位が保持できない場合がある。また、上記遮光層は誘電率が大きい場合があり、画素電極と配線との間の寄生容量が大きくなり、配線からのノイズにより画素電極電位が変動する場合がある。また、上記遮光層は遮光性粒子を含有しているため、表面に凹凸を有している場合があり、遮光層表面に金属層を形成した場合、金属層のエッチング残渣が残りやすくなるなどの場合がある。このような場合に、パッシベーション層を形成することにより、絶縁性、寄生容量の低下及び表面平坦性が確保できる。
なお、図4は本態様により製造される有機半導体素子の一例を示す概略断面図である。
また、パッシベーション層には、上述した遮光層およびパッシベーション層を貫通するように第2コンタクトホールが形成されていてもよい。
パッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、有機半導体層の劣化を所望の程度に防止でき、絶縁性及び平坦性を有するものであれば特に限定されるものではなく、例えば、アクリル樹脂やフッ素系樹脂等を挙げることができる。
パッシベーション層の厚みは、パッシベーション層を構成する材料等に応じて適宜調整されるものであるが、例えば0.1μm〜100μmの範囲内であることが好ましく、中でも1μm〜10μmの範囲内であることが好ましい。
パッシベーション層の形成方法としては、所望の有機半導体層の劣化防止機能を有するパッシベーション層を形成することが可能な方法であれば特に限定されず、一般的な有機半導体素子のパッシベーション層を形成する際に用いられる方法と同様とすることができる。
(2)外部入出力電極形成工程
本態様においては、図4に示すように、遮光層8上にコンタクトホールを通じてドレイン電極に接続された外部入出力電極10を形成する工程を有していてもよい。
本態様においては、図4に示すように、遮光層8上にコンタクトホールを通じてドレイン電極に接続された外部入出力電極10を形成する工程を有していてもよい。
外部入出力電極およびドレイン電極の接続の態様は、有機半導体トラジスタの構造に応じて異なる。図4に示すように、ドレイン電極3aに接続された中間電極3bが形成され、ゲート絶縁層6を貫通するコンタクトホール20aと遮光層8およびパッシベーション層10を貫通する第2コンタクトホール20bとが形成される場合がある。この場合、コンタクトホール20aを通じてドレイン電極3aおよび中間電極3bが接続され、第2コンタクトホール20bを通じて中間電極3bおよび外部入出力電極10が接続されていればよい。
外部入出力電極としては、一般的な有機半導体素子に用いられるものと同様とすることができる。例えば、本態様により製造される有機半導体素子を表示装置の駆動に用いる場合は、画素電極を挙げることができる。また、本態様により製造される有機半導体素子を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
外部入出力電極に用いられる導電性材料としては、Al、Ti、Cr、Cu等の金属材料、ITO、IZO等の金属酸化物材料、カーボンペーストや銀ペースト等の導電性ペースト材料、PEDOT/PSS等の導電性高分子材料が挙げられる。
また、外部入出力電極の形成方法としては、一般的な電極の形成方法と同様とすることができる。
外部入出力電極に用いられる導電性材料としては、Al、Ti、Cr、Cu等の金属材料、ITO、IZO等の金属酸化物材料、カーボンペーストや銀ペースト等の導電性ペースト材料、PEDOT/PSS等の導電性高分子材料が挙げられる。
また、外部入出力電極の形成方法としては、一般的な電極の形成方法と同様とすることができる。
5.有機半導体素子
本態様により製造される有機半導体素子は、上述した各構成を有するものである。また、本態様により製造される有機半導体素子は、トップゲートトップコンタクト型の有機半導体トランジスタまたはトップゲートボトムコンタクト型の有機半導体トランジスタを有するものである。
本態様により製造される有機半導体素子は、上述した各構成を有するものである。また、本態様により製造される有機半導体素子は、トップゲートトップコンタクト型の有機半導体トランジスタまたはトップゲートボトムコンタクト型の有機半導体トランジスタを有するものである。
有機半導体素子の用途としては、例えば、TFT方式を用いる表示装置のTFTアレイ基板として用いることができる。このような表示装置としては例えば、液晶表示装置、電気泳動表示装置、有機EL表示装置等を挙げることができる。また、有機半導体素子は、温度センサーや圧力センサー等に用いることもできる。
II.第2態様
本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記有機半導体層を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記基板上または上記ゲート絶縁層上に形成されたアライメントマークと、を有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記ゲート絶縁層上に親水化処理をする親水化処理工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記親水化処理がされた上記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする製造方法である。
本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記有機半導体層を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記基板上または上記ゲート絶縁層上に形成されたアライメントマークと、を有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記ゲート絶縁層上に親水化処理をする親水化処理工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記親水化処理がされた上記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする製造方法である。
本態様の有機半導体素子の製造方法について図を用いて説明する。
図5(a)〜(d)は本態様の有機半導体素子の製造方法の一例を示す工程図である。本態様の有機半導体素子の製造方法においては、図5(a)に示すように、基板1と、基板1上に形成されたソース電極2およびドレイン電極3aと、基板1上のソース電極2およびドレイン電極3aの間のチャネル領域に形成された有機半導体層4と、基板1上に形成されたアライメントマーク5と、有機半導体層4を覆うように形成されたゲート絶縁層6と、ゲート絶縁層6上に形成されたゲート電極7と、を有する有機半導体素子用基板100’を準備する。次に、図5(b)に示すように、メタルマスクMを介して真空紫外光L等を照射することにより、アライメントマーク5と平面視上重なる検出領域A以外の領域において、ゲート絶縁層6上に親水化処理をして疎水領域Bと親水領域Cとを形成する(親水化処理工程)。次に図5(c)、(d)に示すように、検出領域A以外の領域において、遮光性樹脂組成物8’を、上記親水化処理がされたゲート絶縁層6上に塗布して、遮光層を形成する(遮光層形成工程)。遮光層形成工程においては、親水領域Cに遮光性樹脂組成物8’の塗膜を形成して遮光層8を形成する。本態様においては、必要に応じて、遮光性樹脂組成物に感光性樹脂材料を用い、上記塗膜を露光および現像することにより、図5(d)に示すように第2コンタクトホール20bを有する遮光層8を形成してもよい。
図5(a)〜(d)では、有機半導体素子用基板100’として、有機半導体層の上層にソース電極およびドレイン電極が配置されたものを用い、トップゲートトップコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。また図示はしないが、本態様の有機半導体素子の製造方法は、有機半導体素子用基板として、有機半導体層の下層にソース電極およびドレイン電極が配置されたものを用い、トップゲートボトムコンタクト型の有機半導体トランジスタを有する有機半導体素子を製造することもできる。
なお、図5(a)〜(d)において説明していない符号については、図1(a)〜(e)において説明した符号と同様とすることができるため、ここでの説明は省略する。
図5(a)〜(d)は本態様の有機半導体素子の製造方法の一例を示す工程図である。本態様の有機半導体素子の製造方法においては、図5(a)に示すように、基板1と、基板1上に形成されたソース電極2およびドレイン電極3aと、基板1上のソース電極2およびドレイン電極3aの間のチャネル領域に形成された有機半導体層4と、基板1上に形成されたアライメントマーク5と、有機半導体層4を覆うように形成されたゲート絶縁層6と、ゲート絶縁層6上に形成されたゲート電極7と、を有する有機半導体素子用基板100’を準備する。次に、図5(b)に示すように、メタルマスクMを介して真空紫外光L等を照射することにより、アライメントマーク5と平面視上重なる検出領域A以外の領域において、ゲート絶縁層6上に親水化処理をして疎水領域Bと親水領域Cとを形成する(親水化処理工程)。次に図5(c)、(d)に示すように、検出領域A以外の領域において、遮光性樹脂組成物8’を、上記親水化処理がされたゲート絶縁層6上に塗布して、遮光層を形成する(遮光層形成工程)。遮光層形成工程においては、親水領域Cに遮光性樹脂組成物8’の塗膜を形成して遮光層8を形成する。本態様においては、必要に応じて、遮光性樹脂組成物に感光性樹脂材料を用い、上記塗膜を露光および現像することにより、図5(d)に示すように第2コンタクトホール20bを有する遮光層8を形成してもよい。
図5(a)〜(d)では、有機半導体素子用基板100’として、有機半導体層の上層にソース電極およびドレイン電極が配置されたものを用い、トップゲートトップコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。また図示はしないが、本態様の有機半導体素子の製造方法は、有機半導体素子用基板として、有機半導体層の下層にソース電極およびドレイン電極が配置されたものを用い、トップゲートボトムコンタクト型の有機半導体トランジスタを有する有機半導体素子を製造することもできる。
なお、図5(a)〜(d)において説明していない符号については、図1(a)〜(e)において説明した符号と同様とすることができるため、ここでの説明は省略する。
本態様によれば、上記親水化処理工程を有することにより、上記アライメントマークと平面視上重なる検出領域以外の領域に親水化処理をすることができる。よって、遮光層形成工程においては検出領域以外の領域において、遮光性樹脂組成物を、ゲート絶縁層上に選択的に塗布して遮光層を形成することができる。したがって、遮光層を形成した場合もアライメントマークを検出することができ、遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができる。
以下、本態様の有機半導体素子の製造方法の各工程について説明する。
1.親水化処理工程
本態様における親水化処理工程は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層と、ゲート電極を有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記ゲート絶縁層上に親水化処理をする工程である。
本態様における親水化処理工程は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層と、ゲート電極を有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記ゲート絶縁層上に親水化処理をする工程である。
(1)有機半導体素子用基板
本態様に用いられる有機半導体素子用基板は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記有機半導体層を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記基板上または上記ゲート絶縁層上に形成されたアライメントマークと、を有するものである。
本態様に用いられる有機半導体素子用基板は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記有機半導体層を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記基板上または上記ゲート絶縁層上に形成されたアライメントマークと、を有するものである。
(a)アライメントマーク
本態様に用いられるアライメントマークは、基板上またはゲート絶縁層上に形成されるものである。なかでも、本態様においては、ソース電極およびドレイン電極と同一平面上に形成されることが好ましい。
なお、アライメントマークについて上記以外の点については、上述した第1態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
本態様に用いられるアライメントマークは、基板上またはゲート絶縁層上に形成されるものである。なかでも、本態様においては、ソース電極およびドレイン電極と同一平面上に形成されることが好ましい。
なお、アライメントマークについて上記以外の点については、上述した第1態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
(b)ゲート電極
本態様に用いられるゲート電極は、ゲート絶縁層上に形成されるものである。
本態様に用いられるゲート電極の材料としては、ゲート絶縁層上に形成することができるものであれば特に限定されず、第1態様で説明した導電性無機材料の他、例えば、PEDOT/PSS(ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸)等の導電性を有する有機材料を挙げることができる。
本態様に用いられるゲート電極は、ゲート絶縁層上に形成されるものである。
本態様に用いられるゲート電極の材料としては、ゲート絶縁層上に形成することができるものであれば特に限定されず、第1態様で説明した導電性無機材料の他、例えば、PEDOT/PSS(ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸)等の導電性を有する有機材料を挙げることができる。
本態様におけるゲート電極の形成方法としては、例えば、基板上の全面に導電性無機材料を用いて、導電層を成膜した後、エッチングする方法を挙げることができる。
上記導電層の成膜方法としては、ゲート絶縁膜が親水化することなく、ゲート絶縁層上に形成できる方法であれば特に限定されず、真空蒸着(材料を真空中で蒸発させて基板に堆積させる方法、スパッタ法を含まない。)、塗布(導電性有機材料を溶剤に溶かしたもの、金属粒子(Au、Ag、Cu、Al等)を溶剤中に分散させたもの)、無電解メッキ(Ni、Cu、Sn、Au等)等が挙げられる。
上記導電層の成膜方法としては、ゲート絶縁膜が親水化することなく、ゲート絶縁層上に形成できる方法であれば特に限定されず、真空蒸着(材料を真空中で蒸発させて基板に堆積させる方法、スパッタ法を含まない。)、塗布(導電性有機材料を溶剤に溶かしたもの、金属粒子(Au、Ag、Cu、Al等)を溶剤中に分散させたもの)、無電解メッキ(Ni、Cu、Sn、Au等)等が挙げられる。
また、本態様におけるゲート電極の形成方法としては、メタルマスク等のマスク材を用いて上記導電層をパターン状に形成する方法、印刷法等を挙げることができる。また、リフトオフ法を用いることもできる。
ゲート電極のパターン形状、厚みについては、第1態様におけるゲート電極と同様とすることができるため、ここでの説明は省略する。
(c)その他
有機半導体素子用基板について、上記以外の点については、第1態様で説明したものと同様とすることができるため、ここでの説明は省略する。
有機半導体素子用基板について、上記以外の点については、第1態様で説明したものと同様とすることができるため、ここでの説明は省略する。
(2)親水化処理
本工程においては、アライメントマークと平面視上重なる検出領域以外の領域において、ゲート絶縁層上に親水化処理をする。
本工程においては、アライメントマークと平面視上重なる検出領域以外の領域において、ゲート絶縁層上に親水化処理をする。
本工程においては、親水化処理前のゲート絶縁層表面の水接触角よりも親水化処理後のゲート絶縁層表面の水接触角を低くすることができれば特に限定されない。
より具体的には、親水化処理前のゲート絶縁層表面が第1態様における疎水性を有する場合、親水化処理後のゲート絶縁層表面の水接触角としては、85°以下、なかでも0°〜75°の範囲内、特に0°〜60°の範囲内であることが好ましい。
親水化処理後のゲート絶縁層表面の水接触角が上記範囲であることにより、後述する遮光層形成工程において、検出領域以外の領域に遮光性樹脂組成物を塗布して遮光層を形成しやすくすることができるからである。
より具体的には、親水化処理前のゲート絶縁層表面が第1態様における疎水性を有する場合、親水化処理後のゲート絶縁層表面の水接触角としては、85°以下、なかでも0°〜75°の範囲内、特に0°〜60°の範囲内であることが好ましい。
親水化処理後のゲート絶縁層表面の水接触角が上記範囲であることにより、後述する遮光層形成工程において、検出領域以外の領域に遮光性樹脂組成物を塗布して遮光層を形成しやすくすることができるからである。
本態様における親水化処理は、通常、ゲート絶縁層表面にエネルギーを照射することにより行なわれる。照射されるエネルギーとしては、例えば、紫外線、電子線等が挙げられる。中でも、真空紫外線が好ましい。真空紫外線はエネルギーが高く、より効果的に酸素の活性種を発生させることが可能であり、短時間で効率良くゲート絶縁層表面を親水化することができるからである。
真空紫外線の波長は、ゲート絶縁層表面を親水化することができる波長であればよく、ゲート絶縁層の材料の種類に応じて適宜選択される。通常は、100nm〜250nmの範囲内であることが好ましく、中でも150nm〜200nmの範囲内であることが好ましい。波長が上記範囲よりも長いと、酸素ラジカルの発生効率が低くなり、ゲート絶縁層の材料の種類によっては感度が低くなってしまう場合があるからである。また、波長が上記範囲よりも短いと、安定した真空紫外線の照射が困難となる可能性があるからである。
真空紫外線の照射に用いることができる光源としては、例えば、エキシマランプ、低圧
水銀ランプ、その他種々の光源を挙げることができる。
真空紫外線の照射量としては、ゲート絶縁層の材料の種類に応じて適宜調整される。
水銀ランプ、その他種々の光源を挙げることができる。
真空紫外線の照射量としては、ゲート絶縁層の材料の種類に応じて適宜調整される。
真空紫外線をゲート絶縁層上に照射する方法としては、上記アライメントマークと平面視上重なる検出領域以外の領域において、均一な照射量で真空紫外線を、上記ゲート絶縁層上に照射できる方法であれば特に限定されず、例えば、マスクを介して、ゲート絶縁層の全面を同時に照射する方法、マスクを介して、光源またはゲート絶縁層が形成された基板の少なくとも一方を移動させながら、ゲート絶縁層を順次に照射する方法を挙げることができる。この場合、マスクは、有機半導体素子用基板とともに移動させる。中でも、ゲート絶縁層を順次に照射する方法が好ましい。その理由は次の通りである。
すなわち、真空紫外線は指向性のない分散光であるため、ゲート絶縁層の全面を同時に照射する方法では、例えば、大面積のゲート絶縁層に真空紫外線を照射する場合に、中央部と端部とで真空紫外線の照射量に差が生じてしまう可能性がある。しかしながら、ゲート絶縁層を順次に照射する方法によれば、たとえ大面積のゲート絶縁層に真空紫外線を照射する場合であっても、全面に対して均一に照射することが容易になるからである。
また、ゲート絶縁層を順次に照射する方法の中でも、ゲート絶縁層が形成された基板を固定し、光源を移動させながら照射する方法が好ましい。このような方法によれば、大面積のゲート絶縁層に均一に真空紫外線を照射することが容易になるからである。
すなわち、真空紫外線は指向性のない分散光であるため、ゲート絶縁層の全面を同時に照射する方法では、例えば、大面積のゲート絶縁層に真空紫外線を照射する場合に、中央部と端部とで真空紫外線の照射量に差が生じてしまう可能性がある。しかしながら、ゲート絶縁層を順次に照射する方法によれば、たとえ大面積のゲート絶縁層に真空紫外線を照射する場合であっても、全面に対して均一に照射することが容易になるからである。
また、ゲート絶縁層を順次に照射する方法の中でも、ゲート絶縁層が形成された基板を固定し、光源を移動させながら照射する方法が好ましい。このような方法によれば、大面積のゲート絶縁層に均一に真空紫外線を照射することが容易になるからである。
真空紫外線の照射は、通常、酸素の存在下において行われる。
マスクとしては、一般的な親水化処理に用いられるものと同様とすることができ、例えば、メタルマスク、フォトマスク、フィルムマスク等を用いることができる。
マスクのパターン形状については、本態様により製造される有機半導体素子の用途等に応じて適宜選択することができ、具体的には、第1態様で説明したゲート電極用導電層の形成箇所に対応する領域に親水化処理を行うことができるパターン形状を挙げることができる。
マスクのパターン形状については、本態様により製造される有機半導体素子の用途等に応じて適宜選択することができ、具体的には、第1態様で説明したゲート電極用導電層の形成箇所に対応する領域に親水化処理を行うことができるパターン形状を挙げることができる。
2.その他
本態様における遮光層形成工程、およびその他の工程については、上述した第1態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
本態様における遮光層形成工程、およびその他の工程については、上述した第1態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
III.第3態様
本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記有機半導体層を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記基板上または上記ゲート絶縁層上に形成されたアライメントマークと、上記ゲート電極上に形成されたパッシベーション層とを有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記パッシベーション層上に親水化処理をする親水化処理工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記親水化処理がされた上記パッシベーション層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする製造方法である。
本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上の上記ソース電極および上記ドレイン電極の間のチャネル領域に形成された有機半導体層と、上記有機半導体層を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記基板上または上記ゲート絶縁層上に形成されたアライメントマークと、上記ゲート電極上に形成されたパッシベーション層とを有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記パッシベーション層上に親水化処理をする親水化処理工程と、上記検出領域以外の領域において、遮光性樹脂組成物を、上記親水化処理がされた上記パッシベーション層上に塗布して、遮光層を形成する遮光層形成工程と、を有することを特徴とする製造方法である。
本態様の有機半導体素子の製造方法について図を用いて説明する。
図6(a)〜(d)は本態様の有機半導体素子の製造方法の一例を示す工程図である。本態様の有機半導体素子の製造方法においては、図6(a)に示すように、基板1と、基板1上に形成されたソース電極2およびドレイン電極3aと、基板1上のソース電極2およびドレイン電極3aの間のチャネル領域に形成された有機半導体層4と、基板1上に形成されたアライメントマーク5と、有機半導体層4を覆うように形成されたゲート絶縁層6と、ゲート絶縁層6上に形成されたゲート電極7と、ゲート電極7上に形成されたパッシベーション層9を有する有機半導体素子用基板100’を準備する。次に、図6(b)に示すように、メタルマスクMを介して真空紫外光L等を照射することにより、アライメントマーク5と平面視上重なる検出領域A以外の領域において、パッシベーション層9上の親水化処理をして疎水領域Bと親水領域Cとを形成する(親水化処理工程)。次に図6(c)、(d)に示すように、検出領域A以外の領域において、遮光性樹脂組成物8’を、上記親水化処理がされたパッシベーション層9上に塗布して、遮光層8を形成する(遮光層形成工程)。遮光層形成工程においては、親水領域Cに塗膜8’を形成して遮光層8を形成する。本態様においては、必要に応じて、遮光性樹脂組成物に感光性樹脂材料を用い、上記塗膜を露光および現像することにより、図6(d)に示すように第2コンタクトホール20bを有する遮光層8を形成してもよい。
図6(a)〜(d)では、有機半導体素子用基板100’として、有機半導体層の上層にソース電極およびドレイン電極が配置されたものを用い、トップゲートトップコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。また図示はしないが、本態様の有機半導体素子の製造方法は、有機半導体素子用基板として、有機半導体層の下層にソース電極およびドレイン電極が配置されたものを用い、トップゲートボトムコンタクト型の有機半導体トランジスタを有する有機半導体素子を製造することもできる。
なお、図6(a)〜(d)において説明していない符号については、図1(a)〜(e)において説明した符号と同様とすることができるため、ここでの説明は省略する。
図6(a)〜(d)は本態様の有機半導体素子の製造方法の一例を示す工程図である。本態様の有機半導体素子の製造方法においては、図6(a)に示すように、基板1と、基板1上に形成されたソース電極2およびドレイン電極3aと、基板1上のソース電極2およびドレイン電極3aの間のチャネル領域に形成された有機半導体層4と、基板1上に形成されたアライメントマーク5と、有機半導体層4を覆うように形成されたゲート絶縁層6と、ゲート絶縁層6上に形成されたゲート電極7と、ゲート電極7上に形成されたパッシベーション層9を有する有機半導体素子用基板100’を準備する。次に、図6(b)に示すように、メタルマスクMを介して真空紫外光L等を照射することにより、アライメントマーク5と平面視上重なる検出領域A以外の領域において、パッシベーション層9上の親水化処理をして疎水領域Bと親水領域Cとを形成する(親水化処理工程)。次に図6(c)、(d)に示すように、検出領域A以外の領域において、遮光性樹脂組成物8’を、上記親水化処理がされたパッシベーション層9上に塗布して、遮光層8を形成する(遮光層形成工程)。遮光層形成工程においては、親水領域Cに塗膜8’を形成して遮光層8を形成する。本態様においては、必要に応じて、遮光性樹脂組成物に感光性樹脂材料を用い、上記塗膜を露光および現像することにより、図6(d)に示すように第2コンタクトホール20bを有する遮光層8を形成してもよい。
図6(a)〜(d)では、有機半導体素子用基板100’として、有機半導体層の上層にソース電極およびドレイン電極が配置されたものを用い、トップゲートトップコンタクト型の有機半導体トランジスタを有する有機半導体素子100を製造する例について示している。また図示はしないが、本態様の有機半導体素子の製造方法は、有機半導体素子用基板として、有機半導体層の下層にソース電極およびドレイン電極が配置されたものを用い、トップゲートボトムコンタクト型の有機半導体トランジスタを有する有機半導体素子を製造することもできる。
なお、図6(a)〜(d)において説明していない符号については、図1(a)〜(e)において説明した符号と同様とすることができるため、ここでの説明は省略する。
本態様においては、上記親水化処理工程を有することにより、上記アライメントマークと平面視上重なる検出領域以外の領域において、パッシベーション層上に親水化処理をすることができる。よって、遮光層形成工程においては、検出領域以外の領域において、遮光性樹脂組成物を、パッシベーション層上に選択的に塗布して遮光層を形成することができる。したがって、遮光層を形成した場合もアライメントマークを検出することができ、遮光層を有する有機半導体素子の各構成の位置合わせを適切に行うことができる。
1.親水化処理工程
本態様に用いられる親水化処理工程は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層と、ゲート電極と、パッシベーション層とを有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記パッシベーション層上に親水化処理をする工程である。
本態様に用いられる親水化処理工程は、基板と、ソース電極およびドレイン電極と、有機半導体層と、アライメントマークと、ゲート絶縁層と、ゲート電極と、パッシベーション層とを有する有機半導体素子用基板を準備し、上記アライメントマークと平面視上重なる検出領域以外の領域において、上記パッシベーション層上に親水化処理をする工程である。
(1)有機半導体素子用基板
本態様に用いられる有機半導体素子用基板は、上述した第2態様の項で説明した有機半導体素子用基板におけるゲート絶縁層上に、さらにパッシベーション層が形成された構成を有するものである。
本態様に用いられる有機半導体素子用基板は、上述した第2態様の項で説明した有機半導体素子用基板におけるゲート絶縁層上に、さらにパッシベーション層が形成された構成を有するものである。
本工程に用いられるパッシベーション層は、通常、絶縁性樹脂材料が用いられ、特に第1態様におけるゲート絶縁層に用いられる樹脂材料を好適に用いることができる。
また、パッシベーション層は、親水性を有することが好ましい。パッシベーション層表面の水接触角については、上述した第1態様におけるゲート絶縁層表面の水接触角と同様とすることができるため、ここでの説明は省略する。
(2)親水化処理
本態様における親水化処理については、上述した第2態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
本態様における親水化処理については、上述した第2態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
2.遮光層形成工程
本態様における遮光層形成工程は、上記検出領域以外の領域において、遮光性樹脂組成物を、上記親水化処理がされたパッシベーション層上に塗布して、遮光層を形成する工程である。
本態様においては、パッシベーション層上に遮光層が形成される。上記の点以外については、第1態様の遮光層形成工程と同様とすることができるため、ここでの説明は省略する。
本態様における遮光層形成工程は、上記検出領域以外の領域において、遮光性樹脂組成物を、上記親水化処理がされたパッシベーション層上に塗布して、遮光層を形成する工程である。
本態様においては、パッシベーション層上に遮光層が形成される。上記の点以外については、第1態様の遮光層形成工程と同様とすることができるため、ここでの説明は省略する。
3.その他
本態様におけるその他の工程については、上述した第1態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
本態様におけるその他の工程については、上述した第1態様で説明した内容と同様とすることができるため、ここでの説明は省略する。
本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下に実施例、比較例および参考例を示し、本発明をさらに詳細に説明する。
[実施例]
基板として、ガラス基板を準備した。
上記基板上の全面に金を厚み40nmで真空蒸着した。次に、金膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。次いで、エッチング処理を施して、上記レジスト層が形成されていない部位の金膜をエッチングした後、上記レジスト層を除去した。これにより、アライメントマーク、ソース電極、ドレイン電極およびデータ配線を形成した。
基板として、ガラス基板を準備した。
上記基板上の全面に金を厚み40nmで真空蒸着した。次に、金膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。次いで、エッチング処理を施して、上記レジスト層が形成されていない部位の金膜をエッチングした後、上記レジスト層を除去した。これにより、アライメントマーク、ソース電極、ドレイン電極およびデータ配線を形成した。
次に、チオフェン系ポリマーをキシレンに固形分濃度1wt%にて溶解させた有機半導体のキシレン溶液を準備した。アライメントマーク等が形成された基板表面にスピンコートにて上記キシレン溶液を塗布し、厚み50nmの有機半導体層を上記基板の全面に形成した。次いで、ポジ型レジストを有機半導体層上にスピンコートしてレジスト層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、レジスト層をパターニングし、チャネル領域を覆うようにレジスト層を形成した。大気下で、波長172nm、照度3mW/cm2の真空紫外線を60秒間照射し、レジスト層で覆われている部位以外の有機半導体層をエッチング除去し、有機半導体層のパターニングを行った。その後、レジスト層を除去した。
次に、上記有機半導体層が形成された基板上に、紫外線感光性アクリル系樹脂をスピンコートしてゲート絶縁層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、ゲート絶縁層のパターニングを行った。次いで、150℃のオーブンにて加熱硬化させ、厚み1μmのゲート絶縁層を形成した。
この際、ゲート絶縁層の水接触角は約100°であった
この際、ゲート絶縁層の水接触角は約100°であった
次に、アライメントマークと平面視上重なる検出領域をメタルマスクで隠した状態で、ゲート絶縁層が形成された基板上に、アルミニウム(Al)を厚み200nmでスパッタ蒸着した。続いて、Alスパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。エッチング処理を施して、レジスト層が形成されていない部位のAlスパッタ膜をエッチングした後、レジスト層を除去した。これにより、ゲート電極および配線などを形成した。この際、ゲート絶縁層の検出領域表面の水接触角は約74°であった。
紫外線感光性樹脂と、遮光材料としてチタンブラックと、主溶媒としてPGMEAを含む遮光層用塗工液を準備した。
ゲート電極および配線が形成されたゲート絶縁層上に、上記遮光層用塗工液をスピンコートにより塗布した。この際、表面濡れ性の違いによりメタルマスクで遮蔽した領域には遮光層用塗工液は形成されなかった。次に、フォトマスクを介した露光およびアルカリ現像工程を行い、遮光層のパターニングを行った。この際、ゲート電極上に45μm×90μmのコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、厚み1μmの遮光層を形成した。
次に、遮光層上に紫外線感光性アクリル系樹脂をスピンコートしてパッシベーション層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、パッシベーション層のパターニングを行った。この際、上記遮光層のコンタクトホール内部に30μm×30μmのコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、厚み4μmのパッシベーション層を形成した。
ゲート電極および配線が形成されたゲート絶縁層上に、上記遮光層用塗工液をスピンコートにより塗布した。この際、表面濡れ性の違いによりメタルマスクで遮蔽した領域には遮光層用塗工液は形成されなかった。次に、フォトマスクを介した露光およびアルカリ現像工程を行い、遮光層のパターニングを行った。この際、ゲート電極上に45μm×90μmのコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、厚み1μmの遮光層を形成した。
次に、遮光層上に紫外線感光性アクリル系樹脂をスピンコートしてパッシベーション層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、パッシベーション層のパターニングを行った。この際、上記遮光層のコンタクトホール内部に30μm×30μmのコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、厚み4μmのパッシベーション層を形成した。
次に、パッシベーション層上にAlをスパッタ蒸着して通常のフォトリソグラフィでパターニングした。この工程にて、外部入出力電極が形成された。
以上の手順により、有機半導体素子を作製した。
以上の手順により、有機半導体素子を作製した。
[比較例]
実施例と同様の方法で、ガラス基板上に、アライメントマーク、ソース電極、ドレイン電極、データ配線およびゲート絶縁層を形成した。
上記ゲート絶縁層上の全面にAlをスパッタ蒸着したこと以外は、実施例と同様にゲート電極、配線を形成した。検出領域の水接触角が他の領域と同様に約74°となった。
実施例と同様の方法で、ガラス基板上に、アライメントマーク、ソース電極、ドレイン電極、データ配線およびゲート絶縁層を形成した。
上記ゲート絶縁層上の全面にAlをスパッタ蒸着したこと以外は、実施例と同様にゲート電極、配線を形成した。検出領域の水接触角が他の領域と同様に約74°となった。
上記遮光層用塗工液をゲート電極、配線等が形成されたゲート絶縁層上にスピンコートしたところ、塗膜が検出領域上にも塗布された。その結果、塗膜の露光を行って、遮光層を形成することが困難であった。
[参考例1]
実施例と同様の方法で、ガラス基板上に、アライメントマーク、ソース電極、ドレイン電極、データ配線およびゲート絶縁層を形成した。
上記ゲート絶縁層上の全面にAlを真空蒸着したこと以外は、実施例と同様にして、ゲート電極および配線を形成した。ゲート電極等を形成した後のゲート絶縁層の水接触角は約94°であった。
検出領域をメタルマスクで隠した状態で、ゲート絶縁層表面に真空紫外光を90秒間照射した。その際、ゲート絶縁層の検出領域以外の領域の表面の水接触角が20°以下に低下した。
上記遮光層用塗工液をゲート電極等が形成されたゲート絶縁層上にスピンコートしたところ、塗膜が検出領域以外に形成された。
実施例と同様の方法で、ガラス基板上に、アライメントマーク、ソース電極、ドレイン電極、データ配線およびゲート絶縁層を形成した。
上記ゲート絶縁層上の全面にAlを真空蒸着したこと以外は、実施例と同様にして、ゲート電極および配線を形成した。ゲート電極等を形成した後のゲート絶縁層の水接触角は約94°であった。
検出領域をメタルマスクで隠した状態で、ゲート絶縁層表面に真空紫外光を90秒間照射した。その際、ゲート絶縁層の検出領域以外の領域の表面の水接触角が20°以下に低下した。
上記遮光層用塗工液をゲート電極等が形成されたゲート絶縁層上にスピンコートしたところ、塗膜が検出領域以外に形成された。
実施例と同様の方法で遮光層をパターニングして形成した。
次に、遮光層上に実施例と同様の方法でパッシベーション層および外部入出力電極が形成した。
以上の手順により有機半導体素子を作製した。
次に、遮光層上に実施例と同様の方法でパッシベーション層および外部入出力電極が形成した。
以上の手順により有機半導体素子を作製した。
[参考例2]
参考例1においてゲート絶縁層表面に真空紫外光の照射を行わなかったこと以外は、参考例1と同様に遮光層用塗工液と塗布したところ、ゲート絶縁層上のいくつかの場所で遮光層用塗工液がはじかれて、塗膜が形成された。また、検出領域上にも塗膜が形成されたため、塗膜の露光を行って、遮光層を形成することが困難であった。
参考例1においてゲート絶縁層表面に真空紫外光の照射を行わなかったこと以外は、参考例1と同様に遮光層用塗工液と塗布したところ、ゲート絶縁層上のいくつかの場所で遮光層用塗工液がはじかれて、塗膜が形成された。また、検出領域上にも塗膜が形成されたため、塗膜の露光を行って、遮光層を形成することが困難であった。
[参考例3]
参考例1と同様の方法により、ガラス基板上に、アライメントマーク、ソース電極、ドレイン電極、データ配線、ゲート絶縁層、ゲート電極および配線を形成した。次に、実施例と同様の方法を用いて、ゲート電極および配線が形成された基板上にパッシベーション層を形成した。
パッシベーション層の表面に、メタルマスクで検出領域を隠した状態で真空紫外光を90秒間照射した。その際水接触角は、検出領域は約94°、検出領域以外の領域の水接触角が20°以下であった。
次に、パッシベーション層上に遮光層用塗工液を塗布したところ、アライメント領域以外に塗膜を形成することができた。
次に、実施例と同様の方法により遮光層をパターニングして形成した。
次に、遮光層上に実施例と同様の方法により、外部入出力電極を形成した。
以上の手順により、有機半導体素子を作製した。
参考例1と同様の方法により、ガラス基板上に、アライメントマーク、ソース電極、ドレイン電極、データ配線、ゲート絶縁層、ゲート電極および配線を形成した。次に、実施例と同様の方法を用いて、ゲート電極および配線が形成された基板上にパッシベーション層を形成した。
パッシベーション層の表面に、メタルマスクで検出領域を隠した状態で真空紫外光を90秒間照射した。その際水接触角は、検出領域は約94°、検出領域以外の領域の水接触角が20°以下であった。
次に、パッシベーション層上に遮光層用塗工液を塗布したところ、アライメント領域以外に塗膜を形成することができた。
次に、実施例と同様の方法により遮光層をパターニングして形成した。
次に、遮光層上に実施例と同様の方法により、外部入出力電極を形成した。
以上の手順により、有機半導体素子を作製した。
[参考例4]
パッシベーション層の表面に、真空紫外光を照射しなかったこと以外は、参考例3と同様に遮光層用塗工液を塗布したところ、パッシベーション層のいくつかの場所で遮光層用塗工液がはじかれた。また、検出領域上にも塗膜が形成されたため、塗膜の露光を行って、遮光層を形成することが困難であった。
パッシベーション層の表面に、真空紫外光を照射しなかったこと以外は、参考例3と同様に遮光層用塗工液を塗布したところ、パッシベーション層のいくつかの場所で遮光層用塗工液がはじかれた。また、検出領域上にも塗膜が形成されたため、塗膜の露光を行って、遮光層を形成することが困難であった。
1 … 基板
2 … ソース電極
3a … ドレイン電極
3b … 中間電極
4 … 有機半導体層
5 … アライメントマーク
6 … ゲート絶縁層
7 … ゲート電極
8 … 遮光層
9 … パッシベーション層
100’ … 有機半導体素子用基板
100 … 有機半導体素子
M … メタルマスク
A … 検出領域
2 … ソース電極
3a … ドレイン電極
3b … 中間電極
4 … 有機半導体層
5 … アライメントマーク
6 … ゲート絶縁層
7 … ゲート電極
8 … 遮光層
9 … パッシベーション層
100’ … 有機半導体素子用基板
100 … 有機半導体素子
M … メタルマスク
A … 検出領域
Claims (2)
- 基板と、前記基板上に形成されたソース電極およびドレイン電極と、前記基板上の前記ソース電極および前記ドレイン電極の間のチャネル領域に形成された有機半導体層と、前記基板上に形成されたアライメントマークと、前記有機半導体層を覆うように形成されたゲート絶縁層とを有する有機半導体素子用基板を準備し、
エネルギーを有する粒子を堆積する成膜方法により、前記アライメントマークと平面視上重なる検出領域以外の領域において、導電材料を含むゲート電極用導電層を、前記ゲート絶縁層上に形成するゲート電極用導電層形成工程と、
前記ゲート電極用導電層をパターニングしてゲート電極を形成するゲート電極形成工程と、
前記検出領域以外の領域において、遮光性樹脂組成物を、前記ゲート電極が形成された前記ゲート絶縁層上に塗布して、遮光層を形成する遮光層形成工程と、
を有することを特徴とする有機半導体素子の製造方法。 - 前記ゲート電極用導電層形成工程前の前記ゲート絶縁層表面の水接触角が、90°以上であることを特徴とする請求項1に記載の有機半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139905A JP2016018854A (ja) | 2014-07-07 | 2014-07-07 | 有機半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139905A JP2016018854A (ja) | 2014-07-07 | 2014-07-07 | 有機半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016018854A true JP2016018854A (ja) | 2016-02-01 |
Family
ID=55233889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014139905A Pending JP2016018854A (ja) | 2014-07-07 | 2014-07-07 | 有機半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016018854A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113362703A (zh) * | 2021-07-05 | 2021-09-07 | 业成科技(成都)有限公司 | 显示装置及终端设备 |
-
2014
- 2014-07-07 JP JP2014139905A patent/JP2016018854A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113362703A (zh) * | 2021-07-05 | 2021-09-07 | 业成科技(成都)有限公司 | 显示装置及终端设备 |
CN113362703B (zh) * | 2021-07-05 | 2022-10-18 | 业成科技(成都)有限公司 | 显示装置及终端设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101282534B1 (ko) | 적층 구조체, 전자 소자, 및 표시 장치 | |
US20090050879A1 (en) | Organic thin film transistor and active matrix display | |
US20080128685A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
JP5741832B2 (ja) | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
US10026624B2 (en) | Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member | |
JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP2016018854A (ja) | 有機半導体素子の製造方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2016001689A (ja) | 有機半導体素子 | |
JP2009026901A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
WO2015199120A1 (ja) | 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 | |
JP6435651B2 (ja) | 有機半導体素子 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5685932B2 (ja) | 薄膜トランジスタ | |
US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
JP6877345B2 (ja) | 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5685933B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |