JP5256676B2 - 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ - Google Patents
有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ Download PDFInfo
- Publication number
- JP5256676B2 JP5256676B2 JP2007246241A JP2007246241A JP5256676B2 JP 5256676 B2 JP5256676 B2 JP 5256676B2 JP 2007246241 A JP2007246241 A JP 2007246241A JP 2007246241 A JP2007246241 A JP 2007246241A JP 5256676 B2 JP5256676 B2 JP 5256676B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- partition wall
- insulating
- semiconductor element
- insulating partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とする有機半導体素子を提供する。
また本発明によれば、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されていることから、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに本発明においては、上記絶縁性隔壁部が絶縁性材料からなることから、上記絶縁性隔壁部を層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
また本発明によれば、上記有機半導体層および上記ゲート絶縁層が上記開口部内に形成されているため、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いて有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに本発明においては、上記絶縁性隔壁部が絶縁性材料からなることから、上記絶縁性隔壁部を層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
また本発明によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスによって上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
また本発明によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
以下、本発明の有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイについて順に説明する。
まず、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを備えるものと、ボトムゲート型の有機半導体トランジスタを備えるものとの2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子について説明する。
まず、本発明の第1態様の有機半導体素子について説明する。本態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とするものである。
図1(a)に例示するように本態様の有機半導体素子10は、基板1と、上記基板1上に形成されたソース電極2およびドレイン電極3と、上記基板1上に形成され、絶縁性材料からなる絶縁性隔壁部4と、上記絶縁性隔壁部4の開口部内であり、かつ、上記ソース電極2および上記ドレイン電極3上に形成され、有機半導体材料からなる有機半導体層5と、上記有機半導体層5上に形成され、絶縁性樹脂材料からなるゲート絶縁層6と、上記ゲート絶縁層6上に形成されたゲート電極7とを有するものである。このような例において、本態様の有機半導体素子10は上記ゲート電極7が、上記絶縁性隔壁部4の開口部を覆うように形成されていることを特徴とするものである。
また、図1(b)に例示するように、本態様の有機半導体素子10においては、上記絶縁性隔壁部4が、上記ソース電極2および上記ドレイン電極3によって構成されるチャネル領域上が開口部となるように形成されているものである。
なお、図1(b)においては、有機半導体層、ゲート絶縁層およびゲート電極の図示は省略した。
また、本態様によれば、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されていることから、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに、本態様の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部を層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、かつ、少なくとも後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されたものである。
本態様の有機半導体素子は、このような絶縁性隔壁部を備えることにより高効率で製造することが可能となるのである。
以下、このような絶縁性隔壁部について詳細に説明する。
すなわち、上記絶縁性隔壁部の開口部内には後述する有機半導体層やゲート絶縁層が形成されることになるが、上記開口部の壁面近傍においてはこのような有機半導体層やゲート絶縁層の厚みのバラツキが大きくなる傾向にある。したがって、本発明における絶縁性隔壁部が、チャネル領域の一部が開口部内に収納されるように形成されている場合は、当該厚みのバラツキの影響によりトランジスタ性能が損なわれる可能性がある。しかしながら、チャネル領域の全部が開口部内に収納されるように形成されている場合は、このような問題が少ないからである。
1)まず、評価対象となる絶縁性材料を電極でサンドイッチした構造の素子を作製する。
2)次に、上部電極-下部電極間に0〜300Vの電圧Vを印加し、上部電極-下部電極間を流れる電流値Iを計測する。
3)得られた電流値Iのデータを元に、横軸を電界強度E(印加電圧Vを絶縁層の膜厚dで割ったもの)、縦軸を絶縁層の抵抗値R(印加電圧を電流値で割ったもの)としてプロットする。そのグラフを元に急激に抵抗値Rが低下する電界強度の値E0を絶縁破壊強さとする。
ここで、上記体積固有抵抗値は、JIS K 6911に準じて測定した値を示すものとする。
ここで、上記「撥液性」とは、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部の開口部内に塗工される塗工液に対する撥液性を意味するものである。
ここで、上記接触角は、例えば、協和界面科学社製:Drop Master 700を用いて測定することができる。
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記絶縁性隔壁部の開口部を覆うように形成されたことを特徴とするものである。
本態様の有機半導体素子は、このようにゲート電極が上記絶縁性隔壁部の開口部を覆うように形成されていることにより、後述する有機半導体層の面積をゲート電極の面積よりも小さいものとすることができるため、オフ電流値の小さい有機半導体トランジスタを作製することができる。
以下、本態様に用いられるゲート電極について説明する。
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、後述するソース電極およびドレイン電極上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
以下、本態様に用いられる有機半導体層について説明する。
ここで、上記有機半導体層の厚みは、本態様における有機半導体層のうち最も厚みが厚い部分の厚みを意味するものとする。
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、上述した有機半導体層上に積層されるように形成されるものであり、絶縁性樹脂材料からなるものである。
以下、本態様に用いられるゲート絶縁層について詳細に説明する。
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、後述する基板上に形成されるものであり、チャネル領域を構成するものである。
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B−1:第1態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の第2態様の有機半導体素子について説明する。本態様の有機半導体素子は、ボトムゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極とを有するものであって、上記絶縁性隔壁部の開口部が、上記ゲート電極上に形成されていることを特徴とするものである。
このような例において本態様の有機半導体素子11は、上記絶縁性隔壁部の開口部が、上記ゲート電極7上に形成されていることを特徴とするものである。
また本態様によれば、上記有機半導体層および上記ゲート絶縁層が上記開口部内に形成されているため、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いて有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに、本態様の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部は層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、後述するゲート電極上に開口部が配置されるように形成されるように形成されたものである。
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、絶縁性樹脂材料からなり、上述した絶縁性隔壁部の開口部内であって、かつ、後述するゲート電極上に形成されるものである。
ここで、本態様に用いられるゲート絶縁層は、上記ゲート電極上に形成されること以外は、上記「A−1:第1態様の有機半導体素子」の項において記載したものと同様であるため、ここでの詳しい説明は省略する。
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
ここで、上述したよう上記絶縁性隔壁部の開口部は、後述するゲート電極上に配置されるように形成されることから、本態様に用いられる有機半導体層の面積は、必然的に後述するゲート電極の面積以下となる。
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記基板上に形成されるものである。
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に形成されるものである。
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記有機半導体層上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。ここで、本態様に用いられるパッシベーション層については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ELディスプレイ装置等を挙げることができる。
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B−2:第2態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものと、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものとの2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
まず、本発明の第1態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース・ドレイン電極形成工程において形成されたソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と、を有することを特徴とするものである。
図4〜図9に例示するように本態様の有機半導体素子の製造方法は、基板1を用い(図4)、上記基板1上にソース電極2およびドレイン電極3を形成するソース・ドレイン電極形成工程と(図5)、上記ソース・ドレイン電極形成工程において形成された上記ソース電極2および上記ドレイン電極3上に、上記ソース電極3および上記ドレイン電極3によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部4を形成する絶縁性隔壁部形成工程と(図6)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ソース電極2および上記ドレイン電極3上に、有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図7)、上記有機半導体層形成工程において形成された上記有機半導体層5上に、絶縁性樹脂材料からなるゲート絶縁層6を形成するゲート絶縁層形成工程と(図15)、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と(図16)を有するものである。
また本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
まず、本態様に用いられるソース・ドレイン電極形成工程について説明する。本工程は、基板を用い、上記基板上にソース電極およびドレイン電極を形成する工程である。
また、上記導電性薄膜層に用いられる材料としては、上記「A−1:第1態様の有機半導体素子」の項においてソース電極およびドレイン電極に用いられる金属材料として説明したものと同様であるため、ここでの説明は省略する。
次に、本態様に用いられる絶縁性隔壁部形成工程について説明する。本工程は上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する工程である。
次に、本態様に用いられる有機半導体層形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する工程である。
次に、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
次に、本態様に用いられるゲート電極形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程によって形成された絶縁性隔壁部の開口部を覆うようにゲート電極を形成する工程である。
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
本態様により製造される有機半導体素子は、基板上にトップゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
次に、本発明の第2態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極形成工程において形成されたゲート電極上であり、かつ、上記ゲート電極上に配置される開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程により形成された有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とするものである。
図10〜図15に例示するように、本態様の有機半導体素子の製造方法は、基板1を用い(図10)、上記基板1上にゲート電極7を形成するゲート電極形成工程と(図11)、上記ゲート電極形成工程において形成された上記ゲート電極7上に、上記ゲート電極上に位置される開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と(図12)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ゲート電極7上にゲート絶縁層6を形成するゲート絶縁層形成工程と(図13)、上記ゲート絶縁層形成工程において形成されたゲート絶縁層6上に有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図14)、上記有機半導体層形成工程により形成された上記有機半導体層5上にソース電極2およびドレイン電極3’を形成するソース・ドレイン電極形成工程と(図15)、を有するものである。
また本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
本態様に用いられるゲート電極形成工程は、基板を用い、上記基板上にゲート電極を形成する工程である。
本態様に用いられる絶縁性隔壁部形成工程は、上記ゲート電極形成工程において形成された上記ゲート電極上であり、かつ、上記ゲート電極上に位置される開口部を備える絶縁性隔壁部を形成する工程である。
ここで、本工程において上記絶縁性隔壁部を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
本態様に用いられるゲート絶縁層形成工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
ここで、本工程において上記ゲート絶縁層を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
本態様に用いられる有機半導体層形成工程は、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する工程である。
ここで、本工程において上記有機半導体層を形成する方法としては、上記ゲート絶縁層上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
次に、本態様に用いられるソース・ドレイン電極について説明する。本工程は、上記有機半導体層形成工程により形成された上記有機半導体層上にソース電極およびドレイン電極を形成する工程である。
このような方法としては、上記「B−1:第1態様の有機半導体素子の製造方法」の項において、ゲート電極を形成する方法として説明した方法と同様であるため、ここでの説明は省略する。
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
本態様により製造される有機半導体素子は、基板上にボトムゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−2:第2態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本実施例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
まず、スパッタリング法により全面にITOが300nmの厚みで成膜された、大きさ150mm×150mm×0.7mmのガラス基板を用意し、当該ガラス基板上にフォトレジスト(ポジ)をスピンコートした。この時のスピンコートは、1800rpmで10sec保持させた。次いで、ガラス基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に上記ガラス基板上にアクリル系樹脂(ネガ)をスピンコートした。このとき、スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次いで、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより絶縁性隔壁部を形成した。このとき、形成された絶縁性隔壁部の高さは、1.5μmであった。
なお、絶縁性隔壁部はチャネル領域上のみが開口部となるようにパターニングした。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた有機半導体層形成用塗工液を、インクジェット法により上記絶縁性隔壁部の開口部内にパターン塗布した。その後、N2雰囲気下にてホットプレートで200℃10分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであった。
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させたゲート絶縁層形成用塗工液を、インクジェット法により上記絶縁性隔壁部の開口部内にパターン塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させることにより、ゲート絶縁層を形成した。形成されたゲート絶縁層の膜厚は1μmであった。
インクジェット法によりAgナノコロイド溶液を塗布することによって、上記絶縁性隔壁部の開口部を覆うように、上記ゲート絶縁層および絶縁性隔壁部上にパターン塗布した。その後、ホットプレートにて150℃で30分間乾燥させた。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10−5A、OFF電流は5×10−12Aであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、200Vを保持していることが確認された。
本実施例においては、ボトムゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
スパッタリング法により全面にCrが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意した。上記ガラス基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、ガラス基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させた。次いで、レジストのない部分のCrのエッチングを行い、ゲート電極およびScan Lineとした。
上記ガラス基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次に、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより、絶縁性隔壁部を形成した。形成された絶縁性隔壁部の高さは1.5μmであった。
なお、絶縁性隔壁部はゲート電極上のみが開口部となるようにパターニングした。
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させたゲート絶縁層形成用塗工液を、インクジェット法にて絶縁性隔壁部内にパターン塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させた。形成されたゲート絶縁層の膜厚は1μmであった。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた有機半導体層形成用塗工液を、インクジェット法にて上記絶縁性隔壁部内にパターン塗布した。その後、N2雰囲気下にてホットプレートを用いて200℃で10分乾燥させた。形成された有機半導体層の膜厚は0.1μmであった。
スクリーン印刷法にてAgナノペーストをソースドレイン電極およびData Line形状にパターニングした。パターニング後、オーブンにて200度で30分乾燥させることにより、上記有機半導体層上にソース電極およびドレイン電極を形成した。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は8×10−6A、OFF電流は2×10−12Aであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、200Vを保持していることが確認された。
ゲート電極・Scan Line形成工程において絶縁性隔壁部の開口部より小さく形成したこと以外は実施例1と同様の方法により有機トランジスタを作製した。作製したゲート電極の幅は約100μmであった。作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果ON電流は6×10−6A、OFF電流は1×10−11Aであった。これは実施例1のゲート電極の大きさより小さい為、OFF電流が上昇したものと考えられる。つまり有機半導体層よりゲート電極面積が小さくなった事で漏れ電流が増え、OFF電流上昇に繋がったと考えられる。
2 … ソース電極
3 … ドレイン電極
4 … 絶縁性隔壁部
5 … 有機半導体層
6 … ゲート絶縁層
7 … ゲート電極
10,11 … 有機半導体素子
Claims (6)
- 基板と、
前記基板上に形成されたソース電極およびドレイン電極と、
前記基板上に形成され、絶縁性材料からなり、かつ、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
前記ゲート絶縁層の上面が、前記絶縁性隔壁部の上面と同じ高さであり、
上記ゲート電極が、前記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とする、有機半導体素子。 - 前記絶縁性隔壁部が撥液性を有することを特徴とする、請求項1に記載の有機半導体素子。
- 基板を用い、前記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース・ドレイン電極形成工程において形成されたソース電極およびドレイン電極上に、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
前記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を、前記ゲート絶縁層の上面と前記絶縁性隔壁部の上面とが同じ高さとなるように形成するゲート絶縁層形成工程と、
前記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と、を有することを特徴とする有機半導体素子の製造方法。 - 前記有機半導体層形成工程が、インクジェット法を用いて有機半導体層を形成するものであることを特徴とする、請求項3に記載の有機半導体素子の製造方法。
- 請求項1または請求項2に記載の有機半導体素子が用いられ、前記基板上に有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイ。
- 請求項5に記載の有機トランジスタアレイが用いられたことを特徴とする、ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007246241A JP5256676B2 (ja) | 2007-09-21 | 2007-09-21 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007246241A JP5256676B2 (ja) | 2007-09-21 | 2007-09-21 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076791A JP2009076791A (ja) | 2009-04-09 |
JP5256676B2 true JP5256676B2 (ja) | 2013-08-07 |
Family
ID=40611459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007246241A Expired - Fee Related JP5256676B2 (ja) | 2007-09-21 | 2007-09-21 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5256676B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103503124B (zh) | 2011-06-21 | 2016-06-01 | 松下电器产业株式会社 | 薄膜晶体管元件及其制造方法、有机el显示元件及其制造方法、以及有机el显示装置 |
CN103503153B (zh) | 2011-06-21 | 2016-09-21 | 松下电器产业株式会社 | 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置 |
WO2013073087A1 (ja) | 2011-11-14 | 2013-05-23 | パナソニック株式会社 | 薄膜トランジスタ素子とその製造方法、有機el表示素子、および有機el表示装置 |
WO2013073088A1 (ja) | 2011-11-14 | 2013-05-23 | パナソニック株式会社 | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 |
CN103370775B (zh) * | 2011-11-14 | 2016-03-23 | 松下电器产业株式会社 | 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置 |
CN103384911B (zh) * | 2011-11-14 | 2016-09-28 | 松下电器产业株式会社 | 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置 |
CN103460357B (zh) | 2011-11-14 | 2016-06-01 | 松下电器产业株式会社 | 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置 |
WO2013183289A1 (ja) | 2012-06-08 | 2013-12-12 | パナソニック株式会社 | 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法 |
WO2014156134A1 (ja) | 2013-03-26 | 2014-10-02 | パナソニック株式会社 | 電子デバイス及び電子デバイスの製造方法 |
WO2014156133A1 (ja) | 2013-03-26 | 2014-10-02 | パナソニック株式会社 | 電子デバイス及び電子デバイスの製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09230361A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
JP2000269504A (ja) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置、その製造方法及び液晶表示装置 |
KR100973811B1 (ko) * | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
JP2005294300A (ja) * | 2004-03-31 | 2005-10-20 | Univ Of Tokyo | 非単結晶トランジスタ集積回路及びその製造方法 |
KR101090250B1 (ko) * | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
KR100695013B1 (ko) * | 2005-07-25 | 2007-03-16 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
KR20070033144A (ko) * | 2005-09-21 | 2007-03-26 | 삼성전자주식회사 | 표시장치와 표시장치의 제조방법 |
KR101197053B1 (ko) * | 2005-09-30 | 2012-11-06 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20070063300A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
US7800101B2 (en) * | 2006-01-05 | 2010-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor having openings formed therein |
KR20080080313A (ko) * | 2006-01-30 | 2008-09-03 | 샤프 가부시키가이샤 | 박막 트랜지스터 및 그것을 구비한 액티브 매트릭스 기판과표시 장치 |
JP2008047893A (ja) * | 2006-08-11 | 2008-02-28 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
-
2007
- 2007-09-21 JP JP2007246241A patent/JP5256676B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009076791A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
CN101627464B (zh) | 层叠结构体及其制造方法 | |
JP5168845B2 (ja) | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 | |
JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
US20090272966A1 (en) | Organic transistor and active matrix display | |
JP5181587B2 (ja) | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5200377B2 (ja) | 有機半導体素子 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2009026899A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6233548B1 (ja) | 薄膜トランジスタの製造方法 | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
JP2016001689A (ja) | 有機半導体素子 | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 | |
JP5532669B2 (ja) | 有機半導体素子、およびその製造方法 | |
JP2007243001A (ja) | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ | |
JP2015035475A (ja) | 有機半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5256676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |