JP5205894B2 - 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ - Google Patents
有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ Download PDFInfo
- Publication number
- JP5205894B2 JP5205894B2 JP2007246250A JP2007246250A JP5205894B2 JP 5205894 B2 JP5205894 B2 JP 5205894B2 JP 2007246250 A JP2007246250 A JP 2007246250A JP 2007246250 A JP2007246250 A JP 2007246250A JP 5205894 B2 JP5205894 B2 JP 5205894B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- insulating layer
- gate insulating
- layer
- partition wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
したがって、上述した方法で作製された有機半導体トランジスタは、上記ゲート絶縁層の厚みが不均一であることに起因して、トランジスタ性能が低下したり、あるいは、性能にばらつきが生じてしまうという問題点があった。
また、本発明によれば上記有機半導体層が絶縁性隔壁部の開口部内に形成されていることから、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いることにより上記絶縁性隔壁部の開口部内に選択的に有機半導体層を形成することが可能となる。
このようなことから本発明によれば、厚みが均一で、表面が平滑なゲート絶縁層を有することにより、トランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子を提供することができる。
また、本発明によれば上記有機半導体層が絶縁性隔壁部の開口部内に形成されていることから、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いることにより上記絶縁性隔壁部の開口部内に選択的に有機半導体層を形成することが可能となる。
このようなことから本発明によれば、厚みが均一で、表面が平滑なゲート絶縁層を有することにより、トランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子を提供することができる。
また、本発明によれば上記有機半導体層形成工程が上記絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、たとえば、生産性の高いインクジェット法を用いて、上記絶縁性隔壁部の開口部内に選択的に有機半導体層を形成することが可能となる。
このようなことから本発明によれば、厚みが均一で、表面が平滑なゲート絶縁層を有することにより、トランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子を提供することができる。
以下、本発明の有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイについて順に説明する。
まず、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、ゲート絶縁層の態様により2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子について説明する。
まず、本発明の第1態様の有機半導体素子について説明する。本態様の有機半導体素子は、ゲート絶縁層が層間絶縁層と一体に形成されていることを特徴とするものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記ゲート絶縁層が層間絶縁層と一体となるように形成されていることを特徴とするものである。
また、本態様によれば上記有機半導体層が絶縁性隔壁部の開口部内に形成されていることから、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いることにより上記絶縁性隔壁部の開口部内に選択的に有機半導体層を形成することが可能となる。
このようなことから本態様によれば、厚みが均一で、表面が平滑なゲート絶縁層を有することにより、トランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子を提供することができる。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
まず、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、後述する有機半導体層上に形成され、絶縁性樹脂材料からなるものである。また、本態様に用いられるゲート絶縁層は層間絶縁層と一体となるように形成されていることを特徴とするものである。
以下、本態様に用いられるゲート絶縁層について詳細に説明する。
ここで、印刷法とは、少なくとも後述する基板上の全面に絶縁性樹脂材料からなる膜を形成する工程を有する方法を指すものである。したがって、たとえば、本態様に用いられるゲート絶縁層を、印刷法によって上述したパターン状に形成する場合は、一旦、上記基板上の全面に絶縁性樹脂材料からなる膜を形成した後、当該膜の必要な個所を除去してパターニングすることにより形成することになる。
一方、後述する絶縁性隔壁部の開口部外に形成されるゲート絶縁層の厚みが、0.01μm〜5μm の範囲内であることが好ましく、0.01μm〜3μm の範囲内であることがより好ましく、0.01μm〜1μm の範囲内であることがさらに好ましい。
次に、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、かつ、少なくとも後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されたものである。
以下、このような絶縁性隔壁部について詳細に説明する。
すなわち、上記絶縁性隔壁部の開口部内には後述する有機半導体層やゲート絶縁層が形成されることになるが、上記開口部の壁面近傍においてはこのような有機半導体層やゲート絶縁層の厚みのバラツキが大きくなる傾向にある。したがって、本発明における絶縁性隔壁部が、チャネル領域の一部が開口部内に収納されるように形成されている場合は、当該厚みのバラツキの影響によりトランジスタ性能が損なわれる可能性がある。しかしながら、チャネル領域の全部が開口部内に収納されるように形成されている場合は、このような問題が少ないからである。
ここで、従来、本態様における絶縁性隔壁部に類似する隔壁部が用いられた有機半導体素子においては、当該隔壁部を層間絶縁層として併用していたことから、その厚みは比較的大きくする必要があった。しかしながら、隔壁部の厚みを大きくすると、その開口部内に形成される有機半導体層の厚みにバラツキが生じやすく、作製される有機半導体トランジスタの性能が損なわれるという問題点があった。
一方、本態様の有機半導体素子においては、上記ゲート絶縁層が層間絶縁層としての機能を兼ねていることから、絶縁性隔壁部に絶縁性を考慮した厚みを求める必要はない。したがって、絶縁性隔壁部の高さを従来よりも低くすることが可能になる。このため、絶縁性隔壁部の開口部内に厚みのバラツキが少ない有機半導体層を形成することができることから、トランジスタ性能に優れた有機半導体素子を得ることができる。
図3(a)に例示するように、絶縁性隔壁部4の高さが高い場合、開口部内に有機半導体材料を含有する有機半導体層形成用塗工液5’を塗布した後、これを乾燥すると乾燥速度差の影響により、開口部の壁面に有機半導体材料が偏在するように有機半導体層5が形成されてしまう結果、有機半導体層5の厚みが不均一となり、ソース電極2およびドレイン電極3によって構成されるチャネル領域上に必要な厚みの有機半導体層5を形成することが困難になる。一方で、開口部の壁面付近に形成される有機半導体層5の厚みが局所的に高くなってしまい、この付近からリーク電流が生じてトランジスタ性能が損なわれるという問題があった。
しかしながら、図3(b)に例示するように絶縁性隔壁部4の高さを低くすることによって、有機半導体層形成用塗工液5’の乾燥に伴って、有機半導体材料が絶縁性隔壁部4の壁面に偏在することを防止することができるため、上記チャネル領域上に必要な厚みで均一な有機半導体層5を形成することができるようになるのである。
1)まず、評価対象となる絶縁性材料を電極でサンドイッチした構造の素子を作製する。
2)次に、上部電極-下部電極間に0〜300Vの電圧Vを印加し、上部電極−下部電極間を流れる電流値Iを計測する。
3)得られた電流値Iのデータを元に、横軸を電界強度E(印加電圧Vを絶縁層の膜厚dで割ったもの)、縦軸を絶縁層の抵抗値R(印加電圧を電流値で割ったもの)としてプロットする。そのグラフを元に急激に抵抗値Rが低下する電界強度の値E0を絶縁破壊強さとする。
ここで、上記体積固有抵抗値は、JIS K 6911に準じて測定した値を示すものとする。
ここで、上記「撥液性」とは、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部の開口部内に塗工される塗工液に対する撥液性を意味するものである。
ここで、上記接触角は、例えば、協和界面科学社製:Drop Master 700を用いて測定することができる。
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、後述するソース電極およびドレイン電極上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
以下、本態様に用いられる有機半導体層について説明する。
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上述したゲート絶縁層上に形成されるものである。
以下、本態様に用いられるゲート電極について説明する。
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、後述する基板上に形成されるものであり、チャネル領域を構成するものである。
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B.有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の第2態様の有機半導体素子について説明する。本態様の有機半導体素子は、ゲート絶縁層が印刷法によって形成されたものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記ゲート絶縁層が、印刷法によって形成されたものであることを特徴とするものである。
また、本態様によれば上記有機半導体層が絶縁性隔壁部の開口部内に形成されていることから、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いることにより上記絶縁性隔壁部の開口部内に選択的に有機半導体層を形成することが可能となる。
このようなことから本態様によれば、厚みが均一で、表面が平滑なゲート絶縁層を有することにより、トランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子を提供することができる。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
なお、本態様に用いられるゲート絶縁層以外の構成については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、後述する有機半導体層上に形成され、絶縁性樹脂材料からなるものである。また、本態様に用いられるゲート絶縁層は、印刷法によって形成されたものであることを特徴とするものである。
以下、本態様に用いられるゲート絶縁層について詳細に説明する。
また、本態様においてゲート絶縁層が、上記層間絶縁層と一体に形成されている場合においては、上記絶縁性隔壁部の開口部外に形成されるゲート絶縁層の厚みは、0.01μm〜5μmの範囲内であることが好ましく、0.01μm〜3μmの範囲内であることがより好ましく、0.01μm〜1μmの範囲内であることがさらに好ましい。
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。
ここで、本態様に用いられるパッシベーション層については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B.有機半導体素子の製造方法」の項において説明する方法を用いることができる。
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程によって形成された上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有するものであって、上記ゲート絶縁層形成工程によって形成されるゲート絶縁層が、層間絶縁層と一体となるように形成されることを特徴とするものである。
図5〜図10に例示するように本発明の有機半導体素子の製造方法は、基板1を用い(図5)、上記基板1上にソース電極2およびドレイン電極3’を形成するソース・ドレイン電極形成工程と(図6)、上記ソース・ドレイン電極形成工程において形成された上記ソース電極2および上記ドレイン電極3’上に、上記ソース電極3および上記ドレイン電極3’によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部4を形成する絶縁性隔壁部形成工程と(図7)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ソース電極2および上記ドレイン電極3’上に、有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図8)、上記有機半導体層形成工程において形成された上記有機半導体層5上に、絶縁性樹脂材料からなるゲート絶縁層6を形成するゲート絶縁層形成工程と(図9)、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と(図10)を有するものである。
このような例において、本発明の有機半導体素子の製造方法は、上記ゲート絶縁層形成工程によって形成されるゲート絶縁層が、層間絶縁層と一体となるように形成されることを特徴とするものである。
なお、上記図5〜図10におけるドレイン電極3’は、画素電極と一体に形成されたものである。
また、本発明によれば上記有機半導体層形成工程が上記絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、たとえば、生産性の高いインクジェット法を用いて、上記絶縁性隔壁部の開口部内に選択的に有機半導体層を形成することが可能となる。
このようなことから本発明によれば、厚みが均一で、表面が平滑なゲート絶縁層を有することにより、トランジスタ性能が良好な有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子を提供することができる。
以下、本発明の有機半導体素子の製造方法に用いられる各工程について順に説明する。
まず、本発明に用いられるソース・ドレイン電極形成工程について説明する。本工程は、基板を用い、上記基板上にソース電極およびドレイン電極を形成する工程である。
また、上記導電性薄膜層に用いられる材料としては、上記「A−1:第1態様の有機半導体素子」の項においてソース電極およびドレイン電極に用いられる金属材料として説明したものと同様であるため、ここでの説明は省略する。
次に、本発明に用いられる絶縁性隔壁部形成工程について説明する。本工程は上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、絶縁性材料からなる絶縁性隔壁部を形成する工程である。
次に、本発明に用いられる有機半導体層形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する工程である。
次に、本発明に用いられるゲート絶縁層形成工程について説明する。本工程は、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。また、本工程は層間絶縁層と一体となったゲート絶縁層を形成することを特徴とするものである。
ここで、印刷法とは、少なくとも後述する基板上の全面に絶縁性樹脂材料からなる膜を形成する工程を有する方法を指すものである。したがって、たとえば、本態様に用いられるゲート絶縁層を、印刷法によって上述したパターン状に形成する場合は、一旦、上記基板上の全面に絶縁性樹脂材料からなる膜を形成した後、当該膜の必要な個所を除去してパターニングすることにより形成することになる。
次に、本発明に用いられるゲート電極形成工程について説明する。本工程は、上記ゲート絶縁層形成工程によって形成されたゲート絶縁層上にゲート電極を形成する工程である。
本発明の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本発明により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本発明に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
本発明により製造される有機半導体素子は、基板上にトップゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
次に、本発明の有機トランジスタアレイについて説明する。上述したように本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられ、上記基板上に有機半導体トランジスタが複数個形成されていることを特徴とするものである。本発明の有機トランジスタアレイは、上記本発明に係る有機半導体素子が用いられていることから、オンオフ比に優れるという利点を有するものである。
次に、本発明のディスプレイについて説明する。上述したように本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられたことを特徴とするものである。本発明のディスプレイは、上記本発明に係る有機トランジスタアレイが用いられていることにより、表示性能に優れるという利点を有するものである。
本実施例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
まず、スパッタリング法により全面にITOが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意する。上記基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、基板を100℃で1分乾燥させた後、50mJ/cm2でパターン露光した。
次に上記基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cm2でパターン露光した。次いで、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより絶縁性隔壁部を形成した。このとき形成された絶縁性隔壁部の高さは1.5μmであった。
なお、絶縁性隔壁部はチャネル形成領域のみ開口するようにパターニングした。
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、インクジェット法により上記絶縁性隔壁部内にパターン塗布した。その後、N2雰囲気下にてホットプレートで200℃10分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであった。
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させたゲート絶縁層形成用塗工液を、スピンコート法により基板全面に塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させることにより、ゲート絶縁層および層間絶縁層を形成した。形成されたゲート絶縁層の膜厚は1μmであった。
Agナノコロイド溶液をインクジェット法により上記ゲート絶縁層および層間絶縁層上にパターン塗布した。その後、ホットプレートにて150℃で30分間乾燥させた。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10−5A、OFF電流は5×10−12Aであった。また、ゲート絶縁層および層間絶縁層の耐電圧を測定した結果、200Vを保持していることが確認された。
2 … ソース電極
3,3’ … ドレイン電極
4 … 絶縁性隔壁部
5 … 有機半導体層
6 … ゲート絶縁層
7 … ゲート電極
10A,10B … 有機半導体素子
Claims (6)
- 基板と、
前記基板上に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極上に形成され、絶縁性材料からなり、かつ、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、
前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、
前記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
前記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
前記ゲート絶縁層が前記絶縁性隔壁部を覆うようにして前記開口部外の前記基板上にも形成され、前記ゲート絶縁層が層間絶縁層としても機能することを特徴とする、有機半導体素子。 - 前記ゲート絶縁層が印刷法によって形成されたものであることを特徴とする、請求項1に記載の有機半導体素子。
- 前記絶縁性隔壁部の高さが0.1μm〜1.5μmの範囲内であることを特徴とする、請求項1または請求項2に記載の有機半導体素子。
- 基板を用い、前記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース・ドレイン電極形成工程において形成された前記ソース電極および前記ドレイン電極上に、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
前記絶縁性隔壁部形成工程において形成された前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層形成工程において形成された前記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層形成工程によって形成された前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有する有機半導体素子の製造方法であって、
前記ゲート絶縁層形成工程によって形成されるゲート絶縁層が前記絶縁性隔壁部を覆うようにして前記開口部外の前記基板上にも形成され、前記ゲート絶縁層が層間絶縁層としても機能することを特徴とする、有機半導体素子の製造方法。 - 請求項1から請求項3までのいずれかの請求項に記載の有機半導体素子が用いられ、前記基板上に有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイ。
- 請求項5に記載の有機トランジスタアレイが用いられたことを特徴とする、ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007246250A JP5205894B2 (ja) | 2007-09-21 | 2007-09-21 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007246250A JP5205894B2 (ja) | 2007-09-21 | 2007-09-21 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076792A JP2009076792A (ja) | 2009-04-09 |
JP5205894B2 true JP5205894B2 (ja) | 2013-06-05 |
Family
ID=40611460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007246250A Expired - Fee Related JP5205894B2 (ja) | 2007-09-21 | 2007-09-21 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5205894B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202332973U (zh) * | 2011-11-23 | 2012-07-11 | 京东方科技集团股份有限公司 | 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4266842B2 (ja) * | 2004-02-02 | 2009-05-20 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法及び電気光学装置の製造方法 |
JP5089027B2 (ja) * | 2004-05-28 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2006051457A1 (en) * | 2004-11-09 | 2006-05-18 | Polymer Vision Limited | Self-aligned process to manufacture organic transistors |
KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
KR100719547B1 (ko) * | 2005-03-24 | 2007-05-17 | 삼성에스디아이 주식회사 | 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치 |
KR20070063300A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2007
- 2007-09-21 JP JP2007246250A patent/JP5205894B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009076792A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
JP5168845B2 (ja) | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 | |
CN101627464B (zh) | 层叠结构体及其制造方法 | |
US7709306B2 (en) | Active layer island | |
JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5181587B2 (ja) | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP2012038924A (ja) | 半導体装置、表示装置、および電子機器 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5200377B2 (ja) | 有機半導体素子 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP2005251809A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 | |
JP2016001689A (ja) | 有機半導体素子 | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP6435651B2 (ja) | 有機半導体素子 | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5205894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |