CN202332973U - 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件 - Google Patents

有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件 Download PDF

Info

Publication number
CN202332973U
CN202332973U CN2011204713014U CN201120471301U CN202332973U CN 202332973 U CN202332973 U CN 202332973U CN 2011204713014 U CN2011204713014 U CN 2011204713014U CN 201120471301 U CN201120471301 U CN 201120471301U CN 202332973 U CN202332973 U CN 202332973U
Authority
CN
China
Prior art keywords
divider wall
otft
thin film
film transistor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011204713014U
Other languages
English (en)
Inventor
刘则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2011204713014U priority Critical patent/CN202332973U/zh
Application granted granted Critical
Publication of CN202332973U publication Critical patent/CN202332973U/zh
Priority to US13/806,215 priority patent/US9312324B2/en
Priority to PCT/CN2012/084336 priority patent/WO2013075587A1/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Abstract

本实用新型实施例提供一种有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件，涉及显示领域，用以提高有机薄膜晶体管的特性，且工艺简单。所述有机薄膜晶体管包括：透明基板，在该透明基板上形成的有机薄膜晶体管的源极、漏极和栅极，有源层，以及形成在栅极和有源层之间的栅绝缘层；在所述透明基板上设置有第一隔离墙和第二隔离墙，且所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧，所述有源层设置在所述源极、漏极之间。本实用新型实施例提供的方案应用于显示技术领域。

Description

有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
技术领域
本实用新型涉及显示领域，尤其涉及一种有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件。
背景技术
有机薄膜晶体管具有工艺简单、成本低及柔韧性良好等优点，在平板显示领域应用前景广阔。因此，OTFT(Organic Thin FilmTransistor，有机薄膜晶体管)阵列基板的研究与开发受到了广泛关注。通常在OTFT阵列基板的制作过程中需要多次构图工艺，以形成图案化的层结构。典型的OTFT具有这样的结构：栅电极和由有机半导体材料制成的有源层形成在基板上，栅极绝缘膜置于它们之间，彼此分隔的源电极和漏电极接触有源层，并对应于栅电极的两侧且与栅电极绝缘。有机半导体材料具有低化学和光学稳定性，图形化很难且很复杂。目前出现一种喷墨打印工艺，用以制作OTFT的有源层。其中，喷墨打印工艺是，将墨滴(即制作图案所用材料溶解在特定溶剂里形成的溶浆)打印在需要制作图案的区域，以形成所需图案的工艺。
在制作现有技术中的OTFT或OTFT阵列基板的过程中，当使用喷墨打印工艺制作OTFT的有源层时，由于墨滴的流动性会造成有源层的图案不能严格达到制作要求，即造成有源层的图案不够精准，从而影响OTFT的性能。
实用新型内容
本实用新型的实施例提供一种有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件，用以提高有机薄膜晶体管的特性，且工艺处理简单。
为达到上述目的，本实用新型的实施例采用如下技术方案：
一种有机薄膜晶体管，包括：透明基板，在该透明基板上形成的所述有机薄膜晶体管的源极、漏极和栅极，有源层，以及形成在栅极和有源层之间的栅绝缘层；在所述透明基板上设置有第一隔离墙和第二隔离墙，且所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧，所述有源层设置在所述源极、漏极之间。
一种有机薄膜晶体管阵列基板，包括透明基板，形成在该透明基板上的栅线和数据线，以及栅线和数据线所限定像素区域内的有机薄膜晶体管和像素电极；所述有机薄膜晶体管包括：源极、漏极和栅极、有源层、以及形成在栅极和有源层之间的栅绝缘层；所述漏极与所述像素电极电连接；在所述透明基板上设置有第一隔离墙和第二隔离墙，且所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧，所述有源层设置在所述源极、漏极之间。
一种显示器件，包括上述任一有机薄膜晶体管阵列基板。
本实用新型实施例提供的有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件，通过在所述透明基板上设置第一隔离墙和第二隔离墙，且有机薄膜晶体管的源极和漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧；使得分别被隔离墙垫高的薄膜晶体管的源、漏极能够限定制作有源层的区域，从而能够在所限定的区域利用喷墨打印工艺制作有源层，这样就可以精确控制有源层的图案，并且可以使有源层与源、漏极实现更大面积的接触，提高TFT的特性。另外，在现有技术中，与有源层接触的不仅有隔离墙的有机材料，而且有源漏极的金属或金属氧化物等，这样为了使有源层成膜均匀，需要不同的处理方法，工艺复杂，而在本实用新型中，与有源层接触的只有源漏极的金属或金属氧化物等，这样就使得利用喷墨打印工艺制作有源层时工艺更简单。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例提供的一种有机薄膜晶体管的剖面结构示意图；
图2为本实施例提供的一种OTFT阵列基板的剖面结构示意图。
附图标记：
1-透明基板，21-源极，22-漏极，31-第一隔离墙，32-第二隔离墙，4-有源层，5-栅绝缘层，6-栅极，7-钝化层，8-像素电极。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，本实用新型实施例提供了一种有机薄膜晶体管，包括：透明基板1，在该透明基板1上形成的所述有机薄膜晶体管的源极21、漏极22和栅极6，有源层4，以及形成在栅极6和有源层4之间的栅绝缘层5；在透明基板1上设置有第一隔离墙31和第二隔离墙32，且所述有机薄膜晶体管的源极21、漏极22分别覆盖所述第一隔离墙31的内侧和第二隔离墙32的内侧，所述有源层4设置在所述源极21、漏极22之间。
所述透明基板1可以是玻璃基板，也可以是塑料基板等。
其中，分别将第一隔离墙31和第二隔离墙32朝向有源层4的一侧称为第一隔离墙31的内侧和第二隔离墙32的内侧。需要说明的是，本实用新型提供的方案只需要薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧即可，对于第一隔离墙和第二隔离墙的其他部分可以被源、漏极覆盖，也可以不覆盖。在本实施例中，优选的如图1所示，所述有机薄膜晶体管的源极21、漏极22分别覆盖所述第一隔离墙31的内侧和第二隔离墙32的内侧，具体的可以为，有机薄膜晶体管的源极21、漏极22分别完全覆盖所述第一隔离墙31和第二隔离墙32。
优选的，第一隔离墙31和第二隔离墙32同层设置。在本实用新型所有实施例中，同层是指利用同种材料制成的一层薄膜，同层设置是针对至少两种图案而言的，是指由同一层薄膜所形成的至少两种图案这种结构，具体的，是通过构图工艺在同种材料制成的一层薄膜上形成的至少两种图案。本实施例中第一隔离墙和第二隔离墙同层设置也就是说，第一隔离墙和第二隔离墙是由同种材料制成的一层薄膜所形成的两种图案。需要说明的是，在本实施例中第一隔离墙和第二隔离墙是形状相同、位置不同的两种图案。优选的，第一隔离墙31和第二隔离墙32的高度约为1～5微米。
进一步的，如图1所示，栅极6和栅绝缘层5的形状一致。此处，形状一致是指栅极6和栅绝缘层5的俯视图的形状和大小完全相同，这样就可以利用同一个掩模板形成形状一致的栅极6和栅绝缘层5，有利于节省生产成本。当然，栅绝缘层5和栅极6的形状也可以不一致，比如如传统的薄膜晶体管一样，栅绝缘层完全覆盖整个透明基板。
本实用新型实施例提供的有机薄膜晶体管通过分别被隔离墙垫高的薄膜晶体管的源、漏极限定制作有源层的区域，从而能够在所限定的区域利用喷墨打印工艺制作有源层，这样就可以精确控制有源层的图案，并且可以使有源层与源、漏极实现更大面积的接触，提高TFT的特性。另外，在现有技术中，与有源层接触的不仅有隔离墙的有机材料，而且有源漏极的金属或金属氧化物等，这样为了使有源层成膜均匀，需要不同的处理方法，工艺复杂，而在本实用新型中，与有源层接触的只有源漏极的金属或金属氧化物等，这样就使得利用喷墨打印工艺制作有源层时工艺更简单。
图1所示的有机薄膜晶体管的制作工艺，可以参考以下步骤：
S1、在透明基板上，采用印刷方式且使用有机材料例如树脂形成第一隔离墙和第二隔离墙，树脂的成型方式可以采用光固化或者热固化。当然，此步骤也可以采用溅射或化学气相沉积方式并结合光刻工艺且使用无机材料制作第一隔离墙和第二隔离墙。
S2、沉积金属或金属氧化物等电极材料在隔离墙上，并通过曝光显影等工艺形成源极和漏极。
S3、采用喷墨打印方式将有机半导体材料打印在源极和漏极限定的区域，形成有源层。
S4、旋涂或沉积栅极绝缘材料于有源层上方。
S5、在栅极绝缘层上沉积金属或金属氧化物等电极材料，然后用同一掩膜板，一次掩膜形成栅极和栅绝缘层。
当然，也可以如传统的薄膜晶体管一样分别掩膜形成栅极和栅绝缘层，这样成的栅绝缘层和栅极的形状不一致，栅绝缘层可以完全覆盖整个透明基板。
本实用新型实施例还提供了一种应用上述有机薄膜晶体管的阵列基板，如图2所示，OTFT阵列基板包括透明基板1，形成在该透明基板上的栅线和数据线，以及栅线和数据线所限定像素区域内的有机薄膜晶体管和像素电极8；所述漏极与所述像素电极电连接，具体的，所述漏极可以通过钝化层7上的过孔与像素电极电连接；所述有机薄膜晶体管包括源极21、漏极22和栅极6，有源层4，以及形成在栅极6和有源层4之间的栅绝缘层5；在透明基板1上设置有第一隔离墙31和第二隔离墙32，且所述有机薄膜晶体管的源极21、漏极22分别覆盖所述第一隔离墙31的内侧和第二隔离墙32的内侧，所述有源层4设置在所述源极21、漏极22之间。
所述透明基板1可以是玻璃基板，也可以是塑料基板。
其中，分别将第一隔离墙31和第二隔离墙32朝向有源层4的一侧称为第一隔离墙31的内侧和第二隔离墙32的内侧。需要说明的是，本实用新型提供的方案只需要薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧即可，对于第一隔离墙和第二隔离墙的其他部分可以被源、漏极覆盖，也可以不覆盖。在本实施例中，优选的如图2所示，所述有机薄膜晶体管的源极21、漏极22分别覆盖所述第一隔离墙31的内侧和第二隔离墙32的内侧，具体的可以为，有机薄膜晶体管的源极21、漏极22分别完全覆盖所述第一隔离墙31和第二隔离墙32。
优选的，第一隔离墙31和第二隔离墙32同层设置。在本实用新型所有实施例中，同层是指利用同种材料制成的一层薄膜，同层设置是针对至少两种图案而言的，是指由同一层薄膜所形成的至少两种图案这种结构，具体的，是通过构图工艺在同种材料制成的一层薄膜上形成的至少两种图案。本实施例中第一隔离墙和第二隔离墙同层设置也就是说，第一隔离墙和第二隔离墙是由同种材料制成的一层薄膜所形成的两种图案。需要说明的是，在本实施例中第一隔离墙和第二隔离墙是形状相同、位置不同的两种图案。优选的，第一隔离墙31和第二隔离墙32的高度约为1～5微米。
进一步的，如图2所示，栅极6和栅绝缘层5的形状一致。这样就可以利用同一个掩模板形成形状一致的栅极6和栅绝缘层5，有利于节省生产成本，简化工序。
本实用新型实施例提供的有机薄膜晶体管阵列基板通过分别被隔离墙垫高的薄膜晶体管的源、漏极限定制作有源层的区域，从而能够在所限定的区域利用喷墨打印工艺制作有源层，这样就可以精确控制有源层的图案，同时可以增大有源层与源漏极的接触面积，大大提高OTFT器件的特性；另外，在现有技术中，与有源层接触的不仅有隔离墙的有机材料，而且有源漏极的金属或金属氧化物等，这样为了使有源层成膜均匀，需要不同的处理方法，工艺复杂，而在本实用新型中，与有源层接触的只有源漏极的金属或金属氧化物等，这样就使得利用喷墨打印工艺制作有源层时工艺更简单。
图2所示的OTFT阵列基板的制作工艺，可以结合图1所示有机薄膜晶体管的制作工艺，在制作完成有机薄膜晶体管后继续参考以下步骤制作完成OTFT阵列基板。
S7、在制作完成上述有机薄膜晶体管的透明基板上采用等离子体化学气相沉积方式沉积钝化层材料，并通过构图工艺形成钝化层；该钝化层上形成用于连接像素电极和有机薄膜晶体管的漏极的过孔。
S8、在钝化层上沉积制作像素电极的材料，例如氧化铟锡ITO，并通过构图工艺形成像素电极。
本实用新型实施例还提供了一种应用上述OTFT阵列基板的显示器件，该显示器件包括上述任一OTFT阵列基板。其中，所述显示器件包括液晶面板、OLED(Organic Light-Emitting Diode，有机发光二极管)面板、电泳显示面板、手机、监视器、平板电脑等显示器件。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种有机薄膜晶体管，包括：透明基板，在该透明基板上形成的所述有机薄膜晶体管的源极、漏极和栅极，有源层，以及形成在栅极和有源层之间的栅绝缘层，所述有源层为有机半导体材料；其特征在于，在所述透明基板上设置有第一隔离墙和第二隔离墙，且所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧，所述有源层设置在所述源极、漏极之间。
2.根据权利要求1所述的有机薄膜晶体管，其特征在于，所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧包括：
有机薄膜晶体管的源极、漏极分别完全覆盖所述第一隔离墙和第二隔离墙。
3.根据权利要求1或2所述的有机薄膜晶体管，其特征在于，所述栅极和所述栅绝缘层的形状一致。
4.根据权利要求1或2所述的有机薄膜晶体管，其特征在于，所述第一隔离墙和所述第二隔离墙同层设置。
5.根据权利要求4所述的有机薄膜晶体管，其特征在于，所述同层设置的第一隔离墙和第二隔离墙的高度的范围是1～5微米。
6.一种有机薄膜晶体管阵列基板，包括透明基板，形成在该透明基板上的栅线和数据线，以及栅线和数据线所限定像素区域内的有机薄膜晶体管和像素电极；所述有机薄膜晶体管包括：源极、漏极和栅极、有源层、以及形成在栅极和有源层之间的栅绝缘层；所述漏极与所述像素电极电连接；其特征在于，在所述透明基板上设置有第一隔离墙和第二隔离墙，且所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧，所述有源层设置在所述源极、漏极之间。
7.根据权利要求6所述的有机薄膜晶体管阵列基板，其特征在于，所述有机薄膜晶体管的源极、漏极分别覆盖所述第一隔离墙的内侧和第二隔离墙的内侧包括：
有机薄膜晶体管的源极、漏极分别完全覆盖所述第一隔离墙和第二隔离墙。
8.根据权利要求6或7所述的有机薄膜晶体管阵列基板，其特征在于，所述栅极和所述栅绝缘层的形状一致。
9.根据权利要求6或7所述的有机薄膜晶体管阵列基板，其特征在于，所述第一隔离墙和所述第二隔离墙同层设置，且两者高度的范围是1～5微米。
10.一种显示器件，其特征在于，包括权利要求6～9任一项所述的有机薄膜晶体管阵列基板。
CN2011204713014U 2011-11-23 2011-11-23 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件 Expired - Lifetime CN202332973U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011204713014U CN202332973U (zh) 2011-11-23 2011-11-23 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
US13/806,215 US9312324B2 (en) 2011-11-23 2012-11-08 Organic thin film transistor comprising banks, organic thin film transistor array substrate and display device
PCT/CN2012/084336 WO2013075587A1 (zh) 2011-11-23 2012-11-08 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011204713014U CN202332973U (zh) 2011-11-23 2011-11-23 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件

Publications (1)

Publication Number Publication Date
CN202332973U true CN202332973U (zh) 2012-07-11

Family

ID=46444940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011204713014U Expired - Lifetime CN202332973U (zh) 2011-11-23 2011-11-23 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件

Country Status (3)

Country Link
US (1) US9312324B2 (zh)
CN (1) CN202332973U (zh)
WO (1) WO2013075587A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013075587A1 (zh) * 2011-11-23 2013-05-30 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示装置
CN112687704A (zh) * 2020-12-25 2021-04-20 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
JP4269134B2 (ja) * 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2005142474A (ja) * 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法
US7719496B2 (en) * 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
TWI316773B (en) * 2006-08-02 2009-11-01 Ind Tech Res Inst Printed electonic device and transistor device and manufacturing method thereof
GB2448174B (en) 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
KR100907255B1 (ko) * 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
JP5205894B2 (ja) * 2007-09-21 2013-06-05 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2011111522A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013075587A1 (zh) * 2011-11-23 2013-05-30 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示装置
CN112687704A (zh) * 2020-12-25 2021-04-20 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
WO2013075587A1 (zh) 2013-05-30
US9312324B2 (en) 2016-04-12
US20140084265A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
US10181465B2 (en) Array substrate, display device and manufacturing method of array substrate
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
KR101863217B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
CN103700707A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN102983135B (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN102655155A (zh) 阵列基板及其制造方法和显示装置
US20150318313A1 (en) Array substrate and method for manufacturing the same, display device
US10784287B2 (en) TFT substrate and manufacturing method thereof
CN103915431A (zh) 一种tft阵列基板、显示装置及阵列基板制作方法
CN103094287B (zh) 阵列基板及其制备方法、显示装置
US9735181B2 (en) Array substrate and method of manufacturing the same, display panel, and display device
CN104157608B (zh) Tft基板的制作方法及其结构
US9236457B2 (en) Method for manufacturing a TFT array substrate comprising a zinc oxide semiconductor layer and an ohmic contact layer
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
CN105137645A (zh) 一种彩膜阵列基板及其制造方法、显示装置
CN102508385A (zh) 像素结构、阵列基板及其制作方法
CN202332973U (zh) 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
CN204129400U (zh) 一种coa基板和显示装置
CN105870132A (zh) Tft阵列基板及其制作方法
US9082855B2 (en) Thin film transistor display panel and method of manufacturing the same
CN105097557A (zh) 一种tft基板、tft开关管及其制造方法
CN103700673A (zh) 一种显示装置、阵列基板及其制作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20120711

CX01 Expiry of patent term