TWI500160B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI500160B
TWI500160B TW098126276A TW98126276A TWI500160B TW I500160 B TWI500160 B TW I500160B TW 098126276 A TW098126276 A TW 098126276A TW 98126276 A TW98126276 A TW 98126276A TW I500160 B TWI500160 B TW I500160B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
electrode layer
thin film
buffer
Prior art date
Application number
TW098126276A
Other languages
English (en)
Other versions
TW201013934A (en
Inventor
Shunpei Yamazaki
Hidekazu Miyairi
Akiharu Miyanaga
Kengo Akimoto
Kojiro Shiraishi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201013934A publication Critical patent/TW201013934A/zh
Application granted granted Critical
Publication of TWI500160B publication Critical patent/TWI500160B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體裝置及其製造方法
本發明關於一種具有由將氧化物半導體膜用作通道形成區域的薄膜電晶體(以下,稱為TFT)構成的電路的半導體裝置及其製造方法。例如,關於將以液晶顯示面板為代表的電光裝置或具有發光元件的發光顯示裝置作為部件而安裝的電子設備。
另外,在本說明書中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置,因此電光裝置、半導體電路以及電子設備都是半導體裝置。
近年來,對在配置為矩陣狀的每個顯示像素中設置由TFT構成的開關元件的主動矩陣型顯示裝置(液晶顯示裝置及發光顯示裝置或電泳顯示裝置)進行了積極的硏究開發。由於主動矩陣型顯示裝置在各個像素(或每個點)中設置開關元件,與單純矩陣方式相比,在增加像素密度的情況下能夠以低電壓進行驅動而具有優勢。
另外,將氧化物半導體膜用於通道形成區域來形成薄膜電晶體(TFT)等,並且將其應用於電子裝置或光裝置的技術受到關注。例如,可以舉出將氧化鋅(ZnO)用作氧化物半導體膜的TFT、或使用InGaO3 (ZnO)m 的TFT。在專利文獻1和專利文獻2中公開有如下技術:將使用這些氧化物半導體膜的TFT形成在具有透光性的基板上,並將其應用於圖像顯示裝置的開關元件等。
[專利文獻1]日本專利申請公開2007-123861號公報
[專利文獻2]日本專利申請公開2007-96055號公報
對於將氧化物半導體膜用作通道形成區的薄膜電晶體,要求工作速度快,製造製程相對簡單,並且具有充分的可靠性。
在形成薄膜電晶體時,源極電極和汲極電極使用低電阻的金屬材料。尤其是,在製造用於進行大面積顯示的顯示裝置時,起因於佈線的電阻的信號遲延問題較為顯著。所以,佈線或電極的材料較佳使用電阻值低的金屬材料。當薄膜電晶體採用由電阻值低的金屬材料構成的源極電極和汲極電極與氧化物半導體膜直接接觸的結構時,有可能導致接觸電阻增大。可以認為以下原因是導致接觸電阻增大的主要原因之一:在源極電極和汲極電極與氧化物半導體膜的接觸面上形成肖特基結。
並且,在源極電極和汲極電極與氧化物半導體膜直接接觸的部分中形成電容,並且頻率特性(稱為f特性)降低,有可能妨礙薄膜電晶體的高速工作。
作為本發明的一個實施例,將提供一種在使用含有銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體膜的薄膜電晶體中,減小了源極電極或汲極電極的接觸電阻的薄膜電晶體及其製造方法作為目的之一。
此外,本發明的目的之一在於提高使用含有In、Ga及Zn的氧化物半導體膜的薄膜電晶體的工作特性或可靠性。
另外,本發明的目的之一在於降低使用含有In、Ga及Zn的氧化物半導體膜的薄膜電晶體的電特性的不均勻性。尤其是,在液晶顯示裝置中,各元件間的不均勻性較大的情況下,有可能發生起因於該TFT特性的不均勻性的顯示不均勻。
此外,在具有發光元件的顯示裝置中,當以向像素電極導通一定的電流的方式設置的TFT(配置在驅動電路中的TFT或向像素中的發光元件供給電流的TFT)的導通電流(Ion )的不均勻性較大時,有可能引起在顯示畫面中亮度的不均勻。
以上,本發明的目的在於至少解決上述問題之一。
本發明的一個實施例的要旨在於:包括正交錯型(上閘極結構)的薄膜電晶體,該薄膜電晶體使用含有In、Ga及Zn的氧化物半導體膜作為半導體層,並且在半導體層與源極電極層和汲極電極層之間設置有緩衝層。
在本說明書中,將使用含有In、Ga及Zn的氧化物半導體膜形成的半導體層記作“IGZO半導體層”。
源極電極層與IGZO半導體層需要歐姆接觸,更佳地盡可能地降低該接觸電阻。與此相同,汲極電極層與IGZO半導體層需要歐姆接觸,更佳地盡可能地降低該接觸電阻。
由此,在源極電極層和汲極電極層與IGZO半導體層之間,藉由意圖性地設置其載子濃度比IGZO半導體層的載子濃度高的緩衝層來形成歐姆接觸。
緩衝層使用具有n型導電性並含有In、Ga及Zn的氧化物半導體膜。還可以使緩衝層含有賦予n型的雜質元素。至於雜質元素,例如可以使用鎂、鋁、鈦、鐵、錫、鈣、鍺、鈧、釔、鋯、鉿、硼、鉈、鉛等。藉由將鎂、鋁、鈦等包含在緩衝層中,可以起到對氧的阻擋效果等,並藉由形成後的加熱處理等可以將半導體層的氧濃度保持於最佳的範圍內。
緩衝層用作n+ 層,還可以稱為源極區或汲極區。較佳的IGZO半導體層為非晶狀態,以便降低薄膜電晶體的電特性的不均勻性。
本發明的半導體裝置的一個實施例,包括:薄膜電晶體包括:源極電極層和汲極電極層、源極電極層和汲極電極層上的具有n型導電性的緩衝層、具有n型導電性的緩衝層上的半導體層、半導體層上的閘極絕緣層、閘極絕緣層上的閘極電極層,其中半導體層和緩衝層是含有銦、鎵及鋅的氧化物半導體層,緩衝層的載子濃度高於半導體層的載子濃度,並且半導體層與源極電極層和汲極電極層夾著緩衝層互相電連接。
本發明的半導體裝置的一個實施例,包括:薄膜電晶體包括:源極電極層和汲極電極層、源極電極層和汲極電極層上的具有n型導電性的緩衝層、具有n型導電性的緩衝層上的半導體層、半導體層上的閘極絕緣層、閘極絕緣層上的閘極電極層,其中半導體層和緩衝層是含有銦、鎵及鋅的氧化物半導體層,源極電極層和汲極電極層與閘極電極層在半導體層的通道形成區域中不重疊,並且緩衝層的載子濃度高於半導體層的載子濃度,並且半導體層與源極電極層和汲極電極層夾著緩衝層電連接。
由於氧化物半導體層的光吸收少,所以不需要使用閘極電極層覆蓋半導體層的通道形成區域來進行遮光。所以,可以採用源極電極層和汲極電極層與閘極電極層不在半導體層的通道形成區域中重疊的結構,由此可以降低寄生電容。
在本發明的一個的實施例中,在半導體層中設置在為源區或汲區的緩衝層之間的區域成為通道形成區域。所以通道長是在通道長方向上的成為源區的緩衝層與成為汲區的緩衝層之間的長度。在半導體層的通道形成區域中,即使是不重疊於閘極電極層的區域,藉由閘極電極層的電壓施加而形成通道,而成為通道區域。另外,閘極電極層的端部還可以與緩衝層的端部一致。
緩衝層設置在源極電極層及汲極電極層與半導體層之間。所以,至少以覆蓋與半導體層接觸的一側(與閘極絕緣層接觸的相反一側)的源極電極層和汲極電極層的端部的方式設置緩衝層。
在上述結構中,還可以在半導體層與緩衝層之間設置載子濃度高於半導體層的載子濃度且低於緩衝層的載子濃度的第二緩衝層。第二緩衝層用作n- 層。
含有In、Ga及Zn的氧化物半導體膜(IGZO膜)具有電洞遷移率隨著載子濃度的升高而升高的特性。因此,含有In、Ga及Zn的氧化物半導體膜的載子濃度與電洞遷移率的關係成為如圖27所示那樣。在本發明的一個實施例中,適用於半導體層的通道的IGZO膜的載子濃度範圍(通道濃度範圍1)較佳為小於1×1017 atoms/cm3 (更較佳為1×1011 atoms/cm3 以上),並且適用於緩衝層的IGZO膜的載子濃度範圍(緩衝層濃度範圍2)較佳為1×1018 atoms/cm3 以上(更佳為1×1022 atoms/cm3 以下)。上述IGZO膜的載子濃度是在用作半導體層的情況下,在室溫下,並在沒有施加源極電極電壓、汲極電極電壓以及閘極電壓的條件下的值。
當用作通道的IGZO膜的載子的濃度範圍超過上述範圍時,有可能使電晶體變成常導通。所以,藉由將本發明的一個實施例的載子濃度範圍的IGZO膜用作半導體層的通道,可以形成可靠性高的薄膜電晶體。
另外,較佳使用鈦膜作為源極電極層和汲極電極層。例如,當使用鈦膜、鋁膜、鈦膜的疊層時,低電阻且鋁膜不容易產生小丘。
本發明的半導體裝置的製造方法的一個實施例,包括如下步驟:在基板上形成源極電極層和汲極電極層;在源極電極層和汲極電極層上形成具有n型導電性的緩衝層;在緩衝層上形成半導體層;在半導體層上形成閘極絕緣層;在閘極絕緣層上形成閘極電極層;使用含有銦、鎵及鋅的氧化物半導體層形成半導體層和緩衝層;使緩衝層的載子濃度高於半導體層的載子濃度;半導體層夾著緩衝層電連接到源極電極層和汲極電極層。
可以在不暴露於大氣的情況下,連續地形成半導體層、閘極絕緣層以及閘極電極層。藉由進行連續形成,可以減少因成為塵屑的大氣中的雜質混入到介面而引起的不良。
源極電極層、汲極電極層、緩衝層、半導體層、閘極絕緣層以及閘極電極層採用濺射法形成即可。較佳在氧氣氛下(或氧90%以上、稀有氣體(氬)10%以下)形成閘極絕緣層和半導體層,並在稀有氣體(氬)氣氛下形成具有n型導電性的緩衝層。
藉由如上所述那樣使用濺射法進行連續的形成,生產率提高並且薄膜介面的可靠性穩定。另外,藉由在氧氣氛下形成半導體層和閘極絕緣層來使其含有更多的氧,可以抑制由於劣化而導致的可靠性的降低、或薄膜電晶體的特性向常導通一側移動等。
根據本發明的一個實施例,可以製造一種光電流小且寄生電容小並且導通截止比高的薄膜電晶體,即具有良好的動態特性的薄膜電晶體。所以,可以提供具有高電特性且可靠性好的薄膜電晶體的半導體裝置。
下面,將參照附圖對實施例模式進行詳細說明。但是,本發明不局限於以下的說明,所屬技術領域的普通技術人員可以很容易地理解一個事實就是,其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。另外,在以下說明的本發明的結構中,不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分,而省略其重複說明。
實施例1
在本實施例模式中,使用圖1(A1)、1(A2)、1(B1)以及1(B2)、圖2A和2B、圖3A至3F、圖4A至4D對薄膜電晶體及其製造製程進行說明。
在圖1(A1)、1(A2)、1(B1)以及1(B2)中示出本實施例的上閘極結構的正交錯型薄膜電晶體的薄膜電晶體170a、170b。圖1(A1)為平面圖,圖1(A2)是沿著圖1(A1)中的線A1-A2的截面圖。圖1(B1)為平面圖,圖1(B2)是沿著圖1(B1)中的線B1-B2的截面圖。
在圖1(A1)、1(A2)、1(B1)以及1(B2)中,設置有在基板100上具有絕緣層107a、絕緣層107b、源極電極層或汲極電極層105a、105b、具有n型導電性的緩衝層104a、104b、半導體層103、閘極絕緣層102以及閘極電極層101的薄膜電晶體170a、170b。
半導體層103使用含有In、Ga及Zn的氧化物半導體膜,並在源極電極層或汲極電極層105a、105b與為IGZO半導體層的半導體層103之間,藉由意圖性地設置其載子濃度比半導體層103的載子濃度高的緩衝層104a、104b來形成歐姆接觸。
緩衝層104a、104b使用具有n型導電性並含有In、Ga及Zn的氧化物半導體膜。還可以使緩衝層104a、104b含有賦予n型的雜質元素。至於雜質元素,例如可以使用鎂、鋁、鈦、鐵、錫、鈣、鍺、鈧、釔、鋯、鉿、硼、鉈、鉛等。藉由將鎂、鋁、鈦等包含在緩衝層中,可以起到對氧的阻擋效果等,並藉由形成後的加熱處理等可以將半導體層的氧濃度保持於最佳的範圍內。
在本發明的一個實施例中,半導體層的載子濃度範圍較佳為小於1×1017 atoms/cm3 (更佳為1×1011 atoms/cm3 以上),並且緩衝層的載子濃度範圍較佳為1×1018 atoms/cm3 以上(更佳為1×1022 atoms/cm3 以下)。
當用作通道的IGZO膜的載子的濃度範圍超過上述範圍時,有可能導致薄膜電晶體變成常導通。所以,藉由將本發明的一個實施例的載子濃度範圍的IGZO膜用作半導體層的通道,可以形成可靠性高的薄膜電晶體。
另外,當在半導體層與緩衝層之間設置其載子濃度低於用作n+ 層的緩衝層的載子濃度且高於半導體層的載子濃度的第二緩衝層時,將第二緩衝層的載子濃度設定在半導體層與緩衝層的載子濃度之間的濃度範圍即可。
緩衝層104a、104b用作n+ 層,也可以稱為汲區或源區。
圖1(A1)和1(A2)的薄膜電晶體170a是在半導體層103的蝕刻加工的過程中,使用相同掩模對緩衝層104a、104b進行蝕刻加工的例子,半導體層103的端部與接觸於閘極絕緣層102的緩衝層104a、104b的端部一致而互相連續。
圖1(B1)和1(B2)的薄膜電晶體170b是在半導體層103的蝕刻加工過程中,不對緩衝層104a、104b進行蝕刻加工的例子。緩衝層104a、104b延伸超過半導體層103的端部而露出在源極電極層或汲極電極層105a、105b上。
在薄膜電晶體170a、170b中,示出覆蓋源極電極層或汲極電極層105a、105b、緩衝層104a、104b以及半導體層103地設置閘極絕緣層102的例子,但也可以將閘極絕緣層102蝕刻加工為與半導體層103相同的形狀。
由於用作本發明的一個實施例中的半導體層103的氧化物半導體層的光吸收少,所以不需要用閘極電極層覆蓋半導體層的通道形成區域來進行遮光。所以,可以採用源極電極層和汲極電極層與閘極電極層不在半導體層的通道形成區域中重疊的結構,由此可以降低寄生電容。
在本發明的一個實施例中,在半導體層103中設置在為源區或汲區的緩衝層104a、104b之間的區域成為通道形成區域。所以,通道長是在通道長方向上的成為源區的緩衝層與成為汲區的緩衝層之間的長度。在半導體層103的通道形成區域中,即使是不重疊於閘極電極層101的區域,藉由閘極電極層101的電壓施加而形成通道,而成為通道區域。另外,閘極電極層101的端部還可以與緩衝層104a、104b的端部一致。
緩衝層104a、104b設置在源極電極層或汲極電極層105a、105b與半導體層103之間。所以,至少以覆蓋與半導體層103接觸的一側(與閘極絕緣層接觸的相反一側)的源極電極層和汲極電極層105a、105b的端部的實施例設置緩衝層104a、104b。
使用圖3A至3F說明圖1(A1)和1(A2)的薄膜電晶體170a的製造方法。
在本發明的一個實施例的正交錯型薄膜電晶體中,由於將半導體層接觸基板地設置,所以較佳形成絕緣膜作為基底膜以防止來自基板的雜質對半導體層的污染。作為基底膜,可以利用CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層來形成。在本實施例中,在基板100上形成用作基底膜的絕緣層107a、107b。
基板100除了可以使用藉由熔化方法或浮法(float method)製造的無堿玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋁矽酸鹽玻璃等及陶瓷基板之外,還可以使用具有可承受本製造製程的處理溫度的耐熱性的塑膠基板等。此外,還可以使用在不銹鋼合金等金屬基板的表面上設置絕緣膜的基板。基板100的尺寸可以採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
在絕緣層107b上形成源極電極層或汲極電極層105a、105b,在源極電極層或汲極電極層105a、105b上形成具有n型導電性的半導體膜114。半導體膜114是具有n型導電性並含有In、Ga以及Zn的氧化物半導體膜的具有n型導電性的半導體膜。
作為源極電極層或汲極電極層105a、105b,可以藉由濺射法或真空蒸鍍法在絕緣層107b上形成導電膜,並在該導電膜上利用光微影技術或噴墨法形成掩模,並使用該掩模對導電膜進行蝕刻來形成。
作為源極電極層或汲極電極層105a、105b,較佳使用鋁、銅、或添加有矽、鈦、釹、鈧、鉬等的提高耐熱性的元素或者小丘防止元素的鋁合金的單層或者疊層來形成。另外,也可以採用如下疊層結構:使用鈦、鉭、鉬、鎢或這些元素的氮化物形成接觸於具有n型導電性的半導體膜114一側的膜,並且在其下方形成鋁或鋁合金。再者,也可以採用使用鈦、鉭、鉬、鎢或這些元素的氮化物夾住鋁或鋁合金的上面及下面的結構。在此,作為源極電極層或汲極電極層105a、105b,使用鈦膜、鋁膜及鈦膜的疊層導電膜。
當使用鈦膜、鋁膜及鈦膜的疊層時,其處於低電阻狀態,並且在鋁膜中不容易產生小丘。
源極電極層或汲極電極層105a、105b可以使用濺射法或真空蒸鍍法來形成。另外,源極電極層或汲極電極層105a、105b還可以使用銀、金、銅等的導電奈米膏並利用絲網印刷法、噴墨法等噴射並焙燒而形成。
另外,由於在源極電極層或汲極電極層105a、105b上形成半導體膜或佈線,所以較佳將其端部加工為錐形以防止斷裂。
可以將具有n型導電性的半導體膜114的厚度設定為2nm至100nm(較佳的是20nm至50nm)。較佳在稀有氣體(較佳的是氬)氣氛下形成具有n型導電性的半導體膜114。
例如,可以使用DC磁控濺射法形成具有n型導電性的半導體膜114。在只有稀有氣體的氣氛下進行脈衝DC濺射法的濺射處理,形成成為緩衝層的IGZO膜。該IGZO膜中的氧濃度低於後面形成的成為半導體層103的具有過量的氧的IGZO膜(半導體膜111)膜中的氧濃度。另外,作為IGZO膜,較佳其載子濃度高於具有過量的氧的IGZO膜(半導體膜111)的載子濃度,並且作為靶,可以使用在含有In、Ga及Zn的氧化物半導體中添加Mg、Al或Ti的靶。Mg、Al或Ti是容易與氧起反應的材料,藉由將這些材料包含在IGZO膜中,可以起到阻擋氧的效果,並且即使在其形成後進行加熱處理等,也可以將半導體層的氧濃度保持在最佳範圍內。該IGZO膜用作源區或汲區。
在具有n型導電性的半導體膜114上形成掩模116。掩模116利用光微影技術或噴墨法形成。藉由對具有n型導電性的半導體膜114使用掩模116進行蝕刻加工,形成具有n型導電性的半導體層115a、115b(參照圖3B)。
接下來,在半導體層115a、115b上形成半導體膜111(參照圖3C)。
形成包含In、Ga及Zn的氧化物半導體膜作為半導體膜111。例如,使用濺射法形成厚度是50nm的含有In、Ga及Zn的氧化物半導體膜作為半導體膜111。作為具體條件例,可以使用直徑是8英寸的包含In、Ga及Zn的氧化物半導體靶,將基板和靶之間的距離設定為170mm,將壓力設定為0.4Pa,將直流(DC)電源設定為0.5kW,並且在氬或氧氣氛下形成膜。另外,當使用脈衝直流(DC)電源時,可以減少碎屑,並且膜厚分佈也變得均勻,所以這是較佳的。
作為半導體膜111、具有n型導電性的半導體膜114等的氧化物半導體膜除了濺射法以外的其他成膜方法,可以使用脈衝雷射蒸鍍法(PLD法)及電子束蒸鍍法等的氣相法。從容易控制材料的組成的觀點來看,較佳使用氣相法中的PLD法,而從量產性的觀點來看,如上所述較佳使用濺射法。
另外,可以將如檸檬酸或草酸等的有機酸用作蝕刻劑,來進行半導體膜111或具有n型導電性的半導體膜114等的IGZO半導體膜的蝕刻。例如,50nm的半導體膜111可以使用ITO-07N(日本關東化學株式會社製造)進行150秒的蝕刻加工。
較佳在氧氣氛下(或氧90%以上、稀有氣體(氬或氦等)10%以下)形成為包含In、Ga及Zn的氧化物半導體膜的半導體膜111。
接下來,使用掩模113對半導體膜111及具有n型導電性的半導體層115a、115b進行蝕刻加工,來形成半導體層103以及緩衝層104a、104b(參照圖3D)。作為半導體層103及緩衝層104a、104b,可以藉由利用光微影技術或液滴噴射法形成掩模113,並使用該掩模113對半導體膜111和具有n型導電性的半導體層115a、115b進行蝕刻而形成。
如圖3D所示,薄膜電晶體170a是在半導體層103的蝕刻加工的製程中,使用相同掩模對緩衝層104a、104b進行蝕刻加工。所以,半導體層103的端部與接觸於閘極絕緣層102的緩衝層104a、104b的端部一致而互相連續。
藉由利用蝕刻將半導體層103和緩衝層104a、104b的端部形成為錐形,可以防止由於半導體層103和緩衝層104a、104b的臺階形狀而引起的層疊在其上的佈線的斷裂。
去除掩模113之後,在源極電極層或汲極電極層105a、105b、緩衝層104a、104b、半導體層103上形成閘極絕緣層102,並在閘極絕緣層102上形成導電膜117(參照圖3E)。
閘極絕緣層102可以藉由依次層疊氮化矽膜或氮氧化矽膜以及氧化矽膜或氧氮化矽膜來形成。另外,可以不將閘極絕緣層形成為兩層結構,而從基板一側依次層疊氮化矽膜或氮氧化矽膜、氧化矽膜或氧氮化矽膜、氮化矽膜或氮氧化矽膜的三層來形成。此外,可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、或者氮氧化矽膜的單層來形成。
此外,也可以藉由濺射法在半導體層103上形成氧化矽膜,並藉由電浆CVD法在氧化矽膜上層疊氮化矽膜作為閘極絕緣層102。也可以藉由濺射法形成氧化矽膜,並在氧化矽膜上藉由電浆CVD法依次層疊氮化矽膜和氧化矽膜。
在此,氧氮化矽膜是指在其組成中氧含量大於氮含量,並且在其濃度範圍中包含55原子%至65原子%的氧、1原子%至20原子%的氮、25原子%至35原子%的矽以及0.1原子%至10原子%的氫。此外,氮氧化矽膜是指在其組成中氮含量大於氧含量,並且在其濃度範圍中包含15原子%至30原子%的氧、20原子%至35原子%的氮、25原子%至35原子%的矽以及15原子%至25原子%的氫。
此外,作為閘極絕緣層102,也可以使用鋁、釔或鉿的氧化物、氮化物、氧氮化物、氮氧化物中的一種或者包含至少其中兩種以上的化合物的化合物。
此外,也可以使閘極絕緣層102包含氯、氟等鹵元素。將閘極絕緣層102中的鹵元素的濃度設定為在濃度峰值上為1×1015 atoms/cm3 以上且1×1020 atoms/cm3 以下即可。
另外,較佳在氧氣氛下(或氧90%以上、稀有氣體(氬或氦等)10%以下)形成閘極絕緣層102。
接下來,在導電膜117上形成掩模118。使用掩模118對導電膜117進行蝕刻加工,形成閘極電極層101(參照圖3F)。
閘極電極層101使用鈦、鉬、鉻、鉭、鎢、鋁等的金屬材料或其合金材料形成。另外,可以利用噴墨法噴射銀、金、銅等的導電奈米膏並進行焙燒來形成閘極電極層101。另外,還可以在閘極電極層上設置上述金屬材料的氮化物膜。另外,閘極電極層101可以是單層結構或疊層結構,例如可以從閘極絕緣層102一側使用鋁膜和鉬膜的疊層、鋁和釹的合金膜和鉬膜的疊層、鋁膜和鈦膜的疊層、鈦膜、鋁膜以及鈦膜的疊層等。
然後,去除掩模118。藉由上述製程,可以形成薄膜電晶體170a。
接著,圖4A至4D表示圖1(B1)和1(B2)所示的薄膜電晶體170b的製造製程。
圖4A對應於圖3A的製程,在設置有絕緣層107a、107b的基板100上形成源極電極層或汲極電極層105a、105以及具有n型導電性的半導體膜114。
在具有n型導電性的半導體膜114上形成掩模121,使用掩模121對具有n型導電性的半導體膜114進行蝕刻加工來形成緩衝層104a、104b(參照圖4B)。
在絕緣層107b、緩衝層104a、104b上形成半導體膜,使用掩模113對該半導體膜進行蝕刻加工而形成半導體層103(參照圖4C)。在圖4C中,在緩衝層104a、104b不被蝕刻的條件下進行形成半導體層103的蝕刻製程。所以,緩衝層104a、104b延伸超過半導體層103的端部而露出在源極電極層或汲極電極層105a、105b上。
去除掩模113之後,在源極電極層或汲極電極層105a、105b、緩衝層104a、104b以及半導體層103上形成閘極絕緣層102,並在閘極絕緣層102上藉由使用掩模118對導電膜進行蝕刻加工來形成閘極電極層101。
然後,去除掩模118。根據上述製程可以形成薄膜電晶體170b。
另外,在本發明的一個實施例中,可以在不暴露於大氣的條件下連續地形成半導體層、閘極絕緣層以及閘極電極層。藉由連續地成膜,可以不被大氣成分或懸浮在大氣中的雜質元素污染地形成各疊層介面。圖2A和2B示出連續地形成半導體層、閘極絕緣層以及閘極電極層的例子。
圖2A是在圖3B中去除掩模116之後的製程。在其之後的蝕刻加工中在不暴露於大氣的條件下連續地形成成為半導體層103的半導體膜131、閘極絕緣層132、成為閘極電極層101的導電膜133(參照圖2B)。較佳利用濺射法形成半導體膜131、閘極絕緣層132以及導電膜133。
在主動矩陣型的顯示裝置中,構成電路的薄膜電晶體的電特性十分重要,該電特性決定顯示裝置的性能。尤其是,在薄膜電晶體的電特性之中臨界值電壓(Vth)很重要。即使在場效應遷移率高的情況下,當臨界值電壓值高、或臨界值電壓值為負時,作為電路的控制也很困難。在薄膜電晶體的臨界值電壓值高並且臨界值電壓的絕對值大的情況下,當驅動電壓低時薄膜電晶體不能起到開關功能,有可能導致負載。另外,當臨界值電壓值為負時,即使在閘極電壓為0V的情況下,在源極電極和汲極電極之間也有電流產生,容易變成所謂的常導通。
在n通道型的薄膜電晶體的情況下,較佳的是,在對閘電壓施加正的電壓時初次形成通道,並且產生汲極電極電流的電晶體。在不提高驅動電壓的情況下不能形成通道的電晶體、或即使在負的電壓狀態下也能形成通道並產生汲極電極電流的電晶體不適合用作用於電路的薄膜電晶體。
所以,較佳的是,在使用含有In、Ga以及Zn的氧化物半導體膜的薄膜電晶體的閘極電壓為盡可能地近於0V的正的臨界值電壓的情況下形成通道。
可以認為:薄膜電晶體的臨界值電壓值對氧化物半導體層的介面,即氧化物半導體層和閘極絕緣層的介面的影響較大。
從而,藉由在清潔的狀態下形成這些介面,可以提高薄膜電晶體的電特性並防止製造製程的複雜化,而實現具備量產性和高性能的雙方的薄膜電晶體。
尤其是,當在氧化物半導體層和閘極絕緣層之間的介面中存在有大氣中的水分時,這導致薄膜電晶體的電特性的劣化、臨界值電壓的不均勻、容易變成常導通等的問題。藉由連續形成氧化物半導體層和閘極絕緣層,可以去除這些氫化合物。
因此,藉由在減壓下使用濺射法不暴露於大氣並連續地形成半導體膜131和閘極絕緣層132,可以實現具有良好的介面、漏電流低、且電流驅動能力高的薄膜電晶體。
如上所述藉由使用濺射法連續地形成膜,生產性得到提高並且薄膜介面的可靠性穩定。另外,藉由在氧氣氛下形成半導體層和閘極絕緣層並使其包含多的氧,可以抑制因劣化而導致的可靠性的降低以及薄膜電晶體變為常導通。
另外,還可以藉由利用多級灰階掩模(典型的有灰色調掩模、半色調掩模)進行曝光來形成用於形成半導體層和閘極電極層的蝕刻的掩模。
多級灰階掩模指的是能夠以三個級別對曝光部分、中間曝光部分以及未曝光部分進行曝光的掩模。藉由進行一次曝光及顯影製程,可以形成具有多種(典型為兩種)厚度區域的抗蝕劑掩模。因此,藉由使用多級灰階掩模,可以縮減曝光掩模的數目。藉由縮減掩模的數目,可以實現製程的簡化和低成本化。
也可以在薄膜電晶體170a、170b上形成絕緣膜作為保護膜。可以與閘極絕緣層同樣地形成保護膜。另外,因為保護膜用於防止懸浮在大氣中的有機物、金屬、水蒸氣等的污染雜質的侵入,所以較佳採用緻密的膜。例如,可以在薄膜電晶體170a、170b上形成氧化矽膜和氮化矽膜的疊層作為保護膜。
另外,半導體層103以及緩衝層104a、104b等的氧化物半導體膜較佳在成膜之後進行加熱處理。雖然只要是在成膜之後就可以在任何製程中進行加熱處理,可以在剛成膜之後、導電膜117的形成之後、保護膜的形成之後等進行。另外,也可以兼作其他加熱處理而進行。另外,將加熱溫度設定為300℃以上且400℃以下,較佳地設定為350℃即可。可以多次進行加熱處理,以在不同製程中進行半導體層103的加熱處理以及緩衝層104a和104b的加熱處理。
當採用不設置緩衝層(含有In、Ga以及Zn並具有n型導電性的氧化物半導體層)的源極電極層和汲極電極層、半導體層(含有In、Ga以及Zn的氧化物半導體層)、閘極絕緣層、閘極電極層的疊層結構時,閘極電極層和源極電極層或汲極電極層之間的距離變近而導致在其之間產生的寄生電容增加。並且,該寄生電容的增加隨著半導體層的薄膜化逐漸顯著。在本實施例中,由於薄膜電晶體採用具有設置含有In、Ga以及Zn並具有n型導電性的氧化物半導體層那樣的載子濃度高的緩衝層的源極電極層和汲極電極層、緩衝層、半導體層、閘極絕緣層、閘極電極層的疊層結構,所以即使半導體層的厚度薄也可以抑制寄生電容。
根據本實施例可以得到光電流少、寄生電容小、導通截止比高的薄膜電晶體,而可以製造具有良好的動態特性的薄膜電晶體。因此,可以提供具有電特性高且可靠性好的薄膜電晶體的半導體裝置。
實施例2
本實施例是多閘極結構的薄膜電晶體的例子。因此,其其他部分可以與實施例1同樣地進行,所示省略與實施例1相同的部分、具有與實施例1同樣的功能的部分及製程的重複說明。
在本實施例中,使用圖5(A1)、5(A2)、5(B1)以及5(B2)說明用於半導體裝置的薄膜電晶體。圖5(A1)是平面圖,而圖5(A2)相當於表示沿著圖5(A1)中的線E1-E2的截面圖。圖5(B1)是平面圖,而圖5(B2)相當於表示沿著圖5(B1)中的線F1-F2的截面圖。
如圖5(A1)和5(A2)所示,在基板150上設置有包括絕緣層157a、157b、源極電極層及汲極電極層155a、155b、佈線層156、半導體層153、緩衝層154a、154b、154c、閘極電極層151a、151b的多閘極結構的薄膜電晶體171a。在薄膜電晶體171a中,在閘極電極層151a、151b的下方夾著閘極絕緣層152連續地設置半導體層153。
圖5(B1)和5(B2)示出其他的結構的多閘極結構的薄膜電晶體171b。如圖5(B1)和5(B2)所示在基板150上設置有包括絕緣層157a、157b、源極電極層及汲極電極層155a、155b、佈線156、半導體層153a、153b、緩衝層154a、154b、154c、154d、閘極電極層151a、151b的多閘極結構的薄膜電晶體171b。
在薄膜電晶體171b中,在佈線層156上半導體層分斷為半導體層153a、153b,而緩衝層分斷為154c、154d。半導體層153a和半導體層153b一方面夾著緩衝層154c、緩衝層154d以及佈線層156互相電連接,另一方面半導體層153a夾著緩衝層154a電連接到源極電極層或汲極電極層155a,而半導體層153b夾著緩衝層154b電連接到源極電極層或汲極電極層155b。
半導體層153(153a、153b)是含有In、Ga以及Zn的氧化物半導體層,並且緩衝層154a、154b、154c、154d是具有n型導電性的含有In、Ga以及Zn的氧化物半導體層。緩衝層154a、154b、154c、154d的載子濃度比半導體層153(153a、153b)的載子濃度高。
如上所述,在本發明的一個實施例的多閘極結構的薄膜電晶體中,既可以連續地設置形成在各閘極電極層下的半導體層,又可以以多個半導體層夾著緩衝層及佈線層等電連接的方式而設置。
由於本發明的一個實施例的多閘極結構的薄膜電晶體的截止電流少,因此包括這種薄膜電晶體的半導體裝置可以賦予高電特性及高可靠性。
雖然在本實施例中表示具有兩個閘極電極層的雙閘極結構的例子作為多閘極結構,但也可以用於具有更多的閘極電極層的三閘極結構等。
本實施例可以與其他實施例適當地組合而實施。
實施例3
本實施例是在薄膜電晶體中層疊緩衝層的例子。因此,其他製程可以與實施例1或實施例2同樣地進行,因此省略與實施例1或實施例2相同的部分、具有同樣的功能的部分及製程的重複說明。
在本實施例中,使用圖6說明用於半導體裝置的薄膜電晶體173。
如圖6所示,在基板100上設置有包括絕緣層107a、107b、源極電極層或汲極電極層105a、105b、緩衝層104a、104b、緩衝層106a、106b、半導體層103、閘極絕緣層102以及閘極電極層101的薄膜電晶體173。
在本實施例的薄膜電晶體173中,在半導體層103和緩衝層104a、104b之間分別設置有緩衝層106a、106b作為第二緩衝層。
半導體層103是包含In、Ga及Zn的氧化物半導體層,緩衝層104a、104b、緩衝層106a、106b是具有n型導電性的包含In、Ga及Zn的氧化物半導體層。
設置在半導體層103和緩衝層104a、104b之間的第二緩衝層(緩衝層106a、106b)的載子濃度高於半導體層103的載子濃度並低於緩衝層104a、104b的載子濃度。緩衝層104a、104b用作n+ 層,而第二緩衝層(緩衝層106a、106b)用作n- 層。
在本發明的一個實施例中,較佳適用於半導體層103的載子濃度範圍小於1×1017 atoms/cm3 (更佳為1×1011 atoms/cm3 以上),適用於緩衝層的載子的濃度範圍為1×1018 atoms/cm3 以上(1×1022 atoms/cm3 以下)。
當用作通道的半導體層103的載子濃度範圍超過上述範圍時,有可能使薄膜電晶體變成常導通。因此,藉由將本發明的一個實施例的載子濃度範圍的IGZO膜用作半導體層103的通道,可以形成可靠性高的薄膜電晶體。
作為適用於用作n- 層的緩衝層106a、106b的濃度範圍,可以將其設定為低於用作n+ 層的緩衝層104a、104b的載子濃度並高於半導體層103的載子濃度。
如上所述,設置在半導體層和源極電極層或汲極電極層之間的緩衝層可以採用疊層結構,並以其載子濃度由半導體層向源極電極層或汲極電極層上升的方式進行控制。
由於具有本發明的一個實施例的疊層緩衝層的薄膜電晶體的截止電流少,因此包括這種薄膜電晶體的半導體裝置可以賦予高電特性及高可靠性。另外,藉由以載子濃度從半導體層103向源極電極層或汲極電極層逐漸上升的方式形成梯度,可以降低半導體層103與源極電極層或汲極電極層之間的接觸電阻。另外,藉由設置第二緩衝層,可以進一步緩和集中在與半導體層103的接合介面上的電場。
本實施例可以與其他實施例適當地組合而實施。
實施例4
在本實施例中,以下對半導體裝置的一個例子的顯示裝置中,在同一基板上至少製造驅動電路的一部分和配置在像素部中的薄膜電晶體的例子進行說明。
根據實施例1至實施例3中任一個形成配置在像素部中的薄膜電晶體。此外,因為實施例1至實施例3中任一個所示的薄膜電晶體是n通道型TFT,所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖12A示出半導體裝置的一個例子的主動矩陣型液晶顯示裝置的方塊圖的一個例子。圖12A所示的顯示裝置在基板5300上包括:具有具備顯示元件的多個像素的像素部5301;選擇各像素的掃描線驅動電路5302;以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。像素部5301具有藉由從信號線驅動電路5303在列方向上延伸地配置的多個信號線S1-Sm(未圖示)與信號線驅動電路5303連接,並且藉由從掃描線驅動電路5302在行方向上延伸地配置的多個掃描線G1-Gn(未圖示)與掃描線驅動電路5302連接,並具有對應於信號線S1-Sm以及掃描線G1-Gn配置為矩陣形的多個像素(未圖示)。並且,各個像素與信號線Sj(信號線S1-Sm中任一)、掃描線Gi(掃描線G1-Gn中任一)連接。
此外,實施例1至實施例3中任一個所示的薄膜電晶體是n通道型TFT,參照圖13說明由n通道型TFT構成的信號線驅動電路。
圖13所示的信號線驅動電路包括:驅動器IC 5601;開關群5602_1至5602_M;第一佈線5611;第二佈線5612;第三佈線5613;以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且,開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且,佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例如,第J行的佈線5621_J(佈線5621_1至5621_M中任一個)分別藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
另外,對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外,驅動器IC5601較佳形成在單晶基板上。再者,開關群5602_1至5602_M較佳形成在與像素部同一基板上。因此,較佳藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。
接著,參照圖14的時序圖說明圖13所示的信號線驅動電路的工作。另外,圖14的時序圖示出選擇第i列掃描線Gi時的時序圖。再者,第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且,圖13的信號線驅動電路在其他行的掃描線被選擇的情況下也進行與圖14相同的工作。
另外,圖14的時序圖示出第J行佈線5621_J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
另外,圖14的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通‧截止的時序5703a、第二薄膜電晶體5603b的導通‧截止的時序5703b、第三薄膜電晶體5603c的導通‧截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
另外,在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中,對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如,在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1,在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj,在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者,在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖14所示,在第一子選擇期間T1中,第一薄膜電晶體5603a導通,而第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中,第二薄膜電晶體5603b導通,而第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中,第三薄膜電晶體5603c導通,而第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時,輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此,圖13的信號線驅動電路藉由將一個閘極選擇期間分割為三個來可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此,圖13的信號線驅動電路可以將形成驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3,圖13的信號線驅動電路可以提高可靠性、成品率等。
另外,只要能夠如圖13所示,將一個選擇期間分割為多個子選擇期間,並在多個子選擇期間中從某一個佈線分別將視頻信號輸入到多個信號線,就不限制薄膜電晶體的配置、數量及驅動方法等。
例如,當在三個以上的子選擇期間的每一個中從一個佈線將視頻信號分別輸入到三個以上的信號線時,追加薄膜電晶體及用於控制薄膜電晶體的佈線,即可。但是,當將一個選擇期間分割為四個以上的子選擇期間時,子選擇期間變短。因此,較佳將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一個例子,也可以如圖15的時序圖所示,將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者,圖15的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通‧截止的時序5803a、第二薄膜電晶體5603b的導通‧截止的時序5803b、第三薄膜電晶體5603c的導通‧截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖15所示,在預充電期間Tp中,第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時,輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中,第一薄膜電晶體5603a導通,第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中,第二薄膜電晶體5603b導通、第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中,第三薄膜電晶體5603c導通,第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時,輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此,因為應用圖15的時序圖的圖13的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電,所以可以對像素高速地進行視頻信號的寫入。另外,在圖15中,使用相同的附圖標記來表示與圖14相同的部分,而省略對於相同的部分或具有相同的功能的部分的詳細說明。
此外,說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外,根據情況,還可以包括位準轉移器。在掃描線驅動電路中,藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP),生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大,並供給到對應的掃描線。掃描線連接有一條線上的像素的電晶體的閘極電極。而且,由於需要將一條線上的像素的電晶體同時導通,因此使用能夠產生大電流的緩衝器。
參照圓16和圖17說明用於掃描線驅動電路的一部分的移位暫存器的一個模式。
圖16示出移位暫存器的電路結構。圖16所示的移位暫存器由多個觸發器5701_i(觸發器5701_1至5701_n)構成。此外,輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重定信號來進行工作。
說明圖16的移位暫存器的連接關係。在圖16的移位暫存器的第i級觸發器5701_i(觸發器5701_1至5701_n中任一個)中,圖17所示的第一佈線5501連接到第七佈線5717_i一1,圖17所示的第二佈線5502連接到第七佈線5717_i+1,圖17所示的第三佈線5503連接到第七佈線5717_i,並且圖17所示的第六佈線5506連接到第五佈線5715。
此外,圖17所示的第四佈線5504在奇數級的觸發器中連接到第二佈線5712,在偶數級的觸發器中連接到第三佈線5713,並且圖17所示的第五佈線5505連接到第四佈線5714。
但是,第一級觸發器5701_1的圖17所示的第一佈線5501連接到第一佈線5711,而第n級觸發器5701_n的圖17所示的第二佈線5502連接到第六佈線5716。
另外,第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者,第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著,圖17示出圖16所示的觸發器的詳細結構。圖17所示的觸發器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。另外,第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體,並且當閘極-源極電極間的電壓(Vgs)超過臨界值電壓(Vth)時成為導通狀態。
接著,下面示出圖16所示的觸發器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一方)連接到第四佈線5504,並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506,並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505,第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極,並且第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506,第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極,並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505,第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極,並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506,第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極,並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506,第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極,並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506,第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極,並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
另外,將第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部作為節點5543。再者,將第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極的連接部分作為節點5544。
另外,第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者,第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外,也可以僅使用實施例1至實施例3中任一個所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例1至實施例3中任一個所示的n通道型TFT的電晶體遷移率大,所以可以提高驅動電路的驅動頻率。另外,由於實施例1至實施例3中任一個所示的n通道型TFT利用是具有n型導電性的含有銦、鎵、鋅的氧化物半導體層的緩衝層來降低寄生電容,因此頻率特性(被稱為f特性)高。例如,由於可以使使用實施例1至實施例3中任一個所示的n通道型TFT的掃描線驅動電路進行高速工作,因此可以提高框頻率或實現黑屏插入等。
再者,藉由增大掃描線驅動電路的電晶體的通道寬度,或配置多個掃描線驅動電路等,可以實現更高的框頻率。在配置多個掃描線驅動電路的情況下,藉由將用來使偶數行的掃描線驅動的掃描線驅動電路配置在一側,並將用來使奇數行的掃描線驅動的掃描線驅動電路配置在其相反一側,可以實現框頻率的提高。
此外,在製造作為半導體裝置的一個例子的主動矩陣型發光顯示裝置的情況下,在至少一個像素中配置多個薄膜電晶體,因此較佳配置多個掃描線驅動電路。圖12B示出主動矩陣型發光顯示裝置的方塊圖的一個例子。
圖12B所示的發光顯示裝置在基板5400上包括:具有多個具備顯示元件的像素的像素部5401;選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404;以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
當將輸入到圖12B所示的發光顯示裝置的像素的視頻信號設定為數位方式的情況下,根據薄膜電晶體的導通和截止的轉換,像素變成發光或非發光狀態。因此,可以採用面積灰階法或時間灰階法進行灰階顯示。面積灰階法是一種驅動法,其中藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素,來進行灰階顯示。此外,時間灰階法是一種驅動法,其中藉由控制像素發光的期間,來進行灰階顯示。
發光元件的回應速度比液晶元件等的回應速度快,所以與液晶元件相比適合時間灰階法。在具體地採用時間灰階法進行顯示的情況下,將一個框期間分割為多個子框期間。然後,根據視頻信號,在各子框期間中使像素的發光元件處於發光或非發光狀態。藉由分割為多個子框期間,可以利用視頻信號控制像素在一個框期間中實際上發光的期間的總長度,並顯示灰階。
另外,在圖12B所示的發光顯示裝置中示出一種例子,其中當在一個像素中配置兩個TFT,即開關TFT和電流控制TFT時,使用第一掃描線驅動電路5402生成輸入到開關TFT的閘極佈線的第一掃描線的信號,使用第二掃描線驅動電路5404生成輸入到電流控制TFT的閘極佈線的第二掃描線的信號。但是,也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外,例如根據開關元件所具有的各電晶體的數量,可能會在各像素中設置多個用來控制開關元件的工作的第一掃描線。在此情況下,既可以使用一個掃描線驅動電路生成輸入到多個第一掃描線的所有信號,也可以使用多個掃描線驅動電路分別生成輸入到多個第一掃描線的信號。
此外,在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外,也可以僅使用實施例1至實施例3中任一個所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外,上述驅動電路除了液晶顯示裝置及發光顯示裝置還可以用於利用與開關元件電連接的元件來驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器),並具有如下優點:與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄而輕的形狀。
作為電泳顯示器可考慮各種模式。電泳顯示器是如下裝置,即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊,並且藉由對微囊施加電場使微囊中的粒子互相向反方向移動,以僅顯示集合在一方的粒子的顏色。另外,第一粒子或第二粒子包含染料,且在沒有電場時不移動。此外,第一粒子和第二粒子的顏色不同(該顏色包含無色)。
像這樣,電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中,介電常數高的物質移動到高電場區。電泳顯示器不需要使用液晶顯示裝置所需的偏光板和對置基板,從而可以使其厚度和重量減少一半。
將在其中分散有上述微囊的溶劑稱作電子墨水,該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外,還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外,在主動矩陣基板上適當地佈置多個上述微囊,使得微囊夾在兩個電極之間而完成主動矩陣型顯示裝置,藉由對微囊施加電場可以進行顯示。例如,可以使用根據實施例1至實施例3中任一個所示的薄膜電晶體而獲得的主動矩陣基板。
此外,作為微囊中的第一粒子及第二粒子,採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
根據上述製程可以製造作為半導體裝置可靠性高的顯示裝置。
本實施例可以與其他的實施例中所記載的結構適當地組合而實施。
實施例5
在此,表示至少不使閘極絕緣層和氧化物半導體層的疊層接觸於大氣地進行連續成膜的正交錯型薄膜電晶體的製造例子。在此,表示直至進行連續成膜的製程的製程,而作為後面的製程根據實施例1至實施例3中的任一個製造薄膜電晶體即可。
在本說明書中,連續成膜是指:在從利用濺射法進行的第一成膜製程到利用濺射法進行的第二成膜製程的一系列製程中,放置有被處理基板的氣氛不接觸於大氣等的污染氣氛而一直控制為真空或惰性氣體氣氛(氮氣氛或稀有氣體氣氛)。藉由進行連續成膜,可以避免水分等再附著於清淨化的被處理基板上而進行成膜。
在相同處理室內進行從第一成膜製程到第二成膜製程的一系列製程的狀態包括在本說明書中的連續成膜的範圍內。
另外,當在不同處理室內進行從第一成膜製程到第二成膜製程的一系列製程時,在結束第一成膜製程之後,不接觸於大氣地在處理室之間進行基板搬運,然後進行第二成膜,這個狀態也包括在本說明書中的連續成膜的範圍內。
另外,在第一成膜製程和第二成膜製程之間具有基板搬運製程、對準製程、緩冷製程或者加熱或冷卻基板以將其設定為第二製程所需要的溫度的狀態等也包括在本說明書中的連續成膜的範圍內。
但是在第一成膜製程和第二成膜製程之間具有清洗製程、濕蝕刻、抗蝕劑形成等的使用液體的製程的情況不包括在本說明書中的連續成膜的範圍內。
在不暴露於大氣地進行連續成膜的情況下,較佳使用如圖18所示那樣的多室型製造裝置。
在製造裝置的中央部中設置有具有搬運基板的搬運機構(典型的是搬運機械81)的搬運室80,並且搬運室80藉由閘閥83連接有卡匣(cassette)室82,該卡匣室82安置收納有搬入及搬出到搬運室內的多個基板的卡匣盒(cassette case)。
另外,搬運室80分別藉由閘閥84至88連接有多個處理室。在此,表示五個處理室連接到俯視形狀是六角形的搬運室80的例子。另外,藉由改變搬運室的俯視形狀,可以改變能夠連接的處理室數。例如採用四角形則可以連接三個處理室,而採用八角形則可以連接七個處理室。
在五個處理室中,將至少一個處理室設定為進行濺射的濺射處理室。在濺射處理室的處理室內部中,至少設置有濺射靶、用來對靶進行濺射的電力施加機構、氣體導入單元、將基板保持在預定位置的基板支架等。另外,在濺射處理室中設置有控制處理室內的壓力的壓力控制單元以將濺射處理室內處於減壓狀態。
濺射法具有如下方法:作為濺射用電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於形成絕緣膜,而DC濺射法主要用於形成金屬膜。
另外,也有可以設置材料不同的多個靶的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同的材料膜,又可以在同一處理室中同時對多種材料進行放電而進行成膜。
另外,也有使用磁控管濺射法的濺射裝置和使用ECR濺射法的濺射裝置。在使用磁控管濺射法的濺射裝置中,在處理室內部具備磁鐵機構,而在使用ECR濺射法的濺射裝置中,不使用輝光放電而利用使用微波產生的電浆。
在濺射處理室中,適當地使用上述多樣的濺射法。
另外,作為成膜方法具有反應濺射法、偏壓濺射法:在反應濺射法中,當進行成膜時使靶物質和濺射氣體成分起化學反應而形成這些化合物薄膜;而在偏壓濺射中,當進行成膜時對基板也施加電壓。
另外,將在五個處理室中的其他處理室之一設定為在進行濺射之前進行基板的預熱等的加熱處理室、在進行濺射之後冷卻基板的冷卻處理室或進行電浆處理的處理室。
接著,說明製造裝置的工作的一個例子。
將容納有使被成膜面朝向下面的基板94的基板卡匣設置在卡匣室82,並利用設置在卡匣室82中的真空排氣單元使卡匣室處於減壓狀態。另外,預先對各處理室及搬運室80的內部利用設置在它們中的真空排氣單元進行減壓。藉由上述步驟,當在各處理室之間搬運基板時可以不接觸大氣地維持清潔的狀態。
另外,在將被成膜面朝下的基板94上預先至少設置主動電極層、汲極電極層和緩衝層。例如,在基板和源極電極層和汲極電極層之間也可以設置藉由電浆CVD法可以得到的氮化矽膜、氮氧化矽膜等的基底絕緣膜。在使用包含鹼金屬的玻璃基板作為基板94的情況下,基底絕緣膜具有如下作用:抑制來自基板的鈉等的可動離子侵入到其上面的半導體區域中而引起的TFT的電特性變化。
接著,開啟閘閥83並利用搬運機械81從卡匣抽出第一個基板94,開啟閘閥84並將第一個基板94搬運到第一處理室89中,並且關閉閘閥84。在第一處理室89中,利用加熱器或燈加熱對基板進行加熱來去除附著在基板94上的水分等。特別是,因為當閘極絕緣膜包含水分時,TFT的電特性有可能變化,所以進行濺射成膜之前的加熱是有效的。另外,當在卡匣室82設置基板的步驟中充分地去除水分時,不需要進行該加熱處理。
此外,也可以在第一處理室89中設置電浆處理單元,並對膜的表面進行電浆處理。另外,還可以在卡匣室82設置加熱單元並在卡匣室82中進行加熱以去除水分。
接著,開啟閘閥84並利用搬運機械81將基板搬運到搬運室80,開啟閘閥85將基板搬運到第二處理室90中,並且關閉閘閥85。
在此,作為第二處理室90,採用使用DC磁控濺射法的濺射處理室。在第二處理室90中,形成氧化金屬層(IGZO膜)作為半導體層。可以在稀有氣氛下或氧氣氛下使用包含In、Ga及Zn的氧化物半導體靶進行成膜。在此,為了使IGZO膜包含極多的氧,在只有氧的氣氛下,或在氧為90%以上且Ar為10%以下的氣氛下作為靶使用包含In、Ga及Zn的氧化物半導體,並進行採用脈衝DC濺射法的濺射,來形成具有過量的氧的IGZO膜。
在形成具有過量的氧的IGZO膜之後,以不接觸於大氣的方式開啟閘閥85並利用搬運機械81將基板搬運到搬運室80,開啟閘閥86並將基板搬運到第三處理室91中,並且關閉閘閥86。
在此,作為第三處理室91,採用使用RF磁控濺射法的濺射處理室。在第三處理室91中,形成用作閘極絕緣層的氧化矽膜(SiOx膜)。作為閘極絕緣層,除了氧化矽膜之外,還可以使用氧化鋁(Al2 O3 膜)、氧化鎂膜(MgOx膜)、氮化鋁膜(AlNx膜)、氧化釔膜(YOx膜)等。
此外,也可以對閘極絕緣層中添加少量的例如氟、氯等的鹵元素來將鈉等的可動離子固定化。作為其方法,在處理室中引入包含鹵元素的氣體進行濺射。但是,在引入包含鹵元素的氣體的情況下,處理室的排氣單元需要設置有除害裝置。較佳將使閘極絕緣膜包含的鹵元素的濃度設定為如下濃度:藉由使用SIMS(二次離子質譜分析法)的分析而可以得到的濃度峰值在1×1015 cm-3 以上且1×1020 cm-3 以下的範圍內。
在得到SiOx膜的情況下,可以採用如下方法:作為靶使用人工石英並使用稀有氣體,典型地使用氬的濺射法;或作為靶使用單晶矽並與氧氣體起化學反應而得到SiOx膜的反應濺射法。在此,為了使SiOx膜包含極多的氧,作為靶使用人工石英,在只有氧的氣氛下,或在氧為90%以上且Ar為10%以下的氣氛下進行濺射,來形成具有過量的氧的SiOx膜。
如上所述,藉由以不接觸大氣的方式連續形成具有過量的氧的IGZO膜和具有過量的氧的SiOx膜,因為其彼此是具有過量的氧的膜所以可以使其介面狀態穩定,並提高TFT的可靠性。當在形成SiOx膜之前基板接觸于大氣時,水分等附著在基板上並對介面狀態造成壞影響,因此有引起臨界值的不均勻性、電特性劣化、變為常導通TFT等的憂慮。水分是氫化合物,而藉由以不接觸於大氣的方式進行連續成膜,可以防止氫化合物存在於介面中。從而,藉由進行連續成膜,可以減少臨界值的不均勻性,防止電特性的劣化,並且抑制TFT移動到常導通一側,較佳避免這種移動。
此外,也可以藉由在第二處理室90的濺射處理室中設置包含In、Ga及Zn的氧化物半導體靶和人工石英的靶的雙方,並使用擋板按順序層疊而進行連續形成,在相同的處理室中進行層疊。在靶和基板之間設置擋板,打開進行成膜的靶的擋板,而關閉不進行成膜的靶的擋板。在相同的處理室中進行層疊的優點是可減少所使用的處理室數並可以防止當在不同的處理室之間搬運基板時微粒等附著在基板上。
接著,不使接觸于大氣地開啟閘閥86並使用搬運機械81將基板搬運到搬運室80。
接著,不接觸于大氣地開啟閘閥87,將基板搬運到第四處理室92內,並且關閉閘閥87。
在此,作為第四處理室92,採用使用DC磁控濺射法的濺射處理室。在第四處理室92中,形成成為閘極電極層的金屬多層膜(導電膜)。在第四處理室92的濺射處理室中設置鈦靶和鋁靶的雙方,並使用擋板按順序層疊進行連續成膜來在同一個處理室中進行層疊。在此,在鈦膜上層疊鋁膜,而且在鋁膜上層疊鈦膜。
另外,藉由不接觸於大氣地連續形成閘極絕緣層和成為閘極電極層的金屬多層膜,在閘極絕緣層和金屬多層膜之間可以實現良好的介面狀態,而可以降低接觸電阻。
雖然在本實施例中,源極電極層、汲極電極層以及緩衝層使用預先設置的基板94,但是源極電極層、汲極電極層或緩衝層還可以使用多室型製造裝置在不暴露於大氣的情況下連續地形成。可以根據要形成的膜的數量或種類的增減適當地選擇處理室,例如,當成膜製程增加時還可以使用第五處理室93。
重複上述製程地對卡匣盒中的基板進行成膜處理並在完成多個基板的處理之後,將卡匣室從真空狀態還原到大氣壓狀態並取出基板及卡匣。
另外,在第一處理室89中可以進行具有過量的氧的IGZO膜的形成之後的加熱處理,具體而言可以進行300℃至400℃的加熱處理,較佳的是350℃以上的加熱處理。藉由進行該加熱處理,可以提高正交錯型薄膜電晶體的電特性。該加熱處理只要形成在具有過量的氧的IGZO膜之後進行,就沒有特別的限制,例如可以在形成具有過量的氧的IGZO膜之後或在形成金屬多層膜之後進行該加熱處理。當在金屬多層膜形成之後進行加熱處理時,需要選擇不會在金屬多層膜上產生小丘的金屬材料、加熱條件(溫度、時間)。在使用容易在金屬多層膜上產生小丘的材料的情況下,可以在金屬多層膜上形成保護膜之後再進行加熱處理。
接著,使用掩模對各疊層膜進行蝕刻加工。既可以使用乾蝕刻、濕蝕刻進行形成,又可以在多次蝕刻中分別選擇性地進行蝕刻。
在以下的製程中,根據上述實施例1至實施例3中任一個可以製造正交錯型薄膜電晶體。
雖然在此以多室方式的製造裝置為例子進行說明,但是也可以使用串聯連接濺射處理室的串列方式的製造裝置來不接觸於大氣地進行連續成膜。
此外,圖18所示的裝置中採用將被成膜面朝向下面的方式,即採用所謂的朝下方式的處理室,但是也可以採用將基板豎為垂直的縱向安裝方式的處理室。縱向安裝方式的處理室具有其占地面積(footprint)比朝下方式的處理室小的優點,並且當使用因基板的自重而會彎曲的大面積的基板時是有效的。
實施例6
可以藉由製造本說明書所公開的發明的薄膜電晶體,並將該薄膜晶體管用於像素部及驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外,可以藉由將使用本發明的薄膜電晶體的驅動電路的一部分或整體一體地形成在與像素部相同的基板上,來形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件。在發光元件的範圍內包括由電流或電壓控制亮度的元件,具體而言,包括無機EL(Electro Luminescence;電致發光)、有機EL等。此外,也可以應用電子墨水等的對比度因電作用而變化的顯示介質。
此外,顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者,本說明書所公開的發明關於一種元件基板,該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式,並且其在多個像素中分別具備用來將電流供給到顯示元件的單元。具體而言,元件基板既可以是只形成有顯示元件的像素電極的狀態,又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態,或其他任何方式。
另外,本說明書中的顯示裝置是指圖像顯示器件、顯示器件、或光源(包括照明裝置)。另外,顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit;撓性印刷電路)、TAB(Tape Automated Bonding;載帶自動鍵合)帶或TCP(Tape Carrier Package;載帶封裝)的模組;將印刷線路板設置於TAB帶或TCP端部的模組;藉由COG(Chip On Glass;玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例中,作為本發明的半導體裝置的一個實施例,示出液晶顯示裝置的例子。
圖19A和19B示出應用本發明的一個實施例的主動矩陣型液晶顯示裝置。圖19A是液晶顯示裝置的平面圖,而圖19B是沿著圖19A中的線V-X的截面圖。用於半導體裝置的薄膜電晶體201可以與實施例2所示的薄膜電晶體同樣地製造,並且它是包括IGZO半導體層及具有n型導電性的IGZO半導體層的可靠性高的薄膜電晶體。此外,也可以應用實施例1或實施例3所示的薄膜電晶體作為本實施例的薄膜電晶體201。
圖19A所示的本實施例的液晶顯示裝置包括源極電極佈線層202、多閘極結構的正交錯型薄膜電晶體201、閘極佈線層203、電容佈線層204。
另外,在圖19B中,在本實施例的液晶顯示裝置中具有液晶顯示元件260,並且基板200和基板266中間夾著液晶層262彼此對置。該基板200設置有絕緣層215a、215b、多閘極結構的薄膜電晶體201、絕緣層211、絕緣層212、絕緣層213、用於顯示元件的電極層255、用作取向膜的絕緣層261、偏光板268。並且該基板266設置有用作取向膜的絕緣層263、用於顯示元件的電極層265、用作彩色濾光片的著色層264、偏光板267。
另外,還可以使用不使用取向膜的顯示為藍相的液晶。藍相是液晶相的一種,是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將使用混合有5重量%以上的手性試劑的液晶組成物用於液晶層262。包含顯示為藍相的液晶和手性試劑的液晶組成物的回應速度短,即為10μs至100μs,並且由於其具有光學各向同性而不需要取向處理從而視角依賴小。
另外,雖然圖19A和19B示出應用透過型液晶顯示裝置的例子,但是本發明的一個實施例也可以應用反射型液晶顯示裝置或半透過型液晶顯示裝置。
另外,雖然在圖19A和19B的液晶顯示裝置中示出在基板266的外側(可見一側)設置偏光板267,並在內側依次設置著色層264、用於顯示元件的電極層265的例子,但是也可以在基板266的內側設置偏光板267。另外,偏光板和著色層的疊層結構也不局限於圖19A和19B所示的結構,只要根據偏光板和著色層的材料或製造製程條件進行適當地設定即可。另外,還可以設置用作黑矩陣的遮光膜。
另外,在本實施例中,使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層211、絕緣層212或絕緣層213)覆蓋藉由實施例2得到的薄膜電晶體,以減少薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外,因為保護膜用來防止懸浮在大氣中的有機物、金屬、水蒸氣等的污染雜質的侵入,所以較佳採用緻密的膜。使用CVD法等並利用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層而形成保護膜,即可。另外,也可以使用有機矽烷氣體和氧作為工藝氣體並利用電浆CVD法而形成氧化矽膜作為保護膜。
有機矽烷是如下化合物:矽酸乙酯(TEOS:化學式Si(OC2 H5 )4 )、四甲基矽烷(TMS:化學式Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式SiH(OC2 H5 )3 )、三二甲氨基矽烷(化學式SiH(N(CH3 )2 )3 )等。
形成絕緣層211作為保護膜的第一層。絕緣層211具有防止鋁膜的小丘的效果。在此,使用電浆CVD法形成氧化矽膜作為絕緣層211。作為氧化矽膜的成膜用工藝氣體,使用TEOS及O2 ,並且其流量比為TEOS\O2 =15\750。成膜製程的基板溫度是300℃。
另外,形成絕緣層212作為保護膜的第二層。在此,使用電浆CVD法形成氮化矽膜作為絕緣層212。作為氮化矽膜的成膜用工藝氣體,使用SiH4 、N2 、NH3 及H2 。當使用氮化矽膜作為保護膜的一個層時,可以抑制鈉等的可動離子侵入到半導體區域中而使TFT的電特性變化。
另外,也可以在形成保護膜之後進行IGZO半導體層的加熱處理(300℃至400℃)。
另外,形成絕緣層213作為平坦化絕緣膜。作為絕緣膜213,可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯、苯並環丁烯、聚醯胺、環氧等。另外,除了上述有機材料之外,還可以使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。矽氧烷基樹脂除了氫之外還可以具有氟、烷基和芳基中的至少一種作為取代基。另外,也可以藉由層疊多個由這些材料形成的絕緣膜,來形成絕緣層213。
另外,矽氧烷基樹脂相當於以矽氧烷基材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷基樹脂除了氫以外,還可以具有氟、烷基和芳香烴中的至少一種作為取代基。
絕緣膜213可以根據其材料利用CVD法、濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗、幕塗、刮刀塗布等來形成。在使用材料液形成絕緣層213的情況下,也可以在進行焙燒的製程中同時進行IGZO半導體層的加熱處理(300℃至400℃)。藉由兼作絕緣層213的焙燒製程和IGZO半導體層的加熱處理,可以高效地製造半導體裝置。
作為用作像素電極層的電極層255、265,可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外,可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成電極層255、265。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/□以下,並且其波長為550nm時的透光率較佳為70%以上。另外,導電組成物所包含的導電高分子的電阻率較佳為0.1Ω‧cm以下。
作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
藉由上述製程,可以製造可靠性高的液晶顯示裝置作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例7
在本實施例中,作為半導體裝置示出電子紙的例子。
在圖26中,作為應用本說明的一個實施例的半導體裝置的例子示出主動矩陣型電子紙。可以與實施例2所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581,並且該薄膜電晶體581是包括IGZO半導體層及具有n型導電性的IGZO半導體層的可靠性高的薄膜電晶體。此外,也可以應用實施例1或實施例3所示的薄膜電晶體作為本實施例的薄膜電晶體581。
圖26的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法,其中將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間,並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向,以進行顯示。
密封在設置有絕緣層586a、586b的基板580與基板596之間的薄膜電晶體581是多閘極結構的正交錯型薄膜電晶體,其源極電極層或汲極電極層通過形成在絕緣層583、584以及585中的開口接觸於第一電極層587,由此薄膜電晶體581電連接到第一電極層587。在第一電極層587和第二電極層588之間設置有球形粒子589,該球形粒子589具有黑色區590a和白色區590b,其周圍包括充滿了液體的空洞594,並且球形粒子589的周圍充滿了樹脂等的填充材料595(參照圖26)。
此外,還可以使用電泳元件來代替扭轉球。使用直徑為10μm至200μm左右的微囊,該微囊中封入有透明液體、帶正或負電的白色微粒以及帶有與白色微粒相反極性的電的黑色微粒。當對於設置在第一電極層和第二電極層之間的微囊由第一電極層和第二電極層施加電場時,白色微粒和黑色微粒移動到相反方向,從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件,一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率,因而不需要輔助燈。此外,其耗電量低,並且在昏暗的地方也能夠辨別顯示部。另外,即使不給顯示部供應電源,也能夠保持顯示過一次的圖像,因此,即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置,或稱為具備顯示裝置的半導體裝置)遠離電波發射源,也能夠儲存顯示過的圖像。
藉由上述製程,可以製造可靠性高的電子紙作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例8
在本實施例中,示出發光顯示裝置的例子作為本發明的半導體裝置的一個實施例的半導體裝置。在此,示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別,一般來說,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子和電洞從一對電極分別注入到包含發光有機化合物的層,以產生電流。然後,由於這些載子(電子和電洞)重新結合,發光有機化合物達到激發態,並且當該激發態恢復到基態時,獲得發光。根據這種機理,該發光元件被稱為電流激發型發光元件。
根據其元件的結構,將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層,且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構,且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外,在此使用有機EL元件作為發光元件而進行說明。
在圖22A和22B中,示出主動矩陣型發光顯示裝置作為應用本發明的一個實施例的半導體裝置的例子。圖22A是發光顯示裝置的平面圖,而圖22B是沿著圖22A中的線Y-Z截斷的截面圖。另外,圖23示出圖22A和22B所示的發光顯示裝置的等效電路。
可以與實施例1及實施例2所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體301、302,並且該薄膜電晶體301、302是包括IGZO半導體層及具有n型導電性的IGZO半導體層的可靠性高的薄膜電晶體。此外,也可以應用實施例3所示的薄膜電晶體作為本實施例的薄膜電晶體301、302。
圖22A及圖23所示的本實施例的發光顯示裝置包括多閘極結構的薄膜電晶體301、薄膜電晶體302、發光元件303、電容元件304、源極電極佈線層305、閘極佈線層306、電源線307。薄膜電晶體301、302是n通道型薄膜電晶體。
此外,在圖22B中,本實施例的發光顯示裝置包括基板300、絕緣層315a、315b、薄膜電晶體302、絕緣層311、絕緣層312、絕緣層313、分隔壁321以及用於發光元件303的第一電極層320、電場發光層322、第二電極層323。
較佳使用丙烯、聚醯亞胺、聚醯胺等的有機樹脂、或矽氧烷形成絕緣層313。
在本實施例中,因為像素的薄膜電晶體302是n型,所以較佳使用陰極作為像素電極層的第一電極層320。具體而言,作為陰極,可以使用功函數小的材料例如Ca、Al、CaF、MgAg、AlLi等。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁321。特別較佳的是,使用感光材料,在第一電極層320上形成開口部,並將其開口部的側壁形成為具有連續的曲率的傾斜面。
電場發光層322既可以由單層構成,又可以由多個層的疊層構成。
覆蓋電場發光層322地形成使用陽極的第二電極層323。可以利用在實施例6中作為像素電極層列舉的使用具有透光性的導電材料的透光導電膜來形成第二電極層323。除了上述透光導電膜之外,還可以使用氮化鈦膜或鈦膜。藉由重疊第一電極層320、電場發光層322和第二電極層323,形成有發光元件303。然後,也可以在第二電極層323及分隔壁321上形成保護膜,以防止氧、氫、水分、二氧化碳等侵入到發光元件303中。作為保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
再者,在實際上,較佳在完成圖22B的狀態之後使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固性樹脂薄膜等)及覆蓋材料進行封裝(密封),以進一步防止發光元件303暴露於外界空氣。
接著,參照圖24A至24C說明發光元件的結構。在此,以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例1所示的薄膜電晶體同樣地製造用於圖24A、24B和24C的半導體裝置的是驅動TFT的TFT 7001、7011、7021,並且這些TFT是包括IGZO半導體層及具有n型導電性的IGZO半導體層的可靠性高的薄膜電晶體。此外,也可以應用實施例2或實施例3所示的薄膜晶體管用作TFT7001、7011、7021。
為了取出發光,發光元件的陽極或陰極的至少一方是透明的即可。而且,在基板上形成薄膜電晶體及發光元件,並且有如下結構的發光元件,即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。本實施例的像素結構可以應用於任何發射結構的發光元件。參照圖24A說明頂部發射結構的發光元件。
在圖24A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過到陽極7005一側時的像素的截面圖。在圖24A中,發光元件7002的陰極7003和驅動TFT的TFT7001電連接,在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003,只要是功函數小且反射光的導電膜,就可以使用各種材料。例如,較佳採用Ca、Al、CaF、MgAg、AlLi等。而且,發光層7004可以由單層或多層的疊層構成。在由多層構成時,在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外,不需要設置所有這種層。使用透過光的具有透光性的導電材料形成陽極7005,例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面,表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖24A所示的像素中,從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著,參照圖24B說明底部發射結構的發光元件。示出在驅動TFT7011是n型,且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖24B中,在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013,在陰極7013上按順序層疊有發光層7014、陽極7015。另外,在陽極7015具有透光性的情況下,也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖24A的情況同樣地,至於陰極7013,只要是功函數小的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如,可以將膜厚度為20nm的鋁膜用作陰極7013。而且,與圖24A同樣地,發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光,但是可以與圖24A同樣地使用具有透光性的導電材料形成。並且,雖然遮罩膜7016例如可以使用反射光的金屬等,但是不局限於金屬膜。例如,也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖24B所示的像素中,從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著,參照圖24C說明雙面發射結構的發光元件。在圖24C中,在與驅動TFT 7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023,在陰極7023上按順序層疊有發光層7024、陽極7025。與圖24A的情況同樣地,至於陰極7023,只要是功函數小的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度。例如,可以將膜厚度為20nm的A1用作陰極7023。而且,與圖24A同樣地,發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖24A同樣地使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖24C所示的像素中,從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側。
另外,雖然在此描述了有機EL元件作為發光元件,但是也可以設置無機EL元件作為發光元件。
另外,在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子,但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外,本實施例所示的半導體裝置不局限於圖24A至24C所示的結構而可以根據本說明書所公開的發明的技術思想進行各種變形。
藉由上述製程,可以製造可靠性高的發光顯示裝置作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例9
接著,下面示出本發明的半導體裝置的一個實施例的顯示面板的結構。在本實施例中,說明包括用作顯示元件的液晶元件的液晶顯示裝置的一個實施例的液晶顯示面板(也稱為液晶面板)、包括用作顯示元件的發光元件的半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)。
接著,參照圖25A和25B說明相當於本發明的半導體裝置的一個實施例的發光顯示面板的外觀及截面。圖25A和25B是一種面板的俯視圖,其中利用密封材料將形成在第一基板上的包含IGZO半導體層及包含具有n型導電性的IGZO半導體層的可靠性高的薄膜電晶體及發光元件密封在與第二基板之間。圖25B相當於沿著圖25A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外,在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此,像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。
此外,設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖25B中,例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510相當於包括IGZO半導體層及具有n型導電性的IGZO半導體層的薄膜電晶體,並可以應用實施例1、實施例2或實施例3所示的薄膜電晶體。在本實施例中,薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外,附圖標記4511相當於發光元件,發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外,發光元件4511的結構不局限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
另外,供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中,連接端子4515由與第二電極層4512相同的導電膜形成,並且佈線4516由與發光元件4511所具有的第一電極層4517相同導電膜形成。
連接端子4515藉由各向異性導電膜4519電連接到FPC 4518a所具有的端子。
位於從發光元件4511的取出光的方向上的第二基板4506需要具有透光性。在此情況下,使用如玻璃板、塑膠板、聚酯薄膜或丙烯薄膜等的具有透光性的材料。
此外,作為填料4507,除了氮及氬等的惰性氣體之外,還可以使用紫外線固性樹脂或熱固性樹脂。可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本實施例中,作為填料4507使用氮。
另外,若有需要,也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外,也可以在偏光板或圓偏光板上設置抗反射膜。例如,可以進行抗眩光處理,該處理利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外,也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不局限於圖25A和25B的結構。
接著,參照圖20(A1)、20(A2)以及20B說明相當於本發明的半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖20(A1)和20(A2)是一種面板的俯視圖,其中利用密封材料4005將形成在第一基板4001上的包含IGZO半導體層及具有n型導電性的IGZO半導體層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在與第二基板4006之間。圖20B相當於沿著圖20(A1)和20(A2)的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此,像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外,在與第一基板4001上的由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003,該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。
另外,對於另外形成的驅動電路的連接方法沒有特別的限制,而可以採用COG方法、引線鍵合方法或TAB方法等。圖20(A1)是藉由COG方法安裝信號線驅動電路4003的例子,而圖20(A2)是藉由TAB方法安裝信號線驅動電路4003的例子。
此外,設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖20B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。
薄膜電晶體4010、4011相當於包括IGZO半導體層及具有n型導電性的IGZO半導體層的薄膜電晶體,並可以應用實施例1、實施例2或實施例3所示的薄膜電晶體。在本實施例中,薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外,液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且,液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外,像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033,且隔著絕緣層4032、4033夾有液晶層4008。
另外,作為第一基板4001、第二基板4006,可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠,可以使用FRP(Fiberglass-Reinforced Plastics;纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄膜。
此外,附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物,並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外,還可以使用球狀間隔物。
另外,供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中,連接端子4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成,並且佈線4016由與薄膜電晶體4010、4011的閘極電極層相同的導電膜形成。
連接端子4015隔著各向異性導電膜4019電連接到FPC 4018所具有的端子。
此外,雖然在圖20(A1)、20(A2)以及20B中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例子,但是本實施例不局限於該結構。既可以另外形成掃描線驅動電路而安裝,又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖21示出使用應用本發明的一個實施例製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一個例子。
圖21是液晶顯示模組的一個例子,利用密封材料2602固定TFT基板2600和對置基板2601,並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605,並且當採用RGB方式時,對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成,電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接,且其中組裝有控制電路及電源電路等的外部電路。此外,還可以在偏光板和液晶層之間夾有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭曲向列;Twisted Nematic)模式、IPS(平面內轉換;In-Plane-Switching)模式、FFS(邊緣電場轉換;Fringe Field Switching)模式、MVA(多疇垂直取向;Multi-domain Vertical Alignment)模式、PVA(垂直取向構型;Patterned Vertical Alignment)模式、ASM(軸對稱排列微單元;Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲;Optical Compensated Birefringence)模式、FLC(鐵電性液晶;Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶;Anti Ferroelectric Liquid Crystal)模式等。
藉由上述製程,可以製造可靠性高的顯示面板作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例10
本發明的半導體裝置的一個實施例可以應用於電子紙。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如,可以將電子紙應用於電子書閱讀器(電子書)、海報、火車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖7A和7B以及8示出電子設備的一個例子。
圖7A示出使用電子紙製造的海報2631。在廣告介質是紙的印刷物的情況下用手進行廣告的交換,但是如果使用應用本發明的一個實施例的電子紙,則可以在短時間內改變廣告的顯示內容。此外,顯示不會打亂而可以獲得穩定的圖像。另外,海報也可以採用以無線的方式收發資訊的結構。
此外,圖7B示出火車等的交通工具的車廂廣告2632。在廣告介質是紙的印刷物的情況下用手進行廣告的交換,但是如果使用應用本發明的一個實施例的電子紙,則在短時間內不需要許多人手地改變廣告的顯示內容。此外,顯示不會打亂而可以獲得穩定的圖像。另外,車內廣告也可以採用以無線的方式收發資訊的結構。
另外,圖8示出電子書閱讀器2700的一個例子。例如,電子書閱讀器2700由兩個框體,即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體,且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構,可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705,而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的畫面的結構,又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構,例如在右邊的顯示部(圖8中的顯示部2705)中可以顯示文章,而在左邊的顯示部(圖8中的顯示部2707)中可以顯示圖像。
此外,在圖8中示出框體2701具備操作部等的例子。例如,在框體2701中,具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外,也可以採用在與框體的顯示部相同的面具備鍵盤、定位裝置等的結構。另外,也可以採用在框體的背面及側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄介質插入部等的結構。再者,電子書閱讀器2700也可以具有電子詞典的功能。
此外,電子書閱讀器2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等,然後下載的結構。
實施例11
根據本發明的一個實施例的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備,例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖9A示出電視裝置9600的一個例子。在電視裝置9600中,框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外,在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控器9610進行電視裝置9600的操作。藉由利用遙控器9610所具備的操作鍵9609,可以進行頻道及音量的操作,並可以對在顯示部9603上顯示的映射進行操作。此外,也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資訊的顯示部9607的結構。
另外,電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖9B示出數位相框9700的一個例子。例如,在數位相框9700中,框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像,例如藉由顯示使用數位相機等拍攝的圖像資料,可以發揮與一般的相框同樣的功能。
另外,數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄介質插入部等的結構。這種結構也可以組裝到與顯示部相同的面,但是藉由將其設置在側面或背面上來提高設計性,所以是較佳的。例如,可以對數位相框的記錄介質插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料,然後可以將所提取的圖像資料顯示於顯示部9703。
此外,數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖10A示出一種可擕式遊戲機,其由框體9881和框體9891的兩個框體構成,並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882,並且框體9891安裝有顯示部9883。另外,圖10A所示的可擕式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能:力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然,可擕式遊戲機的結構不局限於上述結構,只要採用如下結構即可:至少具備根據本發明的一個實施例的半導體裝置。因此,可以採用適當地設置有其他附屬設備的結構。圖10A所示的可擕式遊戲機具有如下功能:讀出儲存在記錄介質中的程式或資料並將其顯示在顯示部上;以及藉由與其他可擕式遊戲機進行無線通信而實現資訊共用。另外,圖10A所示的可擕式遊戲機所具有的功能不局限於此,而可以具有各種各樣的功能。
圖10B示出大型遊戲機的一種的自動賭博機9900的一個例子。在自動賭博機9900的框體9901中安裝有顯示部9903。另外,自動賭博機9900還具備如起動杆或停止開關等的操作單元、投幣孔、揚聲器等。當然,自動賭博機9900的結構不局限於此,只要採用如下結構即可:至少具備根據本發明的的一個實施例的半導體裝置。因此,可以採用適當地設置有其他附屬設備的結構。
圖11示出行動電話機1000的一個例子。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖11所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外,可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入的操作。
顯示部1002的螢幕主要有三個模式。第一是以圖像的顯示為主的顯示模式,第二是以文字等的資訊的輸入為主的輸入模式,第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如,在打電話或製作電子郵件的情況下,將顯示部1002設定為以文字輸入為主的文字輸入模式,並進行在螢幕上顯示的文字的輸入操作,即可。在此情況下,較佳的是,在顯示部1002的螢幕的大部分中顯示鍵盤或號碼按鈕。
此外,藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置,來判斷行動電話機1000的方向(豎向還是橫向),從而可以對顯示部1002的螢幕顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作,切換螢幕模式。還可以根據顯示在顯示部1002上的圖像種類切換螢幕模式。例如,當顯示在顯示部上的視頻信號為動態圖像的資料時,將螢幕模式切換成顯示模式,而當顯示在顯示部上的視頻信號為文字資料時,將螢幕模式切換成輸入模式。
另外,當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時,也可以以將螢幕模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作圖像感測器。例如,藉由用手掌或手指觸摸顯示部1002,來拍攝掌紋、指紋等,而可以進行個人識別。此外,藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源,也可以拍攝手指靜脈、手掌靜脈等。
本說明書根據2008年8月8日在日本專利局受理的日本專利申請編號2008-205753而製作,該申請內容包括在本說明書中。
80...搬運室
81...搬運機械
82...卡匣室
83...閘閥
84...閘閥
85...閘閥
86...閘閥
87...閘閥
88...閘閥
89...第一處理室
90...第二處理室
91...第三處理室
92...第四處理室
93...第五處理室
94...第一個基板
100...基板
101...閘極電極層
102...閘極絕緣層
103...半導體層
104a...緩衝層
104b...緩衝層
105a...源極電極層或汲極電極層
105b...源極電極層或汲極電極層
106a...緩衝層
106b...緩衝層
107a...絕緣層
107b...絕緣層
111...半導體膜
114...半導體膜
115a...半導體層
115b...半導體層
116...掩模
117...導電膜
118...掩模
131...半導體膜
132...閘極絕緣層
133...導電膜
150...基板
151a...閘極電極層
151b...閘極電極層
152...閘極絕緣層
153...半導體層
153a...半導體層
153b...半導體層
154a...緩衝層
154b...緩衝層
154c...緩衝層
154d...緩衝層
155a...源極電極層或汲極電極層
155b...源極電極層或汲極電極層
156...佈線層
157a...絕緣層
157b...絕緣層
170a...薄膜電晶體
170b...薄膜電晶體
171a...薄膜電晶體
171b...薄膜電晶體
173...薄膜電晶體
200...基板
201...薄膜電晶體
202...源極電極佈線層
203...閘極佈線層
204...電容佈線層
211...絕緣層
212...絕緣層
213...絕緣層
215a...絕緣層
215b...絕緣層
255...電極層
260...液晶顯示元件
261...絕緣層
262...液晶層
263...絕緣層
264...著色層
265...電極層
266...基板
267...偏光板
268...偏光板
301...薄膜電晶體
302...薄膜電晶體
303...發光元件
304...電容元件
305...源極電極佈線層
306...閘極佈線層
307...電源線
300...基板
303...發光元件
311...絕緣層
312...絕緣層
313...絕緣層
315a...絕緣層
315b...絕緣層
320...第一電極層
321...分隔壁
322...電場發光層
323...第二電極層
580...基板
581...薄膜電晶體
583...絕緣層
584...絕緣層
585...絕緣層
586a...絕緣層
586b...絕緣層
587...第一電極層
588...第二電極層
589...球形粒子
590a...黑色區
590b...白色區
594...空洞
595...填充材料
1000...行動電話機
1001...框體
1002...顯示部
1003...操作按鈕
1004...外部連接埠
1005...揚聲器
1006...麥克風
2600...TFT基板
2601...對置基板
2602...密封材料
2603...像素部
2604...顯示元件
2605...著色層
2606...偏光板
2607...偏光板
2608...佈線電路部
2609...撓性線路板
2610...冷陰極管
2611...反射板
2612...電路基板:
2613...漫射片
2631...海報
2632...薄膜電晶體
2700...電子書閱讀器
2701...框體
2703...框體
2705...顯示部
2707...顯示部
2711...軸部
2721...電源
2723...操作鍵
2725...揚聲器
4001...第一基板
4002...像素部
4003...信號線驅動電路
4004...掃描線驅動電路
4005...密封材料
4006...第二基板
4008...液晶層
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4015...連接端子
4016...佈線
4018...FPC
4019...各向異性導電膜
4030...像素電極層
4031...對置電極層
4032...絕緣層
4033...絕緣層
4035...附圖標記
4501...第一基板
4502...像素部
4503a...信號線驅動電路
4503b...信號線驅動電路
4504a...掃描線驅動電路
4504b...掃描線驅動電路
4505...密封材料
4506...第二基板
4507...填料
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...第二電極層
4515...連接端子
4516...佈線
4517...第一電極層
4518a...FPC
4519...各向異性導電膜
5300...基板
5301...像素部
5302...掃描線驅動電路
5303...信號線驅動電路
5400...基板
5401...像素部
5402...第一掃描線驅動電路
5403...信號線驅動電路
5404...第二掃描線驅動電路
5601...驅動器IC
5602_1...開關群
5602_M...開關群
5603a...第一薄膜電晶體
5603b...第二薄膜電晶體
5603c...第三薄膜電晶體
5611...第一佈線
5612...第二佈線
5613...第三佈線
5621_1...佈線
5621_M...佈線
5721_J...信號
5803a...時序
5803b...時序
5803c...時序
5821_J...信號
5701_2...觸發器
5701_3...觸發器
5701_4...觸發器
5701_n-1...觸發器
5701_n...觸發器
5711...第一佈線
5712...第二佈線
5713...第三佈線
5714...第四佈線
5715...第五佈線
5716...第六佈線
5717_1...第七佈線
5717_2...第七佈線
5717_3...第七佈線
5717_4...第七佈線
5717_n-2...第七佈線
5717_n-1...第七佈線
5717_n...第七佈線
5501...第一佈線
5502...第二佈線
5503...第三佈線
5504...第四佈線
5505...第五佈線
5506...第六佈線
5543...節點
5544...節點
5571...第一薄膜電晶體
5572...第二薄膜電晶體
5573...第三薄膜電晶體
5574...第四薄膜電晶體
5575...第五薄膜電晶體
5576...第六薄膜電晶體
5577...第七薄膜電晶體
5578...第八薄膜電晶體
7001...TFT
7002...發光元件
7003...陰極
7004...發光層
7005...陽極
7011...TFT
7012...發光元件
7013...陰極
7014...發光層
7015...陽極
7016...遮罩膜
7017...導電膜
7021...TFT
7022...發光元件
7023...陰極
7024...發光層
7025...陽極
7027...導電膜
9600...電視裝置
9601...框體
9603...顯示部
9605...支架
9607...顯示部
9609...操作鍵
9610...遙控器
9700...數位相框
9701...框體
9703...顯示部
9881...框體
9882...顯示部
9883...顯示部
9884...揚聲器部
9885...操作鍵
9886...記錄媒體插入部
9887...連接端子
9888...感測器
9889...麥克風
9890...LED燈
9891...框體
9893...連接部
9900...自動賭博機
9901...框體
9903...顯示部
在附圖中:
圖1(A1)、1(A2)、1(B1)以及1(B2)是說明半導體裝置的圖;
圖2A和2B是說明半導體裝置的圖;
圖3A至3F是說明半導體裝置的製造方法的圖;
圖4A至4D是說明半導體裝置的製造方法的圖;
圖5(A1)、5(A2)、5(B1)以及5(B2)是說明半導體裝置的圖;
圖6是說明半導體裝置的圖;
圖7A和7B是說明電子紙的使用方式的一個例子的圖;
圖8是示出電子書閱讀器的一個例子的外觀圖;
圖9A和9B是示出電視裝置及數位相框的例子的外觀圖;
圖10A和10B是示出遊戲機的例子的外觀圖;
圖11是示出行動電話機的一個例子的外觀圖;
圖12A和12B是說明半導體裝置的方框圖的圖;
圖13是說明信號線驅動電路的結構的圖;
圖14是說明信號線驅動電路的工作的時序圖;
圖15是說明信號線驅動電路的工作的時序圖;
圖16是說明移位暫存器的結構的圖;
圖17是說明圖16所示的觸發器的連接結構的圖;
圖18是說明多室型的製造裝置的俯視示意圖;
圖19A和19B是說明半導體裝置的圖;
圖20(A1)、20(A2)以及20B是說明半導體裝置的圖;
圖21是說明半導體裝置的圖;
圖22A和22B是說明半導體裝置的圖;
圖23是說明半導體裝置的圖;
圖24A至24C是說明半導體裝置的圖;
圖25A和25B是說明半導體裝置的圖;
圖26是說明半導體裝置的圖;
圖27是說明電洞遷移率和載子濃度的關係的圖;
105a...源極電極層或汲極電極層
104a...緩衝層
103...半導體層
104b...緩衝層
105b...源極電極層或汲極電極層
A1、A2...線
101...閘極電極層
170a...薄膜電晶體
102...閘極絕緣層
107b...薄膜電晶體
100...基板
B1、B2...線

Claims (28)

  1. 一種半導體裝置,包括:薄膜電晶體,該薄膜電晶體包括:源極電極層和汲極電極層;緩衝層,在該源極電極層和該汲極電極層上且具有n型導電性;半導體層,在該緩衝層上;閘極絕緣層,在該半導體層上;以及閘極電極層,在該閘極絕緣層上,其中,該半導體層和該緩衝層是氧化物半導體層,其中,該緩衝層的載子濃度高於該半導體層的載子濃度,以及其中,該源極電極層和該汲極電極層的每一者電連接到該半導體層,且該緩衝層夾在該源極電極層與該半導體層之間或該汲極電極層與該半導體層之間。
  2. 如申請專利範圍第1項的半導體裝置,其中該源極電極層的端部和該汲極電極層的端部的每一者被該緩衝層覆蓋。
  3. 如申請專利範圍第1項的半導體裝置,其中該緩衝層含有賦予n型導電性的雜質元素。
  4. 如申請專利範圍第1項的半導體裝置,其中該半導體層的載子濃度低於1×1017 atoms/cm3 ,以及該緩衝層的載子濃度為1×1018 atoms/cm3 或以上。
  5. 如申請專利範圍第1項的半導體裝置,還包括該半 導體層與該緩衝層之間的第二緩衝層,其中該第二緩衝層的載子濃度高於該半導體層的載子濃度且低於該緩衝層的載子濃度。
  6. 如申請專利範圍第1項的半導體裝置,其中該源極電極層和該汲極電極層含有鈦。
  7. 如申請專利範圍第1項的半導體裝置,其中該氧化物半導體層含有銦、鎵以及鋅。
  8. 一種半導體裝置,包括:薄膜電晶體,該薄膜電晶體包括:源極電極層和汲極電極層;緩衝層,在該源極電極層和該汲極電極層上且具有n型導電性;半導體層,在該緩衝層上;閘極絕緣層,在該半導體層上;以及閘極電極層,在該閘極絕緣層上,其中,該半導體層和該緩衝層是氧化物半導體層,其中,該閘極電極層在夾在該源極電極層與該汲極電極層之間的該半導體層的通道形成區域中不與該源極電極層和該汲極電極層重疊,其中,該緩衝層的載子濃度高於該半導體層的載子濃度,以及其中,該源極電極層和該汲極電極層的每一者電連接到該半導體層,且該緩衝層夾在該源極電極層與該半導體層之間或該汲極電極層與該半導體層之間。
  9. 如申請專利範圍第8項的半導體裝置,其中該源極電極層的端部和該汲極電極層的端部的每一者被該緩衝層覆蓋。
  10. 如申請專利範圍第8項的半導體裝置,其中該緩衝層含有賦予n型導電性的雜質元素。
  11. 如申請專利範圍第8項的半導體裝置,其中該半導體層的載子濃度低於1×1017 atoms/cm3 ,以及該緩衝層的載子濃度為1×1018 atoms/cm3 或以上。
  12. 如申請專利範圍第8項的半導體裝置,還包括該半導體層與該緩衝層之間的第二緩衝層,其中該第二緩衝層的載子濃度高於該半導體層的載子濃度且低於該緩衝層的載子濃度。
  13. 如申請專利範圍第8項的半導體裝置,其中該源極電極層和該汲極電極層含有鈦。
  14. 如申請專利範圍第8項的半導體裝置,其中該氧化物半導體層含有銦、鎵以及鋅。
  15. 一種半導體裝置的製造方法,包括如下步驟:在基板上形成源極電極層和汲極電極層;在該源極電極層和該汲極電極層上形成具有n型導電性的緩衝層;在該緩衝層上形成半導體層;在該半導體層上形成閘極絕緣層;以及在該閘極絕緣層上形成閘極電極層,其中,使用氧化物半導體層形成該半導體層和該緩衝 層,其中,使該緩衝層的載子濃度高於該半導體層的載子濃度,以及其中,該源極電極層和該汲極電極層的每一者電連接到該半導體層,且該緩衝層夾在該源極電極層與該半導體層之間或該汲極電極層與該半導體層之間。
  16. 如申請專利範圍第15項的半導體裝置的製造方法,其中利用濺射法形成該源極電極層、該汲極電極層、該緩衝層、該半導體層、該閘極絕緣層以及該閘極電極層。
  17. 如申請專利範圍第15項的半導體裝置的製造方法,其中在氧氣氛中形成該半導體層和該閘極絕緣層。
  18. 如申請專利範圍第15項的半導體裝置的製造方法,其中在稀有氣體氣氛中形成該緩衝層。
  19. 如申請專利範圍第15項的半導體裝置的製造方法,其中該半導體層的載子濃度低於1×1017 atoms/cm3 ,以及該緩衝層的載子濃度為1×1018 atoms/cm3 或以上。
  20. 如申請專利範圍第15項的半導體裝置的製造方法,其中該緩衝層含有選自鎂、鋁或鈦的金屬。
  21. 如申請專利範圍第15項的半導體裝置的製造方法,其中該氧化物半導體層含有銦、鎵以及鋅。
  22. 一種半導體裝置的製造方法,包括如下步驟:在基板上形成源極電極層和汲極電極層;在該源極電極層和該汲極電極層上形成具有n型導電 性的緩衝層;在該緩衝層上形成半導體層;在該半導體層上形成閘極絕緣層;以及在該閘極絕緣層上形成閘極電極層,其中,使用氧化物半導體層形成該半導體層和該緩衝層,其中,使該緩衝層的載子濃度高於該半導體層的載子濃度,其中,該源極電極層和該汲極電極層的每一者電連接到該半導體層,且該緩衝層夾在該源極電極層與該半導體層之間或該汲極電極層與該半導體層之間,以及其中,不暴露於大氣地連續形成該半導體層、該閘極絕緣層以及該閘極電極層。
  23. 如申請專利範圍第22項的半導體裝置的製造方法,其中利用濺射法形成該源極電極層、該汲極電極層、該緩衝層、該半導體層、該閘極絕緣層以及該閘極電極層。
  24. 如申請專利範圍第22項的半導體裝置的製造方法,其中在氧氣氛中形成該半導體層和該閘極絕緣層。
  25. 如申請專利範圍第22項的半導體裝置的製造方法,其中在稀有氣體氣氛中形成該緩衝層。
  26. 如申請專利範圍第22項的半導體裝置的製造方法,其中該半導體層的載子濃度低於1×1017 atoms/cm3 ,以及該緩衝層的載子濃度為1×1018 atoms/cm3 或以上。
  27. 如申請專利範圍第22項的半導體裝置的製造方 法,其中該緩衝層含有選自鎂、鋁或鈦的金屬。
  28. 如申請專利範圍第22項的半導體裝置的製造方法,其中該氧化物半導體層含有銦、鎵以及鋅。
TW098126276A 2008-08-08 2009-08-04 半導體裝置及其製造方法 TWI500160B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205753 2008-08-08

Publications (2)

Publication Number Publication Date
TW201013934A TW201013934A (en) 2010-04-01
TWI500160B true TWI500160B (zh) 2015-09-11

Family

ID=41652041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126276A TWI500160B (zh) 2008-08-08 2009-08-04 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US8049225B2 (zh)
JP (2) JP5608347B2 (zh)
KR (1) KR101641922B1 (zh)
CN (1) CN101645462B (zh)
TW (1) TWI500160B (zh)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102195170B1 (ko) 2009-03-12 2020-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101805335B1 (ko) 2009-06-30 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 장비
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101801500B1 (ko) 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20190002745A (ko) * 2009-07-10 2019-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2517245B1 (en) 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
WO2011105198A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106328085B (zh) * 2010-02-26 2020-07-28 株式会社半导体能源研究所 显示设备及其驱动方法
KR102192753B1 (ko) * 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
DE112011101396T5 (de) 2010-04-23 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und Treiberverfahren für dieselbe
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20150088324A (ko) * 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
WO2011141946A1 (ja) * 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5557595B2 (ja) * 2010-05-14 2014-07-23 富士フイルム株式会社 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101938726B1 (ko) * 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101862808B1 (ko) 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR102479939B1 (ko) * 2010-07-02 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI621184B (zh) * 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI487034B (zh) * 2010-09-24 2015-06-01 Au Optronics Corp 薄膜電晶體及其製造方法
CN102466937B (zh) 2010-10-29 2014-10-22 北京京东方光电科技有限公司 Tft-lcd、驱动器件及其制造方法
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101743268B1 (ko) 2010-12-06 2017-06-05 삼성디스플레이 주식회사 광 센서 및 이를 갖는 표시장치
US8519397B2 (en) 2010-12-10 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, photoelectric conversion circuit, and display device
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5888990B2 (ja) * 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI787452B (zh) * 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102233959B1 (ko) * 2011-01-28 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102184865B (zh) * 2011-04-15 2013-06-05 福州华映视讯有限公司 薄膜晶体管及其制造方法
TWI570891B (zh) * 2011-05-17 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
US20140130591A1 (en) * 2011-06-13 2014-05-15 Schlumberger Technology Corporation Methods and Apparatus for Determining Downhole Parameters
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5912444B2 (ja) * 2011-11-18 2016-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202332973U (zh) 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
CN202443973U (zh) 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102101863B1 (ko) 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
US8835236B2 (en) 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
JP6376788B2 (ja) 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9859439B2 (en) * 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102306600B1 (ko) * 2013-11-08 2021-09-30 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
US9224599B2 (en) * 2013-12-31 2015-12-29 Industrial Technology Research Institute P-type metal oxide semiconductor material and method for fabricating the same
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN104716198B (zh) * 2015-03-25 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置
KR20240069807A (ko) 2015-04-13 2024-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
US20170090246A1 (en) * 2015-09-25 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017073097A1 (ja) * 2015-10-29 2017-05-04 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US10050152B2 (en) * 2015-12-16 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
CN105870202A (zh) 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
GB2554362B (en) * 2016-09-21 2020-11-11 Pragmatic Printing Ltd Transistor and its method of manufacture
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
KR102415439B1 (ko) * 2018-08-01 2022-06-30 이데미쓰 고산 가부시키가이샤 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
WO2020074993A1 (ja) 2018-10-10 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112542517B (zh) * 2020-12-17 2023-01-17 广东省科学院半导体研究所 一种薄膜晶体管及其制备方法
WO2024057380A1 (ja) * 2022-09-13 2024-03-21 シャープディスプレイテクノロジー株式会社 表示装置、及び、表示装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
TW200830595A (en) * 2006-11-27 2008-07-16 Nat University Iwate Univ Inc Organic thin film transistor, organic composite electronic element, method for manufacturing such transistor and element, and display device and memory

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38882A (en) * 1863-06-16 Improvement in harvesters
US8639A (en) * 1852-01-06 Krocess oe bleachihgr ivoey
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH03233938A (ja) * 1990-02-09 1991-10-17 Casio Comput Co Ltd 薄膜トランジスタの製造方法
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP2652267B2 (ja) * 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3136193B2 (ja) * 1992-06-05 2001-02-19 富士通株式会社 薄膜トランジスタ及びその製造方法
JP3344072B2 (ja) 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7719496B2 (en) 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR100659103B1 (ko) 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4777203B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP5386058B2 (ja) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4458048B2 (ja) * 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5228295B2 (ja) * 2006-07-21 2013-07-03 カシオ計算機株式会社 半導体装置の製造方法
JP5228298B2 (ja) * 2006-08-04 2013-07-03 カシオ計算機株式会社 半導体薄膜の加工方法及び半導体装置の製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI506795B (zh) * 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150158A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
TW200830595A (en) * 2006-11-27 2008-07-16 Nat University Iwate Univ Inc Organic thin film transistor, organic composite electronic element, method for manufacturing such transistor and element, and display device and memory

Also Published As

Publication number Publication date
US20140329365A1 (en) 2014-11-06
CN101645462A (zh) 2010-02-10
KR101641922B1 (ko) 2016-07-22
US20110318875A1 (en) 2011-12-29
CN101645462B (zh) 2014-09-03
JP5608347B2 (ja) 2014-10-15
US8049225B2 (en) 2011-11-01
JP2014241440A (ja) 2014-12-25
US20100032665A1 (en) 2010-02-11
KR20100019379A (ko) 2010-02-18
JP2010062548A (ja) 2010-03-18
JP5933656B2 (ja) 2016-06-15
US8785242B2 (en) 2014-07-22
TW201013934A (en) 2010-04-01
US9105659B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
TWI500160B (zh) 半導體裝置及其製造方法
JP6433520B2 (ja) 半導体装置
TWI476921B (zh) 半導體裝置及其製造方法
TWI500159B (zh) 半導體裝置和其製造方法
TWI495109B (zh) 半導體裝置和其製造方法
TWI453885B (zh) 顯示裝置
TWI550859B (zh) 半導體裝置和其製造方法
TWI506795B (zh) 半導體裝置和其製造方法
TWI481036B (zh) 半導體裝置及半導體裝置的製造方法
TWI508282B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees