CN112542517B - 一种薄膜晶体管及其制备方法 - Google Patents

一种薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN112542517B
CN112542517B CN202011513548.8A CN202011513548A CN112542517B CN 112542517 B CN112542517 B CN 112542517B CN 202011513548 A CN202011513548 A CN 202011513548A CN 112542517 B CN112542517 B CN 112542517B
Authority
CN
China
Prior art keywords
layer
pattern layer
gate
contact hole
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011513548.8A
Other languages
English (en)
Other versions
CN112542517A (zh
Inventor
胡诗犇
龚政
庞超
龚岩芬
郭婵
王建太
潘章旭
陈志涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Priority to CN202011513548.8A priority Critical patent/CN112542517B/zh
Publication of CN112542517A publication Critical patent/CN112542517A/zh
Application granted granted Critical
Publication of CN112542517B publication Critical patent/CN112542517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法，涉及半导体器件技术领域，方法包括：在衬底上依次形成栅绝缘层和栅极层；对栅极层图案化形成栅极图案层；以栅极图案层作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层。由于在对栅绝缘层进行图案化处理时是直接以栅极图案层作为其掩膜层，因此，经过图案化处理的栅绝缘图案层与其上边的栅极图案层上下位置对应，两者的边缘能够对齐，进而形成自对准结构，避免了现有为实现栅极图案层和栅绝缘图案层自对准时繁琐的工艺流程，提高了薄膜晶体管制备的效率。

Description

一种薄膜晶体管及其制备方法
技术领域
本发明涉及半导体器件技术领域，具体而言，涉及一种薄膜晶体管及其制备方法。
背景技术
近年来，氧化物半导体薄膜晶体管因为其高迁移率，均匀性好，低温制备的特点，得到了广泛的应用。由于面板朝着大尺寸、高分辨率和高分辨率方向发展，对薄膜晶体管(Thin Film Transistors，TFT)的性能提出了更高的要求。
现有薄膜晶体管中通常形成有自对准结构以便于提高器件自身的性能，但是由于其在形成过程中需要进行步骤较为繁琐的工艺流程，故不利于提高制备效率。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种薄膜晶体管及其制备方法，以简化现有薄膜晶体管中形成自对准结构时步骤繁杂的问题。
为实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例的一方面，提供一种薄膜晶体管制备方法，方法包括：在衬底上依次形成栅绝缘层和栅极层；对栅极层图案化形成栅极图案层；以栅极图案层作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层。
可选的，在衬底上依次形成栅绝缘层和栅极层之前，方法还包括：在衬底上形成沟道图案层。
可选的，栅极图案层在衬底上的正投影位于沟道图案层在衬底上的正投影内。
可选的，以栅极图案层作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层之后，方法还包括：在栅极图案层上形成钝化层。
可选的，在栅极图案层之上形成钝化层包括：在栅极图案层上通过溅射形成钝化层，以在沟道图案层上与钝化层的接触界面处形成高导层。
可选的，沟道图案层的材质为含铟氧化物。
可选的，在栅极图案层上形成钝化层之后，方法还包括：在钝化层上分别形成穿透钝化层的第一接触孔和第二接触孔，第一接触孔和第二接触孔分别位于栅极图案层的两侧，且第一接触孔和第二接触孔分别延伸至沟道图案层以连通沟道图案层；在第一接触孔和第二接触孔内分别设置导电材料以对应形成源极和漏极。
可选的，在第一接触孔和第二接触孔内分别设置导电材料以对应形成源极和漏极包括：在第一接触孔和第二接触孔内通过直流溅射沉积导电材料以对应形成源极和漏极。
可选的，在衬底上依次形成栅绝缘层和栅极层之前，方法还包括：在衬底上形成缓冲层。
本发明实施例的另一方面，提供一种薄膜晶体管，采用上述任一种的薄膜晶体管制备方法制备，包括：衬底和在衬底上依次设置栅绝缘图案层和栅极图案层。
本发明实施例的再一方面，提供一种显示器件，包括上述的薄膜晶体管。
本发明的有益效果包括：
本发明提供了一种薄膜晶体管制备方法，方法包括：在衬底上依次形成栅绝缘层和栅极层；对栅极层图案化形成栅极图案层；以栅极图案层作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层。由于在对栅绝缘层进行图案化处理时是直接以栅极图案层作为其掩膜层，因此，经过图案化处理的栅绝缘图案层与其上边的栅极图案层上下位置对应，两者的边缘能够对齐，进而形成自对准结构，避免了现有为实现栅极图案层和栅绝缘图案层自对准时繁琐的工艺流程，提高了薄膜晶体管制备的效率。此外，由于栅极图案层和栅绝缘图案层形成自对准结构的特性，还能够显著降低栅极与薄膜晶体管中源极和漏极的交叠面积，从而降低寄生电容，同时也降低接触电阻。
本发明还提供一种薄膜晶体管，采用上述任一种的薄膜晶体管制备方法制备，通过在对栅绝缘层进行图案化处理时直接以栅极图案层作为其掩膜层，可以形成自对准结构，避免了现有为实现栅极图案层和栅绝缘图案层自对准时繁琐的工艺流程，提高了薄膜晶体管制备的效率。
本发明再提供一种显示器件，将上述的薄膜晶体管应用于显示器件中，使其作为显示器件的像素开关。能够有效降低阵列的阻抗延迟，同时可以在低驱动电压下工作，降低工作能耗，具有环保节能的优势。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种薄膜晶体管制备方法的流程示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图之一；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图之二；
图4为本发明实施例提供的一种薄膜晶体管的结构示意图之三；
图5为本发明实施例提供的一种薄膜晶体管的结构示意图之四；
图6为本发明实施例提供的一种薄膜晶体管的结构示意图之五。
图标：110-衬底；120-缓冲层；200-沟道图案层；210-高导层；310-栅绝缘图案层；320-栅极图案层；400-钝化层；510-源极；520-漏极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。需要说明的是，在不冲突的情况下，本发明的实施例中的各个特征可以相互结合，结合后的实施例依然在本发明的保护范围内。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“下”等仅是为了便于描述本发明和简化描述，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连通”、“连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明实施例的一方面，提供一种薄膜晶体管制备方法，方法包括：在衬底110上依次形成栅绝缘层和栅极层；对栅极层图案化形成栅极图案层320；以栅极图案层320作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层310。
示例的，通过直接以栅极图案层320作为图案化栅极绝缘层的掩膜层，能够使得栅极图案层320和栅极绝缘层形成自对准结构，从而简化自对准结构形成的步骤，如图1所示，其制备过程可以示意性的通过以下步骤进行：
S010：在衬底110上依次形成栅绝缘层和栅极层。
如图2所示，在衬底110上，即在衬底110的一侧先形成栅绝缘层，然后再在栅绝缘层上形成栅极层。在衬底110的同侧形成的栅绝缘层和栅极层可以是通过物理/化学气相沉积、分子束外延等等多种形式连续整层沉积绝缘薄膜和导电薄膜，从而使其沉积完毕后分别作为栅绝缘层和栅极层。
S020：对栅极层图案化形成栅极图案层320；以栅极图案层320作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层310。
在栅绝缘层和栅极层形成后，通过图案化工艺，使得栅极层能够对应形成栅极图案层320。然后对栅绝缘层进行图案化工艺时，可以直接将已经图案化的栅极层，即栅极图案层320作为掩膜层，对位于栅极图案层320下的栅绝缘层进行图案化处理，进而形成栅绝缘图案层310。由于在对栅绝缘层进行图案化处理时是直接以栅极图案层320作为其掩膜层，因此，经过图案化处理的栅绝缘图案层310与其上边的栅极图案层320上下位置对应，两者的边缘能够对齐，进而形成自对准结构，避免了现有为实现栅极图案层320和栅绝缘图案层310自对准时繁琐的工艺流程，提高了薄膜晶体管制备的效率。此外，由于栅极图案层320和栅绝缘图案层310形成自对准结构的特性，还能够显著降低栅极与薄膜晶体管中源极510和漏极520的交叠面积，从而降低寄生电容，同时也降低接触电阻，在薄膜晶体管应用于显示器时，能够有效降低阵列的阻抗延迟，同时，实现在低驱动电压下工作，能够降低工作能耗。
图案化工艺可以是通过湿法刻蚀、干法刻蚀、激光刻蚀等等中的一种对所需要进行处理的层级进行处理。
可选的，在衬底110上依次形成栅绝缘层和栅极层之前，方法还包括：在衬底110上形成沟道图案层200。
示例的，为了实现薄膜晶体管的源极510和漏极520的互连，还可以在衬底110上形成沟道图案层200，以便于作为源极510和漏极520的导电沟道。如图3所示，在S010之前，还可以先在衬底110上形成沟道图案层200，在形成沟道图案层200时，可以是先在衬底110上沉积整层的沟道层，然后再对整层的沟道层进行图案化处理，使之形成沟道图案层200，如图4所示，再在沟道图案层200上依次形成栅绝缘层和栅极层，即沟道图案层200位于衬底110和栅绝缘图案层310之间。其中，沟道层可以是氧化物半导体薄膜，例如含铟的氧化物薄膜中的铟镓锌氧化物薄膜。在形成有沟道图案层200后，可以在空气、氧气、氮气或者氩气等气氛中，在100～500℃下退火10至120分钟；在另一种实施例中，也可以不进行退火处理。
可选的，栅极图案层320在衬底110上的正投影位于沟道图案层200在衬底110上的正投影内。
示例的，如图4所示，栅极图案层320在衬底110上的正投影区域位于沟道图案层200在衬底110上的正投影区域内，如此，可以使得沟道图案层200形成的区域大于栅极图案层320形成的区域，使得源极510和漏极520能够对应设置于沟道图案层200的部分之上，该部分处于沟道图案层200与栅极图案层320对应区域之外的区域。
可选的，以栅极图案层320作为掩膜层，对栅绝缘层图案化形成栅绝缘图案层310之后，方法还包括：在栅极图案层320上形成钝化层400。
示例的，如图5所示，在衬底110上依次形成有沟道图案层200、栅绝缘图案层310和栅极图案层320，还可以在栅极图案层320上继续形成钝化层400，钝化层400可以是通过整层化学气相沉积、溅射的方式形成一层或多层的绝缘薄膜来形成，通过钝化层400的设置，可以有效的对薄膜晶体管的内部功能层，例如沟道层、栅极图案层320等形成良好的保护。钝化层400可以是具有绝缘特性的薄膜，例如氧化铝薄膜等等。
可选的，在栅极图案层320之上形成钝化层400包括：在栅极图案层320上通过溅射形成钝化层400，以在沟道图案层200上与钝化层400的接触界面处形成高导层210。
示例的，如图5所示，在栅极图案层320上形成钝化层400时，可以是通过溅射工艺沉积一层或多层绝缘薄膜后形成钝化层400，在溅射沉积钝化层400时，可以采用磁控的方式进行，由于沟道图案层200至少具有两个区域，一个区域与沟道图案层200上方的栅极图案层320对应，另一区域则对应与形成钝化层400的绝缘薄膜接触，可以在后续该区域内对应形成源极510和漏极520，因此，在通过磁控溅射沉积形成钝化层400的绝缘薄膜时，可以通过粒子的轰击效应，将沟道图案层200进行导体化处理，从而在沟道图案层200和钝化层400接触的接触区域的界面处形成一定深度的高导层210，由此，可以通过高导层210更利于实现源极510和漏极520的互连。同时，由于在钝化层400的沉积过程中同步实现了氧化物薄膜(沟道图案层200)的导体化，即在钝化层400的形成过程中实现了高导层210的形成，可以避免额外采用复杂的工艺步骤、昂贵设备对氧化物薄膜进行导体化，因此，可以有效简化顶栅自对准结构氧化物半导体薄膜晶体管的制备工艺，进而能够有效提高生产效率，降低制备成本。
可选的，沟道图案层200的材质为含铟氧化物。
示例的，当沟道图案层200的材质为含铟氧化物时，例如In2O3，在通过溅射工艺形成钝化层400(例如Al2O3)时，可以利用磁控溅射的粒子轰击效应，通过各种能量粒子如Al2O3、Ar等轰击有源层表面，打断沟道图案层200中的In-O键，进而在钝化层400和沟道图案层200的接触界面处形成具有一定厚度的富铟的高导层210。
可选的，在栅极图案层320上形成钝化层400之后，方法还包括：在钝化层400上分别形成穿透钝化层400的第一接触孔和第二接触孔，第一接触孔和第二接触孔分别位于栅极图案层320的两侧，且第一接触孔和第二接触孔分别延伸至沟道图案层200以连通沟道图案层200；在第一接触孔和第二接触孔内分别设置导电材料以对应形成源极510和漏极520。
示例的，如图6所示，在栅极图案层320上形成钝化层400后，为了形成薄膜晶体管的源极510和漏极520，还可以在钝化层400上分别形成第一接触孔和第二接触孔，其中，第一接触孔和第二接触孔在形成时，可以分别位于栅极图案层320相对的两侧，以便于在栅极图案层320的相对两侧分别形成源极510和漏极520，从而对应形成薄膜晶体管的源极510、栅极和漏极520。为了实现能够作用于沟道图案层200或高导层210的源极510和漏极520，第一接触孔和第二接触孔在形成时，应当穿透钝化层400并一直延伸至沟道图案层200的表面或高导层210的表面，然后再在第一接触孔和第二接触孔内分别设置有导电材料，以便于形成对应的源极510和漏极520。在形成第一接触孔和第二接触孔时，可以采用激光打印、光刻、干法刻蚀等多种工艺方法制备。在第一接触孔和第二接触孔内设置的导电材料可以是在接触孔的侧壁和底部通过磁控溅射或化学镀种子层金属，也可以是利用电镀工艺在接触孔内填充导电材料，还可以是用丝网/钢网印刷导电材料的方法在互连孔内填满导电材料，本实施例对其不做限制。
可选的，在第一接触孔和第二接触孔内分别设置导电材料以对应形成源极510和漏极520包括：在第一接触孔和第二接触孔内通过直流溅射沉积导电材料以对应形成源极510和漏极520。
可选的，在衬底110上依次形成栅绝缘层和栅极层之前，方法还包括：在衬底110上形成缓冲层120。
示例的图，如图1所示，在衬底110上形成栅绝缘层和栅极层之前，还可以是在形成沟道层之前，先在衬底110上形成缓冲层120，例如氧化硅层，然后再在缓冲层120上形成功能层，如此，可以通过缓冲层120将衬底110和功能层隔离，避免玻璃等衬底110中的离子对沟道图案层200造成影响。缓冲层120的形成可以是通过等离子体化学气相沉积方法沉积。
在一种实施例中，结合图2至图6，以下将示意性的给出一种薄膜晶体管的制备方法：
在玻璃衬底110上利用等离子体化学气相沉积设备沉积200nm厚的氧化硅层作为缓冲层120；
在室温下通过射频磁控溅射在缓冲层120上沉积25nm的铟镓锌氧化物薄膜作为沟道层，通过湿法刻蚀使之图形化形成沟道图案层200，然后在400℃空气气氛中退火处理60分钟；
使用等离子增强气相沉积在沟道图案层200上沉积200nm厚的氧化硅薄膜形成栅极绝缘层，使用直流溅射在栅极绝缘层上沉积300nm的钼薄膜作为栅极层。首先通过湿法刻蚀使钼薄膜图形化形成栅极图案层320，然后以栅极图案层320作为掩模版，使用干法刻蚀去除栅极图案层320之外的栅极绝缘层，形成自对准结构的栅极图案层320和栅极绝缘图案层；
使用射频磁控溅射在栅极图案层320上沉积一层100nm完全覆盖功能层的氧化铝钝化层400，在氧化铝钝化层400和铟镓锌氧化物沟道层之间形成一层富铟的高导层210，然后通过湿法刻蚀在钝化层400上形成源漏电极的第一接触孔和第二接触孔；
使用直流溅射在钝化层400连续沉积钼薄膜，通过湿法刻蚀使之图案化形成位于栅极图案层320两侧的源漏电极，在300℃氩气气氛中退火60分钟。
本发明实施例的另一方面，提供一种薄膜晶体管，采用上述任一种的薄膜晶体管制备方法制备，包括：衬底110和在衬底110上依次设置栅绝缘图案层310和栅极图案层320。
示例的，通过上述的薄膜晶体管的制备方法，可以制备出具有顶栅自对准结构的氧化物半导体薄膜晶体管，通过在对栅绝缘层进行图案化处理时直接以栅极图案层320作为其掩膜层，可以形成自对准结构，避免了现有为实现栅极图案层320和栅绝缘图案层310自对准时繁琐的工艺流程，提高了薄膜晶体管制备的效率。
本发明实施例的再一方面，提供一种显示器件，包括上述的薄膜晶体管，将其应用于显示器件中，使其作为显示器件的像素开关。能够有效降低阵列的阻抗延迟，同时可以在低驱动电压下工作，降低工作能耗，具有环保节能的优势。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种薄膜晶体管制备方法，其特征在于，所述方法包括：
在衬底上依次形成栅绝缘层和栅极层；
对所述栅极层图案化形成栅极图案层；
以所述栅极图案层作为掩膜层，对所述栅绝缘层图案化形成栅绝缘图案层；
在所述衬底上依次形成栅绝缘层和栅极层之前，所述方法还包括：
在所述衬底上形成沟道图案层；
所述以所述栅极图案层作为掩膜层，对所述栅绝缘层图案化形成栅绝缘图案层之后，所述方法还包括：
在所述栅极图案层上形成钝化层；
所述在所述栅极图案层之上形成钝化层包括：
在所述栅极图案层上通过溅射形成所述钝化层，以在所述沟道图案层与所述钝化层的接触界面处形成高导层，所述沟道图案层的材质为含铟氧化物，所述钝化层的材质为氧化铝，所述高导层为富铟的高导层。
2.如权利要求1所述的薄膜晶体管制备方法，其特征在于，所述栅极图案层在所述衬底上的正投影位于所述沟道图案层在所述衬底上的正投影内。
3.如权利要求1所述的薄膜晶体管制备方法，其特征在于，所述在所述栅极图案层上形成钝化层之后，所述方法还包括：
在所述钝化层上分别形成穿透所述钝化层的第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔分别位于所述栅极图案层的两侧，且所述第一接触孔和所述第二接触孔分别延伸至所述沟道图案层以连通所述沟道图案层；
在所述第一接触孔和所述第二接触孔内分别设置导电材料以对应形成源极和漏极。
4.如权利要求3所述的薄膜晶体管制备方法，其特征在于，所述在所述第一接触孔和所述第二接触孔内分别设置导电材料以对应形成源极和漏极包括：
在所述第一接触孔和所述第二接触孔内通过直流溅射沉积导电材料以对应形成源极和漏极。
5.如权利要求1至4任一项所述的薄膜晶体管制备方法，其特征在于，所述在衬底上依次形成栅绝缘层和栅极层之前，所述方法还包括：
在所述衬底上形成缓冲层。
6.一种薄膜晶体管，其特征在于，采用如权利要求1至5任一项所述的薄膜晶体管制备方法制备，包括：衬底和在所述衬底上依次设置栅绝缘图案层和栅极图案层。
CN202011513548.8A 2020-12-17 2020-12-17 一种薄膜晶体管及其制备方法 Active CN112542517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011513548.8A CN112542517B (zh) 2020-12-17 2020-12-17 一种薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011513548.8A CN112542517B (zh) 2020-12-17 2020-12-17 一种薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN112542517A CN112542517A (zh) 2021-03-23
CN112542517B true CN112542517B (zh) 2023-01-17

Family

ID=75019148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011513548.8A Active CN112542517B (zh) 2020-12-17 2020-12-17 一种薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN112542517B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924751B1 (ko) * 2002-12-04 2009-11-05 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN110190031B (zh) * 2019-05-17 2021-07-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板的制备方法

Also Published As

Publication number Publication date
CN112542517A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US10811434B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN107331669B (zh) Tft驱动背板的制作方法
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US11227879B2 (en) Semiconductor device including top gate planar type thin-film transistor and top gate planar self-aligned type thin-film transistor
WO2018040608A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN110867458A (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
WO2021012449A1 (zh) Tft器件及其制备方法、tft阵列基板
CN106601823A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
WO2020215602A1 (zh) Oled显示面板的制备方法及oled显示面板
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
EP3621105A1 (en) Oled display panel and method for manufacturing same
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN112635495B (zh) 一种阵列基板及其制备方法、显示装置
CN111584423B (zh) 阵列基板及其制备方法和显示装置
CN112542517B (zh) 一种薄膜晶体管及其制备方法
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
CN113782616B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
CN113284910B (zh) 显示背板、制作方法以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant