KR20130009978A - 반도체 소자의 제조 방법 및 성막 장치 - Google Patents

반도체 소자의 제조 방법 및 성막 장치 Download PDF

Info

Publication number
KR20130009978A
KR20130009978A KR1020127024854A KR20127024854A KR20130009978A KR 20130009978 A KR20130009978 A KR 20130009978A KR 1020127024854 A KR1020127024854 A KR 1020127024854A KR 20127024854 A KR20127024854 A KR 20127024854A KR 20130009978 A KR20130009978 A KR 20130009978A
Authority
KR
South Korea
Prior art keywords
less
chamber
film
substrate
pressure
Prior art date
Application number
KR1020127024854A
Other languages
English (en)
Inventor
순페이 야마자키
나츠코 다카세
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130009978A publication Critical patent/KR20130009978A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

본 발명의 목적은 불순물이 혼입하지 않는 산화물 반도체를 포함하는 반도체 소자의 제조에 사용하는 연속 성막 장치를 제공하기 위한 것이다. 내부를 고진공 상태로 유지하는 본 발명의 연속 성막가능한 연속 성막 장치를 사용하여 대기에 노출되지 않고 성막함으로써, 산화물 반도체층 및 산화물 반도체층에 접하는 층 내에 수소와 같은 불순물이 도입되는 것을 방지할 수 있고, 그 결과, 수소 농도가 충분히 감소되는 고순도 산화물 반도체층을 포함하는 반도체 소자가 제조될 수 있다. 이러한 반도체 소자에서, 오프 상태 전류는 낮고, 전력 소비가 적은 반도체 장치가 구현될 수 있다.

Description

반도체 소자의 제조 방법 및 성막 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT AND DEPOSITION APPARATUS}
본 발명은 산화물 반도체를 포함하는 반도체 소자의 제조 방법에 관한 것이다. 또한, 본 발명은 상기 반도체 소자의 제조 방법에 사용하는 연속 성막 장치에 관한 것이다.
최근, LSI, CPU, 또는 메모리로서 사용되고 있는 반도체 장치의 개발이 진행되고 있다. CPU는 반도체 웨이퍼로부터 분리된 반도체 집적 회로(적어도 트랜지스터 및 메모리를 포함)를 포함하는, 접속 단자인 전극이 형성된 반도체 소자의 집합체이다.
LSI, CPU, 메모리의 반도체 회로(IC 칩)는 회로 기판, 예를 들어 프린트 배선판에 실장되어, 다양한 전자 기기의 부품들 중 하나로서 사용된다.
또한, 데이터의 송수신이 가능한 반도체 장치의 개발이 진행되고 있다. 이러한 반도체 장치는 무선 태그, RFID 태그 등이라고 불린다. 실용화되어 있는 것은 안테나와 반도체 기판을 사용하여 형성된 반도체 회로(IC 칩)를 갖고 있는 것이 많다.
트랜지스터에 적용 가능한 반도체 재료로서 실리콘계 반도체 재료가 공지이지만, 그 밖의 재료로서 산화물 반도체가 주목받고 있다. 산화물 반도체의 재료로서는, 산화 아연 또는 산화 아연을 포함한 물질이 알려져 있다. 또한, 전자 캐리어 농도가 1018/㎤ 미만인 산화물 반도체를 포함하는 트랜지스터가 개시되어 있다(특허 문헌 1 내지 3).
일본 특허 출원 공개 제2006-165527호 공보 일본 특허 출원 공개 제2006-165528호 공보 일본 특허 출원 공개 제2006-165529호 공보
전자 캐리어 농도가 1018/㎤ 미만이어도, 산화물 반도체는 실질적으로는 n형 산화물 반도체이고, 상기 특허 문헌에 개시되는 박막 트랜지스터의 온/오프비는 충분한 값을 얻지 못하고 있다. 이러한 박막 트랜지스터의 온/오프비가 낮은 이유는 오프 상태 전류가 높기 때문이다. 저소비 전력의 반도체 장치를 실현하기 위해서는, 박막 트랜지스터 등의 반도체 소자의 오프 상태 전류는 현저히 낮은 값이 요구된다.
트랜지스터의 오프 상태 전류를 현저히 낮은 레벨로 낮추기 위해서는, 산화물 반도체층 내에, 및 산화물 반도체층에 접하는 층 내에, 물, 수소 또는 수산기 등의 불순물이 혼입하지 않고, 수소 농도가 충분히 저감되어 있을 필요가 있다.
그러나, 배기를 행하고 있어도, 트랜지스터를 제조할 때에 사용하는 성막 장치로부터 충분히 불순물을 제거하지 못하는 경우가 있다. 이러한 성막 장치에 성막된 막에는 불순물이 혼입하게 된다.
성막 중에 혼입한 불순물을 막 내로부터 제거하는 유닛의 하나로서, 가열 처리를 들 수 있다. 그러나, 반도체 소자의 제조 공정에 가열 처리를 가함으로써, 공정수가 증가하여 소자의 제조에 필요한 시간이 증가하고, 가열 처리를 위한 에너지의 소비가 증가하는 등의 과제가 있다.
또한, 성막 중에 혼입한 수소를 포함하는 불순물을 막으로부터 완벽하게 제거하는 것은 곤란하다.
본 발명의 일 실시 형태의 목적은 불순물이 혼입하지 않는 산화물 반도체를 포함하는 반도체 소자의 제조 방법을 제공하는 것이다. 또한, 본 발명의 일 실시 형태의 목적은 반도체 소자의 제조 방법에 사용하는 연속 성막 장치를 제공하기 위한 것이다.
상기 과제는 성막 시에 불순물이 막에 혼입하게 되는 것이 원인이다. 따라서, 반도체 소자의 제조 공정 중에 성막 장치 내를 매우 청정한 상태로 유지하고, 반도체 소자를 대기에 노출시키지 않고 연속해서 성막을 행한다. 구체적으로는, 성막 전후에, 성막실(deposition chamber) 내의 압력을 10-8Pa 이하로 유지함으로써, 성막실 내의 불순물을 충분히 제거할 수 있다. 이러한 성막실에서, 산화물 반도체막 및 산화물 반도체막에 접하는 막을 연속 성막하여, 반도체 소자를 제조한다.
또한, 흡착형의 펌프를 사용한 배기 유닛과, 적어도 기판 홀딩부 주변의 벽면을 가열하는 가열 유닛을 갖는 성막실에서, 실(chamber) 내에서 10-8Pa 이하의 압력을 실현할 수 있고, 실 내의 불순물을 충분히 제거할 수 있다. 이러한 성막실을 복수 포함하는 성막 장치를 사용하여, 반도체 소자를 제조한다.
본 발명의 일 실시 형태는 10-6Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 로드 로크실(load lock chamber); 각각이, 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 복수의 성막실; 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 가열실(heating chamber); 및 게이트 밸브를 통해 상기 로드 로크실, 상기 가열실 및 상기 복수의 성막실에 접속되고 10-6Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 반송실(transfer chamber)을 포함하며, 상기 로드 로크실, 상기 가열실, 상기 복수의 성막실 및 상기 반송실을 배기할 수 있는 상기 유닛은 흡착형 펌프인 성막 장치이다.
본 발명의 일 실시 형태에 따른 성막 장치에서, 성막실들 중 적어도 하나에는 절연체 타겟을 고정하기 위한 타겟 홀딩부가 제공되고, 성막실들 중 적어도 하나에는 금속 산화물 타겟을 고정하기 위한 타겟 홀딩부가 제공되는 것이 바람직하다. 대안적으로, 성막실들 중 적어도 하나에는 금속 산화물 타겟을 고정하기 위한 타겟 홀딩부가 제공되고, 성막실들 중 적어도 하나에는 금속 타겟을 고정하기 위한 타겟 홀딩부가 제공된다. 다른 대안으로는, 성막실들 중 적어도 하나에는 절연체 타겟을 고정하기 위한 타겟 홀딩부가 제공되고; 성막실들 중 적어도 하나에는 금속 산화물 타겟을 고정하기 위한 타겟 홀딩부가 제공되고; 성막실들 중 적어도 하나에는 금속 타겟을 고정하기 위한 타겟 홀딩부가 제공된다.
또한, 본 발명의 일 실시 형태에 따른 성막 장치에서, 성막실로부터의 대기 누설량은 10-11Pa·㎥/s 이하이다.
본 발명의 일 실시 형태에 따른 성막 장치에서, 제1 가열 유닛은 기판을 실온 이상 500℃ 이하로 가열하는 동안 성막하기 위한 유닛을 갖는다.
본 발명의 일 실시 형태에 따른 성막 장치는 산소 라디칼을 발생시킬 수 있는 유닛과 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛을 구비한 처리실을 포함하는 것이 바람직하다.
본 발명의 일 실시 형태에 따른 성막 장치는 실온 이상 700℃ 이하로 가열하기 위한 유닛을 구비한 가열실을 포함하는 것이 바람직하다.
본 발명의 일 실시 형태에 따른 성막 장치에서, 본 발명의 일 실시 형태는 기판을 로드 로크실에 반송하는 단계; 10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계; 상기 기판에 가열 처리를 행하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 기판상에 게이트 절연막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 및 상기 성막실 내에 고순도 불순물 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법이다.
본 발명의 다른 실시 형태는 기판을 로드 로크실에 반송하는 단계; 10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계; 상기 기판에 가열 처리를 실시하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 기판 상에 산화물 반도체막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 및 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 산화물 반도체막 상에 도전막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법이다.
본 발명의 다른 실시 형태는 기판을 로드 로크실에 반송하는 단계; 10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계; 상기 기판에 가열 처리를 행하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 기판 상에 게이트 절연막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 및 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 산화물 반도체막 상에 도전막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법이다.
상술한 반도체 소자의 제조 방법에서, 상기 산화물 반도체막을 형성한 후에, 기판은 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송되고 산화물 반도체막에 산소 라디칼 처리를 행하며, 성막실은 10-8Pa 이하의 압력을 갖도록 배기되는 것이 바람직하다.
본 발명의 다른 실시 형태는 기판을 로드 로크실에 반송하는 단계; 10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계; 상기 기판에 가열 처리를 행하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 상기 기판 상에 제1 산화물 반도체막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 기판에 가열 처리를 행하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 기판 상에 제2 산화물 반도체막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 기판에 가열 처리를 행하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송하는 단계; 및 제2 산화물 반도체막에 산소 라디칼 처리를 행하는 단계를 포함하는 반도체 소자의 제조 방법이다.
본 발명의 다른 실시 형태는 기판을 로드 로크실에 반송하는 단계; 10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계; 상기 기판에 가열 처리를 행하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 기판에 가열 처리를 하는 동안 스퍼터링 방법에 의해 상기 기판 상에 제1 산화물 반도체막을 형성하는 단계; 상기 성막실이 10-8Pa 이하의 압력을 갖도록 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 성막실에 반송하는 단계; 상기 성막실 내에 고순도 스퍼터링 가스를 도입하여 스퍼터링 방법에 의해 기판 상에 제2 산화물 반도체막을 형성하는 단계; 10-8Pa 이하의 압력을 갖도록 상기 성막실을 배기하는 단계; 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계; 및 상기 기판에 가열 처리를 행하는 단계를 포함하는 반도체 소자의 제조 방법이다.
본 발명의 일 실시 형태에 따르면, 불순물이 혼입하지 않는 산화물 반도체를 포함하는 반도체 소자의 제조 방법을 제공할 수 있다. 또한, 본 발명의 일 실시 형태에 따르면, 상술한 반도체 소자의 제조 방법에 사용하는 연속 성막 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 연속 성막 장치를 도시한 도면.
도 2는 본 발명의 일 실시 형태에 따른 성막실을 도시한 도면.
도 3a 내지 도 3c는 본 발명의 일 실시 형태에 따른 제조 방법에 의해 제조되는 트랜지스터를 도시한 도면.
도 4a 내지 도 4e는 본 발명의 일 실시 형태에 따른 트랜지스터의 제조 방법을 도시한 도면.
도 5a 내지 도 5e는 본 발명의 일 실시 형태에 따른 트랜지스터의 제조 방법을 도시한 도면.
도 6a 내지 도 6e는 본 발명의 일 실시 형태에 따른 트랜지스터의 제조 방법을 도시한 도면.
이하에, 본 발명의 실시 형태에 대해서 도면을 사용하여 상세하게 설명한다. 단, 본 명세서에서 개시하는 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 다양한 변화 및 변경을 행할 수 있다는 것을 당업자라면 용이하게 이해할 수 있다는 것에 유의하라. 따라서, 개시된 본 발명은 실시 형태 및 실시예의 기재 내용에 한정해서 해석되면 안 된다. 실시 형태를 설명하기 위한 전체 도면에서, 동일 부분 또는 유사 기능을 갖는 부분에는 동일한 번호를 붙이고, 그 반복되는 설명은 생략한다.
(실시 형태 1)
본 실시 형태에서는, 본 발명의 일 실시 형태에 따른 성막 장치에 대해서 도면을 참조해서 설명한다.
도 1은 본 실시 형태의 연속 성막 장치의 상면 개략도이다.
도 1에 도시하는 연속 성막 장치는 제1 로드 로크실(111), 반송실(112), 복수의 성막실(도 1에서는, 제1 성막실(113), 제2 성막실(115), 제3 성막실(117), 제4 성막실(121) 및 제5 성막실(127)에 대응됨), 가열실(도 1에서는, 제1 가열실(119) 및 제2 가열실(123)에 대응됨), 처리실(125), 기판 대기실(129), 제2 로드 로크실(131) 및 기판 반송 유닛(133)을 포함한다. 도시하지 않지만, 본 실시 형태의 연속 성막 장치는 장치의 내벽을 300℃ 이상으로 가열하는 유닛을 갖는다.
제1 로드 로크실(111), 반송실(112), 성막실, 가열실, 처리실(125), 기판 대기실(129) 및 제2 로드 로크실(131)은 각각 배기 유닛(1111~1131)에 접속된다.
제1 로드 로크실(111), 반송실(112), 제2 로드 로크실(131)은 배기 유닛으로서, 10-6Pa 이하, 바람직하게는 10-8Pa 이하로 배기하는 유닛인 배기 유닛에 접속된다. 이들 배기 유닛은 각 실의 사용 용도에 따라서 선택된다. 배기 유닛으로서는 흡착형 펌프를 구비한 배기 유닛, 터보 펌프에 콜드트랩을 구비한 배기 유닛 등을 들 수 있다. 특히, 배기 유닛은 흡착형 펌프를 구비하는 것이 바람직하다. 흡착형 펌프로서는 예를 들어, 크라이오 펌프(cryopump), 스퍼터링 이온 펌프, 티탄 서블리메이션 펌프 등의 흡착 유닛을 갖는 펌프를 들 수 있다.
성막실, 가열실, 처리실은 10-12Pa 이상 10-8Pa 이하로 배기하는 유닛인 배기 유닛에 접속된다. 배기 유닛과 장치 내벽을 300℃ 이상으로 가열하는 유닛을 사용함으로써, 각 실 내의 압력을 10-12Pa 이상 10-8Pa 이하로 할 수 있다. 실 내의 압력을 10-12Pa 이상 10-8Pa 이하로 함으로써, 실 내의 불순물을 충분히 제거할 수 있다. 배기 유닛으로서는, 전술한 흡착형 펌프를 사용한다.
본 실시 형태에서, 제1 로드 로크실(111)은 처리 전의 기판을 수납하는 기판 홀더를 갖는 장소이고, 제2 로드 로크실(131)은 처리 완료된 기판을 수납하는 기판 홀더를 갖는 장소이다. 그러나, 본 발명의 일 실시 형태에 따른 성막 장치는 이에 한하지 않고, 하나의 로드 로크실에서 기판의 반입출을 행할 수도 있다.
반송실(112)은 기판을 어느 하나의 실로부터 다른 하나의 실로 반송하는 전달실의 역할을 한다.
가열실(제1 가열실(119) 및 제2 가열실(123))은 각기 기판을 가열하는 유닛을 포함한다. 본 실시 형태의 연속 성막 장치는 2개의 가열실을 갖는 구성으로 했지만, 가열실은 1개 이상의 임의의 개수일 수도 있다.
처리실(125)은 산소 라디칼 처리를 행할 수 있는 장소이다. 산소 라디칼은 산소를 포함하는 플라즈마 발생 장치에 의해 공급될 수도 있고, 오존 발생 장치에 의해 공급될 수도 있다. 공급된 산소 라디칼 또는 산소를 박막에 조사함으로써 막 표면을 변형할 수 있다. 또한, 처리실에서 행하는 처리는 산소 라디칼 처리에 한정되지 않는다. 연속 성막 장치에서, 처리실은 필요하지 않으면 설치하지 않아도 되고, 복수 설치해도 된다.
기판 대기실(129)은 연속 성막의 공정중인 기판을 대기시켜 둘 수 있는 장소이다. 기판 대기실(129)은 냉각 유닛을 갖고 있어도 된다. 냉각 유닛을 구비함으로써, 성막 등으로 인해 가열된 기판을 충분히 냉각할 수 있다. 냉각은 헬륨, 네온, 아르곤 등을 기판 대기실(129)에 도입해서 행해도 된다. 냉각에 사용하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다는 것에 유의하라. 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 바람직하기로는 6N(99.9999%) 이상, 보다 바람직하기로는 7N(99.99999%) 이상 (즉, 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이다. 연속 성막 장치에서, 기판 대기실은 필요하지 않으면 설치하지 않아도 된다.
본 발명의 일 실시 형태의 연속 성막 장치는 복수의 성막실을 포함한다. 성막 전후에서, 각각의 성막실 내의 압력은 10-8Pa 이하로 유지된다. 이것을 실현하는 배기 유닛으로서는, 전술한 흡착형 펌프를 사용한다. 성막실의 대기 누설량은 10-11Pa·㎥/s 이하인 것이 바람직하다.
도 1의 연속 성막 장치는 5개의 성막실(제1 성막실(113), 제2 성막실(115), 제3 성막실(117), 제4 성막실(121) 및 제5 성막실(127))을 포함하고 있지만, 성막실의 수는 이것에 한정되지 않고, 연속 성막하는 막의 수에 따라 적절하게 정하면 된다.
성막실에서 행하는 성막은, 스퍼터링법, 진공 증착법, 플라즈마 CVD법 등, 형성될 막의 종류에 따라, 여러 가지의 성막 방법을 설정할 수 있다. 성막중인 성막실의 압력은 성막 방법 및 성막 재료에 따라서 최적인 것으로 하면 되지만, 성막 전후의 각각의 성막실 내의 압력은 10-8Pa 이하로 유지한다. 도 2에 구체적인 성막실의 구성의 일례를 나타낸다. 본 실시 형태에서는, 스퍼터링법을 사용하여 성막을 행하는 성막실을 예로 해서 설명한다.
도 2에서, 성막실(200)은 기판 홀딩부(201), 기판 가열 유닛(203), 기판 회전 유닛(205), 전원(209), 가스 도입 유닛(210), 타겟 홀딩부에 보유 지지된 스퍼터링용 타겟(211), 방착판(212), 메인 밸브(213), 자동 압력 제어 장치(215), 크라이오 펌프(217), 드라이 펌프(219)를 포함한다.
기판 반송 유닛(133)(도 1 참조)에 의해, 기판(301)은 연속 성막 장치의 어느 하나의 실로부터 반송실(112)을 통과하여, 성막실(200)의 기판 홀딩부(201)에 반송된다. 기판 홀딩부(201)에 있는 기판 홀더(도시하지 않음)는 상하 구동 기구에 의해 상하로 이동하고, 기판을 고정하는 것이 가능하다. 도 2에 도시하는 바와 같이, 페이스 다운 방식(기판의 피성막면이 아래를 향한 상태에서 성막하는 방식)을 채용하면, 기판(301)에의 먼지의 부착 등을 억제할 수 있기 때문에 바람직하다.
기판 홀딩부(201)는 기판 가열 유닛(203)을 갖는다. 기판 가열 유닛(203)으로서는 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 유닛을 사용해도 되고, 램프로부터 발하는 광(전자파)의 복사에 의해 피처리물을 가열하는 유닛을 사용해도 된다. 기판(301)을 기판 가열 유닛(203)으로 가열하면서 성막을 행할 수 있다.
성막 시에는, 성막의 균일성을 높이기 위해서, 기판 회전 유닛(205)을 사용하여 기판(301)을 회전시키는 것이 바람직하다.
성막실(200)은 적어도 기판 홀딩부(201) 주변의 벽면을 가열하는 유닛(도시하지 않음)을 포함한다. 정기적으로 성막실의 내벽을 가열하고, 내벽에 흡착하는 불순물을 이탈 처리함으로써 고진공을 실현할 수 있다.
본 실시 형태의 성막실(200)에서는, 스퍼터링법을 사용한 성막을 행한다. 스퍼터링용 타겟(211)으로서는 예를 들어, 산화물 절연층을 형성하기 위한 타겟, 질화물 절연층을 형성하기 위한 타겟, 산화물 반도체층을 형성하기 위한 타겟, 도전층을 형성하기 위한 타겟 등을 사용할 수 있다. 구체적으로, 절연체 타겟, 금속 산화물 타겟, 금속 타겟 등이 사용될 수 있다. 스퍼터링용 타겟(211)과 기판(301) 사이에는 셔터(도시하지 않음)가 제공된다.
스퍼터링법은 DC(직류) 스퍼터링법 또는 RF(고주파) 스퍼터링법 중 어느 것을 사용해도 된다. 예를 들어, 성막실(200)에서, 절연층을 성막하는 경우에는, RF 스퍼터링법을 사용하면 되고, 금속으로 이루어지는 도전층을 성막하는 경우에는, DC 스퍼터링법을 사용하면 된다.
방착판(212)의 재료로서는 철, 알루미늄, 스테인리스 등의 금속을 사용할 수 있다.
성막실(200)은 크라이오 펌프(217) 및 드라이 펌프(219)인 배기 유닛에 접속된다. 또한, 스퍼터 이온 펌프를 병용해도 된다. 이들 배기 유닛을 사용함으로써, 성막 전후에 있어서, 성막실(200) 내의 압력을, 10-8Pa 이하로 유지할 수 있다. 또한, 성막실(200) 내에 불순물이 도입되는 것을 방지하기 위해서, 도입하는 가스로서는, 고순도의 가스를 사용한다. 성막실(200) 내에 도입되는 이들 가스는 장치 내에 도입되기 전에 가스 정제기에 의해 고순도화된 것을 사용한다. 따라서, 가스가 고순도화된 후에 성막 장치에 도입되도록 가스 정제기를 구비해 둘 필요가 있다. 따라서, 가스 중에 포함되는 물 등의 불순물을 미리 제거할 수 있기 때문에, 장치 내부에 이들 불순물이 도입되는 것을 방지할 수 있다.
이상과 같이, 본 실시 형태의 연속 성막 장치는 흡착형의 펌프를 사용하는 배기 유닛과, 적어도 기판 홀딩부 주변의 벽면을 가열하는 가열 유닛을 구비하여, 실 내의 압력을 10-8Pa 이하로 할 수 있는 성막실을 포함한다. 성막을 행하는 전후에, 실 내의 압력을 10-8Pa 이하로 함으로써, 실 내의 불순물을 충분히 제거할 수 있다. 이러한 성막실을 구비한 연속 성막 장치를 사용하여 대기 개방하지 않고 연속 성막을 행함으로써, 산화물 반도체층 및, 산화물 반도체층에 접하는 층 내에 불순물이 혼입하지 않고, 수소 농도가 충분히 저감된 고순도 산화물 반도체층을 갖는 반도체 소자를 제조할 수 있다. 이러한 반도체 소자는 오프 상태 전류가 낮아서, 저소비 전력의 반도체 장치를 실현할 수 있다.
(실시 형태 2)
본 실시 형태에서는, 실시 형태 1에 나타낸 연속 성막 장치를 사용하여 보톰 게이트형 트랜지스터를 제조하는 방법에 대해서 도 1, 도 3a, 및 도 4a 내지 도 4e를 참조하여 설명한다. 본 실시 형태에서는, 산화물 반도체층을 포함하는 반도체 소자를 제조하는 방법에 대해서 설명한다.
본 실시 형태에서 예시하는 반도체 소자는 고순도화된 산화물 반도체층을 포함한다. 실시 형태 1에서 예시하는 성막 장치를 사용함으로써, 산화물 반도체에 주성분 이외의 불순물이 최대한 포함되지 않도록 산화물 반도체를 고순도화하고, I 형(진성)의 산화물 반도체, 또는 I형(진성)에 가까운 산화물 반도체를 취득할 수 있다. 즉, 불순물을 첨가하는 것이 아니라, 수소나 물 등의 불순물을 반도체내에 최대한 도입되지 않도록 함으로써, 고순도화된 I형(진성 반도체) 또는 그것에 근접해서 산화물 반도체가 취득된다. 따라서, 본 실시 형태에서 제조하는 트랜지스터는 고순도화 및 전기적으로 I형(진성)화된 산화물 반도체층을 포함한다.
고순도화된 산화물 반도체 중에는 캐리어의 수를 현저하게 적게(제로에 가깝게) 할 수 있다. 구체적으로는, 캐리어 농도를 1×1012/㎤ 미만, 바람직하게는 1×1011/㎤ 미만까지 감소시킬 수 있다. 또한, 고순도화된 산화물 반도체 중의 수소 농도는 1×1016atoms/㎤ 미만이다.
실시 형태 1에 예시하는 성막 장치를 사용함으로써, 산화물 반도체에 포함되는 캐리어의 수를 현저하게 적게 억제할 수 있다. 이러한 고순도화된 산화물 반도체층을 트랜지스터의 채널 형성 영역에 적용함으로써, 오프 상태 전류를 감소시킬 수 있다. 이 오프 상태 전류는 적을수록 소비 전력을 저감할 수 있기 때문에 가능한한 적게하는 것이 바람직하다.
본 실시 형태에서 예시하는 보톰 게이트형 트랜지스터(300)의 단면도를 도 3a에 도시한다. 트랜지스터(300)는 게이트 전극층(303), 제1 게이트 절연층(305), 제2 게이트 절연층(307), 고순도화된 산화물 반도체층(312), 소스 전극층(311a), 드레인 전극층(311b), 절연층(313) 및 보호 절연층(315)을 포함한다.
트랜지스터(300)를 실시 형태 1에서 예시하는 성막 장치를 사용하여 제조하는 방법에 대해서 도 4a 내지 도 4e를 참조하여 설명한다.
우선, 기판(301) 상에 도전막을 형성하고, 제1 포토마스크를 사용하여 레지스트 마스크를 형성하고, 에칭에 의해 게이트 전극층(303)을 형성한다(도 4a).
기판(301)에 사용할 수 있는 기판에 큰 제한은 없지만, 바륨 붕규산 글래스나 알루미노 붕규산 글래스 등의 글래스 기판을 사용할 수 있다.
게이트 전극층(303)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여, 단층으로 또는 적층해서 형성할 수 있다.
실시 형태 1에 나타낸 연속 성막 장치(도 1 참조)를 사용하여, 게이트 절연층, 산화물 반도체층 및 도전층을 대기에 노출시키지 않고 연속적으로 성막할 수 있다.
우선, 게이트 전극층(303)이 형성된 기판(301)을 연속 성막 장치의 제1 로드 로크실(111)에 반입한다. 그리고, 배기 유닛(1111)을 사용하여 제1 로드 로크실(111) 내를 감압한다. 이때, 제1 로드 로크실(111) 내의 압력이 10-6Pa 이하, 바람직하게는 10-8Pa 이하로 될 때까지 배기한다.
연속 성막 장치에서, 기판(301)은 반송실(112)을 경유하여 어느 한 실로부터 다른 실까지 반송된다. 반송실(112) 내의 압력은, 크라이오 펌프 등의 배기 유닛(1112)을 사용함으로써, 10-6Pa 이하, 바람직하게는 10-8Pa 이하로 유지된다. 또한, 정기적으로 장치의 내벽을 가열하고, 내벽에 흡착하는 불순물을 이탈 처리함으로써 고진공을 실현한다.
기판(301)은 기판 반송 유닛(133)을 사용하여, 가열실(제1 가열실(119) 또는 제2 가열실(123))에 반송되고, 가열실과 반송실(112)을 구획하는 게이트 밸브는 폐쇄된다. 가열실은 크라이오 펌프 등의 배기 유닛을 사용함으로써 10-8Pa 이하로 유지된다. 계속해서, 예비 가열을 행한다. 예비 가열을 행함으로써, 기판(301)에 흡착된 불순물을 가열실로부터 이탈시켜서 제거할 수 있다. 불순물로서는 예를 들어, 수소 원자나 H20 등의 수소 원자를 포함하는 화합물이나, 탄소 원자를 포함하는 화합물 등을 그 예로 들 수 있다. 예비 가열의 온도는 실온 이상 600℃ 이하이면 되고, 100℃ 이상 400℃ 이하인 것이 특히 바람직하다.
다음으로, 기판(301)은 기판 반송 유닛(133)을 사용하여, 제1 성막실(113)에 반송된다. 계속해서, 크라이오 펌프 등의 배기 유닛(1113)을 사용하여 제1 성막실(113)의 내압을 제어하면서 고순도의 스퍼터링용 가스를 도입하고, 스퍼터링법을 사용하여 게이트 전극층(303) 상에 제1 게이트 절연층(305)으로 되는 질화규소막을 성막한다. 성막 종료 후에 제1 성막실(113) 내의 압력은 배기 유닛(1113)을 사용하여, 10-8Pa 이하로 다시 배기되고, 제1 성막실(113) 내가 청정한 상태로 유지된다. 성막 전후에 10-8Pa 이하로 배기되어 청정하게 유지되는 성막실에서 제1 게이트 절연층(305)을 성막하기 때문에, 제1 게이트 절연층(305)에 포함되는 불순물은 효과적으로 저감된다.
다음으로, 기판(301)은 제1 성막실(113)로부터 제2 성막실(115)로 반송된다. 다음으로, 제1 게이트 절연층(305) 상에 스퍼터링법을 사용하여, 제1 게이트 절연막(305)의 성막 방법과 마찬가지로, 산화규소막을 성막하여, 제2 게이트 절연층(307)을 형성한다. 성막 전후에 있어서, 제2 성막실(115) 내의 압력은 크라이오 펌프 등의 배기 유닛(1115)을 사용함으로써 10-8Pa 이하로 유지된다.
본 실시 형태에서 사용하는 진성(I형)화 또는 실질적으로 진성화된 산화물 반도체층은, 계면 준위, 계면 전하에 대하여 매우 민감하기 때문에, 산화물 반도체층과 게이트 절연층간의 계면은 중요하다. 따라서, 고순도화된 산화물 반도체에 접하는 제2 게이트 절연층(307)은 고품질화가 요구된다. 제1 성막실(113) 및 제2 성막실(115)은 크라이오 펌프 등에 의해 배기되고, 성막실 내의 불순물 농도가 현저히 저감되어 있다. 불순물이 저감된 성막실 내에 적층된 질화규소막과 산화규소막은 불순물 농도가 억제된 게이트 절연층으로서 기능한다.
본 실시 형태에서는, 게이트 절연층을 질화규소막과 산화규소막의 적층 구조로 했지만, 게이트 절연층은 이에 국한되지 않는다. 게이트 절연층은 질화규소막, 산화규소막, 산화질화규소막, 질화산화규소막, 산화알루미늄막 등의 단층 또는 적층 구조로 할 수 있다. 나중에 형성하는 산화물 반도체층과 접하는 층은 산화물 절연막을 사용하는 것이 바람직하다. 절연층은 플라즈마 CVD법 또는 스퍼터링법 등에 의해 형성될 수 있다. 절연층에 수소가 다량으로 포함되지 않도록 하기 위해서는, 절연층은 스퍼터링법으로 성막하는 것이 바람직하다. 게이트 절연층의 두께는 특별히 한정되지 않지만, 예를 들어, 10㎚ 이상 500㎚ 이하로 할 수 있다.
다음으로, 기판(301)은 제2 성막실(115)로부터 제3 성막실(117)로 반송되고, 제2 게이트 절연층(307) 상에 스퍼터링법을 사용하여, 산화물 반도체막(309)이 성막된다. 성막 전후에 있어서, 제3 성막실(117) 내의 압력은, 크라이오 펌프 등의 배기 유닛(1117)을 사용함으로써, 10-8Pa 이하로 유지되고, 제3 성막실(117)의 내부는 매우 청정한 상태로 유지된다. 성막 전후에 청정하게 유지된 성막실에서 산화물 반도체막(309)을 성막하기 때문에, 산화물 반도체막(309)에 포함되는 불순물은 효과적으로 저감된다.
산화물 반도체막(309)에 사용하는 산화물 반도체는 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체; 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체 또는 Sn-Al-Zn-O계 산화물 반도체; 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O 계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체; 또는 일원계 금속 산화물인 In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 사용할 수 있다. 또한, 상술한 산화물 반도체막은 SiO2를 포함할 수도 있다. 여기서, 예를 들어, In-Ga-Zn-O계 산화물 반도체란, 적어도 In, Ga, Zn을 포함하는 산화물을 의미하며, 소자들의 조성비에 특별히 제한은 없다. In-Ga-Zn-O계 산화물 반도체는 In, Ga, Zn 이외의 원소를 포함해도 된다.
또한, 산화물 반도체막(309)은 InM03(ZnO)m(m>0이고 m은 자연수가 아님)으로 표현되는 박막을 사용할 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
본 실시 형태에서는, In-Ga-Zn-O계 산화물 타겟을 사용하여 스퍼터링법에 의해 산화물 반도체막(309)을 성막한다. 이 단계에서의 단면도가 도 4b에 나타나 있다. 산화물 반도체막(309)은 희가스(통상적으로, 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에서 형성할 수 있다.
산화물 반도체막(309)을 스퍼터링법으로 제조하기 위한 타겟으로서는, 예를 들어, 조성비로서, In2O3:Ga2O3:ZnO가 1:1:1[mol비](즉, In:Ga:Zn=1:1:0.5[atom비])인 것을 사용할 수 있다. 대안적으로, In2O3:Ga2O3:ZnO = 1:1:2[mol비](즉, In:Ga:Zn=1:1:1[atom비]) 또는 In2O3:Ga2O3:ZnO = 1:1:4[mol비](즉, In:Ga:Zn=1:1:2[atom비])의 조성비를 갖는 타켓이 사용될 수도 있다. 산화물 타겟의 충전율은 90.0% 이상 100% 이하, 바람직하게는 95.0% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타겟을 사용함으로써, 성막한 산화물 반도체막은 치밀한 막으로 된다.
산화물 반도체막(309)을 성막할 때에 사용하는 스퍼터링용의 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용한다.
성막 조건의 일례로서는, 기판과 타겟 사이의 거리를 100㎜, 압력 0.6Pa, 직류(DC) 전원 0.5㎾, 산소(산소 유량 비율 100%) 분위기 하의 조건이 적용된다. 펄스 직류 전원을 사용하면, 성막 시에 발생하는 분말 형상 물질(파티클, 더스트(dust)라고도 함)을 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에 바람직하다는 것에 유의하라.
예를 들어, 실시 형태 1에 나타낸 연속 성막 장치를 사용함으로써, 제3 성실(117)에서는, 막 두께 2㎚ 이상 200㎚ 이하의 산화물 반도체막을 10분 이내에 성막할 수 있다.
산화물 반도체막(309)을 성막한 후, 산화물 반도체막(309)에, 산화 라디칼 처리를 행하는 것이 바람직하다. 본 실시 형태에서는, 처리실(125)에서 산소 라디칼 처리를 행한다. 처리 전후에 있어서, 처리실(125) 내의 압력은 크라이오 펌프 등의 배기 유닛(1125)을 사용함으로써, 10-8Pa 이하로 유지된다.
산소 라디칼은 산소를 포함하는 플라즈마 발생 장치에 의해 공급되어도 되고, 오존 발생 장치에 의해 공급되어도 된다. 공급된 산소 라디칼 또는 산소를 박막에 조사함으로써 막 표면을 변형할 수 있다. 산소 라디칼 처리 대신에, 아르곤과 산소의 라디칼 처리를 행해도 된다. 아르곤과 산소의 라디칼 처리는 아르곤 가스와 산소 가스를 도입해서 플라즈마를 발생시켜 박막 표면을 변형하는 처리이다.
아르곤과 산소의 라디칼 처리의 일례에 대해서 설명한다. 전계가 인가되고 방전 플라즈마가 발생하고 있는 반응 공간내의 Ar 원자(Ar)는 방전 플라즈마 중의 전자에 의해 여기 또는 전리되고, 아르곤 라디칼(Ar*), 아르곤 이온(Ar+) 또는 전자로 변환된다. 아르곤 라디칼(Ar*)은 에너지가 높은 준안정 상태에 있고, 주변에 있는 동종 또는 이종의 원자와 반응하여, 그들 원자를 여기 또는 전리시켜 안정 상태로 복귀하려고 함으로써, 어밸런치(avalanche)와 같은 반응이 발생한다. 그때 주변에 산소가 있으면, 산소 원자(O)가 여기 또는 전리되어, 산소 라디칼(O*)이나 산소 이온(O+)으로 변환된다. 그 산소 라디칼(O*)은 피처리물인 박막의 표면의 재료와 반응하여, 표면이 변형되고, 산호 라디칼이 표면에 있는 유기물과 반응해서 유기물을 제거하는 플라즈마 처리가 행해진다. 불활성 가스의 라디칼은 반응성 가스(산소 가스)의 라디칼과 비교해서 준안정 상태를 장시간 유지한다고 하는 특징이 있기 때문에, 플라즈마를 발생시키는데에 불활성 가스를 사용하는 것이 일반적이다라는 것에 유의하라.
다음으로, 기판(301)은 제5 성막실(127)로 반송되고, 산화물 반도체막(309) 상에 스퍼터링법을 사용하여, 도전막(310)을 성막한다(도 4c). 성막 전후에 있어서, 제5 성막실(127) 내의 압력은 크라이오 펌프 등의 배기 유닛(1127)을 사용함으로써, 10-8Pa 이하로 유지된다.
또한, 도전막의 재료로서는, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금 등을 사용할 수 있다. 또한, Al막, Cu막 등의 금속막의 하측 또는 상측의 한쪽 또는 양쪽에 Ti막, Mo막, W막 등의 고융점 금속막을 적층시킨 구성으로 해도 된다. 또한, Al막에 발생하는 힐록(hillock)이나 위스커(whisker)의 발생을 방지하는 원소(Si, Nd, Sc 등)가 첨가되어 있는 Al 재료를 사용함으로써 내열성을 향상시킬 수 있다. 도전막은 도전성 금속 산화물을 사용하여 형성해도 된다. 도전성의 금속 산화물로서는 산화 인듐(In203), 산화 주석(SnO2), 산화아연(ZnO), 산화 인듐-산화 주석 합금(In203-SnO2, ITO라고 약기함), 산화 인듐-산화아연 합금(In203-ZnO) 또는 이들 금속 산화물 재료에 산화규소를 포함시킨 것을 사용할 수 있다.
다음으로, 연속 성막이 완료한 기판(301)을 제2 로드 로크실(131)에 반송한다.
연속 성막의 공정 중에, 어느 한 실(chamber)로부터 반출된 기판을, 다음의 성막이나 처리를 행하는 실에 반입하기 전에 다른 실에서 대기시킬 필요가 발생한 경우에는, 기판 대기실(129)에 기판을 반입시킬 수 있다. 기판 대기실(129) 내의 압력은 크라이오 펌프 등의 배기 유닛(1129)을 사용함으로써, 10-8Pa 이하로 유지된다.
다음으로, 도전막(310) 상에 제2 포토마스크를 사용하여 레지스트 마스크를 형성하고, 에칭에 의해 도전막(310) 및 산화물 반도체막(309)의 불필요한 부분을 제거한다. 계속해서, 제3 포토마스크를 사용하여, 산화물 반도체층의 채널 형성 영역과 중첩하는 도전막을 에칭하여, 소스 전극층(311a) 및 드레인 전극층(311b)을 형성한다(도 4d).
그 후, 다시, 성막 장치에 기판을 반입하고, N2O, N2, 또는 Ar 등의 가스를 사용한 플라즈마 처리를 행하여, 노출되어 있는 산화물 반도체층의 표면에 부착된 흡착수 등을 제거해도 된다. 플라즈마 처리를 행한 경우, 대기에 접촉하는 일없이, 산화물 반도체층의 일부에 접하는 보호 절연막으로 되는 절연층(313)을 형성한다.
절연층(313)은 스퍼터링법 등, 절연층(313)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절하게 사용하여 적어도 1㎚의 막 두께로 형성할 수 있다. 절연층(313)에 수소가 포함되면, 그 수소의 산화물 반도체층에의 침입, 또는 수소에 의한 산화물 반도체층 중의 산소의 추출이 발생하여 산화물 반도체층의 백 채널이 저저항화(N형 도전성을 가짐)하게 되어, 기생 채널이 형성될 우려가 있다. 따라서, 절연층(313)은 가능한 한 수소를 포함하지 않는 막으로 되도록, 수소를 사용하지 않는 성막 방법을 사용하는 것이 중요하다.
산화물 반도체막의 성막 시와 마찬가지로, 절연층(313)을 성막하는 성막실 내의 압력은 성막 전후에 있어서, 크라이오 펌프 등의 배기 유닛을 사용함으로써, 10-8Pa 이하로 유지된다.
산화물 반도체층에 접해서 형성하는 절연층(313)은 수분이나, 수소 이온이나, 수산기 등의 불순물을 포함하지 않고, 이들 불순물이 외부로부터 침입하는 것을 차단하는 무기절연막을 사용하고, 특히, 산화물 절연막을 사용하는 것이 바람직하다. 절연층(313)은 통상적으로 산화규소막, 산화질화규소막, 산화알루미늄막, 또는 산화질화알루미늄막 등을 사용하여 형성된다.
본 실시 형태에서는, 절연층(313)으로서 막 두께 200㎚의 산화규소막을, 스퍼터링법을 사용하여 성막한다. 성막 시의 기판 온도는 실온 이상 500℃ 이하로 하면 된다. 산화규소막의 스퍼터링법에 의한 성막은 희가스(통상적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에서 행할 수 있다. 절연층(313)을 성막할 때에 사용하는 스퍼터링용 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다. 스퍼터링용 타겟으로서는, 산화규소 타겟 또는 규소 타겟을 사용할 수 있다. 예를 들어, 규소 타겟을 사용하여, 산소를 포함하는 분위기 하에서 스퍼터법에 의해 산화규소막을 형성할 수 있다.
절연층(313) 상에 또한 보호 절연층(315)을 형성해도 된다. 예를 들어, RF 스퍼터법을 사용하여 질화규소막을 형성한다. RF 스퍼터법은 생산성이 좋기 때문에, 보호 절연층의 성막 방법으로서 바람직하다. 보호 절연층으로서, 수분 등의 불순물을 포함하지 않고, 이들이 외부로부터 침입하는 것을 차단하는 무기 절연막, 예컨대 질화규소막, 질화알루미늄막이 사용된다. 본 실시 형태에서, 보호 절연층(315)은 질화규소막을 사용하여 형성된다(도 4e).
절연층(313)의 성막 시와 마찬가지로, 보호 절연층(315)을 성막하는 성막실 내의 압력은 성막 전후에 있어서, 크라이오 펌프 등의 배기 유닛을 사용함으로써, 10-8Pa 이하로 유지된다.
이상의 공정을 통해 트랜지스터(300)가 형성된다.
이상과 같이, 실시 형태 1에 나타낸 연속 성막 장치를 사용하여 트랜지스터를 제조함으로써, 산화물 반도체층내에, 및 산화물 반도체층에 접하는 층내에 불순물이 혼입하지 않고, 수소 농도가 충분히 저감된 고순도 산화물 반도체층을 갖는 반도체 소자를 제조할 수 있다. 또한, 산화물 반도체층에 접하는 층도 불순물이 저감되어 있기 때문에, 산화물 반도체층은 고순도로 유지된다. 이러한 고순도화된 산화물 반도체층을 사용한 반도체 소자는 오프 상태 전류가 낮고, 저소비 전력의 반도체 장치를 실현할 수 있다.
(실시 형태 3)
본 실시 형태에서는, 실시 형태 1에 나타낸 연속 성막 장치를 사용하여, 실시 형태 2에서 설명한 트랜지스터와는 상이한 구성을 갖는 트랜지스터를 제조하는 방법에 대해서 도 1, 도 3b 및 도 5a 내지 도 5e를 참조하여 설명한다. 본 실시 형태에서는, 산화물 반도체층을 사용한 반도체 소자를 제조하는 방법에 대해서 설명한다.
본 실시 형태의 보톰 게이트형 트랜지스터의 단면도를 도 3b에 도시한다. 트랜지스터(400)는 게이트 전극층(303), 제1 게이트 절연층(305), 제2 게이트 절연층(307), 고순도화된 산화물 반도체층(308), 소스 전극층(314a), 드레인 전극층(314b), 절연층(313), 보호 절연층(315)을 포함한다.
트랜지스터(400)를 실시 형태 1에서의 성막 장치를 사용하여 제조하는 방법에 대해서, 도 5a 내지 도 5e를 참조하여 설명한다. 우선, 실시 형태 2와 마찬가지의 방법으로, 기판(301) 상에 게이트 전극층(303)을 형성한다(도 5a).
다음으로, 실시 형태 1에 나타낸 연속 성막 장치(도 1 참조)를 사용하여, 게이트 절연층(제1 게이트 절연층(305), 제2 게이트 절연층(307)) 및 산화물 반도체막(306)을 대기에 노출시키지 않고 연속 성막한다(도 5b). 게이트 절연층 및 산화물 반도체막(306)의 성막은 실시 형태 2와 마찬가지의 방법으로 행하면 된다.
다음으로, 산화물 반도체막(306)은 포토리소그래피 단계에서 섬 형상의 산화물 반도체층(308)으로 가공된다(도 5c). 산화물 반도체층(308)을 형성하기 위한 레지스트 마스크는 잉크젯법으로 형성해도 된다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용할 필요가 없기 때문에, 제조 비용을 저감할 수 있다.
산화물 반도체막(309)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 되고, 양쪽을 사용해도 된다. 예를 들어, 산화물 반도체막(309)의 웨트 에칭에 사용하는 에칭액으로서는 인산, 아세트산, 질산을 섞은 용액을 사용할 수 있다. 또한, ITO07N(간토 화학사제)을 사용해도 된다.
다음으로, 도 5d에 도시하는 바와 같이, 제2 게이트 절연층(307) 및 산화물 반도체층(308) 상에 스퍼터링법을 사용하여, 도전막을 성막한다. 산화물 반도체막(306)의 성막 시와 마찬가지로, 성막 전후에 있어서, 도전막을 성막하는 성막실 내의 압력은, 크라이오 펌프 등의 배기 유닛을 사용함으로써, 10-8Pa 이하로 유지된다. 다음으로, 포토리소그래피 공정에 의해, 도전막 상에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여, 소스 전극층(311a), 및 드레인 전극층(311b)을 형성한다.
그 후, N2O, N2, 또는 Ar 등의 가스를 사용한 플라즈마 처리를 행함으로써, 노출되어 있는 산화물 반도체층의 표면에 부착된 흡착수 등을 제거해도 된다.
다음으로, 실시 형태 2와 마찬가지의 방법으로, 절연층(313)으로서 산화규소막이 성막되고, 보호 절연층(315)으로서 질화규소막을 성막된다.
이상의 공정에서 트랜지스터(400)가 형성된다(도 5e).
이상과 같이, 실시 형태 1에서의 연속 성막 장치를 사용하여 트랜지스터를 제조함으로써, 산화물 반도체층내에, 및 산화물 반도체층에 접하는 층내에 불순물이 혼입하지 않음으로써, 수소 농도가 충분히 저감된 고순도 산화물 반도체층을 갖는 반도체 소자를 제조할 수 있다. 또한, 산화물 반도체층에 접하는 게이트 절연막 및 도전막도 불순물이 저감되기 때문에, 산화물 반도체층은 고순도로 유지된다. 이러한 고순도화된 산화물 반도체층을 사용한 반도체 소자는, 오프 상태 전류가 낮고, 저소비 전력의 반도체 장치를 실현할 수 있다.
(실시 형태 4)
본 실시 형태에서는, 실시 형태 1에서의 연속 성막 장치를 사용하여, 실시 형태 2 및 실시 형태 3에서 설명한 반도체 소자와는 상이한 구성을 갖는 트랜지스터를 제조하는 방법에 대해서 도 1, 도 3c 및 도 6a 내지 도 6e를 참조하여 설명한다. 본 실시 형태에서는, 특히, 결정 영역을 갖는 산화물 반도체층을 사용한 트랜지스터를 제조하는 방법에 대해서 설명한다.
본 실시 형태에서 제조 방법을 설명하는 트랜지스터의 단면도를 도 3c에 도시한다. 트랜지스터(500)는 게이트 전극층(303), 제1 게이트 절연층(305), 제2 게이트 절연층(307), 제1 산화물 반도체층(406), 제2 산화물 반도체층(408), 소스 전극층(411a), 드레인 전극층(411b), 절연층(313), 보호 절연층(315)을 포함한다. 또한, 제1 산화물 반도체층(406) 및 제2 산화물 반도체층(408)은 결정화된다는 것에 유의하라.
트랜지스터(500)를 실시 형태 1에서의 성막 장치를 사용하여 제조하는 방법에 대해서, 도 6a 내지 도 6e를 참조하여 설명한다. 우선, 기판(301) 상에 도전막을 형성하고나서, 제1 포토리소그래피 공정에 의해 게이트 전극층(303)을 형성한다.
다음으로, 실시 형태 1에 나타낸 연속 성막 장치(도 1 참조)를 사용하여, 제1 게이트 절연층(305) 및 제2 게이트 절연층(307)을 형성한다(도 6a).
다음으로, 기판(301)은 제2 성막실(115)로부터 제3 성막실(117)에 반송되고, 제2 게이트 절연층(307) 상에 결정 영역을 갖는 산화물 반도체층이 형성된다. 2회로 나누어 성막하고, 2회로 나누어 가열 처리를 행함으로써, 막 두께가 두꺼운 결정 영역, 즉, c축 배향된 결정 영역(막 표면에 수직으로 배향한 결정 영역)을 갖는 산화물 반도체층을 형성할 수 있다. 이러한 방법을 사용함으로써, 산화물, 질화물, 금속 등의 기초 부재의 재료에 무관하게, 산화물 반도체에 결정 영역을 형성할 수 있다.
제1 산화물 반도체막은 스퍼터링법에 의해 성막된다. 성막 전후에 있어서, 제3 성막실(117) 내의 압력은 크라이오 펌프 등의 배기 유닛(1117)을 사용함으로써, 10-8Pa 이하로 유지된다.
제1 산화물 반도체막에 사용하는 산화물 반도체로서는, 실시 형태 2에서 설명한 산화물 반도체를 사용할 수 있다.
제1 산화물 반도체막은 나중에 형성하는 제2 산화물 반도체막을 결정 성장시키기 위한 씨드(seed)로서 사용된다. 따라서, 제1 산화물 반도체막은 결정 성장할 수 있는 두께를 가질 수 있으며, 통상적으로는 1원자층 이상 30㎚ 이하, 바람직하게는 2㎚ 이상 5㎚ 이하이면 된다. 제1 산화물 반도체막(405)의 두께를 얇게 함으로써 성막 처리 및 가열 처리에서의 처리량을 높일 수 있다.
다음으로, 기판(301)은 제3 성막실(117)로부터 제1 가열실(119)에 반송되고, 제1 가열 처리를 행함에 따라, 제1 산화물 반도체막의 표면을 포함하는 영역에 결정 영역(판형상 결정을 포함함)이 형성된다. 제1 가열 처리에 의해, 제1 산화물 반도체막의 표면을 포함하는 영역에 결정 영역(판형상 결정을 포함함)을 갖는 제1 산화물 반도체막(405)이 형성된다(도 6b).
제1 가열 처리는, 질소, 산소, 희가스, 또는 건조 대기의 분위기 하에서 행한다. 제1 가열 처리의 온도는 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하로 한다. 또한, 가열 시간은 1분이상 24시간 이하로 한다. 가열 처리 전후에 있어서, 제1 가열실(119) 내의 압력은 크라이오 펌프 등의 배기 유닛(1119)을 사용함으로써, 10-8Pa 이하로 유지된다.
제1 가열실(119)은 실온 이상 850℃ 이하로 기판을 가열할 수 있는 가열 유닛을 갖는 것이 바람직하다.
또한, 제3 성막실(117)이 기판 가열 유닛을 갖고 있는 경우에는, 제1 산화물 반도체막을 가열하면서 성막함으로써, 결정 성장을 촉진시킬 수 있다. 성막 중에 제1 산화물 반도체층의 결정을 성장시킴으로써, 제1 가열 처리를 생략할 수 있다. 기판 가열 조건으로서는, 기판(301)을 실온 이상 500℃ 이하로 가열하면 된다.
다음으로, 기판을 제1 가열실(119)로부터 제4 성막실(121)에 반송하고, 제1 산화물 반도체막보다도 두꺼운 제2 산화물 반도체막을, 스퍼터링법을 사용하여 형성한다. 또한, 성막 전후에 있어서, 제4 성막실(121) 내의 압력은 크라이오 펌프 등의 배기 유닛(1121)을 사용함으로써, 10-8Pa 이하로 유지된다는 것에 유의하라.
제2 산화물 반도체막에 사용하는 산화물 반도체로서는 실시 형태 2에서 설명한 산화물 반도체를 사용할 수 있다.
제2 산화물 반도체막의 최적인 막 두께는 제조하는 디바이스에 따라 실시자가 결정될 수 있다는 것에 유의하라.
제4 성막실(121)이 기판 가열 유닛을 갖고 있는 경우에는, 제2 산화물 반도체막을 가열하면서 성막해도 된다.
실시 형태 1의 연속 성막 장치를 사용함으로써, 예를 들어, 제3 성막실(117)에서, 가열하면서 막 두께 2㎚ 이상 30㎚ 이하의 제1 산화물 반도체막을 10분 이내에 성막한 후, 제4 성막실(121)에서, 막 두께 20㎚ 이상 200㎚ 이하의 제2 산화물 반도체막을 10분 이내에 연속 성막할 수 있다.
다음으로, 기판(301)을, 제4 성막실(121)로부터 제2 가열실(123)에 반송하여, 제2 가열 처리를 행한다. 가열 처리 전후에 있어서, 제2 가열실(123) 내의 압력은, 크라이오 펌프 등의 배기 유닛(1123)을 사용함으로써, 10-8Pa 이하로 유지된다.
계속해서, 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하의 온도에서, 제2 가열 처리를 행한다. 제1 산화물 반도체막(405)을 결정 성장의 씨드로서, 상방에 결정 성장시키고, 제2 산화물 반도체막 전체를 결정화시킨다. 이러한 방식으로, 막 두께가 두꺼운 결정 영역을 갖는 제2 산화물 반도체막(407)을 형성한다(도 6b).
또한, 도 6a 내지 도 6e에, 결정 영역을 갖는 제1 산화물 반도체막(405) 및 결정 영역을 갖는 제2 산화물 반도체막(407)간의 계면을 점선으로 나타냈지만, 제1 산화물 반도체막(405) 및 결정 영역을 갖는 제2 산화물 반도체막(407)간의 경계를 판별할 수 없어, 제1 산화물 반도체막(405) 및 제2 산화물 반도체막(407)은 하나의 층이라고 간주할 수 있는 경우도 있다.
또한, 제1 산화물 반도체막(405) 및 제2 산화물 반도체막(407)을 성막한 후에, 제2 산화물 반도체막의 표면에, 산화 라디칼 처리를 행하는 것이 바람직하다. 본 실시 형태에서는, 처리실(125)에서 산소 라디칼 처리를 행한다. 처리 전후에 있어서, 처리실(125) 내 압력은 크라이오 펌프 등 배기 유닛(1125)을 사용함으로써, 10-8Pa 이하로 유지된다. 산화 라디칼 처리는 실시 형태 2와 마찬가지의 방법으로 행할 수 있다.
다음으로, 기판(301)을 제5 성막실(127)에 반송하고, 제2 산화물 반도체막(407) 상에 스퍼터링법을 사용하여 도전막(409)을 성막한다(도 6c). 도전막(409)은 실시 형태 2에서의 도전막(310)과 마찬가지의 재료 및 방법을 사용하여 형성할 수 있다. 따라서, 상세에 대해서는, 실시 형태 2의 기재를 참조할 수 있다. 또한, 성막 전후에 있어서, 제5 성막실(127) 내의 압력은, 크라이오 펌프 등의 배기 유닛(1127)을 사용함으로써, 10-8Pa 이하로 유지되고, 제5 성막실(127) 내는 매우 청정한 상태로 유지된다.
연속 성막이 완료된 기판(301)은 제2 로드 로크실(131)에 반송된다.
실시 형태 2와 마찬가지의 방법으로, 제2 포토마스크를 사용한 포토리소그래피 단계에 의해, 제1 산화물 반도체층(406), 제2 산화물 반도체층(408), 소스 전극층(411a), 및 드레인 전극층(411b)을 형성한다(도 6d).
계속해서, 실시 형태 2와 마찬가지의 재료 및 방법을 사용하여, 절연층(313)으로서 산화규소막을 형성하고, 보호 절연층(315)으로서 질화규소막을 성막한다.
이상의 단계를 통해, 결정 영역을 갖는 산화물 반도체층을 사용한 트랜지스터(500)를 제조할 수 있다(도 6e).
본 실시 형태에서는, 2층의 산화물 반도체막을 형성하는 경우에 대해서 설명했지만, 결정 영역을 갖는 산화물 반도체층이 단층 또는 3층 이상이어도 된다는 것에 유의하라.
단층의 산화물 반도체막을 성막하는 경우에는, 예를 들어, 제3 성막실(117)에서, 산화물 반도체막을 형성하고, 제1 가열실(119)에서 가열 처리를 행하면 된다. 또한, 기판(301)을 가열하여 결정화를 촉진시키면서 성막해도 되고, 대안적으로 처리실(125)에서, 성막 후의 산화물 반도체막에 산화 라디컬 처리를 행해도 된다.
결정 영역을 갖는 산화물 반도체막을, 결정 영역을 갖는 섬 형상의 산화물 반도체층으로 가공하고나서, 그 위에 도전막을 형성하는 단계를 사용하여 트랜지스터를 제조하는 경우에는, 산화물 반도체막의 형성을 제외하고 실시 형태 3에서 설명한 방법을 적용할 수 있다는 것에 유의하라. 따라서, 상세에 대해서는, 실시 형태 3의 기재를 참조할 수 있다.
따라서, 실시 형태 1에서의 내부를 고진공 상태로 유지하고, 대기에 개방하지 않고 연속 성막 가능한 연속 성막 장치를 사용함으로써, 산화물 반도체층내에 및, 산화물 반도체층에 접하는 층내에 수소 등의 불순물이 혼입하는 것을 방지할 수 있으며, 그 결과, 수소 농도가 충분히 저감된 고순도 산화물 반도체층을 갖는 반도체 소자를 제조할 수 있다. 이러한 반도체 소자는, 오프 상태 전류가 낮고, 저소비 전력의 반도체 장치를 실현할 수 있다.
본 출원은 2010년 2월 26일자로 일본 특허청에 출원된 일본 특허출원 제2010-043575호에 기초한 것으로, 그 전체 내용은 참조로서 결합된다.
111 : 제1 로드 로크실, 112 : 반송실, 113 : 제1 성막실, 115 : 제2 성막실, 117 : 제3 성막실, 119 : 제1 가열실, 121 : 제4 성막실, 123 : 제2 가열실, 125 : 처리실, 127 : 제5 성막실, 129 : 기판 대기실, 131 : 제2 로드 로크실, 133 : 기판 반송 유닛, 200 : 성막실, 201 : 기판 홀딩부, 203 : 기판 가열 유닛, 205 : 기판 회전 유닛, 209 : 전원, 210 : 가스 도입 유닛, 211 : 스퍼터링용 타겟, 212 : 방착판, 213 : 메인 밸브, 215 : 자동 압력 제어 장치, 217 : 크라이오 펌프, 219 : 드라이 펌프, 300 : 트랜지스터, 301 : 기판, 303 : 게이트 전극층, 305 : 제1 게이트 절연층, 306 : 산화물 반도체막, 307 : 제2 게이트 절연층, 308 : 산화물 반도체층, 309 : 산화물 반도체막, 310 : 도전막, 311a : 소스 전극층, 311b : 드레인 전극층, 312 : 산화물 반도체층, 313 : 절연층, 314a : 소스 전극층, 314b : 드레인 전극층, 315 : 보호 절연층, 400 : 트랜지스터, 405 : 제1 산화물 반도체막, 406 : 제1 산화물 반도체층, 407 : 제2 산화물 반도체막, 408 : 제2 산화물 반도체층, 409 : 도전막, 411a : 소스 전극층, 411b : 드레인 전극층, 500 : 트랜지스터, 1111 : 배기 유닛, 1112 : 배기 유닛, 1113 : 배기 유닛, 1115 : 배기 유닛, 1117 : 배기 유닛, 1119 : 배기 유닛, 1121 : 배기 유닛, 1123 : 배기 유닛, 1125 : 배기 유닛, 1127 : 배기 유닛, 1129 : 배기 유닛

Claims (30)

  1. 성막 장치로서,
    10-6Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 로드 로크실;
    각각이, 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 복수의 성막실;
    10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 가열실; 및
    게이트 밸브를 통해 상기 로드 로크실, 상기 가열실 및 상기 복수의 성막실에 접속되고 10-6Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 반송실을 포함하는, 성막 장치.
  2. 제1항에 있어서,
    상기 로드 로크실, 상기 가열실, 상기 복수의 성막실 및 상기 반송실을 배기할 수 있는 상기 유닛은 흡착형 펌프(entrapment pump)인, 성막 장치.
  3. 제1항에 있어서,
    성막실로부터의 대기 누설량은 10-11Pa·㎥/s 이하인, 성막 장치.
  4. 제1항에 있어서,
    산소 라디칼을 발생시킬 수 있는 유닛과 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛을 구비한 처리실을 더 포함하는, 성막 장치.
  5. 제1항에 있어서,
    상기 가열실은 실온 이상 700℃ 이하로 가열할 수 있는 유닛을 갖는, 성막 장치.
  6. 성막 장치로서,
    10-6Pa 이하의 입력을 갖도록 배기할 수 있는 유닛에 접속된 로드 로크실;
    각각이, 기판을 가열하는 제1 가열 유닛이 제공된 기판 홀딩부와, 상기 기판 홀딩부 주변의 벽면을 가열하는 제2 가열 유닛을 포함하고, 각각이 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속되는 복수의 성막실;
    10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 가열실; 및
    게이트 밸브를 통해 상기 로드 로크실, 상기 가열실 및 상기 복수의 성막실에 접속되고, 10-6Pa 이하의 압력을 갖도록 배기할 수 있는 유닛에 접속된 반송실을 포함하는, 성막 장치.
  7. 제6항에 있어서,
    상기 로드 로크실, 상기 가열실, 상기 복수의 성막실 및 상기 반송실을 배기할 수 있는 상기 유닛은 흡착형 펌프인, 성막 장치.
  8. 제6항에 있어서,
    상기 복수의 성막실 중 적어도 하나에는 타겟을 고정하기 위한 타겟 홀딩부가 제공되는, 성막 장치.
  9. 제6항에 있어서,
    상기 성막실로부터의 대기 누설량은 10-11Pa·㎥/s 이하인, 성막 장치.
  10. 제6항에 있어서,
    상기 제1 가열 유닛은 상기 기판을 실온 이상 500℃ 이하로 가열할 수 있는 유닛인, 성막 장치.
  11. 제6항에 있어서,
    산소 라디칼을 발생시킬 수 있는 유닛과 10-8Pa 이하의 압력을 갖도록 배기할 수 있는 유닛을 구비한 처리실을 더 포함하는, 성막 장치.
  12. 제6항에 있어서,
    상기 가열실은 실온 이상 700℃ 이하로 가열할 수 있는 유닛을 갖는, 성막 장치.
  13. 반도체 소자의 제조 방법으로서,
    기판을 로드 로크실에 반송하는 단계;
    10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계;
    상기 기판에 가열 처리를 행하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제1 성막실에 반송하는 단계;
    상기 제1 성막실 내에 제1 가스를 도입하는 단계;
    상기 기판 상에 게이트 절연막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제1 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 성막실에 반송하는 단계;
    상기 제2 성막실 내에 제2 가스를 도입하는 단계; 및
    상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계를 포함하는, 반도체 소자의 제조 방법.
  14. 반도체 소자의 제조 방법으로서,
    기판을 로드 로크실에 반송하는 단계;
    10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계;
    상기 기판에 가열 처리를 실시하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제1 성막실에 반송하는 단계;
    상기 제1 성막실 내에 제1 가스를 도입하는 단계;
    상기 기판 상에 산화물 반도체막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제1 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 성막실에 반송하는 단계;
    상기 제2 성막실 내에 제2 가스를 도입하는 단계; 및
    상기 산화물 반도체막 상에 도전막을 형성하는 단계를 포함하는, 반도체 소자의 제조 방법.
  15. 반도체 소자의 제조 방법으로서,
    기판을 로드 로크실에 반송하는 단계;
    10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 가열실에 반송하는 단계;
    상기 기판에 가열 처리를 행하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제1 성막실에 반송하는 단계;
    상기 제1 성막실 내에 제1 가스를 도입하는 단계;
    상기 기판 상에 게이트 절연막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제1 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 성막실에 반송하는 단계;
    상기 제2 성막실 내에 제2 가스를 도입하는 단계;
    상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제2 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제3 성막실에 반송하는 단계;
    상기 제3 성막실 내에 제3 가스를 도입하는 단계; 및
    상기 산화물 반도체막 상에 도전막을 형성하는 단계를 포함하는, 반도체 소자의 제조 방법.
  16. 제13항에 있어서,
    상기 제1 및 제2 가스는 고순도 스퍼터링용 가스인, 반도체 소자의 제조 방법.
  17. 제14항에 있어서,
    상기 제1 및 제2 가스는 고순도 스퍼터링용 가스인, 반도체 소자의 제조 방법.
  18. 제15항에 있어서,
    상기 제1, 제2 및 제3 가스는 고순도 스퍼터링용 가스인, 반도체 소자의 제조 방법.
  19. 제13항에 있어서,
    상기 산화물 반도체막을 형성한 후에, 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송하는 단계; 및
    상기 산화물 반도체막 상에 산소 라디칼 처리를 행하는 단계를 더 포함하는, 반도체 소자의 제조 방법.
  20. 제14항에 있어서,
    상기 산화물 반도체막을 형성한 후에, 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송하는 단계; 및
    상기 산화물 반도체막 상에 산소 라디칼 처리를 행하는 단계를 더 포함하는, 반도체 소자의 제조 방법.
  21. 제15항에 있어서,
    상기 산화물 반도체막을 형성한 후에, 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송하는 단계; 및
    상기 산화물 반도체막 상에 산소 라디칼 처리를 행하는 단계를 더 포함하는, 반도체 소자의 제조 방법.
  22. 제13항에 있어서,
    막 두께가 2㎚ 이상 200㎚ 이하인 산화물 반도체막을 10분 이내에 성막하는, 반도체 소자의 제조 방법.
  23. 제14항에 있어서,
    막 두께가 2㎚ 이상 200㎚ 이하인 산화물 반도체막을 10분 이내에 성막하는, 반도체 소자의 제조 방법.
  24. 제15항에 있어서,
    막 두께가 2㎚ 이상 200㎚ 이하인 산화물 반도체막이 10분 이내에 성막하는, 반도체 소자의 제조 방법.
  25. 반도체 소자의 제조 방법으로서,
    기판을 로드 로크실에 반송하는 단계;
    10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제1 성막실에 반송하는 단계;
    상기 제1 성막실 내에 제1 가스를 도입하는 단계;
    상기 기판 상에 제1 산화물 반도체막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제1 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제1 가열실에 반송하는 단계;
    상기 기판에 제1 가열 처리를 행하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 성막실에 반송하는 단계;
    상기 제2 성막실 내에 제2 가스를 도입하는 단계;
    상기 제1 산화물 반도체막 상에 제2 산화물 반도체막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제2 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 가열실에 반송하는 단계; 및
    상기 기판에 제2 가열 처리를 행하는 단계를 포함하는, 반도체 소자의 제조 방법.
  26. 반도체 소자의 제조 방법으로서,
    기판을 로드 로크실에 반송하는 단계;
    10-6Pa 이하의 압력을 갖도록 상기 로드 로크실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제1 성막실에 반송하는 단계;
    상기 제1 성막실 내에 제1 가스를 도입하는 단계;
    상기 기판에 제1 가열 처리를 행하는 동안 상기 기판 상에 제1 산화물 반도체막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제1 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 성막실에 반송하는 단계;
    상기 제2 성막실 내에 제2 가스를 도입하는 단계;
    상기 제1 산화물 반도체막 상에 제2 산화물 반도체막을 형성하는 단계;
    10-8Pa 이하의 압력을 갖도록 상기 제2 성막실을 배기하는 단계;
    상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 제2 가열실에 반송하는 단계; 및
    상기 기판에 제2 가열 처리를 행하는 단계를 포함하는, 반도체 소자의 제조 방법.
  27. 제25항에 있어서,
    상기 제2 산화물 반도체막을 형성한 후에, 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송하는 단계; 및
    상기 제2 산화물 반도체막에 산소 라디칼 처리를 행하는 단계를 더 포함하는, 반도체 소자의 제조 방법.
  28. 제26항에 있어서,
    상기 제2 산화물 반도체막을 형성한 후에, 상기 기판을 10-8Pa 이하의 압력을 갖도록 배기된 처리실에 반송하는 단계; 및
    상기 제2 산화물 반도체막에 산소 라디칼 처리를 행하는 단계를 더 포함하는, 반도체 소자의 제조 방법.
  29. 제25항에 있어서,
    막 두께가 2㎚ 이상 30㎚ 이하인 제1 산화물 반도체막을 10분 이내에 성막하고,
    막 두께가 20㎚ 이상 200㎚ 이하인 제2 산화물 반도체막을 10분 이내에 성막하는, 반도체 소자의 제조 방법.
  30. 제26항에 있어서,
    막 두께가 2㎚ 이상 30㎚ 이하인 제1 산화물 반도체막을 10분 이내에 성막하고,
    막 두께가 20㎚ 이상 200㎚ 이하인 제2 산화물 반도체막을 10분 이내에 성막하는, 반도체 소자의 제조 방법.
KR1020127024854A 2010-02-26 2011-01-27 반도체 소자의 제조 방법 및 성막 장치 KR20130009978A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010043575 2010-02-26
JPJP-P-2010-043575 2010-02-26
PCT/JP2011/052196 WO2011105183A1 (en) 2010-02-26 2011-01-27 Method for manufacturing semiconductor element and deposition apparatus

Publications (1)

Publication Number Publication Date
KR20130009978A true KR20130009978A (ko) 2013-01-24

Family

ID=44505516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024854A KR20130009978A (ko) 2010-02-26 2011-01-27 반도체 소자의 제조 방법 및 성막 장치

Country Status (5)

Country Link
US (2) US8772160B2 (ko)
JP (2) JP2011199271A (ko)
KR (1) KR20130009978A (ko)
TW (2) TWI590330B (ko)
WO (1) WO2011105183A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
WO2013161031A1 (ja) 2012-04-26 2013-10-31 不二精工 株式会社 ビードリング巻取り装置
KR20230104756A (ko) * 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US9990460B2 (en) * 2016-09-30 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source beam optimization method for improving lithography printability
IT201700066256A1 (it) * 2017-06-15 2018-12-15 Gianluca Battiloro Procedimento e impianto per la cromatura di pezzi o prodotti.

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2607239B2 (ja) * 1985-03-29 1997-05-07 シャープ株式会社 分子線エピタキシヤル装置
US5310410A (en) * 1990-04-06 1994-05-10 Sputtered Films, Inc. Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
JPH0693427A (ja) * 1992-09-14 1994-04-05 Fuji Electric Co Ltd 真空成膜方法
JPH0883768A (ja) * 1994-09-09 1996-03-26 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH08288219A (ja) * 1995-04-13 1996-11-01 Sony Corp 半導体処理装置及び半導体処理方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW374230B (en) * 1996-03-05 1999-11-11 Tokyo Electron Ltd Method of forming multilevel-interconnection for a semiconductor device
US6057234A (en) 1996-04-29 2000-05-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device
JP3804881B2 (ja) * 1996-04-29 2006-08-02 株式会社半導体エネルギー研究所 半導体装置の作製装置および半導体装置の作製方法
JPH1032167A (ja) * 1996-07-17 1998-02-03 Sony Corp 半導体基板の処理方法及び半導体処理装置
JPH10183347A (ja) * 1996-12-25 1998-07-14 Ulvac Japan Ltd 磁気抵抗ヘッド用成膜装置
JPH10196788A (ja) * 1997-01-07 1998-07-31 Matsushita Electric Ind Co Ltd 真空部品および真空リーク量低減方法
JP3361986B2 (ja) * 1998-01-07 2003-01-07 株式会社日立国際電気 基板処理装置および基板処理方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6554972B1 (en) * 1998-06-26 2003-04-29 Kabushiki Kaisha Toshiba Information recording medium and its manufacturing method
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4425438B2 (ja) * 1999-07-23 2010-03-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP4620846B2 (ja) * 2000-08-28 2011-01-26 新日本製鐵株式会社 光触媒活性を有する金属板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3596757B2 (ja) * 2000-11-06 2004-12-02 シャープ株式会社 真空チャンバーの減圧方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
US6568896B2 (en) * 2001-03-21 2003-05-27 Applied Materials, Inc. Transfer chamber with side wall port
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4821074B2 (ja) * 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003193243A (ja) * 2001-12-27 2003-07-09 National Institute Of Advanced Industrial & Technology 高誘電率酸化膜の形成方法及び該方法に用いる半導体製造装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004128390A (ja) * 2002-10-07 2004-04-22 Hitachi Kokusai Electric Inc 基板処理装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4463492B2 (ja) * 2003-04-10 2010-05-19 株式会社半導体エネルギー研究所 製造装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
DE602004009684T2 (de) * 2003-07-02 2008-02-07 S.C. Johnson & Son, Inc., Racine Lampe und glühbirne für belichtung und umgebungsbeleuchtung
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TW200523262A (en) * 2003-07-29 2005-07-16 Smithkline Beecham Corp Inhibitors of AKT activity
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
CN1811009B (zh) * 2005-01-28 2011-12-14 松下电器产业株式会社 利用pvd法的成膜方法以及利用于pvd法的成膜用靶
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5128767B2 (ja) * 2005-11-14 2013-01-23 株式会社ジャパンディスプレイイースト 表示装置とその製造方法
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8895388B2 (en) * 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4630856B2 (ja) * 2006-09-29 2011-02-09 株式会社東芝 磁気抵抗効果素子の製造方法
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US8500963B2 (en) * 2006-10-26 2013-08-06 Applied Materials, Inc. Sputtering of thermally resistive materials including metal chalcogenides
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069259A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235726A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体多層膜の製造方法
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2010530634A (ja) * 2007-06-19 2010-09-09 サムスン エレクトロニクス カンパニー リミテッド 酸化物半導体及びそれを含む薄膜トランジスタ
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
KR101141008B1 (ko) * 2008-06-18 2012-05-02 캐논 아네르바 가부시키가이샤 상 변화 메모리 소자, 상 변화 메모리 셀, 진공 처리 장치 및 상 변화 메모리 소자의 제조 방법
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100092747A1 (en) * 2008-10-14 2010-04-15 Northwestern University Infrared-reflecting films and method for making the same
US20100126406A1 (en) * 2008-11-25 2010-05-27 Yan Chih-Shiue Production of Single Crystal CVD Diamond at Rapid Growth Rate
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP2011171450A (ja) * 2010-02-17 2011-09-01 Nuflare Technology Inc 成膜装置および成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Also Published As

Publication number Publication date
US20110212605A1 (en) 2011-09-01
JP2011199271A (ja) 2011-10-06
WO2011105183A1 (en) 2011-09-01
US20140290569A1 (en) 2014-10-02
JP2016026382A (ja) 2016-02-12
US8772160B2 (en) 2014-07-08
TWI605520B (zh) 2017-11-11
JP6220829B2 (ja) 2017-10-25
TW201203364A (en) 2012-01-16
TWI590330B (zh) 2017-07-01
TW201630074A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
JP6220829B2 (ja) 成膜装置
JP6620263B1 (ja) 半導体装置
JP2022010406A (ja) 半導体装置
EP2423954B1 (en) Manufacturing method of semiconductor device
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP6062015B2 (ja) 半導体装置の作製方法
US9401407B2 (en) Transistor
JP5791934B2 (ja) 半導体装置の作製方法
JP2013222812A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application