WO2020074993A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020074993A1
WO2020074993A1 PCT/IB2019/058211 IB2019058211W WO2020074993A1 WO 2020074993 A1 WO2020074993 A1 WO 2020074993A1 IB 2019058211 W IB2019058211 W IB 2019058211W WO 2020074993 A1 WO2020074993 A1 WO 2020074993A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
insulating layer
metal oxide
region
Prior art date
Application number
PCT/IB2019/058211
Other languages
English (en)
French (fr)
Inventor
佐藤来
神長正美
土橋正佳
白石孝
齋藤暁
中澤安孝
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020550948A priority Critical patent/JPWO2020074993A1/ja
Priority to KR1020217013050A priority patent/KR20210068526A/ko
Priority to US17/279,153 priority patent/US11894466B2/en
Priority to CN201980065656.2A priority patent/CN112805838A/zh
Publication of WO2020074993A1 publication Critical patent/WO2020074993A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Definitions

  • One embodiment of the present invention relates to a semiconductor device.
  • One embodiment of the present invention relates to a display device.
  • One embodiment of the present invention relates to a method for manufacturing a semiconductor device or a display device.
  • the technical field of one embodiment of the present invention disclosed in this specification and the like includes a semiconductor device, a display device, a light-emitting device, a power storage device, a storage device, an electronic device, a lighting device, an input device, an input / output device, and a driving method thereof. , Or their manufacturing method can be given as an example.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • Oxide semiconductors using metal oxides are drawing attention as semiconductor materials applicable to transistors.
  • a plurality of oxide semiconductor layers are stacked, and in the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the proportion of indium is the proportion of gallium.
  • the field-effect mobility (which may be simply referred to as mobility or ⁇ FE) is increased by increasing the thickness.
  • the metal oxide that can be used for the semiconductor layer can be formed by a sputtering method or the like, it can be used for the semiconductor layer of a transistor included in a large-sized display device.
  • the metal oxide that can be used for the semiconductor layer can be formed by a sputtering method or the like, it can be used for the semiconductor layer of a transistor included in a large-sized display device.
  • it is possible to improve and use a part of the production equipment of the transistor using polycrystalline silicon or amorphous silicon capital investment can be suppressed.
  • a transistor including a metal oxide has higher field-effect mobility than a transistor including amorphous silicon, a high-performance display device including a driver circuit can be realized.
  • the -Display devices tend to have larger screen sizes, and development is being carried out with a screen size of 60 inches or more diagonal and 120 inches or more diagonal.
  • the resolution of the screen is also full high-definition (also referred to as the number of pixels 1920 ⁇ 1080 or “2K”), ultra-high-vision (also referred to as the number of pixels 3840 ⁇ 2160, or “4K”), and super high-vision ( The number of pixels is 7680 ⁇ 4320, or "8K", etc.), and there is a tendency for higher definition.
  • Patent Document 2 discloses a technique of forming a low-resistance wiring layer using copper (Cu) in order to suppress an increase in wiring resistance in a liquid crystal display device using an amorphous silicon transistor.
  • One object of one embodiment of the present invention is to provide a semiconductor device with favorable electric characteristics. Another object of one embodiment of the present invention is to provide a highly reliable semiconductor device. Another object of one embodiment of the present invention is to provide a novel semiconductor device.
  • One embodiment of the present invention includes a semiconductor layer, a first insulating layer, a second insulating layer, a metal oxide layer, and a conductive layer, and the first insulating layer, the metal oxide layer, And the conductive layer are stacked in this order on the semiconductor layer, the end portion of the first insulating layer is located inside the end portion of the semiconductor layer, and the end portion of the metal oxide layer is the first insulating layer.
  • the conductive layer the end of the conductive layer is located inside of the end of the metal oxide layer, and the second insulating layer is the semiconductor layer, the first insulating layer, and the metal oxide.
  • the semiconductor layer is provided so as to cover the layer and the conductive layer, and the semiconductor layer has a first region, a pair of second regions, and a pair of third regions, and the first region is the first region.
  • the second region overlaps with the insulating layer and the metal oxide layer, the second region sandwiches the first region, overlaps with the first insulating layer, does not overlap with the metal oxide layer, and the third region has the first region.
  • Area and pair of first is in contact with the second insulating layer, the third region includes a portion having a lower resistance than the first region,
  • the second region is a semiconductor device including a portion having a higher resistance than the third region.
  • the second region includes a portion having a lower resistance than the first region.
  • the second region preferably includes a portion having a sheet resistance of 1 ⁇ 10 3 ⁇ / ⁇ or more and 1 ⁇ 10 9 ⁇ / ⁇ or less.
  • the width of the second region is preferably 100 nm or more and 2 ⁇ m or less in the cross section in the channel length direction.
  • the second insulating layer is preferably a silicon nitride film.
  • the end portion of the first insulating layer and the end portion of the metal oxide layer each have a tapered shape, and the end portion of the metal oxide layer has a taper angle of the first insulating layer. It is preferably smaller than the taper angle of the end portion.
  • a functional layer is provided between the metal oxide layer and the conductive layer, the functional layer has conductivity, and an end portion of the functional layer is an end portion of the metal oxide layer. It is preferable that they are substantially coincident with each other or located between the ends of the metal oxide layer and the conductive layer.
  • the semiconductor layer, the metal oxide layer, and the functional layer each contain the same metal element.
  • the metal element is preferably at least one of indium and zinc.
  • a semiconductor device with favorable electric characteristics can be provided.
  • a highly reliable semiconductor device can be provided.
  • a novel semiconductor device can be provided.
  • FIG. 1A is a top view illustrating a configuration example of a semiconductor device.
  • 1B and 1C are cross-sectional views showing a configuration example of a semiconductor device.
  • FIG. 2 is a cross-sectional view showing a configuration example of a semiconductor device.
  • 3A and 3B are cross-sectional views showing a configuration example of a semiconductor device.
  • 4A and 4B are cross-sectional views showing a configuration example of a semiconductor device.
  • 5A, 5B, and 5C are cross-sectional views illustrating a configuration example of a semiconductor device.
  • 6A, 6B, and 6C are cross-sectional views showing a configuration example of a semiconductor device.
  • 7A, 7B, and 7C are diagrams illustrating a method for manufacturing a semiconductor device.
  • FIGS. 8A and 8B are diagrams illustrating a method for manufacturing a semiconductor device.
  • 9A and 9B are diagrams illustrating a method for manufacturing a semiconductor device.
  • 10A and 10B are diagrams illustrating a method for manufacturing a semiconductor device.
  • 11A and 11B are diagrams illustrating a method for manufacturing a semiconductor device.
  • 12A, 12B, and 12C are top views of the display device.
  • FIG. 13 is a cross-sectional view of the display device.
  • FIG. 14 is a cross-sectional view of the display device.
  • FIG. 15 is a cross-sectional view of the display device.
  • FIG. 16 is a cross-sectional view of the display device.
  • FIG. 18A, 18C, and 18D are circuit diagrams of the display device.
  • FIG. 18B is a timing chart of the display device.
  • 19A and 19B are configuration examples of the display module.
  • 20A and 20B are configuration examples of electronic devices.
  • 21A, 21B, 21C, 21D, and 21E are configuration examples of electronic devices.
  • 22A, 22B, 22C, 22D, 22E, 22F, and 22G are configuration examples of electronic devices.
  • 23A, 23B, 23C, and 23D are configuration examples of electronic devices.
  • FIG. 24A is a cross-sectional STEM image of a transistor.
  • FIG. 24B is a diagram showing an ID-VD characteristic of a transistor.
  • FIG. 25A is a cross-sectional STEM image of a transistor.
  • FIG. 25B is a diagram showing an ID-VD characteristic of a transistor.
  • FIG. 26 is a diagram showing an ID-VD characteristic of a transistor.
  • FIG. 27 is a diagram showing ID-VD characteristics of a transistor.
  • FIG. 28 is a diagram showing ID-VD characteristics of a transistor.
  • FIG. 29 is a diagram showing the relationship between the wet etching time and the width L2.
  • 30A and 30B are diagrams showing the amount of desorption of gas from the insulating film.
  • FIG. 30C is a diagram showing the spin density of the insulating film.
  • the functions of the source and the drain of the transistor may be switched when a transistor of different polarity is used or the direction of current changes in circuit operation. Therefore, the terms source and drain can be used interchangeably.
  • the channel length direction of a transistor refers to one of directions parallel to a straight line connecting a source region and a drain region with the shortest distance. That is, the channel length direction corresponds to one of the directions of current flowing through the semiconductor layer when the transistor is on. Further, the channel width direction means a direction orthogonal to the channel length direction. Note that depending on the structure and shape of the transistor, the channel length direction and the channel width direction may not be defined as one.
  • the term “electrically connected” includes the case of being connected via “something having an electrical action”.
  • the “object having some kind of electrical action” is not particularly limited as long as it can transfer an electric signal between the connection targets.
  • the "object having any electric function” includes a switching element such as a transistor, a resistor, an inductor, a capacitor, an element having various functions, and the like, in addition to an electrode and a wiring.
  • film and “layer” can be interchanged with each other.
  • conductive layer and “insulating layer” may be interchangeable with the terms “conductive film” and “insulating film”.
  • off-state current refers to drain current when a transistor is in an off state (also referred to as a non-conducting state or a blocking state).
  • the off state is a state in which the voltage V gs between the gate and the source is lower than the threshold voltage V th in the n-channel transistor (higher than V th in the p-channel transistor) unless otherwise specified.
  • a display panel which is one mode of a display device, has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one mode of the output device.
  • an FPC Flexible Printed Circuit
  • TCP Transmission Carrier Package
  • COG Chip On Glass
  • a touch panel which is one mode of a display device has a function of displaying an image or the like on a display surface, a touch surface of a detected object such as a finger or a stylus, pressing, or approaching. And a function as a touch sensor for detecting. Therefore, the touch panel is an aspect of the input / output device.
  • the touch panel can also be called, for example, a display panel (or display device) with a touch sensor or a display panel (or display device) with a touch sensor function.
  • the touch panel can also be configured to have a display panel and a touch sensor panel. Alternatively, the inside or the surface of the display panel can have a function as a touch sensor.
  • a touch panel substrate on which a connector or an IC is mounted may be referred to as a touch panel module, a display module, or simply a touch panel.
  • Embodiment 1 a semiconductor device, a display device, and a manufacturing method thereof according to one embodiment of the present invention will be described.
  • a transistor including an oxide semiconductor in a semiconductor layer in which a channel is formed will be described as an example of a semiconductor device.
  • One embodiment of the present invention is a semiconductor layer in which a channel is formed over a formation surface, a gate insulating layer (also referred to as a first insulating layer) over the semiconductor layer, and a metal oxide layer over the gate insulating layer.
  • a conductive layer also referred to as a first conductive layer which functions as a gate electrode over the metal oxide layer.
  • the semiconductor layer is preferably configured to include a metal oxide having semiconductor characteristics (hereinafter also referred to as an oxide semiconductor).
  • the end portion of the first insulating layer is located inside the end portion of the semiconductor layer, the end portion of the metal oxide layer is located inside the end portion of the first insulating layer, and the end portion of the conductive layer is located.
  • the portion is preferably located inside the end portion of the metal oxide layer.
  • a second insulating layer is preferably provided so as to cover the semiconductor layer, the first insulating layer, the metal oxide layer, and the conductive layer.
  • the semiconductor layer has a first region, a pair of second regions, and a pair of third regions.
  • the first region overlaps with the first insulating layer and the metal oxide layer.
  • the second region is a region that sandwiches the first region, overlaps with the first insulating layer, and does not overlap with the metal oxide layer.
  • the third region is a region that sandwiches the first region and the pair of second regions and does not overlap with the first insulating layer.
  • the third region is in contact with the second insulating layer. It is preferable that the third region includes a portion having a resistance lower than that of the first region, and the second region includes a portion having a resistance higher than that of the third region.
  • FIG. 1A is a top view of the transistor 100
  • FIG. 1B corresponds to a cross-sectional view of a cross section taken along dashed-dotted line A1-A2 shown in FIG. 1A
  • FIG. 1C is taken along a dashed-dotted line B1-B2 shown in FIG. 1A. It corresponds to a sectional view of the surface.
  • FIG. 1A some of components of the transistor 100 (protective layer and the like) are omitted.
  • the dashed-dotted line A1-A2 direction corresponds to the channel length direction
  • the dashed-dotted line B1-B2 direction corresponds to the channel width direction.
  • the top view of the transistor some of the components are omitted in the following drawings, as in FIG. 1A.
  • the transistor 100 is provided over the substrate 102 and includes an insulating layer 103, a semiconductor layer 108, an insulating layer 110, a metal oxide layer 114, a conductive layer 112, an insulating layer 116, an insulating layer 118, and the like.
  • the island-shaped semiconductor layer 108 is provided over the insulating layer 103.
  • the insulating layer 110 is provided so as to cover part of the upper surface of the insulating layer 103 and part of the upper surface of the semiconductor layer 108.
  • the metal oxide layer 114 and the conductive layer 112 are stacked over the insulating layer 110 in this order and have a portion overlapping with the semiconductor layer 108.
  • FIG. 2 shows an enlarged view of a region P surrounded by a one-dot chain line in FIG. 1B.
  • the ends of the conductive layer 112 and the metal oxide layer 114 are located inside the ends of the insulating layer 110.
  • the insulating layer 110 has a portion which projects outward from the end portions of the conductive layer 112 and the metal oxide layer 114 at least over the semiconductor layer 108.
  • the end portion of the conductive layer 112 is located inside the end portion of the metal oxide layer 114.
  • the metal oxide layer 114 has a portion which projects outward from the end portion of the conductive layer 112 at least over the semiconductor layer 108.
  • the semiconductor layer 108 has a pair of regions 108L sandwiching the channel formation region and a pair of regions 108N outside thereof.
  • the region 108L is a region of the semiconductor layer 108 which overlaps with the insulating layer 110 and does not overlap with the conductive layer 112.
  • the width of the channel formation region of the transistor 100 in the channel length direction is L1
  • the width of the region 108L is L2.
  • the region 108L is also referred to as a region having a resistance similar to or lower than that of the channel formation region, a region having a carrier concentration similar to or higher than that of the channel formation region, a region similar to or higher in oxygen defect density, or a region similar to or higher in impurity concentration. You can
  • the region 108L may also be referred to as a region having similar or higher resistance, a region having similar or lower carrier concentration, a region having similar or lower oxygen defect density, and a region having similar or lower impurity concentration than the region 108N. it can.
  • the sheet resistance of the region 108L is preferably 1 ⁇ 10 3 ⁇ / ⁇ or more and 1 ⁇ 10 9 ⁇ / ⁇ or less, more preferably 1 ⁇ 10 3 ⁇ / ⁇ or more and 1 ⁇ 10 8 ⁇ / ⁇ or less, and further 1 It is preferably not less than ⁇ 10 3 ⁇ / ⁇ and not more than 1 ⁇ 10 7 ⁇ / ⁇ .
  • the sheet resistance can be calculated from the resistance value.
  • the source-drain breakdown voltage of the transistor 100 can be increased by providing such a region 108L between the region 108N and the channel formation region.
  • the carrier concentration in the region 108L may not be uniform, and may have a gradient such that the carrier concentration decreases from the region 108N side to the channel formation region.
  • the hydrogen concentration and the oxygen deficiency concentration in the region 108L may have a gradient such that the concentration decreases from the region 108N side to the channel formation region side.
  • the insulating layer 110 has a portion which overlaps with the conductive layer 112 and functions as a gate insulating layer, and a portion which does not overlap with the conductive layer 112 and the metal oxide layer 114 (that is, a portion which overlaps with the region 108L).
  • the insulating layer 116 is provided so as to cover the top and side surfaces of the conductive layer 112, the side surfaces of the metal oxide layer 114, the top and side surfaces of the insulating layer 110, the top and side surfaces of the semiconductor layer 108, and the top surface of the insulating layer 103. .
  • the insulating layer 116 has a function of suppressing diffusion of impurities from above the insulating layer 116 into the semiconductor layer 108. Further, the insulating layer 116 has a function of lowering the resistance of the semiconductor layer 108 which is in contact with the insulating layer 116 at the time of film formation.
  • the region 108N is in contact with the insulating layer 116.
  • the region 108L is not in contact with the insulating layer 116 because the insulating layer 110 is provided therebetween, hydrogen supplied from the insulating layer 116 is less than that in the region 108N. Further, since the impurity concentration is lower than that of the region 108N, the region 108L can have a higher resistance than the region 108N.
  • the region 108L can be formed in a self-aligned manner, a photomask for forming the region 108L is not needed and the manufacturing cost can be reduced. Further, by forming the region 108L in a self-aligning manner, relative displacement between the region 108L and the conductive layer 112 does not occur, so that the width of the region 108L in the semiconductor layer 108 can be approximately matched.
  • a region 108L that functions as an offset region in which the electric field of the gate is not applied (or is less likely to be applied than the channel formation region) between the channel formation region and the low-resistance region 108N in the semiconductor layer 108 can be stably formed without variation.
  • the source-drain breakdown voltage of the transistor can be improved, and a highly reliable transistor and semiconductor device can be realized.
  • the width L2 of the region 108L is preferably 100 nm or more and 2 ⁇ m or less, more preferably 150 nm or more and 1 ⁇ m or less, and further preferably 200 nm or more and 1 ⁇ m or less.
  • the width L2 is longer than 2 ⁇ m, the source-drain resistance may increase, and the driving speed of the transistor may slow down.
  • the width L2 within the above range, a highly reliable transistor and a semiconductor device having a high driving speed can be obtained.
  • the width L2 of the region 108L can be determined depending on the thickness of the semiconductor layer 108, the thickness of the insulating layer 110, and the magnitude of the voltage applied between the source and the drain when the transistor 100 is driven.
  • the region 108L between the channel formation region and the low-resistance region 108N By providing the region 108L between the channel formation region and the low-resistance region 108N, the current density at the boundary between the channel formation region and the region 108N can be relaxed, heat generation at the boundary between the channel and the source or drain can be suppressed, and reliability can be improved.
  • a high-performance transistor or semiconductor device can be provided.
  • parasitic resistance can be reduced, a transistor having high on-state current can be obtained, and a semiconductor device having high on-state current can be obtained.
  • the wiring resistance is reduced to suppress signal delay and high-speed driving becomes possible.
  • the conductive layer 112 copper, silver, gold, aluminum, or the like can be used. Copper is particularly preferable because it is excellent in mass productivity.
  • the functional layer 113 is provided as a formation layer of the conductive layer 112, and the etching rate of an etchant used for processing the conductive layer 112 is similar to that of the conductive layer 112 or the conductive layer 112.
  • a slower configuration is preferred. With such a structure, the occurrence of undercut can be suppressed, and a transistor in which a defective shape is unlikely to occur can be obtained. Further, a transistor or a semiconductor device having favorable electric characteristics can be obtained.
  • the functional layer 113 between the conductive layer 112 and the metal oxide layer 114.
  • the conductive layer 112 and the functional layer 113 preferably have a shape in which their respective cross sections are continuous.
  • the coverage with a layer formed over the conductive layer 112 and the functional layer 113 eg, the insulating layer 116) is improved, and the layer has a stepped structure. It is possible to suppress the occurrence of defects such as voids and voids.
  • the end portion of the insulating layer 110 and the end portion of the metal oxide layer 114 each have a tapered shape. Further, the taper angle of the end portion of the metal oxide layer 114 is preferably smaller than the taper angle of the end portion of the insulating layer 110. With such a structure, the coverage with a layer (eg, the insulating layer 116) formed over the insulating layer 110 and the metal oxide layer 114 is improved, and a defect such as a step break or a void occurs in the layer. Can be suppressed.
  • a layer eg, the insulating layer 116
  • the top shapes are substantially the same.
  • the contours overlap between the stacked layers.
  • the contours do not overlap each other, and the end of the upper layer may be located inside the end of the lower layer, or the end of the upper layer may be located outside the end of the lower layer.
  • the top shape is roughly the same.
  • the taper angle means an inclination angle formed by a side surface and a bottom surface of a target layer when the target layer is observed from a direction perpendicular to a cross section (for example, a surface orthogonal to a surface of a substrate).
  • the insulating layer 116 includes an upper surface and a side surface of the conductive layer 112, an upper surface and a side surface of the functional layer 113, a side surface of the metal oxide layer 114, an upper surface and a side surface of the insulating layer 110, an upper surface and a side surface of the semiconductor layer 108, and an insulating layer 103. It is provided to cover the upper surface.
  • the insulating layer 118 is provided so as to cover the insulating layer 116.
  • the insulating layers 116 and 118 function as protective layers and can suppress diffusion of impurities from the outside.
  • the conductive layer 112, the functional layer 113, and part of the metal oxide layer 114 function as a gate electrode.
  • a part of the insulating layer 110 functions as a gate insulating layer.
  • the transistor 100 is a so-called top-gate transistor in which a gate electrode is provided over the semiconductor layer 108.
  • the transistor 100 may include a conductive layer 120a and a conductive layer 120b over the insulating layer 118.
  • the conductive layers 120a and 120b function as a source electrode or a drain electrode.
  • the conductive layers 120a and 120b are electrically connected to a region 108N described later through the openings 141a and 141b provided in the insulating layer 118 and the insulating layer 116, respectively.
  • the semiconductor layer 108 preferably contains a metal oxide.
  • the semiconductor layer 108 includes indium and an element M (the element M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, It is preferable to have one or more kinds selected from neodymium, hafnium, tantalum, tungsten, or magnesium) and zinc.
  • the element M is preferably one or more selected from aluminum, gallium, yttrium, or tin.
  • an oxide containing indium, gallium, and zinc for the semiconductor layer 108.
  • the semiconductor layer 108 may have a stacked structure in which layers having different compositions, layers having different crystallinity, or layers having different impurity concentrations are stacked.
  • the conductive layer 112 one or more selected from copper, silver, gold, or aluminum can be used.
  • copper is preferable because it has low resistance and is excellent in mass productivity.
  • the metal oxide layer 114 located between the insulating layer 110 and the functional layer 113 functions as a barrier film that prevents oxygen contained in the insulating layer 110 from diffusing to the conductive layer 112 side. Further, the metal oxide layer 114 also functions as a barrier film which prevents hydrogen and water contained in the conductive layer 112 from diffusing to the insulating layer 110 side.
  • a material that is less likely to transmit oxygen and hydrogen than at least the insulating layer 110 can be used.
  • the metal oxide layer 114 can prevent diffusion of oxygen from the insulating layer 110 to the conductive layer 112 even when a metal material such as aluminum or copper which easily absorbs oxygen is used for the conductive layer 112. . Even when the conductive layer 112 contains hydrogen, hydrogen can be prevented from diffusing from the conductive layer 112 to the semiconductor layer 108 through the insulating layer 110. As a result, the carrier concentration in the channel formation region of the semiconductor layer 108 can be extremely low.
  • the metal oxide layer 114 can use an insulating material or a conductive material. When the metal oxide layer 114 has an insulating property, it functions as part of the gate insulating layer. On the other hand, when the metal oxide layer 114 has conductivity, it functions as part of the gate electrode.
  • an insulating material having a higher dielectric constant than silicon oxide for the metal oxide layer 114.
  • an aluminum oxide film, a hafnium oxide film, a hafnium aluminate film, or the like is preferably used because the driving voltage can be reduced.
  • a conductive oxide such as indium oxide, indium tin oxide (ITO), or indium tin oxide containing silicon (ITSO) can be used.
  • ITO indium tin oxide
  • ITSO indium tin oxide containing silicon
  • a conductive oxide containing indium is preferable because it has high conductivity.
  • the metal oxide layer 114 it is preferable to use an oxide material containing one or more elements that are the same as those of the semiconductor layer 108. In particular, it is preferable to use an oxide semiconductor material applicable to the semiconductor layer 108. At this time, it is preferable to use, as the metal oxide layer 114, a metal oxide film formed using the same sputtering target as that for the semiconductor layer 108 because the device can be shared.
  • a metal oxide material containing indium and gallium is used for both the semiconductor layer 108 and the metal oxide layer 114
  • a material having a higher gallium composition (content ratio) than the material used for the semiconductor layer 108 is metal-oxidized. It is preferable to use it for the material layer 114 because the blocking property against oxygen can be further enhanced.
  • the field-effect mobility of the transistor 100 can be increased.
  • the metal oxide layer 114 is preferably formed using a sputtering device.
  • oxygen can be added to the insulating layer 110 and the semiconductor layer 108 by forming the oxide film in an atmosphere containing oxygen gas.
  • the functional layer 113 located between the metal oxide layer 114 and the conductive layer 112 it is preferable to use a conductive material having oxidation resistance. By using a material having oxidation resistance, it is possible to prevent the resistance of the functional layer 113 from increasing.
  • the etching rate of the metal oxide layer 114 and the functional layer 113 in the etchant used for processing the conductive layer 112 is preferably about the same as that of the conductive layer 112 or slower than that of the conductive layer 112.
  • the etching rate of the metal oxide layer 114 and the functional layer 113 is approximately the same as that of the conductive layer 112 or slower than that of the conductive layer 112, whereby the occurrence of undercut can be suppressed and defective shape can be prevented. It can be a transistor that is unlikely to occur. In addition, a transistor with favorable electric characteristics can be obtained.
  • the functional layer 113, the metal oxide layer 114, and the conductive layer 112 can be formed in the same step by using an etchant used for processing the conductive layer 112. Furthermore, the top shapes of the metal oxide layer 114, the functional layer 113, and the conductive layer 112 can be made to substantially match each other.
  • the etching rate of the insulating layer 110 is preferably slower than that of the metal oxide layer 114, the functional layer 113, and the conductive layer 112.
  • an insulating layer is formed when the metal oxide layer 114, the functional layer 113, and the conductive layer 112 are formed. The amount by which 110 is etched can be reduced.
  • the functional layer 113 preferably has high adhesion to the metal oxide layer 114 and the conductive layer 112. For example, when the adhesion of these layers is low in the structure in which the conductive layer 112 is formed over the metal oxide layer 114, an etchant may be formed between these two layers when the metal oxide layer 114 and the conductive layer 112 are formed. By invading the metal oxide layer, a space may be formed between the metal oxide layer 114 and the conductive layer 112.
  • the functional layer 113 is provided between the metal oxide layer 114 and the conductive layer 112, whereby adhesion of the metal oxide layer 114, the functional layer 113, and the conductive layer 112 is increased, and these layers are formed. A void can be prevented from being generated between the transistors, and a transistor in which a defective shape is unlikely to occur can be formed. In addition, a transistor with favorable electric characteristics can be obtained.
  • the functional layer 113 preferably releases a small amount of impurities containing hydrogen.
  • impurities containing hydrogen include hydrogen and water.
  • the hydrogen-containing impurity is released from the functional layer 113 and reaches the channel formation region of the semiconductor layer 108, the hydrogen is combined with oxygen in the channel formation region and released as water, so that oxygen deficiency ( Hereinafter, it may also be referred to as V 2 O ).
  • oxygen deficiency oxygen deficiency state
  • V O H oxygen deficiency state to containing hydrogen
  • V O H becomes a carrier generation source, it may adversely affect the electrical characteristics and reliability of the transistor.
  • the functional layer 113 preferably releases a small amount of oxygen-containing impurities.
  • impurities containing oxygen include oxygen and water.
  • the resistance of the conductive layer 112 may increase.
  • a metal oxide can be used as the functional layer 113.
  • an oxide containing indium such as indium oxide, indium tin oxide (ITO), or indium tin oxide containing silicon (ITSO) can be used.
  • ITSO is particularly preferable because it contains silicon so that it is difficult to crystallize and has high flatness, so that adhesion with a film formed over ITSO becomes high.
  • a metal oxide such as indium zinc oxide, zinc oxide, or zinc oxide containing gallium can be used.
  • the element M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium). , Or hafnium, tantalum, tungsten, or magnesium), and zinc can be used.
  • the element M is preferably one or more selected from aluminum, gallium, yttrium, or tin.
  • the atomic ratio of In to Ga is larger than 1, which is preferable because the conductivity is increased.
  • a metal such as aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or an alloy containing this as a main component can be used.
  • the functional layer 113 is preferably made of a material different from those of the metal oxide layer 114 and the conductive layer 112. Note that in this specification and the like, different materials mean materials having different constituent elements or materials having the same constituent elements but different compositions. Even when the metal oxide layer 114 has low adhesion to the conductive layer 112, a functional layer 113 including a material different from that of the metal oxide layer 114 is provided between the metal oxide layer 114 and the conductive layer 112. When provided, the adhesion to the metal oxide layer 114 and the conductive layer 112 can be improved.
  • the functional layer 113 may have a structure in which two or more layers of the above materials are laminated.
  • the semiconductor layer 108 has a channel formation region which overlaps with the conductive layer 112 with the insulating layer 110 interposed therebetween. Further, the semiconductor layer 108 has a pair of regions 108N sandwiching the channel formation region. The region 108N is a region of the semiconductor layer 108 which does not overlap with either the conductive layer 112 or the insulating layer 110 and is in contact with the insulating layer 116.
  • the region 108N can also be referred to as a region having a lower resistance than the channel formation region, a region having high carrier concentration, a region having high oxygen defect density, a region having high impurity concentration, or an n-type region.
  • the region 108N is a region containing an impurity element (hereinafter referred to as a first element).
  • the first element include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, magnesium, or a rare gas.
  • rare gases include helium, neon, argon, krypton, xenon, and the like.
  • the concentration of the first element in the region 108N has a concentration gradient such that the concentration becomes higher as it is closer to the insulating layer 116. Accordingly, the total amount of the first element in the region 108N can be reduced as compared with the case where the concentration is uniform over the entire region 108N, so that the first element in the region 108N can diffuse into the channel formation region due to influence of heat or the like in the manufacturing process. The amount of the first element can be kept low. Further, since the resistance becomes lower toward the upper portion of the region 108N, the contact resistance with the conductive layer 120a (or the conductive layer 120b) can be reduced more effectively.
  • the process of adding the first element to the region 108N can be performed using the insulating layer 110 as a mask. Thereby, the region 108N can be formed in a self-aligned manner.
  • the concentration of the first element is 1 ⁇ 10 19 atoms / cm 3 or more, 1 ⁇ 10 23 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or more, 5 ⁇ 10 22 atoms / cm 3 or more. cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or more and 1 ⁇ 10 22 atoms / cm 3 or less is preferably included.
  • the concentration of the first element contained in the region 108N is analyzed by, for example, an analysis method such as secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy). It can.
  • an analysis method such as secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • SIMS Secondary Ion Mass Spectrometry
  • XPS X-ray Photoelectron Spectroscopy
  • the first element preferably exists in an oxidized state.
  • the first element it is preferable to use an element that easily oxidizes, such as boron, phosphorus, magnesium, aluminum, or silicon.
  • an element that is easily oxidized can be stably present in a state where it is oxidized by being combined with oxygen in the semiconductor layer 108, and thus at a high temperature (for example, 400 ° C or higher, 600 ° C or higher, or 800 ° C or higher) in a later step. ), The desorption is suppressed.
  • the first element deprives the semiconductor layer 108 of oxygen, so that many oxygen vacancies are generated in the region 108N.
  • the oxygen deficiency and hydrogen in the film are combined to serve as a carrier supply source, so that the region 108N has an extremely low resistance.
  • the semiconductor layer 108 be covered with the insulating layer 116 having a high barrier property against oxygen.
  • the insulating layer 116 is provided in contact with the region 108N of the semiconductor layer 108.
  • the insulating layer 116 functions as a hydrogen supply source for the region 108N.
  • the insulating layer 116 is preferably a film which releases hydrogen by heating.
  • the insulating layer 116 is preferably a film formed by using a gas containing a hydrogen element as a film forming gas used for film formation. Accordingly, hydrogen can be effectively supplied to the region 108N even when the insulating layer 116 is formed.
  • an insulating film of silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum nitride, aluminum nitride oxide, or the like can be used.
  • the region 108N is in a state of containing a large amount of oxygen deficiency due to the addition of the first element as described above. Therefore, by supplying hydrogen further from the insulating layer 116 in addition to hydrogen contained in the semiconductor layer 108, the carrier concentration can be further increased.
  • the insulating layer 118 functions as a protective layer that protects the transistor 100.
  • an inorganic insulating material such as an oxide or a nitride can be used.
  • an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, or hafnium aluminate can be used.
  • the insulating layer 118 can be used as a planarization layer. In that case, an organic resin material can be used for the insulating layer 118.
  • the insulating layer 118 may not be provided if unnecessary. Further, the insulating layer 118 may have a stacked structure including two or more layers.
  • Oxygen deficiency formed in the channel formation region of the semiconductor layer 108 is a problem because it affects transistor characteristics. For example, when oxygen vacancies are formed in the semiconductor layer 108, hydrogen is bonded to the oxygen vacancies and can serve as a carrier supply source. When the carrier supply source is generated in the channel formation region, the electric characteristics of the transistor 100 are changed, typically, the threshold voltage is shifted. Therefore, it is preferable that the oxygen deficiency is smaller in the channel formation region.
  • the insulating film in the vicinity of the channel formation region of the semiconductor layer 108, specifically, the insulating layer 110 above the channel formation region and the insulating layer 103 below is oxidized. It is a configuration including a physical film. Oxygen deficiency in the channel formation region can be reduced by moving oxygen from the insulating layer 103 and the insulating layer 110 to the channel formation region by heat during the manufacturing process.
  • the semiconductor layer 108 preferably has a region in which the atomic ratio of In to the element M is larger than 1. The higher the In content, the higher the field effect mobility of the transistor.
  • the bond strength between In and oxygen is weaker than the bond strength between Ga and oxygen. Oxygen deficiency is likely to be formed. Further, the same tendency is obtained when a metal element represented by the above element M is used instead of Ga. When a large number of oxygen vacancies are present in the metal oxide film, the electrical characteristics of the transistor are degraded and the reliability is degraded.
  • an extremely large amount of oxygen can be supplied to the channel formation region of the semiconductor layer 108 containing a metal oxide; thus, a metal oxide material with a high In content can be used. This makes it possible to realize a transistor having extremely high field-effect mobility, stable electrical characteristics, and high reliability.
  • a metal oxide in which the atomic ratio of In to the element M is 1.5 or more, or 2 or more, or 3 or more, or 3.5 or more, or 4 or more can be preferably used.
  • a display device with a narrow frame width (also referred to as a narrow frame) can be provided by using the above transistor with high field-effect mobility for a gate driver that generates a gate signal. Further, by using the above transistor having high field-effect mobility as a source driver (in particular, a demultiplexer connected to an output terminal of a shift register included in the source driver), a display with a small number of wirings connected to a display device can be displayed. A device can be provided.
  • the field effect mobility may be low if the semiconductor layer 108 has high crystallinity.
  • the crystallinity of the semiconductor layer 108 can be analyzed, for example, by using an X-ray diffraction (XRD: X-Ray Diffraction) or by using a transmission electron microscope (TEM: Transmission Electron Microscope). .
  • the carrier concentration in the film can be lowered by lowering the impurity concentration in the channel formation region of the semiconductor layer 108 and lowering the defect level density (reducing oxygen vacancies).
  • a transistor including such a metal oxide film in a channel formation region of a semiconductor layer rarely has negative threshold voltage (is rarely normally on).
  • a transistor including such a metal oxide film can have characteristics in which off-state current is extremely small.
  • the semiconductor layer 108 is a metal oxide film having a CAAC (c-axis aligned crystal) structure described later, a metal oxide film having an nc (nano crystal) structure, or a metal oxide film having a mixed CAAC structure and nc structure. Is preferably used.
  • the semiconductor layer 108 may have a laminated structure of two or more layers.
  • the semiconductor layer 108 in which two or more metal oxide films having different compositions are laminated can be used.
  • two or more of the films formed by a sputtering target which are in the vicinity of the above, are preferably used by stacking.
  • a semiconductor layer 108 in which two or more metal oxide films having different crystallinity are stacked can be used. In that case, it is preferable that the same oxide target is used and the film formation conditions are made different so as to be continuously formed without being exposed to the atmosphere.
  • the semiconductor layer 108 can have a stacked-layer structure of a metal oxide film having an nc structure and a metal oxide film having a CAAC structure.
  • a stacked structure of a metal oxide film having an nc structure and a metal oxide film having an nc structure may be used. Note that the description of CAC (Cloud-Aligned Composite) described later can be referred to for the function of the metal oxide or the structure of the material that can be suitably used for these metal oxide films.
  • the oxygen flow rate ratio at the time of forming the first metal oxide film to be formed first is made smaller than the oxygen flow rate ratio at the time of forming the second metal oxide film to be formed later.
  • the condition is that oxygen is not flowed at the time of forming the first metal oxide film. This makes it possible to effectively supply oxygen during the formation of the second metal oxide film.
  • the first metal oxide film has lower crystallinity and higher electrical conductivity than the second metal oxide film.
  • the second metal oxide film provided thereover has higher crystallinity than the first metal oxide film, damage during processing of the semiconductor layer 108 or formation of the insulating layer 110 is prevented. Can be suppressed.
  • the oxygen flow rate ratio at the time of forming the first metal oxide film is 0% or more and less than 50%, preferably 0% or more and 30% or less, more preferably 0% or more and 20% or less, typically The target is 10%.
  • the oxygen flow rate ratio during the formation of the second metal oxide film is 50% or more and 100% or less, preferably 60% or more and 100% or less, more preferably 80% or more and 100% or less, and further preferably 90% or more. 100% or less, typically 100%.
  • the first metal oxide film and the second metal oxide film may have different conditions such as pressure, temperature, and power at the time of film formation, but the conditions other than the oxygen flow rate ratio are the same. This is preferable because the time required for the film formation process can be shortened.
  • the transistor 100 having excellent electrical characteristics and high reliability can be realized.
  • An oxide film is preferably used for the insulating layers 103 and 110 which are in contact with the channel formation region of the semiconductor layer 108.
  • an oxide film such as a silicon oxide film, a silicon oxynitride film, or an aluminum oxide film can be used. Accordingly, oxygen desorbed from the insulating layer 103 and the insulating layer 110 can be supplied to the channel formation region of the semiconductor layer 108 by heat treatment or the like in the manufacturing process of the transistor 100, so that oxygen vacancies in the semiconductor layer 108 can be reduced.
  • a part of the end of the insulating layer 110 is located on the semiconductor layer 108.
  • the insulating layer 110 has a region overlapping with the conductive layer 112 and functioning as a gate insulating layer.
  • the insulating layer 110 may have a laminated structure of two or more layers.
  • FIG. 2 illustrates an example in which the insulating layer 110 has a three-layer structure including an insulating layer 110a, an insulating layer 110c over the insulating layer 110a, and an insulating layer 110b between the insulating layer 110a and the insulating layer 110c.
  • the insulating layers 110a, 110b, and 110c can be formed using insulating films of the same material, the interfaces between the insulating layers 110a, 110b, and 110c may not be clearly confirmed. Therefore, in this embodiment mode, interfaces of the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c are shown by dashed lines.
  • the insulating layer 110a in contact with the channel formation region of the semiconductor layer 108 preferably has low defect density in the vicinity of the interface with the channel formation region and in the film.
  • the insulating layer 110a preferably has a low concentration of impurities containing hydrogen in the film. Further, it is preferable that damage to the semiconductor layer 108 when forming the insulating layer 110a be small. By using a film having a low defect density and a low impurity concentration for the insulating layer 110a and using film formation conditions that cause less damage to the semiconductor layer 108, a transistor having favorable electric characteristics can be obtained.
  • the insulating layer 110a when a film containing silicon is formed as the insulating layer 110 by the PECVD method, the insulating layer 110a can be formed under a film forming condition in which the ratio of the silicon-containing gas to the film forming gas used for forming the film is low.
  • the insulating layer 110a with low defect density and low impurity concentration can be formed by using film formation conditions in which the ratio of the silicon-containing gas to the film formation gas is low. Further, by lowering the film formation power when forming the insulating layer 110a, damage to the semiconductor layer 108 can be reduced.
  • the insulating layer 110c that is in contact with the metal oxide layer 114 preferably has a structure in which the etching rate of an etchant used for processing the conductive layer 112 is similar to or slower than that of the conductive layer 112.
  • the insulating layer 110c is preferably a denser film than the insulating layer 110a.
  • the dense insulating layer 110c can be formed under film formation conditions in which the film formation rate is slower than that of the insulating layer 110a. Further, the dense insulating layer 110c suppresses the adsorption of water on its surface. That is, by providing the insulating layer 110c on the upper surface of the insulating layer 110, it is possible to suppress the adsorption of water on the surface of the insulating layer 110.
  • the insulating layer 110 When water is adsorbed on the surface of the insulating layer 110, when the hydrogen contained in the adsorbed water reaches the channel formation region, carriers are formed in the channel formation region, which may adversely affect the electrical characteristics and reliability of the transistor.
  • the insulating layer 110c which is hard to adsorb water, on the upper surface of the insulating layer 110, it is possible to suppress the formation of carriers in the channel formation region and obtain good electric characteristics and reliability.
  • the insulating layer 110c can be formed under the film forming conditions in which the film forming rate is slower than that of the insulating layer 110a.
  • the insulating layer 110c can be used under a condition where the ratio of the silicon-containing gas to the deposition gas used in the deposition is low.
  • the insulating layer 110c can be made an insulating layer in which water is hard to be adsorbed by increasing the film forming power during film formation.
  • the etching rate of the insulating layer 110c in one etchant is slower than that of the insulating layer 110a.
  • the insulating layer 110c may have a higher film density than the insulating layer 110a.
  • the difference in film density between the insulating layer 110a and the insulating layer 110c can be evaluated by, for example, the density (luminance) of the TEM image.
  • the formation of the insulating layer 110b can be performed under film forming conditions in which the film forming rate is higher than that of the insulating layers 110a and 110c.
  • the insulating layer 110b having a high film formation rate By using the insulating layer 110b having a high film formation rate, the insulating layer 110 having a stacked structure can be formed with high productivity.
  • the insulating layer 110b when a film containing silicon is used as the insulating layer 110, the insulating layer 110b has a higher ratio of the silicon-containing gas to the film-forming gas used for film formation than the insulating layers 110a and 110c. be able to. Further, the insulating layer 110b can be made an insulating layer containing few impurities by increasing the power during film formation. Further, the insulating layer 110b can be an insulating layer with few impurities by increasing the pressure during film formation.
  • the etching rate of the insulating layer 110b in one etchant is preferably higher than that of the insulating layers 110a and 110c.
  • the insulating layer 110b may have a lower film density than the insulating layers 110a and 110c.
  • the difference in film density between the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c can be evaluated by, for example, the density (luminance) of the TEM image.
  • the hydrogen concentration in the insulating layer 110b may be higher than that in the insulating layer 110a and the insulating layer 110c.
  • the difference in hydrogen concentration between the insulating layer 110a, the insulating layer 110b, and the insulating layer 110c can be evaluated by, for example, secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry).
  • the thickness of the insulating layer 110c in a region which does not overlap with the conductive layer 112 may be thin. As shown in FIG. 2, it is preferable that the insulating layer 110c remain in a region that does not overlap with the conductive layer 112. With the structure in which the insulating layer 110c remains in a region which does not overlap with the conductive layer 112, adsorption of water to the insulating layer 110 can be suppressed.
  • the thickness of the insulating layer 110c in the region overlapping with the conductive layer 112 is 1 nm to 50 nm inclusive, preferably 2 nm to 40 nm inclusive, more preferably 3 nm to 30 nm inclusive.
  • the insulating layer 110 may have a two-layer structure including an insulating layer 110a and an insulating layer 110c on the insulating layer 110a as shown in FIG. 3A.
  • the insulating layer 110 may have a single layer structure as shown in FIG. 3B.
  • any of the above-described insulating layers 110a, 110b, and 110c may be appropriately selected depending on the purpose.
  • the insulating layer 103 can have a laminated structure.
  • An example of a transistor in which the insulating layer 103 has a stacked structure is illustrated in FIGS. 4A and 4B.
  • 4A is a cross-sectional view of the transistor 100 in the channel length direction
  • FIG. 4B is a cross-sectional view of the transistor 100 in the channel width direction.
  • the insulating layer 103 preferably has a laminated structure of an insulating layer 103a and an insulating layer 103b on the insulating layer 103a.
  • a nitride or a nitride oxide such as silicon nitride, silicon nitride oxide, aluminum nitride, or aluminum nitride oxide can be preferably used for the insulating layer 103a.
  • an oxide or an oxynitride such as silicon oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, hafnium oxide, or hafnium oxynitride can be preferably used.
  • the insulating layer 103a By providing the insulating layer 103a below the insulating layer 103, it is possible to suppress diffusion of impurities from a layer below the insulating layer 103 to a layer above the insulating layer 103. At the same time, by providing the insulating layer 103b above the insulating layer 103 in contact with the channel formation region, oxygen released from the insulating layer 103 can be supplied to the channel formation region.
  • the insulating layer 103 for example, a stacked-layer structure of a silicon nitride film and a silicon oxynitride film over the silicon nitride film can be used.
  • an oxynitride refers to a substance whose composition contains more oxygen than nitrogen, and an oxynitride is included in an oxide.
  • Nitride oxide refers to a substance having a higher nitrogen content than oxygen as its composition, and the nitride oxide is included in the nitride.
  • the transistor 100 preferably has a region where the insulating layer 103a and the insulating layer 116 are in contact with each other. With the region where the insulating layer 103a and the insulating layer 116 are in contact with each other, diffusion of impurities from the outside of the transistor 100 into the transistor 100 can be suppressed.
  • the transistor 100 includes the conductive layer 106 between the substrate 102 and the insulating layer 103, and the conductive layer 106 has a region where the channel formation region of the semiconductor layer 108, the metal oxide layer 114, the functional layer 113, and the conductive layer 112 overlap. Have.
  • the conductive layer 106 has a function as a first gate electrode (also referred to as a bottom gate electrode), and the functional layer 113 and the conductive layer 112 serve as a second gate electrode (also referred to as a top gate electrode). It has the function of.
  • part of the insulating layer 103 functions as a first gate insulating layer and part of the insulating layer 110 functions as a second gate insulating layer.
  • a portion of the semiconductor layer 108 that overlaps with any one or more of the functional layer 113, the conductive layer 112, and the conductive layer 106 functions as a channel formation region.
  • a portion of the semiconductor layer 108 which overlaps with the functional layer 113 and the conductive layer 112 may be referred to as a channel formation region in order to facilitate the description; however, in reality, it does not overlap with the functional layer 113 and the conductive layer 112.
  • a channel can be formed in a portion which overlaps with the conductive layer 106 (a portion including the region 108N).
  • the conductive layer 106 is electrically connected to the conductive layer 112 through the openings 142 provided in the functional layer 113, the metal oxide layer 114, the insulating layer 110, and the insulating layer 103. It may be connected. Accordingly, the same potential can be applied to the conductive layer 106 and the conductive layer 112.
  • the conductive layer 106 can be made of the same material as the conductive layer 112, the conductive layer 120a, or the conductive layer 120b. In particular, it is preferable to use a material containing copper for the conductive layer 106 because wiring resistance can be reduced. When a material containing a refractory metal such as tungsten or molybdenum is used for the conductive layer 106, treatment can be performed at a high temperature in a later step.
  • the functional layer 113, the conductive layer 112, and the conductive layer 106 project outward from the end portion of the semiconductor layer 108 in the channel width direction. At this time, the entire semiconductor layer 108 in the channel width direction is covered with the functional layer 113, the conductive layer 112, and the conductive layer 106 with the insulating layer 110 and the insulating layer 103 interposed therebetween.
  • the semiconductor layer 108 can be electrically surrounded by an electric field generated by the pair of gate electrodes. At this time, it is particularly preferable to apply the same potential to the conductive layer 106 and the functional layer 113 and the conductive layer 112. Thus, an electric field for inducing a channel in the semiconductor layer 108 can be effectively applied, so that the on-state current of the transistor 100 can be increased. Therefore, the transistor 100 can be miniaturized.
  • the functional layer 113 and the conductive layer 112 may not be connected to the conductive layer 106.
  • a constant potential may be supplied to one of the pair of gate electrodes and a signal for driving the transistor 100 may be supplied to the other.
  • the threshold voltage when the transistor 100 is driven by the other gate electrode can be controlled by the potential applied to one gate electrode.
  • FIG. 5A is a cross-sectional view of the transistor 100A in the channel length direction
  • FIG. 5B is a cross-sectional view of the transistor 100A in the channel width direction.
  • An enlarged view of the region Q surrounded by the alternate long and short dash line in FIG. 5A is shown in FIG. 5C.
  • the transistor 100A mainly differs from the configuration example 1 in that the film thickness of the functional layer 113 in the region not overlapping the conductive layer 112 is smaller than the film thickness of the functional layer 113 in the region overlapping the conductive layer 112.
  • the step is reduced, the coverage of the layer formed over the functional layer 113 is improved, and a step or a void is formed in the layer. It is possible to suppress the occurrence of defects.
  • FIG. 6A is a cross-sectional view of the transistor 100B in the channel length direction
  • FIG. 6B is a cross-sectional view of the transistor 100B in the channel width direction.
  • An enlarged view of the region R surrounded by the alternate long and short dash line in FIG. 6A is shown in FIG. 6C.
  • the film thickness of the functional layer 113 in a region which does not overlap with the conductive layer 112 is smaller than the film thickness of the functional layer 113 in a region overlapping with the conductive layer 112, and the metal oxide layer 114 in a region overlapping with the conductive layer 112 is formed.
  • This is mainly different from Structural Example 1 in that the film thickness of the metal oxide layer 114 in a region which does not overlap with the conductive layer 112 is smaller than the film thickness.
  • the conductive layer 112 and the functional layer 113 preferably have a shape in which their respective cross sections are continuous.
  • the coverage with a layer formed over the conductive layer 112 and the functional layer 113 is improved, and a defect such as a step break or a void occurs in the layer. Can be suppressed.
  • Example 1 of manufacturing method> A method for manufacturing a semiconductor device of one embodiment of the present invention will be described below with reference to the drawings.
  • the transistor 100 illustrated in the above configuration example will be described as an example.
  • Thin films (insulating films, semiconductor films, conductive films, etc.) that compose semiconductor devices are sputtering methods, chemical vapor deposition (CVD) methods, vacuum deposition methods, pulsed laser deposition (PLD: Pulsed Laser Deposition) methods. ) Method, atomic layer deposition (ALD: Atomic Layer Deposition) method, etc. can be used.
  • CVD method include a plasma chemical vapor deposition (PECVD: Plasma Enhanced CVD) method and a thermal CVD method.
  • PECVD plasma chemical vapor deposition
  • thermal CVD there is a metal organic chemical vapor deposition (MOCVD) method.
  • Thin films (insulating films, semiconductor films, conductive films, etc.) that compose semiconductor devices are formed by spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating.
  • a method such as knife coating can be used.
  • the thin film that constitutes the semiconductor device can be processed using photolithography.
  • the thin film may be processed by a nanoimprint method, a sandblast method, a lift-off method, or the like.
  • the island-shaped thin film may be directly formed by a film forming method using a shielding mask such as a metal mask.
  • the photolithography method typically has the following two methods. One is a method of forming a resist mask on a thin film to be processed, processing the thin film by etching or the like, and removing the resist mask. The other is a method in which a thin film having photosensitivity is formed, and then exposed and developed to process the thin film into a desired shape.
  • the light used for exposure can be, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or light obtained by mixing these.
  • ultraviolet light, KrF laser light, ArF laser light, or the like can be used.
  • the exposure may be performed by a liquid immersion exposure technique.
  • EUV Extreme Ultra-violet
  • X-ray X-ray
  • an electron beam can be used instead of light used for exposure. Use of extreme ultraviolet light, X-rays, or electron beams is preferable because it enables extremely fine processing. Note that a photomask is not necessary when performing exposure by scanning a beam such as an electron beam.
  • etching of the thin film a dry etching method, a wet etching method, a sandblast method, etc. can be used.
  • FIGS. 7A to 11B shows a cross section at each stage of a manufacturing process of the transistor 100A.
  • the cross section in the channel length direction is arranged on the left side of the center broken line, and the cross section in the channel width direction is arranged on the right side.
  • a conductive film is formed over the substrate 102 and processed by etching, so that the conductive layer 106 functioning as a first gate electrode is formed (FIG. 7A).
  • the insulating layer 103 is formed so as to cover the substrate 102 and the conductive layer 106 (FIG. 7B).
  • the insulating layer 103 can be formed by a PECVD method, an ALD method, a sputtering method, or the like.
  • an insulating film to be the insulating layer 103 is formed in order.
  • the insulating layer 103 has a stacked structure of a nitride film and an oxide film over the nitride film, for example, a nitride film and an oxide film are formed in this order.
  • the nitride film included in the insulating layer 103 may have a laminated structure of two or more layers.
  • a first silicon nitride film, a second silicon nitride film on the first silicon nitride film, a third silicon nitride film on the second silicon nitride film, and a third silicon nitride film In the case of a stacked-layer structure of a silicon oxynitride film over a silicon nitride film, a first silicon nitride film, a second silicon nitride film, a third silicon nitride film, and a silicon oxynitride film are formed in this order.
  • the first silicon nitride film has a function of blocking impurities. It is preferable. Providing the first silicon nitride film can suppress diffusion of impurities from a layer lower than the insulating layer 103 to a layer higher than the insulating layer 103.
  • the second silicon nitride film preferably has low stress and high withstand voltage. By providing the second silicon nitride film, the insulating layer 103 with low stress and high withstand voltage can be obtained.
  • the third silicon nitride film emit less hydrogen-containing impurities and have a function of blocking hydrogen-containing impurities.
  • hydrogen can be prevented from diffusing into the channel formation region.
  • the silicon oxynitride film have low defect density and emit less hydrogen-containing impurities.
  • the insulating layer 103 is formed by forming a first silicon nitride film having a function of blocking impurities by a plasma CVD method using a mixed gas of silane, nitrogen, and ammonia. Next, using a mixed gas having a higher ammonia flow rate than the first silicon nitride film, a second silicon nitride film having low stress and high withstand voltage is formed. Next, a mixed gas having a smaller ammonia flow rate than that of the second silicon nitride film is used to form a third silicon nitride film which releases less hydrogen-containing impurities and has a function of blocking hydrogen-containing impurities.
  • the insulating layer 103 can be formed by using a mixed gas of silane and dinitrogen monoxide to form a silicon oxynitride film which has a low defect density and emits less hydrogen-containing impurities.
  • the first silicon nitride film, the second silicon nitride film, the third silicon nitride film, and the silicon oxynitride film can be continuously formed in vacuum by switching the film formation conditions in the same chamber. Therefore, the insulating layer 103 can be formed with high productivity.
  • plasma treatment is performed in an atmosphere containing oxygen to oxidize the surface of the third silicon nitride film, so that the silicon oxynitride film is formed over the third silicon nitride film. can do.
  • the film density of the second silicon nitride film may be lower than that of the first silicon nitride film and the third silicon nitride film.
  • the difference in film density between the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be evaluated by, for example, the density (luminance) of the TEM image.
  • the hydrogen concentration in the second silicon nitride film may be higher than that in the first silicon nitride film and the third silicon nitride film.
  • the difference in hydrogen concentration between the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be evaluated by, for example, secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry).
  • SIMS Secondary Ion Mass Spectrometry
  • a process of supplying oxygen to the insulating layer 103 may be performed.
  • plasma treatment or heat treatment in an oxygen atmosphere can be performed.
  • oxygen may be supplied to the insulating layer 103 by a plasma ion doping method, an ion implantation method, or the like. Note that heat treatment may not be performed after the insulating layer 103 is formed.
  • the metal oxide film is preferably formed by a sputtering method using a metal oxide target.
  • oxygen gas and an inert gas eg, helium gas, argon gas, xenon gas, etc.
  • an inert gas eg, helium gas, argon gas, xenon gas, etc.
  • oxygen flow rate ratio the proportion of oxygen gas in the entire deposition gas in forming the metal oxide film
  • the semiconductor layer 108 has a layered structure, it is preferable to continuously form films in the same film formation chamber using the same sputtering target because the interface can be favorable.
  • conditions for forming each metal oxide film conditions such as pressure, temperature, and power at the time of film formation may be different, but by making the conditions other than the oxygen flow rate ratio the same, This is preferable because the time can be shortened.
  • laminating metal oxide films having different compositions it is preferable to continuously form the films without exposing them to the atmosphere.
  • the film formation conditions are set so that the metal oxide film is a metal oxide film having a CAAC structure, a metal oxide film having an nc structure, or a metal oxide film in which a CAAC structure and an nc structure are mixed. Is preferred. Note that the film formation conditions in which the metal oxide film to be formed has a CAAC structure and the film formation conditions in which an nc structure is formed are different depending on the composition of the sputtering target used, and thus the substrate temperature and the oxygen can be changed depending on the composition. In addition to the flow rate ratio, pressure, power, etc. may be set appropriately.
  • the conditions for forming the metal oxide film include a substrate temperature of room temperature or higher and 450 ° C. or lower, preferably a substrate temperature of room temperature or higher and 300 ° C. or lower, more preferably room temperature or higher and 200 ° C. or lower, still more preferably room temperature or higher and 140 ° C. or lower. Good.
  • the substrate temperature is room temperature or higher and lower than 140 ° C. because productivity is high. Further, the crystallinity can be lowered by forming the metal oxide film with the substrate temperature kept at room temperature or without heating.
  • the metal oxide film Before forming the metal oxide film, it is preferable to perform a process for desorbing water, hydrogen, organic substances, etc. adsorbed on the surface of the insulating layer 103, or a process for supplying oxygen into the insulating layer 103.
  • heat treatment can be performed at a temperature of 70 ° C to 200 ° C in a reduced pressure atmosphere.
  • plasma treatment may be performed in an atmosphere containing oxygen.
  • organic substances on the surface of the insulating layer 103 can be preferably removed. After such treatment, it is preferable to continuously form a metal oxide film without exposing the surface of the insulating layer 103 to the air.
  • either one or both of the wet etching method and the dry etching method may be used. At this time, part of the insulating layer 103 which does not overlap with the semiconductor layer 108 may be etched and thinned.
  • heat treatment may be performed in order to remove hydrogen or water in the metal oxide film or the semiconductor layer 108.
  • the temperature of the heat treatment can be typically 150 ° C or higher and lower than the strain point of the substrate, 250 ° C or higher and 450 ° C or lower, or 300 ° C or higher and 450 ° C or lower. Note that heat treatment may not be performed after the metal oxide film is formed or after the semiconductor layer 108 is processed. The heat treatment may be performed at any stage after the metal oxide film is formed. It may also serve as a later heat treatment or a step to which heat is applied.
  • Heat treatment can be performed in an atmosphere containing a rare gas or nitrogen. Alternatively, after heating in the atmosphere, heating may be performed in an atmosphere containing oxygen. Ultra dry air (CDA: Clean Dry Air) may be used as the atmosphere containing nitrogen or the atmosphere containing oxygen. Note that it is preferable that the atmosphere for the heat treatment does not contain hydrogen, water, or the like. By using a gas highly purified to a dew point of ⁇ 60 ° C. or lower, preferably ⁇ 100 ° C. or lower, hydrogen, water, and the like can be prevented from being taken into the semiconductor layer 108 as much as possible. An electric furnace, a rapid heating (RTA: Rapid Thermal Annealing) device, or the like can be used for the heat treatment. The heat treatment time can be shortened by using the RTA device.
  • RTA Rapid Thermal Annealing
  • the insulating film 110f is preferably formed immediately after the formation of the semiconductor layer 108.
  • water may be adsorbed on the surface of the semiconductor layer 108.
  • V O H is formed. Since V OH can be a carrier generation source, it is preferable that the amount of adsorbed water in the semiconductor layer 108 is small.
  • Insulating Film 110f Metal Oxide Film 114f, Functional Film 113f
  • an insulating film 110f and a metal oxide film 114f are formed so as to cover the insulating layer 103 and the semiconductor layer 108.
  • the insulating film 110f is a film that will later become the insulating layer 110.
  • an oxide film such as a silicon oxide film or a silicon oxynitride film is preferably formed with a plasma-enhanced chemical vapor deposition apparatus (PECVD apparatus, or simply plasma CVD apparatus). Alternatively, it may be formed by a PECVD method using microwaves.
  • PECVD apparatus plasma-enhanced chemical vapor deposition apparatus
  • microwaves microwaves.
  • insulating films to be the insulating layer 110 are sequentially formed.
  • the insulating layer 110 has a three-layer structure including an insulating layer 110a, an insulating layer 110b, and an insulating layer 110c, an insulating film to be the insulating layer 110a and an insulating film to be the insulating layer 110b. Then, an insulating film to be the insulating layer 110c is formed in this order.
  • the insulating layer 110 is formed by a plasma CVD method using a mixed gas of silane and dinitrogen monoxide to form an insulating film to be the insulating layer 110a.
  • an insulating film to be the insulating layer 110b is formed under a high power condition using a mixed gas having a higher silane flow rate ratio to the dinitrogen monoxide flow rate than the insulating film to be the insulating layer 110a.
  • an insulating film to be the insulating layer 110c is formed under a low pressure condition by using a mixed gas whose silane flow rate ratio is lower than that of the insulating film to be the insulating layer 110b.
  • a film can be formed.
  • the insulating film to be the insulating layer 110a, the insulating film to be the insulating layer 110b, and the insulating film to be the insulating layer 110c can be continuously formed in a vacuum. Therefore, the insulating film 110f can be formed with high productivity.
  • an insulating film to be the insulating layer 110a and an insulating film to be the insulating layer 110c are formed in this order. To do.
  • the insulating layer 110 is formed by a plasma CVD method using a mixed gas of silane and dinitrogen monoxide to form an insulating film to be the insulating layer 110a.
  • an insulating film to be the insulating layer 110 can be formed by depositing an insulating film to be the insulating layer 110c under conditions that the pressure is lower than that of the insulating film to be the insulating layer 110a and the power is high.
  • the insulating film to be the insulating layer 110a and the insulating film to be the insulating layer 110c can be continuously formed in a vacuum, and the insulating film 110f can be formed with high productivity. Can be formed.
  • Heat treatment may be performed after the insulating film 110f is formed. By performing the heat treatment, impurities in the insulating film 110f and adsorbed water on the surface of the insulating film 110f can be removed.
  • the heat treatment can be performed at a temperature of 200 ° C to 400 ° C in an atmosphere containing one or more of nitrogen, oxygen, and a rare gas. Note that heat treatment may not be performed after the insulating film 110f is formed. Further, the heat treatment may be performed at any stage after the insulating film 110f is formed. It may also serve as a later heat treatment or a step to which heat is applied.
  • the metal oxide film 114f is a film that will later become the metal oxide layer 114.
  • the metal oxide film 114f is preferably formed by a sputtering method in an atmosphere containing oxygen, for example. Accordingly, oxygen can be supplied to the insulating film 110f when the metal oxide film 114f is formed.
  • the metal oxide film 114f is formed by a sputtering method using an oxide target containing a metal oxide similar to that of the semiconductor layer 108.
  • the metal oxide film 114f may be formed by a reactive sputtering method using a metal target using oxygen as a film forming gas.
  • a metal target using oxygen as a film forming gas.
  • an aluminum oxide film can be formed.
  • the oxygen supplied to the film 110f can be increased.
  • the oxygen flow rate or oxygen partial pressure is, for example, 50% or more and 100% or less, preferably 65% or more and 100% or less, more preferably 80% or more and 100% or less, and further preferably 90% or more and 100% or less.
  • oxygen is supplied to the insulating film 110f and oxygen is generated from the insulating film 110f when the metal oxide film 114f is formed. It is possible to prevent detachment. As a result, an extremely large amount of oxygen can be trapped in the insulating film 110f. Then, a large amount of oxygen is supplied to the channel formation region of the semiconductor layer 108 by heat treatment performed later, oxygen vacancies in the channel formation region can be reduced, and a highly reliable transistor can be realized.
  • the conditions for forming the metal oxide film 114f are a substrate temperature of room temperature or higher and 450 ° C. or lower, preferably a substrate temperature of room temperature or higher and 300 ° C. or lower, more preferably room temperature or higher and 200 ° C. or lower, still more preferably room temperature or higher and 140 ° C. or lower. do it.
  • the substrate temperature is room temperature or higher and lower than 140 ° C. because productivity is high.
  • the film formation temperature of the metal oxide film 114f is high, the crystallinity of the metal oxide film 114f becomes high, and the etching rate may be slow.
  • the film formation temperature of the metal oxide film 114f is low, the crystallinity of the metal oxide film 114f may be low and the etching rate may be high.
  • the deposition temperature of the metal oxide film 114f may be appropriately selected so that a desired etching rate can be obtained with respect to an etchant used for processing the metal oxide film 114f.
  • heat treatment may be performed to supply oxygen from the insulating film 110f to the semiconductor layer 108.
  • the heat treatment can be performed at a temperature of 200 ° C to 400 ° C in an atmosphere containing one or more of nitrogen, oxygen, and a rare gas. Note that heat treatment may not be performed after the metal oxide film 114f is formed. Further, the heat treatment may be performed at any stage after the metal oxide film 114f is formed. It may also serve as a later heat treatment or a step to which heat is applied.
  • a functional film 113f to be the functional layer 113 is formed on the metal oxide film 114f (FIG. 8A).
  • the functional film 113f is preferably formed by a sputtering method using a metal or alloy sputtering target.
  • Heat treatment may be performed after the functional film 113f is formed.
  • oxygen can be supplied from the functional film 113f to the semiconductor layer 108 by performing heat treatment after the functional film 113f is formed.
  • the heat treatment can be performed at a temperature of 200 ° C to 400 ° C in an atmosphere containing one or more of nitrogen, oxygen, and a rare gas. Note that heat treatment may not be performed after the functional film 113f is formed.
  • the functional film 113f, the metal oxide film 114f, the insulating film 110f, and part of the insulating layer 103 are etched to form an opening 142 reaching the conductive layer 106 (FIG. 8B). Accordingly, the conductive layer 112 to be formed later and the conductive layer 106 can be electrically connected to each other through the opening 142.
  • a conductive film 112f to be the conductive layer 112 is formed over the functional film 113f (FIG. 9A).
  • the conductive film 112f is preferably formed by a sputtering method using a metal or alloy sputtering target.
  • a wet etching method can be preferably used for forming the conductive layer 112, the functional layer 113, and the metal oxide layer 114.
  • an etchant containing hydrogen peroxide can be used for the wet etching method.
  • an etchant having one or more of phosphoric acid, acetic acid, nitric acid, hydrochloric acid, or sulfuric acid can be used.
  • an etchant containing phosphoric acid, acetic acid, and nitric acid can be preferably used.
  • the functional layer 113, the metal oxide layer 114, and the conductive layer 112 can be formed in the same step by making the etching rate of the metal oxide layer 114 and the functional layer 113 slower than that of the conductive layer 112. Further, the end portion of the conductive layer 112 can be located inside the end portions of the metal oxide layer 114 and the functional layer 113. In addition, since they can be formed in the same process, the process can be simplified and the productivity can be improved.
  • Processing is performed so that the end portions of the conductive layer 112, the functional layer 113, and the metal oxide layer 114 are located inside the contour of the resist mask 115.
  • a wet etching method is preferably used for forming the conductive layer 112, the functional layer 113, and the metal oxide layer 114.
  • the width of the region 108L can be controlled by adjusting the etching time.
  • the conductive layer 112, the functional layer 113, and the metal oxide layer 114 are formed by isotropic etching after the conductive film 112f, the functional film 113f, and the metal oxide film 114f are etched by an anisotropic etching method.
  • the side surfaces of the conductive film 112f, the functional film 113f, and the metal oxide film 114f may be etched by a method to make the end faces recede (also referred to as side etching). Accordingly, the conductive layer 112, the functional layer 113, and the metal oxide layer 114 whose ends are located inside the insulating layer 110 in plan view can be formed.
  • the conductive layer 112 When forming the conductive layer 112, the functional layer 113, and the metal oxide layer 114, the conductive layer 112 recedes from the functional layer 113 and the metal oxide layer 114, and the film thickness of the functional layer 113 in a region overlapping with the conductive layer 112. Therefore, the film thickness of the functional layer 113 in a region which does not overlap with the conductive layer 112 may be thin (see FIGS. 5A, 5B, and 5C). Further, the thickness of the metal oxide layer 114 in a region which does not overlap with the conductive layer 112 may be smaller than the thickness of the metal oxide layer 114 in a region which overlaps with the conductive layer 112 and the functional layer 113 (FIGS. 6A and 6B). 6B and FIG. 6C).
  • the conductive layer 112, the functional layer 113, and the metal oxide layer 114 may be etched at least twice by using different etching conditions or methods.
  • the conductive film 112f may be etched first, and then the functional film 113f and the metal oxide film 114f may be etched under different etching conditions.
  • the insulating film 110f is removed in a region not covered with the resist mask 115 to form the insulating layer 110 (FIG. 10B).
  • Either one or both of a wet etching method and a dry etching method can be used for forming the insulating layer 110.
  • the insulating layer 110 may be formed with the resist mask 115 removed, but by leaving the resist mask 115 left, it is possible to prevent the conductive layer 112 from being thinned.
  • the resist mask 115 is removed.
  • the insulating layer 116 is preferably formed by a plasma CVD method using a film forming gas containing hydrogen.
  • a film forming gas containing hydrogen For example, a silicon nitride film is formed using a film forming gas containing silane gas and ammonia gas.
  • ammonia gas in addition to silane gas, a large amount of hydrogen can be contained in the film.
  • hydrogen can be supplied to the exposed portion of the semiconductor layer 108 even during film formation.
  • part of hydrogen released from the insulating layer 116 be supplied to part of the semiconductor layer 108 by performing heat treatment after the insulating layer 116 is formed.
  • the heat treatment is preferably performed at a temperature of 150 ° C to 450 ° C inclusive, preferably 200 ° C to 400 ° C inclusive in an atmosphere containing at least one of nitrogen, oxygen, and a rare gas.
  • an extremely low resistance region 108N can be formed in the semiconductor layer 108.
  • oxygen can be supplied from the insulating layer 110 to the channel formation region of the semiconductor layer 108.
  • the film formation temperature of the insulating layer 116 or the insulating layer 118 is, for example, 150 ° C to 400 ° C inclusive, preferably 180 ° C to 360 ° C inclusive, more preferably 200 ° C to 250 ° C inclusive.
  • Heat treatment may be performed after the insulating layer 118 is formed.
  • Opening 141a and Opening 141b [Formation of Opening 141a and Opening 141b] Subsequently, a mask is formed at a desired position of the insulating layer 118 by lithography, and then the insulating layer 118 and the insulating layer 116 are partly etched to form openings 141a and 141b which reach the region 108N.
  • the transistor 100 can be manufactured.
  • ⁇ substrate ⁇ There is no particular limitation on the material of the substrate 102 or the like, but it is necessary that the substrate have at least heat resistance enough to withstand heat treatment performed later.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like is used as the substrate 102. Good.
  • a substrate provided with a semiconductor element may be used as the substrate 102.
  • a flexible substrate may be used as the substrate 102, and the transistor 100 and the like may be directly formed on the flexible substrate.
  • a separation layer may be provided between the substrate 102 and the transistor 100 or the like.
  • the peeling layer can be used for separating the semiconductor device from the substrate 102 after partly or wholly completing the semiconductor device and transferring the semiconductor device to another substrate. At that time, the transistor 100 and the like can be transferred to a substrate having low heat resistance or a flexible substrate.
  • the insulating layer 103 can be formed by a sputtering method, a CVD method, an evaporation method, a pulsed laser deposition (PLD) method, or the like as appropriate.
  • a sputtering method for example, an oxide insulating film or a nitride insulating film can be formed as a single layer or a stacked layer.
  • the insulating layer 103 for example, at least a region of the insulating layer 103 which is in contact with the semiconductor layer 108 is preferably formed using an oxide insulating film.
  • a film which releases oxygen by heating is preferably used for the insulating layer 103.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like may be used and can be provided as a single layer or a stacked layer.
  • the surface in contact with the semiconductor layer 108 is subjected to pretreatment such as oxygen plasma treatment, or It is preferable to oxidize the vicinity of the surface.
  • the conductive layer 106 and the conductive layer 112 which function as gate electrodes, the conductive layer 120a which functions as one of a source electrode and a drain electrode, and the conductive layer 120b which functions as the other of a source electrode and a drain electrode include chromium, copper, aluminum, and gold.
  • a metal element selected from silver, zinc, molybdenum, tantalum, titanium, tungsten, manganese, nickel, iron, cobalt, or an alloy containing the above metal element as a component, or an alloy in which the above metal elements are combined is used. Can be formed individually.
  • an In—Sn oxide, an In—W oxide, an In—W—Zn oxide, an In—Ti oxide, and an In—Ti—Sn are used.
  • An oxide conductor such as an oxide, an In-Zn oxide, an In-Sn-Si oxide, or an In-Ga-Zn oxide, or a metal oxide film can also be used.
  • the oxide conductor (OC: Oxide Conductor)
  • OC Oxide Conductor
  • a donor level is formed in the vicinity of the conduction band.
  • the metal oxide becomes highly conductive and becomes a conductor.
  • the metal oxide made into a conductor can be called an oxide conductor.
  • the conductive layer 106 and the like may have a laminated structure of a conductive film containing the oxide conductor (metal oxide) and a conductive film containing a metal or an alloy.
  • a conductive film containing a metal or an alloy wiring resistance can be reduced.
  • the conductive layer 106, the conductive layer 112, the conductive layer 120a, and the conductive layer 120b have one or more selected from titanium, tungsten, tantalum, and molybdenum among the above metal elements. is there.
  • the tantalum nitride film has conductivity, has a high barrier property against copper, oxygen, or hydrogen, and emits little hydrogen from itself; therefore, a conductive film in contact with the semiconductor layer 108, Alternatively, it can be preferably used as a conductive film in the vicinity of the semiconductor layer 108.
  • the insulating layer 110 functioning as a gate insulating film of the transistor 100 or the like can be formed by a PECVD method, a sputtering method, or the like.
  • a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, a hafnium oxide film, a yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, or magnesium oxide is used.
  • An insulating layer containing one or more of a film, a lanthanum oxide film, a cerium oxide film, and a neodymium oxide film can be used. Note that the insulating layer 110 may have a stacked structure of two layers or a stacked structure of three or more layers.
  • the insulating layer 110 in contact with the semiconductor layer 108 is preferably an oxide insulating film and more preferably has a region containing oxygen in excess of the stoichiometric composition.
  • the insulating layer 110 is an insulating film capable of releasing oxygen.
  • the insulating layer 110 is formed in an oxygen atmosphere, heat treatment in an oxygen atmosphere, plasma treatment, or the like is performed on the formed insulating layer 110, or the insulating layer 110 is formed over the insulating layer 110 in an oxygen atmosphere.
  • Oxygen can be supplied into the insulating layer 110 by forming an oxide film or the like.
  • the insulating layer 110 a material such as hafnium oxide having a higher relative dielectric constant than silicon oxide or silicon oxynitride can be used. This makes it possible to increase the thickness of the insulating layer 110 and suppress the leak current due to the tunnel current. Particularly, hafnium oxide having crystallinity is preferable because it has a higher relative dielectric constant than amorphous hafnium oxide.
  • the sputtering target used for forming the In-M-Zn oxide preferably has an atomic ratio of In to the element M of 1 or more.
  • the atomic ratio of the semiconductor layer 108 to be formed includes a fluctuation of ⁇ 40% in the atomic ratio of the metal element contained in the sputtering target.
  • the semiconductor layer 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more.
  • the off-state current of the transistor can be reduced by using the metal oxide whose energy gap is wider than that of silicon.
  • a metal oxide having a low carrier concentration for the semiconductor layer 108.
  • the concentration of impurities in the metal oxide may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in the metal oxide reacts with oxygen bonded to the metal atom to become water, which may form oxygen deficiency in the metal oxide. If the channel formation region in the metal oxide contains oxygen vacancies, the transistor might have normally-on characteristics. Further, a defect in which hydrogen is contained in an oxygen vacancy functions as a donor, and an electron serving as a carrier may be generated. In addition, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to have normally-on characteristics.
  • the metal oxide may be evaluated by the carrier concentration instead of the donor concentration. Therefore, in this specification and the like, the carrier concentration which is assumed to be a state where no electric field is applied may be used as the parameter of the metal oxide, instead of the donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm 3. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , further preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • a metal oxide in which impurities such as hydrogen are sufficiently reduced is used for a channel formation region of a transistor, stable electric characteristics can be provided.
  • the carrier concentration of the metal oxide in the channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or less, more preferably less than 1 ⁇ 10 17 cm ⁇ 3, and less than 1 ⁇ 10 16 cm ⁇ 3 . More preferably, it is more preferably less than 1 ⁇ 10 13 cm ⁇ 3 , further preferably less than 1 ⁇ 10 12 cm ⁇ 3 .
  • the lower limit of the carrier concentration of the metal oxide in the channel formation region is not particularly limited, but can be set to 1 ⁇ 10 ⁇ 9 cm ⁇ 3 , for example.
  • the semiconductor layer 108 preferably has a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC structure, a polycrystalline structure, a microcrystalline structure, or an amorphous structure described later.
  • the amorphous structure has the highest defect level density
  • the CAAC structure has the lowest defect level density.
  • CAAC c-axis aligned aligned crystal
  • the CAAC structure is one of crystal structures such as a thin film including a plurality of nanocrystals (a crystal region whose maximum diameter is less than 10 nm), in which each nanocrystal has a c-axis aligned in a specific direction and an a-axis.
  • the b-axis and the b-axis have no orientation, and have a crystal structure characterized in that nanocrystals are continuously connected to each other without forming grain boundaries.
  • a thin film having a CAAC structure is characterized in that the c-axis of each nanocrystal is easily oriented in the thickness direction of the thin film, the normal direction of the surface on which the film is formed, or the normal direction of the surface of the thin film.
  • CAAC-OS Oxide Semiconductor
  • CAAC-OS is an oxide semiconductor with high crystallinity.
  • the CAAC-OS a crystal grain boundary cannot be clearly observed, so that a decrease in electron mobility due to the crystal grain boundary is unlikely to occur.
  • the crystallinity of the oxide semiconductor may be reduced due to entry of impurities, generation of defects, or the like; thus, the CAAC-OS can be regarded as an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including a CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including a CAAC-OS is resistant to heat and has high reliability.
  • crystallography it is common to take a unit cell having a specific axis as a c-axis among the three axes (crystal axes) of the a-axis, the b-axis, and the c-axis constituting the unit cell.
  • crystal axes the three axes
  • b-axis the b-axis
  • c-axis the three axes
  • two axes parallel to the plane direction of the layer are an a-axis and a b-axis
  • an axis intersecting the layer is a c-axis.
  • a crystal having such a layered structure there is graphite classified into a hexagonal system, and the a-axis and the b-axis of its unit cell are parallel to the cleavage plane, and the c-axis is orthogonal to the cleavage plane.
  • InGaZnO 4 crystals having a YbFe 2 O 4 type crystal structure which is a layered structure, can be classified into a hexagonal system, and the a-axis and the b-axis of the unit cell thereof are parallel to the plane direction of the layer and the c-axis.
  • Are orthogonal to the layers ie the a-axis and the b-axis).
  • a crystal part included in the microcrystalline oxide semiconductor film is often 1 nm to 100 nm inclusive, or 1 nm to 10 nm inclusive.
  • an oxide semiconductor film having nanocrystals (nc: nanocrystals) of 1 nm or more and 10 nm or less, or 1 nm or more and 3 nm or less is referred to as an nc-OS (nanocrystal Oxide Semiconductor) film.
  • nc-OS nanonocrystal Oxide Semiconductor
  • the nc-OS film has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • a minute region for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less.
  • the nc-OS film may be indistinguishable from the amorphous oxide semiconductor film depending on the analysis method. For example, when structural analysis is performed on the nc-OS film using an XRD apparatus using X-rays having a diameter larger than the crystal part, no peak indicating a crystal plane is detected in the analysis by the out-of-plane method.
  • the nc-OS film is subjected to electron beam diffraction (also referred to as nanobeam electron beam diffraction) using an electron beam having a probe diameter (eg, 1 nm to 30 nm) which is close to or smaller than the crystal part size
  • a probe diameter eg, 1 nm to 30 nm
  • a high brightness region is observed in a circular shape (in a ring shape), and a plurality of spots are observed in the region.
  • the nc-OS film has a lower density of defect states than the amorphous oxide semiconductor film.
  • the nc-OS film has no regularity in crystal orientation between different crystal parts. Therefore, the nc-OS film has a higher density of defect states than the CAAC-OS film. Therefore, the nc-OS film has higher carrier concentration and higher electron mobility than the CAAC-OS film in some cases. Therefore, a transistor including the nc-OS film might have high field-effect mobility.
  • the nc-OS film can be formed by reducing the oxygen flow rate ratio during film formation as compared with the CAAC-OS film. Further, the nc-OS film can be formed by lowering the substrate temperature at the time of film formation as compared with the CAAC-OS film. For example, since an nc-OS film can be formed even when the substrate temperature is relatively low (for example, a temperature of 130 ° C. or lower) or when the substrate is not heated, a large glass substrate, a resin substrate, or the like is used. Suitable for high productivity.
  • a crystal structure of a metal oxide is used.
  • a metal oxide formed by a sputtering method using the above target at a substrate temperature of 100 ° C. or higher and 130 ° C. or lower has a crystal structure of either an nc (nano crystal) structure or a CAAC structure, or a structure in which these are mixed. Easy to take.
  • a metal oxide formed by a sputtering method at a substrate temperature of room temperature (RT) is likely to have an nc crystal structure.
  • the room temperature (RT) referred to here includes the temperature when the substrate is not heated.
  • ⁇ Metal oxide composition> The structure of a Cloud-Aligned Composite (CAC) -OS that can be used for the transistor disclosed in one embodiment of the present invention is described below.
  • CAC Cloud-Aligned Composite
  • CAAC c-axis aligned crystal
  • CAC Cloud-Aligned composite
  • CAC-OS or CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and the whole material has a function as a semiconductor.
  • the conductive function is a function of flowing electrons (or holes) serving as carriers
  • the insulating function is the function of electrons serving as carriers. It is a function that does not flow.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • a conductive region and an insulating region are separated at a nanoparticle level in a material.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region is observed with its periphery blurred and connected in a cloud shape.
  • the conductive region and the insulating region may be dispersed in the material in a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less. .
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • the CAC-OS or the CAC-metal oxide is composed of a component having a wide gap due to the insulating region and a component having a narrow gap due to the conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel formation region of a transistor, a high current driving force, that is, a large on-current and a high field-effect mobility can be obtained in the on state of the transistor.
  • CAC-OS or CAC-metal oxide can also be referred to as a matrix composite material or a metal matrix composite material.
  • FIG. 12A shows a top view of the display device 700.
  • the display device 700 includes a first substrate 701 and a second substrate 705 which are attached to each other with a sealant 712.
  • a pixel portion 702, a source driver circuit portion 704, and a gate driver circuit portion 706 are provided over the first substrate 701 in a region sealed with the first substrate 701, the second substrate 705, and the sealant 712.
  • the pixel portion 702 is provided with a plurality of display elements.
  • An FPC terminal portion 708 to which an FPC 716 (FPC: Flexible printed circuit) is connected is provided in a portion of the first substrate 701 that does not overlap with the second substrate 705.
  • the FPC 716 supplies various signals and the like to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 through the FPC terminal portion 708 and the signal line 710.
  • a plurality of gate driver circuit units 706 may be provided. Further, the gate driver circuit unit 706 and the source driver circuit unit 704 may be in the form of IC chips separately formed and packaged on a semiconductor substrate or the like. The IC chip can be mounted on the first substrate 701 or the FPC 716.
  • a transistor which is a semiconductor device of one embodiment of the present invention can be applied to the transistors included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • a liquid crystal element, a light emitting element, or the like can be given.
  • a transmissive liquid crystal element, a reflective liquid crystal element, a semi-transmissive liquid crystal element, or the like can be used.
  • the light emitting element include self-luminous light emitting elements such as LEDs (Light Emitting Diodes), OLEDs (Organic LEDs), QLEDs (Quantum-dot LEDs), and semiconductor lasers.
  • a shutter type or an optical interference type MEMS (Micro Electro Mechanical Systems) element a display element to which a microcapsule type, an electrophoretic type, an electrowetting type, or an electronic powder fluid (registered trademark) type is applied is used. You can also
  • a display device 700A shown in FIG. 12B is an example of a display device to which a flexible resin layer 743 is applied instead of the first substrate 701 and which can be used as a flexible display.
  • the pixel portion 702 does not have a rectangular shape, but the corner portion has an arc shape. Further, as shown in a region P1 in FIG. 12B, the pixel portion 702 and the resin layer 743 have a cutout portion in which part is cut out.
  • the pair of gate driver circuit portions 706 are provided on both sides with the pixel portion 702 interposed therebetween. The gate driver circuit portion 706 is provided along the arcuate contour at the corner of the pixel portion 702.
  • the resin layer 743 has a shape in which a portion where the FPC terminal portion 708 is provided protrudes. Further, a part of the resin layer 743 including the FPC terminal portion 708 can be folded back to the back side in the region P2 in FIG. 12B. By folding a part of the resin layer 743, the display device 700A can be mounted on an electronic device in a state where the FPC 716 is overlapped and arranged on the back side of the pixel portion 702, and space saving of the electronic device can be achieved. .
  • An IC 717 is mounted on the FPC 716 connected to the display device 700A.
  • the IC 717 has a function as a source driver circuit, for example.
  • the source driver circuit portion 704 in the display device 700A can be configured to include at least one of a protection circuit, a buffer circuit, a demultiplexer circuit, and the like.
  • the display device 700B shown in FIG. 12C is a display device that can be suitably used for an electronic device having a large screen.
  • the display device 700B can be preferably used for, for example, a television device, a monitor device, a personal computer (including a notebook type or a desktop type), a tablet terminal, a digital signage, and the like.
  • the display device 700B has a plurality of source driver ICs 721 and a pair of gate driver circuit units 722.
  • a plurality of source driver ICs 721 are attached to the FPC 723, respectively.
  • one terminal of each of the plurality of FPCs 723 is connected to the first board 701 and the other terminal is connected to the printed board 724.
  • the printed circuit board 724 can be disposed on the back side of the pixel portion 702 and mounted on an electronic device, which leads to space saving of the electronic device.
  • the gate driver circuit portion 722 is formed on the first substrate 701. Thereby, an electronic device with a narrow frame can be realized.
  • a display device having a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more can be realized. Further, it is possible to realize a display device having an extremely high resolution such as 4K2K or 8K4K.
  • FIGS. 13 to 15 are cross-sectional views taken along the alternate long and short dash line QR shown in FIG. 12A.
  • 16 is a cross-sectional view taken along alternate long and short dash line ST in the display device 700A shown in FIG. 12B.
  • 13 and 14 show a configuration in which a liquid crystal element is used as a display element
  • FIGS. 15 and 16 show a configuration in which an EL element is used.
  • the display device illustrated in FIGS. 13 to 16 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
  • the lead wiring portion 711 has a signal line 710.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 752.
  • FIG. 14 shows the case where the capacitor 790 is not provided.
  • the transistors illustrated in Embodiment 1 can be applied to the transistors 750 and 752.
  • the transistor used in this embodiment has a highly purified oxide semiconductor film in which formation of oxygen vacancies is suppressed.
  • the transistor can have low off-state current. Therefore, the holding time of the electric signal such as the image signal can be lengthened, and the writing interval of the image signal and the like can be set longer. Therefore, the frequency of refresh operations can be reduced, which leads to an effect of reducing power consumption.
  • the transistor used in this embodiment has a relatively high field-effect mobility, it can be driven at high speed.
  • a switching transistor in a pixel portion and a driver transistor used in a driver circuit portion can be formed over the same substrate. That is, a configuration in which a drive circuit formed of a silicon wafer or the like is not applied is also possible, and the number of parts of the display device can be reduced. Further, even in the pixel portion, a high-quality image can be provided by using a transistor which can be driven at high speed.
  • the capacitor 790 illustrated in FIGS. 13, 15, and 16 includes a lower electrode formed by processing the same film as the first gate electrode included in the transistor 750 and a metal oxide that is the same as the semiconductor layer. And an upper electrode formed by.
  • the upper electrode has a low resistance like the source region and the drain region of the transistor 750. Further, a part of an insulating film functioning as a first gate insulating layer of the transistor 750 is provided between the lower electrode and the upper electrode. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes. Further, a wiring obtained by processing the same film as the source electrode and the drain electrode of the transistor is connected to the upper electrode.
  • a planarization insulating film 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • a transistor having a different structure from the transistor 750 included in the pixel portion 702 and the transistor 752 included in the source driver circuit portion 704 may be used.
  • a top-gate transistor may be applied to either one and a bottom-gate transistor may be applied to the other.
  • the gate driver circuit unit 706 is similar to the source driver circuit unit 704.
  • the signal line 710 is formed of the same conductive film as the source and drain electrodes of the transistors 750 and 752. At this time, it is preferable to use a low-resistance material such as a material containing a copper element because a signal delay or the like due to wiring resistance is small and a large screen can be displayed.
  • the FPC terminal portion 708 has a wiring 760, a part of which functions as a connection electrode, an anisotropic conductive film 780, and an FPC 716.
  • the wiring 760 is electrically connected to a terminal included in the FPC 716 through the anisotropic conductive film 780.
  • the wiring 760 is formed using the same conductive film as the source electrode, the drain electrode, and the like of the transistors 750 and 752.
  • a flexible substrate such as a glass substrate or a plastic substrate can be used.
  • an insulating layer having a barrier property against water or hydrogen is preferably provided between the first substrate 701 and the transistor 750 or the like.
  • a light-shielding film 738, a coloring film 736, and an insulating film 734 in contact with these are provided on the second substrate 705 side.
  • the display device 700 illustrated in FIG. 13 includes a liquid crystal element 775 and a spacer 778.
  • the liquid crystal element 775 includes a conductive layer 772, a conductive layer 774, and a liquid crystal layer 776 therebetween.
  • the conductive layer 774 is provided on the second substrate 705 side and has a function as a common electrode.
  • the conductive layer 772 is electrically connected to a source electrode or a drain electrode included in the transistor 750.
  • the conductive layer 772 is formed over the planarization insulating film 770 and functions as a pixel electrode.
  • a material that transmits visible light or a material that reflects light can be used for the conductive layer 772.
  • the light-transmitting material for example, an oxide material containing indium, zinc, tin, or the like may be used.
  • the reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the display device 700 becomes a reflective liquid crystal display device.
  • a transmissive liquid crystal display device is obtained.
  • a polarizing plate is provided on the viewing side.
  • a pair of polarizing plates are provided so as to sandwich the liquid crystal element.
  • the display device 700 shown in FIG. 14 shows an example using a liquid crystal element 775 of a horizontal electric field system (for example, FFS mode).
  • a conductive layer 774 serving as a common electrode is provided over the conductive layer 772 with an insulating layer 773 provided therebetween.
  • the alignment state of the liquid crystal layer 776 can be controlled by an electric field generated between the conductive layers 772 and 774.
  • a storage capacitor can be formed by a laminated structure of a conductive layer 774, an insulating layer 773, and a conductive layer 772. Therefore, it is not necessary to separately provide a capacitive element, and the aperture ratio can be increased.
  • an alignment film in contact with the liquid crystal layer 776 may be provided.
  • a polarizing member, a retardation member, an optical member (optical substrate) such as an antireflection member, and a light source such as a backlight and a sidelight can be appropriately provided.
  • the liquid crystal layer 776 includes thermotropic liquid crystal, low-molecular liquid crystal, polymer liquid crystal, polymer dispersed liquid crystal (PDLC: Polymer Dispersed Liquid Crystal), polymer network liquid crystal (PNLC: Polymer Network Liquid Crystal), and ferroelectric liquid crystal.
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal
  • ferroelectric liquid crystal An antiferroelectric liquid crystal or the like can be used.
  • liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
  • the modes of the liquid crystal element are TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In-Plane-Switching) mode, FFS (Fringe Field Switching) mode, and ASM (Axially symmetric-Metric) mode.
  • TN Transmission Nematic
  • VA Very Alignment
  • IPS In-Plane-Switching
  • FFS Frringe Field Switching
  • ASM Axially symmetric-Metric
  • OCB Optically Compensated Birefringence
  • ECB Electrically Controlled Birefringence
  • guest host mode etc.
  • a liquid crystal layer 776 may be a scattering type liquid crystal using a polymer dispersion type liquid crystal or a polymer network type liquid crystal. At this time, a monochrome display may be performed without providing the coloring film 736, or a color display may be performed using the coloring film 736.
  • a time division display method (also referred to as a field sequential driving method) in which color display is performed based on the successive additive color mixing method may be applied.
  • the coloring film 736 can be omitted.
  • the time-division display method it is not necessary to provide sub-pixels that exhibit R (red), G (green), and B (blue) colors, so that the aperture ratio of the pixel can be improved and There are advantages such as increasing the degree.
  • the display device 700 illustrated in FIG. 15 includes a light emitting element 782.
  • the light emitting element 782 includes a conductive layer 772, an EL layer 786, and a conductive film 788.
  • the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
  • Materials that can be used for organic compounds include fluorescent materials and phosphorescent materials.
  • Examples of materials that can be used for the quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core / shell type quantum dot materials, core type quantum dot materials, and the like.
  • an insulating film 730 which covers a part of the conductive layer 772 is provided over the planarization insulating film 770.
  • the light emitting element 782 is a top emission type light emitting element having a light-transmitting conductive film 788.
  • the light-emitting element 782 may have a bottom emission structure in which light is emitted to the conductive layer 772 side or a dual emission structure in which light is emitted to both the conductive layer 772 side and the conductive film 788 side.
  • the colored film 736 is provided in a position overlapping with the light emitting element 782, and the light shielding film 738 is provided in a position overlapping with the insulating film 730, the leading wiring portion 711, and the source driver circuit portion 704. Further, the coloring film 736 and the light shielding film 738 are covered with the insulating film 734. A space between the light emitting element 782 and the insulating film 734 is filled with a sealing film 732. Note that when the EL layer 786 is formed in an island shape for each pixel or in a stripe shape for each pixel column, that is, when the EL layer 786 is formed by coating separately, the coloring film 736 may not be provided.
  • FIG. 16 shows the configuration of a display device that can be suitably applied to a flexible display.
  • FIG. 16 is a cross-sectional view taken along alternate long and short dash line ST in the display device 700A shown in FIG. 12B.
  • the display device 700A shown in FIG. 16 has a structure in which a support substrate 745, an adhesive layer 742, a resin layer 743, and an insulating layer 744 are laminated in place of the first substrate 701 shown in FIG.
  • the transistor 750, the capacitor 790, and the like are provided over the insulating layer 744 provided over the resin layer 743.
  • the support substrate 745 is a thin substrate that includes organic resin, glass, etc. and is flexible enough.
  • the resin layer 743 is a layer containing an organic resin such as polyimide or acrylic.
  • the insulating layer 744 includes an inorganic insulating film such as silicon oxide, silicon oxynitride, or silicon nitride.
  • the resin layer 743 and the supporting substrate 745 are attached to each other with an adhesive layer 742.
  • the resin layer 743 is preferably thinner than the supporting substrate 745.
  • the display device 700 shown in FIG. 16 has a protective layer 740 instead of the substrate 705 shown in FIG.
  • the protective layer 740 is attached to the sealing film 732.
  • a glass substrate, a resin film, or the like can be used as the protective layer 740.
  • an optical member such as a polarizing plate or a scattering plate, an input device such as a touch sensor panel, or a structure in which two or more of these are stacked may be applied.
  • the EL layer 786 included in the light emitting element 782 is provided in an island shape over the insulating film 730 and the conductive layer 772. By forming the EL layer 786 so that emission colors are different for each subpixel, color display can be realized without using the coloring film 736. Further, a protective layer 741 is provided so as to cover the light emitting element 782.
  • the protective layer 741 has a function of preventing impurities such as water from diffusing into the light emitting element 782.
  • As the protective layer 741 it is preferable to use an inorganic insulating film. Further, it is more preferable to have a laminated structure including at least one inorganic insulating film and at least one organic insulating film.
  • FIG. 16 shows a bendable area P2.
  • the region P2 includes a portion where the inorganic insulating film such as the insulating layer 744 is not provided in addition to the supporting substrate 745 and the adhesive layer 742.
  • the resin layer 746 is provided so as to cover the wiring 760.
  • An input device may be provided in the display device shown in FIGS.
  • Examples of the input device include a touch sensor and the like.
  • a sensor system various systems such as a capacitance system, a resistance film system, a surface acoustic wave system, an infrared system, an optical system, and a pressure sensitive system can be used. Alternatively, these two or more may be used in combination.
  • the touch panel has a structure in which an input device is formed between a pair of substrates, a so-called in-cell touch panel, an input device is formed over a display device, a so-called on-cell touch panel, or used by being attached to a display device. There is a so-called out-cell type touch panel.
  • the display device illustrated in FIG. 17A includes a pixel portion 502, a driver circuit portion 504, a protection circuit 506, and a terminal portion 507. Note that the protection circuit 506 may not be provided.
  • the pixel circuit 501 is hatched in order to distinguish between the protection circuit 506 and the pixel circuit 501.
  • the transistor of one embodiment of the present invention can be applied to the transistors included in the pixel portion 502 and the driver circuit portion 504.
  • the transistor of one embodiment of the present invention may also be applied to the protection circuit 506.
  • the pixel portion 502 has a plurality of pixel circuits 501 that drive a plurality of display elements arranged in X rows and Y columns (X and Y are each independently a natural number of 2 or more).
  • the driver circuit portion 504 includes driver circuits such as a gate driver 504a that outputs a scan signal to the scan lines GL_1 to GL_X and a source driver 504b that supplies a data signal to the data lines DL_1 to DL_Y.
  • the gate driver 504a may have at least a shift register.
  • the source driver 504b is configured using, for example, a plurality of analog switches and the like. Further, the source driver 504b may be formed using a shift register or the like.
  • the terminal portion 507 is a portion provided with a terminal for inputting a power supply, a control signal, an image signal, and the like to the display device from an external circuit.
  • the protection circuit 506 is a circuit which, when a potential outside a certain range is applied to the wiring to which it is connected, makes the wiring and the other wiring conductive.
  • the protection circuit 506 illustrated in FIG. 17A includes, for example, scan lines GL_1 to GL_X which are wirings between the gate driver 504a and the pixel circuit 501, data lines DL_1 to DL_Y which are wirings between the source driver 504b, and the pixel circuit 501. Connected to various wiring.
  • the gate driver 504a and the source driver 504b may each be provided over the same substrate as the pixel portion 502, or may be provided over a substrate on which a gate driver circuit or a source driver circuit is separately formed (for example, a single crystal semiconductor or a polycrystalline semiconductor).
  • the formed drive circuit board may be mounted on the board by COG or TAB (Tape Automated Bonding).
  • the plurality of pixel circuits 501 shown in FIG. 17A can be configured, for example, as shown in FIGS. 17B and 17C.
  • the pixel circuit 501 illustrated in FIG. 17B includes a liquid crystal element 570, a transistor 550, and a capacitor 560. Further, the data line DL_n, the scan line GL_m, the potential supply line VL, and the like are connected to the pixel circuit 501.
  • the potential of one of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specifications of the pixel circuit 501.
  • the alignment state of the liquid crystal element 570 is set by the written data. Note that a common potential (common potential) may be applied to one of a pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, different potentials may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
  • the pixel circuit 501 illustrated in FIG. 17C includes transistors 552 and 554, a capacitor 562, and a light emitting element 572. Further, the data line DL_n, the scan line GL_m, the potential supply line VL_a, the potential supply line VL_b, and the like are connected to the pixel circuit 501.
  • the high power supply potential VDD is applied to one of the potential supply line VL_a and the potential supply line VL_b, and the low power supply potential VSS is applied to the other.
  • the luminance flowing from the light emitting element 572 is controlled by controlling the current flowing through the light emitting element 572 in accordance with the potential applied to the gate of the transistor 554.
  • Embodiment 4 a pixel circuit including a memory for correcting the gradation displayed in the pixel and a display device including the pixel circuit will be described.
  • the transistor illustrated in Embodiment 1 can be applied to a transistor used in the pixel circuit described below.
  • FIG. 18A shows a circuit diagram of the pixel circuit 400.
  • the pixel circuit 400 includes a transistor M1, a transistor M2, a capacitor C1, and a circuit 401.
  • the wiring S1, the wiring S2, the wiring G1, and the wiring G2 are connected to the pixel circuit 400.
  • the gate is connected to the wiring G1, one of the source and the drain is connected to the wiring S1, and the other of the source and the drain is connected to one electrode of the capacitor C1.
  • the gate is connected to the wiring G2, one of the source and the drain is connected to the wiring S2, the other of the source and the drain is connected to the other electrode of the capacitor C1, and the circuit 401.
  • the circuit 401 is a circuit including at least one display element.
  • Various elements can be used as the display element, but typically, a light emitting element such as an organic EL element or an LED element, a liquid crystal element, or a MEMS (Micro Electro Mechanical Systems) element can be applied.
  • a node connecting the transistor M1 and the capacitor C1 is a node N1
  • a node connecting the transistor M2 and the circuit 401 is a node N2.
  • the pixel circuit 400 can hold the potential of the node N1 by turning off the transistor M1. Further, the potential of the node N2 can be held by turning off the transistor M2. In addition, by writing a predetermined potential to the node N1 via the transistor M1 with the transistor M2 in the off state, the potential of the node N2 changes in accordance with the displacement of the potential of the node N1 due to capacitive coupling via the capacitor C1. Can be changed.
  • the transistor to which an oxide semiconductor is applied which is illustrated in Embodiment 1, can be applied to one or both of the transistor M1 and the transistor M2. Therefore, the potential of the node N1 and the node N2 can be held for a long period of time by an extremely low off-state current. Note that when the period for holding the potential of each node is short (specifically, when the frame frequency is 30 Hz or higher), a transistor to which a semiconductor such as silicon is applied may be used.
  • FIG. 18B is a timing chart regarding the operation of the pixel circuit 400. Note that, for ease of explanation, influences of various resistances such as wiring resistances, parasitic capacitances of transistors and wirings, and threshold voltage of transistors are not considered.
  • one frame period is divided into a period T1 and a period T2.
  • the period T1 is a period for writing a potential to the node N2
  • the period T2 is a period for writing a potential to the node N1.
  • Period T1 In the period T1, a potential for turning on the transistor is applied to both the wiring G1 and the wiring G2. Further, the wiring V1 is supplied with the fixed potential V ref and the wiring S2 is supplied with the first data potential V w .
  • the potential V ref is applied to the node N1 from the wiring S1 through the transistor M1. Further, the node N2 is supplied with the first data potential V w from the wiring S2 through the transistor M2. Therefore, a state where the potential difference V w -V ref is held in the capacitor C1.
  • the wiring G1 is supplied with a potential for turning on the transistor M1 and the wiring G2 is supplied with a potential for turning off the transistor M2. Further, the second data potential V data is supplied to the wiring S1.
  • a predetermined constant potential may be applied to the wiring S2 or the wiring S2 may be in a floating state.
  • the node N1 is supplied with the second data potential V data from the wiring S1 through the transistor M1.
  • the potential of the node N2 changes by the potential dV according to the second data potential V data due to capacitive coupling by the capacitance C1. That is, a potential obtained by adding the first data potential V w and the potential dV is input to the circuit 401.
  • the potential dV is shown as a positive value in FIG. 18B, it may be a negative value. That is, the second data potential V data may be lower than the potential V ref .
  • the potential dV is generally determined by the capacitance value of the capacitance C1 and the capacitance value of the circuit 401.
  • the potential dV becomes a potential close to the second data potential V data .
  • the pixel circuit 400 can generate a potential to be supplied to the circuit 401 including a display element by combining two types of data signals, so that gradation correction can be performed in the pixel circuit 400.
  • the pixel circuit 400 can also generate a potential exceeding the maximum potential that can be supplied to the wiring S1 and the wiring S2. For example, when a light emitting element is used, high dynamic range (HDR) display or the like can be performed. Moreover, when a liquid crystal element is used, overdrive drive or the like can be realized.
  • HDR high dynamic range
  • the pixel circuit 400LC illustrated in FIG. 18C includes a circuit 401LC.
  • the circuit 401LC includes a liquid crystal element LC and a capacitor C2.
  • one electrode is connected to the other electrode of the capacitor C1, the other of the source and the drain of the transistor M2, and one electrode of the capacitor C2, and the other electrode is connected to a wiring to which the potential V com2 is applied.
  • the other electrode of the capacitor C2 is connected to a wiring to which the potential V com1 is applied.
  • the capacity C2 functions as a storage capacity.
  • the capacitor C2 can be omitted if unnecessary.
  • the pixel circuit 400LC can supply a high voltage to the liquid crystal element LC, it is possible to realize a high-speed display by overdriving and apply a liquid crystal material having a high driving voltage, for example. Further, by supplying a correction signal to the wiring S1 or the wiring S2, the gradation can be corrected according to the operating temperature, the deterioration state of the liquid crystal element LC, or the like.
  • the pixel circuit 400EL illustrated in FIG. 18D includes a circuit 401EL.
  • the circuit 401EL includes a light emitting element EL, a transistor M3, and a capacitor C2.
  • the gate is connected to one electrode of the capacitor C2, one of the source and the drain is connected to the wiring to which the potential V H is applied, and the other is connected to one electrode of the light emitting element EL.
  • the other electrode of the capacitor C2 is connected to the wiring to which the potential Vcom is applied.
  • the other electrode of the light-emitting element EL is connected to a wiring to which the potential V L is applied.
  • the transistor M3 has a function of controlling the current supplied to the light emitting element EL.
  • the capacitor C2 functions as a storage capacitor. The capacitor C2 can be omitted if unnecessary.
  • the transistor M3 may be connected to the cathode side. At that time, the values of the potential V H and the potential V L can be changed as appropriate.
  • the pixel circuit 400EL can flow a large current to the light emitting element EL by applying a high potential to the gate of the transistor M3, and thus, for example, an HDR display or the like can be realized. Further, by supplying a correction signal to the wiring S1 or the wiring S2, it is possible to correct the variation in the electrical characteristics of the transistor M3 or the light emitting element EL.
  • circuit is not limited to the example illustrated in FIGS. 18C and 18D, and may have a configuration in which a transistor and a capacitance are added separately.
  • the display module 6000 illustrated in FIG. 19A includes a display device 6006 to which an FPC 6005 is connected, a frame 6009, a printed board 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.
  • a display device manufactured using one embodiment of the present invention can be used as the display device 6006.
  • the display device 6006 can realize a display module with extremely low power consumption.
  • the shape and dimensions of the upper cover 6001 and the lower cover 6002 can be appropriately changed according to the size of the display device 6006.
  • the display device 6006 may have a function as a touch panel.
  • the frame 6009 may have a function of protecting the display device 6006, a function of blocking electromagnetic waves generated by the operation of the printed circuit board 6010, a function of a heat sink, and the like.
  • the printed circuit board 6010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal, a battery control circuit, and the like.
  • FIG. 19B is a schematic sectional view of a display module 6000 including an optical touch sensor.
  • the display module 6000 has a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010.
  • a pair of light guide portions (a light guide portion 6017a and a light guide portion 6017b) are provided in a region surrounded by the upper cover 6001 and the lower cover 6002.
  • the display device 6006 is provided so as to overlap with the printed circuit board 6010 and the battery 6011 with the frame 6009 interposed therebetween.
  • the display device 6006 and the frame 6009 are fixed to the light guide portions 6017a and 6017b.
  • Light 6018 emitted from the light emitting unit 6015 passes through the upper portion of the display device 6006 by the light guiding unit 6017a, reaches the light receiving unit 6016 through the light guiding unit 6017b.
  • a touch operation can be detected by blocking the light 6018 by a detected object such as a finger or a stylus.
  • a plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display device 6006.
  • a plurality of light receiving units 6016 are provided at positions facing the light emitting unit 6015. This makes it possible to obtain information on the position where the touch operation is performed.
  • the light emitting unit 6015 can use a light source such as an LED element, and it is particularly preferable to use a light source that emits infrared rays.
  • the light receiving unit 6016 can use a photoelectric element that receives the light emitted by the light emitting unit 6015 and converts the light into an electric signal.
  • a photodiode capable of receiving infrared rays can be used.
  • the light emitting portion 6015 and the light receiving portion 6016 can be arranged below the display device 6006, and external light reaches the light receiving portion 6016 and touch sensor Can be prevented from malfunctioning.
  • malfunction of the touch sensor can be suppressed more effectively.
  • the electronic device 6500 shown in FIG. 20A is a personal digital assistant that can be used as a smartphone.
  • the electronic device 6500 includes a housing 6501, a display portion 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • the display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502.
  • FIG. 20B is a schematic sectional view including an end portion of the housing 6501 on the microphone 6506 side.
  • a protective member 6510 having a light-transmitting property is provided on a display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, a print are provided in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 by an adhesive layer (not shown).
  • a part of the display panel 6511 is folded back in the area outside the display portion 6502. Further, the FPC 6515 is connected to the folded back portion. An IC 6516 is mounted on the FPC 6515. The FPC 6515 is connected to a terminal provided on the printed board 6517.
  • the flexible display panel of one embodiment of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized. Further, since the display panel 6511 is extremely thin, a large capacity battery 6518 can be mounted while suppressing the thickness of the electronic device. Further, by folding a part of the display panel 6511 and arranging the connection portion with the FPC 6515 on the back side of the pixel portion, an electronic device with a narrow frame can be realized.
  • the electronic devices exemplified below include a display device of one embodiment of the present invention in a display portion. Therefore, the electronic device achieves high resolution. Further, it is possible to provide an electronic device having both a high resolution and a large screen.
  • the display unit of the electronic device can display an image having a resolution of, for example, full high definition, 4K2K, 8K4K, 16K8K, or higher.
  • Examples of electronic devices include electronic devices having a relatively large screen such as a television device, a laptop personal computer, a monitor device, a digital signage, a pachinko machine, and a game machine, as well as a digital camera, a digital video camera, and a digital photo.
  • a frame, a mobile phone, a portable game machine, a portable information terminal, a sound reproducing device, and the like can be given.
  • the electronic device to which one embodiment of the present invention is applied can be incorporated along a flat surface or a curved surface of an inner wall or an outer wall of a house or a building, an interior or exterior of an automobile, or the like.
  • FIG. 21A is a diagram showing the appearance of the camera 8000 with the finder 8100 attached.
  • the camera 8000 has a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000.
  • the camera 8000 may have a lens 8006 and a housing integrated with each other.
  • the camera 8000 can take an image by pressing a shutter button 8004 or touching a display portion 8002 which functions as a touch panel.
  • the housing 8001 has a mount having electrodes, and can connect a strobe device and the like in addition to the finder 8100.
  • the finder 8100 has a housing 8101, a display portion 8102, buttons 8103, and the like.
  • the housing 8101 is attached to the camera 8000 by a mount that engages with the mount of the camera 8000.
  • the finder 8100 can display an image or the like received from the camera 8000 on the display unit 8102.
  • the button 8103 has a function as a power button or the like.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the finder 8100.
  • the camera 8000 with a built-in viewfinder may be used.
  • FIG. 21B is a diagram showing an appearance of the head mounted display 8200.
  • the head mounted display 8200 has a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205 and the like.
  • a battery 8206 is built in the mounting portion 8201.
  • the cable 8205 supplies electric power from the battery 8206 to the main body 8203.
  • the main body 8203 includes a wireless receiver and the like, and can display received video information on the display portion 8204. Further, the main body 8203 is provided with a camera, and can use the information of the movement of the eyeballs and eyelids of the user as an input unit.
  • the mounting portion 8201 may be provided with a plurality of electrodes capable of detecting a current flowing along with the movement of the eyeball of the user at a position where the user touches it, and may have a function of recognizing the line of sight. Further, it may have a function of monitoring the pulse of the user by the current flowing through the electrode.
  • the mounting portion 8201 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and has a function of displaying biological information of the user on the display portion 8204 and movement of the head of the user. It may have a function of changing the image displayed on the display portion 8204 in accordance with the above.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204.
  • the head mounted display 8300 includes a housing 8301, a display portion 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the user can visually recognize the display on the display portion 8302 through the lens 8305.
  • the display portion 8302 it is preferable to arrange the display portion 8302 in a curved shape because the user can feel a high sense of reality.
  • another image displayed in a different region of the display portion 8302 can be viewed through the lens 8305, whereby three-dimensional display using parallax can be performed.
  • the structure is not limited to one display portion 8302 provided, and two display portions 8302 may be provided and one display portion may be provided for one eye of the user.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302. Since the display device including the semiconductor device of one embodiment of the present invention has extremely high definition, even if the display device is enlarged using the lens 8305 as illustrated in FIG. You can display high-quality images.
  • the electronic devices illustrated in FIGS. 22A to 22G include a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force, displacement, position, speed). , Acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared Including a function to perform), a microphone 9008, and the like.
  • the electronic devices shown in FIGS. 22A to 22G have various functions. For example, a function of displaying various information (still image, moving image, text image, etc.) on the display unit, a touch panel function, a function of displaying a calendar, date or time, a function of controlling processing by various software (programs), It can have a wireless communication function, a function of reading and processing a program or data recorded in a recording medium, and the like. Note that the functions of the electronic device are not limited to these and can have various functions.
  • the electronic device may have a plurality of display units.
  • the electronic device is provided with a camera or the like and has a function of shooting a still image or a moving image and storing it in a recording medium (external or built in the camera), a function of displaying the shot image on the display unit Good.
  • FIGS. 22A to 22G The details of the electronic devices shown in FIGS. 22A to 22G will be described below.
  • FIG. 22A is a perspective view showing the television device 9100.
  • the television device 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • FIG. 22B is a perspective view showing the portable information terminal 9101.
  • the mobile information terminal 9101 can be used as, for example, a smartphone.
  • the portable information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display characters and image information on its plurality of surfaces.
  • FIG. 22B shows an example in which three icons 9050 are displayed.
  • the information 9051 indicated by a dashed rectangle can be displayed on another surface of the display portion 9001. Examples of the information 9051 include notification of incoming email, SNS, telephone, etc., title of email, SNS, etc., sender's name, date and time, time, battery level, antenna reception strength, and the like.
  • the icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 22C is a perspective view showing the portable information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • the information 9052, the information 9053, and the information 9054 are displayed on different surfaces is shown.
  • the user can check the information 9053 displayed at a position where it can be observed from above the mobile information terminal 9102 while the mobile information terminal 9102 is stored in the chest pocket of the clothes. The user can confirm the display without taking out the portable information terminal 9102 from the pocket, and can judge whether or not to receive a call, for example.
  • FIG. 22D is a perspective view showing a wristwatch type portable information terminal 9200.
  • the mobile information terminal 9200 can be used as, for example, a smart watch (registered trademark).
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the mobile information terminal 9200 can also make a hands-free call by, for example, mutual communication with a headset capable of wireless communication.
  • the portable information terminal 9200 can also perform data transmission and charging with other information terminals by using the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding.
  • FIG. 22E, 22F, and 22G are perspective views showing a foldable portable information terminal 9201. Further, FIG. 22E is a state in which the portable information terminal 9201 is expanded, FIG. 22G is a state in which the portable information terminal 9201 is folded, and FIG. 22F is a perspective view in the state of changing from one of FIG. 22E and FIG. 22G to the other.
  • the portable information terminal 9201 is excellent in portability in a folded state and excellent in displayability due to a wide display area without a joint in an expanded state.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by hinges 9055. For example, the display portion 9001 can be bent with a radius of curvature of 1 mm or more and 150 mm or less.
  • FIG. 23A shows an example of a television device.
  • a display portion 7500 is incorporated in a housing 7101.
  • a structure is shown in which the housing 7101 is supported by a stand 7103.
  • the operation of the television device 7100 illustrated in FIG. 23A can be performed with an operation switch included in the housing 7101 or a separate remote controller 7111.
  • a touch panel may be applied to the display portion 7500 and the television device 7100 may be operated by touching the touch panel.
  • the remote controller 7111 may have a display portion in addition to the operation buttons.
  • the television device 7100 may include a television broadcast receiver and a communication device for network connection.
  • FIG. 23B shows a notebook personal computer 7200.
  • the laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display portion 7500 is incorporated in the housing 7211.
  • 23C and 23D show an example of digital signage (digital signage).
  • the digital signage 7300 illustrated in FIG. 23C includes a housing 7301, a display portion 7500, a speaker 7303, and the like. Further, an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like can be provided.
  • FIG. 23D is a digital signage 7400 attached to a column 7401.
  • the digital signage 7400 includes a display portion 7500 provided along the curved surface of the pillar 7401.
  • the wider the display unit 7500 the more information that can be provided at one time can be increased, and it is more noticeable to people. Therefore, for example, the advertising effect of an advertisement is enhanced.
  • a touch panel to the display portion 7500 so that the user can operate it.
  • it can be used not only for advertising, but also for providing information required by the user such as route information, traffic information, and guidance information on commercial facilities.
  • the digital signage 7300 or the digital signage 7400 can be linked to the information terminal 7311 such as a smartphone owned by the user by wireless communication.
  • the display of the display unit 7500 can be switched by displaying the advertisement information displayed on the display unit 7500 on the screen of the information terminal device 7311 or operating the information terminal device 7311.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the information terminal 7311 as an operation means (controller). This allows an unspecified number of users to simultaneously participate in the game and enjoy it.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500 in FIGS. 23A to 23D.
  • the electronic device has a structure including a display portion; however, one embodiment of the present invention can be applied to an electronic device without a display portion.
  • samples (sample A1 and sample A2) corresponding to the transistor 100 shown in FIG. 1 were manufactured, and the cross-sectional shape and the drain current-drain voltage characteristic (ID-VD characteristic) of the transistor were evaluated. Note that a transistor without the conductive layer 106 was manufactured here.
  • a first silicon nitride film having a thickness of 50 nm, a second silicon nitride film having a thickness of 150 nm, a third silicon nitride film having a thickness of 100 nm, and a first silicon film having a thickness of 3 nm are formed on a glass substrate.
  • a silicon oxynitride film was formed in this order.
  • the first silicon nitride film and the third silicon nitride film were formed by PECVD using a mixed gas of silane gas with a flow rate of 200 sccm, nitrogen gas with a flow rate of 2000 sccm, and ammonia gas with a flow rate of 100 sccm.
  • the pressure during film formation was 100 Pa
  • the power was 2000 W
  • the substrate temperature was 350 ° C.
  • the second silicon nitride film was formed by the PECVD method using a mixed gas of silane gas having a flow rate of 290 sccm, nitrogen gas having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 2000 sccm.
  • the pressure during film formation was 200 Pa, the electric power was 3000 W, and the substrate temperature was 350 ° C.
  • the first silicon oxynitride film was formed by a PECVD method using a mixed gas of a silane gas having a flow rate of 20 sccm and a nitrous oxide gas having a flow rate of 3000 sccm.
  • the pressure during film formation was 40 Pa, the electric power was 3000 W, and the substrate temperature was 350 ° C.
  • the pressure during film formation was 0.6 Pa, the power was 2.5 kW, and the substrate temperature was room temperature.
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was 10%.
  • the first metal oxide film was processed into an island shape to form a first metal oxide layer.
  • a second silicon oxynitride film having a thickness of 5 nm, a third silicon oxynitride film having a thickness of 130 nm, and a fourth silicon oxynitride film having a thickness of 5 nm were formed in this order.
  • the second silicon oxynitride film was formed by a PECVD method using a mixed gas of a silane gas having a flow rate of 24 sccm and a nitrous oxide gas having a flow rate of 18000 sccm.
  • the pressure during film formation was 200 Pa, the power was 130 W, and the substrate temperature was 350 ° C.
  • the second silicon oxynitride film corresponds to the insulating layer 110a described in Embodiment 1.
  • the third silicon oxynitride film was formed by a PECVD method using a mixed gas of a silane gas having a flow rate of 200 sccm and a nitrous oxide gas having a flow rate of 10,000 sccm.
  • the pressure during film formation was 300 Pa, the power was 750 W, and the substrate temperature was 350 ° C.
  • the third silicon oxynitride film corresponds to the insulating layer 110b described in Embodiment 1.
  • the fourth silicon oxynitride film was formed by the PECVD method using a mixed gas of a silane gas having a flow rate of 20 sccm and a nitrous oxide gas having a flow rate of 3000 sccm.
  • the pressure during film formation was 40 Pa, the power was 500 W, and the substrate temperature was 350 ° C. Note that the fourth silicon oxynitride film corresponds to the insulating layer 110c described in Embodiment 1.
  • heat treatment was performed at 370 ° C. for 1 hour in a nitrogen atmosphere.
  • An oven device was used for the heat treatment.
  • the pressure during film formation was 0.8 Pa, the power was 3.5 kW, and the substrate temperature was 200 ° C.
  • Oxygen gas oxygen flow rate ratio 100% was used as a film forming gas.
  • an ITSO film having a thickness of 10 nm and a copper film having a thickness of 100 nm were formed in this order on the second metal oxide film.
  • the ITSO film and the copper film were formed by the sputtering method.
  • the copper film was formed using a Cu target.
  • a resist mask was formed on the copper film, the second metal oxide film, the ITSO film and the copper film were processed to form the second metal oxide layer, the ITSO layer and the copper layer.
  • Wet etching was used for processing.
  • a chemical liquid in which two chemical liquids A and B were mixed at 5: 1 [volume ratio] immediately before use was used.
  • As the chemical liquid A an aqueous solution of phosphoric acid (less than 5 weight%), hydrofluoric acid (less than 1 weight%), nitric acid (less than 10 weight%), and additive (less than 22 weight%) was used.
  • As the chemical liquid B an aqueous solution of hydrogen peroxide (31 weight%) was used.
  • the etchant temperature during etching was 30 ° C.
  • the sample A1 and the sample A2 were made different in wet etching processing time, and the width L2 in the channel length direction of the region 108L was made different.
  • the sample A1 has a wet etching processing time of 110 seconds, and the sample A2 has a wet etching processing time of 60 seconds.
  • the second silicon oxynitride film, the third silicon oxynitride film, and the fourth silicon oxynitride film were etched using the resist mask as a mask to form a gate insulating layer.
  • a dry etching method was used for processing. After this, the resist mask was removed.
  • a 100-nm-thick fourth silicon nitride film and a 300-nm-thick fifth silicon oxynitride film were formed in this order.
  • the fourth silicon nitride film was formed by the PECVD method using a mixed gas of silane gas having a flow rate of 150 sccm, nitrogen gas having a flow rate of 5000 sccm, and ammonia gas having a flow rate of 100 sccm.
  • the pressure during film formation was 200 Pa, the power was 2000 W, and the substrate temperature was 350 ° C.
  • the fifth silicon oxynitride film was formed by the PECVD method using a mixed gas of a silane gas having a flow rate of 290 sccm and a nitrous oxide gas having a flow rate of 4000 sccm.
  • the pressure during film formation was 133 Pa, the power was 1000 W, and the substrate temperature was 350 ° C.
  • a part of the protective layer covering the transistor is opened, and a titanium film with a thickness of 30 nm, a copper film with a thickness of 100 nm, and a titanium film with a thickness of 50 nm are formed in this order by a sputtering method, and then, This was processed to obtain a source electrode and a drain electrode.
  • an acrylic resin film having a thickness of about 1.5 ⁇ m was formed as a flattening layer, and heat treatment was performed under a nitrogen atmosphere at a temperature of 250 ° C. for 1 hour.
  • transistors (sample A1 and sample A2) formed on the glass substrate were obtained.
  • the measurement conditions of the ID-VD characteristic of the transistor were measured by sweeping the drain voltage (VD) in the range of 0V to 30V at 0.25V intervals, with the source potential being the ground potential (GND). ID-VD measurement was continuously performed using the same transistor under four conditions of gate voltage (VG) of 0V, 2V, 4V and 6V.
  • VG gate voltage
  • the transistor used had a channel length of 3 ⁇ m and a channel width of 10 ⁇ m, and the ID-VD characteristics of 20 transistors were measured for each sample.
  • FIG. 24A is a transmission electron image (TE image: Transmission Electron Image) at a magnification of 80,000 times.
  • TE image Transmission Electron Image
  • the width L2 of the region 108L in the sample A1 was 583 nm.
  • the glass substrate is shown as Glass, each silicon nitride film as SiN, each silicon oxynitride film as SiON, each metal oxide film as IGZO, the ITSO film as ITSO, and the copper film as Cu. .
  • the ID-VD characteristics of sample A1 are shown in FIG. 24B.
  • the horizontal axis represents the drain voltage (VD) and the vertical axis represents the drain current (ID).
  • VD drain voltage
  • ID drain current
  • FIG. 24B it was confirmed that the sample A1 exhibited good ID-VD characteristics under any of the gate voltages (VG) of 2V, 4V, and 6V.
  • FIG. 25A is a transmission electron image (TE image: Transmission Electron Image) at a magnification of 80,000 times.
  • TE image Transmission Electron Image
  • the width L2 of the region 108L in the sample A2 was 238 nm.
  • the glass substrate is glass
  • each silicon nitride film is SiN
  • each silicon oxynitride film is SiON
  • each metal oxide film is IGZO
  • the ITSO film is ITSO
  • the copper film is Cu. .
  • the ID-VD characteristics of sample A2 are shown in FIG. 25B.
  • the horizontal axis represents the drain voltage (VD) and the vertical axis represents the drain current (ID).
  • VD drain voltage
  • ID drain current
  • FIG. 25B it was confirmed that the sample A2 had a reduced on-current when the gate voltage (VG) was 4V and 6V.
  • the gate voltage (VG) is 2V
  • no decrease in the on-current is confirmed, so it is presumed that the transistor deteriorated in the high drain voltage region when the gate voltage (VG) was 2V. Since no decrease in the on-current was confirmed in the sample A1 described above, it is considered that the large width of the region 108L in the sample A1 suppressed the deterioration of the transistor at a high drain voltage.
  • samples (sample B1 to sample B5) corresponding to the transistor 100 shown in FIG. 1 were prepared, and the drain current-drain voltage characteristic (ID-VD characteristic) of the transistor was evaluated.
  • ID-VD characteristic drain current-drain voltage characteristic
  • a titanium film having a thickness of 30 nm and a copper film having a thickness of 100 nm were formed in this order on a glass substrate by a sputtering method and processed to obtain a first gate electrode (bottom gate).
  • a first silicon nitride film having a thickness of 50 nm, a second silicon nitride film having a thickness of 150 nm, a third silicon nitride film having a thickness of 100 nm, and a thickness of 3 nm are formed.
  • the first silicon oxynitride film was formed in this order. Since the description of Embodiment 1 can be referred to for the first to third silicon nitride films to the third silicon nitride film and the first silicon oxynitride film, detailed description thereof is omitted.
  • the pressure during film formation was 0.3 Pa, the power was 4.5 kW, and the substrate temperature was room temperature.
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was 10%.
  • the first metal oxide film was processed into an island shape to form a first metal oxide layer.
  • a second silicon oxynitride film having a thickness of 5 nm, a third silicon oxynitride film having a thickness of 130 nm, and a fourth silicon oxynitride film having a thickness of 5 nm were formed in this order. . Since the description in Embodiment 1 can be referred to for the second silicon oxynitride film to the fourth silicon oxynitride film, detailed description thereof is omitted.
  • heat treatment was performed at 370 ° C. for 1 hour in a nitrogen atmosphere.
  • An oven device was used for the heat treatment.
  • the pressure during film formation was 0.8 Pa, the power was 3.5 kW, and the substrate temperature was 200 ° C.
  • Oxygen gas oxygen flow rate ratio 100% was used as a film forming gas.
  • an ITSO film having a thickness of 10 nm and a copper film having a thickness of 100 nm were formed in this order on the second metal oxide film.
  • the ITSO film and the copper film were formed by the sputtering method.
  • the copper film was formed using a Cu target.
  • Example 1 Since the description of Example 1 can be referred to for the used etchant, detailed description is omitted.
  • the wet etching processing time was made different for each of sample B1 to sample B5, and the width L2 of the region 108L in the channel length direction was made different.
  • the wet etching processing time for sample B1 was set to 60 sec
  • sample B2 was set to 75 sec
  • sample B3 was set to 90 sec
  • sample B4 was set to 105 sec
  • sample B5 was set to 120 sec.
  • the second silicon oxynitride film was etched using the above-mentioned resist mask as a mask to form a second gate insulating layer.
  • a dry etching method was used for processing. After this, the resist mask was removed.
  • Example 1 As a protective layer covering the transistor, a 100-nm-thick fourth silicon nitride film and a 300-nm-thick fifth silicon oxynitride film were formed in this order. Since the description of Example 1 can be referred to for the fourth silicon nitride film and the fifth silicon oxynitride film, detailed description thereof is omitted.
  • a part of the protective layer covering the transistor is opened, and a titanium film having a thickness of 30 nm, a copper film having a thickness of 100 nm, and a titanium film having a thickness of 50 nm are formed in this order by a sputtering method, and then formed. It processed and obtained the source electrode and the drain electrode. After that, an acrylic resin film having a thickness of about 1.5 ⁇ m was formed as a flattening layer, and heat treatment was performed under a nitrogen atmosphere at a temperature of 250 ° C. for 1 hour.
  • the transistors (sample B1 to sample B5) formed on the glass substrate were obtained.
  • the measurement conditions of the ID-VD characteristic of the transistor were measured by sweeping the drain voltage (VD) in the range of 0V to 30V at 0.25V intervals, with the source potential being the ground potential (GND). ID-VD measurement was continuously performed using the same transistor under four conditions of gate voltage (VG) of 0V, 2V, 4V and 6V.
  • VG gate voltage
  • the transistor had a channel length of 3 ⁇ m and a channel width of 10 ⁇ m.
  • FIGS. 26, 27 and 28 The ID-VD characteristics of sample B1 to sample B5 are shown in FIGS. 26, 27 and 28. 26, 27, and 28, the horizontal axis represents the drain voltage (VD) and the vertical axis represents the drain current (ID).
  • FIG. 26 shows the results of sample B1 and sample B2 in the horizontal direction.
  • FIG. 27 shows the results of sample B3 and sample B4 in the horizontal direction.
  • FIG. 28 shows the result of sample B5.
  • the sample B1 had a width L2 of about 200 nm, a channel length of 2.86 ⁇ m, and a channel width of 10 ⁇ m.
  • the sample B2 had a width L2 of about 300 nm, a channel length of 2.63 ⁇ m, and a channel width of 10 ⁇ m.
  • the sample B3 had a width L2 of about 400 nm, a channel length of 2.5 ⁇ m, and a channel width of 10 ⁇ m.
  • the sample B4 had a width L2 of about 500 nm, a channel length of 3.32 ⁇ m, and a channel width of 10 ⁇ m.
  • the sample B5 had a width L2 of about 600 nm, a channel length of 3.06 ⁇ m, and a channel width of 10 ⁇ m.
  • the thing described as Single Gate shows the result of performing ID-VD measurement by applying a gate voltage (VG) to the conductive layer 112 in the transistor having no conductive layer 106.
  • Source Sync In the transistor having the conductive layer 106, the gate voltage is applied to the conductive layer 112 (top gate electrode) with the conductive layer 106 (bottom gate electrode) and the source electrode (GND) electrically connected. The result of having applied (VG) and performing ID-VD measurement is shown.
  • Top Gate Sync In the transistor having the conductive layer 106, the conductive layer 112 (top gate electrode) is electrically connected to the conductive layer 106 (bottom gate electrode). The results of performing ID-VD measurement by applying a gate voltage (VG) to are shown.
  • the relationship between the width L2 and the wet etching processing time when the second metal oxide film, the ITSO film and the copper film are processed to form the second metal oxide layer, the ITSO layer and the copper layer is illustrated. 29.
  • the horizontal axis represents the wet etching processing time (Wet-etching Time), and the vertical axis represents the width L2.
  • the black circles indicate the average values within the substrate surface, and the error bars indicate the maximum and minimum values within the substrate surface.
  • the wet etching processing time and the width L2 have a substantially linear relationship, and it has been found that the width L2 can be controlled with high accuracy by the wet etching processing time.
  • sample C1 to sample C4, sample D1 to sample D4, sample E1 to sample E4, sample F1 to sample F4) with different insulating film forming conditions and metal oxide film forming conditions. did.
  • glass substrates were used for the sample C1 to sample C4 and the sample D1 to sample D4.
  • a quartz substrate was used for sample E1 to sample E4 and sample F1 to sample F4.
  • sample C1 to sample C4 and sample E1 to sample E4 were formed by a plasma CVD method of a silicon oxynitride film having a thickness of about 140 nm.
  • the silicon oxynitride film was formed by setting the flow rates of the silane gas and the dinitrogen monoxide gas at 160 sccm and 4000 sccm, the pressure at 200 Pa, the power at 1500 W, and the substrate temperature at 220 ° C.
  • sample D1 to sample D4 and sample F1 to sample F4 are a first silicon oxynitride film having a thickness of about 5 nm, a second silicon oxynitride film having a thickness of about 130 nm, and a first silicon oxide film having a thickness of about 5 nm.
  • the silicon oxynitride films of No. 3 were formed by the plasma CVD method.
  • the flow rates of silane gas and dinitrogen monoxide gas were 24 sccm and 18000 sccm, respectively, the pressure during film formation was 200 Pa, the power was 130 W, and the substrate temperature was 350 ° C.
  • the flow rates of silane gas and dinitrogen monoxide gas were 200 sccm and 4000 sccm, respectively, the pressure during film formation was 300 Pa, the power was 750 W, and the substrate temperature was 350 ° C.
  • the flow rates of the silane gas and the dinitrogen monoxide gas were 20 sccm and 3000 sccm, respectively, the pressure during film formation was 40 Pa, the power was 500 W, and the substrate temperature was 350 ° C.
  • a metal oxide film having a thickness of about 20 nm was formed on the insulating film by the sputtering method.
  • a mixed gas of argon gas and oxygen gas was used as a film forming gas.
  • sample C2 For sample C2, sample D2, sample E2 and sample F2, the ratio of the flow rate of oxygen gas to the total flow rate of film forming gas (oxygen flow rate ratio) was set to 50%.
  • the oxygen flow rate of sample C3, sample D3, sample E3 and sample F3 was set to 70%.
  • the oxygen flow rate ratios of sample C4, sample D4, sample E4 and sample F4 were 100%.
  • Sample C1, sample D1, sample E1 and sample F1 did not form a metal oxide film.
  • each sample was heat-treated at 370 ° C. for 1 hour in a mixed atmosphere of oxygen gas and nitrogen gas.
  • the metal oxide films of the sample C2 to sample C4, the sample D2 to sample D4, the sample E2 to sample E4, and the sample F2 to sample F4 were removed by a wet etching method.
  • sample C1 to sample C4 sample D1 to sample D4, sample E1 to sample E4, sample F1 to sample F4 were created.
  • TDS analysis The sample C1 to sample C4 and the sample D1 to sample D4 were subjected to thermal desorption gas (TDS: Thermal Desorption Spectroscopy) analysis, respectively.
  • the TDS analysis was performed at a heating rate at which the stage temperature was 30 ° C./min.
  • FIGS. 30A and 30B show TDS analysis results.
  • the amount is shown.
  • the horizontal axis represents the oxygen flow rate ratio (O 2 ratio) at the time of forming the metal oxide film
  • the vertical axis represents the gas release amount (desorption).
  • a black square indicates a condition that the substrate temperature is 220 ° C.
  • the amount of released oxygen molecules from the insulating film is increased, and oxygen is supplied to the insulating film by forming the metal oxide film.
  • the higher the oxygen flow rate ratio at the time of forming the metal oxide film the more the amount of released oxygen molecules from the insulating film. No difference was observed in the oxygen release amount depending on the substrate temperature during the formation of the insulating film.
  • the amount of released nitric oxide molecules from the insulating film is increased, and by forming the metal oxide film, nitrogen oxide is discharged over the insulating film. It was suggested to be formed. It was confirmed that the amount of released nitric oxide molecules was small under the condition of 350 ° C. as compared with the condition of the substrate temperature of 220 ° C. at the time of forming the insulating film. Further, under the condition that the substrate temperature at the time of forming the insulating film was 350 ° C., the amount of released nitrogen monoxide molecules from the insulating film decreased as the oxygen flow rate ratio at the time of forming the metal oxide film increased.
  • the release amount of the nitric oxide molecules tends to increase under the condition that the oxygen flow rate ratio at the time of forming the metal oxide film is 50% and 70%. became.
  • Electron spin resonance (ESR: Electron Spin Resonance) analysis was performed on each of the sample E1 to sample E4 and the sample F1 to sample F4.
  • the measurement temperature was 85 K
  • the high frequency power (microwave power) of 9.2 GHz was 10 mW
  • the direction of the magnetic field was parallel to the film surface of the sample.
  • the lower limit of detection was 3.5 ⁇ 10 17 spins / cm 3 .
  • FIG. 30C shows the ESR analysis result.
  • FIG. 30C shows the spin density of the signal due to nitrogen dioxide (NO 2 ).
  • the signal due to nitrogen dioxide (NO 2 ) splits into three due to the nuclear spin of nitrogen, and the three signals have g-values around 2.04, 2.00 and 1.96, respectively.
  • the horizontal axis represents the oxygen flow rate ratio (O 2 ratio) when forming the metal oxide film
  • the vertical axis represents the spin density (Spin density).
  • a black square indicates a condition that the substrate temperature is 220 ° C. when the insulating film is formed
  • a black triangle indicates a condition that the substrate temperature is 350 ° C. when the insulating film is formed.
  • the spin density shows the number of spins per volume of the insulating film, and was calculated by dividing the number of spins obtained by ESR analysis by the volume of the insulating film used for ESR analysis. Note that the sample E1 and the sample F1 on which the metal oxide film was not formed are shown as “none” on the horizontal axis of FIG. 30C.
  • the spin density due to nitrogen dioxide (NO 2 ) in the insulating film increased. It was confirmed that the spin density due to nitrogen dioxide (NO 2 ) was small under the condition of 350 ° C. as compared with the condition of the substrate temperature at the time of forming the insulating film was 220 ° C. Further, under the condition that the substrate temperature at the time of forming the insulating film was 350 ° C., the spin density due to nitrogen dioxide (NO 2 ) decreased as the oxygen flow rate ratio at the time of forming the metal oxide film increased.
  • C1 capacitance
  • C2 capacitance
  • DL_n data line
  • DL_Y data line
  • DL_1 data line
  • EL light emitting element
  • G1 wiring
  • G2 wiring
  • GL_m scanning line
  • GL_X scanning line
  • GL_1 scanning line.
  • LC liquid crystal element
  • S1: wiring, S2: wiring, T1: period, T2: period 100: transistor, 100A: transistor, 100B: transistor, 102: substrate, 103: insulating layer, 103a: insulating layer, 103b: insulating layer, 106: conductive layer, 108: Semiconductor layer, 108L: region, 108N: region, 110: insulating layer, 110a: insulating layer, 110b: insulating layer, 110c: insulating layer, 110f: Edge film, 112: conductive layer, 112f: conductive film, 113: functional layer, 113f: functional film, 114: metal oxide layer, 114f: metal oxide film, 115: resist mask, 116: insulating layer, 118: insulating Layer, 120a

Abstract

要約書 電気特性の良好な半導体装置を提供する。信頼性の高い半導体装置を提供する。 半導体層と、第１の絶縁層と、第２の絶縁層と、金属酸化物層と、導電層と、を有し、第１の絶縁 層、金属酸化物層、及び導電層が、半導体層上にこの順に積層され、第１の絶縁層の端部は、半導 体層の端部よりも内側に位置し、金属酸化物層の端部は、第１の絶縁層の端部よりも内側に位置し、 導電層の端部は、金属酸化物層の端部よりも内側に位置する半導体装置とする。第２の絶縁層は、 半導体層、第１の絶縁層、金属酸化物層、及び導電層を覆って設けられることが好ましい。半導体 層は、第１の領域と、一対の第２の領域と、一対の第３の領域と、を有し、第１の領域は、第１の 絶縁層及び金属酸化物層と重なり、第２の領域は、第１の領域を挟み、第１の絶縁層と重なり、且 つ金属酸化物層と重ならず、第３の領域は、第１の領域及び一対の第２の領域を挟み、且つ第１の 絶縁層と重ならず、第３の領域は、第２の絶縁層と接することが好ましい。

Description

半導体装置
　本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、半導体装置、または表示装置の作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
　半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高性能の表示装置を実現できる。
　表示装置においては、画面サイズが大型化する傾向にあり、対角６０インチ以上さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度もフルハイビジョン（画素数１９２０×１０８０、または「２Ｋ」などとも言われる。）、ウルトラハイビジョン（画素数３８４０×２１６０、または「４Ｋ」などとも言われる。）、スーパーハイビジョン（画素数７６８０×４３２０、または「８Ｋ」などとも言われる。）と高精細化の傾向にある。
　画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。特許文献２では、非晶質シリコントランジスタを用いた液晶表示装置において、配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が開示されている。
特開２０１４−７３９９号公報 特開２００４−１６３９０１号公報
　本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、半導体層と、第１の絶縁層と、第２の絶縁層と、金属酸化物層と、導電層と、を有し、第１の絶縁層、金属酸化物層、及び導電層は、半導体層上にこの順に積層され、第１の絶縁層の端部は、半導体層の端部よりも内側に位置し、金属酸化物層の端部は、第１の絶縁層の端部よりも内側に位置し、導電層の端部は、金属酸化物層の端部よりも内側に位置し、第２の絶縁層は、半導体層、第１の絶縁層、金属酸化物層、及び導電層を覆って設けられ、半導体層は、第１の領域と、一対の第２の領域と、一対の第３の領域と、を有し、第１の領域は、第１の絶縁層及び金属酸化物層と重なり、第２の領域は、第１の領域を挟み、第１の絶縁層と重なり、且つ金属酸化物層と重ならず、第３の領域は、第１の領域及び一対の第２の領域を挟み、且つ第１の絶縁層と重ならず、第３の領域は、第２の絶縁層と接し、第３の領域は、第１の領域よりも低抵抗である部分を含み、第２の領域は、第３の領域よりも高抵抗である部分を含む半導体装置である。
　前述の半導体装置において、第２の領域は、第１の領域よりも低抵抗である部分を含むことが好ましい。
　前述の半導体装置において、第２の領域は、シート抵抗が１×１０３Ω／□以上１×１０９Ω／□以下である部分を含むことが好ましい。
　前述の半導体装置は、チャネル長方向の断面において、第２の領域の幅が、１００ｎｍ以上２μｍ以下であることが好ましい。
　前述の半導体装置において、第２の絶縁層は、窒化シリコン膜であることが好ましい。
　前述の半導体装置において、第１の絶縁層の端部、及び金属酸化物層の端部は、それぞれテーパ形状を有し、金属酸化物層の端部は、テーパ角が第１の絶縁層の端部のテーパ角よりも小さいことが好ましい。
　前述の半導体装置において、金属酸化物層と、導電層との間に、機能層を有し、機能層は、導電性を有し、機能層の端部は、金属酸化物層の端部と概略一致する、または金属酸化物層の端部と導電層の端部の間に位置することが好ましい。
　前述の半導体装置において、半導体層、金属酸化物層、及び機能層は、それぞれ同じ金属元素を含むことが好ましい。
　前述の半導体装置において、金属元素は、インジウム及び亜鉛のいずれか一以上であることが好ましい。
　本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、新規な半導体装置を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａは、半導体装置の構成例を示す上面図である。図１Ｂ、図１Ｃは半導体装置の構成例を示す断面図である。
図２は、半導体装置の構成例を示す断面図である。
図３Ａ、図３Ｂは、半導体装置の構成例を示す断面図である。
図４Ａ、図４Ｂは、半導体装置の構成例を示す断面図である。
図５Ａ、図５Ｂ、図５Ｃは、半導体装置の構成例を示す断面図である。
図６Ａ、図６Ｂ、図６Ｃは、半導体装置の構成例を示す断面図である。
図７Ａ、図７Ｂ、図７Ｃは、半導体装置の作製方法を説明する図である。
図８Ａ、図８Ｂは、半導体装置の作製方法を説明する図である。
図９Ａ、図９Ｂは、半導体装置の作製方法を説明する図である。
図１０Ａ、図１０Ｂは、半導体装置の作製方法を説明する図である。
図１１Ａ、図１１Ｂは、半導体装置の作製方法を説明する図である。
図１２Ａ、図１２Ｂ、図１２Ｃは、表示装置の上面図である。
図１３は、表示装置の断面図である。
図１４は、表示装置の断面図である。
図１５は、表示装置の断面図である。
図１６は、表示装置の断面図である。
図１７Ａは、表示装置のブロック図である。図１７Ｂ、図１７Ｃは、表示装置の回路図である。
図１８Ａ、図１８Ｃ、図１８Ｄは、表示装置の回路図である。図１８Ｂは、表示装置のタイミングチャートである。
図１９Ａ、図１９Ｂは、表示モジュールの構成例である。
図２０Ａ、図２０Ｂは、電子機器の構成例である。
図２１Ａ、図２１Ｂ、図２１Ｃ、図２１Ｄ、図２１Ｅは、電子機器の構成例である。
図２２Ａ、図２２Ｂ、図２２Ｃ、図２２Ｄ、図２２Ｅ、図２２Ｆ、図２２Ｇは、電子機器の構成例である。
図２３Ａ、図２３Ｂ、図２３Ｃ、図２３Ｄは、電子機器の構成例である。
図２４Ａは、トランジスタの断面ＳＴＥＭ像である。図２４Ｂは、トランジスタのＩＤ−ＶＤ特性を示す図である。
図２５Ａは、トランジスタの断面ＳＴＥＭ像である。図２５Ｂは、トランジスタのＩＤ−ＶＤ特性を示す図である。
図２６は、トランジスタのＩＤ−ＶＤ特性を示す図である。
図２７は、トランジスタのＩＤ−ＶＤ特性を示す図である。
図２８は、トランジスタのＩＤ−ＶＤ特性を示す図である。
図２９は、ウェットエッチング時間と幅Ｌ２との関係を示す図である。
図３０Ａ、図３０Ｂは、絶縁膜からのガスの脱離量を示す図である。図３０Ｃは、絶縁膜のスピン密度を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
　本明細書等で用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
　本明細書等において、「上に」、「下に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成要素を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　本明細書等において、トランジスタが有するソースとドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　なお、本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域間を最短距離で結ぶ直線に平行な方向のうちの１つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの１つに相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は１つに定まらない場合がある。
　本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
　本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
　なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
　タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
　本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置、表示装置、およびその作製方法について説明する。特に本実施の形態では、半導体装置の一例として、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタについて説明する。
　本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層（第１の絶縁層ともいう）と、ゲート絶縁層上に金属酸化物層と、金属酸化物層上にゲート電極として機能する導電層（第１の導電層ともいう）と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成されることが好ましい。
　第１の絶縁層の端部は、半導体層の端部よりも内側に位置し、金属酸化物層の端部は、第１の絶縁層の端部よりも内側に位置し、導電層の端部は、金属酸化物層の端部よりも内側に位置することが好ましい。
　半導体層、第１の絶縁層、金属酸化物層、及び導電層を覆って第２の絶縁層が設けられることが好ましい。
　半導体層は、第１の領域と、一対の第２の領域と、一対の第３の領域と、を有する。第１の領域は、第１の絶縁層及び金属酸化物層と重なる。第２の領域は、第１の領域を挟み、第１の絶縁層と重なり、且つ金属酸化物層と重ならない領域である。また、第３の領域は、第１の領域及び一対の第２の領域を挟み、且つ第１の絶縁層と重ならない領域である。第３の領域は、第２の絶縁層と接する。第３の領域は、第１の領域よりも低抵抗である部分を含み、第２の領域は、第３の領域よりも高抵抗である部分を含むことが好ましい。
　以下では、より具体的な例について、図面を参照して説明する。
＜構成例１＞
　図１Ａは、トランジスタ１００の上面図であり、図１Ｂは、図１Ａに示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図１Ｃは、図１Ａに示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。なお、図１Ａにおいて、トランジスタ１００の構成要素の一部（保護層等）を省略して図示している。また、一点鎖線Ａ１−Ａ２方向はチャネル長方向、一点鎖線Ｂ１−Ｂ２方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図１Ａと同様に、構成要素の一部を省略して図示するものとする。
　トランジスタ１００は、基板１０２上に設けられ、絶縁層１０３、半導体層１０８、絶縁層１１０、金属酸化物層１１４、導電層１１２、絶縁層１１６、絶縁層１１８等を有する。島状の半導体層１０８は、絶縁層１０３上に設けられる。絶縁層１１０は、絶縁層１０３の上面の一部、及び半導体層１０８の上面の一部を覆って設けられる。金属酸化物層１１４及び導電層１１２は、絶縁層１１０上にこの順に積層して設けられ、半導体層１０８と重畳する部分を有する。図１Ｂ中の一点鎖線で囲った領域Ｐの拡大図を、図２に示す。
　導電層１１２及び金属酸化物層１１４の端部が、絶縁層１１０の端部よりも内側に位置する。言い換えると、絶縁層１１０は、少なくとも半導体層１０８上において、導電層１１２及び金属酸化物層１１４の端部よりも外側に突出した部分を有する。また、導電層１１２の端部が、金属酸化物層１１４の端部よりも内側に位置する。言い換えると、金属酸化物層１１４は、少なくとも半導体層１０８上において、導電層１１２の端部よりも外側に突出した部分を有する。
　半導体層１０８は、チャネル形成領域を挟む一対の領域１０８Ｌと、その外側に一対の領域１０８Ｎとを有する。領域１０８Ｌは、半導体層１０８のうち、絶縁層１１０と重なり、且つ導電層１１２とは重ならない領域である。図２では、トランジスタ１００のチャネル長方向におけるチャネル形成領域の幅をＬ１、領域１０８Ｌの幅をＬ２で示している。
　領域１０８Ｌは、チャネル形成領域と比較して、抵抗が同程度または低い領域、キャリア濃度が同程度または高い領域、酸素欠陥密度が同程度または高い領域、不純物濃度が同程度または高い領域ともいうことができる。
　領域１０８Ｌは、領域１０８Ｎと比較して、抵抗が同程度または高い領域、キャリア濃度が同程度または低い領域、酸素欠陥密度が同程度または低い領域、不純物濃度が同程度または低い領域ともいうことができる。
　領域１０８Ｌのシート抵抗は、１×１０３Ω／□以上１×１０９Ω／□以下が好ましく、さらには１×１０３Ω／□以上１×１０８Ω／□以下が好ましく、さらには１×１０３Ω／□以上１×１０７Ω／□以下が好ましい。前述の抵抗の範囲とすることで、電気特性が良好でかつ信頼性の高いトランジスタとすることができる。なお、シート抵抗は、抵抗の値から算出できる。このような領域１０８Ｌを、領域１０８Ｎとチャネル形成領域との間に設けることで、トランジスタ１００のソース−ドレイン耐圧を高めることができる。
　なお、領域１０８Ｌ中のキャリア濃度は均一でなくてもよく、領域１０８Ｎ側からチャネル形成領域にかけてキャリア濃度が小さくなるような勾配を有している場合がある。例えば、領域１０８Ｌ中の水素濃度または酸素欠損の濃度のいずれか一方、または両方が、領域１０８Ｎ側からチャネル形成領域側にかけて濃度が小さくなるような勾配を有していてもよい。
　絶縁層１１０の端部の一部は、半導体層１０８上に位置している。絶縁層１１０は、導電層１１２と重畳し、ゲート絶縁層として機能する部分と、導電層１１２及び金属酸化物層１１４と重ならない部分（すなわち、領域１０８Ｌと重なる部分）とを有する。
　絶縁層１１６は、導電層１１２の上面及び側面、金属酸化物層１１４の側面、絶縁層１１０の上面及び側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。絶縁層１１６は、絶縁層１１６より上からの不純物が半導体層１０８に拡散することを抑制する機能を有する。また、絶縁層１１６は、成膜時に絶縁層１１６と接する半導体層１０８の抵抗を低下させる機能を有する。領域１０８Ｎは絶縁層１１６と接する。領域１０８Ｌは、絶縁層１１０が間に存在することで絶縁層１１６と接しないため、絶縁層１１６から供給される水素は領域１０８Ｎよりも少ない。さらに、不純物濃度も領域１０８Ｎよりも小さいため、領域１０８Ｌは、領域１０８Ｎよりも高抵抗な状態とすることができる。
　後述するように、領域１０８Ｌを自己整合的に形成することが可能となるため、領域１０８Ｌを形成するためのフォトマスクを必要とせず、作製コストを低減できる。また、自己整合的に領域１０８Ｌを形成することにより、領域１０８Ｌと導電層１１２の相対的な位置ずれが生じることがないため、半導体層１０８中の領域１０８Ｌの幅を概略一致させることができる。
　半導体層１０８中のチャネル形成領域と低抵抗な領域１０８Ｎの間に、ゲートの電界が掛からない（またはチャネル形成領域よりも掛かりにくい）オフセット領域として機能する領域１０８Ｌをばらつきなく安定して形成できる。その結果、トランジスタのソース−ドレイン耐圧を向上させることができ、信頼性の高いトランジスタ、半導体装置を実現できる。
　領域１０８Ｌの幅Ｌ２は、１００ｎｍ以上２μｍ以下が好ましく、さらには１５０ｎｍ以上１μｍ以下が好ましく、さらに２００ｎｍ以上１μｍ以下が好ましい。領域１０８Ｌを設けることにより、ドレイン付近に電界が集中することが緩和され、特にドレイン電圧が高い状態でのトランジスタの劣化を抑制できる。また、特に、領域１０８Ｌの幅Ｌ２を、絶縁層１１０の厚さよりも大きくすることで、効果的にドレイン付近への電界集中を抑制することができる。一方、幅Ｌ２が２μｍよりも長いとソース−ドレイン抵抗が高まり、トランジスタの駆動速度が遅くなる場合がある。幅Ｌ２を前述の範囲とすることで、信頼性が高く、かつ駆動速度の速いトランジスタ、半導体装置とすることができる。なお、領域１０８Ｌの幅Ｌ２は、半導体層１０８の厚さ、絶縁層１１０の厚さ、トランジスタ１００を駆動する際のソース−ドレイン間に印加する電圧の大きさに応じて決定することができる。
　チャネル形成領域と低抵抗な領域１０８Ｎの間に領域１０８Ｌを設けることにより、チャネル形成領域と領域１０８Ｎの境界での電流密度を緩和でき、チャネルとソース又はドレインの境界における発熱が抑制され、信頼性の高いトランジスタ、半導体装置とすることができる。
　導電層１１２には、低抵抗な材料を用いることが好ましい。導電層１１２に低抵抗な材料を用いることにより寄生抵抗を低減し、高いオン電流を有するトランジスタとすることができ、オン電流が高い半導体装置とすることができる。また、大型の表示装置、高精細の表示装置において配線抵抗を低減することにより信号遅延を抑制し、高速駆動が可能となる。導電層１１２として、銅、銀、金、またはアルミニウム等を用いることができる。特に銅は量産性に優れるため好ましい。
　導電層１１２の被形成層の端部が導電層１１２の端部よりも内側に位置する形状、いわゆるアンダーカットが生じると、後に形成される層の被覆性が低下し、該層に段切れや鬆発生といった不具合が生じてしまう。アンダーカット等の形状不良によって、トランジスタの電気特性がばらつくなどの不具合が生じる恐れがある。
　図１Ｂ、図１Ｃ及び図２に示すように、導電層１１２の被形成層として機能層１１３を設け、導電層１１２の加工に用いるエッチャントにおけるエッチング速度が導電層１１２と同程度、または導電層１１２より遅い構成とすることが好ましい。このような構成することによりアンダーカットの発生を抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタ、半導体装置とすることができる。
　図１Ｂ、図１Ｃ等に示すように、導電層１１２と金属酸化物層１１４の間に、機能層１１３を設けることが好ましい。特に機能層１１３は、導電性を有する材料を用いることが好ましい。また機能層１１３には、導電層１１２に対して密着性が高い材料を用いることが好ましい。機能層１１３と導電層１１２の密着性が高いことにより、機能層１１３及び導電層１１２を形成する際にエッチャントがこれら２つの層の間に侵入し、機能層１１３と導電層１１２の間に空隙が生じるのを抑制できる。
　導電層１１２及び機能層１１３は、それぞれの断面が連続する形状であることが好ましい。導電層１１２及び機能層１１３の断面が連続する形状とすることで、導電層１１２及び機能層１１３上に形成される層（例えば、絶縁層１１６）の被覆性が向上し、該層に段切れや鬆といった不具合が発生するのを抑制できる。
　絶縁層１１０の端部、及び金属酸化物層１１４の端部は、それぞれテーパ形状を有することが好ましい。さらに、金属酸化物層１１４の端部は、テーパ角が絶縁層１１０の端部のテーパ角よりも小さいことが好ましい。このような構成とすることで、絶縁層１１０及び金属酸化物層１１４上に形成される層（例えば、絶縁層１１６）の被覆性が向上し、該層に段切れや鬆といった不具合が発生するのを抑制できる。
　なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層の端部が下層の端部より内側に位置することや、上層の端部が下層の端部より外側に位置することもあり、この場合も「上面形状が概略一致」という。
　本明細書等において、テーパ角とは、目的の層を、断面（例えば基板の表面と直交する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角をいう。
　絶縁層１１６は、導電層１１２の上面及び側面、機能層１１３の上面及び側面、金属酸化物層１１４の側面、絶縁層１１０の上面及び側面、半導体層１０８の上面及び側面、並びに絶縁層１０３の上面を覆って設けられている。絶縁層１１８は、絶縁層１１６を覆って設けられる。絶縁層１１６及び絶縁層１１８は、保護層として機能し、外部からの不純物の拡散を抑制できる。
　導電層１１２、機能層１１３及び金属酸化物層１１４の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
　図１Ａ及び図１Ｂに示すように、トランジスタ１００は、絶縁層１１８上に導電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０ｂはソース電極またはドレイン電極として機能する。導電層１２０ａ及び導電層１２０ｂは、それぞれ絶縁層１１８及び絶縁層１１６に設けられた開口部１４１ａまたは開口部１４１ｂを介して、後述する領域１０８Ｎに電気的に接続される。
　半導体層１０８は、金属酸化物を含むことが好ましい。
　例えば半導体層１０８は、インジウムと、元素Ｍ（元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
　特に、半導体層１０８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
　半導体層１０８は、組成の異なる層、または結晶性の異なる層、または不純物濃度の異なる層を積層した積層構造としてもよい。
　導電層１１２として、銅、銀、金、またはアルミニウムから選ばれる一以上を用いることができる。特に、銅は低抵抗であることに加え、量産性に優れるため好ましい。
　絶縁層１１０と機能層１１３との間に位置する金属酸化物層１１４は、絶縁層１１０に含まれる酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層１１４は、導電層１１２に含まれる水素や水が絶縁層１１０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素及び水素を透過しにくい材料を用いることができる。
　金属酸化物層１１４により、導電層１１２にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁層１１０を介して半導体層１０８へ水素が拡散することを防ぐことができる。その結果、半導体層１０８のチャネル形成領域におけるキャリア濃度を極めて低いものとすることができる。
　金属酸化物層１１４は、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
　金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
　金属酸化物層１１４として、例えば、酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
　金属酸化物層１１４として、半導体層１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層１０８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層１１４として、半導体層１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
　または、半導体層１０８と金属酸化物層１１４の両方に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層１０８に用いられる材料よりもガリウムの組成（含有割合）が高い材料を金属酸化物層１１４に用いると、酸素に対するブロッキング性をより高めることができるため好ましい。このとき、半導体層１０８には、金属酸化物層１１４に用いられる材料よりもインジウムの組成が高い材料を用いることで、トランジスタ１００の電界効果移動度を高めることができる。
　金属酸化物層１１４は、スパッタリング装置を用いて形成することが好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層１１０や半導体層１０８中に好適に酸素を添加できる。
　金属酸化物層１１４と導電層１１２との間に位置する機能層１１３は、耐酸化性を有する導電性材料を用いることが好ましい。耐酸化性を有する材料を用いることにより、機能層１１３の抵抗が高くなることを抑制できる。
　金属酸化物層１１４及び機能層１１３は、導電層１１２の加工に用いるエッチャントにおけるエッチング速度が導電層１１２と同程度、または導電層１１２より遅いことが好ましい。
　金属酸化物層１１４及び機能層１１３のエッチング速度が導電層１１２より速い場合、金属酸化物層１１４及び機能層１１３の端部が導電層１１２の端部よりも内側に位置するアンダーカットが生じやすい。アンダーカットが生じると、後に形成される絶縁層１１６及び絶縁層１１８の被覆性が低下し、絶縁層１１６及び絶縁層１１８に段切れや低密度な領域（鬆ともいう）といった不具合が生じてしまう。
　本発明の一態様では、金属酸化物層１１４及び機能層１１３のエッチング速度が導電層１１２と同程度、または導電層１１２より遅い構成とすることにより、アンダーカットの発生を抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
　導電層１１２の加工に用いるエッチャントを用いて、同一の工程で機能層１１３、金属酸化物層１１４及び導電層１１２を形成できる。さらに、金属酸化物層１１４、機能層１１３及び導電層１１２の上面形状が互いに概略一致させることができる。
　絶縁層１１０のエッチング速度は、金属酸化物層１１４、機能層１１３及び導電層１１２より遅いことが好ましい。絶縁層１１０のエッチング速度が、金属酸化物層１１４、機能層１１３及び導電層１１２より遅い構成とすることにより、金属酸化物層１１４、機能層１１３及び導電層１１２の形成の際に、絶縁層１１０がエッチングされる量を少なくすることができる。
　機能層１１３は、金属酸化物層１１４及び導電層１１２に対して密着性が高いことが好ましい。例えば、金属酸化物層１１４上に導電層１１２を形成する構成においてこれらの層の密着性が低い場合、金属酸化物層１１４及び導電層１１２を形成する際に、エッチャントがこれら２つの層の間に侵入することで、金属酸化物層１１４と導電層１１２との間に空隙が生じる場合がある。本発明の一態様では、金属酸化物層１１４と導電層１１２との間に機能層１１３を設けることにより、金属酸化物層１１４、機能層１１３及び導電層１１２の密着性が高まり、これらの層の間に空隙が生じるのを抑制でき、形状不良の起こりにくいトランジスタとすることができる。また、電気特性の良好なトランジスタとすることができる。
　機能層１１３は、水素を有する不純物の放出量が少ないことが好ましい。水素を有する不純物としては、例えば、水素、水などがある。機能層１１３から水素を有する不純物が放出される場合、該水素が半導体層１０８のチャネル形成領域に達すると、チャネル形成領域が有する酸素と結合して水として脱離し、チャネル形成領域に酸素欠損（以下、ＶＯとも記す）を形成する場合がある。また、チャネル形成領域に酸素欠損（ＶＯ）及び水素が存在すると、酸素欠損（ＶＯ）に水素が入った状態（以下、ＶＯＨとも記す）が形成される場合がある。ＶＯＨはキャリア発生源となり、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。水素を有する不純物の放出量が少ない機能層１１３を用いることで、良好な電気特性及び信頼性を得ることができる。
　機能層１１３は、酸素を有する不純物の放出量が少ないことが好ましい。酸素を有する不純物としては、例えば、酸素、水などがある。機能層１１３から酸素を有する不純物が放出される場合、該酸素が導電層１１２に達すると、導電層１１２の抵抗が高くなる場合がある。酸素を有する不純物の放出量が少ない機能層１１３を用いることで、導電層１１２の抵抗が高くなることを抑制できる。
　機能層１１３として、金属酸化物を用いることができる。例えば、酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、シリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）等のインジウムを有する酸化物を用いることができる。ＩＴＳＯはシリコンを含有することにより結晶化しづらく、平坦性が高いことから、ＩＴＳＯ上に形成される膜との密着性が高くなり、特に好ましい。また、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含有した酸化亜鉛等の金属酸化物を用いることができる。
　機能層１１３として、インジウムと、元素Ｍ（元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛とを有する酸化物を用いることができる。特に、元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物のうち、Ｇａに対するＩｎの原子数比が１より大きいと導電性が高まり好ましい。特に、機能層１１３のＩｎ、元素Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすることが好ましい。または、Ｉｎ、元素Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍とすることが好ましい。また、半導体層１０８の組成として、半導体層１０８のＩｎ、元素Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、元素Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
　機能層１１３として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン等の金属、またはこれを主成分とする合金を用いることができる。
　機能層１１３は、金属酸化物層１１４及び導電層１１２と異なる材料を用いることが好ましい。なお、本明細書等において、異なる材料とは構成元素が異なる材料、または構成元素が同じで、組成が異なる材料をいう。金属酸化物層１１４が導電層１１２に対して密着性が低い場合であっても、金属酸化物層１１４と導電層１１２との間に、金属酸化物層１１４と異なる材料を有する機能層１１３を設けることにより、金属酸化物層１１４及び導電層１１２に対して密着性が高めることができる。
　機能層１１３は、前述の材料を２層以上積層する構造としてもよい。
　半導体層１０８は、絶縁層１１０を介して導電層１１２と重なる、チャネル形成領域を有する。また、半導体層１０８は、当該チャネル形成領域を挟む一対の領域１０８Ｎを有する。領域１０８Ｎは、半導体層１０８のうち、導電層１１２及び絶縁層１１０のいずれにも重ならない領域であって、絶縁層１１６と接する領域である。
　領域１０８Ｎは、チャネル形成領域よりも低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
　領域１０８Ｎは、不純物元素（以下、第１の元素と記す）を含む領域である。第１の元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウムまたは希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、マグネシウム、またはアルミニウムを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
　ここで、領域１０８Ｎにおける第１の元素の濃度は、絶縁層１１６に近いほど濃度が高くなるような濃度勾配を有することが好ましい。これにより、領域１０８Ｎ全体に亘って均一な濃度とした場合に比べて、領域１０８Ｎ内の第１の元素の総量を低くできるため、作製工程中の熱などの影響によりチャネル形成領域に拡散しうる第１の元素の量を低く保つことができる。また、領域１０８Ｎの上部ほど低抵抗となるため、導電層１２０ａ（または導電層１２０ｂ）との接触抵抗をより効果的に低減できる。
　後述するように、領域１０８Ｎに第１の元素を添加する処理は、絶縁層１１０をマスクとして行うことができる。これにより、領域１０８Ｎを自己整合的に形成できる。
　領域１０８Ｎは、第１の元素の濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
　領域１０８Ｎに含まれる第１の元素の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析できる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
　領域１０８Ｎにおいて、第１の元素は酸化した状態で存在していることが好ましい。例えば第１の元素としてホウ素、リン、マグネシウム、アルミニウム、シリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層１０８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、第１の元素が半導体層１０８中の酸素を奪うことで、領域１０８Ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、領域１０８Ｎは極めて低抵抗な状態となる。
　なお、後の工程で高い温度がかかる処理を行う際、外部や領域１０８Ｎの近傍の膜から多量の酸素が領域１０８Ｎに供給されてしまうと、抵抗が上昇してしまう場合がある。そのため、高い温度のかかる処理を行う際には、酸素に対するバリア性の高い絶縁層１１６で半導体層１０８を覆った状態で処理することが好ましい。
　絶縁層１１６は、半導体層１０８の領域１０８Ｎに接して設けられている。
　絶縁層１１６は、領域１０８Ｎに対する水素の供給源として機能する。例えば、絶縁層１１６は、加熱により水素を放出する膜であることが好ましい。このような絶縁層１１６を領域１０８Ｎに接して設け、絶縁層１１６の形成後に加熱処理を行うことで、領域１０８Ｎに水素を供給して抵抗を下げることができる。
　絶縁層１１６は、成膜の際に用いる成膜ガスに、水素元素を含むガスを用いて成膜される膜であることが好ましい。これにより、絶縁層１１６の成膜時にも、領域１０８Ｎに水素を効果的に供給できる。
　絶縁層１１６としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁膜を用いることができる。
　領域１０８Ｎは、上述のように第１の元素が添加されることで酸素欠損を多く含む状態である。したがって、半導体層１０８中に含まれる水素に加えて、絶縁層１１６からさらに水素を供給することで、よりキャリア濃度を高めることができる。
　絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１８は、例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。また、絶縁層１１８を平坦化層として用いることもできる。その場合、絶縁層１１８として有機樹脂材料を用いることができる。
　なお、ここでは保護層として絶縁層１１６と絶縁層１１８の積層構造とする場合を示したが、絶縁層１１８は不要であれば設けなくてもよい。また、絶縁層１１８を２層以上の積層構造としてもよい。
　ここで、半導体層１０８について、及び半導体層１０８中に形成されうる酸素欠損について説明する。
　半導体層１０８のチャネル形成領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。チャネル形成領域中にキャリア供給源が生成されると、トランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、チャネル形成領域においては、酸素欠損が少ないほど好ましい。
　そこで、本発明の一態様においては、半導体層１０８のチャネル形成領域近傍の絶縁膜、具体的には、チャネル形成領域の上方に位置する絶縁層１１０、及び下方に位置する絶縁層１０３が、酸化物膜を含む構成である。作製工程中の熱などにより絶縁層１０３及び絶縁層１１０からチャネル形成領域へ酸素を移動させることで、チャネル形成領域中の酸素欠損を低減することが可能となる。
　半導体層１０８は、元素Ｍに対するＩｎの原子数比が１より大きい領域を有することが好ましい。Ｉｎの含有率が高いほど、トランジスタの電界効果移動度を向上させることができる。
　ここで、Ｉｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの含有率が高い場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記元素Ｍで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
　しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８のチャネル形成領域中に極めて多くの酸素を供給できるため、Ｉｎの含有率が高い金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現できる。
　例えば、元素Ｍに対するＩｎの原子数比が、１．５以上、または２以上、または３以上、または３．５以上、または４以上である金属酸化物を、好適に用いることができる。
　特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすることが好ましい。または、Ｉｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍とすることが好ましい。また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、元素Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
　例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供できる。また、上記の電界効果移動度が高いトランジスタを、ソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供できる。
　なお、半導体層１０８が、元素Ｍに対するＩｎの原子数比が１より大きい領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
　ここで、半導体層１０８のチャネル形成領域の不純物濃度を低く、欠陥準位密度を低く（酸素欠損を少なく）することにより、膜中のキャリア濃度を低くすることができる。このような金属酸化物膜を半導体層のチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、このような金属酸化物膜を用いたトランジスタは、オフ電流が著しく小さい特性を得ることができる。
　半導体層１０８に結晶性の高い金属酸化物膜を用いると、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができ、信頼性の高いトランジスタを実現できる。一方、半導体層１０８に結晶性の比較的低い金属酸化物膜を用いることで、電気伝導性が向上し、電界効果移動度の高いトランジスタを実現できる。
　半導体層１０８は、後述するＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造を有する金属酸化物膜、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜を用いることが好ましい。
　半導体層１０８が、２層以上の積層構造を有していてもよい。
　例えば、組成の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を用いた場合に、Ｉｎ、元素Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、２以上を積層して用いることが好ましい。
　結晶性の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。その場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
　このとき、半導体層１０８として、ｎｃ構造を有する金属酸化物膜と、ＣＡＡＣ構造を有する金属酸化物膜の積層構造とすることができる。または、ｎｃ構造を有する金属酸化物膜と、ｎｃ構造を有する金属酸化物膜の積層構造としてもよい。なお、これらの金属酸化物膜に好適に用いることのできる金属酸化物の機能、または材料の構成については、後述するＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）の記載を援用できる。
　例えば、先に形成する第１の金属酸化物膜の成膜時の酸素流量比を、後に形成する第２の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第１の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第２の金属酸化物膜の成膜時に、酸素を効果的に供給できる。また、第１の金属酸化物膜は第２の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第２の金属酸化物膜を第１の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制できる。
　より具体的には、第１の金属酸化物膜の成膜時の酸素流量比を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％とする。また第２の金属酸化物膜の成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、第１の金属酸化物膜と第２の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮できるため好ましい。
　このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ１００を実現できる。
　半導体層１０８のチャネル形成領域に接する絶縁層１０３と絶縁層１１０には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、トランジスタ１００の作製工程における熱処理などで、絶縁層１０３や絶縁層１１０から脱離した酸素を半導体層１０８のチャネル形成領域に供給し、半導体層１０８中の酸素欠損を低減できる。
　絶縁層１１０の端部の一部は、半導体層１０８上に位置している。絶縁層１１０は、導電層１１２と重畳し、ゲート絶縁層として機能する領域を有する。
　絶縁層１１０は２層以上の積層構造としてもよい。図２には、絶縁層１１０が絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｃと、絶縁層１１０ａと絶縁層１１０ｃの間の絶縁層１１０ｂとの３層構造である例を示している。なお、絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃは同種の材料の絶縁膜を用いることができるため、絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃそれぞれの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃそれぞれの界面を破線で図示している。
　半導体層１０８のチャネル形成領域と接する絶縁層１１０ａは、チャネル形成領域との界面近傍、及び膜中の欠陥密度が低いことが好ましい。また、絶縁層１１０ａは、膜中の水素を有する不純物濃度が低いことが好ましい。また、絶縁層１１０ａ形成時の半導体層１０８へのダメージが小さいことが好ましい。絶縁層１１０ａに欠陥密度及び不純物濃度が低い膜を用い、また半導体層１０８へのダメージが小さい成膜条件を用いることにより、良好な電気特性を有するトランジスタとすることができる。
　例えば、絶縁層１１０としてシリコンを有する膜をＰＥＣＶＤ法により形成する場合、絶縁層１１０ａは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が低い成膜条件を用いることができる。成膜ガスに対するシリコン含有ガスの比が低い成膜条件を用いることで、欠陥密度及び不純物濃度が低い絶縁層１１０ａを形成できる。また、絶縁層１１０ａ形成時の成膜パワーを低くすることにより、半導体層１０８へのダメージを小さくできる。
　金属酸化物層１１４と接する絶縁層１１０ｃは、導電層１１２の加工に用いるエッチャントにおけるエッチング速度が導電層１１２と同程度、または導電層１１２より遅い構成とすることが好ましい。
　絶縁層１１０ｃは、絶縁層１１０ａより緻密な膜であることが好ましい。緻密な絶縁層１１０ｃは、絶縁層１１０ａより成膜速度が遅い成膜条件で形成できる。また、緻密な絶縁層１１０ｃは、その表面に水が吸着することが抑制される。つまり、絶縁層１１０の上面に絶縁層１１０ｃを設けることにより、絶縁層１１０の表面に水が吸着することを抑制できる。
　絶縁層１１０の表面に水が吸着した場合、該吸着水が有する水素がチャネル形成領域に達するとチャネル形成領域にキャリアが形成され、トランジスタの電気特性及び信頼性に悪影響を及ぼす場合がある。水が吸着しづらい絶縁層１１０ｃを絶縁層１１０の上面に設けることにより、チャネル形成領域にキャリアが形成されることを抑制でき、良好な電気特性及び信頼性を得られる。
　絶縁層１１０ｃの形成は、絶縁層１１０ａより成膜速度が遅い成膜条件を用いることができる。例えば、絶縁層１１０としてシリコンを有する膜を用いる場合、絶縁層１１０ｃは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が低い条件を用いることができる。さらに、絶縁層１１０ａと比較して、絶縁層１１０ｃは成膜時の成膜パワーを高くすることで水が吸着しづらい絶縁層とすることができる。
　絶縁層１１０ｃは、一のエッチャントにおけるエッチング速度が絶縁層１１０ａより遅いことが好ましい。なお、絶縁層１１０ａと比較して、絶縁層１１０ｃは膜密度が高くなる場合がある。絶縁層１１０ａ及び絶縁層１１０ｃの膜密度の違いは、例えば、ＴＥＭ像の濃度（輝度）で評価できる。
　絶縁層１１０ｂの形成は、絶縁層１１０ａ及び絶縁層１１０ｃより成膜速度が速い成膜条件を用いることができる。成膜速度が速い絶縁層１１０ｂを用いることにより、積層構造の絶縁層１１０を生産性高く形成できる。
　例えば、絶縁層１１０としてシリコンを有する膜を用いる場合、絶縁層１１０ａ及び絶縁層１１０ｃと比較して、絶縁層１１０ｂは成膜の際に用いる成膜ガスに対するシリコン含有ガスの比が高い条件を用いることができる。また、絶縁層１１０ｂは成膜時のパワーを高くすることで不純物の少ない絶縁層とすることができる。さらに、絶縁層１１０ｂは成膜時の圧力を高くすることで不純物の少ない絶縁層とすることができる。
　絶縁層１１０ｂは、一のエッチャントにおけるエッチング速度が絶縁層１１０ａ及び絶縁層１１０ｃより速いことが好ましい。なお、絶縁層１１０ａ及び絶縁層１１０ｃと比較して、絶縁層１１０ｂは膜密度が低くなる場合がある。絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃの膜密度の違いは、例えば、ＴＥＭ像の濃度（輝度）で評価できる。また、絶縁層１１０ａ及び絶縁層１１０ｃと比較して、絶縁層１１０ｂは膜中の水素濃度が高くなる場合がある。絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃの水素濃度の違いは、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）で評価できる。
　導電層１１２、機能層１１３及び金属酸化物層１１４を形成する際に、導電層１１２と重ならない領域の絶縁層１１０ｃの膜厚が薄くなる場合がある。図２に示すように、導電層１１２と重ならない領域に絶縁層１１０ｃが残存することが好ましい。導電層１１２と重ならない領域に絶縁層１１０ｃが残存する構成とすることで、絶縁層１１０に水が吸着することを抑制できる。導電層１１２と重なる領域の絶縁層１１０ｃの厚さは１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上４０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。
　絶縁層１１０は、図３Ａに示すように絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｃとの２層構造としてもよい。
　絶縁層１１０は、図３Ｂに示すように単層構造としてもよい。絶縁層１１０として、目的に応じて前述の絶縁層１１０ａ、絶縁層１１０ｂ又は絶縁層１１０ｃのいずれかを適宜選択してもよい。
　絶縁層１０３は積層構造とすることができる。絶縁層１０３を積層構造としたトランジスタの例を、図４Ａ及び図４Ｂに示す。図４Ａはトランジスタ１００のチャネル長方向の断面図であり、図４Ｂはトランジスタ１００のチャネル幅方向の断面図である。
　絶縁層１０３として、絶縁層１０３ａと、絶縁層１０３ａ上の絶縁層１０３ｂとの積層構造とすることが好ましい。例えば、絶縁層１０３ａとして窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物又は窒化酸化物を好適に用いることができる。例えば、絶縁層１０３ｂとして酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウムなどの酸化物又は酸化窒化物を好適に用いることができる。絶縁層１０３の下側に絶縁層１０３ａを設けることにより、絶縁層１０３より下層からの不純物が絶縁層１０３より上層へ拡散することを抑制できる。それとともに、チャネル形成領域に接する絶縁層１０３の上側に絶縁層１０３ｂを設けることにより、絶縁層１０３から脱離した酸素をチャネル形成領域に供給できる。絶縁層１０３として、例えば、窒化シリコン膜と、窒化シリコン膜上の酸化窒化シリコン膜との積層構造とすることができる。
　なお、本明細書等において、酸化窒化物とはその組成として窒素よりも酸素の含有量が多い物質を指し、酸化窒化物は酸化物に含まれる。窒化酸化物とはその組成として酸素よりも窒素の含有量が多い物質を指し、窒化酸化物は窒化物に含まれる。
　図４Ａ及び図４Ｂに示すように、トランジスタ１００は絶縁層１０３ａと、絶縁層１１６が接する領域を有することが好ましい。絶縁層１０３ａと、絶縁層１１６が接する領域を有することで、トランジスタ１００の外からの不純物がトランジスタ１００に拡散することを抑制できる。
　トランジスタ１００は基板１０２と絶縁層１０３との間に導電層１０６を有し、導電層１０６は半導体層１０８のチャネル形成領域、金属酸化物層１１４、機能層１１３及び導電層１１２と重畳する領域を有する。
　トランジスタ１００において、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、機能層１１３及び導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１０３の一部は第１のゲート絶縁層として機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
　半導体層１０８の、機能層１１３、導電層１１２及び導電層１０６のいずれか一以上と重畳する部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層１０８の機能層１１３及び導電層１１２と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には機能層１１３及び導電層１１２と重畳せずに、導電層１０６と重畳する部分（領域１０８Ｎを含む部分）にもチャネルが形成しうる。
　図１Ｃ及び図４Ｂに示すように、導電層１０６は、機能層１１３、金属酸化物層１１４、絶縁層１１０、及び絶縁層１０３に設けられた開口１４２を介して、導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と、導電層１１２には、同じ電位を与えることができる。
　導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。また、導電層１０６にタングステンやモリブデンなどの高融点金属を含む材料を用いると、後の工程において高い温度で処理を行うことができる。
　図１Ｃ及び図４Ｂに示すように、チャネル幅方向において、機能層１１３、導電層１１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０３を介して、機能層１１３及び導電層１１２と、導電層１０６に覆われた構成となる。
　このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と、機能層１１３及び導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００のオン電流を増大させることができる。そのため、トランジスタ１００を微細化することも可能となる。
　なお、機能層１１３及び導電層１１２と、導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００を駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ１００を他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
　以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
＜構成例２＞
　図５Ａはトランジスタ１００Ａのチャネル長方向の断面図であり、図５Ｂはトランジスタ１００Ａのチャネル幅方向の断面図である。図５Ａ中の一点鎖線で囲った領域Ｑの拡大図を、図５Ｃに示す。
　トランジスタ１００Ａは、導電層１１２と重なる領域の機能層１１３の膜厚より、導電層１１２と重ならない領域の機能層１１３の膜厚が薄い点で、構成例１と主に相違している。
　導電層１１２と重ならない領域の機能層１１３の膜厚が薄い形状とすることで段差が小さくなり、機能層１１３上に形成される層の被覆性が向上し、該層に段切れや鬆といった不具合が発生することを抑制できる。
　以上が、構成例２についての説明である。
＜構成例３＞
　図６Ａはトランジスタ１００Ｂのチャネル長方向の断面図であり、図６Ｂはトランジスタ１００Ｂのチャネル幅方向の断面図である。図６Ａ中の一点鎖線で囲った領域Ｒの拡大図を、図６Ｃに示す。
　トランジスタ１００Ｂは、導電層１１２と重なる領域の機能層１１３の膜厚より、導電層１１２と重ならない領域の機能層１１３の膜厚が薄く、かつ導電層１１２と重なる領域の金属酸化物層１１４の膜厚より、導電層１１２と重ならない領域の金属酸化物層１１４の膜厚が薄い点で、構成例１と主に相違している。
　導電層１１２及び機能層１１３は、それぞれの断面が連続する形状であることが好ましい。導電層１１２及び機能層１１３の断面が連続する形状とすることで、導電層１１２及び機能層１１３上に形成される層の被覆性が向上し、該層に段切れや鬆といった不具合が発生することを抑制できる。
　以上が、構成例３についての説明である。
＜作製方法例１＞
　以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、上記構成例で例示したトランジスタ１００を例に挙げて説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成できる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）の形成は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法を用いることができる。
　半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工できる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法は、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）光やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
　図７Ａ乃至図１１Ｂの各図には、トランジスタ１００Ａの作製工程の各段階における断面を示している。各図において、中央の破線より左側にチャネル長方向、右側にチャネル幅方向の断面を並べて示している。
〔導電層１０６の形成〕
　基板１０２上に導電膜を成膜し、これをエッチングにより加工して、第１のゲート電極として機能する導電層１０６を形成する（図７Ａ）。
〔絶縁層１０３の形成〕
　続いて、基板１０２及び導電層１０６を覆って絶縁層１０３を形成する（図７Ｂ）。絶縁層１０３は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法等を用いて形成できる。
　絶縁層１０３を積層構造とする場合は、絶縁層１０３となる絶縁膜をそれぞれ順に形成する。絶縁層１０３として、例えば、窒化物膜と、窒化物膜上の酸化物膜との積層構造とする場合は、窒化物膜及び酸化物膜をこの順に形成する。
　絶縁層１０３が有する窒化物膜を２層以上の積層構造としてもよい。絶縁層１０３として、例えば、第１の窒化シリコン膜と、第１の窒化シリコン膜上の第２の窒化シリコン膜と、第２の窒化シリコン膜上の第３の窒化シリコン膜と、第３の窒化シリコン膜上の酸化窒化シリコン膜との積層構造とする場合は、第１の窒化シリコン膜、第２の窒化シリコン膜、第３の窒化シリコン膜及び酸化窒化シリコン膜をこの順に形成する。
　絶縁層１０３を第１の窒化シリコン膜、第２の窒化シリコン膜、第３の窒化シリコン膜及び酸化窒化シリコン膜の積層構造とする場合、第１の窒化シリコン膜は不純物をブロッキングする機能を有することが好ましい。第１の窒化シリコン膜を設けることにより、絶縁層１０３より下層からの不純物が絶縁層１０３より上層へ拡散することを抑制できる。第２の窒化シリコン膜は応力が小さく、かつ絶縁耐圧が高いことが好ましい。第２の窒化シリコン膜を設けることにより、応力が小さく、かつ絶縁耐圧が高い絶縁層１０３とすることができる。第３の窒化シリコン膜は水素を有する不純物の放出が少なく、かつ水素を有する不純物をブロッキングする機能を有することが好ましい。第３の窒化シリコン膜を設けることにより、チャネル形成領域に水素が拡散することを抑制できる。酸化窒化シリコン膜は欠陥密度が低く、かつ水素を有する不純物の放出が少ないことが好ましい。
　例えば、絶縁層１０３の形成はシラン、窒素及びアンモニアの混合ガスを用いたプラズマＣＶＤ法により、不純物をブロッキングする機能を有する第１の窒化シリコン膜を形成する。次に、第１の窒化シリコン膜よりアンモニア流量が多い混合ガスを用い、応力が小さく、かつ絶縁耐圧が高い第２の窒化シリコン膜を成膜する。次に、第２の窒化シリコン膜よりアンモニア流量が少ない混合ガスを用い、水素を有する不純物の放出が少なく、かつ水素を有する不純物をブロッキングする機能を有する第３の窒化シリコン膜を成膜する。次に、シラン及び一酸化二窒素の混合ガスを用い、欠陥密度が低く、かつ水素を有する不純物の放出が少ない酸化窒化シリコン膜を成膜し、絶縁層１０３を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、第１の窒化シリコン膜、第２の窒化シリコン膜、第３の窒化シリコン膜及び酸化窒化シリコン膜を真空中で連続して成膜することができ、生産性高く絶縁層１０３を形成できる。
　または、第３の窒化シリコン膜を成膜した後に、酸素を含む雰囲気でプラズマ処理を行い第３の窒化シリコン膜表面を酸化させることで、第３の窒化シリコン膜上に酸化窒化シリコン膜を形成することができる。
　第１の窒化シリコン膜及び第３の窒化シリコン膜と比較して、第２の窒化シリコン膜は膜密度が低くなる場合がある。第１の窒化シリコン膜、第２の窒化シリコン膜及び第３の窒化シリコン膜の膜密度の違いは、例えば、ＴＥＭ像の濃度（輝度）で評価できる。また、第１の窒化シリコン膜及び第３の窒化シリコン膜と比較して、第２の窒化シリコン膜は膜中の水素濃度が高くなる場合がある。第１の窒化シリコン膜、第２の窒化シリコン膜及び第３の窒化シリコン膜の水素濃度の違いは、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）で評価できる。
　絶縁層１０３を形成した後に、絶縁層１０３に対して酸素を供給する処理を行なってもよい。例えば、酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法やイオン注入法などにより、絶縁層１０３に酸素を供給してもよい。なお、絶縁層１０３を形成した後に加熱処理を行わなくてもよい。
〔半導体層１０８の形成〕
　続いて、絶縁層１０３上に金属酸化物膜を成膜し、これを加工することにより島状の半導体層１０８を形成する（図７Ｃ）。
　金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　金属酸化物膜を成膜する際に、酸素ガス及び不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（酸素流量比）が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
　半導体層１０８を積層構造とする場合、同じスパッタリングターゲットを用いて同じ成膜室で連続して成膜することで、界面を良好なものとすることができるため好ましい。特に、各金属酸化物膜の成膜条件として、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮できるため好ましい。また、異なる組成の金属酸化物膜を積層する場合には、大気に暴露することなく、連続して成膜することが好ましい。
　金属酸化物膜は、ＣＡＡＣ構造を有する金属酸化物膜、ｎｃ構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜となるように、成膜条件を設定することが好ましい。なお、成膜される金属酸化物膜がＣＡＡＣ構造となる成膜条件、及びｎｃ構造となる成膜条件は、それぞれ使用するスパッタリングターゲットの組成によって異なるため、その組成に応じて、基板温度や酸素流量比の他、圧力や電力などを適宜設定すればよい。
　金属酸化物膜の成膜条件としては、基板温度を室温以上４５０℃以下、好ましくは基板温度を室温以上３００℃以下、より好ましくは室温以上２００℃以下、さらに好ましくは室温以上１４０℃以下とすればよい。例えば基板１０２に大型のガラス基板や、樹脂基板を用いた場合には、基板温度を室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または加熱しない状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。
　金属酸化物膜を成膜する前に、絶縁層１０３の表面に吸着した水や水素、有機物等を脱離させるための処理や、絶縁層１０３中に酸素を供給する処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。また、一酸化二窒素ガスを含む雰囲気でプラズマ処理を行うと、絶縁層１０３の表面の有機物を好適に除去できる。このような処理の後、絶縁層１０３の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。
　金属酸化物膜の加工には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。このとき、半導体層１０８と重ならない絶縁層１０３の一部がエッチングされ、薄くなる場合がある。
　金属酸化物膜の成膜後、または半導体層１０８に加工した後、金属酸化物膜または半導体層１０８中の水素または水を除去するために加熱処理を行ってもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とすることができる。なお、金属酸化物膜の成膜後、または半導体層１０８に加工した後に、加熱処理を行わなくてもよい。また、加熱処理は金属酸化物膜の成膜後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
　加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。窒素を含む雰囲気、又は酸素を含む雰囲気として、超乾燥空気（ＣＤＡ：Ｃｌｅａｎ　Ｄｒｙ　Ａｉｒ）を用いてもよい。なお、上記加熱処理の雰囲気に水素、水などが含まれないことが好ましい。露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで半導体層１０８に水素、水などが取り込まれることを可能な限り防ぐことができる。該加熱処理は、電気炉、急速加熱（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮できる。
　なお、半導体層１０８の形成後は速やかに絶縁膜１１０ｆを形成することが好ましい。半導体層１０８の表面が露出した状態では、半導体層１０８の表面に水が吸着する場合がある。半導体層１０８の表面に水が吸着すると、その後の加熱処理等により半導体層１０８中に水素が拡散し、ＶＯＨが形成される場合がある。ＶＯＨはキャリア発生源となりうることから、半導体層１０８の吸着水は少ないことが好ましい。
〔絶縁膜１１０ｆ、金属酸化物膜１１４ｆ、機能膜１１３ｆの形成〕
　続いて、絶縁層１０３及び半導体層１０８を覆って、絶縁膜１１０ｆと金属酸化物膜１１４ｆを形成する。
　絶縁膜１１０ｆは、後に絶縁層１１０となる膜である。絶縁膜１１０ｆとしては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。また、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。
　絶縁層１１０を積層構造とする場合は、絶縁層１１０となる絶縁膜をそれぞれ順に形成する。例えば、図２に示したように、絶縁層１１０を絶縁層１１０ａ、絶縁層１１０ｂ及び絶縁層１１０ｃの３層構造とする場合は、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｂとなる絶縁膜と、絶縁層１１０ｃとなる絶縁膜をこの順に形成する。
　例えば、絶縁層１１０の形成はシラン及び一酸化二窒素の混合ガスを用いたプラズマＣＶＤ法により、絶縁層１１０ａとなる絶縁膜を形成する。次に、絶縁層１１０ａとなる絶縁膜より一酸化二窒素流量に対するシラン流量比が高い混合ガスを用い、パワーが高い条件で絶縁層１１０ｂとなる絶縁膜を成膜する。次に、絶縁層１１０ｂとなる絶縁膜より一酸化二窒素流量に対するシラン流量比が低い混合ガスを用い、圧力が低い条件で絶縁層１１０ｃとなる絶縁膜を成膜し、絶縁層１１０となる絶縁膜を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｂとなる絶縁膜と、絶縁層１１０ｃとなる絶縁膜を真空中で連続して成膜することができ、生産性高く絶縁膜１１０ｆを形成できる。
　例えば、図３Ａに示したように、絶縁層１１０を絶縁層１１０ａ及び絶縁層１１０ｃの２層構造とする場合は、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｃとなる絶縁膜をこの順に形成する。
　例えば、絶縁層１１０の形成はシラン及び一酸化二窒素の混合ガスを用いたプラズマＣＶＤ法により、絶縁層１１０ａとなる絶縁膜を形成する。次に、絶縁層１１０ａとなる絶縁膜より圧力が低く、パワーが高い条件で絶縁層１１０ｃとなる絶縁膜を成膜し、絶縁層１１０となる絶縁膜を形成できる。また、同一チャンバーで成膜条件を切り替えることにより、絶縁層１１０ａとなる絶縁膜と、絶縁層１１０ｃとなる絶縁膜を真空中で連続して成膜することができ、生産性高く絶縁膜１１０ｆを形成できる。
　絶縁膜１１０ｆの形成後に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁膜１１０ｆ中の不純物及び絶縁膜１１０ｆ表面の吸着水を除去できる。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、２００℃以上４００℃以下の温度で行うことができる。なお、絶縁膜１１０ｆの形成後に、加熱処理を行わなくてもよい。また、加熱処理は絶縁膜１１０ｆの形成後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
　金属酸化物膜１１４ｆは、後に金属酸化物層１１４となる膜である。金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜１１４ｆの成膜時に絶縁膜１１０ｆに酸素を供給できる。
　金属酸化物膜１１４ｆを、上記半導体層１０８の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記の記載を援用できる。
　金属酸化物膜１１４ｆは、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により形成してもよい。金属ターゲットにアルミニウムを用いた場合には、酸化アルミニウム膜を成膜できる。
　金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁膜１１０ｆ中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
　このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１１４ｆを形成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁膜１１０ｆへ酸素を供給するとともに、絶縁膜１１０ｆから酸素が脱離することを防ぐことができる。その結果、絶縁膜１１０ｆに極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層１０８のチャネル形成領域に多くの酸素が供給され、チャネル形成領域中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
　金属酸化物膜１１４ｆの成膜条件としては、基板温度を室温以上４５０℃以下、好ましくは基板温度を室温以上３００℃以下、より好ましくは室温以上２００℃以下、さらに好ましくは室温以上１４０℃以下とすればよい。例えば基板１０２に大型のガラス基板や、樹脂基板を用いた場合には、基板温度を室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、金属酸化物膜１１４ｆの成膜温度が高いと金属酸化物膜１１４ｆの結晶性が高くなり、エッチング速度が遅くなる場合がある。金属酸化物膜１１４ｆの成膜温度が低いと金属酸化物膜１１４ｆの結晶性が低くなり、エッチング速度が速くなる場合がある。金属酸化物膜１１４ｆを加工する際に用いるエッチャントに対して望ましいエッチング速度となるよう、金属酸化物膜１１４ｆの成膜温度を適宜選択してもよい。
　金属酸化物膜１１４ｆの形成後に、加熱処理を行うことで、絶縁膜１１０ｆから半導体層１０８に酸素を供給してもよい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、２００℃以上４００℃以下の温度で行うことができる。なお、金属酸化物膜１１４ｆの形成後に、加熱処理を行わなくてもよい。また、加熱処理は金属酸化物膜１１４ｆの成膜後であればどの段階で行ってもよい。また、後の加熱処理または熱が加わる工程と兼ねてもよい。
　続いて、金属酸化物膜１１４ｆ上に、機能層１１３となる機能膜１１３ｆを成膜する（図８Ａ）。機能膜１１３ｆは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
　機能膜１１３ｆの形成後に加熱処理を行ってもよい。機能膜１１３ｆに酸素を有する材料を用いる場合、機能膜１１３ｆの形成後に加熱処理を行うことで、機能膜１１３ｆから半導体層１０８に酸素を供給することができる。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、２００℃以上４００℃以下の温度で行うことができる。なお、機能膜１１３ｆの形成後に、加熱処理を行わなくてもよい。
　続いて、機能膜１１３ｆ、金属酸化物膜１１４ｆ、絶縁膜１１０ｆ、及び絶縁層１０３の一部をエッチングすることで、導電層１０６に達する開口１４２を形成する（図８Ｂ）。これにより、後に形成する導電層１１２と、導電層１０６とを、開口１４２を介して電気的に接続できる。
〔導電膜１１２ｆの形成〕
　続いて、機能膜１１３ｆ上に、導電層１１２となる導電膜１１２ｆを成膜する（図９Ａ）。導電膜１１２ｆは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
〔絶縁層１１０、金属酸化物層１１４、機能層１１３、導電層１１２の形成〕
　続いて、導電膜１１２ｆ上にレジストマスク１１５を形成する（図９Ｂ）。その後、レジストマスク１１５に覆われていない領域において、導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆを除去し、導電層１１２、機能層１１３及び金属酸化物層１１４を形成する（図１０Ａ）。
　導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、ウェットエッチング法を好適に用いることができる。ウェットエッチング法には、例えば、過酸化水素を有するエッチャントを用いることができる。例えば、リン酸、酢酸、硝酸、塩酸又は硫酸の一以上を有するエッチャントを用いることができる。特に、導電層１１２に銅を有する材料を用いる場合は、リン酸、酢酸及び硝酸を有するエッチャントを好適に用いることができる。
　金属酸化物層１１４及び機能層１１３のエッチング速度が導電層１１２より遅い構成をすることにより、同一の工程で機能層１１３、金属酸化物層１１４及び導電層１１２を形成できる。さらに、金属酸化物層１１４及び機能層１１３の端部より、導電層１１２の端部を内側にすることができる。また、同一の工程で形成できることにより、工程を簡略にすることができ、生産性を高められる。
　導電層１１２、機能層１１３及び金属酸化物層１１４の端部が、レジストマスク１１５の輪郭よりも内側に位置するように加工する。導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、ウェットエッチング法を用いると好適である。エッチング時間を調整することにより、領域１０８Ｌの幅を制御できる。
　導電層１１２、機能層１１３及び金属酸化物層１１４の形成には、異方性のエッチング法を用いて導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆをエッチングした後に、等方性のエッチング法を用いて導電膜１１２ｆ、機能膜１１３ｆ及び金属酸化物膜１１４ｆの側面をエッチングして、端面を後退させてもよい（サイドエッチングともいう）。これにより、平面視において、絶縁層１１０よりも端部が内側に位置する導電層１１２、機能層１１３及び金属酸化物層１１４を形成できる。
　導電層１１２、機能層１１３及び金属酸化物層１１４の形成の際に、導電層１１２が機能層１１３及び金属酸化物層１１４より後退するとともに、導電層１１２と重なる領域の機能層１１３の膜厚より、導電層１１２と重ならない領域の機能層１１３の膜厚が薄くなる場合がある（図５Ａ、図５Ｂ及び図５Ｃ参照）。さらに、導電層１１２及び機能層１１３と重なる領域の金属酸化物層１１４の膜厚より、導電層１１２と重ならない領域の金属酸化物層１１４の膜厚が薄くなる場合がある（図６Ａ、図６Ｂ及び図６Ｃ参照）。
　なお、導電層１１２、機能層１１３及び金属酸化物層１１４の形成には異なるエッチング条件または手法を用いて、少なくとも２回に分けてエッチングしてもよい。例えば、導電膜１１２ｆを先にエッチングし、続いて異なるエッチング条件で機能膜１１３ｆ及び金属酸化物膜１１４ｆをエッチングしてもよい。
　続いて、レジストマスク１１５に覆われていない領域において、絶縁膜１１０ｆを除去し、絶縁層１１０を形成する（図１０Ｂ）。絶縁層１１０の形成には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。なお、レジストマスク１１５を除去した状態で絶縁層１１０を形成してもよいが、レジストマスク１１５を残しておくことにより、導電層１１２の膜厚が薄くなるのを抑制できる。
　絶縁層１１０の形成後、レジストマスク１１５を除去する。
〔絶縁層１１６、領域１０８Ｎの形成（水素の供給処理）〕
　続いて、半導体層１０８の露出した領域に、水素を供給する処理を行う。ここでは、半導体層１０８の露出した領域に接して、水素を含む絶縁層１１６を成膜することで水素を供給する（図１１Ａ）。
　絶縁層１１６は、水素を含む成膜ガスを用いたプラズマＣＶＤ法により形成することが好ましい。例えば、シランガスとアンモニアガスとを含む成膜ガスを用いて、窒化シリコン膜を成膜する。シランガスに加えてアンモニアガスを用いることで、膜中に多くの水素を含有させることができる。また、成膜時においても、半導体層１０８の露出した部分に水素を供給することが可能となる。
　絶縁層１１６の成膜後に、加熱処理を行うことで、絶縁層１１６から放出される水素の一部を、半導体層１０８の一部に供給することが好ましい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、１５０℃以上４５０℃以下、好ましくは２００℃以上４００℃以下の温度で行うことが好ましい。
　このように水素を供給することで、半導体層１０８中に極めて低抵抗な領域１０８Ｎを形成できる。
　加熱処理により、絶縁層１１０から半導体層１０８のチャネル形成領域に酸素を供給できる。
〔絶縁層１１８の形成〕
　続いて、絶縁層１１６上に絶縁層１１８を形成する。
　絶縁層１１８をプラズマＣＶＤ法により形成する場合、成膜温度が高すぎると、領域１０８Ｎ等に含まれる不純物によっては、当該不純物が半導体層１０８のチャネル形成領域を含む周辺部に拡散する恐れがある。その結果、チャネル形成領域の抵抗が低下することや、領域１０８Ｎの抵抗が上昇してしまうなどの恐れがある。絶縁層１１６または絶縁層１１８の成膜温度としては、例えば１５０℃以上４００℃以下、好ましくは１８０℃以上３６０℃以下、より好ましくは２００℃以上２５０℃以下とすることが好ましい。絶縁層１１８を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与できる。
　絶縁層１１８の形成後に加熱処理を行なってもよい。
〔開口部１４１ａ、開口部１４１ｂの形成〕
　続いて、絶縁層１１８の所望の位置にリソグラフィによりマスクを形成した後、絶縁層１１８及び絶縁層１１６の一部をエッチングすることで、領域１０８Ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する。
〔導電層１２０ａ、導電層１２０ｂの形成〕
　続いて、開口部１４１ａ及び開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形成する（図１１Ｂ）。
　以上の工程により、トランジスタ１００を作製できる。
＜半導体装置の構成要素＞
　次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
　基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
　基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔絶縁層１０３〕
　絶縁層１０３は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法等を適宜用いて形成できる。また、絶縁層１０３としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層で形成できる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０３において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０３には、加熱により酸素を放出する膜を用いることが好ましい。
　絶縁層１０３として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
　絶縁層１０３の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いた場合、半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、当該表面、または表面近傍を酸化することが好ましい。
〔導電膜〕
　ゲート電極として機能する導電層１０６及び導電層１１２、ソース電極またはドレイン電極の一方として機能する導電層１２０ａ、ソース電極またはドレイン電極の他方として機能する導電層１２０ｂとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成できる。
　導電層１０６、導電層１１２、導電層１２０ａ、及び導電層１２０ｂには、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
　ここで、酸化物導電体（ＯＣ：Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
　導電層１０６等として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
　導電層１０６、導電層１１２、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅、酸素、または水素に対して、高いバリア性を有し、且つ自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
〔絶縁層１１０〕
　トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０は、ＰＥＣＶＤ法、スパッタリング法等により形成できる。絶縁層１１０としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または３層以上の積層構造としてもよい。
　半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。例えば、酸素雰囲気下にて絶縁層１１０を形成すること、成膜後の絶縁層１１０に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層１１０上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層１１０中に酸素を供給することもできる。
　絶縁層１１０として、酸化シリコンや酸化窒化シリコンと比べて比誘電率の高い酸化ハフニウム等の材料を用いることもできる。これにより絶縁層１１０の膜厚を厚くしトンネル電流によるリーク電流を抑制できる。特に結晶性を有する酸化ハフニウムは、非晶質の酸化ハフニウムと比べて高い比誘電率を備えるため好ましい。
〔半導体層〕
　半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットは、元素Ｍに対するＩｎの原子数比が１以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
　スパッタリングターゲットに多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
　なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。
　半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減できる。
　半導体層１０８には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
　特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
　酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　よって、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。
　以下では、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。
　ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
　ＣＡＡＣ−ＯＳ（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
　ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
　微結晶構造を有する酸化物半導体膜（微結晶酸化物半導体膜）は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
　ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、円を描くように（リング状に）輝度の高い領域が観測され、当該領域内に複数のスポットが観測される場合がある。
　ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ−ＯＳ膜はＣＡＡＣ−ＯＳ膜と比べて、キャリア濃度が高く、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
　ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の酸素流量比を小さくすることで形成できる。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の基板温度を低くすることでも形成できる。例えば、ｎｃ−ＯＳ膜は、基板温度を比較的低温（例えば１３０℃以下の温度）とした状態、または基板を加熱しない状態でも成膜できるため、大型のガラス基板や、樹脂基板などを使う場合に適しており、生産性を高めることができる。
　金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を加熱しない場合の温度を含む。
＜金属酸化物の構成＞
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与できる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
　以上が、構成要素についての説明である。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態２）
　本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明する。
＜構成例＞
　図１２Ａに、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
　第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
　ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装できる。
　画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用できる。
　画素部７０２に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
　図１２Ｂに示す表示装置７００Ａは、第１の基板７０１に代えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
　表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図１２Ｂ中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
　樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図１２Ｂ中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電子機器に実装することができ、電子機器の省スペース化を図ることができる。
　また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
　図１２Ｃに示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。表示装置７００Ｂは、例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
　表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
　複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
　一方、ゲートドライバ回路部７２２は、第１の基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
　このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置を実現できる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現できる。
＜断面構成例＞
　以下では、表示素子として液晶素子を用いる構成、及びＥＬ素子を用いる構成について、図１３乃至図１６を用いて説明する。なお、図１３乃至図１５は、それぞれ図１２Ａに示す一点鎖線Ｑ−Ｒにおける断面図である。また図１６は、図１２Ｂに示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。図１３及び図１４は、表示素子として液晶素子を用いた構成であり、図１５及び図１６は、ＥＬ素子を用いた構成である。
〔表示装置の共通部分に関する説明〕
　図１３乃至図１６に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。図１４では、容量素子７９０が無い場合を示している。
　トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用できる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
　本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成できる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減できる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供できる。
　図１３、図１５、及び図１６に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
　トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化絶縁膜７７０が設けられている。
　画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。
　信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
　ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
　第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
　第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３４と、が設けられる。
〔液晶素子を用いる表示装置の構成例〕
　図１３に示す表示装置７００は、液晶素子７７５及びスペーサ７７８を有する。液晶素子７７５は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。また、導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、平坦化絶縁膜７７０上に形成され、画素電極として機能する。
　導電層７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
　導電層７７２に反射性の材料を用いると、表示装置７００は反射型の液晶表示装置となる。一方、導電層７７２に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
　図１４に示す表示装置７００は、横電界方式（例えば、ＦＦＳモード）の液晶素子７７５を用いる例を示す。導電層７７２上に絶縁層７７３を介して、共通電極として機能する導電層７７４が設けられる。導電層７７２と導電層７７４との間に生じる電界によって、液晶層７７６の配向状態を制御できる。
　図１４において、導電層７７４、絶縁層７７３、導電層７７２の積層構造により保持容量を構成できる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
　図１３及び図１４には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及びバックライト、サイドライトなどの光源を適宜設けることができる。
　液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
　液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
　液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶を用いることもできる。このとき、着色膜７３６を設けずに白黒表示を行う構成としてもよいし、着色膜７３６を用いてカラー表示を行う構成としてもよい。
　液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
〔発光素子を用いる表示装置〕
　図１５に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
　有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
　図１５に示す表示装置７００には、平坦化絶縁膜７７０上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は透光性の導電膜７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層７７２側及び導電膜７８８側の双方に光を射出するデュアルエミッション構造としてもよい。
　着色膜７３６は発光素子７８２と重なる位置に設けられ、遮光膜７３８は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
　図１６には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図１６は、図１２Ｂに示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。
　図１６に示す表示装置７００Ａは、図１５で示した第１の基板７０１に代えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
　支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼りあわされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
　図１６に示す表示装置７００は、図１５で示した基板７０５に代えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼りあわされている。保護層７４０としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、偏光板、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
　発光素子７８２が有するＥＬ層７８６は、絶縁膜７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色膜７３６を用いずにカラー表示を実現できる。また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、無機絶縁膜を用いることが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とすることがより好ましい。
　図１６では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
〔表示装置に入力装置を設ける構成例〕
　図１３乃至図１６に示す表示装置に入力装置を設けてもよい。当該入力装置として、例えば、タッチセンサ等が挙げられる。
　例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
　なお、タッチパネルの構成は、入力装置を一対の基板の間に形成する、所謂インセル型のタッチパネル、入力装置を表示装置上に形成する、所謂オンセル型のタッチパネル、または表示装置に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態３）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１７を用いて説明を行う。
　図１７Ａに示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。また、図１７Ａでは、保護回路５０６と画素回路５０１とを区別するため、画素回路５０１にハッチングを付している。
　画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用できる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
　画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
　駆動回路部５０４は、走査線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図１７Ａに示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ＿１乃至ＧＬ＿Ｘ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ＿１乃至ＤＬ＿Ｙ等の各種配線に接続される。
　ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体または多結晶半導体で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
　図１７Ａに示す複数の画素回路５０１は、例えば、図１７Ｂ及び図１７Ｃに示す構成とすることができる。
　図１７Ｂに示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　図１７Ｃに示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態４）
　以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用できる。
＜回路構成＞
　図１８Ａに、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
　トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、ソース及びドレインの他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、ソース及びドレインの他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
　回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子等を適用できる。
　トランジスタＭ１と容量Ｃ１とを接続するノードをノードＮ１、トランジスタＭ２と回路４０１とを接続するノードをノードＮ２とする。
　画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持できる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持できる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
　ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態１で例示した、酸化物半導体が適用されたトランジスタを適用できる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持できる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
＜駆動方法例＞
　続いて、図１８Ｂを用いて、画素回路４００の動作方法の一例を説明する。図１８Ｂは、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
　図１８Ｂに示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
　期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して配線Ｓ２から第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
　続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図１８Ｂでは電位ｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、第２データ電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
　ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
　このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成できるため、画素回路４００内で階調の補正を行うことが可能となる。
　また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
＜適用例＞
〔液晶素子を用いた例〕
　図１８Ｃに示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
　液晶素子ＬＣは、一方の電極が容量Ｃ１の他方の電極、トランジスタＭ２のソース及びドレインの他方、及び容量Ｃ２の一方の電極と接続され、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
　容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略できる。
　画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給できるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
　図１８Ｄに示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
　トランジスタＭ３は、ゲートが容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
　トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略できる。
　なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更できる。
　画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現できる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
　なお、図１８Ｃ及び図１８Ｄで例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態５）
　本実施の形態では、本発明の一態様を用いて作製できる表示モジュールについて説明する。
　図１９Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現できる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更できる。
　表示装置６００６はタッチパネルとしての機能を有していてもよい。
　フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
　図１９Ｂは、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出できる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得できる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態６）
　本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
　図２０Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用できる。
　図２０Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用できる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態７）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
　電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
　図２１Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像できる。
　筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続できる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタン等としての機能を有する。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用できる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
　図２１Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
　ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
　装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能や、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用できる。
　図２１Ｃ、図２１Ｄ及び図２１Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認できる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用できる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２１Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示できる。
　図２２Ａ乃至図２２Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図２２Ａ乃至図２２Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図２２Ａ乃至図２２Ｇに示す電子機器の詳細について、以下説明を行う。
　図２２Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
　図２２Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示できる。図２２Ｂでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールやＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図２２Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図２２Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図２２Ｅ、図２２Ｆ及び図２２Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２２Ｅは携帯情報端末９２０１を展開した状態、図２２Ｇは折り畳んだ状態、図２２Ｆは図２２Ｅと図２２Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　図２３Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　図２３Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
　なお、テレビジョン装置７１００は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
　図２３Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　図２３Ｃ及び図２３Ｄに、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図２３Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図２３Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
　表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
　図２３Ｃ及び図２３Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることや、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
　デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　図２３Ａ乃至図２３Ｄにおける表示部７５００に、本発明の一態様の表示装置を適用できる。
　本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
　本実施例では、図１に示すトランジスタ１００に相当する試料（ｓａｍｐｌｅ　Ａ１及びｓａｍｐｌｅ　Ａ２）を作製し、断面形状及びトランジスタのドレイン電流−ドレイン電圧特性（ＩＤ−ＶＤ特性）を評価した。なお、ここでは導電層１０６を設けないトランジスタを作製した。
＜試料の作製＞
　まず、ガラス基板上に、厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ１５０ｎｍの第２の窒化シリコン膜と、厚さ１００ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。
　第１の窒化シリコン膜及び第３の窒化シリコン膜はそれぞれ、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス及び流量１００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を１００Ｐａ、電力を２０００Ｗ、基板温度を３５０℃とした。
　第２の窒化シリコン膜は、流量２９０ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス及び流量２０００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、電力を３０００Ｗ、基板温度を３５０℃とした。
　第１の酸化窒化シリコン膜は、流量２０ｓｃｃｍのシランガス、及び流量３０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を４０Ｐａ、電力を３０００Ｗ、基板温度を３５０℃とした。
　続いて、第１の酸化窒化シリコン膜上に、厚さ２５ｎｍの第１の金属酸化物膜を成膜した。第１の金属酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により成膜した。成膜時の圧力を０．６Ｐａ、電力を２．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った後、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。
　続いて、ゲート絶縁層として厚さ５ｎｍの第２の酸化窒化シリコン膜と、厚さ１３０ｎｍの第３の酸化窒化シリコン膜と、厚さ５ｎｍの第４の酸化窒化シリコン膜をこの順に成膜した。
　第２の酸化窒化シリコン膜は、流量２４ｓｃｃｍのシランガス、及び流量１８０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、電力を１３０Ｗ、基板温度を３５０℃とした。なお、第２の酸化窒化シリコン膜は、実施の形態１に示した絶縁層１１０ａに相当する。
　第３の酸化窒化シリコン膜は、流量２００ｓｃｃｍのシランガス、及び流量１００００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を３００Ｐａ、電力を７５０Ｗ、基板温度を３５０℃とした。なお、第３の酸化窒化シリコン膜は、実施の形態１に示した絶縁層１１０ｂに相当する。
　第４の酸化窒化シリコン膜は、流量２０ｓｃｃｍのシランガス、及び流量３０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を４０Ｐａ、電力を５００Ｗ、基板温度を３５０℃とした。なお、第４の酸化窒化シリコン膜は、実施の形態１に示した絶縁層１１０ｃに相当する。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第４の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により成膜した。成膜時の圧力を０．８Ｐａ、電力を３．５ｋＷ、基板温度を２００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。
　続いて、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２の金属酸化物膜上に、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ１００ｎｍの銅膜をこの順に成膜した。ＩＴＳＯ膜及び銅膜は、スパッタリング法により成膜した。ＩＴＳＯ膜は、ＩＴＳＯターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量比］）を用いて成膜した。銅膜は、Ｃｕターゲットを用いて成膜した。
　続いて、銅膜上にレジストマスクを形成し、第２の金属酸化物膜、ＩＴＳＯ膜及び銅膜を加工し、第２の金属酸化物層、ＩＴＳＯ層及び銅層を形成した。加工はウェットエッチング法を用いた。エッチャントとして薬液Ａ及び薬液Ｂの２つの薬液を、使用直前に５：１［体積比］で混合した薬液を用いた。薬液Ａは、リン酸（５ｗｅｉｇｈｔ％未満）、フッ化水素酸（１ｗｅｉｇｈｔ％未満）、硝酸（１０ｗｅｉｇｈｔ％未満）、添加剤（２２ｗｅｉｇｈｔ％未満）の水溶液を用いた。薬液Ｂは、過酸化水素（３１ｗｅｉｇｈｔ％）の水溶液を用いた。エッチング時のエッチャント温度は３０℃とした。
　ここで、ｓａｍｐｌｅ　Ａ１とｓａｍｐｌｅ　Ａ２でウェットエッチング処理時間を異ならせ、領域１０８Ｌのチャネル長方向の幅Ｌ２を異ならせた。ｓａｍｐｌｅ　Ａ１はウェットエッチング処理時間を１１０ｓｅｃ、ｓａｍｐｌｅ　Ａ２はウェットエッチング処理時間を６０ｓｅｃとした。
　続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン膜、第３の酸化窒化シリコン膜、及び第４の酸化窒化シリコン膜をエッチングし、ゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
　続いて、トランジスタを覆う保護層として、厚さ１００ｎｍの第４の窒化シリコン膜と、厚さ３００ｎｍの第５の酸化窒化シリコン膜をこの順に成膜した。
　第４の窒化シリコン膜は、流量１５０ｓｃｃｍのシランガス、流量５０００ｓｃｃｍの窒素ガス及び流量１００ｓｃｃｍのアンモニアガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を２００Ｐａ、電力を２０００Ｗ、基板温度を３５０℃とした。
　第５の酸化窒化シリコン膜は、流量２９０ｓｃｃｍのシランガス、及び流量４０００ｓｃｃｍの一酸化二窒素ガスの混合ガスを用いたＰＥＣＶＤ法により成膜した。成膜時の圧力を１３３Ｐａ、電力を１０００Ｗ、基板温度を３５０℃とした。
　続いて、トランジスタを覆う保護層の一部を開口し、厚さ３０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜と、厚さ５０ｎｍのチタン膜をこの順にスパッタリング法を用いて成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。
　以上の工程によりガラス基板上に形成されたトランジスタ（ｓａｍｐｌｅ　Ａ１及びｓａｍｐｌｅ　Ａ２）を得た。
＜断面観察＞
　次に、ｓａｍｐｌｅ　Ａ１及びｓａｍｐｌｅ　Ａ２を集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ　Ｉｏｎ　Ｂｅａｍ）により薄片化し、ｓａｍｐｌｅ　Ａ１及びｓａｍｐｌｅ　Ａ２の断面をＳＴＥＭで観察した。
＜ＩＤ−ＶＤ特性評価＞
　続いて、上記で作製したトランジスタのＩＤ−ＶＤ特性を測定した。
　トランジスタのＩＤ−ＶＤ特性の測定条件は、ソース電位を接地電位（ＧＮＤ）とし、ドレイン電圧（ＶＤ）を０Ｖから３０Ｖの範囲で、０．２５Ｖ間隔で掃引することで測定した。ゲート電圧（ＶＧ）を０Ｖ、２Ｖ、４Ｖ及び６Ｖの４条件にて、同じトランジスタを用いて連続してＩＤ−ＶＤ測定を行った。トランジスタはチャネル長が３μｍ、チャネル幅が１０μｍのサイズを用い、それぞれの試料で２０個のトランジスタのＩＤ−ＶＤ特性を測定した。
　ｓａｍｐｌｅ　Ａ１の断面のＳＴＥＭ像を図２４Ａに示す。図２４Ａは、倍率８万倍の透過電子像（ＴＥ像：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｉｍａｇｅ）である。図２４Ａに示すように、ｓａｍｐｌｅ　Ａ１において領域１０８Ｌの幅Ｌ２は５８３ｎｍであった。なお、図２４Ａにおいて、ガラス基板をＧｌａｓｓ、各々の窒化シリコン膜をＳｉＮ、各々の酸化窒化シリコン膜をＳｉＯＮ、各々の金属酸化物膜をＩＧＺＯ、ＩＴＳＯ膜をＩＴＳＯ、銅膜をＣｕと記している。
　ｓａｍｐｌｅ　Ａ１のＩＤ−ＶＤ特性を図２４Ｂに示す。図２４Ｂにおいて、横軸はドレイン電圧（ＶＤ）を示し、縦軸はドレイン電流（ＩＤ）を示す。図２４Ｂに示すように、ｓａｍｐｌｅ　Ａ１においてはゲート電圧（ＶＧ）が２Ｖ、４Ｖ、６Ｖのいずれの条件においても良好なＩＤ−ＶＤ特性を示すことを確認した。
　ｓａｍｐｌｅ　Ａ２の断面のＳＴＥＭ像を図２５Ａに示す。図２５Ａは、倍率８万倍の透過電子像（ＴＥ像：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｉｍａｇｅ）である。図２５Ａに示すように、ｓａｍｐｌｅ　Ａ２において領域１０８Ｌの幅Ｌ２は２３８ｎｍであった。なお、図２５Ａにおいて、ガラス基板をＧｌａｓｓ、各々の窒化シリコン膜をＳｉＮ、各々の酸化窒化シリコン膜をＳｉＯＮ、各々の金属酸化物膜をＩＧＺＯ、ＩＴＳＯ膜をＩＴＳＯ、銅膜をＣｕと記している。
　ｓａｍｐｌｅ　Ａ２のＩＤ−ＶＤ特性を図２５Ｂに示す。図２５Ｂにおいて、横軸はドレイン電圧（ＶＤ）を示し、縦軸はドレイン電流（ＩＤ）を示す。図２５Ｂに示すように、ｓａｍｐｌｅ　Ａ２においてはゲート電圧（ＶＧ）が４Ｖ、６Ｖにおいてオン電流の低下が確認された。ゲート電圧（ＶＧ）が２Ｖではオン電流の低下は確認されないことから、ゲート電圧（ＶＧ）が２Ｖでの高ドレイン電圧領域でトランジスタが劣化したと推測される。前述のｓａｍｐｌｅ　Ａ１においてはオン電流の低下は確認されなかったことから、ｓａｍｐｌｅ　Ａ１では領域１０８Ｌの幅が大きいことにより、高ドレイン電圧でのトランジスタの劣化を抑制できたと考えられる。
　本実施例では、図１に示すトランジスタ１００に相当する試料（ｓａｍｐｌｅ　Ｂ１乃至ｓａｍｐｌｅ　Ｂ５）を作製し、トランジスタのドレイン電流−ドレイン電圧特性（ＩＤ−ＶＤ特性）を評価した。
＜試料の作製＞
　まず、ガラス基板上に厚さ３０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜をこの順にスパッタリング法により形成し、これを加工して第１のゲート電極（ボトムゲート）を得た。
　次に、第１のゲート絶縁層として、厚さ５０ｎｍの第１の窒化シリコン膜と、厚さ１５０ｎｍの第２の窒化シリコン膜と、厚さ１００ｎｍの第３の窒化シリコン膜と、厚さ３ｎｍの第１の酸化窒化シリコン膜をこの順に成膜した。第１の窒化シリコン膜乃至第３の窒化シリコン膜、第１の酸化窒化シリコン膜については実施例１の記載を参照できるため、詳細な説明は省略する。
　続いて、第１の酸化窒化シリコン膜上に、厚さ２５ｎｍの第１の金属酸化物膜を成膜した。第１の金属酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により成膜した。成膜時の圧力を０．３Ｐａ、電力を４．５ｋＷ、基板温度を室温とした。成膜ガスとして酸素ガス及びアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った後、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第１の金属酸化物膜を島状に加工し、第１の金属酸化物層を形成した。
　続いて、ゲート絶縁層として厚さ５ｎｍの第２の酸化窒化シリコン膜と、厚さ１３０ｎｍの第３の酸化窒化シリコン膜と、厚さ５ｎｍの第４の酸化窒化シリコン膜をこの順に成膜した。第２の酸化窒化シリコン膜乃至第４の酸化窒化シリコン膜については実施例１の記載を参照できるため、詳細な説明は省略する。
　続いて、窒素雰囲気下、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第４の酸化窒化シリコン膜上に、厚さ２０ｎｍの第２の金属酸化物膜を成膜した。第２の金属酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により成膜した。成膜時の圧力を０．８Ｐａ、電力を３．５ｋＷ、基板温度を２００℃とした。成膜ガスとして酸素ガス（酸素流量比１００％）を用いた。
　続いて、窒素と酸素との混合ガス（窒素ガス流量：酸素ガス流量＝４：１）雰囲気下で、３７０℃で１時間の加熱処理を行った。加熱処理にはオーブン装置を用いた。
　続いて、第２の金属酸化物膜上に、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ１００ｎｍの銅膜をこの順に成膜した。ＩＴＳＯ膜及び銅膜は、スパッタリング法により成膜した。ＩＴＳＯ膜は、ＩＴＳＯターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量比］）を用いて成膜した。銅膜は、Ｃｕターゲットを用いて成膜した。
　続いて、銅膜上にレジストマスクを形成し、第２の金属酸化物膜、ＩＴＳＯ膜及び銅膜を加工し、第２の金属酸化物層、ＩＴＳＯ層及び銅層を形成した。加工はウェットエッチング法を用いた。用いたエッチャントについては実施例１の記載を参照できるため、詳細な説明は省略する。
　ここで、ｓａｍｐｌｅ　Ｂ１乃至ｓａｍｐｌｅ　Ｂ５でそれぞれウェットエッチング処理時間を異ならせ、領域１０８Ｌのチャネル長方向の幅Ｌ２を異ならせた。ｓａｍｐｌｅ　Ｂ１はウェットエッチング処理時間を６０ｓｅｃ、ｓａｍｐｌｅ　Ｂ２は７５ｓｅｃ、ｓａｍｐｌｅ　Ｂ３は９０ｓｅｃ、ｓａｍｐｌｅ　Ｂ４は１０５ｓｅｃ、ｓａｍｐｌｅ　Ｂ５は１２０ｓｅｃとした。
　続いて、前述のレジストマスクをマスクとして、第２の酸化窒化シリコン膜をエッチングし、第２のゲート絶縁層を形成した。加工はドライエッチング法を用いた。この後に、レジストマスクを除去した。
　続いて、トランジスタを覆う保護層として、厚さ１００ｎｍの第４の窒化シリコン膜と、厚さ３００ｎｍの第５の酸化窒化シリコン膜をこの順に成膜した。第４の窒化シリコン膜及び第５の酸化窒化シリコン膜については実施例１の記載を参照できるため、詳細な説明は省略する。
　続いて、トランジスタを覆う保護層の一部を開口し、厚さ３０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜と、厚さ５０ｎｍのチタン膜をこの順にスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル樹脂膜を形成し、窒素雰囲気下、温度２５０℃、１時間の条件で加熱処理を行った。
　以上の工程によりガラス基板上に形成されたトランジスタ（ｓａｍｐｌｅ　Ｂ１乃至ｓａｍｐｌｅ　Ｂ５）を得た。
＜ＩＤ−ＶＤ特性評価＞
　続いて、上記で作製したトランジスタのＩＤ−ＶＤ特性を測定した。
　トランジスタのＩＤ−ＶＤ特性の測定条件は、ソース電位を接地電位（ＧＮＤ）とし、ドレイン電圧（ＶＤ）を０Ｖから３０Ｖの範囲で、０．２５Ｖ間隔で掃引することで測定した。ゲート電圧（ＶＧ）を０Ｖ、２Ｖ、４Ｖ及び６Ｖの４条件にて、同じトランジスタを用いて連続してＩＤ−ＶＤ測定を行った。トランジスタはチャネル長が３μｍ、チャネル幅が１０μｍのサイズとした。
　ｓａｍｐｌｅ　Ｂ１乃至ｓａｍｐｌｅ　Ｂ５のＩＤ−ＶＤ特性を図２６、図２７及び図２８に示す。図２６、図２７及び図２８においてそれぞれ、横軸はドレイン電圧（ＶＤ）を示し、縦軸はドレイン電流（ＩＤ）を示す。
　図２６は、横方向にｓａｍｐｌｅ　Ｂ１及びｓａｍｐｌｅ　Ｂ２の結果を示している。図２７は、横方向にｓａｍｐｌｅ　Ｂ３及びｓａｍｐｌｅ　Ｂ４の結果を示している。図２８は、ｓａｍｐｌｅ　Ｂ５の結果を示している。なお、ｓａｍｐｌｅ　Ｂ１は、幅Ｌ２が約２００ｎｍ、チャネル長が２．８６μｍ、チャネル幅が１０μｍであった。ｓａｍｐｌｅ　Ｂ２は、幅Ｌ２が約３００ｎｍ、チャネル長が２．６３μｍ、チャネル幅が１０μｍであった。ｓａｍｐｌｅ　Ｂ３は、幅Ｌ２が約４００ｎｍ、チャネル長が２．５μｍ、チャネル幅が１０μｍであった。ｓａｍｐｌｅ　Ｂ４は、幅Ｌ２が約５００ｎｍ、チャネル長が３．３２μｍ、チャネル幅が１０μｍであった。ｓａｍｐｌｅ　Ｂ５は、幅Ｌ２が約６００ｎｍ、チャネル長が３．０６μｍ、チャネル幅が１０μｍであった。
　図２６乃至図２８ではそれぞれ、縦方向にトランジスタの構造が異なる条件を示している。Ｓｉｎｇｌｅ　Ｇａｔｅと記しているものは、導電層１０６を有さないトランジスタにおいて、導電層１１２にゲート電圧（ＶＧ）を印加してＩＤ−ＶＤ測定を行った結果を示している。Ｓｏｕｒｃｅ　Ｓｙｎｃ．と記しているものは、導電層１０６を有するトランジスタにおいて、導電層１０６（ボトムゲート電極）とソース電極（ＧＮＤ）とが電気的に接続した状態で、導電層１１２（トップゲート電極）にゲート電圧（ＶＧ）を印加してＩＤ−ＶＤ測定を行った結果を示している。Ｔｏｐ　Ｇａｔｅ　Ｓｙｎｃ．と記しているものは、導電層１０６を有するトランジスタにおいて、導電層１０６（ボトムゲート電極）と導電層１１２（トップゲート電極）とが電気的に接続した状態で、導電層１１２（トップゲート電極）にゲート電圧（ＶＧ）を印加してＩＤ−ＶＤ測定を行った結果を示している。
　図２６乃至図２８に示すように、Ｓｉｎｇｌｅ　Ｇａｔｅにおいては、幅Ｌ２が約２００ｎｍではオン電流の低下が確認されたが、幅Ｌ２が約３００ｎｍ以上ではオン電流の低下は確認されず良好なＩＤ−ＶＤ特性を示した。Ｓｏｕｒｃｅ　Ｓｙｎｃ．及びＴｏｐ　Ｇａｔｅ　Ｓｙｎｃ．においては、幅Ｌ２が約２００ｎｍ、約３００ｎｍ及び約４００ｎｍではオン電流の低下が確認されたが、幅Ｌ２が約５００ｎｍ以上ではオン電流の低下は確認されず良好なＩＤ−ＶＤ特性を示した。いずれのトランジスタの構造においても、幅Ｌ２を大きくすることで高いドレイン電圧を印加した場合のオン電流低下を抑制できることを確認できた。
　前述の第２の金属酸化物膜、ＩＴＳＯ膜及び銅膜を加工し、第２の金属酸化物層、ＩＴＳＯ層及び銅層の形成の際のウェットエッチング処理時間と、幅Ｌ２との関係を図２９に示す。図２９において、横軸はウェットエッチング処理時間（Ｗｅｔ−ｅｔｃｈｉｎｇ　Ｔｉｍｅ）を示し、縦軸は幅Ｌ２を示す。また、図２９において、黒塗り丸印は基板面内の平均値を示し、エラーバーは基板面内の最大値及び最小値を示す。なお、ウェットエッチング処理時間を６０ｓｅｃ、７５ｓｅｃ、１０５ｓｅｃとした試料は基板面内で４か所を測定し、ウェットエッチング処理時間を９０ｓｅｃ、１２０ｓｅｃとした試料は基板面内で１か所を測定した結果を示している。図２９に示すように、ウェットエッチング処理時間と幅Ｌ２はほぼ線形の関係となっており、ウェットエッチング処理時間によって幅Ｌ２を精度高く制御できることが分った。
　本実施例では、絶縁膜上に金属酸化物膜を形成した試料を作製し、絶縁膜からの酸素及び一酸化窒素の脱離量、並びに絶縁膜のスピン密度の評価を行った。絶縁膜の成膜条件、金属酸化物膜の成膜条件をそれぞれ異ならせた複数の試料（ｓａｍｐｌｅ　Ｃ１乃至ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｄ１乃至ｓａｍｐｌｅ　Ｄ４、ｓａｍｐｌｅ　Ｅ１乃至ｓａｍｐｌｅ　Ｅ４、ｓａｍｐｌｅ　Ｆ１乃至ｓａｍｐｌｅ　Ｆ４）を作製した。
＜試料の作製＞
　まず、基板上に絶縁膜を成膜した。
　基板として、ｓａｍｐｌｅ　Ｃ１乃至ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｄ１乃至ｓａｍｐｌｅ　Ｄ４はガラス基板を用いた。ｓａｍｐｌｅ　Ｅ１乃至ｓａｍｐｌｅ　Ｅ４、ｓａｍｐｌｅ　Ｆ１乃至ｓａｍｐｌｅ　Ｆ４は石英基板を用いた。
　絶縁膜として、ｓａｍｐｌｅ　Ｃ１乃至ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｅ１乃至ｓａｍｐｌｅ　Ｅ４は、厚さ約１４０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した。酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ１６０ｓｃｃｍ、４０００ｓｃｃｍとし、圧力を２００Ｐａ、電力を１５００Ｗ、基板温度を２２０℃とした。
　絶縁膜として、ｓａｍｐｌｅ　Ｄ１乃至ｓａｍｐｌｅ　Ｄ４、ｓａｍｐｌｅ　Ｆ１乃至ｓａｍｐｌｅ　Ｆ４は、厚さ約５ｎｍの第１の酸化窒化シリコン膜、厚さ約１３０ｎｍの第２の酸化窒化シリコン膜、及び厚さ約５ｎｍの第３の酸化窒化シリコン膜を、それぞれプラズマＣＶＤ法により成膜した。第１の酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２４ｓｃｃｍ、１８０００ｓｃｃｍとし、成膜時の圧力を２００Ｐａ、電力を１３０Ｗ、基板温度を３５０℃とした。第２の酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２００ｓｃｃｍ、４０００ｓｃｃｍとし、成膜時の圧力を３００Ｐａ、電力を７５０Ｗ、基板温度を３５０℃とした。第３の酸化窒化シリコン膜の成膜は、シランガス、一酸化二窒素ガスの流量をそれぞれ２０ｓｃｃｍ、３０００ｓｃｃｍとし、成膜時の圧力を４０Ｐａ、電力を５００Ｗ、基板温度を３５０℃とした。
　続いて、窒素雰囲気下にて、３７０℃、１時間の加熱処理を行なった。
　続いて、絶縁膜上にスパッタリング法により、厚さ約２０ｎｍの金属酸化物膜を成膜した。金属酸化物膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］である金属酸化物ターゲットを用いて成膜した。成膜ガスとしてアルゴンガスと酸素ガスの混合ガスを用いた。
　ｓａｍｐｌｅ　Ｃ２、ｓａｍｐｌｅ　Ｄ２、ｓａｍｐｌｅ　Ｅ２及びｓａｍｐｌｅ　Ｆ２は、成膜ガスの総流量に対する酸素ガスの流量の割合（酸素流量比）を５０％とした。ｓａｍｐｌｅ　Ｃ３、ｓａｍｐｌｅ　Ｄ３、ｓａｍｐｌｅ　Ｅ３及びｓａｍｐｌｅ　Ｆ３は、酸素流量比を７０％とした。ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｄ４、ｓａｍｐｌｅ　Ｅ４及びｓａｍｐｌｅ　Ｆ４は、酸素流量比を１００％とした。
　ｓａｍｐｌｅ　Ｃ１、ｓａｍｐｌｅ　Ｄ１、ｓａｍｐｌｅ　Ｅ１及びｓａｍｐｌｅ　Ｆ１は、金属酸化物膜を形成しなかった。
　続いて、各試料について、酸素ガスと窒素ガスの混合雰囲気下にて、３７０℃、１時間の加熱処理を行なった。
　その後、ｓａｍｐｌｅ　Ｃ２乃至ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｄ２乃至ｓａｍｐｌｅ　Ｄ４、ｓａｍｐｌｅ　Ｅ２乃至ｓａｍｐｌｅ　Ｅ４、ｓａｍｐｌｅ　Ｆ２乃至ｓａｍｐｌｅ　Ｆ４について、金属酸化物膜をウェットエッチング法により除去した。
　以上の工程により、ｓａｍｐｌｅ　Ｃ１乃至ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｄ１乃至ｓａｍｐｌｅ　Ｄ４、ｓａｍｐｌｅ　Ｅ１乃至ｓａｍｐｌｅ　Ｅ４、ｓａｍｐｌｅ　Ｆ１乃至ｓａｍｐｌｅ　Ｆ４を作製した。
＜ＴＤＳ分析＞
　上記ｓａｍｐｌｅ　Ｃ１乃至ｓａｍｐｌｅ　Ｃ４、ｓａｍｐｌｅ　Ｄ１乃至ｓａｍｐｌｅ　Ｄ４について、それぞれ昇温脱離ガス（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った。ＴＤＳ分析は、ステージ温度が３０℃／ｍｉｎとなる昇温速度で行った。
　図３０Ａ及び図３０Ｂに、ＴＤＳ分析結果を示す。図３０Ａに酸素分子に相当する質量電荷比（Ｍ／ｚ）＝３２であるガスの放出量、図３０Ｂに一酸化窒素分子に相当する質量電荷比（Ｍ／ｚ）＝３０であるガスの放出量を示している。図３０Ａ及び図３０Ｂにおいて、横軸は金属酸化物膜成膜時の酸素流量比（Ｏ２　ｒａｔｉｏ）を示し、縦軸はガスの放出量（ｄｅｓｏｒｐｔｉｏｎ）を示す。また、図３０Ａ及び図３０Ｂにおいて、黒塗り四角印は絶縁膜成膜時の基板温度が２２０℃の条件を示し、黒塗り三角印は絶縁膜成膜時の基板温度が３５０℃の条件を示している。なお、金属酸化物膜を形成しなかったｓａｍｐｌｅ　Ｃ１及びｓａｍｐｌｅ　Ｄ１は、図３０Ａ及び図３０Ｂの横軸で“ｎｏｎｅ”と示している。
　図３０Ａに示すように、絶縁膜上に金属酸化物膜を形成することにより、絶縁膜からの酸素分子の放出量が増加し、金属酸化物膜の形成により絶縁膜に酸素が供給されることが分かった。また、金属酸化物膜成膜時の酸素流量比が高くなるほど絶縁膜からの酸素分子の放出量が増加することが確認された。絶縁膜成膜時の基板温度による酸素放出量の差は見られなかった。
　図３０Ｂに示すように、絶縁膜上に金属酸化物膜を形成することにより、絶縁膜からの一酸化窒素分子の放出量が増加し、金属酸化物膜の形成により絶縁膜に窒素酸化物が形成されることが示唆された。絶縁膜成膜時の基板温度が２２０℃の条件と比較して、３５０℃の条件では一酸化窒素分子の放出量が少ないことを確認できた。また、絶縁膜成膜時の基板温度が３５０℃の条件においては、金属酸化物膜成膜時の酸素流量比が高くなるほど絶縁膜からの一酸化窒素分子の放出量が減少した。絶縁膜成膜時の基板温度が２２０℃の条件においては、金属酸化物膜成膜時の酸素流量比が５０％の条件より７０％の条件で一酸化窒素分子の放出量が増加する傾向となった。
＜ＥＳＲ分析＞
　上記ｓａｍｐｌｅ　Ｅ１乃至ｓａｍｐｌｅ　Ｅ４、ｓａｍｐｌｅ　Ｆ１乃至ｓａｍｐｌｅ　Ｆ４について、それぞれ電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ　Ｓｐｉｎ　Ｒｅｓｏｎａｎｃｅ）分析を行った。ＥＳＲ分析は、測定温度を８５Ｋとし、９．２ＧＨｚの高周波電力（マイクロ波パワー）を１０ｍＷとし、磁場の向きは試料の膜表面と平行とした。検出下限は３．５×１０１７ｓｐｉｎｓ／ｃｍ３であった。
　図３０Ｃに、ＥＳＲ分析結果を示す。図３０Ｃは二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度を示している。なお、二酸化窒素（ＮＯ２）に起因するシグナルは、窒素の核スピンによりシグナルが３つに分裂し、３つのシグナルはそれぞれｇ値が２．０４付近、２．００付近、１．９６付近に観察される。図３０Ｃにおいて、横軸は金属酸化物膜成膜時の酸素流量比（Ｏ２　ｒａｔｉｏ）を示し、縦軸はスピン密度（Ｓｐｉｎ　ｄｅｎｓｉｔｙ）を示す。また、図３０Ｃにおいて、黒塗り四角印は絶縁膜成膜時の基板温度が２２０℃の条件を示し、黒塗り三角印は絶縁膜成膜時の基板温度が３５０℃の条件を示している。また、スピン密度は絶縁膜の体積当たりのスピン数を示しており、ＥＳＲ分析で得られたスピン数を、ＥＳＲ分析に用いた絶縁膜の体積で除して算出した。なお、金属酸化物膜を形成しなかったｓａｍｐｌｅ　Ｅ１及びｓａｍｐｌｅ　Ｆ１は、図３０Ｃの横軸で“ｎｏｎｅ”と示している。
　図３０Ｃに示すように、絶縁膜上に金属酸化物膜を形成することにより、絶縁膜の二酸化窒素（ＮＯ２）に起因するスピン密度が増加した。絶縁膜成膜時の基板温度が２２０℃の条件と比較して、３５０℃の条件では二酸化窒素（ＮＯ２）に起因するスピン密度が少ないことを確認できた。また、絶縁膜成膜時の基板温度が３５０℃の条件においては、金属酸化物膜成膜時の酸素流量比が高くなるほど二酸化窒素（ＮＯ２）に起因するスピン密度が減少した。
Ｃ１：容量、Ｃ２：容量、ＤＬ＿ｎ：データ線、ＤＬ＿Ｙ：データ線、ＤＬ＿１：データ線、ＥＬ：発光素子、Ｇ１：配線、Ｇ２：配線、ＧＬ＿ｍ：走査線、ＧＬ＿Ｘ：走査線、ＧＬ＿１：走査線、ＬＣ：液晶素子、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｎ１：ノード、Ｎ２：ノード、Ｐ：領域、Ｐ１：領域、Ｐ２：領域、Ｑ：領域、Ｒ：領域、Ｓ１：配線、Ｓ２：配線、Ｔ１：期間、Ｔ２：期間、１００：トランジスタ、１００Ａ：トランジスタ、１００Ｂ：トランジスタ、１０２：基板、１０３：絶縁層、１０３ａ：絶縁層、１０３ｂ：絶縁層、１０６：導電層、１０８：半導体層、１０８Ｌ：領域、１０８Ｎ：領域、１１０：絶縁層、１１０ａ：絶縁層、１１０ｂ：絶縁層、１１０ｃ：絶縁層、１１０ｆ：絶縁膜、１１２：導電層、１１２ｆ：導電膜、１１３：機能層、１１３ｆ：機能膜、１１４：金属酸化物層、１１４ｆ：金属酸化物膜、１１５：レジストマスク、１１６：絶縁層、１１８：絶縁層、１２０ａ：導電層、１２０ｂ：導電層、１４１ａ：開口部、１４１ｂ：開口部、１４２：開口、４００：画素回路、４００ＥＬ：画素回路、４００ＬＣ：画素回路、４０１：回路、４０１ＥＬ：回路、４０１ＬＣ：回路、５０１：画素回路、５０２：画素部、５０４：駆動回路部、５０４ａ：ゲートドライバ、５０４ｂ：ソースドライバ、５０６：保護回路、５０７：端子部、５５０：トランジスタ、５５２：トランジスタ、５５４：トランジスタ、５６０：容量素子、５６２：容量素子、５７０：液晶素子、５７２：発光素子、７００：表示装置、７００Ａ：表示装置、７００Ｂ：表示装置、７０１：第１の基板、７０２：画素部、７０４：ソースドライバ回路部、７０５：第２の基板、７０６：ゲートドライバ回路部、７０８：ＦＰＣ端子部、７１０：信号線、７１１：配線部、７１２：シール材、７１６：ＦＰＣ、７１７：ＩＣ、７２１：ソースドライバＩＣ、７２２：ゲートドライバ回路部、７２３：ＦＰＣ、７２４：プリント基板、７３０：絶縁膜、７３２：封止膜、７３４：絶縁膜、７３６：着色膜、７３８：遮光膜、７４０：保護層、７４１：保護層、７４２：接着層、７４３：樹脂層、７４４：絶縁層、７４５：支持基板、７４６：樹脂層、７５０：トランジスタ、７５２：トランジスタ、７６０：配線、７７０：平坦化絶縁膜、７７２：導電層、７７３：絶縁層、７７４：導電層、７７５：液晶素子、７７６：液晶層、７７８：スペーサ、７８０：異方性導電膜、７８２：発光素子、７８６：ＥＬ層、７８８：導電膜、７９０：容量素子、６０００：表示モジュール、６００１：上部カバー、６００２：下部カバー、６００５：ＦＰＣ、６００６：表示装置、６００９：フレーム、６０１０：プリント基板、６０１１：バッテリー、６０１５：発光部、６０１６：受光部、６０１７ａ：導光部、６０１７ｂ：導光部、６０１８：光、６５００：電子機器、６５０１：筐体、６５０２：表示部、６５０３：電源ボタン、６５０４：ボタン、６５０５：スピーカ、６５０６：マイク、６５０７：カメラ、６５０８：光源、６５１０：保護部材、６５１１：表示パネル、６５１２：光学部材、６５１３：タッチセンサパネル、６５１５：ＦＰＣ、６５１６：ＩＣ、６５１７：プリント基板、６５１８：バッテリー、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７５００：表示部、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリー、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：アイコン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (9)

  1. 　半導体層と、第１の絶縁層と、第２の絶縁層と、金属酸化物層と、導電層と、を有し、
    　前記第１の絶縁層、前記金属酸化物層、及び前記導電層は、前記半導体層上にこの順に積層され、
    　前記第１の絶縁層の端部は、前記半導体層の端部よりも内側に位置し、
    　前記金属酸化物層の端部は、前記第１の絶縁層の端部よりも内側に位置し、
    　前記導電層の端部は、前記金属酸化物層の端部よりも内側に位置し、
    　前記第２の絶縁層は、前記半導体層、前記第１の絶縁層、前記金属酸化物層、及び前記導電層を覆って設けられ、
    　前記半導体層は、第１の領域と、一対の第２の領域と、一対の第３の領域と、を有し、
    　前記第１の領域は、前記第１の絶縁層及び前記金属酸化物層と重なり、
    　前記第２の領域は、前記第１の領域を挟み、前記第１の絶縁層と重なり、且つ前記金属酸化物層と重ならず、
    　前記第３の領域は、前記第１の領域及び一対の前記第２の領域を挟み、且つ前記第１の絶縁層と重ならず、
    　前記第３の領域は、前記第２の絶縁層と接し、
    　前記第３の領域は、前記第１の領域よりも低抵抗である部分を含み、
    　前記第２の領域は、前記第３の領域よりも高抵抗である部分を含む半導体装置。
  2. 　請求項１において、
    　前記第２の領域は、前記第１の領域よりも低抵抗である部分を含む半導体装置。
  3. 　請求項１または請求項２のいずれかにおいて、
    　前記第２の領域は、シート抵抗が１×１０３Ω／□以上１×１０９Ω／□以下である部分を含む半導体装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　チャネル長方向の断面において、前記第２の領域の幅が、１００ｎｍ以上２μｍ以下である半導体装置。
  5. 　請求項１乃至請求項４のいずれか一において、
    　前記第２の絶縁層は、窒化シリコン膜である半導体装置。
  6. 　請求項１乃至請求項５のいずれか一において、
    　前記第１の絶縁層の端部、及び前記金属酸化物層の端部は、それぞれテーパ形状を有し、
    　前記金属酸化物層の端部は、テーパ角が前記第１の絶縁層の端部のテーパ角よりも小さい半導体装置。
  7. 　請求項１乃至請求項６のいずれか一において、
    　前記金属酸化物層と、前記導電層との間に、機能層を有し、
    　前記機能層は、導電性を有し、
    　前記機能層の端部は、前記金属酸化物層の端部と概略一致する、または前記金属酸化物層の端部と前記導電層の端部の間に位置する半導体装置。
  8. 　請求項７において、
    　前記半導体層、前記金属酸化物層、及び前記機能層は、それぞれ同じ金属元素を含む半導体装置。
  9. 　請求項８において、
    　前記金属元素は、インジウム及び亜鉛のいずれか一以上である半導体装置。
PCT/IB2019/058211 2018-10-10 2019-09-27 半導体装置 WO2020074993A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020550948A JPWO2020074993A1 (ja) 2018-10-10 2019-09-27 半導体装置
KR1020217013050A KR20210068526A (ko) 2018-10-10 2019-09-27 반도체 장치
US17/279,153 US11894466B2 (en) 2018-10-10 2019-09-27 Semiconductor device
CN201980065656.2A CN112805838A (zh) 2018-10-10 2019-09-27 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-192125 2018-10-10
JP2018192125 2018-10-10

Publications (1)

Publication Number Publication Date
WO2020074993A1 true WO2020074993A1 (ja) 2020-04-16

Family

ID=70163878

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/058211 WO2020074993A1 (ja) 2018-10-10 2019-09-27 半導体装置

Country Status (5)

Country Link
US (1) US11894466B2 (ja)
JP (1) JPWO2020074993A1 (ja)
KR (1) KR20210068526A (ja)
CN (1) CN112805838A (ja)
WO (1) WO2020074993A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802478B (zh) * 2022-07-27 2023-05-11 友達光電股份有限公司 主動元件基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器
JP2015181150A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、モジュール及び電子機器
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2018006728A (ja) * 2015-12-29 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
TWI669760B (zh) * 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6925819B2 (ja) * 2017-02-17 2021-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器
JP2015181150A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、モジュール及び電子機器
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2018006728A (ja) * 2015-12-29 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置

Also Published As

Publication number Publication date
US20210399140A1 (en) 2021-12-23
KR20210068526A (ko) 2021-06-09
CN112805838A (zh) 2021-05-14
US11894466B2 (en) 2024-02-06
JPWO2020074993A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
JP7183184B2 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
WO2020089726A1 (ja) 半導体装置
JP7462087B2 (ja) 半導体装置
WO2019175708A1 (ja) 半導体装置、および半導体装置の作製方法
JP2023118763A (ja) 半導体装置の作製方法
JP2023166508A (ja) 半導体装置の作製方法
WO2020089733A1 (ja) 半導体装置
JP2024037777A (ja) 半導体装置の作製方法
WO2020089762A1 (ja) 半導体装置
WO2020074993A1 (ja) 半導体装置
JPWO2019135137A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2021028750A1 (ja) 半導体装置、および半導体装置の作製方法
CN112242448A (zh) 半导体装置
JP7475282B2 (ja) 半導体装置
WO2020012276A1 (ja) 半導体装置
WO2019202430A1 (ja) 半導体装置
KR20230056797A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19871474

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020550948

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217013050

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19871474

Country of ref document: EP

Kind code of ref document: A1