JP2015181151A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2015181151A
JP2015181151A JP2015020195A JP2015020195A JP2015181151A JP 2015181151 A JP2015181151 A JP 2015181151A JP 2015020195 A JP2015020195 A JP 2015020195A JP 2015020195 A JP2015020195 A JP 2015020195A JP 2015181151 A JP2015181151 A JP 2015181151A
Authority
JP
Japan
Prior art keywords
region
oxide semiconductor
layer
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015020195A
Other languages
English (en)
Other versions
JP2015181151A5 (ja
JP6517030B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
純一 肥塚
Junichi Hizuka
純一 肥塚
正美 神長
Masami Kaminaga
正美 神長
行徳 島
Yukinori Shima
行徳 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015020195A priority Critical patent/JP6517030B2/ja
Publication of JP2015181151A publication Critical patent/JP2015181151A/ja
Publication of JP2015181151A5 publication Critical patent/JP2015181151A5/ja
Application granted granted Critical
Publication of JP6517030B2 publication Critical patent/JP6517030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】半導体装置に良好な電気特性を付与する。
【解決手段】第１の絶縁層と、第２の絶縁層と、酸化物半導体層と、第１乃至第３の導電層と、を有し、酸化物半導体層は、第１の絶縁層と接する領域を有し、第１の導電層は酸化物半導体層と接続され、第２の導電層は酸化物半導体層と接続され、第２の絶縁層は酸化物半導体層と接する領域を有し、第３の導電層は第２の絶縁層と接する領域を有し、酸化物半導体層は第１乃至第３の領域を有し、第１の領域および第２の領域は離れて設けられ、第３の領域は第１の領域と第２の領域との間に設けられ、第３の領域と第３の導電層とは第２の絶縁層を介して重なる領域を有し、第１の領域および第２の領域は炭素濃度が第３の領域よりも高い部分を有する構成とする。
【選択図】図１

Description

本発明の一態様は、酸化物半導体を用いた半導体装置およびその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、半導体装置に良好な電気特性を付与することを目的の一つとする。または、オン電流の高い半導体装置を提供することを目的の一つとする。または、高速動作に適した半導体装置を提供することを目的の一つとする。または、集積度の高い半導体装置を提供することを目的の一つとする。または、低消費電力の半導体装置を提供することを目的の一つとする。または、信頼性の高い半導体装置を提供することを目的の一つとする。または、電源が遮断されてもデータが保持される半導体装置を提供することを目的の一つとする。または、新規な半導体装置を提供することを目的の一つとする。または、上記半導体装置の作製方法を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体層をチャネル形成領域に有するトランジスタに関する。
本発明の一態様は、第１の絶縁層と、第２の絶縁層と、酸化物半導体層と、第１乃至第３の導電層と、を有する半導体装置であって、酸化物半導体層は、第１の絶縁層と接する領域を有し、第１の導電層は、酸化物半導体層と電気的に接続され、第２の導電層は、酸化物半導体層と電気的に接続され、第２の絶縁層は、酸化物半導体層と接する領域を有し、第３の導電層は、第２の絶縁層と接する領域を有し、第２の絶縁層は、ゲート絶縁膜として機能することができる領域を有し、第１の導電層は、ソース電極またはドレイン電極の一方として機能することができる領域を有し、第２の導電層は、ソース電極またはドレイン電極の他方として機能することができる領域を有し、第３の導電層は、ゲート電極として機能することができる領域を有し、酸化物半導体層は、第１乃至第３の領域を有し、第１の領域および第２の領域は離れて設けられ、第３の領域は、第１の領域と第２の領域との間に設けられ、第３の領域と第３の導電層とは、第２の絶縁層を介して重なる領域を有し、第１の領域および第２の領域は、炭素濃度が第３の領域よりも高い部分を有することを特徴とする半導体装置である。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
第１の領域および第２の領域において、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および水素から選択される一つ以上の元素の濃度を第３の領域よりも高い部分を有する構成としてもよい。
また、第１の領域および第２の領域は、水素を含む窒化絶縁膜と接する領域を有する構成としてもよい。
また、本発明の他の一態様は、第１の絶縁層と、第２の絶縁層と、酸化物半導体層と、第１乃至第３の導電層と、を有する半導体装置であって、酸化物半導体層は、第１の絶縁層と接する領域を有し、第１の導電層は、酸化物半導体層と電気的に接続され、第２の導電層は、酸化物半導体層と電気的に接続され、第２の絶縁層は、酸化物半導体層と接する領域を有し、第３の導電層は、第２の絶縁層と接する領域を有し、第２の絶縁層は、ゲート絶縁膜として機能することができる領域を有し、第１の導電層は、ソース電極またはドレイン電極の一方として機能することができる領域を有し、第２の導電層は、ソース電極またはドレイン電極の他方として機能することができる領域を有し、第３の導電層は、ゲート電極として機能することができる領域を有し、酸化物半導体層は、第１乃至第５の領域を有し、第１の領域および第２の領域は離れて設けられ、第１の領域は第１の導電層と重なる領域を有し、第２の領域は第２の導電層と重なる領域を有し、第３の領域と第３の導電層とは、第２の絶縁層を介して重なる領域を有し、第３の領域は、第１の領域と第２の領域との間に設けられ、第４の領域は、第１の領域と第３の領域との間に設けられ、第５の領域は、第２の領域と第３の領域との間に設けられ、第４の領域のおよび第５の領域は、炭素濃度が第１の領域、第２の領域および第３の領域よりも高い部分を有することを特徴とする半導体装置である。
第４の領域および第５の領域において、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および水素から選択される一つ以上の元素の濃度を第１の領域、第２の領域および第３の領域よりも高い部分を有する構成としてもよい。
また、第４の領域および第５の領域は、水素を含む窒化絶縁膜と接する領域を有する構成としてもよい。
上記半導体装置は、第１の絶縁層を介して酸化物半導体層と重なる第４の導電層が形成された構成としてもよい。
酸化物半導体層は、第１および第２の酸化物半導体層を有し、第１の絶縁層側から第２の酸化物半導体層、第１の酸化物半導体層の順で設けられている構成であってもよい。また、第１の酸化物半導体層は、第２の酸化物半導体層を覆うように設けられていてもよい。
上記酸化物半導体層の構成において、第１および第２の酸化物半導体層は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）とを有し、第１の酸化物半導体層は、Ｉｎに対するＭの原子数比が第２の酸化物半導体層よりも大きいことが好ましい。
また、酸化物半導体層は、第１乃至第３の酸化物半導体層を有し、第１の絶縁層側から第３の酸化物半導体層、第２の酸化物半導体層、第１の酸化物半導体層の順で設けられている構成であってもよい。また、第１の酸化物半導体層は、第２の酸化物半導体層および第３の酸化物半導体層を覆うように設けられていてもよい。
上記酸化物半導体層の構成において、第１乃至第３の酸化物半導体層は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）とを有し、第１および第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が第２の酸化物半導体層よりも大きいことが好ましい。
また、上記酸化物半導体層には非単結晶を用いることができ、ｃ軸に配向する結晶を有することが好ましい。
また、本発明の他の一態様は、絶縁表面上に酸化物半導体膜を形成し、酸化物半導体膜上に第１のレジストマスクを形成し、第１のレジストマスクを用いて酸化物半導体膜を選択的にエッチングすることにより酸化物半導体層を形成し、第１のレジストマスクを剥離し、酸化物半導体層上に第１の絶縁膜を形成し、第１の絶縁膜上に導電膜を形成し、導電膜上に第２のレジストマスクを形成し、第２のレジストマスクを用いて導電膜および第１の絶縁膜を選択的にエッチングすることにより第１の絶縁層および導電層からなる積層を形成するとともに酸化物半導体層が有する第１の領域および第２の領域を露出させ、プラズマ処理にて第１の領域および第２の領域に不純物を添加して酸素欠損を形成し、第２のレジストマスクを剥離し、酸化物半導体層の第１の領域および第２の領域、第１の絶縁層、および導電層上に水素を含む第２の絶縁膜を形成し、第２の絶縁膜から第１の領域および第２の領域に水素を拡散させることにより第１の領域および第２の領域を低抵抗化させることを特徴とする半導体装置の作製方法である。
本発明の一態様を用いることにより、半導体装置に良好な電気特性を付与することができる。または、オン電流の高い半導体装置を提供することができる。または、高速動作に適した半導体装置を提供することができる。集積度の高い半導体装置を提供することができる。または、低消費電力の半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することができる。または、電源が遮断されてもデータが保持される半導体装置を提供することができる。または、新規な半導体装置を提供することができる。または、上記半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 表示装置を説明する上面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 表示装置の構成例を説明する図および画素の回路図。 表示モジュールを説明する図。 半導体装置の断面図および回路図。 記憶装置の断面図および回路図。 ＲＦタグの構成例を説明する図。 ＣＰＵの構成例を説明する図。 記憶素子の回路図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 トランジスタの断面図およびバンド構造。 計算モデルを説明する図。 初期状態と最終状態を説明する図。 活性化障壁を説明する図。 初期状態と最終状態を説明する図。 活性化障壁を説明する図。 ＶｏＨの遷移レベルを説明する図。 電子機器を説明する図。 ＲＦタグの使用例を説明する図。 トランジスタの断面ＴＥＭ写真。 トランジスタの断面ＴＥＭ写真。 トランジスタのＩｄ−Ｖｇ特性を示す図。 ゲートバイアス−温度ストレス試験結果を示す図。 ゲートバイアス−温度ストレス試験結果を示す図。 ゲートバイアス−温度ストレス試験結果を示す図。 ＳＩＭＳ分析用サンプルを説明する図。 ＳＩＭＳ分析結果を説明する図。 ＳＩＭＳ分析結果を説明する図。 抵抗率の温度依存性を説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ペレットを説明する図。 被形成面においてペレットに加わる力を説明する図。 被形成面におけるペレットの動きを説明する図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
（実施の形態１）
本実施の形態では、本発明の一態様のトランジスタについて図面を用いて説明する。
本発明の一態様のトランジスタは、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体、または酸化物半導体などをチャネル形成領域に用いることができる。特に、シリコンよりもバンドギャップの大きい酸化物半導体を含んでチャネル形成領域を形成することが好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくはＩｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記される酸化物を含む構成とする。
以下では、特に断りのない限り、一例として、チャネル形成領域に酸化物半導体を含むトランジスタについて説明する。
図１（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図である。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ａ１−Ａ２方向の断面が図１（Ｂ）に相当する。また、図１（Ａ）に示す一点鎖線Ａ３−Ａ４方向の断面が図２（Ａ）または図２（Ｂ）に相当する。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ａ３−Ａ４方向をチャネル幅方向と呼称する場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
また、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
トランジスタ１０１は、基板１１０と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と接するゲート絶縁膜１６０と、ゲート絶縁膜１６０と接するゲート電極層１７０と、酸化物半導体層１３０、ゲート絶縁膜１６０およびゲート電極層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続するソース電極層１４０およびドレイン電極層１５０と、上記構成の上に形成された絶縁層１８５と、を有する。また、必要に応じて絶縁層１８５に接して絶縁層１９０（平坦化膜）などを設けられていてもよい。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることもできる。
また、ゲート電極層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。
また、ソース電極層１４０は、導電層１４１および導電層１４２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。導電層１５１および導電層１５２で形成されるドレイン電極層１５０も同様である。
また、チャネル幅を短くした場合は、図２（Ａ）に示すように酸化物半導体層１３０の上面が曲率を有するように形成することが好ましい。当該上面が曲率を有することで上部に形成する膜の被覆性を向上させることができる。ただし、チャネル幅が比較的長い場合は、図２（Ｂ）に示すように酸化物半導体層１３０の上部が平坦な領域があってもよい。なお、当該チャネル幅に関する説明は本明細書で開示する他のトランジスタにも適用できる。
本発明の一態様のトランジスタは、ゲート電極層１７０とソース電極層１４０およびドレイン電極層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲート電極層とソース電極層および電極層間の寄生容量が極めて小さいため、高速動作用途に適している。
トランジスタ１０１における酸化物半導体層１３０は、離れて設けられた領域２３１（ソース領域）および領域２３２（ドレイン領域）と、領域２３１および領域２３２との間に設けられ、かつゲート絶縁膜１６０を介してゲート電極層１７０と重なる領域２３３（チャネル領域）を有する。
ここで、領域２３１および領域２３２は図１（Ｂ）に示すように絶縁層１７５と接する領域を有する。絶縁層１７５に水素を含む絶縁材料を用いれば領域２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁材料としては、例えば窒化シリコン膜や窒化アルミニウム膜などを用いることができる。
また、領域２３１および領域２３２には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。
なお、上記不純物の添加法としては、大面積への対応が容易なプラズマ処理法を用いることが好ましい。例えば、トランジスタが形成される基板をバイアスがかかるように一対の電極の一方（カソード側）に設置し、減圧下のアルゴン雰囲気で当該一対の電極間に高周波電力（１３．５６ＭＨｚなど）を印加し、アルゴンプラズマを発生させて処理を行う。このとき、ゲート電極層１７０の一部がスパッタされてゲート絶縁膜１６０の端部に堆積され、領域２３１および領域２３２とゲート電極層１７０とが短絡状態となってしまうことがある。
したがって、プラズマ処理法を行う場合は、ゲート電極層１７０およびゲート絶縁膜１６０のパターンを形成するためのレジストマスクをゲート電極層１７０上に残した状態でプラズマ処理を行うことが好ましい。
レジストマスクをゲート電極層１７０上に残した状態でプラズマ処理を行うことでゲート電極層１７０のスパッタが抑制されるため、領域２３１および領域２３２とゲート電極層１７０との短絡の防止およびゲートリーク電流を低減することができる。また、レジストマスクの一部がスパッタされるため、例えば、アルゴンプラズマで処理を行った場合は、領域２３１および領域２３２にアルゴンおよび炭素を添加することができる。上述したように、炭素が酸化物半導体層中に添加されると酸素欠損が形成されるため、酸化物半導体層の導電率をさらに高くすることができる。
すなわち、トランジスタ１０１における領域２３１および領域２３２は、上述した酸素欠損を形成する不純物の濃度が領域２３３よりも高い部分を有する。また、当該酸素欠損に水素が入るため、領域２３１および領域２３２は、水素濃度が領域２３３よりも高い部分を有する。このような構成によってトランジスタを形成することでソース領域およびドレイン領域をより低抵抗とすることができ、トランジスタのオン電流を高めることができる。
なお、酸化物半導体層において酸素欠損を形成する元素を、不純物（不純物元素）として説明する。不純物元素の代表例としては、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンがある。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ここで、酸化物導電体で形成される膜（以下、酸化物導電体層という。）における、抵抗率の温度依存性について、図５７を用いて説明する。
ここでは、酸化物導電体層を有する試料を作製した。酸化物導電体層としては、酸化物半導体層が窒化シリコン膜に接することで形成された酸化物導電体層（ＯＣ＿ＳｉＮｘ）、ドーピング装置において酸化物半導体層にアルゴンが添加され、且つ窒化シリコン膜と接することで形成された酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）、またはプラズマ処理装置において酸化物半導体層がアルゴンプラズマに曝され、且つ窒化シリコン膜と接することで形成された酸化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を作製した。なお、窒化シリコン膜は、水素を含む。
酸化物導電体層（ＯＣ＿ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：５：６のスパッタリングターゲットを用いたスパッタ法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：５：６のスパッタリングターゲットを用いたスパッタ法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。次に、ドーピング装置を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に、加速電圧を１０ｋＶとし、ドーズ量が５×１０１４／ｃｍ２のアルゴンを添加して、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：５：６のスパッタリングターゲットを用いたスパッタ法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。次に、プラズマ処理装置において、アルゴンプラズマを発生させ、加速させたアルゴンイオンをＩｎ−Ｇａ−Ｚｎ酸化物膜に衝突させることで酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素および酸素の混合ガス雰囲気で加熱処理した。
次に、各試料の抵抗率を測定した結果を図５７に示す。ここで、抵抗率の測定は４端子のｖａｎ−ｄｅｒ−Ｐａｕｗ法で行った。図５７において、横軸は測定温度を示し、縦軸は抵抗率を示す。また、酸化物導電体層（ＯＣ＿ＳｉＮｘ）の測定結果を四角印で示し、酸化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）の測定結果を三角印で示し、酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）の測定結果を丸印で示す。
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体層は、抵抗率が高く、抵抗率の測定が困難であった。このため、酸化物導電体層は、酸化物半導体層より抵抗率が低いことがわかる。
図５７からわかるように、酸化物導電体層（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）および酸化物導電体層（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）が、酸素欠損および水素を含む場合、抵抗率の変動が小さい。代表的には、８０Ｋ以上２９０Ｋ以下において、抵抗率の変動率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下において、抵抗率の変動率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層をトランジスタのソース領域およびドレイン領域として用いることで、酸化物導電体層とソース電極およびドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化物導電体層とソース電極およびドレイン電極として機能する導電膜との接触抵抗を低減できる。また、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体層とソース電極およびドレイン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高いトランジスタを作製することが可能である。
また、本発明の一態様のトランジスタは、図３（Ａ）、（Ｂ）に示す構成であってもよい。図３（Ａ）はトランジスタ１０２の上面図であり、図３（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図３（Ｂ）に相当する。また、図３（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面は、図２（Ａ）、（Ｂ）に示すトランジスタ１０１におけるチャネル幅方向の断面と同じである。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０２は、基板１１０と接する絶縁層１２０と、絶縁層１２０と接する酸化物半導体層１３０と、酸化物半導体層１３０と電気的に接続するソース電極層１４０およびドレイン電極層１５０と、酸化物半導体層１３０と接するゲート絶縁膜１６０と、ゲート絶縁膜１６０と接するゲート電極層１７０と、酸化物半導体層１３０、ゲート絶縁膜１６０、ソース電極層１４０、ドレイン電極層１５０およびゲート電極層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、上記構成の上に形成された絶縁層１８５と、を有する。また、必要に応じて絶縁層１８５に接して絶縁層１９０（平坦化膜）などが設けられていてもよい。
なお、トランジスタ１０２は、ソース電極層１４０およびドレイン電極層１５０が酸化物半導体層１３０上に直接形成されている点、およびソース領域およびドレイン領域の構成を除き、トランジスタ１０１と同様の構成を有する。
また、トランジスタ１０２における酸化物半導体層１３０は、離れて設けられた領域３３１および領域３３２と、領域３３１および領域３３２との間に設けられ、かつゲート絶縁膜１６０を介してゲート電極層１７０と重なる領域３３３と、領域３３１と領域３３３との間に設けられた領域３３４と、領域３３２と領域３３３との間に設けられた領域３３５と、を有する。
トランジスタ１０２において、領域３３１はソース電極層１４０と接する領域を有し、領域３３２はドレイン電極層１５０と接する領域を有する。したがって、領域３３１および領域３３２はソース電極層１４０およびドレイン電極層１５０として用いられる金属材料に酸素が吸い取られるため酸素欠損が生じ、ｎ型化して低抵抗化する。
また、領域３３４および領域３３５はソース電極層１４０およびドレイン電極層１５０とは接しないが、水素を含む絶縁層１７５と接する領域を有する。絶縁層１７５を形成するまでの工程により領域３３４および領域３３５に生じる酸素欠損と、絶縁層１７５から領域３３４および領域３３５に拡散する水素との相互作用により、領域３３４および領域３３５は低抵抗のｎ型となる。
したがって、領域３３１および領域３３４はソース領域、領域３３２および領域３３５はドレイン領域として作用させることができる。
なお、領域３３４および領域３３５に対して、トランジスタ１０１の領域２３１および領域２３２と同様に酸素欠損を増加させるための不純物を添加してもよい。
このとき、プラズマ処理にて不純物の添加を行う場合においては、ゲート電極層１７０の一部がスパッタされてゲート絶縁膜１６０の端部に堆積することがあるため、トランジスタ１０１と同様に、ゲート電極層１７０上にレジストマスクを残した状態でプラズマ処理を行うことが好ましい。
当該状態でプラズマ処理を行うことでゲート電極層１７０のスパッタが抑制されるため、領域３３４および領域３３５とゲート電極層１７０との短絡の防止およびゲートリーク電流を低減することができる。また、レジストマスクの一部がスパッタされるため、例えば、アルゴンプラズマで処理を行った場合は、領域３３４および領域３３５にアルゴンおよび炭素を添加することができる。前述したように、炭素が酸化物半導体層中に添加されると酸素欠損が形成されるため、酸化物半導体層の導電率をさらに高くすることができる。
すなわち、トランジスタ１０２における領域３３４および領域３３５は、酸素欠損を形成するための不純物の濃度が領域３３１、領域３３２および領域３３３よりも高い部分を有する。また、当該酸素欠損に水素が入るため、領域３３４および領域３３５は、水素濃度が領域３３３よりも高い部分を有する。このような構成によってトランジスタを形成することでソース領域およびドレイン領域をより低抵抗とすることができ、トランジスタのオン電流を高めることができる。
なお、チャネル長方向における領域３３４および領域３３５の幅が１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しないため、上述したような低抵抗化を行わない構成とすることもできる。
また、本発明の一態様のトランジスタは、図４（Ａ）、（Ｂ）に示すように、酸化物半導体層１３０と基板１１０との間に導電層１７２を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図４（Ａ）に示すチャネル長方向の断面において、導電層１７２の幅を短くして、ソース電極層１４０やドレイン電極層１５０などと重ならないようにしてもよい。さらに、導電層１７２の幅を、ゲート電極層１７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、ゲート電極層１７０と導電層１７２を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、ゲート電極層１７０とは異なる定電位を導電層１７２に供給すればよい。ゲート電極層１７０と導電層１７２を同電位とするには、例えば、図４（Ｃ）に示すように、ゲート電極層１７０と導電層１７２とをコンタクトホールを介して電気的に接続すればよい。なお、図４（Ａ）、（Ｂ）、（Ｃ）はトランジスタ１０１の変形例として例示したが、当該形態は図３に示すトランジスタ１０２に適用することもできる。
また、本発明の一態様のトランジスタは、図５（Ａ）、（Ｂ）に示す構成であってもよい。図５（Ａ）はトランジスタ１０３の上面図であり、図５（Ａ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図５（Ｂ）に相当する。また、図５（Ａ）に示す一点鎖線Ｃ３−Ｃ４方向の断面が図６（Ａ）または図６（Ｂ）に相当する。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
図５（Ａ）、（Ｂ）に示すトランジスタ１０３は、酸化物半導体層１３０が絶縁層１２０側から酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの順で形成された点を除き、他の構成はトランジスタ１０１と同じである。
例えば、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図７（Ａ）、（Ｂ）に示す構成であってもよい。図７（Ａ）はトランジスタ１０４の上面図であり、図７（Ａ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図７（Ｂ）に相当する。また、図７（Ａ）に示す一点鎖線Ｄ３−Ｄ４方向の断面が図８（Ａ）または図８（Ｂ）に相当する。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
図７（Ａ）、（Ｂ）に示すトランジスタ１０４は、酸化物半導体層１３０ｂが酸化物半導体層１３０ｃで覆われる構成である点を除き、他の構成はトランジスタ１０３と同じである。
また、本発明の一態様のトランジスタは、図９（Ａ）、（Ｂ）に示す構成であってもよい。図９（Ａ）はトランジスタ１０５の上面図であり、図９（Ａ）に示す一点鎖線Ｅ１−Ｅ２方向の断面が図９（Ｂ）に相当する。また、図９（Ａ）に示す一点鎖線Ｅ３−Ｅ４方向の断面は、図６に示すトランジスタ１０３におけるチャネル幅方向の断面と同じである。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
図９（Ａ）、（Ｂ）に示すトランジスタ１０５は、酸化物半導体層１３０が絶縁層１２０側から酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの順で形成された点を除き、他の構成はトランジスタ１０２と同じである。トランジスタ１０５の酸化物半導体層１３０をトランジスタ１０４のように酸化物半導体層１３０ｂが酸化物半導体層１３０ｃで覆われる構成としてもよい。
また、本発明の一態様のトランジスタは、図１０（Ａ）、（Ｂ）、（Ｃ）に示すように、酸化物半導体層１３０と基板１１０との間に導電層１７２を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図１０（Ａ）に示すチャネル長方向の断面において、導電層１７２の幅を短くして、ソース電極層１４０やドレイン電極層１５０などと重ならないようにしてもよい。さらに、導電層１７２の幅を、ゲート電極層１７０の幅よりも短くしてもよい。また、図１０（Ａ）、（Ｂ）、（Ｃ）はトランジスタ１０４の変形例として例示したが、当該形態はトランジスタ１０３およびトランジスタ１０５に適用することもできる。
また、本発明の一態様のトランジスタは、図１１（Ａ）、（Ｂ）に示す構成であってもよい。図１１（Ａ）はトランジスタ１０６の上面図であり、図１１（Ａ）に示す一点鎖線Ｆ１−Ｆ２方向の断面が図１１（Ｂ）に相当する。また、図１１（Ａ）に示す一点鎖線Ｆ３−Ｆ４方向の断面が図１２（Ａ）または図１２（Ｂ）に相当する。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｆ１−Ｆ２方向をチャネル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
図１１（Ａ）、（Ｂ）に示すトランジスタ１０６は、酸化物半導体層１３０が絶縁層１２０側から酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの順で形成された点を除き、他の構成はトランジスタ１０１と同じである。
例えば、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図１３（Ａ）、（Ｂ）に示す構成であってもよい。図１３（Ａ）はトランジスタ１０７の上面図であり、図１３（Ａ）に示す一点鎖線Ｇ１−Ｇ２方向の断面が図１３（Ｂ）に相当する。また、図１３（Ａ）に示す一点鎖線Ｇ３−Ｇ４方向の断面が図１４（Ａ）または図１４（Ｂ）に相当する。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｇ１−Ｇ２方向をチャネル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する場合がある。
図１３（Ａ）、（Ｂ）に示すトランジスタ１０７は、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂが酸化物半導体層１３０ｃで覆われる構成である点を除き、他の構成はトランジスタ１０６と同じである。
また、本発明の一態様のトランジスタは、図１５（Ａ）、（Ｂ）に示す構成であってもよい。図１５（Ａ）はトランジスタ１０８の上面図であり、図１５（Ａ）に示す一点鎖線Ｈ１−Ｈ２方向の断面が図１５（Ｂ）に相当する。また、また、図１５（Ａ）に示す一点鎖線Ｈ３−Ｈ４方向の断面が図１６（Ａ）または図１６（Ｂ）に相当する。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｈ１−Ｈ２方向をチャネル長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する場合がある。
図１５（Ａ）、（Ｂ）に示すトランジスタ１０８は、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの一部が酸化物半導体層１３０ｃで覆われる構成である点を除き、他の構成はトランジスタ１０６と同じである。
また、本発明の一態様のトランジスタは、図１７（Ａ）、（Ｂ）に示す構成であってもよい。図１７（Ａ）はトランジスタ１０９の上面図であり、図１７（Ａ）に示す一点鎖線Ｉ１−Ｉ２方向の断面が図１７（Ｂ）に相当する。また、図１７（Ａ）に示す一点鎖線Ｉ３−Ｉ４方向の断面は、図１６に示すトランジスタ１０８におけるチャネル幅方向の断面と同じである。なお、上記図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｉ１−Ｉ２方向をチャネル長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する場合がある。
図１７（Ａ）、（Ｂ）に示すトランジスタ１０９は、酸化物半導体層１３０が絶縁層１２０側から酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの順で形成された点を除き、他の構成はトランジスタ１０２と同じである。また、トランジスタ１０９の酸化物半導体層１３０をトランジスタ１０７またはトランジスタ１０８のように、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂまたはその一部が酸化物半導体層１３０ｃで覆われる構成としてもよい。
また、本発明の一態様のトランジスタは、図１８（Ａ）、（Ｂ）、（Ｃ）に示すように、酸化物半導体層１３０と基板１１０との間に導電層１７２を備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図１８（Ａ）に示すチャネル長方向の断面において、導電層１７２の幅を短くして、ソース電極層１４０やドレイン電極層１５０などと重ならないようにしてもよい。さらに、導電層１７２の幅を、ゲート電極層１７０の幅よりも短くしてもよい。また、図１８（Ａ）、（Ｂ）、（Ｃ）はトランジスタ１０７の変形例として例示したが、当該形態はトランジスタ１０６、トランジスタ１０８およびトランジスタ１０９に適用することもできる。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１０９）では、いずれの構成においても、ゲート電極層１７０は、ゲート絶縁膜１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタ、ならびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。なお、酸化物半導体層１３０ｂを厚くすると、オン電流を向上させることができる。例えば、酸化物半導体層１３０ｂの膜厚を１００ｎｍ乃至２００ｎｍとしてもよい。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタの構成要素について詳細を説明する。
基板１１０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタのゲート電極層１７０、ソース電極層１４０、およびドレイン電極層１５０の一つ以上は、上記の他のデバイスと電気的に接続されていてもよい。
例えば、基板１１０には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
絶縁層１２０は、基板１１０からの不純物の拡散を防止する役割を有するほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、膜の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ法にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。また、上述のように基板１１０が他のデバイスが形成された基板である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
なお、本実施の形態では、トランジスタ１０６、トランジスタ１０７、トランジスタ１０８およびトランジスタ１０９が有するような酸化物半導体層１３０が酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積んだ三層構造である場合を主として詳細を説明する。
なお、トランジスタ１０１およびトランジスタ１０２のように酸化物半導体層１３０が一層の場合は、上記酸化物半導体層１３０ｂに相当する層を用いればよい。
また、トランジスタ１０３、トランジスタ１０４およびトランジスタ１０５のように酸化物半導体層１３０が二層の場合は、酸化物半導体層１３０ｂに相当する層および酸化物半導体層１３０ｃに相当する層を絶縁層１２０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を積む構成や当該三層構造におけるいずれかの界面に他の酸化物半導体層を挿入する構成とすることができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、ゲート電極層１７０に電界を印加すると、酸化物半導体層１３０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成される。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜１６０が接した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設けることにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃとして用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにインジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層１３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃより厚い方が好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性（ｉ型）にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１９／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であること、最も好ましくは１×１０８／ｃｍ３未満１×１０−９／ｃｍ３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。また、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、本明細書の図面において、当該積層体のそれぞれの界面は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：９：６（原子数比）、酸化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、酸化物半導体層１３０を用いたトランジスタにおいて、チャネルは酸化物半導体層１３０ｂに形成される。なお、酸化物半導体層１３０は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。マイナスの電荷となる電子がトラップ準位に捕獲されることで、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの間に一定以上の差を設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ゲート絶縁膜１６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜１６０は上記材料の積層であってもよい。なお、ゲート絶縁膜１６０に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
また、ゲート絶縁膜１６０の積層構造の一例について説明する。ゲート絶縁膜１６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
ところで、結晶構造を有する酸化ハフニウムの被形成面は、欠陥に起因した界面準位を有する場合がある。該界面準位はトラップセンターとして機能する場合がある。そのため、酸化ハフニウムがトランジスタのチャネル領域に近接して配置されるとき、該界面準位によってトランジスタの電気特性が劣化する場合がある。そこで、該界面準位の影響を低減するために、トランジスタのチャネル領域と酸化ハフニウムとの間に、別の膜を配置することによって互いに離間させることが好ましい場合がある。この膜は、緩衝機能を有する。緩衝機能を有する膜は、ゲート絶縁膜１６０に含まれる膜であってもよいし、酸化物半導体膜に含まれる膜であってもよい。即ち、緩衝機能を有する膜としては、酸化シリコン、酸化窒化シリコン、酸化物半導体などを用いることができる。なお、緩衝機能を有する膜には、たとえば、チャネル領域となる半導体よりもエネルギーギャップの大きい半導体または絶縁体を用いる。または、緩衝機能を有する膜には、たとえば、チャネル領域となる半導体よりも電子親和力の小さい半導体または絶縁体を用いる。または、緩衝機能を有する膜には、たとえば、チャネル領域となる半導体よりもイオン化エネルギーの大きい半導体または絶縁体を用いる。
一方、上述した結晶構造を有する酸化ハフニウムの被形成面における界面準位（トラップセンター）に電荷をトラップさせることで、トランジスタのしきい値電圧を制御できる場合がある。該電荷を安定して存在させるためには、たとえば、チャネル領域と酸化ハフニウムとの間に、酸化ハフニウムよりもエネルギーギャップの大きい絶縁体を配置すればよい。または、酸化ハフニウムよりも電子親和力の小さい半導体または絶縁体を配置すればよい。または、緩衝機能を有する膜には、酸化ハフニウムよりもイオン化エネルギーの大きい半導体または絶縁体を配置すればよい。このような絶縁体を用いることで、界面準位にトラップされた電荷の放出が起こりにくくなり、長期間に渡って電荷を保持することができる。
そのような絶縁体として、例えば、酸化シリコン、酸化窒化シリコンが挙げられる。ゲート絶縁膜１６０内の界面準位に電荷を捕獲させるためには、酸化物半導体層１３０からゲート電極層１７０に向かって電子を移動させればよい。具体的な例としては、高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電極層１７０の電位をソース電極やドレイン電極の電位より高い状態にて１秒以上、代表的には１分以上維持すればよい。
このようにゲート絶縁膜１６０などの界面準位に所望の量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。ゲート電極層１７０の電圧や、電圧を印加する時間を調整することによって、電子を捕獲させる量（しきい値電圧の変動量）を制御することができる。なお、電荷を捕獲させることができれば、ゲート絶縁膜１６０内でなくても構わない。同様の構造を有する積層膜を、他の絶縁層に用いても構わない。
ゲート電極層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ−Ｍｎの合金や上記材料とＣｕまたはＣｕ−Ｍｎの合金との積層を用いてもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを用いてゲート電極層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることが好ましい。前述したように絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化することができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該酸化物絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層１８０から放出される酸素はゲート絶縁膜１６０を経由して酸化物半導体層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
ソース電極層１４０およびドレイン電極層１５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。本実施の形態では、導電層１４１および導電層１５１にＷ、導電層１４２および導電層１５２にＣｕを用いてソース電極層１４０およびドレイン電極層１５０を形成する。
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体層の一部の領域では酸化物半導体膜中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素が当該酸素欠損に入ることにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
ソース電極層１４０、ドレイン電極層１５０、および絶縁層１８０には保護膜として絶縁層１８５を形成することが好ましい。絶縁層１８５としては、絶縁層１７５と同様の絶縁膜を用いることができる。また、絶縁層１８５としては酸化アルミニウム膜を用いることもできる。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の酸化物半導体層１３０への混入防止、酸化物半導体層１３０を構成する主成分材料である酸素の酸化物半導体層からの放出防止、絶縁層１２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮小するとオン電流は低下する。
本発明の一態様のトランジスタ１０３乃至トランジスタ１０９では、チャネルが形成される酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャネル幅方向を電気的に取り囲むようにゲート電極層１７０が形成されているため、酸化物半導体層１３０に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
また、本発明の一態様のトランジスタ１０６乃至トランジスタ１０９では、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成することで界面準位を形成しにくくする効果や、酸化物半導体層１３０ｂを三層構造の中間に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、Ｓ値（サブスレッショルド値）を小さくすることができる。したがって、Ｉｃｕｔ（ゲート電圧ＶＧが０Ｖ時の電流）を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様であるトランジスタに使用することができる酸化物半導体膜について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１９（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図１９（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１９（Ｂ）に示す。図１９（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１９（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１９（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１９（Ｂ）および図１９（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１９（Ｄ）参照。）。図１９（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１９（Ｄ）に示す領域５１６１に相当する。
また、図２０（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２０（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）に示す。図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図６８（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図６８（Ｂ）に示す。図６８（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図６８（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図６８（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図６９は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図６９より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図６９中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図６９中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置について図面を用いて説明する。
なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置なども含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路が直接実装されたモジュールも全て表示装置に含むものとする。
図２２は、本発明の一態様の表示装置５００の上面図である。なお、図２２では、図の明瞭化のために一部の要素を拡大、縮小、透過、または省略して図示している。
表示装置５００は、基板５０１上に設けられた画素部５０２と、当該画素部を駆動するための回路部５０４および回路部５０５と、画素部５０２、回路部５０４および回路部５０５を囲むように配置されるシール材５１２と、基板５０１に対向するように設けられる基板５０７と、を有する。なお、回路部５０４としては、例えば信号線駆動回路（ソースドライバ）、回路部５０５としては、例えば、走査線駆動回路（ゲートドライバ）を有することができる。
基板５０１と基板５０７は、シール材５１２によって接着されている。また、図２２には図示しないが、基板５０１と基板５０７の間には表示素子が設けられる。すなわち、画素部５０２、回路部５０４、回路部５０５、および表示素子は、基板５０１とシール材５１２と基板５０７によって封止されている。
また、表示装置５００は、基板５０１上のシール材５１２によって囲まれている領域とは異なる領域に、画素部５０２、回路部５０４および回路部５０５と電気的に接続されるＦＰＣ端子部５０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。
また、ＦＰＣ端子部５０８には、ＦＰＣ５１６が接続され、ＦＰＣ５１６によって画素部５０２、回路部５０４および回路部５０５に各種信号等が供給される。また、画素部５０２、回路部５０４、回路部５０５、およびＦＰＣ端子部５０８には、信号線５１０が各々接続されている。ＦＰＣ５１６により供給される各種信号等は、信号線５１０を介して、画素部５０２、回路部５０４および回路部５０５に与えられる。
なお、図２２では、画素部５０２を駆動するための回路を二つの領域に配置する構成を例示したが、当該回路の構成はこれに限られない。例えば、当該回路を一つの領域にまとめて配置してもよい。また、当該回路を三つ以上に分割して配置してもよい。また、回路部５０４および回路部５０５のいずれか一方のみを基板５０１上に形成し、他方の回路を外付けにしてもよい。
また、画素部５０２を駆動するための回路は、画素部５０２に含まれるトランジスタと同様に基板５０１上に形成する構成であってもよいし、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでＩＣチップを実装する構成であってもよい。また、ＴＣＰなどを接続する構成であってもよい。
なお、表示装置５００が有する画素部５０２、回路部５０４および回路部５０５は、チャネル形成領域が酸化物半導体層で形成された複数のトランジスタを有している。
酸化物半導体層を用いたトランジスタは移動度が高いためトランジスタの占有面積を小さくすることができ、開口率を向上させることができる。また、当該トランジスタを用いて画素部５０２と同一基板上に回路部５０４および回路部５０５を形成することもできる。また、当該トランジスタはオフ電流が極めて小さく、画像信号等の保持時間を長くすることができることから、フレーム周波数を低くすることができ、表示装置の消費電力を低減させることができる。
また、酸化物半導体層としては、ｃ軸に配向した結晶を有することが好ましい。トランジスタのチャネル形成領域に当該結晶を有する酸化物半導体層を用いると、例えば、表示装置５００を曲げる際に当該酸化物半導体層にクラック等が入りにくくなるため、信頼性を向上させることができる。
したがって、酸化物半導体層を用いたトランジスタを用いることで、例えば非晶質シリコン層や多結晶シリコン層を用いるよりも優れた表示装置を形成することができる。
表示装置５００に含まれる表示素子としては、代表的に液晶素子や発光素子を用いることができる。
次に、液晶表示装置５００ａについて説明する。図２３は、表示装置５００に液晶素子を用いた場合における、図２２に示す一点鎖線Ｊ１−Ｊ２の断面図である。
液晶表示装置５００ａは、基板５０１と、第１の素子層と、第２の素子層と、基板５０７が、上記順序で積層されている。
図２３において第１の素子層は、トランジスタ５５０、５５２と、平坦化絶縁膜５７０と、接続電極５６０と、導電膜５７２などを有する。また、第２の素子層は、導電膜５７４と、絶縁膜５３４と、着色層５３６（カラーフィルタ）と、遮光層５３８（ブラックマトリクス）などを有する。なお、第１の素子層および第２の素子層においては、上記の要素の一部が含まれない場合もある。また、上記以外の要素が含まれる場合もある。
ここで、第１の素子層と第２の素子層は液晶層５７６およびシール材５１２によって密閉され、液晶素子５７５を形成する。
液晶表示装置５００ａは、引き回し配線部５１１と、画素部５０２と、第１の回路部５０４と、ＦＰＣ端子部５０８と、を有する。なお、引き回し配線部５１１は、信号線５１０を有する。
また、液晶表示装置５００ａにおいては、画素部５０２にトランジスタ５５０、回路部３０４にトランジスタ５５２がそれぞれ設けられる構成について例示している。
図２３において、トランジスタ５５０およびトランジスタ５５２の構成は一例であり、これに限定されない。トランジスタ５５０とトランジスタ５５２は、適宜サイズ（チャネル長およびチャネル幅等）、または数などを変えることができる。また、図２３においては、回路部５０５は図示していないが、回路部５０４と同様の構成とすることができる。
引き回し配線部５１１が有する信号線５１０は、トランジスタ５５０のソース電極層およびドレイン電極層を形成する工程で形成することができる。
ＦＰＣ端子部５０８は、接続電極５６０、異方性導電膜５８０、およびＦＰＣ５１６を有する。また、接続電極５６０は、トランジスタ５５０のソース電極層およびドレイン電極層を形成する工程で形成することができる。また、接続電極５６０は、ＦＰＣ５１６が有する端子と異方性導電膜５８０を介して、電気的に接続される。
また、画素部のトランジスタ、および駆動回路部に使用するトランジスタに接続する信号線として、銅元素を含む配線を用いることが好ましい。銅元素を含む配線を用いることで、配線抵抗に起因する信号遅延等が少なくすることができる。
また、図２３において、トランジスタ５５０およびトランジスタ５５２上に平坦化絶縁膜５７０が設けられている。
平坦化絶縁膜５７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜５７０を形成してもよい。また、平坦化絶縁膜５７０を設けない構成としてもよい。
また、トランジスタ５５０が有するソース電極層およびドレイン電極層の一方には、導電膜５７２が電気的に接続される。導電膜５７２は、平坦化絶縁膜５７０上に形成され画素電極、すなわち液晶素子の一方の電極として機能する。導電膜５７２としては、可視光において透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。
液晶素子５７５は、導電膜５７２、導電膜５７４、および液晶層５７６を有する。導電膜５７４は、基板５０７側に設けられ、対向電極としての機能を有する。図２３に示す液晶表示装置５００ａは、導電膜５７２と導電膜５７４に印加される電圧によって、液晶層５７６の配向状態を変えることによって光の透過、非透過が制御され画像を表示することができる。
なお、図２３において図示しないが、導電膜５７２、５７４の液晶層５７６と接する側に、それぞれ配向膜を設ける構成としてもよい。そのほか、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、基板５０１と基板５０７の間には、スペーサ５７８が設けられる。スペーサ５７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層５７６の膜厚（セルギャップ）を制御するために設けられる。なお、スペーサ５７８として、球状のスペーサを用いていても良い。
液晶層５７６を構成する液晶材料としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
また、画素部５０２における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
次に、発光素子を用いたＥＬ表示装置５００ｂについて説明する。図２４は、表示装置５００に発光素子を用いた場合における、図２２に示す一点鎖線Ｊ１−Ｊ２の断面図である。なお、上述した液晶表示装置５００ａと重複する説明は省略する。
ＥＬ表示装置５００ｂは、基板５０１と、第１の素子層６１０と、第２の素子層６１１と、基板５０７が、上記順序で積層されている。
図２４において第１の素子層６１０は、トランジスタ５５０、５５２と、平坦化絶縁膜５７０と、接続電極５６０と、発光素子６８０と、絶縁膜５３０と、信号線５１０と、接続電極５６０を有する。また、第２の素子層６１１は、絶縁膜５３４と、着色層５３６と、遮光層５３８と、を有する。また、第１の素子層６１０と第２の素子層６１１は、封止層６３２およびシール材５１２によって密閉される。なお、第１の素子層６１０および第２の素子層６１１においては、上記の要素の一部が含まれない場合もある。また、上記以外の要素が含まれる場合もある。
発光素子６８０は、導電膜６４４、ＥＬ層６４６、および導電膜６４８を有する。ＥＬ表示装置５００ｂは、発光素子６８０が有するＥＬ層６４６が発光することによって、画像を表示することができる。
平坦化絶縁膜５７０上の導電膜６４４上には、絶縁膜５３０が設けられる。絶縁膜５３０は、導電膜６４４の一部を覆う。導電膜６４４にＥＬ層が発する光に対して反射率の高い導電膜を用い、導電膜６４８にＥＬ層が発する光に対して透光性が高い導電膜を用いることで、発光素子６８０をトップエミッション構造とすることができる。また、導電膜６４４に当該光に対して透光性の高い導電膜を用い、導電膜６４８に当該光に対して反射率の高い導電膜を用いることで、発光素子６８０をボトムエミッション構造とすることができる。また、導電膜６４４および導電膜６４８の両方に当該光に対して透光性が高い導電膜を用いることでデュアルエミッション構造とすることができる。
また、発光素子６８０と重なる位置に、着色層５３６が設けられ、絶縁膜５３０と重なる位置、引き回し配線部５１１、および回路部５０４に遮光層５３８が設けられている。着色層５３６および遮光層５３８は、絶縁膜５３４で覆われている。発光素子６８０と絶縁膜５３４の間は封止層６３２で充填されている。なお、ＥＬ表示装置５００ｂにおいては、着色層５３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層６４６を塗り分けにより形成する場合においては、着色層５３６を設けない構成としてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である表示装置に含まれるトランジスタについて説明する。
本発明の一態様の表示装置に含まれるトランジスタは各々の構造が一様でなくてもよい。例えば、表示装置の画素部に含まれるトランジスタと当該画素部を駆動するための駆動回路部に用いるトランジスタを異なる構成とすることで、それぞれに適した電気特性与えることができ、かつ表示装置の信頼性を向上させることができる。
また、駆動回路部に含まれるトランジスタは、ダブルゲート構造とすることによって電界効果移動度の高いトランジスタとすることもできる。
また、駆動回路部と画素部に含まれるトランジスタのチャネル長が異なってもよい。代表的には、駆動回路部に含まれるトランジスタのチャネル長を２．５μｍ未満、または１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部に含まれるトランジスタのチャネル長を２．５μｍ以上、または２．５μｍ以上２０μｍ以下とすることができる。
駆動回路部に含まれるトランジスタのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、画素部に含まれるトランジスタと比較して、電界効果移動度を高めることが可能であり、オン電流増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。
また、駆動回路部に含まれるトランジスタの電界効果移動度が高いことで、入力端子数を削減することができる。
図２３に示す液晶表示装置５００ａおよび図２４に示すＥＬ表示装置５００ｂは、画素部に含まれるトランジスタとして図１に示すトランジスタ１０１を適用し、駆動回路部に含まれるトランジスタとして図７に示すトランジスタ１０４を適用した例である。
画素部に含まれるトランジスタは、バックライトまたはＥＬ素子からの光照射に対して信頼性の高いトランジスタが望まれる。例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝５：５：６である材料をターゲットに用いたスパッタ法で成膜した酸化物半導体層をチャネル形成領域に用いることで、光照射に対して信頼性の高いトランジスタを形成することができる。
一方、駆動回路部に含まれるトランジスタは電界効果移動度が高いトランジスタが望まれる。例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である材料をターゲットに用いたスパッタ法で成膜した酸化物半導体層をチャネル形成領域に用いることで、電界効果移動度の高いトランジスタを形成することができる。
本実施の形態では、一方のトランジスタの酸化物半導体層を積層構造とすることで、上記２種類のトランジスタを同一基板上に簡易に作り分けられる方法を図２５および図２６を用いて説明する。なお、図面の左側には画素部に用いるトランジスタとして図１に示すトランジスタ１０１と同様の構成のトランジスタＡのチャネル長方向の断面を例示する。また、図面の右側には駆動回路部に用いるトランジスタとして図７に示すトランジスタ１０４と同様の構成のトランジスタＢのチャネル長方向の断面を例示する。なお、トランジスタＡおよびトランジスタＢで共通する要素の符号はどちらか一方のみに付する。
まず、基板１１０上に絶縁層１２０を形成する。基板１１０の種類および絶縁層１２０の材質は実施の形態２の説明を参照することができる。なお、絶縁層１２０は、スパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて形成することができる。
また、絶縁層１２０にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、絶縁層１２０から酸化物半導体層１３０への酸素の供給をさらに容易にすることができる。
なお、基板１１０の表面が絶縁体であり、後に設ける酸化物半導体層１３０への不純物拡散の影響が無い場合は、絶縁層１２０を設けない構成とすることができる。
次に、絶縁層１２０上に、駆動回路用トランジスタにおける酸化物半導体層１３０ｂとなる酸化物半導体膜１３０Ｂをスパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する。
次に、リソグラフィ法を用いてレジストマスク８２１を駆動回路領域に形成する（図２５（Ａ）参照）。そして当該レジストマスクを用いて酸化物半導体膜１３０Ｂを選択的にエッチングし、酸化物半導体層１３０ｂを形成する（図２５（Ｂ）参照）。
次に、酸化物半導体層１３０ｂを覆うように酸化物半導体膜１３０Ｃを成膜する。
酸化物半導体膜はロードロック室を備えたマルチチャンバー方式の成膜装置（例えばスパッタ装置）を用いて成膜することが好ましい。スパッタ装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは５００℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくことが好ましい。また、ターボ分子ポンプとクライオポンプを組み合わせた排気系を用いてもよい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
酸化物半導体膜１３０Ｂ、酸化物半導体膜１３０Ｃには、実施の形態２で説明した酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃの材料を用いることができる。本実施の形態においては、例えば、酸化物半導体膜１３０ＢにＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物半導体膜１３０ＣにＩｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝５：５：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いる。なお、酸化物半導体膜１３０Ｂ、酸化物半導体膜１３０Ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。また、成膜法にスパッタ法を用いる場合は、上記材料をターゲットとして成膜することができる。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。
酸化物半導体膜１３０Ｃの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体膜１３０Ｂおよび酸化物半導体膜１３０Ｃの結晶性を高め、さらに絶縁層１２０、酸化物半導体膜１３０Ｂおよび酸化物半導体膜１３０Ｃから水素や水などの不純物を除去することができる。なお、第１の加熱処理は、後述する酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃの積層を形成するエッチングの後に行ってもよい。
次に、リソグラフィ法を用いてレジストマスク８２２を画素領域に形成する。またレジストマスク８２３を駆動回路領域における酸化物半導体層１３０ｂおよび酸化物半導体膜１３０Ｃからなる積層上に形成する（図２５（Ｃ）参照）。
次に、上記レジストマスクを用いて、酸化物半導体膜１３０Ｃを選択的にエッチングし、画素領域に酸化物半導体層１３０ｃを形成する。また、駆動回路領域に酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃからなる積層を形成する（図２５（Ｄ）参照）。このとき、駆動回路領域における酸化物半導体層１３０ｃは酸化物半導体層１３０ｂを覆うように形成される。
次に、画素領域の酸化物半導体層、ならびに駆動回路領域の酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃからなる積層上にゲート絶縁膜となる絶縁膜１６０ａを形成する。絶縁膜１６０ａは、実施の形態３で説明したゲート絶縁膜１６０に用いることのできる材料で形成すればよい。絶縁膜１６０ａの形成には、スパッタ法、ＣＶＤ法、ＭＢＥ法などを用いることができる。
次に、絶縁膜１６０ａ上にゲート電極層１７０となる導電膜１７１ａおよび導電膜１７２ａを形成する。導電膜１７１ａおよび導電膜１７２ａは、実施の形態２で説明したゲート電極層１７０に用いることのできる材料で形成すればよい。導電膜１７１ａおよび導電膜１７２ａの形成には、スパッタ法、ＣＶＤ法、ＭＢＥ法などを用いることができる（図２６（Ａ）参照）。
次に、導電膜１７２ａ上にレジストマスク８２４を形成し、当該レジストマスクを用いて、導電膜１７２ａ、導電膜１７１ａおよび絶縁膜１６０ａを選択的にエッチングし、ゲート電極層１７０およびゲート絶縁膜１６０を形成する。
次に、上記工程にて形成したレジストマスク８２４を残した状態で領域２３１および領域２３２に酸素欠損を形成する不純物８３０を添加して低抵抗化させ、ソース領域およびドレイン領域を形成する（図２６（Ｂ）参照）。不純物８３０としては、例えば、アルゴンをプラズマ処理法で添加する。
上記レジストマスクはアルゴンプラズマにより変質するため、酸素アッシングを行って除去することが好ましい。
次に上記構成上に絶縁層１７５を形成する。絶縁層１７５の材質は、実施の形態２の説明を参照することができる。また、絶縁層１７５は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
次に、絶縁層１７５上に絶縁層１８０を形成する（図２６（Ｃ）参照）。絶縁層１８０の材質は、実施の形態２の説明を参照することができる。また、絶縁層１８０は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
次に、絶縁層１８０上にレジストマスクを形成し、当該レジストマスクを用いて絶縁層１８０および絶縁層１７５を選択的にエッチングし、領域２３１および領域２３２に通じるコンタクトホールを形成する。
次に、上記コンタクトホールを覆うように導電膜を形成し、当該導電膜を選択的にエッチングすることでソース電極層１４０およびドレイン電極層１５０を形成する。当該導電膜の材質は、実施の形態２の説明を参照することができる。また、当該導電膜は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
次に、上記構成上に絶縁層１８５を形成する（図２６（Ｄ）参照）。絶縁層１８５の材質は、実施の形態３の説明を参照することができる。また、絶縁層１８５は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
また、絶縁層１８０および／または絶縁層１８５にプラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、絶縁層１８０および／または絶縁層１８５から酸化物半導体層への酸素の供給をさらに容易にすることができる。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第２の加熱処理により、絶縁層１２０、絶縁層１８０、絶縁層１８５から過剰酸素が放出されやすくなり、酸化物半導体層の酸素欠損を低減することができる。
以上の工程において、積層構造の酸化物半導体層を有するトランジスタおよび単層構造の酸化物半導体層を有するトランジスタを同一基板上に簡易に形成することができる。また、高速動作が可能であり、且つ光照射の劣化が少なく、表示品質に優れた画素部を有する表示装置を作製することができる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様のトランジスタを利用した表示装置の構成例について説明する。
［構成例］
図２７（Ａ）は、本発明の一態様の表示装置の上面図であり、図２７（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図２７（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図２７（Ａ）に示す。表示装置の基板７００上には、画素部７０１、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が走査線駆動回路７０２、および走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図２７（Ａ）では、走査線駆動回路７０２、走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図２７（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。
なお、図２７（Ｂ）に示す画素回路は、これに限定されない。例えば、図２７（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図２７（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図２７（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図２７（Ｃ）に示す画素構成に限定されない。例えば、図２７（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
図２７で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図２８を用いて説明を行う。
図２８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１であってもよい。なお、商用電源を用いる場合には、バッテリー８０１１を省略することができる。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を参照して説明する。
［断面構造］
図２９（Ａ）に本発明の一態様の半導体装置の断面図を示す。図２９（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図２９（Ａ）では、第２の半導体材料を用いたトランジスタ２１００として、先の実施の形態で例示したトランジスタを適用した例を示している。なお、一点鎖線より左側がトランジスタのチャネル長方向の断面、右側がチャネル幅方向の断面である。
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図２９（Ａ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１、絶縁膜２２０７を介してトランジスタ２１００が設けられている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶縁膜に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ２１００を覆う絶縁膜２２０４と、絶縁膜２２０４上に配線２２０５と、トランジスタ２１００の一対の電極と同一の導電膜を加工して得られた配線２２０６と、が設けられている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜２２０７を設けることは特に効果的である。絶縁膜２２０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。
絶縁膜２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジスタ２１００上に水素の拡散を防止する機能を有するブロック膜２２０８（トランジスタ１０１乃至トランジスタ１０３では絶縁層１８０に相当）を形成することが好ましい。ブロック膜２２０８としては、絶縁膜２２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆うブロック膜２２０８として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図２９（Ｄ）に示す。半導体基板２２１１の上に、絶縁膜２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
［回路構成例］
上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
〔ＣＭＯＳ回路〕
図２９（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
〔アナログスイッチ〕
また、図２９（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
〔記憶装置の例〕
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３０に示す。
図３０（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上記実施の形態で説明したトランジスタを用いることができる。
図３０（Ｂ）に図３０（Ａ）に示す半導体装置の断面図を示す。当該断面図の半導体装置では、トランジスタ３３００にバックゲートを設けた構成を示しているが、バックゲートを設けない構成であってもよい。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図３０（Ａ）において、配線３００１はトランジスタ３２００のソース電極と電気的に接続され、配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極は、トランジスタ３３００のソース電極またはドレイン電極の他方、および容量素子３４００の電極の一方と電気的に接続され、配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図３０（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を配線３００５に与えればよい。
図３０（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図３０（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である配線３００３と容量素子３４００とが導通し、配線３００３と容量素子３４００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が生じにくい。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態９）
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むＲＦタグについて、図３１を参照して説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
ＲＦタグの構成について図３１を用いて説明する。図３１は、ＲＦタグの構成例を示すブロック図である。
図３１に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調を行うための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１０）
本実施の形態では、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図３２は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。
図３２に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３２に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３２に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図３２に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
図３２に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図３３は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９の第１ゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
なお、図３３におけるトランジスタ１２０９では第２ゲート（第２のゲート電極：バックゲート）を有する構成を図示している。第１ゲートには制御信号ＷＥを入力し、第２ゲートには制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号とすればよい。当該一定の電位には、例えば、接地電位ＧＮＤやトランジスタ１２０９のソース電位よりも小さい電位などが選ばれる。このとき、制御信号ＷＥ２は、トランジスタ１２０９のしきい値電圧を制御するための電位信号であり、トランジスタ１２０９のＩｃｕｔをより低減することができる。また、制御信号ＷＥ２は、制御信号ＷＥと同じ電位信号であってもよい。なお、トランジスタ１２０９としては、第２ゲートを有さないトランジスタを用いることもできる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図３３では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図３３では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図３３において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図３３における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様のける半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態１１）
本実施の形態では、本発明の一態様のトランジスタの変形例について、図３４乃至図３８を用いて説明する。
図３４に示すトランジスタは、基板７５１上の絶縁層７５３上に形成された酸化物半導体層７５５と、酸化物半導体層７５５に接する絶縁層７５７と、絶縁層７５７と接し且つ酸化物半導体層７５５と重畳する導電層７５９と、を有する。なお、絶縁層７５７は、ゲート絶縁層としての機能を有する。また、導電層７５９は、ゲート電極層としての機能を有する。
また、酸化物半導体層７５５に接する窒化物絶縁層７６５、及び窒化物絶縁層７６５に接する絶縁層７６７が、トランジスタに設けられている。また、窒化物絶縁層７６５及び絶縁層７６７の開口部において、酸化物半導体層７５５と接する導電層７６８、７６９が、トランジスタに設けられている。なお、導電層７６８、７６９は、ソース電極層及びドレイン電極層としての機能を有する。
図３４（Ａ）に示すトランジスタにおいて、酸化物半導体層７５５は、導電層７５９と重なる領域に形成されるチャネル領域７５５ａと、チャネル領域７５５ａを挟み、且つ不純物元素を含む領域、即ち低抵抗領域７５５ｂ、７５５ｃとを有する。また、導電層７６８、７６９は、低抵抗領域７５５ｂ、７５５ｃと接する。なお、導電層７６８、７６９は、配線としての機能をする。
または、図３４（Ｂ）に示すトランジスタのように、酸化物半導体層７５５において、導電層７６８、７６９と接する領域７５５ｄ、７５５ｅに、不純物元素が添加されていなくともよい。この場合、導電層７６８、７６９と接する領域７５５ｄ、７５５ｅとチャネル領域７５５ａとの間に、不純物元素を有する領域、即ち低抵抗領域７５５ｂ、７５５ｃを有する。なお、領域７５５ｄ、７５５ｅは、導電層７６８、７６９に電圧が印加されると導電性を有するため、ソース領域及びドレイン領域としての機能を有する。
なお、図３４（Ｂ）に示すトランジスタは、導電層７６８、７６９を形成した後、導電層７５９及び導電層７６８、７６９をマスクとして、不純物元素を酸化物半導体層に添加することで、形成できる。
導電層７５９において、導電層７５９の端部がテーパ形状であってもよい。即ち、絶縁層７５７及び導電層７５９が接する面と、導電層７５９の側面となす角度θ１が、９０°未満、または３０°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以下であってもよい。角度θ１を、９０°未満、または３０°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以下とすることで、絶縁層７５７及び導電層７５９の側面における窒化物絶縁層７６５の被覆性を高めることが可能である。
次に、低抵抗領域７５５ｂ、７５５ｃの変形例について説明する。なお、図３４（Ｃ）乃至図３４（Ｆ）は、図３４（Ａ）に示す酸化物半導体層７５５の近傍の拡大図である。ここでは、チャネル長Ｌは、一対の低抵抗領域の間隔である。
図３４（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃの境界が、絶縁層７５７を介して、導電層７５９の端部と、一致または略一致している。即ち、上面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃの境界が、導電層７５９の端部と、一致または概略一致している。
または、図３４（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａが、導電層７５９と重ならない領域を有する。該領域はオフセット領域として機能する。チャネル長方向におけるオフセット領域の長さをＬｏｆｆと示す。なお、オフセット領域が複数ある場合は、一つのオフセット領域の長さをＬｏｆｆという。Ｌｏｆｆは、チャネル長Ｌに含まれる。また、Ｌｏｆｆは、チャネル長Ｌの２０％未満、または１０％未満、または５％未満、または２％未満である。
または、図３４（Ｅ）に示すように、チャネル長方向の断面形状において、低抵抗領域７５５ｂ、７５５ｃが、絶縁層７５７を介して、導電層７５９と重なる領域を有する。該領域はオーバーラップ領域として機能する。チャネル長方向におけるオーバーラップ領域の長さをＬｏｖと示す。Ｌｏｖは、チャネル長Ｌの２０％未満、または１０％未満、または５％未満、または２％未満である。
または、図３４（Ｆ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａと低抵抗領域７５５ｂの間に低抵抗領域７５５ｆを有し、チャネル領域７５５ａと低抵抗領域７５５ｃの間に低抵抗領域７５５ｇを有する。低抵抗領域７５５ｆ、７５５ｇは、低抵抗領域７５５ｂ、７５５ｃより不純物元素の濃度が低く、抵抗率が高い。ここでは、低抵抗領域７５５ｆ、７５５ｇは、絶縁層７５７と重なるが、絶縁層７５７及び導電層７５９と重なってもよい。
なお、図３４（Ｃ）乃至図３４（Ｆ）においては、図３４（Ａ）に示すトランジスタの説明をしたが、図３４（Ｂ）に示すトランジスタにおいても、図３４（Ｃ）乃至図３４（Ｆ）の構造を適宜適用することができる。
図３５（Ａ）に示すトランジスタは、絶縁層７５７の端部が、導電層７５９の端部より外側に位置する。即ち、絶縁層７５７が、導電層７５９から迫り出した形状を有する。チャネル領域７５５ａから窒化物絶縁層７６５を遠ざけることが可能であるため、窒化物絶縁層７６５に含まれる窒素、水素等が、チャネル領域７５５ａに入り込むのを抑制することができる。
図３５（Ｂ）に示すトランジスタは、絶縁層７５７及び導電層７５９がテーパ形状であり、且つそれぞれのテーパ部の角度が異なる。即ち、絶縁層７５７及び導電層７５９が接する面と、導電層７５９の側面のなす角度θ１と、酸化物半導体層７５５及び絶縁層７５７が接する面と、絶縁層７５７の側面のなす角度θ２との角度が異なる。角度θ２は、９０°未満、または３０°以上８５°以下、または４５°以上７０°以下であってもよい。例えば、角度θ２が角度θ１より小さいと、窒化物絶縁層７６５の被覆性が高まる。また、角度θ２が角度θ１より大きいと、チャネル領域７５５ａから窒化物絶縁層７６５を遠ざけることが可能であるため、窒化物絶縁層７６５に含まれる窒素、水素等が、チャネル領域７５５ａに入り込むのを抑制することができる。
次に、低抵抗領域７５５ｂ、７５５ｃの変形例について、図３５（Ｃ）乃至図３５（Ｆ）を用いて説明する。なお、図３５（Ｃ）乃至図３５（Ｆ）は、図３５（Ａ）に示す酸化物半導体層７５５の近傍の拡大図である。
図３５（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃの境界が、導電層７５９の端部と、絶縁層７５７を介して、一致または概略一致している。即ち、上面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃの境界が、導電層７５９の端部と、一致若しくは略一致している。
または、図３５（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａが、導電層７５９と重ならない領域を有する。該領域をオフセット領域として機能する。即ち、上面形状において、低抵抗領域７５５ｂ、７５５ｃの端部が、絶縁層７５７の端部と、一致または略一致しており、導電層７５９の端部と重ならない。
または、図３５（Ｅ）に示すように、チャネル長方向の断面形状において、低抵抗領域７５５ｂ、７５５ｃが、絶縁層７５７を介して、導電層７５９と重なる領域を有する。該領域をオーバーラップ領域という。即ち、上面形状において、低抵抗領域７５５ｂ、７５５ｃの端部が、導電層７５９と重なる。
または、図３５（Ｆ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａと低抵抗領域７５５ｂの間に低抵抗領域７５５ｆを有し、チャネル領域７５５ａと低抵抗領域７５５ｃの間に低抵抗領域７５５ｇを有する。低抵抗領域７５５ｆ、７５５ｇは、低抵抗領域７５５ｂ、７５５ｃより不純物元素の濃度が低く、抵抗率が高い。ここでは、低抵抗領域７５５ｆ、７５５ｇは、絶縁層７５７と重なるが、絶縁層７５７及び導電層７５９と重なってもよい。
なお、図３５（Ｃ）乃至図３５（Ｆ）においては、図３５（Ａ）に示すトランジスタの説明をしたが、図３５（Ｂ）に示すトランジスタにおいても、図３５（Ｃ）乃至図３５（Ｆ）の構造を適宜適用することが可能である。
図３６（Ａ）に示すトランジスタは、導電層７５９が積層構造であり、絶縁層７５７と接する導電層７５９ａ、及び導電層７５９ａに接する導電層７５９ｂとを有する。また、導電層７５９ａの端部は、導電層７５９ｂの端部より外側に位置する。即ち、導電層７５９ａが、導電層７５９ｂから迫り出した形状を有する。
次に、低抵抗領域７５５ｂ、７５５ｃの変形例について説明する。なお、図３６（Ｂ）乃至図３６（Ｅ）、図３７（Ａ）、（Ｂ）は、図３６（Ａ）に示す酸化物半導体層７５５の近傍の拡大図である。
図３６（Ｂ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃの境界が、導電層７５９に含まれる導電層７５９ａの端部と、絶縁層７５７を介して、一致または略一致している。即ち、上面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃの境界が、導電層７５９の端部と、一致または略一致している。
または、図３６（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａが、導電層７５９と重ならない領域を有する。該領域はオフセット領域として機能する。即ち、上面形状において、低抵抗領域７５５ｂ、７５５ｃの端部が、導電層７５９の端部と重ならない。
または、図３６（Ｄ）に示すように、チャネル長方向の断面形状において、低抵抗領域７５５ｂ、７５５ｃが、導電層７５９、ここでは導電層７５９ａと重なる領域を有する。該領域をオーバーラップ領域という。即ち、上面形状において、低抵抗領域７５５ｂ、７５５ｃの端部が、導電層７５９ａと重なる。
または、図３６（Ｅ）に示すように、チャネル長方向の断面形状において、チャネル領域７５５ａと低抵抗領域７５５ｂの間に低抵抗領域７５５ｆを有し、チャネル領域７５５ａと低抵抗領域７５５ｃの間に低抵抗領域７５５ｇを有する。不純物元素は、導電層７５９ａを通過して低抵抗領域７５５ｆ、７５５ｇに添加されるため、低抵抗領域７５５ｆ、７５５ｇは、低抵抗領域７５５ｂ、７５５ｃより不純物元素の濃度が低く、抵抗率が高い。なお、ここでは、低抵抗領域７５５ｆ、７５５ｇは、導電層７５９ａと重なるが、導電層７５９ａ及び導電層７５９ｂと重なってもよい。
または、図３７（Ａ）に示すように、チャネル長方向の断面形状において、導電層７５９ａの端部は、導電層７５９ｂの端部より外側に位置し、且つ導電層７５９ａがテーパ形状であってもよい。即ち、絶縁層７５７及び導電層７５９ａが接する面と、導電層７５９ａの側面のなす角度が９０°未満、または５°以上４５°以下、または５°以上３０°以下であってもよい。
さらには、絶縁層７５７の端部が、導電層７５９ａの端部より外側に位置してもよい。
さらには、絶縁層７５７の側面は湾曲してしてもよい。
さらには、絶縁層７５７がテーパ形状であってもよい。即ち、酸化物半導体層７５５及び絶縁層７５７が接する面と、絶縁層７５７の側面のなす角度が９０°未満、好ましくは３０°以上９０°未満であってもよい。
図３７（Ａ）に示す酸化物半導体層７５５は、チャネル領域７５５ａと、チャネル領域７５５ａを挟む低抵抗領域７５５ｆ、７５５ｇと、低抵抗領域７５５ｆ、７５５ｇを挟む低抵抗領域７５５ｈ、７５５ｉと、低抵抗領域７５５ｈ、７５５ｉを挟む低抵抗領域７５５ｂ、７５５ｃとを有する。不純物元素は、絶縁層７５７及び導電層７５９ａを通過して低抵抗領域７５５ｆ、７５５ｇ、７５５ｈ、７５５ｉに添加されるため、低抵抗領域７５５ｆ、７５５ｇ、７５５ｈ、７５５ｉは、低抵抗領域７５５ｂ、７５５ｃより不純物元素の濃度が低く、抵抗率が高い。
図３７（Ｂ）に示す酸化物半導体層７５５は、チャネル領域７５５ａと、チャネル領域７５５ａを挟む低抵抗領域７５５ｈ、７５５ｉと、低抵抗領域７５５ｈ、７５５ｉを挟む低抵抗領域７５５ｂ、７５５ｃとを有する。不純物元素は、絶縁層７５７を通過して低抵抗領域７５５ｈ、７５５ｉに添加されるため、低抵抗領域７５５ｈ、７５５ｉは、低抵抗領域７５５ｂ、７５５ｃより不純物元素の濃度が低く、抵抗率が高い。
なお、チャネル長方向において、チャネル領域７５５ａは導電層７５９ｂと重なり、低抵抗領域７５５ｆ、７５５ｇは、導電層７５９ｂの外側に突出している導電層７５９ａと重なり、低抵抗領域７５５ｈ、７５５ｉは、導電層７５９ａの外側に突出している絶縁層７５７と重なり、低抵抗領域７５５ｂ、７５５ｃは絶縁層７５７の外側に設けられる。
図３６（Ｅ）及び図３７（Ａ）、（Ｂ）に示すように、酸化物半導体層７５５が低抵抗領域７５５ｂ、７５５ｃより、不純物元素の濃度が低く、抵抗率が高い低抵抗領域７５５ｆ、７５５ｇ、７５５ｈ、７５５ｉを有することで、ドレイン領域の電界緩和が可能であり、トランジスタのしきい値電圧の変動を低減することが可能である。
なお、図３７（Ｃ）は、図３７（Ａ）、（Ｂ）に示すトランジスタのチャネル幅方向における導電層７５９端部近傍の拡大図である。
図３８（Ａ）に示すトランジスタは、チャネル領域７５５ａ及び低抵抗領域７５５ｂ、７５５ｃを含む酸化物半導体層７５５を有し、低抵抗領域７５５ｂ、７５５ｃは、チャネル領域７５５ａより膜厚の小さい領域を有する。代表的には、低抵抗領域７５５ｂ、７５５ｃは、チャネル領域７５５ａより厚さが０．１ｎｍ以上５ｎｍ以下小さい領域を有する。
図３８（Ｂ）に示すトランジスタは、酸化物半導体層７５５に接する絶縁層７５３、７５７の少なくとも一方が多層構造である。例えば、絶縁層７５３は、絶縁層７５３ａ、及び絶縁層７５３ａ及び酸化物半導体層７５５に接する絶縁層７５３ｂを有する。また、絶縁層７５７は、酸化物半導体層７５５に接する絶縁層７５７ａ、及び絶縁層７５７ａに接する絶縁層７５７ｂを有する。
絶縁層７５３ｂ、７５７ａは、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、または窒素酸化物の放出量の少ない酸化窒化アルミニウム膜等を用いることができる。なお、絶縁層７５３ｂ、７５７ａは、平均膜厚が、０．１ｎｍ以上５０ｎｍ以下、または０．５ｎｍ以上１０ｎｍ以下である。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
絶縁層７５３ａ、７５７ｂは、加熱により酸素を放出する酸化物絶縁膜を用いて形成することができる。なお、絶縁層７５３ａ、７５７ｂは、平均膜厚が５ｎｍ以上１０００ｎｍ以下、または１０ｎｍ以上５００ｎｍ以下である。
加熱により酸素を放出する酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁層７５３および絶縁層７５７などに準位を形成する。当該準位は、酸化物半導体層７５５のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層７５３、７５７及び酸化物半導体層７５５の界面に拡散すると、当該準位が絶縁層７５３、７５７側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層７５３、７５７及び酸化物半導体層７５５界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁層７５３ａ、７５７ｂに含まれる窒素酸化物は、加熱処理において、絶縁層７５３ｂ、７５７ａに含まれるアンモニアと反応するため、絶縁層７５３ａ、７５７ｂに含まれる窒素酸化物が低減される。このため、絶縁層７５３、７５７及び酸化物半導体層７５５の界面において、電子がトラップされにくい。
絶縁層７５３ｂ、７５７ａとして、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁層７５３ｂ、７５７ａは、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁層に含まれる窒素酸化物の含有量が少ないといえる。
また、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理後において、窒素を含み、且つ欠陥量の少ない酸化物絶縁層は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたプラズマＣＶＤ法を用いて、窒素を含み、且つ欠陥量の少ない酸化物絶縁層を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
図３８（Ｃ）に示すトランジスタは、酸化物半導体層７５５、絶縁層７５７、及び導電層７５９と、窒化物絶縁層７６５との間に、絶縁層７７５を有する。絶縁層７７５は、図３８（Ｂ）の絶縁層７５３ｂ、７５７ａに示す、窒素を含み、且つ欠陥量の少ない酸化物絶縁層を用いて形成することができる。
また、チャネル長方向の断面形状において、チャネル領域７５５ａ及び低抵抗領域７５５ｂの間に低抵抗領域７５５ｆを有し、チャネル領域７５５ａ及び低抵抗領域７５５ｃの間に低抵抗領域７５５ｇを有する。低抵抗領域７５５ｆ、７５５ｇは、低抵抗領域７５５ｂ、７５５ｃより不純物元素の濃度が低く、抵抗率が高い。なお、ここでは、低抵抗領域７５５ｆ、７５５ｇは、絶縁層７５７及び導電層７５９の側面に接する絶縁層７７５と重なる領域である。なお、低抵抗領域７５５ｆ、７５５ｇは、絶縁層７５７及び導電層７５９と重なってもよい。
図３８（Ｄ）に示すトランジスタは、絶縁層７５７が、酸化物半導体層７５５のチャネル領域７５５ａに接するとともに、低抵抗領域７５５ｂ、７５５ｃに接する。また、絶縁層７５７は、チャネル領域７５５ａと接する領域と比較して、低抵抗領域７５５ｂ、７５５ｃと接する領域の膜厚が薄く、代表的には、平均膜厚が、０．１ｎｍ以上５０ｎｍ以下、または０．５ｎｍ以上１０ｎｍ以下である。この結果、絶縁層７５７を介して、酸化物半導体層７５５に不純物元素を添加することが可能であると共に、窒化物絶縁層７６５に含まれる水素を絶縁層７５７を介して、酸化物半導体層７５５へ移動させることができる。この結果、低抵抗領域７５５ｂ、７５５ｃを形成することができる。
さらに、絶縁層７５３を絶縁層７５３ａ、７５３ｂの多層構造とし、加熱により酸素を放出する酸化物絶縁層を用いて絶縁層７５３ａを形成し、窒素を含み、且つ欠陥量の少ない酸化物絶縁層を用いて絶縁層７５３ｂを形成する。さらに、窒素を含み、且つ欠陥量の少ない酸化物絶縁層を用いて絶縁層７５７を形成する。即ち、窒素を含み、且つ欠陥量の少ない酸化物絶縁層で、酸化物半導体層７５５を覆うことができる。この結果、絶縁層７５３ａに含まれる酸素を、加熱処理により酸化物半導体層７５５に移動させ、酸化物半導体層７５５のチャネル領域７５５ａに含まれる酸素欠損を低減しつつ、絶縁層７５３ｂ、７５７ａと、酸化物半導体層７５５との界面におけるキャリアのトラップを低減することが可能である。この結果、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１２）
以下では、本発明の一態様のトランジスタの任意断面におけるバンド構造について説明する。
図３９（Ａ）は、本発明の一態様に係るトランジスタの断面図である。
図３９（Ａ）に示すトランジスタは、基板４００上の絶縁層４０１と、絶縁層４０１上の導電層４０４ａと、導電層４０４ａ上の導電層４０４ｂと、絶縁層４０１上、導電層４０４ａ上および導電層４０４ｂ上の絶縁層４０２ａと、絶縁層４０２ａ上の絶縁層４０２ｂと、絶縁層４０２ｂ上の半導体層４０６ａと、半導体層４０６ａ上の半導体層４０６ｂと、半導体層４０６ｂ上の絶縁層４１２と、絶縁層４１２上の導電層４１４ａと、導電層４１４ａ上の導電層４１４ｂと、絶縁層４０２ｂ上、半導体層４０６ａ上、半導体層４０６ｂ上、絶縁層４１２上、導電層４１４ａ上および導電層４１４ｂ上の絶縁層４０８と、絶縁層４０８上の絶縁層４１８と、絶縁層４１８上の導電層４１６ａ１および導電層４１６ｂ１と、導電層４１６ａ１および導電層４１６ｂ１それぞれの上の導電層４１６ａ２および導電層４１６ｂ２と、絶縁層４１８上、導電層４１６ａ２上および導電層４１６ｂ２上の絶縁層４２８と、を有する。
絶縁層４０１は、トランジスタのチャネル形成領域へ不純物が混入することを抑制する機能を有する場合がある。例えば、導電層４０４ｂなどが銅などの半導体層４０６ａまたは半導体層４０６ｂにとっての不純物を有するとき、絶縁層４０１が銅などをブロックする機能を有する場合がある。
導電層４０４ａおよび導電層４０４ｂの積層を併せて導電層４０４と呼ぶ。導電層４０４は、トランジスタのゲート電極としての機能を有する場合がある。また、導電層４０４は、トランジスタのチャネル形成領域などを遮光する機能を有する場合がある。
絶縁層４０２ａおよび絶縁層４０２ｂを併せて絶縁層４０２と呼ぶ。絶縁層４０２は、トランジスタのゲート絶縁層としての機能を有する場合がある。また、絶縁層４０２ａは、トランジスタのチャネル形成領域へ不純物が混入することを抑制する機能を有する場合がある。例えば、導電層４０４ｂなどが銅などの半導体層４０６ａまたは半導体層４０６ｂにとっての不純物を有するとき、絶縁層４０２ａが銅などをブロックする機能を有する場合がある。
半導体層４０６ａおよび半導体層４０６ｂを併せて半導体層４０６と呼ぶ。半導体層４０６は、トランジスタのチャネル形成領域としての機能を有する場合がある。
なお、半導体層４０６ａは、絶縁層４１２、導電層４１４ａ、導電層４１４ｂなどと重ならない領域４０７ａ１および領域４０７ｂ１を有する。また、半導体層４０６ｂは、絶縁層４１２、導電層４１４ａ、導電層４１４ｂなどと重ならない領域４０７ａ２および領域４０７ｂ２を有する。領域４０７ａ１および領域４０７ｂ１は、半導体層４０６ａの絶縁層４１２、導電層４１４ａ、導電層４１４ｂなどと重なる領域よりも抵抗の低い領域である。また、４０７ａ２および領域４０７ｂ２は、半導体層４０６ｂの絶縁層４１２、導電層４１４ａ、導電層４１４ｂなどと重なる領域よりも抵抗の低い領域である。なお、抵抗の低い領域を、キャリア密度の高い領域と呼ぶこともできる。
また、領域４０７ａ１および領域４０７ａ２を併せて領域４０７ａと呼ぶ。また、領域４０７ｂ１および領域４０７ｂ２を併せて領域４０７ｂと呼ぶ。領域４０７ａおよび領域４０７ｂは、トランジスタのソース領域およびドレイン領域としての機能を有する場合がある。
導電層４１４ａおよび導電層４１４ｂを併せて導電層４１４と呼ぶ。導電層４１４は、トランジスタのゲート電極としての機能を有する場合がある。または、導電層４１４は、トランジスタのチャネル形成領域などを遮光する機能を有する場合がある。
絶縁層４１２は、トランジスタのゲート絶縁層としての機能を有する場合がある。
絶縁層４０８は、トランジスタのチャネル形成領域へ不純物が混入することを抑制する機能を有する場合がある。例えば、導電層４１６ａ２および導電層４１６ｂ２などが銅などの半導体層４０６ａまたは半導体層４０６ｂにとっての不純物を有するとき、絶縁層４０８が銅などをブロックする機能を有する場合がある。
絶縁層４１８は、トランジスタの層間絶縁層としての機能を有する場合がある。例えば、絶縁層４１８を有することで、トランジスタの各配線間の寄生容量を低減できる場合がある。
導電層４１６ａ１および導電層４１６ａ２を併せて導電層４１６ａと呼ぶ。また、導電層４１６ｂ１および導電層４１６ｂ２を併せて導電層４１６ｂと呼ぶ。導電層４１６ａおよび導電層４１６ｂは、トランジスタのソース電極およびドレイン電極としての機能を有する場合がある。
絶縁層４２８は、トランジスタのチャネル形成領域へ不純物が混入することを抑制する機能を有する場合がある。
ここで、図３９（Ｂ）に、トランジスタのチャネル形成領域を含むＫ１−Ｋ２断面におけるバンド構造を示す。なお、半導体層４０６ａは半導体層４０６ｂよりもエネルギーギャップが少し小さいとする。また、絶縁層４０２ａ、絶縁層４０２ｂおよび絶縁層４１２は、半導体層４０６ａおよび半導体層４０６ｂよりも十分にエネルギーギャップが大きいとする。また、半導体層４０６ａ、半導体層４０６ｂ、絶縁層４０２ａ、絶縁層４０２ｂおよび絶縁層４１２のフェルミ準位（Ｅｆと表記する。）は、それぞれの真性フェルミ準位（Ｅｉと表記する。）の位置とする。また、導電層４０４および導電層４１４の仕事関数は、該フェルミ準位と同じ位置とする。
ゲート電圧をトランジスタのしきい値電圧以上としたとき、半導体層４０６ａと半導体層４０６ｂとの間の伝導帯下端のエネルギーの差により、電子は半導体層４０６ａを優先的に流れる。即ち、半導体層４０６ａに電子が埋め込まれると推定することができる。なお、伝導帯下端のエネルギーをＥｃと表記し、価電子帯下端のエネルギーをＥｖと表記する。
したがって、本発明の一態様に係るトランジスタは、電子の埋め込みによって界面散乱の影響が低減されている。そのため、本発明の一態様に係るトランジスタは、チャネル抵抗が小さい。
次に、図３９（Ｃ）に、トランジスタのソース領域またはドレイン領域を含むＬ１−Ｌ２断面におけるバンド構造を示す。なお、領域４０７ａ１、領域４０７ｂ１、領域４０７ａ２および領域４０７ｂ２は、縮退状態とする。また、領域４０７ｂ１において、半導体層４０６ａのフェルミ準位は伝導帯下端のエネルギーと同程度とする。また、領域４０７ｂ２において、半導体層４０６ｂのフェルミ準位は伝導帯下端のエネルギーと同程度とする。領域４０７ａ１および領域４０７ａ２も同様である。
このとき、ソース電極またはドレイン電極としての機能を有する導電層４１６ｂと、領域４０７ｂ２と、はエネルギー障壁が十分小さいため、オーミック接触となる。また、領域４０７ｂ２と、領域４０７ｂ１と、はオーミック接触となる。同様に、ソース電極またはドレイン電極としての機能を有する導電層４１６ａと、領域４０７ａ２と、はエネルギー障壁が十分小さいため、オーミック接触となる。また、領域４０７ａ２と、領域４０７ａ１と、はオーミック接触となる。したがって、導電層４１６ａおよび導電層４１６ｂと、半導体層４０６ａおよび半導体層４０６ｂと、の間で、電子の授受がスムーズに行われることがわかる。
以上に示したように、本発明の一態様に係るトランジスタは、ソース電極およびドレイン電極と、チャネル形成領域と、の間の電子の授受がスムーズに行われ、かつチャネル抵抗の小さいトランジスタである。即ち、優れたスイッチング特性を有するトランジスタであることがわかる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態１３）
本実施の形態では、酸化物半導体層中の酸素欠損および当該酸素欠損に入る水素の効果について説明する。
＜（１）． ＶｏＨの形成しやすさ及び安定性＞
酸化物半導体膜（以下、ＩＧＺＯと示す。）が完全な結晶の場合、室温では、Ｈは、優先的にａｂ面に沿って拡散する。また、４５０℃の加熱処理の際には、Ｈは、ａｂ面及びｃ軸方向それぞれに拡散する。そこで、ここでは、ＩＧＺＯに酸素欠損Ｖｏが存在する場合、Ｈは酸素欠損Ｖｏ中に入りやすいか否かについて説明する。ここで、酸素欠損Ｖｏ中にＨがある状態をＶｏＨと表記する。
計算には、図４０に示すＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＶｏＨ中のＨがＶｏから出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）を、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて計算した。計算条件を表１に示す。
また、ＩｎＧａＺｎＯ４結晶モデルにおいて、酸素が結合する金属元素及びその数の違いから、図４０に示すように酸素サイト１乃至酸素サイト４がある。ここでは、酸素欠損Ｖｏを形成しやすい酸素サイト１及び酸素サイト２について計算を行った。
はじめに、酸素欠損Ｖｏを形成しやすい酸素サイト１として、３個のＩｎと１個のＺｎと結合した酸素サイトについて計算を行った。
初期状態のモデルを図４１（Ａ）に示し、最終状態のモデルを図４１（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図４２に示す。なお、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態とは、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．４６ｅＶのエネルギーが必要であった。
ここで、計算により得られた活性化障壁（Ｅａ）と数式１より、反応頻度（Γ）を算出した。なお、数式１において、ｋＢはボルツマン定数であり、Ｔは絶対温度である。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。図４１（Ａ）に示すモデルから図４１（Ｂ）に示すモデルへＨが移動する頻度は５．５２×１００［１／ｓｅｃ］であった。また、図４１（Ｂ）に示すモデルから図４１（Ａ）に示すモデルへＨが移動する頻度は１．８２×１０９［１／ｓｅｃ］であった。このことから、ＩＧＺＯ中を拡散するＨは、近くに酸素欠損ＶｏがあるとＶｏＨを形成しやすく、一旦ＶｏＨを形成すると酸素欠損Ｖｏから放出されにくいといえる。
次に、酸素欠損Ｖｏを形成しやすい酸素サイト２として、１個のＧａと２個のＺｎと結合した酸素サイトについて計算を行った。
初期状態のモデルを図４３（Ａ）に示し、最終状態のモデルを図４３（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図４４に示す。なお、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態とは、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．３５ｅＶのエネルギーが必要であった。
また、計算により得られた活性化障壁（Ｅａ）と上記の数式１より、反応頻度（Γ）を算出した。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。図４３（Ａ）に示すモデルから図４３（Ｂ）に示すモデルへＨが移動する頻度は７．５３×１０−２［１／ｓｅｃ］であった。また、図４３（Ｂ）に示すモデルから図４３（Ａ）に示すモデルへＨが移動する頻度は１．４４×１０１０［１／ｓｅｃ］であった。このことから、一旦ＶｏＨを形成すると酸素欠損ＶｏからＨは放出されにくいといえる。
以上のことから、アニール時にＩＧＺＯ中のＨは拡散し易く、酸素欠損Ｖｏがある場合は酸素欠損Ｖｏの中に入ってＶｏＨとなりやすいことが分かった。
＜（２）． ＶｏＨの遷移レベル＞
ＩＧＺＯ中において酸素欠損ＶｏとＨが存在する場合、＜（１）． ＶｏＨの形成しやすさ及び安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶｏとＨはＶｏＨを形成しやすく、さらにＶｏＨは安定であるといえる。そこで、ＶｏＨがキャリアトラップに関与するかを調べるため、ＶｏＨの遷移レベルの算出を行った。
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。図４０に示す酸素サイト１および酸素サイト２に対してＶｏＨモデルを作成し、遷移レベルの算出を行った。計算条件を表２に示す。
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のないＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１５ｅＶと近い結果となった。
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式２により算出される。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式３より算出される。
数式２及び数式３において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する補正項、ＥＦはフェルミエネルギーである。
算出したＶｏＨの遷移レベルを図４５に示す。図４５中の数値は伝導帯下端からの深さである。図４５より、酸素サイト１に対するＶｏＨの遷移レベルは伝導帯下端の下０．０５ｅＶに存在し、酸素サイト２に対するＶｏＨの遷移レベルは伝導帯下端の下０．１１ｅＶに存在するため、それぞれのＶｏＨは電子トラップに関与すると考えられる。すなわち、ＶｏＨはドナーとして振る舞うことが明らかになった。また、ＶｏＨを有するＩＧＺＯは導電性を有することが明らかになった。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１４）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４６に示す。
図４６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図４６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図４６（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図４６（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図４６（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３等を有する。表示部９３２はタッチパネルとなっていてもよい。
図４６（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
図４６（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態１５）
本実施の形態では、本発明の一態様に係るＲＦタグの使用例について図４７を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図４７（Ａ）参照）、乗り物類（自転車等、図４７（Ｂ）参照）、包装用容器類（包装紙やボトル等、図４７（Ｃ）参照）、記録媒体（ＤＶＤ（図４７（Ｄ）参照）やビデオテープ等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図４７（Ｅ）、（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態１６）
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルについて説明する。
図５８（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレート上に接着されている。ターゲット５１３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット５１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお、劈開面の詳細については後述する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。例えば、ペレット５１００ａが、側面に負に帯電した酸素原子を有する例を図６０に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子および亜鉛原子と結合した酸素原子が負に帯電する可能性がある。
図５８（Ａ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向けて電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図６１参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット５１００に与える力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
また、基板５１２０は加熱されており、ペレット５１００と基板５１２０との間で摩擦などの抵抗が小さい状態となっている。その結果、図６２（Ａ）に示すように、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、図６２（Ｂ）に示すように、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット５１００同士の側面を高速道路のように繋いでいると考えられる。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる（図５８（Ｂ）参照。）。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる（図５８（Ｃ）参照。）。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
また、ＣＡＡＣ−ＯＳは、ペレット５１００のほかに酸化亜鉛粒子を有する成膜モデルによっても説明することができる。
酸化亜鉛粒子は、ペレット５１００よりも質量が小さいため、先に基板５１２０に到達する。基板５１２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層の結晶のｃ軸は、基板５１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確認することができない。
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高い割合で亜鉛を含むターゲットを用いることが好ましい。
同様に、ｎｃ−ＯＳは、図５９に示す成膜モデルによって理解することができる。なお、図５９と図５８（Ａ）との違いは、基板５１２０の加熱の有無のみである。
したがって、基板５１２０は加熱されておらず、ペレット５１００と基板５１２０との間で摩擦などの抵抗が大きい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ−ＯＳを得ることができる。
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明する。
まずは、ターゲットの劈開面について図６３を用いて説明する。図６３に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図６３（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図６３（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフエネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。
図６３に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図６３（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図６３（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図６３（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図６３（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
この計算により、図６３に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図６３（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面）よりも、第３の面（１１０）面に平行な結晶面）、第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図６４（Ａ）に、上面構造を図６４（Ｂ）に示す。なお、図６４（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図６４（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させる。
図６５（Ａ）は、図６４に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図６５（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図６５では、図６４（Ａ）に示した固定層の一部を省略して示す。
図６５（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図６３（Ａ）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかる。
一方、図６５（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図６３（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかる。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査する。
図６６（Ａ）に、図６４に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図６６（Ａ）は、図６４から図６５（Ａ）の間の期間に対応する。
図６６（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図６４（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
また、図６６（Ｂ）に、図６４に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図６６（Ｂ）は、図６４から図６５（Ａ）の間の期間に対応する。
一方、図６６（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図６４（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保存則は、数式４および数式５のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は数式３のように表すことができる。
数式４、数式５および数式６より、ｖＧａを０とすると、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、数式７のように表すことができる。
数式７において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ−ＯＳを成膜する図５８（Ａ）などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ３程度となる。
図６７に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（図６７（Ａ）参照。）、およびそのターゲット（図６７（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いる。
図６７（Ａ）および図６７（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。したがって、図５８（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
本実施例では、本発明の一態様のトランジスタにおけるソース領域およびドレイン領域を形成するためのプラズマ処理法に関する実験結果を説明する。なお、トランジスタの構造は図１に示したトランジスタ１０１と同等である。
本実施例では、プラズマ処理時においてゲート電極層上のレジストマスクの有無を条件として二種類のトランジスタを作製した。以下に作製方法の詳細を説明する。
基板としてはガラス基板を用い、当該ガラス基板上に下地絶縁膜として１００ｎｍの窒化シリコン膜と４００ｎｍの酸化窒化シリコン膜との積層膜をプラズマＣＶＤ法により成膜した。
次に、下地絶縁膜上の加熱処理をＲＴＡ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）で６５０℃、６分間行った。
次に、下地絶縁膜上に５ｎｍの窒化タンタル膜を形成し、酸素プラズマ処理にて当該窒化タンタル膜を介して下地絶縁膜に酸素を添加した。
次に、Ｉｎ：Ｇａ：Ｚｎ＝５：５：６の酸化物をターゲットに用いたスパッタ法にて５０ｎｍの酸化物半導体膜を成膜した。
次に、酸化物半導体膜の加熱処理を４５０℃において、窒素雰囲気で１時間、窒素および酸素の混合雰囲気で１時間行った。
次に、酸化物半導体膜を選択的にエッチングして酸化物半導体層を形成し、当該酸化物半導体層上にゲート絶縁膜となる１００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。
次に、ゲート絶縁膜上にゲート電極層となる３０ｎｍの窒化タンタル膜および１５０ｎｍのタングステン膜をスパッタ法で成膜した。
次に、上記タングステン膜上にレジストマスクを形成し、タングステン膜、窒化タンタル膜、酸化窒化シリコン膜を順次選択的にエッチングし、酸化物半導体層の一部（第１の領域および第２の領域）を露出させた。
次に、上記レジストマスクの剥離の有無の条件を設定し、同条件にてプラズマ処理を行った。プラズマ処理には、一対の電極間に高周波電力（１３．５６ＭＨｚ）を印加できる真空装置を用いた。カソード電極側に基板を設置し、基板温度２０℃、５Ｐａのアルゴン減圧雰囲気で電力密度０．４７または０．９４Ｗ／ｃｍ２の高周波を印加してプラズマを発生させ、１分間処理を行った。
次に、上記構成上に１００ｎｍの水素を含む窒化シリコン膜を成膜し、当該窒化シリコン膜上に３００ｎｍの酸化窒化シリコン膜を成膜した。両者ともプラズマＣＶＤ法を用いて成膜した。
次に、窒化シリコン膜および酸化窒化シリコン膜に酸化物半導体層の第１の領域および第２の領域に通じるコンタクトホールを形成した。
次に、上記コンタクトホールを覆うように５０ｎｍのタングステン膜、４００ｎｍのアルミニウム膜、１００ｎｍのチタン膜からなる積層を順次スパッタ法を用いて成膜し、当該積層を選択的にエッチングすることでソース電極層およびドレイン電極層を形成した。
次に上記構成上にパッシベーション膜として窒化シリコン膜をプラズマＣＶＤで成膜し、３５０℃、窒素および酸素の混合雰囲気中で１時間の加熱処理を行った。
以上の方法によりトランジスタを作製した。なお、レジストマスク剥離後にプラズマ処理を行って作製したトランジスタをトランジスタＡ、レジストマスク剥離前にプラズマ処理を行って作製したトランジスタをトランジスタＢとした。
図４８（Ａ）、（Ｂ）はトランジスタのチャネル長方向におけるチャネル領域端部の断面ＴＥＭ写真である。図４８（Ａ）はトランジスタＡの断面であり、図４８（Ｂ）はトランジスタＢの断面である。
トランジスタＡにおいては、ゲート絶縁膜の端部にゲート電極層と同等の色調を有する堆積物が形成されており、トランジスタＢでは同様の堆積物は形成されていないことがわかる。
図４９（Ａ）、（Ｂ）は上記トランジスタの作製方法と同様の方法を用いて作製した分析用のサンプルのチャネル長方向の断面図である。図４９（Ａ）はトランジスタＡに相当するサンプルの断面であり、図４９（Ｂ）はトランジスタＢに相当するサンプルの断面である。両方の断面写真中央に位置する四角で囲まれた領域のＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）分析をした結果を表４に示す。
表４より、図４８（Ａ）のゲート絶縁膜の端部の堆積物はタングステンであることが推定される。当該タングステンの堆積物は、ゲート電極層のタングステン膜がスパッタされて堆積したものである。トランジスタＢにおいてはタングステンが検出されていないことから、レジストマスクによりタングステンのスパッタが抑制されていることがわかった。
図５０（Ａ）、（Ｂ）、（Ｃ）は作製したトランジスタのＩｄ−Ｖｇ特性である。図５０（Ａ）は、レジストマスク剥離後に０．９４Ｗ／ｃｍ２でプラズマ処理を行ったトランジスタＡのＩＤ−ＶＧ特性である。図５０（Ｂ）は、レジストマスク剥離前に０．４７Ｗ／ｃｍ２でプラズマ処理を行ったトランジスタＢ１のＩｄ−Ｖｇ特性である。また、図５０（Ｃ）は、レジストマスク剥離前に０．９４Ｗ／ｃｍ２でプラズマ処理を行ったトランジスタＢ２のＩｄ−Ｖｇ特性である。
図５０（Ａ）に示すトランジスタＡでは、ゲートリーク電流（Ｉｇ）が極めて大きい結果となった。これは、図４８（Ａ）に示したゲート絶縁膜端部のタングステン堆積物がリークパスとなっているためである。
一方、図５０（Ｂ）、（Ｃ）に示すトランジスタＢ１およびトランジスタＢ２では、ゲートリーク電流が十分に低い値となっている。この点からもレジストマスクを残した状態でプラズマ処理を行うことでゲート絶縁膜端部のタングステン堆積物が形成されないことがわかった。
次に、作製したトランジスタのゲートバイアス−温度ストレス試験を行った。試験は暗状態および明状態のそれぞれにおいて、基板温度６０℃、ソースおよびドレインをコモン電位としてゲートに±１２Ｖを１時間印加して行った。なお、明状態の光源には白色ＬＥＤを用い、照度は１００００ｌｘとした。
図５１にゲートバイアス−温度ストレス試験結果を示す。なお、ΔＶｔｈとはしきい値電圧の変動量を示し、Δｓｈｉｆｔとはシフト値の変動量を示している。なお、シフト値とはＩｄ−Ｖｇ特性における電流が立ち上がる電圧で、ドレイン電流（Ｉｄ：［Ａ］）１×１０−１２Ａの場合のゲート電圧（Ｖｇ：［Ｖ］）と定義される値である。
明状態のゲート負バイアス試験において、トランジスタＡではΔＶｔｈ、Δｓｈｉｆｔともに変動量が大きいが、トランジスタＢ１およびトランジスタＢ２では変動量が小さくなることがわかった。
また、図５２は、トップゲート、セルフアライン型（ＴＧＳＡ）のトランジスタＢ２と、トランジスタＢ２と同じＴＧＳＡ型で、ソース領域およびドレイン領域にイオンドーピング装置でアルゴンを添加したトランジスタと、チャネルエッチ型のボトムゲートトップコンタクト型トランジスタ（ＢＧＴＣ）とのゲート負バイアス−温度ストレス試験結果の比較である。縦軸は−ΔＶｔｈ、横軸はストレス時間となっている。なお、上記イオンドーピングは、加速電圧１０ｋＶでドーズ量５Ｅ１４ｉｏｎｓ／ｃｍ２で行った。また、ＢＧＴＣトランジスタにおいては、ゲートバイアスを−３０Ｖで試験を行った点、およびトランジスタのサイズがＬ／Ｗ＝６／５７６μｍである点が比較するＴＧＳＡトランジスタと異なる。
図５２に示すように、アルゴンプラズマ処理を行ったトランジスタＢ２は、しきい値電圧の変動が他のトランジスタよりも小さいことがわかった。
図５３は、さらにチャネル保護型のボトムゲート型トランジスタ（ＢＧＴＣ）を加えて、暗状態において正バイアスと負バイアスを交互にゲートに印加した試験の比較結果である。なお、チャネル保護型のボトムゲート型トランジスタのサイズはＬ／Ｗ＝１０．２／８２．６μｍであり、ゲートバイアスは±３０Ｖとした。
図５３に示すように、アルゴンプラズマ処理を行ったトランジスタＢ２は、短いＬ長であっても、しきい値電圧の変動が小さいことがわかった。
以上により、アルゴンプラズマ処理を行うことによりソース領域およびドレイン領域を形成したトランジスタは電気特性および信頼性が良好であることがわかった。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
本実施例では、本発明の一態様のトランジスタに相当するサンプルを作製し、当該サンプルのソース領域およびドレイン領域に相当する領域、およびチャネル領域に相当する領域のＳＩＭＳ分析を行った結果について説明する。
まず、実施例１で説明したトランジスタの作製法に準じてガラス基板上に酸化物半導体層（ＩＧＺＯ）、ゲート絶縁膜（酸化窒化シリコン）、ゲート電極層（窒化タンタル、タングステン）を成膜し、図５４（Ａ）に示す構造を形成した後、図示するように当該構造の上部からアルゴンをイオンドーピング装置にて３０ｋＶ、ドーズ量１．０Ｅ１５ｉｏｎｓ／ｃｍ２の条件で添加した。なお、ガラス基板と酸化物半導体層との間に絶縁層を形成しない点は、トランジスタの作製法とは異なる。また、比較として同一構造でアルゴンを添加しないサンプルも作製した。
次に、上記構成上に水素を含む窒化珪素膜をトランジスタの作製法に準じて形成し、図５４（Ｂ）に示す構造を形成した後、領域Ｘ（ソース領域およびドレイン領域に相当）、および領域Ｙ（チャネル領域に相当）について水素のＳＩＭＳ分析を行った。なお、ＳＩＭＳ分析はガラス基板側から行った。
図５５（Ａ）、（Ｂ）は領域Ｘにおける水素のデプスプロファイルであり、図５５（Ａ）はアルゴンを添加したサンプルの分析結果、図５５（Ｂ）はアルゴンを添加しないサンプルの分析結果である。アルゴンを添加したサンプルの領域Ｘにおける酸化物半導体層中の水素濃度は４×１０２０以上であるのに対し、アルゴンの添加しないサンプルではそれより小さいことがわかった。
また、図５６（Ａ）、（Ｂ）は領域Ｙにおける水素のデプスプロファイルであり、図５６（Ａ）はアルゴンを添加したサンプルの分析結果、図５６（Ｂ）はアルゴンを添加しないサンプルの分析結果である。領域Ｙにおいては、アルゴン添加有無に対する水素のデプスプロファイルの変化はなく、アルゴンを添加したサンプルの領域Ｘよりも水素濃度が低いことがわかった。
以上により、トランジスタの構成において、アルゴンを添加したソース領域およびドレイン領域は、チャネル領域よりも水素濃度が高い領域を有することが明らかとなった。
すなわち、アルゴンを添加することで酸化物半導体層中に酸素欠損が形成され、当該酸化物半導体層に接して形成した水素を含む窒化絶縁膜から水素が酸化物半導体層中に拡散することが示された。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとっているような第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。なお、ある値について、「このような範囲であることが好ましい」、「これらを満たすことが好適である」となどと記載されていたとしても、ある値は、それらの記載に限定されない。つまり、「好ましい」、「好適である」などと記載されていたとしても、必ずしも、それらの記載には、限定されない。
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
なお、本明細書等において記載されている発明の一態様は、さまざまな人が実施することが出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例えば、送受信システムの場合において、Ａ社が送信機を製造および販売し、Ｂ社が受信機を製造および販売する場合がある。別の例としては、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置は、Ａ社が製造および販売する。そして、Ｂ社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装置として完成させる、という場合がある。
このような場合、Ａ社またはＢ社のいずれに対しても、特許侵害を主張できるような発明の一態様を、構成することが出来る。つまり、Ａ社のみが実施するような発明の一態様を構成することが可能であり、別の発明の一態様として、Ｂ社のみが実施するような発明の一態様を構成することが可能である。また、Ａ社またはＢ社に対して、特許侵害を主張できるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出来る。例えば、送受信システムの場合において、送信機のみの場合の記載や、受信機のみの場合の記載が本明細書等になかったとしても、送信機のみで発明の一態様を構成することができ、受信機のみで別の発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置のみの場合の記載や、発光素子を有する発光装置のみの場合の記載が本明細書等になかったとしても、ＴＦＴが形成された半導体装置のみで発明の一態様を構成することができ、発光素子を有する発光装置のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０Ｂ 酸化物半導体膜
１３０ｃ 酸化物半導体層
１３０Ｃ 酸化物半導体膜
１４０ ソース電極層
１４１ 導電層
１４２ 導電層
１５０ ドレイン電極層
１５１ 導電層
１５２ 導電層
１６０ ゲート絶縁膜
１６０ａ 絶縁膜
１７０ ゲート電極層
１７１ 導電層
１７１ａ 導電膜
１７２ 導電層
１７２ａ 導電膜
１７５ 絶縁層
１８０ 絶縁層
１８５ 絶縁層
１９０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３０４ 回路部
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
４００ 基板
４０１ 絶縁層
４０２ 絶縁層
４０２ａ 絶縁層
４０２ｂ 絶縁層
４０４ 導電層
４０４ａ 導電層
４０４ｂ 導電層
４０６ 半導体層
４０６ａ 半導体層
４０６ｂ 半導体層
４０７ａ 領域
４０７ａ１ 領域
４０７ａ２ 領域
４０７ｂ 領域
４０７ｂ１ 領域
４０７ｂ２ 領域
４０８ 絶縁層
４１２ 絶縁層
４１４ 導電層
４１４ａ 導電層
４１４ｂ 導電層
４１６ａ 導電層
４１６ａ１ 導電層
４１６ａ２ 導電層
４１６ｂ 導電層
４１６ｂ１ 導電層
４１６ｂ２ 導電層
４１８ 絶縁層
４２８ 絶縁層
５００ 表示装置
５００ａ 液晶表示装置
５００ｂ ＥＬ表示装置
５０１ 基板
５０２ 画素部
５０４ 回路部
５０５ 回路部
５０７ 基板
５０８ ＦＰＣ端子部
５１０ 信号線
５１１ 配線部
５１２ シール材
５１６ ＦＰＣ
５３０ 絶縁膜
５３４ 絶縁膜
５３６ 着色層
５３８ 遮光層
５５０ トランジスタ
５５２ トランジスタ
５６０ 接続電極
５７０ 平坦化絶縁膜
５７２ 導電膜
５７４ 導電膜
５７５ 液晶素子
５７６ 液晶層
５７８ スペーサ
５８０ 異方性導電膜
６１０ 素子層
６１１ 素子層
６３２ 封止層
６４４ 導電膜
６４６ ＥＬ層
６４８ 導電膜
６８０ 発光素子
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
７５１ 基板
７５３ 絶縁層
７５３ａ 絶縁層
７５３ｂ 絶縁層
７５５ 酸化物半導体層
７５５ａ チャネル領域
７５５ｂ 低抵抗領域
７５５ｃ 低抵抗領域
７５５ｄ 領域
７５５ｅ 領域
７５５ｆ 低抵抗領域
７５５ｇ 低抵抗領域
７５５ｈ 低抵抗領域
７５５ｉ 低抵抗領域
７５７ 絶縁層
７５７ａ 絶縁層
７５７ｂ 絶縁層
７５９ 導電層
７５９ａ 導電層
７５９ｂ 導電層
７６５ 窒化物絶縁層
７６７ 絶縁層
７６８ 導電層
７６９ 導電層
７７５ 絶縁層
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
８２１ レジストマスク
８２２ レジストマスク
８２３ レジストマスク
８２４ レジストマスク
８３０ 不純物
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁膜
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁膜
２２０５ 配線
２２０６ 配線
２２０７ 絶縁膜
２２０８ ブロック膜
２２１１ 半導体基板
２２１２ 絶縁膜
２２１３ ゲート電極
２２１４ ゲート絶縁膜
２２１５ ドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (20)

  1. 第１の絶縁層と、第２の絶縁層と、酸化物半導体層と、第１乃至第３の導電層と、を有する半導体装置であって、
    前記酸化物半導体層は、前記第１の絶縁層と接する領域を有し、
    前記第１の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第３の導電層は、前記第２の絶縁層と接する領域を有し、
    前記第２の絶縁層は、ゲート絶縁膜として機能することができる領域を有し、
    前記第１の導電層は、ソース電極またはドレイン電極の一方として機能することができる領域を有し、
    前記第２の導電層は、ソース電極またはドレイン電極の他方として機能することができる領域を有し、
    前記第３の導電層は、ゲート電極として機能することができる領域を有し、
    前記酸化物半導体層は、第１乃至第３の領域を有し、
    前記第１の領域および前記第２の領域は離れて設けられ、
    前記第３の領域は、前記第１の領域と前記第２の領域との間に設けられ、
    前記第３の領域と前記第３の導電層とは、前記第２の絶縁層を介して重なる領域を有し、
    前記第１の領域および前記第２の領域は、炭素濃度が前記第３の領域よりも高い部分を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の領域および前記第２の領域は、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および水素から選択される一つ以上の元素の濃度が前記第３の領域よりも高い部分を有することを特徴とする半導体装置。
  3. 請求項１または２において、
    前記第１の領域および前記第２の領域は、水素を含む窒化絶縁膜と接する領域を有することを特徴とする半導体装置。
  4. 第１の絶縁層と、第２の絶縁層と、酸化物半導体層と、第１乃至第３の導電層と、を有する半導体装置であって、
    前記酸化物半導体層は、前記第１の絶縁層と接する領域を有し、
    前記第１の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の導電層は、前記酸化物半導体層と電気的に接続され、
    前記第２の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第３の導電層は、前記第２の絶縁層と接する領域を有し、
    前記第２の絶縁層は、ゲート絶縁膜として機能することができる領域を有し、
    前記第１の導電層は、ソース電極またはドレイン電極の一方として機能することができる領域を有し、
    前記第２の導電層は、ソース電極またはドレイン電極の他方として機能することができる領域を有し、
    前記第３の導電層は、ゲート電極として機能することができる領域を有し、
    前記酸化物半導体層は、第１乃至第５の領域を有し、
    前記第１の領域および前記第２の領域は離れて設けられ、
    前記第１の領域は前記第１の導電層と重なる領域を有し、
    前記第２の領域は前記第２の導電層と重なる領域を有し、
    前記第３の領域と前記第３の導電層とは、前記第２の絶縁層を介して重なる領域を有し、
    前記第３の領域は、前記第１の領域と前記第２の領域との間に設けられ、
    前記第４の領域は、前記第１の領域と前記第３の領域との間に設けられ、
    前記第５の領域は、前記第２の領域と前記第３の領域との間に設けられ、
    前記第４の領域のおよび前記第５の領域は、炭素濃度が前記第１の領域、前記第２の領域および前記第３の領域よりも高い部分を有することを特徴とする半導体装置。
  5. 請求項４において、
    前記第４の領域および前記第５の領域は、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および水素から選択される一つ以上の元素の濃度が前記第１の領域、前記第２の領域および前記第３の領域よりも高い部分を有することを特徴とする半導体装置。
  6. 請求項４または５において、
    前記第４の領域および前記第５の領域は、水素を含む窒化絶縁膜と接する領域を有することを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一項において、
    第４の導電層を有し、前記第４の導電層と前記酸化物半導体層とは、前記第１の絶縁層を介して重なる領域を有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一項において、
    前記酸化物半導体層は、第１および第２の酸化物半導体層を有し、前記第１の絶縁層側から前記第２の酸化物半導体層、前記第１の酸化物半導体層の順で設けられていることを特徴とする半導体装置
  9. 請求項８において、
    前記第１の酸化物半導体層は、前記第２の酸化物半導体層を覆うように設けられていることを特徴とする半導体装置。
  10. 請求項８または９において、
    前記第１および第２の酸化物半導体層は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）とを有し、前記第１の酸化物半導体層は、Ｉｎに対するＭの原子数比が前記第２の酸化物半導体層よりも大きいことを特徴とする半導体装置。
  11. 請求項１乃至７のいずれか一項において、
    前記酸化物半導体層は、第１乃至第３の酸化物半導体層を有し、前記第１の絶縁層側から前記第３の酸化物半導体層、前記第２の酸化物半導体層、前記第１の酸化物半導体層の順で設けられていることを特徴とする半導体装置。
  12. 請求項１１において、
    前記第１の酸化物半導体層は、前記第２の酸化物半導体層および前記第３の酸化物半導体層を覆うように設けられていることを特徴とする半導体装置。
  13. 請求項１１または１２において、
    前記第１乃至第３の酸化物半導体層は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）とを有し、前記第１の酸化物半導体層および前記第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が前記第２の酸化物半導体層よりも大きいことを特徴とする半導体装置。
  14. 請求項１乃至１３のいずれか一項において、前記第１の酸化物半導体層は前記第２の絶縁層と重なる領域のみに設けられていることを特徴とする半導体装置。
  15. 請求項１乃至１４のいずれか一項において、
    前記酸化物半導体層は非単結晶であることを特徴とする半導体装置。
  16. 請求項１乃至１５のいずれか一項において、
    前記酸化物半導体層はｃ軸に配向する結晶を有することを特徴とする半導体装置。
  17. 絶縁表面上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に第１のレジストマスクを形成し、
    前記第１のレジストマスクを用いて前記酸化物半導体膜を選択的にエッチングすることにより酸化物半導体層を形成し、
    前記第１のレジストマスクを剥離し、
    前記酸化物半導体層上に第１の絶縁膜を形成し、
    前記第１の絶縁膜上に導電膜を形成し、
    前記導電膜上に第２のレジストマスクを形成し、
    前記第２のレジストマスクを用いて前記導電膜および前記第１の絶縁膜を選択的にエッチングすることにより第１の絶縁層および導電層からなる積層を形成するとともに前記酸化物半導体層が有する第１の領域および第２の領域を露出させ、
    プラズマ処理法を用いて前記第１の領域および前記第２の領域に不純物を添加して酸素欠損を形成し、
    前記第２のレジストマスクを剥離し、
    前記酸化物半導体層の前記第１の領域および前記第２の領域、前記第１の絶縁層、および前記導電層上に水素を含む第２の絶縁膜を形成し、
    前記第２の絶縁膜から前記第１の領域および前記第２の領域に前記水素を拡散させることにより前記第１の領域および前記第２の領域を低抵抗化させることを特徴とする半導体装置の作製方法。
  18. 請求項１７において、
    前記不純物は、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛および炭素から選択される一つ以上の元素であること特徴とする半導体装置の作製方法。
  19. 請求項１７または１８において、
    前記水素を含む第２の絶縁膜は、窒化絶縁膜であること特徴とする半導体装置の作製方法。
  20. 請求項１乃至１６のいずれか一項に記載の半導体装置と、
    表示装置と、
    を有することを特徴とする電子機器。
JP2015020195A 2014-02-05 2015-02-04 半導体装置 Active JP6517030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015020195A JP6517030B2 (ja) 2014-02-05 2015-02-04 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014020061 2014-02-05
JP2014020061 2014-02-05
JP2014041446 2014-03-04
JP2014041446 2014-03-04
JP2015020195A JP6517030B2 (ja) 2014-02-05 2015-02-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019078321A Division JP2019165230A (ja) 2014-02-05 2019-04-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2015181151A true JP2015181151A (ja) 2015-10-15
JP2015181151A5 JP2015181151A5 (ja) 2018-03-15
JP6517030B2 JP6517030B2 (ja) 2019-05-22

Family

ID=53755531

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2015020195A Active JP6517030B2 (ja) 2014-02-05 2015-02-04 半導体装置
JP2019078321A Withdrawn JP2019165230A (ja) 2014-02-05 2019-04-17 半導体装置の作製方法
JP2019185357A Active JP6708777B2 (ja) 2014-02-05 2019-10-08 半導体装置
JP2019222787A Active JP6708779B2 (ja) 2014-02-05 2019-12-10 半導体装置
JP2021022356A Withdrawn JP2021077917A (ja) 2014-02-05 2021-02-16 半導体装置
JP2022069290A Withdrawn JP2022105053A (ja) 2014-02-05 2022-04-20 半導体装置
JP2024041017A Pending JP2024071433A (ja) 2014-02-05 2024-03-15 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2019078321A Withdrawn JP2019165230A (ja) 2014-02-05 2019-04-17 半導体装置の作製方法
JP2019185357A Active JP6708777B2 (ja) 2014-02-05 2019-10-08 半導体装置
JP2019222787A Active JP6708779B2 (ja) 2014-02-05 2019-12-10 半導体装置
JP2021022356A Withdrawn JP2021077917A (ja) 2014-02-05 2021-02-16 半導体装置
JP2022069290A Withdrawn JP2022105053A (ja) 2014-02-05 2022-04-20 半導体装置
JP2024041017A Pending JP2024071433A (ja) 2014-02-05 2024-03-15 半導体装置

Country Status (2)

Country Link
US (5) US9929279B2 (ja)
JP (7) JP6517030B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034251A (ja) * 2015-07-30 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017076787A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017085079A (ja) * 2015-10-27 2017-05-18 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2017085591A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
WO2017094644A1 (ja) * 2015-11-30 2017-06-08 シャープ株式会社 半導体基板及び表示装置
JP2017175130A (ja) * 2016-03-22 2017-09-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017191317A (ja) * 2016-04-07 2017-10-19 株式会社半導体エネルギー研究所 表示装置
JP2018041752A (ja) * 2016-09-05 2018-03-15 株式会社ジャパンディスプレイ 半導体装置
JP2018061004A (ja) * 2016-06-03 2018-04-12 株式会社半導体エネルギー研究所 金属酸化物、および電界効果トランジスタ
JP2019062141A (ja) * 2017-09-28 2019-04-18 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
KR20190045930A (ko) * 2016-09-12 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10381487B2 (en) 2017-10-02 2019-08-13 Sharp Kabushiki Kaisha Thin film transistor
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
WO2020053697A1 (ja) * 2018-09-13 2020-03-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020074993A1 (ja) * 2018-10-10 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
KR20200078094A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2020174315A1 (ja) * 2019-02-28 2020-09-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020188271A (ja) * 2016-09-05 2020-11-19 株式会社ジャパンディスプレイ 半導体装置
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
JP2022043098A (ja) * 2015-12-11 2022-03-15 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TW201624708A (zh) * 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9893202B2 (en) * 2015-08-19 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN108292684B (zh) 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2017155032A1 (ja) * 2016-03-11 2017-09-14 株式会社村田製作所 窒化ガリウム構造体、圧電素子、圧電素子の製造方法、及び圧電素子を用いた共振子
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
TWI729030B (zh) * 2016-08-29 2021-06-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
CN106373967B (zh) * 2016-10-27 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
DE112018002191T5 (de) * 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN111357086A (zh) * 2017-11-02 2020-06-30 株式会社半导体能源研究所 半导体装置
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US11495691B2 (en) 2018-06-08 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102507288B1 (ko) 2018-09-13 2023-03-08 삼성전자주식회사 패드 영역을 갖는 게이트 패턴을 포함하는 반도체 소자
US10483287B1 (en) 2018-09-21 2019-11-19 Qualcomm Incorporated Double gate, flexible thin-film transistor (TFT) complementary metal-oxide semiconductor (MOS) (CMOS) circuits and related fabrication methods
TWI747550B (zh) * 2020-10-12 2021-11-21 友達光電股份有限公司 畫素電路及顯示裝置
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147738A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120228606A1 (en) * 2011-03-11 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130221347A1 (en) * 2012-02-29 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006350280A (ja) 2005-05-19 2006-12-28 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR20110090393A (ko) 2010-02-03 2011-08-10 삼성전자주식회사 저항 변화 물질을 이용한 반도체 소자 및 그 구동 방법
JP2011164302A (ja) 2010-02-08 2011-08-25 Seiko Epson Corp 電気泳動表示装置、電子機器
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101946360B1 (ko) 2011-05-16 2019-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5465311B2 (ja) 2012-02-09 2014-04-09 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147738A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US20120228606A1 (en) * 2011-03-11 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013211543A (ja) * 2012-02-28 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
US20130221347A1 (en) * 2012-02-29 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013211538A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034251A (ja) * 2015-07-30 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
US10158008B2 (en) 2015-10-12 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017076787A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017085079A (ja) * 2015-10-27 2017-05-18 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2017085591A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
US11942554B2 (en) 2015-11-20 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
US11329166B2 (en) 2015-11-20 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
JPWO2017085591A1 (ja) * 2015-11-20 2018-09-06 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
WO2017094644A1 (ja) * 2015-11-30 2017-06-08 シャープ株式会社 半導体基板及び表示装置
JP2022043098A (ja) * 2015-12-11 2022-03-15 株式会社半導体エネルギー研究所 半導体装置
KR102448587B1 (ko) * 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR102308648B1 (ko) * 2016-03-22 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP2017175130A (ja) * 2016-03-22 2017-09-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
US11721769B2 (en) 2016-03-22 2023-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20180124909A (ko) * 2016-03-22 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
US11489076B2 (en) 2016-03-22 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2022028779A (ja) * 2016-03-22 2022-02-16 株式会社半導体エネルギー研究所 半導体装置
KR20210124499A (ko) * 2016-03-22 2021-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
JP2017191317A (ja) * 2016-04-07 2017-10-19 株式会社半導体エネルギー研究所 表示装置
US11574933B2 (en) 2016-06-03 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor
JP7238014B2 (ja) 2016-06-03 2023-03-13 株式会社半導体エネルギー研究所 トランジスタ
JP7485811B2 (ja) 2016-06-03 2024-05-16 株式会社半導体エネルギー研究所 トランジスタ
KR20190013833A (ko) * 2016-06-03 2019-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
JP2018061004A (ja) * 2016-06-03 2018-04-12 株式会社半導体エネルギー研究所 金属酸化物、および電界効果トランジスタ
US11069717B2 (en) 2016-06-03 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor
JP2021122060A (ja) * 2016-06-03 2021-08-26 株式会社半導体エネルギー研究所 電界効果トランジスタ
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
JP2018041752A (ja) * 2016-09-05 2018-03-15 株式会社ジャパンディスプレイ 半導体装置
JP2020188271A (ja) * 2016-09-05 2020-11-19 株式会社ジャパンディスプレイ 半導体装置
KR20190045930A (ko) * 2016-09-12 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102403389B1 (ko) * 2016-09-12 2022-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10937813B2 (en) 2017-09-28 2021-03-02 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate
JP2019062141A (ja) * 2017-09-28 2019-04-18 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
US10381487B2 (en) 2017-10-02 2019-08-13 Sharp Kabushiki Kaisha Thin film transistor
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP7395488B2 (ja) 2018-09-13 2023-12-11 株式会社半導体エネルギー研究所 半導体装置
WO2020053697A1 (ja) * 2018-09-13 2020-03-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2020053697A1 (ja) * 2018-09-13 2021-08-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11929416B2 (en) 2018-09-13 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2020074993A1 (ja) * 2018-10-10 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
US11894466B2 (en) 2018-10-10 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200078094A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102655208B1 (ko) * 2018-12-21 2024-04-04 엘지디스플레이 주식회사 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2020174315A1 (ja) * 2019-02-28 2020-09-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7314249B2 (ja) 2019-02-28 2023-07-25 株式会社半導体エネルギー研究所 半導体装置
JPWO2020174315A1 (ja) * 2019-02-28 2020-09-03
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法

Also Published As

Publication number Publication date
JP2024071433A (ja) 2024-05-24
JP2020061560A (ja) 2020-04-16
US20180190825A1 (en) 2018-07-05
JP2022105053A (ja) 2022-07-12
JP6517030B2 (ja) 2019-05-22
US20150221774A1 (en) 2015-08-06
US11640996B2 (en) 2023-05-02
JP6708777B2 (ja) 2020-06-10
JP2019165230A (ja) 2019-09-26
JP6708779B2 (ja) 2020-06-10
US9929279B2 (en) 2018-03-27
JP2021077917A (ja) 2021-05-20
US20200052127A1 (en) 2020-02-13
US10680116B2 (en) 2020-06-09
US11942555B2 (en) 2024-03-26
US20230307547A1 (en) 2023-09-28
US11011648B2 (en) 2021-05-18
JP2019220728A (ja) 2019-12-26
US20210273112A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP6708779B2 (ja) 半導体装置
JP6480761B2 (ja) 半導体装置の作製方法
JP6486674B2 (ja) 半導体装置
JP6556446B2 (ja) トランジスタ
KR102306200B1 (ko) 반도체 장치
JP6467171B2 (ja) 半導体装置
JP6440457B2 (ja) 半導体装置
JP2016015484A (ja) 半導体装置、該半導体装置の作製方法および該半導体装置を含む電子機器
JP6463117B2 (ja) 半導体装置
JP2022043075A (ja) 電子機器
JP6457235B2 (ja) 半導体装置
JP6486712B2 (ja) 酸化物半導体膜
WO2015136427A1 (ja) 半導体装置
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190417

R150 Certificate of patent or registration of utility model

Ref document number: 6517030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250