JP7485811B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP7485811B2
JP7485811B2 JP2023030791A JP2023030791A JP7485811B2 JP 7485811 B2 JP7485811 B2 JP 7485811B2 JP 2023030791 A JP2023030791 A JP 2023030791A JP 2023030791 A JP2023030791 A JP 2023030791A JP 7485811 B2 JP7485811 B2 JP 7485811B2
Authority
JP
Japan
Prior art keywords
atoms
metal oxide
sample
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023030791A
Other languages
English (en)
Other versions
JP2023067924A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023067924A publication Critical patent/JP2023067924A/ja
Priority to JP2024074637A priority Critical patent/JP2024100791A/ja
Application granted granted Critical
Publication of JP7485811B2 publication Critical patent/JP7485811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、金属酸化物、または当該金属酸化物の製造方法に関する。または、
本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。
Ｉｎ－Ｇａ－Ｚｎ系の金属酸化物を用いてトランジスタを作製する技術が開示されている
（例えば、特許文献１参照）。
また、非特許文献１では、トランジスタの活性層として、Ｉｎ－Ｚｎ酸化物と、Ｉｎ－Ｇ
ａ－Ｚｎ酸化物との２層積層の金属酸化物を有する構造が検討されている。
特開２００７－９６０５５号公報
Ｊｏｈｎ Ｆ． Ｗａｇｅｒ、「Ｏｘｉｄｅ ＴＦＴｓ：Ａ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ １／１６、ＳＩＤ ２０１６、 Ｊａｎ／Ｆｅｂ ２０１６、Ｖｏｌ．３２，Ｎｏ．１， ｐ．１６－２１
非特許文献１では、チャネル保護型のボトムゲート型のトランジスタにおいて、トランジ
スタの活性層として、インジウム亜鉛酸化物と、ＩＧＺＯとの２層積層とし、チャネルが
形成されるインジウム亜鉛酸化物の膜厚を１０ｎｍとすることで、高い電界効果移動度（
μ＝６２ｃｍ２Ｖ－１ｓ－１）を実現している。一方で、トランジスタ特性の一つである
Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、ＳＳともいう）が０．４１Ｖ／ｄｅｃａ
ｄｅと大きい。また、トランジスタ特性の一つである、しきい値電圧（Ｖｔｈともいう）
が－２．９Ｖであり、所謂ノーマリーオンのトランジスタ特性である。
上述の問題に鑑み、本発明の一態様は、新規な金属酸化物を提供することを課題の一とす
る。または、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一
とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、新
規な構成の半導体装置を提供することを課題の一とする。または、新規な構成の表示装置
を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、金属酸化物を有する電界効果トランジスタであって、トランジスタの
チャネル形成領域は、少なくとも２つの異なるエネルギーバンド幅を有する材料を有し、
材料は、それぞれ０．５ｎｍ以上１０ｎｍ以下のナノサイズの粒子を有し、ナノサイズの
粒子は、モザイク状に分散または分布している電界効果トランジスタである。
また、本発明の他の一態様は、金属酸化物を有する電界効果トランジスタであって、トラ
ンジスタのチャネル形成領域は、少なくとも２つの異なるエネルギーバンド幅を有する材
料を有し、材料は、それぞれ０．５ｎｍ以上１０ｎｍ以下のナノサイズの粒子を有し、ナ
ノサイズの粒子は、モザイク状に分散または分布しており、チャネル形成領域には、ソー
スからドレインにキャリアが流れやすい通路を有する電界効果トランジスタである。
上記態様において、２つの異なるエネルギーバンド幅を有する材料は、第１のエネルギー
バンド幅を有する第１の材料と、第２のエネルギーバンド幅を有する第２の材料と、を有
し、第１の材料は、ＩｎまたはＺｎを有し、第２の材料は、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｓ
ｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ
、Ｍｇ、Ｖ、Ｂｅ、またはＣｕの中から選ばれたいずれか一つまたは複数を有し、第２の
エネルギーバンド幅は、第１のエネルギーバンド幅よりも大きいと好ましい。
また、上記態様において、第１の材料は、Ｉｎ及びＺｎを有し、第２の材料は、Ｉｎ、Ｇ
ａ、及びＺｎを有すると好ましい。
また、上記態様において、第１のエネルギーバンド幅は、２．４ｅＶまたはその近傍であ
り、第２のエネルギーバンド幅は、３．０ｅＶ以上４．０ｅＶ以下であると好ましい。
また、上記態様において、第２の材料は、第１の材料よりもＧａ、Ａｌ、またはＳｉの含
有量が多いと好ましい。
また、上記態様において、第２の材料は、第１の材料よりもＧａの含有量が多いと好まし
い。
また、本発明の他の一態様は、金属酸化物を有する電界効果トランジスタであって、トラ
ンジスタのチャネル形成領域は、少なくとも２つの異なるエネルギーバンド幅を有する材
料を有し、材料は、それぞれ０．５ｎｍ以上１０ｎｍ以下のナノサイズの粒子を有し、ナ
ノサイズの粒子は、モザイク状に分散または分布しており、トランジスタの順方向にゲー
ト電圧が印加された場合、少なくとも２つの異なるエネルギーバンド幅を有する材料は、
それぞれキャリアをソースからドレインに流れる方向に作用する第１の機能を有し、トラ
ンジスタの逆方向にゲート電圧が印加された場合、少なくとも２つの異なるエネルギーバ
ンド幅を有する材料は、それぞれキャリアをソースからドレインに流れない方向に作用す
る第２の機能を有する電界効果トランジスタである。
上記態様において、第１の機能は、少なくとも２つの異なるエネルギーバンド幅を有する
材料のそれぞれを、ゲート電圧に０Ｖを保持した状態よりも狭くし、第２の機能は、少な
くとも２つの異なるエネルギーバンド幅を有する材料のそれぞれを、ゲート電圧に０Ｖを
保持した状態よりも広くすると好ましい。
上記態様において、ナノサイズの粒子は、それぞれ周辺部が雲のようにぼけて広がり、互
いに重なりあう領域を有すると好ましい。
本発明の一態様により、新規な金属酸化物を提供することができる。または、本発明の一
態様により、半導体装置に良好な電気特性を付与することができる。または、信頼性の高
い半導体装置を提供することができる。または、新規な構成の半導体装置を提供すること
ができる。または、新規な構成の表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
金属酸化物の構成の概念図。 トランジスタ、および該トランジスタにおけるエネルギー準位の分布を説明する模式図。 トランジスタにおける概略バンドダイアグラムのモデルを説明する図。 トランジスタにおける概略バンドダイアグラムのモデルを説明する図。 トランジスタにおける概略バンドダイアグラムのモデルを説明する図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 本発明に係る金属酸化物の原子数比の範囲を説明する図。 表示パネルの構成例を説明する図。 表示パネルの構成例を説明する図。 実施の形態における金属酸化物のモデル、および状態密度を説明する図。 実施の形態における不純物を追加した金属酸化物のモデルの局所構造、および状態密度を説明する図。 実施の形態における不純物を追加した金属酸化物のモデルの局所構造、および状態密度を説明する図。 実施の形態における不純物を追加した金属酸化物のモデルの局所構造、および状態密度を説明する図。 実施例に係る試料のＸＲＤスペクトルの測定結果を説明する図。 実施例に係る試料の断面ＴＥＭ像、および電子線回折パターンを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、および電子線回折パターンを説明する図。 実施例に係る試料の平面ＴＥＭ像およびその画像解析像を説明する図。 六角形の回転角を導出する方法を説明する図。 ボロノイ図の作成方法を説明する図。 実施例に係るボロノイ領域の形状の個数、および割合を説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料のＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料のＩｄ－Ｖｇ特性のグラフ。 実施例に係る試料の＋ＧＢＴストレス前後のＩｄ－Ｖｇ特性のグラフ。 トランジスタのＩｄ－Ｖｇ特性及びＩｄ－Ｖｄ特性を説明する図。 ＧＣＡから計算されたＩｄ－Ｖｇ特性と移動度曲線（線形・飽和）を説明する図。 実施例に係る試料の断面ＴＥＭ像、および電子線回折パターンを説明する図。 実施例に係る試料の平面ＴＥＭ像およびその画像解析像を説明する図。 実施例に係るボロノイ領域の形状の個数、および割合を説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料のＥＤＸマッピングを説明する図。 実施例に係る試料の平面ＴＥＭ像、断面ＴＥＭ像、およびＥＤＸマッピングを説明する図。 実施例に係る試料のＩｄ－Ｖｇ特性のグラフ。 実施例に係る試料の断面ＴＥＭ像、ＥＤＸマッピング、および原子数比を説明する図。 実施例に係る試料の平面ＴＥＭ像、ＥＤＸマッピング、および原子数比を説明する図。 Ｉｄ－Ｖｇ特性を説明する図。 Ｉｄ－Ｖｇ特性を説明する図。 界面準位密度の計算結果を説明する図。 Ｉｄ－Ｖｇ特性を説明する図。 欠陥準位密度の計算結果を説明する図。 欠陥準位密度の計算結果を説明する図。 トランジスタのＩｄ－Ｖｇ特性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流
すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主と
して流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の
含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる場合がある。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によって
は、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」
という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語
を、「絶縁層」という用語に変更することが可能な場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
なお、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子数
の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎが
２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその
近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（０
．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、Ｇ
ａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２以
下（０．１＜Ｚｎ≦２）とする。
（実施の形態１）
本実施の形態では、本発明の一態様である金属酸化物について説明する。
本発明の一態様の金属酸化物は、少なくともインジウムを含むことが好ましい。特にイン
ジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（元素Ｍは、ア
ルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン
、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウ
ム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ば
れた一種、または複数種）が含まれていてもよい。
また、本発明の一態様の金属酸化物は、窒素を有すると好ましい。具体的には、本発明の
一態様の金属酸化物において、ＳＩＭＳにより得られる窒素濃度が、１×１０１６ａｔｏ
ｍｓ／ｃｍ３以上、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上２×１０２２ａｔｏ
ｍｓ／ｃｍ３以下とすればよい。なお、金属酸化物に窒素を添加すると、バンドギャップ
が狭くなり、導電性が向上する傾向がある。従って、本明細書等において、本発明の一態
様である金属酸化物は、窒素などが添加された金属酸化物も含むものとする。また、窒素
を有する金属酸化物を金属酸窒化物（Ｍｅｔａｌ Ｏｘｙｎｉｔｒｉｄｅ）と呼称しても
よい。
ここで、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属
酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［
Ｍ］、および［Ｚｎ］とする。
＜金属酸化物の構成＞
本発明におけるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）構
成を有する金属酸化物の概念図を図１に示す。なお、本明細書において、本発明の一態様
である金属酸化物が、半導体の機能を有する場合、ＣＡＣ－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）と定義する。
なお、ＣＡＣ－ＯＳ、またはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍ
ａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と称する場合もある。従って、ＣＡＣ－ＯＳを、Ｃｌ
ｏｕｄ‐Ａｌｉｇｎｅｄ Ｃｏｍｌｅｍｅｎｔａｒｙ－ＯＳと称してもよい。
ＣＡＣ－ＯＳとは、例えば、図１に示すように、金属酸化物を構成する元素が偏在するこ
とで、各元素を主成分とする領域００１、および領域００２を形成し、各領域が、混合し
、モザイク状に形成される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０
ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料
の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元
素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１
ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッ
チ状ともいう。
例えば、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物とは、インジウム酸化物（以下、Ｉｎ
ＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、
ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と
、元素Ｍを含む酸化物などと、に材料が分離することでモザイク状となり、モザイク状の
ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（以下、クラウド状
ともいう。）である。
別言すると、本発明の一態様の金属酸化物は、Ｉｎ酸化物、Ｉｎ－Ｍ酸化物、Ｍ酸化物、
ＭーＺｎ酸化物、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｍ－Ｚｎ酸化物の中から選ばれた、少な
くとも２以上の複数の酸化物または複数の材料を有する。
代表的には、本発明の一態様の金属酸化物は、Ｉｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ａ
ｌ－Ｚｎ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｙ－Ｚｎ酸化物、Ｉｎ－Ｃｕ－Ｚｎ酸
化物、Ｉｎ－Ｖ－Ｚｎ酸化物、Ｉｎ－Ｂｅ－Ｚｎ酸化物、Ｉｎ－Ｂ－Ｚｎ酸化物、Ｉｎ－
Ｓｉ－Ｚｎ酸化物、Ｉｎ－Ｔｉ－Ｚｎ酸化物、Ｉｎ－Ｆｅ－Ｚｎ酸化物、Ｉｎ－Ｎｉ－Ｚ
ｎ酸化物、Ｉｎ－Ｇｅ－Ｚｎ酸化物、Ｉｎ－Ｚｒ－Ｚｎ酸化物、Ｉｎ－Ｍｏ－Ｚｎ酸化物
、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－
Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｔａ－Ｚｎ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、及びＩｎ－Ｍｇ－
Ｚｎ酸化物の中から選ばれた、少なくとも２以上を有する。すなわち、本発明の一態様の
金属酸化物を、複数の材料または複数の成分を有する複合金属酸化物ともいえる。
ここで、図１に示す概念が、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物であると仮定する
。その場合、領域００１が元素Ｍを含む酸化物を主成分とする領域、領域００２がＩｎＸ
２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域であるといえる。このとき、元
素Ｍを含む酸化物が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域と、少なくともＺｎを有する領域とは、周辺部が不明瞭である（ボケて
いる）ため、それぞれ明確な境界が観察できない場合がある。
つまり、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物は、元素Ｍを含む酸化物が主成分であ
る領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合し
ている金属酸化物である。従って、金属酸化物を複合金属酸化物と記載する場合がある。
なお、本明細書において、例えば、領域００２の元素Ｍに対するＩｎの原子数比が、領域
００１の元素Ｍに対するＩｎの原子数比よりも大きいことを、領域００２は、領域００１
と比較して、Ｉｎの濃度が高いとする。
なお、ＣＡＣ構成を有する金属酸化物とは、組成の異なる二種類以上の膜の積層構造は含
まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層か
らなる構造は、含まない。
具体的には、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（なお、ＣＡＣ－ＯＳの中で
もＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）について説明
する。Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、ＩｎＯＸ１、またはＩｎＸ２Ｚ
ｎＹ２ＯＺ２と、ガリウムを含む酸化物などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２がクラウド状である金属酸
化物である。
つまり、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、ガリウムを含む酸化物が主成
分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、
混合している構成を有する複合金属酸化物である。また、ガリウムを含む酸化物が主成分
である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、周
辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
例えば、図１に示す概念図において、領域００１がガリウムを含む酸化物を主成分とする
領域に相当し、領域００２がＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする
領域に相当する。ガリウムを含む酸化物を主成分とする領域、及びＩｎＸ２ＺｎＹ２ＯＺ
２、またはＩｎＯＸ１を主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該
ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下
である。また、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界
が観察できない場合がある。
なお、領域００１、および領域００２のサイズは、エネルギー分散型Ｘ線分光法（ＥＤＸ
：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用
いて取得したＥＤＸマッピングで評価することができる。例えば、領域００１は、断面写
真のＥＤＸマッピングにおいて、領域００１の径が、０．５ｎｍ以上１０ｎｍ以下、また
は１ｎｍ以上２ｎｍ以下で観察される場合がある。また、領域の中心部から周辺部にかけ
て、主成分である元素の密度は、徐々に小さくなる。例えば、ＥＤＸマッピングでカウン
トできる元素の個数（以下、存在量ともいう）が、中心部から周辺部に向けて傾斜すると
、断面写真のＥＤＸマッピングにおいて、領域の周辺部が不明瞭な（ボケた）状態で観察
される。例えば、ＩｎＯＸ１が主成分である領域において、Ｉｎ原子は、中心部から周辺
部にかけて徐々に減少し、代わりに、Ｚｎ原子が増加することで、ＩｎＸ２ＺｎＹ２ＯＺ
２が主成分である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、Ｉｎ
ＯＸ１が主成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
なお、ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物における結晶構造は、特に限定されな
い。また、領域００１、および領域００２は、それぞれ、異なる結晶構造を有していても
よい。
ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物をＩＧＺＯと示す場合があるが、ＩＧＺＯ
は通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。Ｉｎ
－Ｇａ－Ｚｎ－Ｏ系の金属酸化物の一例としては、結晶性の化合物が挙げられる。結晶性
の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯの
ナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した層状の結晶構造
である。
一方、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素
である。本明細書において、ＣＡＣ－ＩＧＺＯとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む
金属酸化物において、Ｇａを主成分とする複数の領域と、Ｉｎを主成分とする複数の領域
とが、それぞれモザイク状にランダムに分散している状態の金属酸化物と定義することが
できる。
例えば、図１に示す概念図において、領域００１がＧａを主成分とする領域に相当し、領
域００２がＩｎを主成分とする領域に相当する。なお、Ｇａを主成分とする領域、及びＩ
ｎを主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該ナノ粒子は、粒子の
径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下である。また、上記
ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合
がある。
なお、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおける結晶性は、電子線回折で評
価することができる。例えば、電子線回折パターン像において、リング状に輝度の高い領
域が観察される。また、リング状の領域に複数のスポットが観察される場合がある。
以上より、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、金属元素が均一に分布した
ＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、
Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、ガリウムを含む酸化物などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ガリウムを
含む酸化物などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ
Ｘ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることに
より、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、また
はＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高
い電界効果移動度（μ）が実現できる。なお、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域は、導電体の性質に近い、半導体の領域ともいえる。
一方、ガリウムを含む酸化物などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、また
はＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ガリウ
ムを含む酸化物などが主成分である領域が、酸化物半導体中に分布することで、リーク電
流を抑制し、良好なスイッチング動作を実現できる。なお、ＩｎａＧａｂＺｎｃＯｄなど
が主成分である領域は、絶縁体の性質に近い、半導体の領域ともいえる。
従って、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを半導体素子に用いた場合、ガリ
ウムを含む酸化物などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１
に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、高い電
界効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現することができる。
また、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高
い。従って、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、ディスプレイをはじめと
するさまざまな半導体装置に最適である。
＜金属酸化物を有するトランジスタ＞
続いて、上記金属酸化物を半導体としてトランジスタに用いる場合について説明する。
なお、上記金属酸化物を半導体としてトランジスタに用いることで、電界効果移動度が高
く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性
の高いトランジスタを実現することができる。
図２（Ａ）は、上記金属酸化物をチャネル領域に用いたトランジスタの模式図である。図
２（Ａ）において、トランジスタは、ソースと、ドレインと、第１のゲートと、第２のゲ
ートと、第１のゲート絶縁部と、第２のゲート絶縁部と、チャネル部と、を有する。トラ
ンジスタは、ゲートに印加する電位によって、チャネル部の抵抗を制御することができる
。即ち、第１のゲート、または第２のゲートに印加する電位によって、ソースとドレイン
との間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御す
ることができる。
ここで、チャネル部は、第１のバンドギャップを有する領域００１と、第２のバンドギャ
ップを有する領域００２と、がクラウド状であるＣＡＣ－ＯＳを有している。なお、第１
のバンドギャップは、第２のバンドギャップよりも大きいものとする。
例えば、チャネル部のＣＡＣ－ＯＳとして、ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物
を用いる場合について説明する。ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物は、領域０
０１として、領域００２よりもＧａの濃度が高いＩｎａＧａｂＺｎｃＯｄを主成分とする
領域と、領域００２として、領域００１よりもＩｎの濃度が高いＩｎＸ２ＺｎＹ２ＯＺ２
、またはＩｎＯＸ１が主成分である領域と、に材料が分離することでモザイク状となり、
ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（クラウド状）であ
る。なお、ＩｎａＧａｂＺｎｃＯｄを主成分とする領域００１は、ＩｎＸ２ＺｎＹ２ＯＺ
２、またはＩｎＯＸ１が主成分である領域００２よりも、大きなバンドギャップを有する
。
ここで、ＣＡＣ－ＯＳをチャネル部に有する図２（Ａ）に示すトランジスタの伝導モデル
について説明する。図２（Ｂ）は、図２（Ａ）に示すトランジスタのソースとドレインと
の間におけるエネルギー準位の分布を説明する模式図である。また、図２（Ｃ）は、図２
（Ａ）に示すトランジスタにおいて、Ｘ－Ｘ’で示す実線上における伝導バンド図である
。なお、各伝導バンド図において、実線は伝導帯下端のエネルギーを示す。また、Ｅｆで
示す一点破線は電子の擬フェルミ準位のエネルギーを示す。また、ここでは、第１のゲー
ト電圧として、ゲートとソースとの間にマイナスの電圧を印加し、ソースとドレインとの
間にドレイン電圧（Ｖｄ＞０）を印加している。
図２（Ａ）に示すトランジスタに、マイナスのゲート電圧を印加すると、図２（Ｂ）に示
すように、ソースとドレインとの間に、領域００１に由来する伝導帯下端のエネルギーＣ
Ｂ００１と、領域００２に由来する伝導帯下端のエネルギーＣＢ００２と、が形成される
。ここで、第１のバンドギャップは第２のバンドギャップよりも大きいため、伝導帯下端
のエネルギーＣＢ００１におけるポテンシャル障壁は、伝導帯下端のエネルギーＣＢ００
２のポテンシャル障壁よりも大きい。つまり、チャネル部におけるポテンシャル障壁の最
大値は、領域００１に起因する値をとる。従って、ＣＡＣ－ＯＳをチャネル部に用いるこ
とで、リーク電流を抑制し、スイッチング特性が高いトランジスタとすることができる。
また、図２（Ｃ）に示すように、第１のバンドギャップを有する領域００１は、第２のバ
ンドギャップを有する領域００２より、バンドギャップが相対的に広いので、第１のバン
ドギャップを有する領域００１のＥｃ端は、第２のバンドギャップを有する領域００２の
Ｅｃ端よりも相対的に高い位置に存在しうる。
例えば、第１のバンドギャップを有する領域００１の成分が、Ｉｎ－Ｇａ－Ｚｎ酸化物（
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、第２のバンドギャップを有する領
域００２の成分がＩｎ－Ｚｎ酸化物（Ｉｎ：Ｚｎ＝２：３［原子数比］）である場合を仮
定する。この場合、第１のバンドギャップは、３．３ｅＶ、またはその近傍であり、第２
のバンドギャップは、２．４ｅＶ、またはその近傍となる。なお、バンドギャップの値は
、各材料の単膜をエリプソメータで測定して得られる値を用いる。
上記の仮定の場合、第１のバンドギャップと、第２のバンドギャップとの差は０．９ｅＶ
である。本発明の一態様においては、第１のバンドギャップと、第２のバンドギャップと
の差は、少なくとも０．１ｅＶ以上あればよい。ただし、第１のバンドギャップを有する
領域００１に由来する価電子帯上端のエネルギーの位置と、第２のバンドギャップを有す
る領域００２に由来する価電子帯上端のエネルギーの位置が異なる場合があるので、第１
のバンドギャップと、第２のバンドギャップとの差が、好ましくは０．３ｅＶ以上、さら
に好ましくは０．４ｅＶ以上であるとよい。
また、上記の仮定の場合、ＣＡＣ－ＯＳ中にキャリアが流れる際に、第２のバンドギャッ
プ、すなわちナローバンドを有するＩｎ－Ｚｎ酸化物に起因してキャリアが流れる。この
際に、第２のバンドギャップから第１のバンドギャップ、すなわちワイドバンドを有する
Ｉｎ－Ｇａ－Ｚｎ酸化物側にキャリアが溢れる。別言すると、ナローバンドを有するＩｎ
－Ｚｎ酸化物の方がキャリアを生成しやすく、当該キャリアは、ワイドバンドを有するＩ
ｎ－Ｇａ－Ｚｎ酸化物に移動する。
なお、チャネル部を形成する金属酸化物中において、領域００１と、領域００２とは、モ
ザイク状であり、領域００１、および領域００２は不規則に偏在している。そのため、Ｘ
－Ｘ’で示す実線上における伝導バンド図は一例である。
基本的に、図３（Ａ）に示すように、領域００２が領域００１に挟まれたバンドを形成し
ていればよい。または、領域００１が領域００２に挟まれたバンドを形成していればよい
。
また、実際のＣＡＣ－ＯＳでは、第１のバンドギャップを有する領域００１と第２のバン
ドギャップを有する領域００２との接合部は、領域の凝集形態や組成に揺らぎが生じてい
ると考えられる。従って、図３（Ｂ）、および図３（Ｃ）に示すように、バンドは不連続
ではなく、連続的に変化している場合がある。すなわち、ＣＡＣ－ＯＳ中にキャリアが流
れる際に、第１のバンドギャップと、第２のバンドギャップとが連動すると言い換えても
良い。
図４に、図２（Ａ）に示すトランジスタのＸ－Ｘ’で示す方向において、図２（Ｂ）に示
す模式図に対応する概略バンドダイアグラムのモデルを示す。なお、第１のゲート電極に
電圧を印加する場合、第２のゲート電極にも同じ電圧を同時に印加している。図４（Ａ）
には、第１のゲート電圧Ｖｇとして、ゲートとソースとの間にプラスの電圧（Ｖｇ＞０）
を印加した状態（ＯＮ Ｓｔａｔｅ）を示す。図４（Ｂ）には、第１のゲート電圧Ｖｇを
印加しない（Ｖｇ＝０）状態を示す。図４（Ｃ）には、第１のゲート電圧Ｖｇとして、ゲ
ートとソースとの間にマイナスの電圧（Ｖｇ＜０）を印加した状態（ＯＦＦ Ｓｔａｔｅ
）を示す。なお、チャネル部において、破線は電圧が印加されていない場合の伝導帯下端
のエネルギーを示し、実線は電圧が印加された場合の伝導帯下端のエネルギーを示す。ま
た、Ｅｆで示す一点鎖線は電子の擬フェルミ準位のエネルギーを示す。
ＣＡＣ－ＯＳをチャネル部に有するトランジスタは、第１のバンドギャップを有する領域
００１と第２のバンドギャップを有する領域００２とが、電気的に相互作用を及ぼす。別
言すると、第１のバンドギャップを有する領域００１と第２のバンドギャップを有する領
域００２とが、相補的に機能する。
つまり、図４（Ａ）に示すように、順方向電圧が印加された場合、領域００２の伝導帯と
比べて、領域００１の伝導帯の方がより下がる。従って、領域００２の伝導帯だけでなく
、領域００１の伝導帯でもキャリアが流れることで、大きなオン電流が得られると考えら
れる。一方、図４（Ｂ）、および図４（Ｃ）に示すように、逆方向電圧が印加された場合
、領域００１、および領域００２の伝導帯が上がることから、ソースドレイン間に流れる
電流は極めて小さくなると考えられる。
また、図５に、図２（Ａ）に示すトランジスタのＸ－Ｘ’で示す実線上において、図２（
Ｃ）に示す模式図に対応する概略バンドダイアグラムのモデルを示す。なお、第１のゲー
ト電極に電圧を印加する場合、第２のゲート電極にも同じ電圧を同時に印加している。図
５（Ａ）には、第１のゲート電圧Ｖｇとして、ゲートとソースとの間にプラスの電圧（Ｖ
ｇ＞０）を印加した状態（ＯＮ Ｓｔａｔｅ）を示す。図５（Ｂ）には、第１のゲート電
圧Ｖｇを印加しない（Ｖｇ＝０）状態を示す。図５（Ｃ）には、第１のゲート電圧Ｖｇと
して、ゲートとソースとの間にマイナスの電圧（Ｖｇ＜０）を印加した状態（ＯＦＦ Ｓ
ｔａｔｅ）を示す。なお、チャネル部において、実線は伝導帯下端のエネルギーを示す。
また、Ｅｆで示す一点鎖線は電子の擬フェルミ準位のエネルギーを示す。ここで、領域０
０１の伝導帯下端のエネルギーと領域００２の伝導帯下端のエネルギー差をΔＥｃとする
。さらに、ΔＥｃ（Ｖｇ＝０）は電圧を印加しない（Ｖｇ＝０）状態のΔＥｃ、ΔＥｃ（
Ｖｇ＞０）はトランジスタをオン状態にする方向の電圧（Ｖｇ＞０）を印加した状態のΔ
Ｅｃ、ΔＥｃ（Ｖｇ＜０）はマイナスの電圧（Ｖｇ＜０）を印加した状態のΔＥｃのこと
を指す。
図５（Ａ）に示すように、トランジスタをオン状態にする電位（Ｖｇ＞０）が、第１のゲ
ート電極に印加されると、ΔＥｃ（Ｖｇ＞０）＜ΔＥｃ（Ｖｇ＝０）となる。従って、Ｅ
ｃ端の低い第２のバンドギャップを有する領域００２が主な伝導経路となり、電子が流れ
ると同時に、第１のバンドギャップを有する領域００１にも電子が流れる。このためトラ
ンジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果
移動度を得ることができる。
一方、図５（Ｂ）、および図５（Ｃ）に示すように、第１のゲート電極にしきい値電圧未
満の電圧（Ｖｇ≦０）を印加することで、第１のバンドギャップを有する領域００１は、
誘電体（絶縁体）として振る舞うので、領域００１中の伝導経路は遮断される。また、第
２のバンドギャップを有する領域００２は、第１のバンドギャップを有する領域００１と
接している。従って、第１のバンドギャップを有する領域００１は、自らに加えて第２の
バンドギャップを有する領域００２へ電気的に相互作用を及ぼし、第２のバンドギャップ
を有する領域００２中の伝導経路すらも遮断する。これでチャネル部全体が非導通状態と
なり、トランジスタはオフ状態となる。従って、ΔＥｃ（Ｖｇ＝０）＜ΔＥｃ（Ｖｇ＜０
）となる。
以上より、トランジスタにＣＡＣ－ＯＳを用いることで、トランジスタの動作時、例えば
、ゲートと、ソースまたはドレインとの間に電位差が生じた時に、ゲートと、ソースまた
はドレインと、の間のリーク電流を低減または防止することができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。高純
度真性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キ
ャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である
金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く
、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金
属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合があ
る。
従って、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低
減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接す
る膜中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ金属、
アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化
物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度
と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ
：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる
濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／
ｃｍ３以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成
し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含
まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このた
め、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好まし
い。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土
類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏ
ｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、
酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、キャ
リアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と
結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属
酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物
中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において
、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましく
は１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、金属酸化物中の酸素欠損（Ｖｏ）は、酸素を金属酸化物に導入することで、低減す
ることができる。つまり、金属酸化物中の酸素欠損（Ｖｏ）に、酸素が補填されることで
、酸素欠損（Ｖｏ）は消失する。従って、金属酸化物中に、酸素を拡散させることで、ト
ランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を金属酸化物に導入する方法として、例えば、金属酸化物に接して、化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化
物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう
）が形成されていることが好ましい。特に、トランジスタに金属酸化物を用いる場合、ト
ランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで
、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで
、安定した電気特性を付与することができる。
＜金属酸化物の成膜方法＞
以下では、金属酸化物の成膜方法の一例について説明する。
金属酸化物を成膜する際の温度としては、室温以上１４０℃未満とすることが好ましい。
なお、室温とは、温度調節を行わない場合だけでなく、基板を冷却するなど温度調節を行
う場合も含むものとする。
また、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の
混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、０％
以上３０％以下、好ましくは５％以上２０％以下とする。
なお、スパッタリングガスとして酸素を含むと、金属酸化物の成膜と同時に、下層の膜に
、酸素を添加し、過剰酸素領域を設けることができる。また、スパッタリングガスの高純
度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは
、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下、より
好ましくは－１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が
取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャ
ンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプ
のような吸着式の真空排気ポンプを用いて高真空（５×１０－７Ｐａから１×１０－４Ｐ
ａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを
組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しな
いようにしておくことが好ましい。
また、ターゲットとして、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを用いることができる
。例えば、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］、または［Ｉｎ
］：［Ｇａ］：［Ｚｎ］＝５：１：７［原子数比］、またはその近傍値の原子数比である
金属酸化物ターゲットを用いることが好ましい。
また、スパッタリング装置において、ターゲットを回転または移動させても構わない。例
えば、成膜中にマグネットユニットを上下または／及び左右に揺動させることによって、
本発明の複合金属酸化物を形成することができる。例えば、ターゲットを、０．１Ｈｚ以
上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い
換えてもよい。）で回転または揺動させればよい。または、マグネットユニットを、０．
１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
例えば、スパッタリングガスとして、酸素のガス比が１０％程度の希ガス、および酸素の
混合ガスを用い、基板温度を１３０℃とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４
．１［原子数比］のＩｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを揺動させながら成膜を行う
ことで、本発明の金属酸化物を形成することができる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、
組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、図
６乃至図１５を参照して説明する。
＜２－１．半導体装置の構成例１＞
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、
図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し
、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当
する。なお、図６（Ａ）において、煩雑になることを避けるため、トランジスタ１００の
構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また
、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向
と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても
図６（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、所謂トップゲート構造のトランジ
スタである。
トランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の金属酸化物１
０８と、金属酸化物１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁
膜１０４、金属酸化物１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。
また、導電膜１１２が重畳する領域において、絶縁膜１０４上の金属酸化物１０８を有す
る。例えば、金属酸化物１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、
Ｚｎと、を有すると好ましい。
また、金属酸化物１０８は、導電膜１１２が重畳せずに、且つ絶縁膜１１６が接する領域
において、領域１０８ｎを有する。領域１０８ｎは、先に説明した金属酸化物１０８が、
ｎ型化した領域である。なお、領域１０８ｎは、絶縁膜１１６と接し、絶縁膜１１６は、
窒素または水素を有する。そのため、絶縁膜１１６中の窒素または水素が領域１０８ｎに
添加されることで、キャリア密度が高くなりｎ型となる。
また、金属酸化物１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ま
しい。一例としては、金属酸化物１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ
：Ｚｎ＝４：２：３近傍とすると好ましい。
なお、金属酸化物１０８は、上記の組成に限定されない。例えば、金属酸化物１０８のＩ
ｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍としてもよい。ここ
で近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以
下を含む。
金属酸化物１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トラ
ンジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジスタ１
００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１０
０の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる
。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信
号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力
端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少
ない表示装置を提供することができる。
一方で、金属酸化物１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していて
も、金属酸化物１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
なお、金属酸化物１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄ
ｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒ
ａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析するこ
とで解析できる。
まず、金属酸化物１０８中に形成されうる酸素欠損について説明を行う。
金属酸化物１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題と
なる。例えば、金属酸化物１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合
し、キャリア供給源となる。金属酸化物１０８中にキャリア供給源が生成されると、金属
酸化物１０８を有するトランジスタ１００の電気特性の変動、代表的にはしきい値電圧の
シフトが生じる。したがって、金属酸化物１０８においては、酸素欠損が少ないほど好ま
しい。
そこで、本発明の一態様においては、金属酸化物１０８近傍の絶縁膜、具体的には、金属
酸化物１０８の上方に形成される絶縁膜１１０及び金属酸化物１０８の下方に形成される
絶縁膜１０４のいずれか一方または双方が、過剰酸素を含有する構成である。絶縁膜１０
４及び絶縁膜１１０のいずれか一方または双方から金属酸化物１０８へ酸素または過剰酸
素を移動させることで、金属酸化物中の酸素欠損を低減することが可能となる。
金属酸化物１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を
与えるため問題となる。したがって、金属酸化物１０８においては、水素または水分など
の不純物が少ないほど好ましい。
なお、金属酸化物１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物を
用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。こ
こでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性
または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金属酸化
物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該
金属酸化物にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる
電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実
質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低
くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物は、オ
フ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であ
っても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲に
おいて、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－
１３Ａ以下という特性を得ることができる。
また、図６（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１００は、絶縁膜１１６上の
絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、領域１０
８ｎに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部
１４１ｂを介して、領域１０８ｎに電気的に接続される導電膜１２０ｂと、を有していて
もよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁
膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称す
る場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａ
は、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有
する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、過
剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、金属酸化物１０８中
に過剰酸素を供給することができる。よって、金属酸化物１０８中に形成されうる酸素欠
損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供すること
ができる。
なお、金属酸化物１０８中に過剰酸素を供給させるためには、金属酸化物１０８の下方に
形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０４中に含ま
れる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素が供給され
ると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、金属酸化物１０８の上
方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、導電膜１１２と重畳
する領域にのみ選択的に過剰酸素を供給させることが可能となる。
＜２－２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用い
る場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大
型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱
性の劣る基板や可撓性の基板にも転載できる。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４と
しては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することが
できる。なお、金属酸化物１０８との界面特性を向上させるため、絶縁膜１０４において
少なくとも金属酸化物１０８と接する領域は酸化物絶縁膜で形成することが好ましい。ま
た、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処
理により絶縁膜１０４に含まれる酸素を、金属酸化物１０８に移動させることが可能であ
る。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または
２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、
絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と金属酸化物
１０８との界面における界面準位、並びに金属酸化物１０８に含まれる酸素欠損を低減す
ることが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物な
どを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１
０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように
、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シ
リコン膜を用いることで、金属酸化物１０８中に効率よく酸素を導入することができる。
［導電膜］
ゲート電極として機能する導電膜１１２、ソース電極として機能する導電膜１２０ａ、ド
レイン電極として機能する導電膜１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アル
ミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タン
タル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎ
ｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を
成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成するこ
とができる。
また、導電膜１１２、１２０ａ、１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ
－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、イン
ジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウムと
チタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化
物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化物
）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジウ
ムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体また
は金属酸化物を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（
Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、
金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準
位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化さ
れた金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギ
ーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導
帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準
位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
特に、導電膜１１２に上述の酸化物導電体を用いると、絶縁膜１１０中に過剰酸素を添加
することができるので好適である。
また、導電膜１１２、１２０ａ、１２０ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
また、導電膜１１２、１２０ａ、１２０ｂには、上述の金属元素の中でも、特にチタン、
タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有
すると好適である。特に、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜
を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対
して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が
少ないため、金属酸化物１０８と接する導電膜、または金属酸化物１０８の近傍の導電膜
として、好適に用いることができる。
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することができ
る。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａ
ｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いること
が可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができる
ため、好適である。
［第２の絶縁膜］
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１１０としては、プラズマ化学
気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化
窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフ
ニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜
、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以
上含む絶縁層を用いることができる。なお、絶縁膜１１０を、２層の積層構造または３層
以上の積層構造としてもよい。
また、トランジスタ１００のチャネル領域として機能する金属酸化物１０８と接する絶縁
膜１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含
有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１１０は
、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１０に過剰酸素領域を設け
るには、例えば、酸素雰囲気下にて絶縁膜１１０を形成する、もしくは成膜後の絶縁膜１
１０を酸素雰囲気下で熱処理すればよい。
また、絶縁膜１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハ
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いた場合と比べて、絶縁膜１１０の膜厚を大きくできるため、トンネル電
流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジス
タを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を
有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいト
ランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。
結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様
は、これらに限定されない。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（
ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少
ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ
’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因
する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎ
ｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜
、または酸化窒化シリコン膜を用いればよい。
［金属酸化物］
金属酸化物１０８としては、先に示す金属酸化物を用いることができる。
＜原子数比＞
以下に、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）を用いて、本発明に係る金属
酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明す
る。なお、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）には、酸素の原子数比につ
いては記載しない。また、金属酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数
比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す
。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子
数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラ
インを表す。
また、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［
Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構
造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例え
ば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル
型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［
Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の
結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶
構造の間において、結晶粒界が形成される場合がある。
図１６（Ａ）に示す領域Ａは、金属酸化物が有する、インジウム、元素Ｍ、および亜鉛の
原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電
子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はイ
ンジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低
くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍
値である場合（例えば図１６（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の金属酸化物は、キャリア移動度が高い、図１６（Ａ）の領域Ａ
で示される原子数比を有することが好ましい。
特に、図１６（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性
が高い優れた金属酸化物が得られる。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍
値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。
また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比
であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化
物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の
膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜
の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性
を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない
。
また、金属酸化物１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットと
しては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成
膜される金属酸化物１０８の原子数比は、上記のスパッタリングターゲットに含まれる金
属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物１０８に用
いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
の場合、成膜される金属酸化物１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数
比］の近傍となる場合がある。また、金属酸化物１０８に用いるスパッタリングターゲッ
トの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物１
０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
また、金属酸化物１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジ
スタ１００のオフ電流を低減することができる。
また、金属酸化物１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、
後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造
を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６としては、例えば、窒化物絶縁
膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化
シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１
０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、金属酸化物１
０８の領域１０８ｎと接する。したがって、絶縁膜１１６と接する領域１０８ｎ中の不純
物（例えば、水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めることができる
。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８として
は、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８とし
て、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜である
ことが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ
以下とすることができる。
＜２－３．トランジスタの構成例２＞
次に、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図７（Ａ）（
Ｂ）（Ｃ）を用いて説明する。
図７（Ａ）は、トランジスタ１５０の上面図であり、図７（Ｂ）は図７（Ａ）の一点鎖線
Ｘ１－Ｘ２間の断面図であり、図７（Ｃ）は図７（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図
である。
図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、基板１０２上の導電膜１０６と、
導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の金属酸化物１０８と、金属酸化物１
０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、金属酸化物
１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。
なお、金属酸化物１０８は、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と同様の
構成である。図７（Ａ）（Ｂ）（Ｃ）に示す、トランジスタ１５０は、先に示すトランジ
スタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。
開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１
４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１
１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導
電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜
１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成す
ることで、第２の領域に照射される下方からの光を抑制することができる。
また、トランジスタ１５０の構成とする場合、導電膜１０６は、第１のゲート電極（ボト
ムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（トッ
プゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート絶
縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を用
いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗を
低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タン
タル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２０
ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造と
すると好適である。この場合、トランジスタ１５０を表示装置の画素トランジスタ及び駆
動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２０
ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容量
を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１２
０ｂを、トランジスタ１５０の第１のゲート電極、ソース電極、及びドレイン電極として
用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配
線等に用いる事も可能となる。
このように、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、先に説明したトラン
ジスタ１００と異なり、金属酸化物１０８の上下にゲート電極として機能する導電膜を有
する構造である。トランジスタ１５０に示すように、本発明の一態様の半導体装置には、
複数のゲート電極を設けてもよい。
また、図７（Ｂ）（Ｃ）に示すように、金属酸化物１０８は、第１のゲート電極として機
能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向
するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、金属酸化物１０８のチャネル幅方向の長
さよりも長く、金属酸化物１０８のチャネル幅方向全体は、絶縁膜１１０を間に挟んで導
電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及
び絶縁膜１１０に設けられる開口部１４３において接続されるため、金属酸化物１０８の
チャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と対向している
。
別言すると、導電膜１０６及び導電膜１１２は、絶縁膜１０４、１１０に設けられる開口
部１４３において接続され、且つ金属酸化物１０８の側端部よりも外側に位置する領域を
有する。
このような構成を有することで、トランジスタ１５０に含まれる金属酸化物１０８を、第
１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜
１１２の電界によって電気的に取り囲むことができる。トランジスタ１５０のように、第
１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される金属酸
化物１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃ
ｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１５０は、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電
膜１１２によってチャネルを誘起させるための電界を効果的に金属酸化物１０８に印加す
ることができるため、トランジスタ１５０の電流駆動能力が向上し、高いオン電流特性を
得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ
１５０を微細化することが可能となる。また、トランジスタ１５０は、金属酸化物１０８
が、導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジ
スタ１５０の機械的強度を高めることができる。
なお、トランジスタ１５０のチャネル幅方向において、金属酸化物１０８の開口部１４３
が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１５０に示すように、トランジスタが、半導体膜を間に挟んで存在す
る一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電
極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方の
ゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが
、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、
電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることがで
きる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位で
ある。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位
Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは
、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすること
で、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖ
ｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低
減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で
、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その
結果、ゲート－ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トラ
ンジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電
源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、
電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることがで
きる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持
つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有
する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電
位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号
Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応する
ゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振幅（
Ｖ１－Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非
導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすること
ができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を
持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々
に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチ
ャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ
導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合の
み非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能
を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号
であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、
当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路
の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほ
ど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ
信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算も
しくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向
上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａ
と異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂ
によって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがア
ナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と
同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネ
ル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジ
スタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位
Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得
られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１５０のその他の構成は、先に示すトランジスタ１００と同様であり
、同様の効果を奏する。
また、トランジスタ１５０上にさらに、絶縁膜を形成してもよい。図７（Ａ）（Ｂ）（Ｃ
）に示すトランジスタ１５０は、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８上に絶縁
膜１２２を有する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜
１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該
無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シ
リコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料として
は、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
＜２－４．トランジスタの構成例３＞
次に、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成について、図８を
用いて説明する。
図８（Ａ）（Ｂ）は、トランジスタ１６０の断面図である。なお、トランジスタ１６０の
上面図としては、図７（Ａ）に示すトランジスタ１５０と同様であるため、ここでの説明
は省略する。
図８（Ａ）（Ｂ）に示すトランジスタ１６０は、導電膜１１２の積層構造、導電膜１１２
の形状、及び絶縁膜１１０の形状がトランジスタ１５０と異なる。
トランジスタ１６０の導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１
１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化物
導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸化
物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成すればよい
。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タング
ステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化
物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、
インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、イン
ジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
また、図８（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１
０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を形
成した後、開口部１４３を形成することで、図８（Ｂ）に示す形状とすることができる。
導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６と
が接続される構成とすることで、導電膜１１２と導電膜１０６との接続抵抗を低くするこ
とができる。
また、トランジスタ１６０の導電膜１１２及び絶縁膜１１０は、テーパー形状である。よ
り具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成される
。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。また
、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
トランジスタ１６０の導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、トラ
ンジスタ１６０の導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６の
被覆性を高めることができるため好適である。
なお、トランジスタ１６０のその他の構成は、先に示すトランジスタ１５０と同様であり
、同様の効果を奏する。
＜２－５．半導体装置の作製方法＞
次に、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０の作製方法の一例について、図
９乃至図１１を用いて説明する。なお、図９乃至図１１は、トランジスタ１５０の作製方
法を説明するチャネル長方向、及びチャネル幅方向の断面図である。
まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６上
に絶縁膜１０４を形成し、絶縁膜１０４上に金属酸化物膜を形成する。その後、金属酸化
物膜を島状に加工することで、金属酸化物１０８ａを形成する（図９（Ａ）参照）。
導電膜１０６としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、導電膜１０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステン
膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１０６となる導電膜の加工方法としては、ウエットエッチング法及びドライ
エッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエ
ッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエ
ッチングすることで導電膜を加工し、導電膜１０６を形成する。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態において
は、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、
厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４
に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等
がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法
等がある。また、絶縁膜１０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して
絶縁膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム
、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステ
ンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素
プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
また、金属酸化物１０８ａを形成する際に、酸素ガスに、不活性ガス（例えば、ヘリウム
ガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物１０８
ａを形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）と
しては、０％以上３０％以下、好ましくは５％以上２０％以下である。
また、金属酸化物１０８ａの形成条件としては、基板温度を室温以上１８０℃以下、好ま
しくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物１０８ａの形成時の基
板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。
また、金属酸化物１０８ａの厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎ
ｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用い
る場合、金属酸化物１０８ａを成膜する際の基板温度を２００℃以上３００℃以下とした
場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板
を用いる場合においては、金属酸化物１０８ａの成膜する際の基板温度を室温以上２００
℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして
用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より
好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用
いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャ
ンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプ
のような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１×１０－４
Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における
、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧
を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
本実施の形態においては、金属酸化物１０８ａの形成条件を以下とする。
金属酸化物１０８ａの形成条件を、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを用いて、ス
パッタリング法により形成する。また、金属酸化物１０８ａの形成時の基板温度と、酸素
流量比は、適宜、設定することができる。また、チャンバー内の圧力を０．６Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給
することで、酸化物を成膜する。
なお、成膜した金属酸化物を、金属酸化物１０８ａに加工するには、ウエットエッチング
法及びドライエッチング法のいずれか一方または双方を用いればよい。
また、金属酸化物１０８ａを形成した後、加熱処理を行い、金属酸化物１０８ａの脱水素
化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み
点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒
素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素雰
囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれ
ないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで
、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処
理時間を短縮することができる。
金属酸化物を加熱しながら成膜する、または金属酸化物を形成した後、加熱処理を行うこ
とで、金属酸化物において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ
／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／
ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜１０４及び金属酸化物１０８ａ上に絶縁膜１１０＿０を形成する。（図９（
Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学
気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成す
ることができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気
体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシ
ラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化
二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍よ
り大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ
未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒
化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された
基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内におけ
る圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下
とし、処理室内に設けられる電極に高周波電力を供給する条件により、緻密である酸化シ
リコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。
マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温
度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用い
られる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密
度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び
堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することが
できる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することがで
きる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）
、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラ
シロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキ
サメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、ト
リスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を
用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶
縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸
化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶
縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達す
る開口部１４３を形成する（図９（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいず
れか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用
い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１２
＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導電
膜１１２＿０の形成時に絶縁膜１１０＿０中に酸素が添加される場合がある（図９（Ｄ）
参照）。
なお、図９（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表し
ている。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電膜
１０６と、導電膜１１２＿０とが電気的に接続される。
導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法として
は、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい
。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０＿
０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法としては
、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚が
１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４
．１（原子数比））を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１２
＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理
の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加処理と同様とすれ
ばよい。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成
する（図１０（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０＿
０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４０
を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電膜
１１２、及び島状の絶縁膜１１０が形成される（図１０（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜１
１０＿０を加工する。
なお、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、導電膜１１２が重畳しな
い領域の金属酸化物１０８ａの膜厚が薄くなる場合がある。または、導電膜１１２＿０、
及び絶縁膜１１０＿０の加工の際に、金属酸化物１０８ａが重畳しない領域の絶縁膜１０
４の膜厚が薄くなる場合がある。また、導電膜１１２＿０、及び絶縁膜１１０＿０の加工
の際に、エッチャントまたはエッチングガス（例えば、塩素など）が金属酸化物１０８ａ
中に添加される、あるいは導電膜１１２＿０、または絶縁膜１１０＿０の構成元素が金属
酸化物１０８中に添加される場合がある。
次に、絶縁膜１０４、金属酸化物１０８、及び導電膜１１２上に絶縁膜１１６を形成する
。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する金属酸化物１０８ａの一
部は、領域１０８ｎとなる。ここで、導電膜１１２と重畳する金属酸化物１０８ａは、金
属酸化物１０８とする（図１０（Ｃ）参照）。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコ
ン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成
膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成膜前
に流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、チャン
バー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に
１０００Ｗの電力を供給する。また、成膜処理としては、流量５０ｓｃｃｍのシランガス
と、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、チ
ャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨ
ｚ）に１０００Ｗの電力を供給する。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接する領域１
０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜
１１６の形成時の温度を上述の温度とすることで、絶縁膜１１０に含まれる過剰酸素が外
部に放出されるのを抑制することができる。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１１（Ａ）参照）。
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコ
ン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１
１８及び絶縁膜１１６の一部をエッチングすることで、領域１０８ｎに達する開口部１４
１ａ、１４１ｂを形成する（図１１（Ｂ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及
びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態において
は、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂを覆うように、領域１０８ｎ及び絶縁膜１１８上に導電
膜を形成し、当該導電膜を所望の形状に加工することで導電膜１２０ａ、１２０ｂを形成
する（図１１（Ｃ）参照）。
導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本実
施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚
さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチング
法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では
、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタング
ステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成する
。
続いて、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８を覆って絶縁膜１２２を形成する
。
以上の工程により、図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０を作製することが
できる。
なお、トランジスタ１５０を構成する膜（絶縁膜、金属酸化物膜、導電膜等）としては、
上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パル
スレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布
法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化
学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例と
して、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマ
ダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、金属酸化物膜などの膜を
形成することができる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒と
アルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）
など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料
としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アル
ミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などが
ある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロ
ロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給
して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガス
とＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２
ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを
用いてもよい。
また、ＡＬＤを利用する成膜装置により金属酸化物、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ膜を成
膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ－Ｏ層を形成し、その後
、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ
３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例
に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－
Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに替えてＡｒ等の不活
性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガ
スを用いる方が好ましい。
＜２－６．トランジスタの構成例４＞
図１２（Ａ）は、トランジスタ３００Ａの上面図であり、図１２（Ｂ）は、図１２（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１２（Ｃ）は、図１２
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図１２（
Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部（
ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１－
Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合が
ある。なお、トランジスタの上面図においては、以降の図面においても図１２（Ａ）と同
様に、構成要素の一部を省略して図示する場合がある。
図１２に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及び
導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の
金属酸化物３０８と、金属酸化物３０８上の導電膜３１２ａと、金属酸化物３０８上の導
電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しくは、導電膜３１
２ａ、３１２ｂ及び金属酸化物３０８上には絶縁膜３１４、３１６、及び絶縁膜３１８が
設けられる。
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ａ
のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ３
００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導電
膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての機
能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、３
１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある。
図１２に示すトランジスタ３００Ａは、チャネルエッチ型のトランジスタ構造である。本
発明の一態様の金属酸化物は、チャネルエッチ型のトランジスタに好適に用いることがで
きる。
＜２－７．トランジスタの構成例５＞
図１３（Ａ）は、トランジスタ３００Ｂの上面図であり、図１３（Ｂ）は、図１３（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図１３に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及び
導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の
金属酸化物３０８と、金属酸化物３０８上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３
１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して金属酸化物
３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けら
れる開口部３４１ｂを介して金属酸化物３０８に電気的に接続される導電膜３１２ｂとを
有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１２ａ、３１２ｂ、及
び絶縁膜３１６上には絶縁膜３１８が設けられる。
なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｂ
のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、金属酸化物３０８の保護
絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜として
の機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート電極と
しての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂ
は、ドレイン電極としての機能を有する。
図１２に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに対
し、図１３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造で
ある。本発明の一態様の金属酸化物は、チャネル保護型のトランジスタにも好適に用いる
ことができる。
＜２－８．トランジスタの構成例６＞
図１４（Ａ）は、トランジスタ３００Ｃの上面図であり、図１４（Ｂ）は、図１４（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図１４に示すトランジスタ３００Ｃは、図１３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３
００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃの
絶縁膜３１４、３１６は、金属酸化物３０８のチャネル領域上に島状に設けられる。その
他の構成は、トランジスタ３００Ｂと同様である。
＜２－９．トランジスタの構成例７＞
図１５（Ａ）は、トランジスタ３００Ｄの上面図であり、図１５（Ｂ）は、図１５（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図１５に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及び
導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の
金属酸化物３０８と、金属酸化物３０８上の導電膜３１２ａと、金属酸化物３０８上の導
電膜３１２ｂと、金属酸化物３０８、及び導電膜３１２ａ、３１２ｂ上の絶縁膜３１４と
、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８と、絶縁膜３１８上
の導電膜３２０ａ、３２０ｂと、を有する。
なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｄ
の第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジ
スタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００Ｄ
において、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、
第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極と
しての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電膜
３１２ｂは、ドレイン電極としての機能を有する。
また、図１５（Ｃ）に示すように導電膜３２０ｂは、絶縁膜３０６、３０７、３１４、３
１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続され
る。よって、導電膜３２０ｂと導電膜３０４とは、同じ電位が与えられる。
なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３２
０ｂと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば、
開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３２
０ｂと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設けず
に、導電膜３２０ｂと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２０
ｂと導電膜３０４とを接続しない構成の場合、導電膜３２０ｂと導電膜３０４には、それ
ぞれ異なる電位を与えることができる。
また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａを
介して、導電膜３１２ｂと接続される。
なお、トランジスタ３００Ｄは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いるこ
とのできる表示パネルの一例について、図１７及び図１８を用いて説明する。以下で例示
する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射モ
ードの両方の表示を行うことのできる、表示パネルである。なお、本発明の一態様の金属
酸化物、及び当該金属酸化物を有するトランジスタは、表示装置の画素のトランジスタ、
または表示装置を駆動させるドライバ、あるいは表示装置にデータを供給するＬＳＩ等に
好適に用いることができる。
＜表示パネルの構成例＞
図１７は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００は
、基板６５１と基板６６１とが貼り合わされた構成を有する。図１７では、基板６６１を
破線で明示している。
表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１に
は、例えば回路６５９、配線６６６、及び画素電極として機能する導電膜６６３等が設け
られる。また図１７では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例を
示している。そのため、図１７に示す構成は、表示パネル６００とＦＰＣ６７２及びＩＣ
６７３を有する表示モジュールと言うこともできる。
回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。
配線６６６は、表示部６６２や回路６５９に信号や電力を供給する機能を有する。当該信
号や電力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される
。
また、図１７では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板６５１に
ＩＣ６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、ま
たは信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６００
が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動回
路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネル
６００を駆動するための信号を入力する場合などでは、ＩＣ６７３を設けない構成として
もよい。また、ＩＣ６７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰ
Ｃ６７２に実装してもよい。
図１７には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示
素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光を
反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。
また、図１７に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも基
板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の開
口を介して基板６６１側に射出される。
＜断面構成例＞
図１８に、図１７で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５９
を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の
一例を示す。
表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５１
と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、ト
ランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、液
晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４１
を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている。
トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発光
素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれも
絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用いて
作製することができる。
基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、及び液晶素子６４０の共
通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられている
。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機能
する。
絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁膜
６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各トラ
ンジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、及び絶縁膜６８
４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８５
が設けられている。絶縁膜６８４及び絶縁膜６８５は、平坦化層としての機能を有する。
なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶縁
膜６８４の３層を有する場合について示しているが、これに限られず４層以上であっても
よいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４は
、不要であれば設けなくてもよい。
また、トランジスタ６０１、トランジスタ６０５、及びトランジスタ６０６は、一部がゲ
ートとして機能する導電膜６５４、一部がソース又はドレインとして機能する導電膜６５
２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、
同じハッチングパターンを付している。
液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層６
１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側に
接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５を
有する。また導電膜６３５及び導電膜６１３は可視光を透過する材料を含む。また液晶層
６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３の
間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５６
を有する。
液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３は
可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により偏
光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶層
６１２及び導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６６
３及び導電膜６３５と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の
光学変調を制御することができる。すなわち、偏光板６５６を介して射出される光の強度
を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収
されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁膜
６２０側から導電膜６４３、ＥＬ層６４４、及び導電膜６４５ｂの順に積層された積層構
造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６４
５ｂは可視光を反射する材料を含み、導電膜６４３及び導電膜６４５ａは可視光を透過す
る材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５５
、導電膜６１３等を介して、基板６６１側に射出される。
ここで、図１８に示すように、開口６５５には可視光を透過する導電膜６３５が設けられ
ていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領域
と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しな
い光が漏れてしまうことを抑制できる。
ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよい
が、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長
位相差板を積層したものを用いることができる。これにより、外光反射を抑制することが
できる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャップ
、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよ
い。
また導電膜６４３の端部を覆う絶縁膜６４６上には、絶縁膜６４７が設けられている。絶
縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペーサ
としての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマスク
）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能
を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。
トランジスタ６０５のソース又はドレインの一方は、導電膜６４８を介して発光素子６６
０の導電膜６４３と電気的に接続されている。
トランジスタ６０６のソース又はドレインの一方は、接続部６０７を介して導電膜６６３
と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは電
気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介し
て、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。
基板６５１と基板６６１が重ならない領域には、接続部６０４が設けられている。接続部
６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０４
は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同一
の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰＣ
６７２とを接続層６４９を介して電気的に接続することができる。
接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６８
７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３の
一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形成
された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号また
は電位を、接続部６８７を介して供給することができる。
接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子として
は、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることがで
きる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。また
ニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用
いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を用
いることが好ましい。このとき導電性の粒子である接続体６８６は、図１８に示すように
上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電気
的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの
不具合の発生を抑制することができる。
接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化
前の接着層６４１に接続体６８６を分散させておけばよい。
図１８では、回路６５９の例としてトランジスタ６０１が設けられている例を示している
。
図１８では、トランジスタ６０１及びトランジスタ６０５の例として、チャネルが形成さ
れる半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは導
電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電膜
６２３により構成されている。このような構成とすることで、トランジスタのしきい値電
圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供
給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラン
ジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させること
ができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部
の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用すること
で、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線
における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同じ
構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造であ
ってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部６
６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトラ
ンジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素な
どの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２または
絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで、
トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能とな
り、信頼性の高い表示パネルを実現できる。
基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられて
いる。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１により
、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にできる
。
表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持基
板上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジス
タ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用いて
基板６５１と支持基板を貼り合せる。その後、剥離層と絶縁膜６２０、及び剥離層と導電
膜６３５のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。また
これとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基板
６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１に
より基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することがで
きる。
剥離層としては、絶縁膜６２０及び導電膜６３５との界面で剥離が生じる材料を適宜選択
することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当
該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シリ
コンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい
。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めるこ
とが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
導電膜６３５としては、金属酸化物、または金属窒化物等の酸化物または窒化物を用いる
ことが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他
の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に
比べて高められた材料を、導電膜６３５に用いればよい。
＜各構成要素について＞
以下では、上記に示す各構成要素について説明する。なお、先の実施の形態に示す機能と
同様の機能を有する構成についての説明は省略する。
〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤
、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエ
ポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド
樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶ
Ａ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が
低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用
いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化
カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いる
ことができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸
着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入す
ることを抑制でき、表示パネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し
効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジル
コニウム等を用いることができる。
〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃ
ｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏ
ｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
＜作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等
が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表
示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの
素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支
持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが
１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以
下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。も
う一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し
、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの
方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くす
ることで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、
基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板
を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容
易になるため好ましい。
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持
基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板
と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、
剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。こ
の方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際
にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成で
きるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸
化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、
酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッ
チングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる
。または、剥離界面を形成する２層の熱膨張率の違いを利用し、加熱または冷却すること
により剥離を行ってもよい。
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いる
ことができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、また
は鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の
起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂と
しては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適であ
る。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光である
ことが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２
５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシ
マレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高
調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともい
う）を用いてもよい。
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱する
ことにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を
流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加するこ
とにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、
半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いるこ
とができる。
以上が可撓性を有する表示パネルを作製する方法についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様である金属酸化物について説明する。
本発明の一態様の金属酸化物は、Ｉｎ（インジウム）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、また
はＳｎを表す。）と、Ｚｎ（亜鉛）と、を有する。特に、ＭはＧａ（ガリウム）であると
好ましい。以下では、ＭをＧａとして説明する。
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物中に、不純物としてシリコン（Ｓｉ）、ボロン（Ｂ）、
または炭素（Ｃ）が存在した場合について、説明する。
＜計算モデルと計算方法＞
まず、基準となる不純物を有さないＩｎ－Ｇａ－Ｚｎ酸化物のアモルファス状態のモデル
と、基準となるモデルに対して１個のＳｉ原子を追加したモデル、１個のＢ原子を追加し
たモデル、および１個のＣ原子を追加したモデルと、を用いて計算を行った。
具体的には、基準となる結晶モデルとして、図１９（Ａ）に示す、［Ｉｎ］：［Ｇａ］：
［Ｚｎ］：［Ｏ］＝１：１：１：４のモデル７００を用いた。なお、モデル７００は、１
１２個の原子で構成した。
なお、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物は、厳密には、アモルファス状態ではな
い。一方で、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物は、ＣＡＡＣ構造からなるＩｎ－
Ｍ－Ｚｎ酸化物よりも結晶性が低い。従って、結晶構造の影響を低減し、結合状態を確認
するために、便宜上アモルファス状態のモデルを用いた。
また、モデル７００において、不純物としてＳｉ原子、Ｂ原子、またはＣ原子が存在する
とし、モデル７００の格子間サイトに、１個のＳｉ原子、１個のＢ原子、または１個のＣ
原子を配置した。なお、１１２個の原子で構成したモデル７００に対し、１個の不純物を
追加した。従って、モデル内の不純物濃度は約７×１０２０［個／ｃｍ３］に相当する。
図２０（Ａ）に、Ｓｉ原子が不純物として存在する場合において、１個のＳｉ原子が、４
個のＯ原子と結合したモデルからＳｉ原子近傍を抜き出した局所構造７０２を示す。また
、図２０（Ｃ）に、１個のＳｉ原子が、３個のＯ原子、および１個のＧａ原子と結合した
モデルからＳｉ原子近傍を抜き出した局所構造７０４を示す。
Ｂ原子が不純物として存在する場合において、１個のＢ原子が、３個のＯ原子と結合した
モデルから、Ｂ原子近傍を抜き出した局所構造７０６を図２１（Ａ）に、モデルからＢ原
子近傍を抜き出した局所構造７０８を、図２１（Ｃ）を示す。
Ｃ原子が不純物として存在する場合において、１個のＣ原子が、２個のＯ原子、および１
個のＧａ原子と結合したモデルから、Ｃ原子近傍を抜き出した局所構造７１０を図２２（
Ａ）に、１個のＣ原子が、１個のＯ原子、および１個のＧａ原子と結合したモデルからＣ
原子近傍を抜き出した局所構造７１２を、図２２（Ｃ）を示す。
具体的な計算内容を以下に示す。また、原子緩和計算には、第一原理電子状態計算パッケ
ージＶＡＳＰ（Ｖｉｅｎｎａ ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａ
ｇｅ）を用いて行った。計算条件を下表に示す。
＜状態密度について＞
図１９（Ｂ）に、図１９（Ａ）における状態密度図を示す。なお、図１９（Ｂ）は、フェ
ルミ準位（電子が占有した準位のなかで最高の準位のエネルギー）が、横軸０ｅＶとなる
よう調整した。図１９（Ｂ）より、電子は価電子帯上端まで占有しており、ギャップ内準
位が存在しないことを確認できた。
また、不純物として、１個のＳｉ原子を追加した場合の状態密度図を図２０（Ｂ）、およ
び図２０（Ｄ）に示す。なお、図２０（Ｂ）には、図２０（Ａ）で示す局所構造７０２を
有する場合の状態密度図を示す。図２０（Ｄ）には、図２０（Ｃ）で示す局所構造７０４
を有する場合の状態密度図を示す。
図２０（Ｂ）、および図２０（Ｄ）ともに、Ｓｉ原子が混入すると、フェルミ準位が伝導
帯内に位置することが分かった。従って、Ｓｉ原子により、Ｉｎ－Ｇａ－Ｚｎ酸化物中に
キャリアが生成される（ｎ化するともいう）ことが示唆された。
さらに、不純物として、１個のＢ原子を追加した場合の状態密度図を図２１（Ｂ）、およ
び図２１（Ｄ）に示す。なお、図２１（Ｂ）には、図２１（Ａ）で示す局所構造７０６を
有する場合の状態密度図を示す。図２１（Ｄ）には、図２１（Ｃ）で示す局所構造７０８
を有する場合の状態密度図を示す。
図２１（Ｂ）、および図２１（Ｄ）ともに、Ｂ原子が混入すると、フェルミ準位が伝導帯
内に位置することが分かった。従って、Ｂ原子により、Ｉｎ－Ｇａ－Ｚｎ酸化物中にキャ
リアが生成される（ｎ化するともいう）ことが示唆された。
また、不純物として、１個のＣ原子を追加した場合の状態密度図を図２２（Ｂ）、および
図２２（Ｄ）に示す。なお、図２２（Ｂ）には、図２２（Ａ）で示す局所構造７１０を有
する場合の状態密度図を示す。図２２（Ｄ）には、図２２（Ｃ）で示す局所構造７１２を
有する場合の状態密度図を示す。
図２２（Ｂ）、および図２２（Ｄ）ともに、Ｃ原子が混入すると、フェルミ準位が伝導帯
内に位置することが分かった。従って、Ｃ原子により、Ｉｎ－Ｇａ－Ｚｎ酸化物中にキャ
リアが生成される（ｎ化するともいう）ことが示唆された。
これは、Ｓｉ、およびＢの電気陰性度は、Ｏよりも、Ｉｎ、Ｇａ、およびＺｎに近いため
、Ｓｉ原子、およびＢ原子は、Ｉｎ－Ｇａ－Ｚｎ酸化物中では、カチオンとして存在する
蓋然性が高い。従って、キャリアを生成すると推測される。
また、Ｃの電気陰性度は、Ｉｎ、Ｇａ、ＺｎとＯの中間に位置するため、金属およびＯと
結合するが、基本的にはカチオンとして存在し易いと推測される。
また、Ｓｉ原子、Ｂ原子、およびＣ原子は、Ｉｎ原子、Ｇａ原子、およびＺｎ原子よりも
、Ｏ原子との結合が強い。そのため、Ｓｉ原子、Ｂ原子、およびＣ原子が、混入すると、
Ｉｎ原子、Ｇａ原子、およびＺｎ原子と結合していたＯ原子が、Ｓｉ原子、Ｂ原子、およ
びＣ原子に奪われる。そのため、酸素欠損に相当する深い準位が形成されると推測される
。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
本実施例では、各種測定方法を用い、基板上に成膜した本発明の一態様である金属酸化物
について測定を行った結果について説明する。なお、本実施例においては、試料１Ａ、試
料１Ｂ、試料１Ｃ、試料１Ｄ、試料１Ｅ、試料１Ｆ、試料１Ｇ、試料１Ｈ、および試料１
Ｊを作製した。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料１Ａ、試料１Ｂ、試料１Ｃ、試料１Ｄ、試料１Ｅ、
試料１Ｆ、試料１Ｇ、試料１Ｈ、および試料１Ｊについて説明する。試料１Ａ乃至試料１
Ｊは、基板と、基板上の金属酸化物と、を有する。
なお、試料１Ａ乃至試料１Ｊは、それぞれ、金属酸化物の成膜時の温度、および酸素流量
比を異なる条件で作製した。下表に、試料１Ａ乃至試料１Ｊにおける金属酸化物の成膜時
の温度、および酸素流量比を示す。
次に、各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いた。続いて、スパッタリング装置を用いて、基板上
に金属酸化物として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成した。成膜条件は
、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、金属酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いた。また、スパッタリング装置内に
設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給することで、金属酸化物
を成膜した。
なお、金属酸化物を成膜する際の条件として、上記表に示した成膜温度、および酸素流量
比とすることで、試料１Ａ乃至試料１Ｊとした。
以上の工程により、本実施例の試料１Ａ乃至試料１Ｊを作製した。
＜Ｘ線回折による解析＞
本項目では、ガラス基板上の金属酸化物を、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒ
ａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋ
ｅｒ社製Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法に
よるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０
．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図２３に、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す
。
図２３に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素
ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなった。な
お、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向
した結晶性ＩＧＺＯ化合物（ＣＡＡＣ－ＩＧＺＯともいう。）であることに由来すること
が分かっている。
また、図２３に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流
量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、ま
たは、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配向
は見られないことが分かった。
＜ＴＥＭ像および電子回折＞
本項目では、試料１Ａ、試料１Ｄ、および試料１Ｊを、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌ
ｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解
析した結果について説明する（以下、ＨＡＡＤＦ－ＳＴＥＭによって取得した像は、ＴＥ
Ｍ像ともいう。）。
また、本項目では、試料１Ａ、試料１Ｄ、および試料１Ｊをプローブ径が１ｎｍの電子線
（ナノビーム電子線ともいう。）を照射することで、電子回折パターンを取得した結果に
ついて説明する。
なお、平面ＴＥＭ像は、球面収差補正機能を用いて観察した。また、ＨＡＡＤＦ－ＳＴＥ
Ｍ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆ
を用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
また、電子回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置ま
で一定の速度で移動させながら行った。
図２４（Ａ）に試料１Ａの断面ＴＥＭ像を、図２４（Ｂ）に試料１Ａの電子回折パターン
を取得した結果を示す。図２４（Ｃ）に試料１Ｄの断面ＴＥＭ像を、図２４（Ｄ）に試料
１Ｄの電子回折パターンを取得した結果を示す。図２４（Ｅ）に試料１Ｊの断面ＴＥＭ像
を、図２４（Ｆ）に試料１Ｊの電子回折パターンを取得した結果を示す。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行
にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９
）面に起因するスポットが含まれる回折パターンが見られることが分かっている。つまり
、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向
いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍ
の電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－Ｏ
Ｓは、ａ軸およびｂ軸は配向性を有さないことがわかる。
また、微結晶を有する金属酸化物（特に、半導体と同等の機能を有する場合に、ｎａｎｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒとする。以下、ｎ
ｃ－ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる
電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、微結晶
を有する金属酸化物に対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いる
ナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、微結晶を有する
金属酸化物に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の
高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場
合がある。
試料１Ａは、図２４（Ａ）に示すように、断面ＴＥＭ観察結果より、微結晶（ｎａｎｏ
ｃｒｙｓｔａｌ。以下、ｎｃともいう）が観察された。また、図２４（Ｂ）に示すように
、試料１Ａに対する電子回折パターンの結果は、円を描くように（リング状に）輝度の高
い領域が観測できた。また、リング状の領域に複数のスポットが観測できた。
試料１Ｄは、図２４（Ｃ）に示すように、断面ＴＥＭ観察結果より、ＣＡＡＣ構造、およ
び微結晶が観察された。また、図２４（Ｄ）に示すように、試料１Ｄに対する電子回折パ
ターンの結果は、円を描くように（リング状に）輝度の高い領域が観測できた。また、リ
ング状の領域に複数のスポットが観測できた。また、（００９）面に起因するスポットが
含まれる回折パターンもわずかに見られた。
一方、試料１Ｊは、図２４（Ｅ）に示すように、断面ＴＥＭ観察結果より、ＣＡＡＣ構造
を示す層状の配列が明瞭に確認された。また、図２４（Ｆ）に示すように、試料１Ｊに対
する電子回折パターンの結果は、（００９）面に起因するスポットがはっきりと観測でき
た。
なお、上述したような断面ＴＥＭ像および平面ＴＥＭ像において観察される特徴は、金属
酸化物の構造を一面的に捉えたものである。
続いて、試料１Ａに、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで、電子線回折パターンを取得した結果について、図２５に示す。
図２５（Ａ）に示す、試料１Ａの平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３
、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察した。なお、電子線回折パ
ターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移
動させながら行った。黒点ａ１の結果を図２５（Ｃ）、黒点ａ２の結果を図２５（Ｄ）、
黒点ａ３の結果を図２５（Ｅ）、黒点ａ４の結果を図２５（Ｆ）、および黒点ａ５の結果
を図２５（Ｇ）に示す。
図２５（Ｃ）、図２５（Ｄ）、図２５（Ｅ）、図２５（Ｆ）、および図２５（Ｇ）より、
リング状に輝度の高い領域が観測できた。また、リング状の領域に複数のスポットが観測
できた。
また、図２５（Ｂ）に示す、試料１Ａの断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒
点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結
果を図２５（Ｈ）、黒点ｂ２の結果を図２５（Ｉ）、黒点ｂ３の結果を図２５（Ｊ）、黒
点ｂ４の結果を図２５（Ｋ）、および黒点ｂ５の結果を図２５（Ｌ）に示す。
図２５（Ｈ）、図２５（Ｉ）、図２５（Ｊ）、図２５（Ｋ）、および図２５（Ｌ）より、
リング状に輝度の高い領域が観測できた。また、リング状の領域に複数のスポットが観測
できた。
つまり、試料１Ａは、ｎｃ構造を有し、アモルファス構造の金属酸化物とも、単結晶構造
の金属酸化物とも明確に異なる性質を有することが分かった。
以上より、試料１Ａ、および試料１Ｄの電子線回折パターンは、リング状に輝度の高い領
域と、該リング領域に複数の輝点を有する。従って、試料１Ａは、電子線回折パターンが
、微結晶を示す金属酸化物であり、平面方向、および断面方向において、配向性は有さな
いことが分かった。また、試料１Ｄは、ｎｃ構造とＣＡＡＣ構造との混合材であることが
わかった。
一方、試料１Ｊの電子線回折パターンは、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因
するスポットを有する。従って、試料１Ｊは、ｃ軸配向性を有し、ｃ軸が被形成面または
上面に略垂直な方向を向いていることがわかった。
＜ＴＥＭ像の画像解析＞
本項目では、試料１Ａ、試料１Ｃ、試料１Ｄ、試料１Ｆ、試料１Ｇを、ＨＡＡＤＦ－ＳＴ
ＥＭによって観察、および解析した結果について説明する。
平面ＴＥＭ像の画像解析を行った結果について説明する。なお、平面ＴＥＭ像は、球面収
差補正機能を用いて観察した。なお、平面ＴＥＭ像の撮影には、日本電子株式会社製原子
分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径
約０．１ｎｍφの電子線を照射して行った。
図２６には、試料１Ａ、試料１Ｃ、試料１Ｄ、試料１Ｆ、試料１Ｇ、および試料１Ｊの平
面ＴＥＭ像、および、平面ＴＥＭ像を画像処理した像である。なお、図２６に示す表にお
いて、左図に平面ＴＥＭ像、右図に左図の平面ＴＥＭ像を画像処理した像を示す。
画像処理、および画像解析の方法について説明する。まず、画像処理として、図２６に示
す平面ＴＥＭ像を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆ
ｏｒｍ）処理することでＦＦＴ像を取得した。次に、取得したＦＦＴ像を、２．８ｎｍ－
１から５．０ｎｍ－１の範囲を残してマスク処理を行った。次に、マスク処理したＦＦＴ
像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔ
ｒａｎｓｆｏｒｍ）処理することでＦＦＴフィルタリング像を取得した。
画像解析として、まず、ＦＦＴフィルタリング像から格子点を抽出した。格子点の抽出は
、以下の手順で行った。まず、ＦＦＴフィルタリング像のノイズを除去する処理を行った
。ノイズを除去する処理として、半径０．０５ｎｍの範囲における輝度を下式によって平
滑化した。
ここで、Ｓ＿Ｉｎｔ（ｘ，ｙ）は座標（ｘ，ｙ）における平滑化された輝度を示し、ｒは
座標（ｘ，ｙ）と座標（ｘ’，ｙ’）との距離を示し、Ｉｎｔ（ｘ’，ｙ’）は、座標（
ｘ’，ｙ’）における輝度を示す。なお、ｒが０のときは、ｒを１として計算した。
次に、格子点の探索を行った。格子点の条件は、半径０．２２ｎｍ内の全ての格子点候補
よりも輝度が高い座標とした。ここでは、格子点候補が抽出された。なお、半径０．２２
ｎｍ内であれば、ノイズによる格子点の誤検出の頻度を小さくすることができる。また、
ＴＥＭ像では格子点間に一定の距離があるため、半径０．２２ｎｍ内には二つ以上の格子
点が含まれる可能性は低い。
次に、抽出された格子点候補を中心に、半径０．２２ｎｍ内で最も輝度の高い座標を抽出
し、格子点候補を更新した。格子点候補の抽出を繰り返し、新たな格子点候補が現れなく
なったときの座標を格子点として認定した。同様に、認定された格子点から０．２２ｎｍ
よりも離れた位置において、新たな格子点の認定を行うことで、全ての範囲で格子点を認
定した。得られた複数の格子点は、まとめて格子点群と呼ぶ。
次に、抽出した格子点群から六角形格子の角度を導出する方法について、図２７（Ａ）、
図２７（Ｂ）および図２７（Ｃ）に示す模式図、ならびに図２７（Ｄ）に示すフローチャ
ートを用いて説明する。まず、基準格子点を定め、その最近接である６点の近接格子点を
結び、六角形格子を形成した（図２７（Ａ）、図２７（Ｄ）ステップＳ１０１参照。）。
その後、該六角形格子の中心点である基準格子点から頂点である各格子点までの距離の平
均値Ｒを導出した。算出したＲを各頂点までの距離とし、基準格子点を中心点とした正六
角形を形成した（図２７（Ｄ）ステップＳ１０２参照。）。このとき、正六角形の各頂点
と、それぞれに最も近い近接格子点との距離を距離ｄ１、距離ｄ２、距離ｄ３、距離ｄ４
、距離ｄ５および距離ｄ６とする（図２７（Ｂ）、図２７（Ｄ）ステップＳ１０３参照。
）。次に、正六角形を、中心点を基準に０．１°刻みで０°から６０°まで回転させ、回
転した正六角形と六角形格子との平均のずれ［Ｄ＝（ｄ１＋ｄ２＋ｄ３＋ｄ４＋ｄ５＋ｄ
６）／６］を算出した（図２７（Ｄ）ステップＳ１０４参照。）。そして、平均のずれＤ
が最小となるときの正六角形の回転角度θを求め、六角形格子の角度とした（図２７（Ｃ
）、図２７（Ｄ）ステップＳ１０５）。
次に、平面ＴＥＭ像の観察範囲において、六角形格子の角度が３０°となる割合が最も高
くなるように調整した。ここで、半径１ｎｍの範囲において、六角形格子の角度の平均値
を算出した。続いて、画像処理を経て得られた平面ＴＥＭ像を、領域が有する六角形格子
の角度に応じ、色、または濃淡で表示した。図２６に示す平面ＴＥＭ像を画像処理した像
は、図２６に示す平面ＴＥＭ像を上述の方法により画像解析し、六角形格子の角度に応じ
た濃淡を示した像である。つまり平面ＴＥＭ像を画像処理した像は、平面ＴＥＭ像のＦＦ
Ｔフィルタリング像において、特定波数領域を色分けすることにより、各特定波数領域の
格子点の向きを抽出した画像である。
図２６より、ｎｃが観察される試料１Ａ、試料１Ｄでは、六角形の向きがランダムであり
、モザイク状に分布していることがわかった。また、断面ＴＥＭ像で、層状構造が観察さ
れた試料１Ｊでは、六角形の向きが同じ向きを示す領域が数十ｎｍの広範囲にわたって存
在することがわかった。試料１Ｄはランダムなモザイク状のｎｃと、試料１Ｊと同様の同
じ向きが広領域に観測される領域とがあることが分かった。
また、図２６により、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、
六角形の向きがランダムであり、モザイク状に分布している領域が現れやすい傾向がある
ことが分かった。
このように、平面ＴＥＭ像を画像解析することによって、ＣＡＡＣ－ＯＳの六角形格子の
角度が変化する境界部を評価することが可能となる。
次に、試料１Ａの格子点群からボロノイ図を作成した。ボロノイ図は、格子点群を含む領
域で分割した図である。それぞれの格子点は、格子点を囲む領域から最も近い。以下では
、図２８（Ａ）、図２８（Ｂ）、図２８（Ｃ）および図２８（Ｄ）に示す模式図、ならび
に図２８（Ｅ）に示すフローチャートを用いて、ボロノイ図の作成方法の詳細を説明する
。
まず、図２７に示した方法などによって格子点群を抽出した（図２８（Ａ）および図２８
（Ｅ）ステップＳ１１１参照。）。次に、近接する格子点間を線分で結んだ（図２８（Ｂ
）および図２８（Ｅ）ステップＳ１１２参照。）。次に、各線分の垂直二等分線を引いた
（図２８（Ｃ）および図２８（Ｅ）ステップＳ１１３参照。）。次に、３つの垂直二等分
線が交わる点を抽出した（図２８（Ｅ）ステップＳ１１４参照。）。この点をボロノイ点
と呼ぶ。次に、近接するボロノイ点間を線分で結んだ（図２８（Ｄ）および図２８（Ｅ）
ステップＳ１１５参照。）。このとき、線分に囲まれた多角形領域をボロノイ領域と呼ぶ
。以上の方法によって、ボロノイ図を作成することができた。
図２９に、試料１Ａ、試料１Ｃ、試料１Ｄ、試料１Ｆ、試料１Ｇ、および試料１Ｊにおけ
るボロノイ領域の形状が、四角形乃至九角形のいずれかである割合を示す。棒グラフに、
各試料のボロノイ領域の形状が四角形乃至九角形のいずれかである個数を示した。また、
表に各試料のボロノイ領域の形状が四角形乃至九角形のいずれかである割合を示した。
図２９より、結晶化の高い試料１Ｊでは六角形を示す割合が高く、結晶化が低い試料１Ａ
では六角形の割合が低くなる傾向を示すことが確認できた。試料１Ｄの六角形の比率は、
試料１Ｊと試料１Ａの間の値であった。従って、図２９より、成膜条件の違いにより、金
属酸化物の結晶状態は大きく異なることが確認された。
従って、図２９より、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、
結晶化が低く、六角形の割合が低くなる傾向を示すことが確認できた。
＜元素分析＞
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖ
ｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価
することによって、試料１Ａ乃至試料１Ｊの元素分析を行った結果について説明する。な
お、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析
装置ＪＥＤ－２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフ
ト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇ
ａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移
に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域
について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることが
できる。
［試料１Ａ］
図３０には、試料１Ａの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３０に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３０（Ａ）は断面ＴＥＭ像、図３０（Ｅ）は平面ＴＥＭ像である。図３０（Ｂ）は断面
、および図３０（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３０
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、９．２８乃至
３３．７４［ａｔｏｍｉｃ％］の範囲とした。図３０（Ｆ）に示すＥＤＸマッピングにお
ける全原子に対するＩｎ原子の比率は、１２．９７乃至３８．０１［ａｔｏｍｉｃ％］の
範囲とした。
また、図３０（Ｃ）は断面、および図３０（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３０（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とした。図３０（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は１．７２乃至１９．８２［
ａｔｏｍｉｃ％］の範囲とした。
また、図３０（Ｄ）は断面、および図３０（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３０（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とした。図３０（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は９．２９乃至２８．３２［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３０（Ａ）、図３０（Ｂ）、図３０（Ｃ）、および図３０（Ｄ）は、試料１Ａの
断面において、同範囲の領域を示した。図３０（Ｅ）、図３０（Ｆ）、図３０（Ｇ）、お
よび図３０（Ｈ）は、試料１Ａの平面において、同範囲の領域を示した。
図３１には、試料１Ａの断面、および平面におけるＥＤＸマッピングを拡大した図を示す
。図３１（Ａ）は、図３０（Ｂ）の一部を拡大した図である。図３１（Ｂ）は、図３０（
Ｃ）の一部を拡大した図である。図３１（Ｃ）は、図３０（Ｄ）の一部を拡大した図であ
る。図３１（Ｄ）は、図３０（Ｆ）の一部を拡大した図である。図３１（Ｅ）は、図３０
（Ｇ）の一部を拡大した図である。図３１（Ｆ）は、図３０（Ｈ）の一部を拡大した図で
ある。
図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）に示すＥＤＸマッピングでは、画像に
相対的な明暗の分布が見られ、試料１Ａにおいて、各原子が分布を持って存在している様
子が確認できた。ここで、図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）に示す実線
で囲む範囲と破線で囲む範囲に注目した。
図３１（Ａ）では、実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲
は、相対的に暗い領域を多く含むことが確認できた。また、図３１（Ｂ）では実線で囲む
範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含
むことが確認できた。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原
子が相対的に少ない領域であることが確認できた。ここで、図３１（Ｃ）では、実線で囲
む範囲において、下方の領域は相対的に明るい領域であり、上方の領域は相対的に暗い領
域であることが確認できた。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、また
はＩｎＯＸ１などが主成分である領域であることが分かった。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原
子が相対的に多い領域であることが確認できた。図３１（Ｃ）では、破線で囲む範囲にお
いて、左方の領域は、相対的に暗い領域であり、右方の領域は、相対的に明るい領域であ
ることが確認できた。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４
ＯＺ４などが主成分である領域であることが分かった。
同様に、図３１（Ｄ）、図３１（Ｅ）、および図３１（Ｆ）に示すＥＤＸマッピングにお
いても、実線で囲む範囲と破線で囲む範囲に注目した。
図３１（Ｄ）では、実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲
は、相対的に暗い領域を多く含むことが確認できた。また、図３１（Ｅ）では実線で囲む
範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含
むことが確認できた。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、Ｇａ原子が相対的に少な
い領域であることが確認できた。ここで、図３１（Ｆ）では、実線で囲む範囲において、
下方の領域は相対的に暗い領域であり、上方の領域は相対的に明るい領域であることが確
認できた。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１など
が主成分である領域であることが分かった。
また、破線で囲む範囲はＩｎ原子が相対的に少ない領域であり、Ｇａ原子が相対的に多い
領域であることが確認できた。図３１（Ｆ）では、破線で囲む範囲において、右方の領域
は、相対的に暗い領域であり、左方の領域は、相対的に明るい領域であることが確認でき
た。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成
分である領域であることが分かった。
また、図３１より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、
ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して
、互いに繋がって形成されているようにみえる。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されていると推測で
きる。
このように、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ酸化
物を、ＣＡＣ－ＩＧＺＯと呼称することができる。
また、図３１において、ＧａＯＸ３が主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または
１ｎｍ以上３ｎｍ以下で観察された。
以上より、ＣＡＣ－ＩＧＺＯは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構
造であり、ＩＧＺＯ化合物と異なる性質を有することが分かった。つまり、ＣＡＣ－ＩＧ
ＺＯは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状
である構造を有することが確認できた。
よって、ＣＡＣ－ＩＧＺＯを半導体素子に用いた場合、ＧａＯＸ３などに起因する性質と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および低いオフ電流（
Ｉｏｆｆ）を実現することが期待できる。また、ＣＡＣ－ＩＧＺＯを用いた半導体素子は
、信頼性が高い。従って、ＣＡＣ－ＩＧＺＯは、ディスプレイをはじめとするさまざまな
半導体装置に最適である。
［試料１Ｂ乃至試料１Ｊ］
図３２には、試料１Ｂの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３２に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３２（Ａ）は断面ＴＥＭ像、図３２（Ｅ）は平面ＴＥＭ像である。図３２（Ｂ）は断面
、および図３２（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３２
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１２．６０乃
至４０．６０［ａｔｏｍｉｃ％］の範囲とした。図３２（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、１１．９４乃至３９．９７［ａｔｏｍｉｃ％］
の範囲とした。
また、図３２（Ｃ）は断面、および図３２（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３２（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は２．３０乃至２３．７３［ａｔｏｍｉｃ％］の範囲とした。図３２（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は０．００乃至２０．４５［
ａｔｏｍｉｃ％］の範囲とした。
また、図３２（Ｄ）は断面、および図３２（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３２（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は９．８５乃至３３．１１［ａｔｏｍｉｃ％］の範囲とした。図３２（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は７．４９乃至２７．６９［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３２（Ａ）、図３２（Ｂ）、図３２（Ｃ）、および図３２（Ｄ）は、試料１Ｂの
断面において、同範囲の領域を示した。図３２（Ｅ）、図３２（Ｆ）、図３２（Ｇ）、お
よび図３２（Ｈ）は、試料１Ｂの平面において、同範囲の領域を示した。
図３３には、試料１Ｃの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３３に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３３（Ａ）は断面ＴＥＭ像、図３３（Ｅ）は平面ＴＥＭ像である。図３３（Ｂ）は断面
、および図３３（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３３
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１４．７９乃
至３９．７１［ａｔｏｍｉｃ％］の範囲とした。図３３（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、１４．０８乃至５０．６２［ａｔｏｍｉｃ％］
の範囲とした。
また、図３３（Ｃ）は断面、および図３３（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３３（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は２．８３乃至２１．６１［ａｔｏｍｉｃ％］の範囲とした。図３３（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は０．００乃至２１．１３［
ａｔｏｍｉｃ％］の範囲とした。
また、図３３（Ｄ）は断面、および図３３（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３３（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は１０．２７乃至２８．８４［ａｔｏｍｉｃ％］の範囲とした。図３３（Ｈ）に
示すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は３．６４乃至３２．８４
［ａｔｏｍｉｃ％］の範囲とした。
なお、図３３（Ａ）、図３３（Ｂ）、図３３（Ｃ）、および図３３（Ｄ）は、試料１Ｃの
断面において、同範囲の領域を示した。図３３（Ｅ）、図３３（Ｆ）、図３３（Ｇ）、お
よび図３３（Ｈ）は、試料１Ｃの平面において、同範囲の領域を示した。
図３４には、試料１Ｄの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３４に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３４（Ａ）は断面ＴＥＭ像、図３４（Ｅ）は平面ＴＥＭ像である。図３４（Ｂ）は断面
、および図３４（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３４
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、９．６１乃至
４０．１０［ａｔｏｍｉｃ％］の範囲とした。図３４（Ｆ）に示すＥＤＸマッピングにお
ける全原子に対するＩｎ原子の比率は、１３．８３乃至４５．１０［ａｔｏｍｉｃ％］の
範囲とした。
また、図３４（Ｃ）は断面、および図３４（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３４（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は０．００乃至２１．１４［ａｔｏｍｉｃ％］の範囲とした。図３４（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は１．２８乃至２３．６３［
ａｔｏｍｉｃ％］の範囲とした。
また、図３４（Ｄ）は断面、および図３４（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３４（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は６．１３乃至２８．４５［ａｔｏｍｉｃ％］の範囲とした。図３４（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は７．５０乃至３１．９０［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３４（Ａ）、図３４（Ｂ）、図３４（Ｃ）、および図３４（Ｄ）は、試料１Ｄの
断面において、同範囲の領域を示した。図３４（Ｅ）、図３４（Ｆ）、図３４（Ｇ）、お
よび図３４（Ｈ）は、試料１Ｄの平面において、同範囲の領域を示した。
図３５には、試料１Ｅの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３５に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３５（Ａ）は断面ＴＥＭ像、図３５（Ｅ）は平面ＴＥＭ像である。図３５（Ｂ）は断面
、および図３５（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３５
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１０．３５乃
至４０．０４［ａｔｏｍｉｃ％］の範囲とした。図３５（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、６．９０乃至４２．２８［ａｔｏｍｉｃ％］の
範囲とした。
また、図３５（Ｃ）は断面、および図３５（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３５（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は０．００乃至２３．０３［ａｔｏｍｉｃ％］の範囲とした。図３５（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は０．００乃至２２．８５［
ａｔｏｍｉｃ％］の範囲とした。
また、図３５（Ｄ）は断面、および図３５（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３５（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は５．１０乃至３０．７４［ａｔｏｍｉｃ％］の範囲とした。図３５（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は０．６３乃至３１．７６［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３５（Ａ）、図３５（Ｂ）、図３５（Ｃ）、および図３５（Ｄ）は、試料１Ｅの
断面において、同範囲の領域を示した。図３５（Ｅ）、図３５（Ｆ）、図３５（Ｇ）、お
よび図３５（Ｈ）は、試料１Ｅの平面において、同範囲の領域を示した。
図３６には、試料１Ｆの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３６に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３６（Ａ）は断面ＴＥＭ像、図３６（Ｅ）は平面ＴＥＭ像である。図３６（Ｂ）は断面
、および図３６（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３６
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１３．３７乃
至４２．９９［ａｔｏｍｉｃ％］の範囲とした。図３６（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、８．７３乃至４６．４５［ａｔｏｍｉｃ％］の
範囲とした。
また、図３６（Ｃ）は断面、および図３６（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３６（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は２．５６乃至２６．０２［ａｔｏｍｉｃ％］の範囲とした。図３６（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は０．００乃至２２．５１［
ａｔｏｍｉｃ％］の範囲とした。
また、図３６（Ｄ）は断面、および図３６（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３６（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は８．６６乃至３２．６４［ａｔｏｍｉｃ％］の範囲とした。図３６（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は１．４１乃至２９．６４［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３６（Ａ）、図３６（Ｂ）、図３６（Ｃ）、および図３６（Ｄ）は、試料１Ｆの
断面において、同範囲の領域を示した。図３６（Ｅ）、図３６（Ｆ）、図３６（Ｇ）、お
よび図３６（Ｈ）は、試料１Ｆの平面において、同範囲の領域を示した。
図３７には、試料１Ｇの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３７に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３７（Ａ）は断面ＴＥＭ像、図３７（Ｅ）は平面ＴＥＭ像である。図３７（Ｂ）は断面
、および図３７（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３７
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１０．７６乃
至４３．３０［ａｔｏｍｉｃ％］の範囲とした。図３７（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、６．９３乃至４３．３９［ａｔｏｍｉｃ％］の
範囲とした。
また、図３７（Ｃ）は断面、および図３７（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３７（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は１．４０乃至２３．０７［ａｔｏｍｉｃ％］の範囲とした。図３７（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は０．００乃至２１．３０［
ａｔｏｍｉｃ％］の範囲とした。
また、図３７（Ｄ）は断面、および図３７（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３７（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は４．６７乃至２８．７２［ａｔｏｍｉｃ％］の範囲とした。図３７（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は４．１６乃至３０．５４［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３７（Ａ）、図３７（Ｂ）、図３７（Ｃ）、および図３７（Ｄ）は、試料１Ｇの
断面において、同範囲の領域を示した。図３７（Ｅ）、図３７（Ｆ）、図３７（Ｇ）、お
よび図３７（Ｈ）は、試料１Ｇの平面において、同範囲の領域を示した。
図３８には、試料１Ｈの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３８に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３８（Ａ）は断面ＴＥＭ像、図３８（Ｅ）は平面ＴＥＭ像である。図３８（Ｂ）は断面
、および図３８（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３８
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１２．６７乃
至４３．０９［ａｔｏｍｉｃ％］の範囲とした。図３８（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、１３．９９乃至４１．９０［ａｔｏｍｉｃ％］
の範囲とした。
また、図３８（Ｃ）は断面、および図３８（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３８（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は０．６０乃至２７．３７［ａｔｏｍｉｃ％］の範囲とした。図３８（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は１．６７乃至２１．５３［
ａｔｏｍｉｃ％］の範囲とした。
また、図３８（Ｄ）は断面、および図３８（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３８（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は７．８５乃至３３．６１［ａｔｏｍｉｃ％］の範囲とした。図３８（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は５．１０乃至３０．２２［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３８（Ａ）、図３８（Ｂ）、図３８（Ｃ）、および図３８（Ｄ）は、試料１Ｈの
断面において、同範囲の領域を示した。図３８（Ｅ）、図３８（Ｆ）、図３８（Ｇ）、お
よび図３８（Ｈ）は、試料１Ｈの平面において、同範囲の領域を示した。
図３９には、試料１Ｊの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図３９に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図３９（Ａ）は断面ＴＥＭ像、図３９（Ｅ）は平面ＴＥＭ像である。図３９（Ｂ）は断面
、および図３９（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図３９
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１５．８０乃
至４０．５３［ａｔｏｍｉｃ％］の範囲とした。図３９（Ｆ）に示すＥＤＸマッピングに
おける全原子に対するＩｎ原子の比率は、１６．０９乃至４０．３３［ａｔｏｍｉｃ％］
の範囲とした。
また、図３９（Ｃ）は断面、および図３９（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図３９（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は４．１３乃至２２．２１［ａｔｏｍｉｃ％］の範囲とした。図３９（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は２．４２乃至２１．３７［
ａｔｏｍｉｃ％］の範囲とした。
また、図３９（Ｄ）は断面、および図３９（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図３９（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は７．７５乃至２６．３５［ａｔｏｍｉｃ％］の範囲とした。図３９（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は７．８８乃至２８．３６［
ａｔｏｍｉｃ％］の範囲とした。
なお、図３９（Ａ）、図３９（Ｂ）、図３９（Ｃ）、および図３９（Ｄ）は、試料１Ｊの
断面において、同範囲の領域を示した。図３９（Ｅ）、図３９（Ｆ）、図３９（Ｇ）、お
よび図３９（Ｈ）は、試料１Ｊの平面において、同範囲の領域を示した。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様である、金属酸化物１０８を有するトランジスタ１５０を
作製し、電気特性および信頼性試験を行った。なお、本実施例においては、金属酸化物１
０８を有するトランジスタ１５０として、試料２Ａ、試料２Ｂ、試料２Ｃ、試料２Ｄ、試
料２Ｅ、試料２Ｆ、試料２Ｇ、試料２Ｈ、および試料２Ｊの９種のトランジスタを作製し
た。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料２Ａ、試料２Ｂ、試料２Ｃ、試料２Ｄ、試料２Ｅ、
試料２Ｆ、試料２Ｇ、試料２Ｈ、および試料２Ｊについて説明する。試料２Ａ乃至試料２
Ｊとして、実施の形態２、および図９乃至図１１で説明した作製方法により、図６の構造
を有するトランジスタ１５０を作製した。
なお、試料２Ａ乃至試料２Ｊは、それぞれ、金属酸化物１０８の成膜時の温度、および酸
素流量比を異なる条件で作製した。下表に、試料２Ａ乃至試料２Ｊにおける金属酸化物成
膜時の温度、および酸素流量比を示す。
なお、各試料は、実施の形態２にて説明した作製方法により作製した。また、金属酸化物
１０８の成膜工程において、ターゲットは、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
４：２：４．１［原子数比］）を用いた。
なお、トランジスタ１５０のチャネル長は２μｍ、チャネル幅は３μｍ（以下、Ｌ／Ｗ＝
２／３μｍともいう）、またはチャネル長は２μｍ、チャネル幅は５０μｍ（以下、Ｌ／
Ｗ＝２／５０μｍともいう）とした。
＜トランジスタの電気特性＞
次に、上記作製した試料２Ａ乃至試料２Ｊのトランジスタ（Ｌ／Ｗ＝２／３μｍ）のＩｄ
－Ｖｇ特性を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１
のゲート電極として機能する導電膜１１２に印加する電圧（以下、ゲート電圧（Ｖｇ）と
もいう）、及び第２のゲート電極として機能する導電膜１０６に印加する電圧（以下、バ
ックゲート電圧（Ｖｂｇ）ともいう）を、－１０Ｖから＋１０Ｖまで０．２５Ｖのステッ
プで印加した。また、ソース電極として機能する導電膜１２０ａに印加する電圧（以下、
ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導
電膜１２０ｂに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び
２０Ｖとした。
［トランジスタのＩｄ－Ｖｇ特性］
ここで、トランジスタのドレイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）について説明
する。図４２（Ａ）はトランジスタのＩｄ－Ｖｇ特性の一例を説明する図である。なお、
図４２（Ａ）において、理解を簡単にするためにトランジスタの活性層には、多結晶シリ
コンを用いた場合を想定している。また、図４２（Ａ）において、縦軸がＩｄを横軸がＶ
ｇをそれぞれ表す。
図４２（Ａ）に示すように、Ｉｄ－Ｖｇ特性は、大きく分けて３つの領域に分けられる。
１つ目の領域をオフ領域（ＯＦＦ ｒｅｇｉｏｎ）と、２つ目の領域をサブスレッショル
ド領域（ｓｕｂｔｈｒｅｓｈｏｌｄ ｒｅｇｉｏｎ）と、３つ目の領域をオン領域（ＯＮ
ｒｅｇｉｏｎ）と、それぞれ呼称する。また、サブスレッショルド領域とオン領域との
境界のゲート電圧をしきい値電圧（Ｖｔｈ）と呼称する。
トランジスタの特性としては、オフ領域のドレイン電流（オフ電流またはＩｏｆｆともい
う）が低く、オン領域のドレイン電流（オン電流またはＩｏｎともいう）が高い方が望ま
しい。なお、トランジスタのオン電流については、電界効果移動度を指標とする場合が多
い。電界効果移動度の詳細については後述する。
また、トランジスタを低い電圧で駆動させるためには、サブスレッショルド領域でのＩｄ
－Ｖｇ特性の傾きが急峻である方が望ましい。サブスレッショルド領域のＩｄ－Ｖｇ特性
の変化の大きさを表わす指標として、ＳＳ（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）ま
たはＳ値などと呼称される。なお、Ｓ値は、以下の式（２）で表される。
Ｓ値は、サブスレッショルド領域において、ドレイン電流が１桁変化するのに必要なゲー
ト電圧の変化量の最小値である。Ｓ値が小さいほど、オンとオフとのスイッチング動作を
急峻に行うことができる。
［トランジスタのＩｄ－Ｖｄ特性］
次に、トランジスタのドレイン電流－ドレイン電圧特性（Ｉｄ－Ｖｄ特性）について説明
する。図４２（Ｂ）はトランジスタのＩｄ－Ｖｄ特性の一例を説明する図である。また、
図４２（Ｂ）において、縦軸がＩｄを横軸がＶｄをそれぞれ表す。
図４２（Ｂ）に示すように、オン領域は、さらに２つの領域に分けられる。１つ目の領域
を線形領域（Ｌｉｎｅａｒ ｒｅｇｉｏｎ）と、２つ目の領域を飽和領域（Ｓａｔｕｒａ
ｔｉｏｎ ｒｅｇｉｏｎ）と、それぞれ呼称する。線形領域は、ドレイン電流がドレイン
電圧の上昇に伴って放物線状に大きくなる。一方で飽和領域は、ドレイン電圧が変化して
もドレイン電流が大きく変化しない。なお、真空管に準じて、線形領域を３極管領域と、
飽和領域を５極管領域と、それぞれ呼称する場合がある。
また、線形領域とは、Ｖｄに対してＶｇが大きい（Ｖｄ＜Ｖｇ）状態を指す場合がある。
また、飽和領域とは、Ｖｇに対してＶｄが大きい（Ｖｇ＜Ｖｄ）状態を指す場合がある。
ただし、実際には、トランジスタのしきい値電圧を考慮する必要がある。よって、Ｖｇか
らトランジスタのしきい値電圧を差分した値がＶｄに対して大きい（Ｖｄ＜Ｖｇ－Ｖｔｈ
）状態を線形領域とする場合がある。同様に、Ｖｇからトランジスタのしきい値電圧を差
分した値がＶｄに対して小さい（Ｖｇ－Ｖｔｈ＜Ｖｄ）状態を飽和領域とする場合がある
。
トランジスタのＩｄ－Ｖｄ特性において、飽和領域の電流が一定であるような特性を、「
飽和性が良い」と表現する場合がある。トランジスタの飽和性の良さは、特に有機ＥＬデ
ィスプレイへの応用で重要である。例えば、飽和性が良いトランジスタを有機ＥＬディス
プレイの画素のトランジスタに用いることで、ドレイン電圧が変化しても画素の明るさの
変化を抑制することができる。
［ドレイン電流の解析モデル］
次に、ドレイン電流の解析モデルについて説明する。ドレイン電流の解析モデルとしては
、Ｇｒａｄｕａｌ ｃｈａｎｎｅｌ近似（ＧＣＡ）に基づくドレイン電流の解析式が知ら
れている。ＧＣＡに基づくとトランジスタのドレイン電流は、以下の式（３）で表される
。
数式（３）において、上が線形領域におけるドレイン電流の式であり、下が飽和領域にお
けるドレイン電流の式である。数式（３）において、Ｉｄはドレイン電流、μは活性層の
移動度、Ｌはトランジスタのチャネル長、Ｗはトランジスタのチャネル幅、Ｃｏｘはゲー
ト容量、Ｖｇはゲート電圧、Ｖｄはドレイン電圧、Ｖｔｈはトランジスタのしきい値電圧
を、それぞれ表す。
［電界効果移動度］
次に、電界効果移動度について説明する。トランジスタの電流駆動力の指標として、電界
効果移動度が用いられる。上述したように、トランジスタのオン領域は線形領域と飽和領
域に分かれる。それぞれの領域の特性から、ＧＣＡに基づくドレイン電流の解析式に基づ
いてトランジスタの電界効果移動度を算出することができる。区別する必要のあるときは
、それぞれ線形移動度（Ｌｉｎｅａｒ ｍｏｂｉｌｉｔｙ）、飽和移動度（Ｓａｔｕｒａ
ｔｉｏｎ ｍｏｂｉｌｉｔｙ）と呼ばれる。線形移動度は、以下の式（４）で表され、飽
和移動度は、以下の式（５）で表される。
本明細書等においては、式（４）及び式（５）から算出される曲線を、移動度曲線と呼称
する。図４３に、ＧＣＡに基づくドレイン電流の解析式から計算した移動度曲線を示す。
なお、図４３では、ＧＣＡが有効であるとした場合のＶｄ＝１０ＶのＩｄ－Ｖｇ特性と、
線形移動度及び飽和移動度の移動度曲線とを、それぞれ重ねて示している。
図４３においては、ＧＣＡに基づくドレイン電流の解析式からＩｄ－Ｖｇ特性を計算して
いる。移動度曲線の形状は、トランジスタの内部の様子を理解するための手がかりとなる
。
図４０に、試料２Ａ乃至試料２ＪのＩｄ－Ｖｇ特性結果、および電界効果移動度をそれぞ
れ示す。実線はＶｄが２０Ｖの時のＩｄ、一点鎖線は、Ｖｄが０．１Ｖの時のＩｄを示す
。また、破線は、電界効果移動度を示す。なお、図４０において、第１縦軸がＩｄ［Ａ］
を、第２縦軸が電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）を、横軸がＶｇ［Ｖ］を、そ
れぞれ表す。また、電界効果移動度については、Ｖｄを２０Ｖとして測定した値から算出
した。
図４０に示すように、試料２Ａ乃至試料２Ｊの特性は、オン電流（Ｉｏｎ）、電界効果移
動度、特に飽和領域における電界効果移動度が異なることが確認できた。特に、電界効果
移動度の形状に関して、最大飽和移動度の値、および０Ｖ付近の立ち上がり特性の電界効
果移動度の形状が大きく異なることがわかった。
図４０より、成膜時の基板温度が低いほど、または成膜時の酸素流量比が小さいほど、高
いオン電流（Ｉｏｎ）を示すことがわかった。また、同様に、０Ｖ付近の立ち上がりが非
常に急峻であることが確認できた。特に、試料２Ａでは、電界効果移動度の最大値は７０
ｃｍ２／Ｖｓに迫る値を示すことが確認された。
＜ゲートバイアス－熱ストレス試験（ＧＢＴ試験）＞
次に、上記作製した、試料２Ａ乃至試料２Ｊのトランジスタ（Ｌ／Ｗ＝２／５０μｍ）に
対し、信頼性評価を行った。信頼性評価としては、ＧＢＴ試験とした。
本実施例でのＧＢＴ試験条件としては、第１のゲート電極として機能する導電膜１１２及
び第２のゲート電極として機能する導電膜１０６に印加される電圧、（以下、ゲート電圧
（Ｖｇ）という。）を±３０Ｖ、とし、ソース電極として機能する導電膜１２０ａ及びド
レイン電極として機能する導電膜１２０ｂとして機能する導電膜に印加される電圧（以下
、それぞれドレイン電圧（Ｖｄ）、ソース電圧（Ｖｓ）という。）を０Ｖ（ＣＯＭＭＯＮ
）とした。また、ストレス温度を６０℃、ストレス印加時間を１時間とし、測定環境をダ
ーク環境及び光照射環境（白色ＬＥＤにて約１００００ｌｘの光を照射）の２つの環境で
、それぞれ行った。
すなわち、トランジスタ１５０のソース電極として機能する導電膜１２０ａとドレイン電
極として機能する導電膜１２０ｂを同電位とし、第１のゲート電極として機能する導電膜
１１２及び第２のゲート電極として機能する導電膜１０６には、ソース電極として機能す
る導電膜１２０ａ及びドレイン電極として機能する導電膜１２０ｂとは異なる電位を一定
時間（ここでは１時間）印加した。
また、第１のゲート電極として機能する導電膜１１２及び第２のゲート電極として機能す
る導電膜１０６に与える電位がソース電極として機能する導電膜１２０ａ及びドレイン電
極として機能する導電膜１２０ｂの電位よりも高い場合をプラスストレスとした。また、
第１のゲート電極として機能する導電膜１１２及び第２のゲート電極として機能する導電
膜１０６に与える電位がソース電極として機能する導電膜１２０ａ及びドレイン電極とし
て機能する導電膜１２０ｂの電位よりも低い場合をマイナスストレスとした。したがって
、測定環境と合わせて、プラスＧＢＴ（ダーク）、マイナスＧＢＴ（ダーク）、プラスＧ
ＢＴ（光照射）、及びマイナスＧＢＴ（光照射）の合計４条件にて信頼性評価を実施した
。
なお、プラスＧＢＴ（ダーク）をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒ
ａｔｕｒｅ Ｓｔｒｅｓｓ）として、以下に記載する。また、マイナスＧＢＴ（ダーク）
を、ＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）
とする。プラスＧＢＴ（光照射）をＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕ
ｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とする。マイナスＧＢＴ（
光照射）をＮＢＩＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅ
ｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とする。
試料２Ａ乃至試料２ＪのＧＢＴ試験結果を図４１に示す。また、図４１において、縦軸に
トランジスタのしきい値電圧の変化量（ΔＶｔｈ）を示す。
図４１に示す結果から、試料２Ａ乃至試料２Ｊが有するトランジスタは、ＧＢＴ試験にお
ける、しきい値電圧の変化量（ΔＶｔｈ）が、±３Ｖ以内であった。したがって、試料２
Ａ乃至試料２Ｊが有するトランジスタは、高い信頼性を有することが分かる。
従って、結晶性の低いＩＧＺＯ膜であっても、結晶性の高いＩＧＺＯ膜と同様に、欠陥準
位密度が低い膜が作られていると推定される。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、各種測定方法を用い、基板上に成膜した本発明の一態様である金属酸化物
について測定を行った結果について説明する。なお、本実施例においては、試料３Ａ、試
料３Ｄ、および試料３Ｊを作製した。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料３Ａ、試料３Ｄ、および試料３Ｊについて説明する
。試料３Ａ、試料３Ｄ、および試料３Ｊは、基板と、基板上の金属酸化物と、を有する。
なお、試料３Ａ、試料３Ｄ、および試料３Ｊは、それぞれ、金属酸化物の成膜時の温度、
および酸素流量比を異なる条件で作製した。下表に、試料３Ａ、試料３Ｄ、および試料３
Ｊにおける金属酸化物成膜時の温度、および酸素流量比を示す。
次に、各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いた。続いて、スパッタリング装置を用いて、基板上
に金属酸化物として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ金属酸化物を形成した。成膜条
件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、金属酸化物ターゲット（
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いた。また、スパッタリング装置
内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給することで、金属酸
化物を成膜した。
なお、金属酸化物を成膜する際の条件として、上記表に示した成膜温度、および酸素流量
比とすることで、試料３Ａ、試料３Ｄ、および試料３Ｊとした。
以上の工程により、本実施例の試料３Ａ、試料３Ｄ、および試料３Ｊを作製した。
＜ＴＥＭ像および電子回折＞
本項目では、試料３Ａ、試料３Ｄ、および試料３Ｊを、ＴＥＭによって観察、および解析
した結果について説明する。
また、本項目では、試料３Ａ、試料３Ｄ、および試料３Ｊをプローブ径が１ｎｍの電子線
（ナノビーム電子線ともいう。）を照射することで、電子回折パターンを取得した結果に
ついて説明する。
なお、平面ＴＥＭ像は、球面収差補正機能を用いて観察した。また、ＨＡＡＤＦ－ＳＴＥ
Ｍ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆ
を用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
また、電子回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置ま
で一定の速度で移動させながら行った。
図４４（Ａ）に試料３Ａの断面ＴＥＭ像を、図４４（Ｂ）に試料３Ａの電子回折パターン
を取得した結果を示す。図４４（Ｃ）に試料３Ｄの断面ＴＥＭ像を、図４４（Ｄ）に試料
３Ｄの電子回折パターンを取得した結果を示す。図４４（Ｅ）に試料３Ｊの断面ＴＥＭ像
を、図４４（Ｆ）に試料３Ｊの電子回折パターンを取得した結果を示す。
試料３Ａは、図４４（Ａ）に示すように、断面ＴＥＭ観察結果より、微結晶が観察された
。また、図４４（Ｂ）に示すように、試料３Ａに対する電子回折パターンの結果は、円を
描くように（リング状に）輝度の高い領域が観測できた。また、リング状の領域に複数の
スポットが観測できた。
試料３Ｄは、図４４（Ｃ）に示すように、断面ＴＥＭ観察結果より、ＣＡＡＣ構造、およ
び微結晶が観察された。また、図４４（Ｄ）に示すように、試料３Ｄに対する電子回折パ
ターンの結果は、円を描くように（リング状に）輝度の高い領域が観測できた。また、リ
ング状の領域に複数のスポットが観測できた。また、（００９）面に起因するスポットが
含まれる回折パターンもわずかに見られた。
一方、試料３Ｊは、図４４（Ｅ）に示すように、断面ＴＥＭ観察結果より、ＣＡＡＣ構造
を示す層状の配列が明瞭に確認された。また、図４４（Ｆ）に示すように、試料３Ｊに対
する電子回折パターンの結果は、（００９）面に起因するスポットが含まれる回折パター
ンが見られた。
なお、上述したような断面ＴＥＭ像および平面ＴＥＭ像において観察される特徴は、金属
酸化物の構造を一面的に捉えたものである。
以上より、試料３Ａ、および試料３Ｄの電子線回折パターンは、リング状に輝度の高い領
域と、該リング領域に複数の輝点を有する。従って、試料３Ａ、および試料３Ｄは、電子
線回折パターンが、微結晶を有する金属酸化物になり、平面方向、および断面方向におい
て、配向性は有さないことが分かった。また、試料３Ｄは、ｎｃ構造とＣＡＡＣ構造との
混合材であることがわかった。
一方、試料３Ｊの電子線回折パターンは、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因
するスポットを有する。従って、試料３Ｊは、ｃ軸配向性を有し、ｃ軸が被形成面または
上面に略垂直な方向を向いていることがわかった。
＜ＴＥＭ像の画像解析＞
本項目では、試料３Ａ、試料３Ｄ、および試料３Ｊを、ＨＡＡＤＦ－ＳＴＥＭによって観
察、および解析した結果について説明する。
平面ＴＥＭ像の画像解析を行った結果について説明する。なお、平面ＴＥＭ像は、球面収
差補正機能を用いて観察した。なお、平面ＴＥＭ像の撮影には、日本電子株式会社製原子
分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径
約０．１ｎｍφの電子線を照射して行った。
図４５（Ａ）は、試料３Ａの平面ＴＥＭ像、図４５（Ｂ）は、試料３Ａの平面ＴＥＭ像を
画像処理した像を示す。図４５（Ｃ）は、試料３Ｄの平面ＴＥＭ像、図４５（Ｄ）は、試
料３Ｄの平面ＴＥＭ像を画像処理した像を示す。図４５（Ｅ）は、試料３Ｊの平面ＴＥＭ
像、図４５（Ｆ）は、試料３Ｊの平面ＴＥＭ像を画像処理した像を示す。
なお、図４５（Ｂ）、図４５（Ｄ）、および図４５（Ｆ）に示す平面ＴＥＭ像を画像処理
した像は、図４５（Ａ）、図４５（Ｃ）、および図４５（Ｅ）に示す平面ＴＥＭ像を実施
例１で説明した方法により画像解析し、六角形格子の角度に応じた濃淡を示した像である
。つまり平面ＴＥＭ像を画像処理した像は、平面ＴＥＭ像のＦＦＴフィルタリング像にお
いて、特定波数領域を分割し、当該領域に濃淡をつけることにより、各特定波数領域の格
子点の向きを抽出した画像である。
図４５より、ｎｃが観察される試料３Ａ、試料３Ｄでは、六角形の向きがランダムであり
、モザイク状に分布していることがわかった。また、断面ＴＥＭ像で、層状構造が観察さ
れた試料３Ｊでは、六角形の向きが同じ向きを示す領域が数十ｎｍの広範囲にわたって存
在することがわかった。試料３Ｄはランダムなモザイク状のｎｃと、試料３Ｊと同様の同
じ向きが広領域に観測される領域とがあることが分かった。
また、図４５により、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、
六角形の向きがランダムであり、モザイク状に分布している領域が表れやすい傾向がある
ことが分かった。
このように、平面ＴＥＭ像を画像解析することによって、ＣＡＡＣ－ＯＳの六角形格子の
角度が変化する境界部を評価することが可能となる。
次に、試料３Ａの格子点群からボロノイ図を作成した。なお、ボロノイ図は、実施例１で
説明した方法により取得した。
図４６（Ａ）に試料３Ａ、図４６（Ｂ）に試料３Ｄ、および図４６（Ｃ）に試料３Ｊにお
けるボロノイ領域の形状が、四角形乃至九角形のいずれかである割合を示す。棒グラフに
、各試料のボロノイ領域の形状が四角形乃至九角形のいずれかである個数を示した。また
、表に各試料のボロノイ領域の形状が四角形乃至九角形のいずれかである割合を示した。
図４６より、結晶化の高い試料３Ｊでは六角形を示す割合が高く、結晶化が低い試料３Ａ
では六角形の割合が低くなる傾向を示すことが確認できた。試料３Ｄの六角形の比率は、
試料３Ｊと試料３Ａの間の値であった。従って、図４６より、成膜条件の違いにより、金
属酸化物の結晶状態は大きく異なることが確認された。
従って、図４６より、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、
結晶化が低く、六角形の割合が低くなる傾向を示すことが確認できた。
＜元素分析＞
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖ
ｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価
することによって、試料３Ａの元素分析を行った結果について説明する。なお、ＥＤＸ測
定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－
２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用
いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇ
ａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移
に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域
について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることが
できる。
図４７には、試料３Ａの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピングを
示す。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定
元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図４７に示すＥＤ
Ｘマッピングの倍率は７２０万倍とした。
図４７（Ａ）は断面ＴＥＭ像、図４７（Ｅ）は平面ＴＥＭ像である。図４７（Ｂ）は断面
、および図４７（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図４７
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、８．６４乃至
３４．９１［ａｔｏｍｉｃ％］の範囲とした。図４７（Ｆ）に示すＥＤＸマッピングにお
ける全原子に対するＩｎ原子の比率は、５．７６乃至３４．６９［ａｔｏｍｉｃ％］の範
囲とした。
また、図４７（Ｃ）は断面、および図４７（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図４７（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は２．４５乃至２５．２２［ａｔｏｍｉｃ％］の範囲とした。図４７（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は１．２９乃至２７．６４［
ａｔｏｍｉｃ％］の範囲とした。
また、図４７（Ｄ）は断面、および図４７（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図４７（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は５．０５乃至２３．４７［ａｔｏｍｉｃ％］の範囲とした。図４７（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は３．６９乃至２７．８６［
ａｔｏｍｉｃ％］の範囲とした。
なお、図４７（Ａ）、図４７（Ｂ）、図４７（Ｃ）、および図４７（Ｄ）は、試料３Ａの
断面において、同範囲の領域を示した。図４７（Ｅ）、図４７（Ｆ）、図４７（Ｇ）、お
よび図４７（Ｈ）は、試料３Ａの平面において、同範囲の領域を示した。
図４８には、試料３Ａの断面におけるＥＤＸマッピングを拡大した図を示す。図４８（Ａ
）は、図４７（Ｂ）の一部を拡大した図である。図４８（Ｂ）は、図４７（Ｃ）の一部を
拡大した図である。図４８（Ｃ）は、図４７（Ｄ）の一部を拡大した図である。
図４８（Ａ）、図４８（Ｂ）、および図４８（Ｃ）に示すＥＤＸマッピングでは、画像に
相対的な明暗の分布が見られ、試料３Ａにおいて、各原子が分布を持って存在している様
子が確認できた。ここで、図４８（Ａ）、図４８（Ｂ）、および図４８（Ｃ）に示す実線
で囲む範囲と破線で囲む範囲に注目した。
図４８（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は
、相対的に明るい領域を多く含むことが確認できた。また、図４８（Ｂ）では実線で囲む
範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含
むことが確認できた。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原
子が相対的に少ない領域であることが確認できた。ここで、図４８（Ｃ）では、実線で囲
む範囲において、上部の領域は相対的に明るい領域であり、下部の領域は相対的に暗い領
域であることが確認できた。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、また
はＩｎＯＸ１などが主成分である領域であることが分かった。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原
子が相対的に多い領域であることが確認できた。図４８（Ｃ）の上方の破線で囲む範囲に
おいて、右側の領域は相対的に明るい領域であり、左部の領域は、暗い領域であることが
確認できた。また、図４８（Ｃ）の下方の破線で囲む範囲において、左上側の領域は相対
的に明るい領域であり、右下部の領域は、暗い領域であることが確認できた。従って、破
線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域で
あることが分かった。
また、図４８（Ａ）、図４８（Ｂ）、および図４８（Ｃ）より、Ｉｎ原子の分布は、Ｇａ
原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２
ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているようにみえ
る。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ク
ラウド状に広がって形成されていると推測できる。
このように、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ酸化
物を、ＣＡＣ－ＩＧＺＯと呼称することができる。
また、図４８（Ａ）、図４８（Ｂ）、および図４８（Ｃ）において、ＧａＯＸ３が主成分
である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイ
ズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察された。
一方、図４９には、試料３Ｊの断面、および平面におけるＴＥＭ像、およびＥＤＸマッピ
ングを示す。なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり
、測定元素が少ないほど暗くなるように、明暗で元素の割合を示した。また、図４９に示
すＥＤＸマッピングの倍率は７２０万倍とした。
図４９（Ａ）は断面ＴＥＭ像、図４９（Ｅ）は平面ＴＥＭ像である。図４９（Ｂ）は断面
、および図４９（Ｆ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図４９
（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、９．７０乃至
４０．４７［ａｔｏｍｉｃ％］の範囲とした。図４９（Ｆ）に示すＥＤＸマッピングにお
ける全原子に対するＩｎ原子の比率は、９．１６乃至３５．７６［ａｔｏｍｉｃ％］の範
囲とした。
また、図４９（Ｃ）は断面、および図４９（Ｇ）は平面におけるＧａ原子のＥＤＸマッピ
ングである。なお、図４９（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＧａ原
子の比率は８．２３乃至３１．９５［ａｔｏｍｉｃ％］の範囲とした。図４９（Ｇ）に示
すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は８．２１乃至２８．８６［
ａｔｏｍｉｃ％］の範囲とした。
また、図４９（Ｄ）は断面、および図４９（Ｈ）は平面におけるＺｎ原子のＥＤＸマッピ
ングである。なお、図４９（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原
子の比率は５．３７乃至２５．９２［ａｔｏｍｉｃ％］の範囲とした。図４９（Ｈ）に示
すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は７．８６乃至２４．３６［
ａｔｏｍｉｃ％］の範囲とした。
なお、図４９（Ａ）、図４９（Ｂ）、図４９（Ｃ）、および図４９（Ｄ）は、試料３Ｊの
断面において、同範囲の領域を示した。図４９（Ｅ）、図４９（Ｆ）、図４９（Ｇ）、お
よび図４９（Ｈ）は、試料３Ｊの平面において、同範囲の領域を示した。
図４９（Ａ）には、横成長をした結晶群が明確に観察され、図４９（Ｅ）には、ヘキサゴ
ナル構造の１２０°の角度の結晶が観察された。
図４９（Ｂ）、および図４９（Ｄ）に示すＩｎ原子、およびＺｎ原子のＥＤＸマッピング
を見ると、白線で示したように、輝度の高い輝点が列をなしている様子が観測された。ま
た、図４９（Ｆ）、および図４９（Ｈ）では、これらの線のなす角度はおよそ１２０°で
ヘキサゴナル構造の特徴を有し、図４９（Ｂ）、および図４９（Ｄ）では、図４９（Ａ）
と同じ層状配列が観察できた。また、図４９（Ｃ）、および図４９（Ｇ）に示すように、
Ｇａ原子に関してはそれらの傾向はみられなかった。
なお、ＥＤＸの分解能は一般に原子配列の規則性の有無に影響される。単結晶のように原
子配列が規則的であるとき、ビームの入射方向に対して原子が直線状に並んでいるため、
入射電子はチャネリングし伝播する。そのため、原子カラムが分離できる。他方、原子配
列の規則性が低い場合、ビームの入射方向に対して原子列が揺らいでいるため、入射電子
はチャネリングせず拡がる。つまり、空間分解能は悪くなり、得られる像が、ぼやけた状
態で観察される場合がある。
つまり、ＣＡＡＣは単結晶ほど結晶性が高くないため、ビームの広がりにより、ＥＤＸマ
ッピングではＨＡＡＤＦ－ＳＴＥＭほどの分解能はなく、ぼやけた状態で観察されたと考
えられる。また、図４７より、ＣＡＣは、ビームが拡がった状態で見えるため、それぞれ
の原子は、周辺が広がりをもったナノ粒子であると判断できる。
以上より、ＣＡＣ－ＩＧＺＯは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構
造であり、ＩＧＺＯ化合物と異なる性質を有することが分かった。つまり、ＣＡＣ－ＩＧ
ＺＯは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状
である構造を有することが確認できた。
従って、ＣＡＣ－ＩＧＺＯを半導体素子に用いた場合、ＧａＯＸ３などに起因する性質と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および低いオフ電流（
Ｉｏｆｆ）を実現することが期待できる。また、ＣＡＣ－ＩＧＺＯを用いた半導体素子は
、信頼性が高い。従って、ＣＡＣ－ＩＧＺＯは、ディスプレイをはじめとするさまざまな
半導体装置に最適である。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様である、金属酸化物１０８を有するトランジスタ１５０を
作製し、電気特性および信頼性試験を行った。なお、本実施例においては、金属酸化物１
０８を有するトランジスタ１５０として、試料４Ａ、試料４Ｂ、試料４Ｃ、試料４Ｄ、試
料４Ｅ、試料４Ｆ、試料４Ｇ、試料４Ｈ、および試料４Ｊの９種のトランジスタを作製し
た。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料４Ａ、試料４Ｂ、試料４Ｃ、試料４Ｄ、試料４Ｅ、
試料４Ｆ、試料４Ｇ、試料４Ｈ、および試料４Ｊについて説明する。試料４Ａ乃至試料４
Ｊとして、実施の形態２、および図９乃至図１１で説明した作成方法により、図６の構造
を有するトランジスタ１５０を作製した。
なお、試料４Ａ乃至試料４Ｊは、それぞれ、金属酸化物１０８の成膜時の温度、および酸
素流量比を異なる条件で作製した。下表に、試料４Ａ乃至試料４Ｊにおける金属酸化物成
膜時の温度、および酸素流量比を示す。
なお、各試料は、実施の形態２にて説明した作製方法により作製した。また、金属酸化物
１０８の成膜工程において、ターゲットは、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
１：１：１．２［原子数比］）を用いた。
なお、トランジスタ１５０のチャネル長は２μｍ、チャネル幅は３μｍ（以下、Ｌ／Ｗ＝
２／３μｍともいう）とした。
＜トランジスタのＩｄ－Ｖｇ特性＞
次に、上記作製した試料４Ａ乃至試料４Ｊのトランジスタ（Ｌ／Ｗ＝２／３μｍ）のＩｄ
－Ｖｇ特性を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１
のゲート電極として機能する導電膜１１２に印加する電圧（以下、ゲート電圧（Ｖｇ）と
もいう）、及び第２のゲート電極として機能する導電膜１０６に印加する電圧（以下、バ
ックゲート電圧（Ｖｂｇ）ともいう）を、－１０Ｖから＋１０Ｖまで０．２５Ｖのステッ
プで印加した。また、ソース電極として機能する導電膜１２０ａに印加する電圧（以下、
ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導
電膜１２０ｂに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び
２０Ｖとした。
図５０に、試料４Ａ乃至試料４ＪのＩｄ－Ｖｇ特性結果、および電界効果移動度をそれぞ
れ示す。実線はＶｄが２０Ｖの時のＩｄを、一点鎖線は、Ｖｄが０．１Ｖの時のＩｄを示
す。また、破線は、Ｖｄが２０Ｖとして測定した値から算出した電界効果移動度を、点線
は、Ｖｄが０．１Ｖとして測定した値から算出した電界効果移動度を示す。なお、図５０
において、第１縦軸がＩｄ［Ａ］を、第２縦軸が電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ
］）を、横軸がＶｇ［Ｖ］を、それぞれ表す。
図５０より、試料４Ａ乃至試料４Ｊのトランジスタ１５０において、ノーマリオフの特性
が得られた。また、図５０に示すように、試料４Ａ乃至試料４Ｊの特性は、オン電流（Ｉ
ｏｎ）、電界効果移動度、特に飽和領域における電界効果移動度が異なることが確認でき
た。特に、電界効果移動度の形状に関して、最大飽和移動度の値、および０Ｖ付近の立ち
上がり特性の電界効果移動度の形状が大きく異なることがわかった。
図５０より、成膜時の基板温度が低いほど、または成膜時の酸素流量比が小さいほど、低
Ｖｇでの電界効果移動度が著しく向上していることが分かった。特に、試料４Ａでは、電
界効果移動度の最大値は４０ｃｍ２／Ｖｓに迫る値を示すことが確認された。低Ｖｇでの
移動度が高いということは、低電圧での高速駆動に適していることであり、ディスプレイ
をはじめとするさまざまな半導体装置への応用が期待できることが分かった。
また、図５０より、電界効果移動度において、Ｖｄが２０Ｖとして測定した値（破線）、
Ｖｄが０．１Ｖとして測定した値（点線）において、異なる挙動が確認できた。Ｖｄが２
０Ｖとして測定した値（破線）は、Ｖｇが高くなるにつれて、電界効果移動度が上昇した
。これは、トランジスタの発熱による影響であると考えられる。一方、Ｖｄが０．１Ｖと
して測定した値（点線）において、Ｖｇが高い範囲において、前出の式（５）で算出され
る理想的な飽和移動度曲線とほぼ重なる値を示した。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、基板上に成膜した本発明の一態様である金属酸化物について、エネルギー
分散型Ｘ線分光法（ＥＤＸ）を用い、ＥＤＸマッピングを取得し、評価することによって
、試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置
として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いた。
なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いた。
＜試料の構成と作製方法＞
本実施例においては、試料５Ａを作製した。試料５Ａは、基板と、基板上の金属酸化物と
、を有する。
次に、試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いた。続いて、スパッタリング装置を用いて、基板上
に金属酸化物として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成した。成膜条件は
、チャンバー内の圧力を０．６Ｐａとし、スパッタガスとして、流量２７０ｓｃｃｍのＡ
ｒ、および流量３０ｓｃｃｍのＯ２雰囲気下とし、ターゲットには金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いた。また、スパッタリング装
置内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給することで、金属
酸化物を成膜した。
以上の工程により、本実施例の試料５Ａを作製した。
＜測定結果＞
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇ
ａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移
に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域
について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることが
できる。
図５１には、試料５Ａの断面にかかる測定結果を示す。図５１（Ａ）は、断面におけるＴ
ＥＭ像、図５１（Ｂ）、および図５１（Ｃ）は、断面におけるＥＤＸマッピングを示す。
なお、ＥＤＸマッピングは、範囲において、測定元素が多いほど明るくなり、測定元素が
少ないほど暗くなるように、明暗で元素の割合を示した。また、図５１に示すＥＤＸマッ
ピングの倍率は７２０万倍とした。なお、図５１（Ａ）、図５１（Ｂ）、および図５１（
Ｃ）は、試料５Ａの断面において、同範囲の領域を示した。
図５１（Ｂ）は断面におけるＩｎ原子のＥＤＸマッピングである。なお、図５１（Ｂ）に
示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１２．１１乃至４０．
３０［ａｔｏｍｉｃ％］の範囲とした。また、図５１（Ｃ）は断面におけるＧａ原子のＥ
ＤＸマッピングである。なお、図５１（Ｃ）に示すＥＤＸマッピングにおける全原子に対
するＧａ原子の比率は、０．００乃至１３．１８［ａｔｏｍｉｃ％］の範囲とした。
図５１（Ｂ）、および図５１（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の
分布が見られ、試料５Ａにおいて、Ｉｎ原子、およびＧａ原子が分布を持って存在してい
る様子が確認できた。ここで、図５１（Ｂ）の高輝度から上位２５％の範囲において、黒
線で囲む５つの領域（領域９０１、領域９０２、領域９０３、領域９０４、および領域９
０５）を抽出した。また、図５１（Ｃ）の高輝度から上位２５％の範囲において、破線で
囲む５つの領域（領域９０６、領域９０７、領域９０８、領域９０９、および領域９１０
）を抽出した。また、図５１（Ｂ）の高輝度から上位７５％以上、上位２５％以下の範囲
において、白線で囲む５つの領域（領域９１１、領域９１２、領域９１３、領域９１４、
および領域９１５）を抽出した。
つまり、領域９０１乃至領域９０５は、比較的Ｉｎ原子が多く含まれる領域である。また
、領域９０６乃至領域９１０は、比較的Ｇａ原子が多く含まれる領域である。また、領域
９１１乃至領域９１５は、Ｉｎ原子とＧａ原子とが平均的に含まれる領域である。
図５１（Ｃ）では、Ｇａ原子が相対的に多い領域、つまり、破線で囲む５つの範囲（領域
９０６、領域９０７、領域９０８、領域９０９、および領域９１０）は、図５１（Ｂ）で
は、比較的暗い領域が観察された。つまり、Ｇａ原子が比較的多い領域は、Ｉｎ原子が比
較的少ないことが推測できた。
そこで、図５１（Ｂ）に示す領域９０１乃至領域９１５における各元素の割合を図５１（
Ｄ）に示した。黒線で囲む範囲（領域９０１、領域９０２、領域９０３、領域９０４、お
よび領域９０５）はＩｎ原子が相対的に多く、Ｇａ原子は相対的に少ない領域であること
が分かった。また、破線で囲む範囲（領域９０６、領域９０７、領域９０８、領域９０９
、および領域９１０）はＩｎ原子が比較的少なく、Ｇａ原子が多い領域であることが確認
できた。
次に、図５２には、試料５Ａの平面にかかる測定結果を示す。図５２（Ａ）は、平面にお
けるＴＥＭ像、図５２（Ｂ）、および図５２（Ｃ）は、平面におけるＥＤＸマッピングを
示す。なお、図５２（Ａ）、図５２（Ｂ）、および図５２（Ｃ）は、試料５Ａの平面にお
いて、同範囲の領域を示した。
図５２（Ｂ）は平面におけるＩｎ原子のＥＤＸマッピングである。なお、図５２（Ｂ）に
示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は、１２．１１乃至４３．
８０［ａｔｏｍｉｃ％］の範囲とした。また、図５２（Ｃ）は平面におけるＧａ原子のＥ
ＤＸマッピングである。なお、図５２（Ｃ）に示すＥＤＸマッピングにおける全原子に対
するＧａ原子の比率は、０．００乃至１４．８３［ａｔｏｍｉｃ％］の範囲とした。
図５２（Ｂ）、および図５２（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の
分布が見られ、試料５Ａにおいて、Ｉｎ原子、およびＧａ原子が分布を持って存在してい
る様子が確認できた。ここで、図５２（Ｂ）の高輝度から上位２５％の範囲において、黒
線で囲む５つの範囲（領域９２１、領域９２２、領域９２３、領域９２４、および領域９
２５）を抽出した。また、図５２（Ｃ）の高輝度から上位２５％の範囲において、破線で
囲む５つの範囲（領域９２６、領域９２７、領域９２８、領域９２９、および領域９３０
）を抽出した。また、図５２（Ｂ）の高輝度から上位７５％以上、上位２５％以下の範囲
において、白線で囲む５つの範囲（領域９３１、領域９３２、領域９３３、領域９３４、
および領域９３５）を抽出した。
まず、図５２（Ｃ）では、Ｇａ原子が相対的に多い領域、つまり、破線で囲む５つの範囲
（領域９２６、領域９２７、領域９２８、領域９２９、および領域９３０）は、図５２（
Ｂ）では、比較的暗い領域が観察された。つまり、Ｇａ原子が比較的多い領域は、Ｉｎ原
子が比較的少ないことが推測できた。
そこで、図５２（Ｂ）に示す領域９２１乃至領域９３５における各元素の割合を図５２（
Ｄ）に示した。黒線で囲む範囲（領域９２１、領域９２２、領域９２３、領域９２４、お
よび領域９２５）はＩｎ原子が相対的に多く、Ｇａ原子は相対的に少ない領域であること
が分かった。また、破線で囲む範囲（領域９２６、領域９２７、領域９２８、領域９２９
、および領域９３０）はＩｎ原子が比較的少なく、Ｇａ原子が多い領域であることが確認
できた。
図５１（Ｄ）、および図５２（Ｄ）より、Ｉｎ原子は、２５ａｔｏｍｉｃ％以上６０ａｔ
ｏｍｉｃ％以下の範囲で、分布を有することが分かった。また、Ｇａ原子は、３ａｔｏｍ
ｉｃ％以上４０ａｔｏｍｉｃ％以下の範囲で、分布を有することが分かった。
Ｉｎ原子が比較的多い領域は、相対的に導電性が高いと推測できる。一方、Ｇａ原子が比
較的多い領域は、相対的に絶縁性が高いと推測できる。従って、Ｉｎ原子が比較的多い領
域を、キャリアが流れることにより、導電性が発現し、高い電界効果移動度（μ）が実現
できたと考えられる。一方、Ｇａ原子が比較的多い領域が、金属酸化物中に分布を有する
ことで、リーク電流を抑制し、良好なスイッチング動作を実現できたと考えられる。
つまり、ＣＡＣ構造を有する金属酸化物を半導体素子に用いた場合、Ｇａ原子などに起因
する絶縁性と、Ｉｎ原子に起因する導電性とが、相補的に作用することにより、高いオン
電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができたといえる。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様である、金属酸化物１０８を有するトランジスタ１５０を
作製し、欠陥準位密度の測定を行った。なお、本実施例においては、金属酸化物１０８を
有するトランジスタ１５０として、試料６Ａ、試料６Ｂ、試料６Ｃ、試料６Ｄ、試料６Ｅ
、試料６Ｆ、試料６Ｇ、試料６Ｈ、および試料６Ｊの９種のトランジスタを作製した。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料６Ａ、乃至試料６Ｊについて説明する。試料６Ａ、
乃至試料６Ｊとして、実施の形態２、および図９乃至図１１で説明した作成方法により、
図６の構造を有するトランジスタ１５０を作製した。
なお、試料６Ａ、乃至試料６Ｊは、それぞれ、金属酸化物１０８の成膜時の温度、および
酸素流量比を異なる条件で作製した。また、金属酸化物１０８の成膜工程において、ター
ゲットとして、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］
）を用いた。下表に、試料６Ａ、乃至試料６Ｊにおける金属酸化物成膜時の温度、および
酸素流量比を示す。
なお、各試料は、実施の形態２にて説明した作製方法により作製した。
また、トランジスタ１５０のチャネル長は２μｍ、チャネル幅は３μｍ（以下、Ｌ／Ｗ＝
２／３μｍともいう）、またはチャネル長は２μｍ、チャネル幅は５０μｍ（以下、Ｌ／
Ｗ＝２／５０μｍともいう）とした。
＜トランジスタ特性を用いた浅い欠陥準位の評価＞
［浅い欠陥準位密度の評価方法］
金属酸化物の浅い欠陥準位（以下、ｓＤＯＳとも記す）は、金属酸化物を半導体として用
いたトランジスタの電気特性からも見積もることができる。以下ではトランジスタの界面
準位の密度を評価し、その界面準位の密度に加え、界面準位にトラップされる電子数Ｎｔ
ｒａｐを考慮した場合において、サブスレッショルドリーク電流を予測する方法について
説明する。
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流－
ゲート電圧（Ｉｄ－Ｖｇ）特性の実測値と、ドレイン電流－ゲート電圧（Ｉｄ－Ｖｇ）特
性の計算値とを比較することによって、評価することができる。
図５３に、ソース電圧Ｖｓ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおける、計算によって
得られた理想的なＩｄ－Ｖｇ特性と、トランジスタにおける実測のＩｄ－Ｖｇ特性と、を
示す。なお、トランジスタの測定結果のうち、ドレイン電流Ｉｄの測定が容易な１×１０
－１３Ａ以上の値のみプロットした。
計算で求めた理想的なＩｄ－Ｖｇ特性と比べて、実測のＩｄ－Ｖｇ特性はゲート電圧Ｖｇ
に対するドレイン電流Ｉｄの変化が緩やかとなる。これは、伝導帯下端のエネルギー（Ｅ
ｃと表記する。）の近くに位置する浅い界面準位に電子がトラップされたためと考えられ
る。ここでは、フェルミ分布関数を用いて、浅い界面準位へトラップされる（単位面積、
単位エネルギーあたりの）電子数Ｎｔｒａｐを考慮することで、より厳密に界面準位の密
度Ｎｉｔを見積もることができる。
まず、図５４に示す模式的なＩｄ－Ｖｇ特性を用いて界面トラップ準位にトラップされる
電子数Ｎｔｒａｐの評価方法について説明する。破線は計算によって得られるトラップ準
位のない理想的なＩｄ－Ｖｇ特性を示す。また、破線において、ドレイン電流がＩｄ１か
らＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実線は、実測
のＩｄ－Ｖｇ特性を示す。実線において、ドレイン電流がＩｄ１からＩｄ２に変化すると
きのゲート電圧Ｖｇの変化をΔＶｅｘとする。ドレイン電流がＩｄ１、Ｉｄ２のときの着
目する界面における電位はそれぞれφｉｔ１、φｉｔ２とし、その変化量をΔφｉｔとす
る。
図５４において、実測値は計算値よりも傾きが小さいため、ΔＶｅｘは常にΔＶｉｄより
も大きいことがわかる。このとき、ΔＶｅｘとΔＶｉｄの差が、浅い界面準位に電子をト
ラップすることに要した電位差を表す。したがって、トラップされた電子による電荷の変
化量ΔＱｔｒａｐは以下の式（６）で表すことができる。
Ｃｔｇは面積当たりの絶縁体と半導体の合成容量となる。また、ΔＱｔｒａｐは、トラッ
プされた（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを用いて、式（７）で
表すこともできる。なお、ｑは電気素量である。
式（６）と式（７）とを連立させることで式（８）を得ることができる。
次に、式（８）の極限Δφｉｔ→０を取ることで、式（９）を得ることができる。
即ち、理想的なＩｄ－Ｖｇ特性、実測のＩｄ－Ｖｇ特性および式（９）を用いて、界面に
おいてトラップされた電子数Ｎｔｒａｐを見積もることができる。また、ドレイン電流と
の界面における電位との関係については、上述の計算によって求めることができる。
また、単位面積、単位エネルギーあたりの電子数Ｎｔｒａｐと界面準位の密度Ｎｉｔは式
（１０）のような関係にある。
ここで、ｆ（Ｅ）はフェルミ分布関数である。式（９）から得られたＮｔｒａｐを式（１
０）でフィッティングすることで、Ｎｉｔは決定される。このＮｉｔを設定したデバイス
シミュレータを用いた計算により、Ｉｄ＜０．１ｐＡを含む伝達特性を得ることができる
。
次に、図５３に示す実測のＩｄ－Ｖｇ特性に式（９）を適用し、Ｎｔｒａｐを抽出した結
果を図５５に白丸印で示す。ここで、図５５の縦軸は半導体の伝導帯下端Ｅｃからのフェ
ルミエネルギーＥｆである。破線を見るとＥｃのすぐ下の位置に極大値となっている。式
（１０）のＮｉｔとして、式（１１）のテール分布を仮定すると図５５の破線のように非
常に良くＮｔｒａｐをフィッティングでき、フィッティングパラメータとして、伝導帯端
のトラップ密度Ｎｔａ＝１．６７×１０１３ｃｍ－２／ｅＶ、特性減衰エネルギーＷｔａ
＝０．１０５ｅＶが得られた。
次に、得られた界面準位のフィッティング曲線をデバイスシミュレータを用いた計算にフ
ィードバックすることにより、Ｉｄ－Ｖｇ特性を逆算した結果を図５６（Ａ）、および図
５６（Ｂ）に示す。図５６（Ａ）に、ドレイン電圧Ｖｄが０．１Ｖおよび１．８Ｖの場合
の計算によって得られたＩｄ－Ｖｇ特性と、ドレイン電圧Ｖｄが０．１Ｖ及び１．８Ｖの
場合のトランジスタにおける実測のＩｄ－Ｖｇ特性とを示す。また、図５６（Ｂ）は、図
５６（Ａ）のドレイン電流Ｉｄを対数としたグラフである。
計算により得られた曲線と、実測値のプロットはほぼ一致しており、計算値と実測値とで
高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法として
、上記の方法が十分に妥当であることが分かる。
［浅い欠陥準位密度の評価結果］
次に、上述の方法に基づいて、測定した電気特性と理想的な計算値とを比較することによ
り、試料６Ａ、試料６Ｂ、試料６Ｃ、試料６Ｄ、試料６Ｅ、試料６Ｆ、試料６Ｇ、試料６
Ｈ、および試料６Ｊの浅い欠陥準位密度を測定した。
図５７に試料６Ａ、試料６Ｂ、試料６Ｃ、試料６Ｄ、試料６Ｅ、試料６Ｆ、試料６Ｇ、試
料６Ｈ、および試料６Ｊの浅い欠陥準位密度の平均値を算出した結果を示す。
図５７に示すように、金属酸化物１０８の成膜時の酸素流量比が小さいほど、また、成膜
時の温度が低温であるほど、浅い欠陥準位密度のピーク値が極めて低い試料であることが
わかった。
このように、試料６Ａ乃至試料６Ｊは、欠陥準位密度が低い金属酸化物膜が形成されたト
ランジスタであることが分かった。特に、低温かつ低酸素流量比の条件で成膜した金属酸
化物膜とすることで酸素透過性が向上し、トランジスタの作製工程中に拡散する酸素量が
増大することにより、金属酸化物膜中、及び金属酸化物膜と絶縁膜との界面の酸素欠損等
の欠陥が低減しているためだと推測される。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様である、金属酸化物１０８を有するトランジスタ１５０を
作製し、欠陥準位密度の測定を行った。なお、本実施例においては、金属酸化物１０８を
有するトランジスタ１５０として、試料７Ａ、試料７Ｂ、試料７Ｃ、試料７Ｄ、試料７Ｅ
、試料７Ｆ、試料７Ｇ、試料７Ｈ、および試料７Ｊの９種のトランジスタを作製した。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料７Ａ、乃至試料７Ｊについて説明する。試料７Ａ、
乃至試料７Ｊとして、実施の形態２、および図９乃至図１１で説明した作製方法により、
図６の構造を有するトランジスタ１５０を作製した。
なお、試料７Ａ、乃至試料７Ｊは、それぞれ、金属酸化物１０８の成膜時の温度、および
酸素流量比を異なる条件で作製した。また、金属酸化物１０８の成膜工程において、ター
ゲットとして、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
）を用いた。下表に、試料７Ａ、乃至試料７Ｊおける金属酸化物成膜時の温度、および酸
素流量比を示す。
なお、各試料は、実施の形態２にて説明した作製方法により作製した。
また、トランジスタ１５０のチャネル長は２μｍ、チャネル幅は３μｍ（以下、Ｌ／Ｗ＝
２／３μｍともいう）、またはチャネル長は２μｍ、チャネル幅は５０μｍ（以下、Ｌ／
Ｗ＝２／５０μｍともいう）とした。
＜トランジスタ特性を用いた浅い欠陥準位の評価＞
［浅い欠陥準位密度の評価方法］
金属酸化物１０８の浅い欠陥準位を、金属酸化物を半導体として用いたトランジスタの電
気特性を用いて、見積もった。算出方法は、先の実施例で説明した手法と同様の方法を用
いた。トランジスタの界面準位の密度を評価し、その界面準位の密度に加え、界面準位に
トラップされる電子数Ｎｔｒａｐを考慮した場合において、サブスレッショルドリーク電
流を予測した。
［浅い欠陥準位密度の評価結果］
次に、上述の方法に基づいて、測定した電気特性と理想的な計算値とを比較することによ
り、試料７Ａ、試料７Ｂ、試料７Ｃ、試料７Ｄ、試料７Ｅ、試料７Ｆ、試料７Ｇ、試料７
Ｈ、および試料７Ｊの浅い欠陥準位密度を測定した。
図５８に試料７Ａ、試料７Ｂ、試料７Ｃ、試料７Ｄ、試料７Ｅ、試料７Ｆ、試料７Ｇ、試
料７Ｈ、および試料７Ｊの浅い欠陥準位密度の平均値を算出した結果を示す。
図５８に示すように、金属酸化物１０８の成膜時の酸素流量比が小さいほど、また、成膜
時の温度が低温であるほど、浅い欠陥準位密度のピーク値が極めて低い試料であることが
わかった。
このように、試料７Ａ乃至試料７Ｊは、欠陥準位密度が低い金属酸化物膜が形成されたト
ランジスタであることが分かった。特に、低温かつ低酸素流量比の条件で成膜した金属酸
化物膜とすることで酸素透過性が向上し、トランジスタの作製工程中に拡散する酸素量が
増大することにより、金属酸化物膜中、及び金属酸化物膜と絶縁膜との界面の酸素欠損等
の欠陥が低減しているためだと推測される。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様である、金属酸化物１０８を有するトランジスタ１５０を
作製し、電気特性および信頼性試験を行った。なお、本実施例においては、金属酸化物１
０８を有するトランジスタ１５０として、試料８Ａのトランジスタを作製した。
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料８Ａについて説明する。試料８Ａとして、実施の形
態２、および図９乃至図１１で説明した作成方法により、図６の構造を有するトランジス
タ１５０を作製した。
下表に、試料８Ａにおける金属酸化物１０８の成膜時の温度、および酸素流量比を示す。
なお、試料８Ａは、実施の形態２にて説明した作製方法により作製した。また、金属酸化
物１０８の成膜工程において、ターゲットは、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝５：１：７［原子数比］）を用いた。
なお、トランジスタ１５０のチャネル長は３μｍ、チャネル幅は５０μｍ（以下、Ｌ／Ｗ
＝３／５０μｍともいう）とした。
＜トランジスタのＩｄ－Ｖｇ特性＞
次に、上記作製した試料８Ａのトランジスタ（Ｌ／Ｗ＝３／５０μｍ）のＩｄ－Ｖｇ特性
を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電
極として機能する導電膜１１２に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、
及び第２のゲート電極として機能する導電膜１０６に印加する電圧（以下、バックゲート
電圧（Ｖｂｇ）ともいう）を、－１０Ｖから＋１０Ｖまで０．２５Ｖのステップで印加し
た。また、ソース電極として機能する導電膜１２０ａに印加する電圧（以下、ソース電圧
（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜１２０
ｂに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとし
た。
図５９に、試料８ＡのＩｄ－Ｖｇ特性結果、および電界効果移動度をそれぞれ示す。実線
はＶｄが２０Ｖの時のＩｄ、一点鎖線は、Ｖｄが０．１Ｖの時のＩｄを示す。また、破線
は、電界効果移動度を示す。なお、図５９において、第１縦軸がＩｄ［Ａ］を、第２縦軸
が電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）を、横軸がＶｇ［Ｖ］を、それぞれ表す。
また、電界効果移動度については、Ｖｄを２０Ｖとして測定した値から算出した。
なお、図５９において、測定時のＩｄの上限値を１ｍＡとして測定している。図５９にお
けるＶｄ＝２０Ｖの条件では、Ｖｇ＝７．５ＶでＩｄがこの上限値を超える値となってい
る。そのため図５９では、このＩｄ－Ｖｇ特性から見積もられる電界効果移動度として、
Ｖｇ＝７．５Ｖ以下の範囲を明示している。
図５９に示すように、本実施例で作製したトランジスタは、良好な電気特性を有する。こ
こで、図５９に示すトランジスタの特性を表９に示す。
このように、本実施例で作製したトランジスタは、電界効果移動度が１００ｃｍ２／Ｖｓ
を超えている。これは、低温ポリシリコンを用いたトランジスタに匹敵するほどの高い値
であり、金属酸化物１０８を用いたトランジスタでは、驚異的な特性であるといえる。
表９に示すように、試料８Ａは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下
の範囲での電界効果移動度の最大値が、６０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未満で
ある第１の領域と、しきい値電圧が、－１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が、
０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０－１２Ａ／ｃｍ
２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（
ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（
Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上２未
満となる。
上記のトランジスタの特性としては、先に説明の金属酸化物１０８を用いることで得られ
る。金属酸化物１０８をトランジスタの半導体層に用いることで、キャリア移動度が高い
機能と、スイッチング特性が良好である機能と、を同時に兼ね備えることが実現できる。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。
００１ 領域
００２ 領域
１００ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 金属酸化物
１０８ａ 金属酸化物
１０８ｎ 領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
１５０ トランジスタ
１６０ トランジスタ
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３００Ｄ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 金属酸化物
３１２ａ 導電膜
３１２ｂ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ａ 導電膜
３２０ｂ 導電膜
３４１ａ 開口部
３４１ｂ 開口部
３４２ａ 開口部
３４２ｂ 開口部
３４２ｃ 開口部
６００ 表示パネル
６０１ トランジスタ
６０４ 接続部
６０５ トランジスタ
６０６ トランジスタ
６０７ 接続部
６１２ 液晶層
６１３ 導電膜
６１７ 絶縁膜
６２０ 絶縁膜
６２１ 絶縁膜
６２３ 導電膜
６３１ 着色層
６３２ 遮光膜
６３３ａ 配向膜
６３３ｂ 配向膜
６３４ 着色層
６３５ 導電膜
６４０ 液晶素子
６４１ 接着層
６４２ 接着層
６４３ 導電膜
６４４ ＥＬ層
６４５ａ 導電膜
６４５ｂ 導電膜
６４６ 絶縁膜
６４７ 絶縁膜
６４８ 導電膜
６４９ 接続層
６５１ 基板
６５２ 導電膜
６５３ 半導体膜
６５４ 導電膜
６５５ 開口
６５６ 偏光板
６５９ 回路
６６０ 発光素子
６６１ 基板
６６２ 表示部
６６３ 導電膜
６６６ 配線
６７２ ＦＰＣ
６７３ ＩＣ
６８１ 絶縁膜
６８２ 絶縁膜
６８３ 絶縁膜
６８４ 絶縁膜
６８５ 絶縁膜
６８６ 接続体
６８７ 接続部
７００ モデル
７０２ 局所構造
７０４ 局所構造
７０６ 局所構造
７０８ 局所構造
７１０ 局所構造
７１２ 局所構造
９０１ 領域
９０２ 領域
９０３ 領域
９０４ 領域
９０５ 領域
９０６ 領域
９０７ 領域
９０８ 領域
９０９ 領域
９１０ 領域
９１１ 領域
９１２ 領域
９１３ 領域
９１４ 領域
９１５ 領域
９２０ 領域
９２１ 領域
９２２ 領域
９２３ 領域
９２４ 領域
９２５ 領域
９２６ 領域
９２７ 領域
９２８ 領域
９２９ 領域
９３０ 領域
９３１ 領域
９３２ 領域
９３３ 領域
９３４ 領域
９３５ 領域

Claims (1)

  1. 金属酸化物膜と、
    前記金属酸化物膜上の絶縁膜と、
    前記絶縁膜上の導電膜と、を有するトランジスタであって、
    前記金属酸化物膜は、ＩｎとＧａとＺｎとを有し、
    前記金属酸化物膜は、前記トランジスタのチャネル形成領域を有し、
    前記導電膜は、前記トランジスタのゲート電極として機能する領域を有し、
    前記金属酸化物膜は、ＩｎとＧａとＺｎとを有する第１の領域と、ＩｎとＧａとＺｎとを有する第２の領域と、を有し、
    前記第２の領域のＧａに対するＩｎの原子数比は、前記第１の領域のＧａに対するＩｎの原子数比よりも大きく、
    前記第１の領域は、０．５ｎｍ以上１０ｎｍ以下の第１の部分を有し、
    前記第２の領域は、０．５ｎｍ以上１０ｎｍ以下の第２の部分を有し、
    前記金属酸化物膜は、複数の前記第１の部分と複数の前記第２の部分とが、それぞれ互いにモザイク状にランダムに混合し且つ分散しているトランジスタ（但し、前記第１の領域と前記第２の領域が積層された場合を除く）。
JP2023030791A 2016-06-03 2023-03-01 トランジスタ Active JP7485811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024074637A JP2024100791A (ja) 2016-06-03 2024-05-02 トランジスタ

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
JP2016111984 2016-06-03
JP2016111984 2016-06-03
JP2016125756 2016-06-24
JP2016125756 2016-06-24
JP2016126116 2016-06-25
JP2016126116 2016-06-25
JP2016135510 2016-07-07
JP2016135510 2016-07-07
JP2016151723 2016-08-02
JP2016151723 2016-08-02
JP2016155888 2016-08-08
JP2016155888 2016-08-08
JP2016184961 2016-09-22
JP2016184961 2016-09-22
JP2016189426 2016-09-28
JP2016189426 2016-09-28
JP2017109440A JP2018061004A (ja) 2016-06-03 2017-06-01 金属酸化物、および電界効果トランジスタ
JP2021081494A JP7238014B2 (ja) 2016-06-03 2021-05-13 トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021081494A Division JP7238014B2 (ja) 2016-06-03 2021-05-13 トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024074637A Division JP2024100791A (ja) 2016-06-03 2024-05-02 トランジスタ

Publications (2)

Publication Number Publication Date
JP2023067924A JP2023067924A (ja) 2023-05-16
JP7485811B2 true JP7485811B2 (ja) 2024-05-16

Family

ID=60478090

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017109440A Withdrawn JP2018061004A (ja) 2016-06-03 2017-06-01 金属酸化物、および電界効果トランジスタ
JP2021081494A Active JP7238014B2 (ja) 2016-06-03 2021-05-13 トランジスタ
JP2023030791A Active JP7485811B2 (ja) 2016-06-03 2023-03-01 トランジスタ
JP2024074637A Pending JP2024100791A (ja) 2016-06-03 2024-05-02 トランジスタ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017109440A Withdrawn JP2018061004A (ja) 2016-06-03 2017-06-01 金属酸化物、および電界効果トランジスタ
JP2021081494A Active JP7238014B2 (ja) 2016-06-03 2021-05-13 トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024074637A Pending JP2024100791A (ja) 2016-06-03 2024-05-02 トランジスタ

Country Status (6)

Country Link
US (4) US10665611B2 (ja)
JP (4) JP2018061004A (ja)
KR (1) KR102296809B1 (ja)
CN (2) CN109196656B (ja)
TW (1) TWI743128B (ja)
WO (1) WO2017208119A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN109121438B (zh) * 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
TW202129966A (zh) 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP6696046B2 (ja) 2017-03-13 2020-05-20 株式会社半導体エネルギー研究所 複合酸化物およびトランジスタ
KR102196005B1 (ko) * 2017-10-18 2020-12-30 한양대학교 산학협력단 막 및 멀티레벨 소자
KR102537314B1 (ko) * 2018-10-17 2023-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
DE112020000892T5 (de) * 2019-02-22 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Brillenartiges elektronisches Gerät
KR20240071082A (ko) * 2022-11-15 2024-05-22 호서대학교 산학협력단 성능이 향상된 산화물 박막 트랜지스터 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015181151A (ja) 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015181161A (ja) 2014-03-07 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
JP2016092824A5 (ja) 2015-10-23 2018-11-22 半導体装置

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03232988A (ja) * 1990-02-06 1991-10-16 Toyo Tanso Kk 炭素電極ならびにそれを用いるｈｆ含有溶融塩の電解方法及び装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
CN1937250A (zh) * 1998-11-17 2007-03-28 株式会社半导体能源研究所 制造半导体器件的方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6560077B2 (en) * 2000-01-10 2003-05-06 The University Of Alabama CPP spin-valve device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4240403B2 (ja) * 2003-12-11 2009-03-18 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7410352B2 (en) 2005-04-13 2008-08-12 The Boeing Company Multi-ring system for fuselage barrel formation
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8912537B2 (en) * 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108121B1 (ko) * 2013-06-10 2020-05-08 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN103762244A (zh) * 2013-11-29 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
CN104867981B (zh) 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP6166207B2 (ja) * 2014-03-28 2017-07-19 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP6486712B2 (ja) 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
KR20150126272A (ko) 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6587497B2 (ja) 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015181151A (ja) 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015181161A (ja) 2014-03-07 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
JP2016092824A5 (ja) 2015-10-23 2018-11-22 半導体装置

Also Published As

Publication number Publication date
JP2021122060A (ja) 2021-08-26
TWI743128B (zh) 2021-10-21
US11069717B2 (en) 2021-07-20
CN114664949A (zh) 2022-06-24
CN109196656A (zh) 2019-01-11
US10665611B2 (en) 2020-05-26
KR102296809B1 (ko) 2021-08-31
KR20190013833A (ko) 2019-02-11
WO2017208119A1 (en) 2017-12-07
JP2024100791A (ja) 2024-07-26
US20200235137A1 (en) 2020-07-23
JP7238014B2 (ja) 2023-03-13
CN109196656B (zh) 2022-04-19
US20230282648A1 (en) 2023-09-07
JP2018061004A (ja) 2018-04-12
US11574933B2 (en) 2023-02-07
US20170352690A1 (en) 2017-12-07
US20210408073A1 (en) 2021-12-30
TW201810629A (zh) 2018-03-16
JP2023067924A (ja) 2023-05-16

Similar Documents

Publication Publication Date Title
JP7485811B2 (ja) トランジスタ
JP7282236B2 (ja) 表示装置
US11845673B2 (en) Composite oxide comprising In and Zn, and transistor
JP6188977B1 (ja) 複合酸化物、トランジスタ、表示装置、及び半導体装置
JP7048707B2 (ja) トランジスタおよび表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230310

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240502

R150 Certificate of patent or registration of utility model

Ref document number: 7485811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150