JP2016092824A5 - 半導体装置 - Google Patents

Claims (4)

1. 第１乃至第４の画素を有する画素部と、
   前記第１乃至第４の画素の外部に設けられた第１及び第２のスイッチと、
   前記第１乃至第４の画素の外部に設けられた第１の配線と、を有し、
   前記第１の画素及び前記第２の画素は、第２の配線と電気的に接続され、
   前記第３の画素及び前記第４の画素は、第３の配線と電気的に接続され、
   前記第１のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第１のスイッチの第２の端子は、前記第２の配線と電気的に接続され、
   前記第２のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第２のスイッチの第２の端子は、前記第３の配線と電気的に接続され、
   前記第１乃至第４の画素のリセットを行う第１のステップと、
   前記第１のステップの後、前記第１のスイッチをオン状態とし、前記第１の配線の電位を前記第２の配線に供給し、前記第１の画素及び前記第２の画素から電気信号を読み出す第２のステップと、
   前記第２のステップの後、前記第１乃至第４の画素のリセットを行う第３のステップと、
   前記第３のステップの後、前記第２のスイッチをオン状態とし、前記第１の配線の電位を前記第３の配線に供給し、前記第３の画素及び前記第４の画素から電気信号を読み出す第４のステップと、を有する半導体装置。
2. 請求項１において、
   前記第１乃至第４の画素にリセット電位を供給する機能を有する第４の配線を有し、
   前記第１の配線には、前記第４の配線よりも高い電位が供給される半導体装置。
3. 請求項１又は２において、
   前記第１乃至第４の画素は、光電変換素子と、トランジスタと、を有し、
   前記光電変換素子は、前記トランジスタと電気的に接続され、
   前記トランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置。
4. 請求項１又は２において、
   前記第１のスイッチは、第１のトランジスタによって構成され、
   前記第２のスイッチは、第２のトランジスタによって構成され、
   前記第１乃至第４の画素は、光電変換素子と、第３のトランジスタと、を有し、
   前記光電変換素子は、前記第３のトランジスタと電気的に接続され、
   前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に単結晶半導体を有し、
   前記第３のトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記第３のトランジスタは、前記第１のトランジスタ及び前記第２のトランジスタ上に積層されている半導体装置。