JP2012003251A5 - 表示装置 - Google Patents

Claims (5)

1. 画素を有し、
   前記画素は、表示素子と、トランジスタと、を有し、
   前記トランジスタのゲートは、第１の配線と電気的に接続され、
   前記トランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
   前記トランジスタのソース又はドレインの他方は、前記表示素子と電気的に接続される表示装置であって、
   第１の期間と、第２の期間と、第３の期間と、を有し、
   前記第１の期間は、第４の期間と、第５の期間と、を有し、
   前記第２の期間は、第６の期間と、第７の期間と、を有し、
   前記第４の期間において、前記第１の配線に第１の電位が与えられ、
   前記第４の期間において、前記トランジスタはオンであり、
   前記第４の期間において、前記第２の配線に第１の信号が入力され、
   前記第５の期間において、前記第１の配線に第２の電位が与えられ、
   前記第５の期間において、前記トランジスタはオフであり、
   前記第６の期間において、前記第１の配線に前記第１の電位が与えられ、
   前記第６の期間において、前記トランジスタはオンであり、
   前記第６の期間において、前記第２の配線に第２の信号が入力され、
   前記第７の期間において、前記第１の配線に前記第２の電位が与えられ、
   前記第７の期間において、前記トランジスタはオフであり、
   前記第３の期間において、前記第１の配線に第３の電位が与えられ、
   前記第３の期間において、前記トランジスタはオフであり、
   前記第３の電位と前記第２の信号の電位との電位差の絶対値は、前記第２の電位と前記第２の信号の電位との絶対値よりも小さいことを特徴とする表示装置。
2. 画素を有し、
   前記画素は、表示素子と、トランジスタと、を有し、
   前記トランジスタのゲートは、第１の配線と電気的に接続され、
   前記トランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
   前記トランジスタのソース又はドレインの他方は、前記表示素子と電気的に接続される表示装置であって、
   第１の期間と、第２の期間と、第３の期間と、を有し、
   前記第１の期間は、第４の期間と、第５の期間と、を有し、
   前記第２の期間は、第６の期間と、第７の期間と、を有し、
   前記第４の期間において、前記第１の配線に第１の電位が与えられ、
   前記第４の期間において、前記トランジスタはオンであり、
   前記第４の期間において、前記第２の配線に第１の信号が入力され、
   前記第５の期間において、前記第１の配線に第２の電位が与えられ、
   前記第５の期間において、前記トランジスタはオフであり、
   前記第６の期間において、前記第１の配線に前記第１の電位が与えられ、
   前記第６の期間において、前記トランジスタはオンであり、
   前記第６の期間において、前記第２の配線に第２の信号が入力され、
   前記第７の期間において、前記第１の配線に前記第２の電位が与えられ、
   前記第７の期間において、前記トランジスタはオフであり、
   前記第３の期間において、前記第１の配線に第３の電位が与えられ、
   前記第３の期間において、前記トランジスタはオフであり、
   前記第３の電位は、前記第２の電位よりも高く、且つ前記第１の電位よりも低いことを特徴とする表示装置。
3. 請求項１又は請求項２において、
   ゲートドライバを有し、
   前記ゲートドライバは、レベルシフタを有し、
   前記レベルシフタは、第１の電源線と電気的に接続され、
   前記レベルシフタは、第２の電源線と電気的に接続され、
   前記第１の電源線には、前記第１の電位が与えられ、
   前記第２の電源線には、前記第１の期間及び前記第２の期間において、前記第２の電位が与えられ、
   前記第２の電源線には、前記第３の期間において、前記第３の電位が与えられることを特徴とする表示装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記トランジスタは、酸化物半導体にチャネル形成領域を有することを特徴とする表示装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記トランジスタのオフ電流は、８５℃にて１００ｚＡ／μｍ未満であることを特徴とする表示装置。