WO2007110948A1 - 表示素子及びその駆動方法並びにそれを備えた電子ペーパー - Google Patents

表示素子及びその駆動方法並びにそれを備えた電子ペーパー Download PDF

Info

Publication number
WO2007110948A1
WO2007110948A1 PCT/JP2006/306494 JP2006306494W WO2007110948A1 WO 2007110948 A1 WO2007110948 A1 WO 2007110948A1 JP 2006306494 W JP2006306494 W JP 2006306494W WO 2007110948 A1 WO2007110948 A1 WO 2007110948A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
liquid crystal
display element
pixels
scanning
Prior art date
Application number
PCT/JP2006/306494
Other languages
English (en)
French (fr)
Inventor
Toshiaki Yoshihara
Masaki Nose
Junji Tomita
Yoshihisa Kurosaki
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2008507332A priority Critical patent/JP4850902B2/ja
Priority to PCT/JP2006/306494 priority patent/WO2007110948A1/ja
Publication of WO2007110948A1 publication Critical patent/WO2007110948A1/ja
Priority to US12/238,028 priority patent/US8232952B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13476—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which at least one liquid crystal cell or layer assumes a scattering state
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13478—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells based on selective reflection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels

Definitions

  • the present invention relates to a display element having a structure in which a plurality of display units are stacked, a driving method thereof, and an electronic paper including the display element.
  • cholesteric liquid crystal or chiral nematic liquid crystal, hereinafter referred to as cholesteric liquid crystal
  • Cholesteric liquid crystals have excellent characteristics such as semi-permanent display retention characteristics (memory characteristics), clear color display characteristics, high contrast characteristics, and high resolution characteristics.
  • FIG. 19 schematically shows a cross-sectional configuration of a liquid crystal display element 51 capable of full color display using a cholesteric liquid crystal.
  • the liquid crystal display element 51 has a structure in which a blue (B) display unit 46b, a green (G) display unit 46g, and a red (R) display unit 46r are stacked in order as well.
  • the upper substrate 47b side is the display surface, and external light (solid arrow) is incident on the display surface as well as the force above the substrate 47b.
  • the observer's eyes and the observation direction are schematically shown above the substrate 47b.
  • the B display section 46b includes a blue (B) liquid crystal 43b sealed between a pair of upper and lower substrates 47b and 49b, and a pulse voltage source 41b that applies a predetermined pulse voltage to the B liquid crystal layer 43b. is doing.
  • the G display unit 46g includes a green (G) liquid crystal 43g sealed between a pair of upper and lower substrates 47g and 49g, and a pulse voltage source 41g for applying a predetermined noise voltage to the G liquid crystal layer 43g.
  • the R display unit 46r includes a red (R) liquid crystal 43r sealed between a pair of upper and lower substrates 47r and 49r, and a pulse voltage source 41r that applies a predetermined noise voltage to the R liquid crystal layer 43r.
  • the cholesteric liquid crystal used in each of the B, G, and R liquid crystal layers 43b, 43g, and 43r has a content of several tens of wt% of a nematic liquid crystal containing a chiral additive (also known as chiral material). It is a liquid crystal mixture added in a relatively large amount. When a relatively large amount of chiral material is contained in a nematic liquid crystal, a cholesteric phase in which nematic liquid crystal molecules are strongly twisted can be formed.
  • Cholesteric liquid crystal has bistability (memory property), and is in an intermediate state in which a planar state, a focal conic state, or a planar state and a focal conic state are mixed by adjusting the electric field strength applied to the liquid crystal. Either state can be taken, and once the planar state, the focal conic state, or an intermediate state in which they are mixed, the state is stably maintained even in the absence of an electric field.
  • the planar state is obtained by applying a predetermined high voltage between the upper and lower substrates 47 and 49 to give a strong electric field to the liquid crystal layer 43 and then suddenly reducing the electric field to zero.
  • the focal conic state can be obtained, for example, by applying a predetermined voltage lower than the above high voltage between the upper and lower substrates 47 and 49 to apply an electric field to the liquid crystal layer 43 and then suddenly reducing the electric field to zero.
  • a voltage lower than the voltage at which the focal conic state is obtained is applied between the upper and lower substrates 47 and 49, and an electric field is applied to the liquid crystal layer 43. After applying, the electric field is suddenly reduced to zero.
  • FIG. 20 (a) shows the alignment state of the cholesteric liquid crystal molecules 33 when the B liquid crystal layer 43b of the B display section 46b is in the planar state.
  • the liquid crystal molecules 33 in the planar state are sequentially rotated in the substrate thickness direction to form a spiral structure, and the spiral axis of the spiral structure is substantially perpendicular to the substrate surface.
  • the average refractive index n can be adjusted by selecting a liquid crystal material and a chiral material.
  • the turning pitch p can be adjusted by adjusting the content of the chiral material.
  • FIG. 20B shows the alignment state of the liquid crystal molecules 33 of the cholesteric liquid crystal when the B liquid crystal layer 43b of the B display section 46b is in the focal conic state.
  • the liquid crystal molecules 33 in the focal conic state are sequentially rotated in the in-plane direction of the substrate to form a spiral structure, and the spiral axis of the spiral structure is substantially parallel to the substrate surface.
  • the selectivity of the reflected wavelength is lost in the B liquid crystal layer 43b, and most of the incident light is transmitted. Since the transmitted light is absorbed by the light absorption layer 45 disposed on the back surface of the lower substrate 49r of the R display portion 46r, dark (black) display can be realized.
  • the ratio of the reflected light and the transmitted light is adjusted according to the proportion of the planar state and the focal conic state, and the intensity of the reflected light is increased. Change. Therefore, halftone display according to the intensity of the reflected light can be realized.
  • the amount of reflected light can be controlled by the alignment state of the liquid crystal molecules 33 twisted in a spiral.
  • a cholesteric liquid crystal that selectively reflects green or red light in the planar state is encapsulated in the G liquid crystal layer 43g and the R liquid crystal layer 43r.
  • a liquid crystal display element 51 is manufactured.
  • the liquid crystal display element 51 has a memory property and can display full color without consuming electric power except during screen rewriting.
  • Patent Document 1 JP-A-10-48595
  • An object of the present invention is to provide a display element capable of recognizing image contents in a short time during screen rewriting, a driving method thereof, and an electronic paper including the display element.
  • the above object is achieved by providing one display unit including a plurality of first pixels and the one display unit, each of the plurality of first pixels. And another display unit having a plurality of second pixels arranged corresponding to the same, and at a certain time of image display, at the same time as driving a predetermined first pixel of the plurality of first pixels. And a drive unit that drives a predetermined second pixel different from the second pixel arranged corresponding to the predetermined first pixel.
  • the plurality of first pixels are arranged in a matrix
  • the plurality of second pixels are arranged in a matrix corresponding to the plurality of first pixels
  • the driving unit Is operated by line sequential scanning in which the plurality of first and second pixels are simultaneously driven in units of rows or columns, and the driving rows or columns are sequentially moved to display an image.
  • the drive unit is characterized in that a scanning start position in the line sequential scanning is different between the one display unit and the other display unit. .
  • the driving unit reverses the scanning direction in the line sequential scanning between the one display unit and the other display unit.
  • the plurality of first scanning lines provided in the one display unit and arranged for each of the drive rows or columns, and provided in the other display unit, A plurality of second scanning lines arranged for each of the driving rows or columns corresponding to the first scanning lines, and provided in the driving unit, a predetermined first scanning line of the plurality of first scanning lines and And a scanning line driving circuit in which a predetermined second scanning line different from the second scanning line arranged corresponding to the predetermined first scanning line is connected in common.
  • the driving unit drives the plurality of first and second pixels a plurality of times to display multi-gradation.
  • each of the one display unit and the other display unit includes a pair of substrates arranged to face each other and a liquid crystal sealed between the substrates.
  • the liquid crystal is a cholesteric liquid crystal.
  • the display element of the present invention includes a plurality of third pixels that are stacked together with the one display unit and the other display unit and are arranged corresponding to each of the plurality of first and second pixels.
  • the display device further includes another display unit, and the plurality of first to third pixels indicate a state of reflecting light, a state of transmitting light, or an intermediate state thereof.
  • each of the other display portions reflects either blue, green, or red light.
  • the one display unit reflects the blue color
  • the other display unit reflects the green color
  • the further display unit reflects the red color.
  • the display unit is laminated in the order of the one display unit, the other display unit, and the other display unit.
  • the optical rotation of the liquid crystal of the other display unit is different from the optical rotation of the liquid crystal of the one display unit and the other display unit.
  • the display element of the present invention is characterized in that it further has a light absorption layer disposed at a lowermost portion on the side opposite to the display surface side.
  • each of the plurality of first and second pixels is a display segment of a segment type display system.
  • the above-described object is to provide electronic paper having a display unit that displays a predetermined image.
  • the display unit is achieved by an electronic paper including the display element of the present invention.
  • the object is to drive an image by driving a plurality of first pixels and a plurality of second pixels stacked with the plurality of first pixels and arranged corresponding to each of the plurality of first pixels.
  • the predetermined first pixel among the plurality of first pixels is driven almost simultaneously with the arrangement corresponding to the predetermined first pixel.
  • the display element driving method is characterized in that a predetermined second pixel different from the second pixel is driven.
  • the plurality of first and second pixels arranged in a matrix are simultaneously driven in units of rows or columns, and an image is obtained by sequentially moving the driving rows or columns. Line-sequential scanning for display is performed.
  • the scanning start position in the line sequential scanning is made different between the first pixel and the second pixel.
  • the scanning direction in the line sequential scanning is reversed between the first pixel and the second pixel.
  • FIG. 1 shows an example of a schematic configuration of the liquid crystal display element 1 according to the present embodiment.
  • FIG. 2 schematically shows a cross-sectional configuration of the liquid crystal display element 1 cut along a straight line parallel to the horizontal direction in FIG.
  • the liquid crystal display element 1 includes a B display section (first display section) 6b including a B liquid crystal layer 3b that reflects blue light in a planar state, and a planar structure.
  • the B, G, and R display units 6b, 6g, and 6r are stacked in this order from the light incident surface (display surface) side.
  • the B display section 6b has a pair of upper and lower substrates 7b, 9b arranged opposite to each other, and a B liquid crystal layer 3b sealed between the both substrates 7b, 9b.
  • the liquid crystal layer 3b for B has B cholesteric liquid crystal in which the average refractive index n and the helical pitch p are adjusted so as to selectively reflect blue.
  • the G display section 6g includes a pair of upper and lower substrates 7g and 9g arranged opposite to each other, and a G liquid crystal layer 3g sealed between the substrates 7g and 9g.
  • the G liquid crystal layer 3g has a G cholesteric liquid crystal in which the average refractive index n and the helical pitch p are adjusted so as to selectively reflect green.
  • the R display section 6r has a pair of upper and lower substrates 7r, 9r arranged opposite to each other, and an R liquid crystal layer 3r sealed between the substrates 7r, 9r.
  • the R liquid crystal layer 3r has R cholesteric liquid crystal in which the average refractive index n and the helical pitch p are adjusted so as to selectively reflect red.
  • the liquid crystal composition constituting each of the liquid crystal layers 3b, 3g, and 3r for B, G, and R is a cholesteric liquid crystal obtained by adding 10 to 40 wt% of a chiral material to a nematic liquid crystal mixture.
  • the addition rate of the chiral material is a value when the total amount of the nematic liquid crystal component and the chiral material is 100 wt%.
  • Conventionally well-known various nematic liquid crystals can be used.
  • the dielectric anisotropy ⁇ ⁇ force 3 ⁇ 40 ⁇ ⁇ ⁇ 50 Preferably there is.
  • the value of the refractive index anisotropy ⁇ of the cholesteric liquid crystal is preferably 0.18 ⁇ ⁇ ⁇ 0.24.
  • the refractive index anisotropy ⁇ is smaller than this range, the reflectivity of each of the liquid crystal layers 3b, 3g, and 3r in the planar state is lowered.
  • the refractive index anisotropy ⁇ is larger than this range, the liquid crystal layers 3b, 3g, and 3r are focal. In addition to increased scattering and reflection in the conic state, the viscosity also increases and the response speed decreases.
  • the chiral material added to the cholesteric liquid crystal for B and R and the chiral material added to the cholesteric liquid crystal for G are optical isomers having different optical rotations. Therefore, the optical rotatory power of the cholesteric liquid crystals for B and R is the same, but different from that of the cholesteric liquid crystal for G.
  • FIG. 3 shows an example of the reflection spectrum in the planar state of each of the liquid crystal layers 3b, 3g, and 3r.
  • the horizontal axis represents the wavelength (nm) of reflected light, and the vertical axis represents the reflectance (white plate ratio:%).
  • the reflection spectrum at the liquid crystal layer 3b for B is shown by the curve connecting the ⁇ marks in the figure.
  • the reflection spectrum at the G liquid crystal layer 3g is indicated by a curve connecting the country marks
  • the reflection spectrum at the R liquid crystal layer 3r is indicated by a curve connecting the ⁇ marks.
  • the center wavelengths of the reflection spectra of the liquid crystal layers 3b, 3g, and 3r in the planar state become longer in the order of the liquid crystal layers 3b, 3g, and 3r.
  • the optical rotation in the 3g liquid crystal layer for G in the planar state and the optical rotation in the liquid crystal layers 3b and 3r for B and R In the region where the reflection spectra of blue and green and green and red shown in Fig. 3 overlap, for example, the right liquid crystal layer 3b and the R liquid crystal layer 3r reflect right circularly polarized light.
  • the G liquid crystal layer 3g can reflect left circularly polarized light. This As a result, the loss of reflected light can be reduced and the brightness of the display screen of the liquid crystal display element 1 can be improved.
  • the upper substrates 7b, 7g, and 7r and the lower substrates 9b, 9g, and 9r are required to have translucency.
  • poly-carbonate (PC) film substrates cut in a size of 10 (cm) ⁇ 8 (cm) in length and width are used.
  • a glass substrate such as polyethylene terephthalate (PET) can be used instead of the PC substrate.
  • PET polyethylene terephthalate
  • These film substrates are sufficiently flexible.
  • the upper substrates 7b, 7g, 7r and the lower substrates 9b, 9g, 9r are all translucent, but the lower substrate 9r of the R display unit 6r arranged in the lowermost layer is It may be opaque.
  • reference numeral 19b in FIG. 2 indicates the existence area of the plurality of data electrodes 19b.
  • a plurality of strip-like scanning electrodes (first scanning lines) 17b extending in the left-right direction in FIG. 1 are formed in parallel on the B liquid crystal layer 3b side of the upper substrate 7b. As shown in FIG.
  • G display section 6g has 240 scanning electrodes (second scanning lines) 17g (i), 3 20 data electrodes 19g (j), and a matrix of m rows and n columns.
  • G pixels (second pixels) 12g (i, j) (not shown) arranged in a shape are formed.
  • a scanning electrode 17r (i), a data electrode 19r (j), and an R pixel (third pixel) 12r (i, j) (not shown) are formed in the R display portion 6r.
  • the scanning electrodes 17b (i), 17g (i), and 17r (i) of the display units 6b, 6g, and 6r overlap each other at substantially the same position when viewed in the normal direction of the base plate surface of the upper substrate 7b.
  • the poles 19b (j), 19g (j), and 19r (j) are arranged so as to overlap substantially at the same position when viewed in the normal direction of the substrate surface of the upper substrate 7b.
  • the B pixels 12b (i, j), G pixels 12g (i, j), and R pixels 12r (i, j) in the i rows and j columns of the display units 6b, 6g, and 6r are arranged on the upper substrate 7b. As seen in the normal direction of the substrate surface, they are arranged so as to overlap almost at the same position.
  • One set of B, G, R pixels 12b (i, j), 12g (i, j), and 12r (i, j) constitute one pixel 12 (i, j) of the liquid crystal display element 1. Pixels 12 (i, j) are arranged in a matrix to form a display screen!
  • indium tin oxide ITO
  • other indium zinc oxide ITO
  • ITO indium tin oxide
  • IZO Indium Zic Oxide
  • metal electrode such as aluminum or silicon
  • BSO amorphous silicon bismuth silicate
  • the upper substrates 7b, 7g, and 7r have a plurality of scanning electrodes 17b (1) to 17b (240), 17g (l) to 17g (240), and scanning that drives 17r (1) to 17r (240).
  • a scanning electrode driving circuit 25 on which an electrode driver is mounted is connected.
  • the lower substrates 9b, 9g, and 9r are connected to the data electrodes 19b (l) to 19b (320), 19g (l) to 19g (320), and 19r (1) to 19r (320).
  • a data electrode drive circuit 27 on which a data electrode driver IC is mounted is connected.
  • the drive unit 24 includes the scan electrode drive circuit 25 and the data electrode drive circuit 27.
  • the scanning electrode drive circuit 25 is based on a predetermined signal output from the control circuit 23, and the scanning electrode 171) (1) to 171) (240) is a single scanning electrode 171). ( ⁇ ), 17g (l) to 17g (240) any force One scan electrode 17g (ig), 17r (1) to 17r (240) any force One scan electrode 17r (ir) Thus, scanning signals are simultaneously output to the three scanning electrodes 17b (ib), 17g (ig), and 17r (ir).
  • the data electrode drive circuit 27 based on a predetermined signal output from the control circuit 23, selects the B pixels 12b (ib, l) to 12b (ib) on the selected scan electrode 17b (ib). , 320) is output to each of the data electrodes 19b (1) to 19b (320).
  • the data electrode drive circuit 27 includes data electrodes 19b (l) to 19b (320). In synchronization with the output of the image data signal to the image electrode 19g (l), the image data signal for the G pixels 12g (ig, l) to 12g (ig, 320) on the selected scan electrode 17g (ig) It outputs to each of ⁇ 19 g (320).
  • the data electrode drive circuit 27 synchronizes with the output of the image data signal to the data electrodes 19b (l) to 19b (320), and the R pixel 12r (on the selected scan electrode 17r (ir)).
  • Image data signals for ir, l) to 12r (ir, 320) are output to the data electrodes 19r (l) to 19r (320), respectively.
  • the scanning electrode 17b (ib) is connected to one output terminal 35 (io). ), 17g (ig), and 17r (ir) are commonly connected. By doing so, it is not necessary to provide the scanning electrode drive circuit 25 for each of the display units 6b, 6g, and 6r for B, G, and R, so that the configuration of the drive circuit of the liquid crystal display element 1 can be simplified. Can do. Further, since the number of scan electrode driver ICs can be reduced, the cost of the liquid crystal display element 1 can be reduced.
  • the output terminal 35 of the B, G, R scan electrode driving circuit 25 may be shared as necessary.
  • the data electrode drive circuit 27 has the same number of output terminals 36 as the total number of data electrodes 19b, 19g, 19r.
  • the data electrodes 19b, 19g, and 19r are separately connected to a predetermined output terminal 36 of the data electrode drive circuit 27.
  • the scanning electrode 17g (240) is connected in common to the output terminal 35 (1) disposed on the upper side of the scanning electrode drive circuit 25.
  • the scanning electrodes 17b (i) and 17r (i) in the i-th row from above the B and R display portions 6b and 6r and the (241-i) -th scanning in the G display portion 6g are sequentially scanned.
  • the electrode 17g (241—i) is commonly connected to the i-th output terminal 35 (i) from above the scan electrode drive circuit 25.
  • Each scanning electrode 17b (i) is connected to one of a plurality of wirings (not shown) provided in the flexible cable 34b, and is connected to each output terminal of the scanning electrode drive circuit 25 via the flexible cable 34b. 35 (i) are electrically connected to each other.
  • each scan electrode 17r (i) is connected to one of a plurality of wires (not shown) provided in the flexible cable 34r, and each scan electrode drive circuit 25 is connected via the flexible cable 34r. Each is electrically connected to the output terminal 35 (i).
  • Each scanning electrode 17g (i) is connected to one of a plurality of wirings (not shown) provided in the flexible cable 34g, and is connected to each output terminal of the scanning electrode drive circuit 25 via the flexible cable 34g. 35 (241—i) are electrically connected to each other.
  • the scan electrodes 17b (i) and 17r (i) of the B and R display sections 6b and 6r are connected to the output terminal 35 (i), whereas the scan electrodes of the G display section 6g. 17g (i) must be connected to output terminal 35 (241—i).
  • flexible cables 34b, 34r for B, R display parts 6b, 6r are used.
  • the flexible cable 34g for the G display 6g can be twisted 180 degrees to connect the terminals.
  • the scanning electrodes 17b (i), 17g (241-i), and 17r (i) can be easily connected to the output terminal 35 (i).
  • the terminals of the flexible cables 34b, 34g, 34r are connected to the scanning electrodes 17b, 17g, 17r and the output terminal 35 of the scanning electrode driving circuit 25 by thermocompression bonding.
  • each of the flexible cables 34b, 34g, 34r has, for example, a film (thin film) shape and sufficient flexibility
  • the liquid crystal display element 1 as a whole has sufficient flexibility.
  • both electrodes 17b and 19b are coated with an insulating film and an alignment film (not shown) for controlling the alignment of liquid crystal molecules as functional films, respectively.
  • the insulating film has a function of preventing a short circuit between the electrodes 17b and 19b and improving the reliability of the liquid crystal display element 1 as a gas noria layer.
  • organic films such as polyimide resin, polyamideimide resin, polyetherimide resin, polyvinyl butyral resin and acrylic resin, and inorganic materials such as acid silicon and acid aluminum are used. Can be used.
  • an alignment film is applied (coated) over the entire surface of the substrate on the electrodes 17b and 19b.
  • the alignment film may also be used as an insulating thin film.
  • the B liquid crystal layer 3b is sealed between the substrates 7b and 9b by the sealing material 21b applied to the outer periphery of the upper and lower substrates 7b and 9b.
  • the thickness (cell gap) of the liquid crystal layer 3b for B it is necessary to keep the thickness (cell gap) of the liquid crystal layer 3b for B uniform.
  • spherical spacers made of resin or inorganic acid are dispersed in the liquid crystal layer 3b for B, or a plurality of columnar spacers are placed in the liquid crystal layer 3b for B. Or form.
  • a spacer (not shown) is inserted in the B liquid crystal layer 3b to maintain the cell gap uniformity.
  • the cell gap of the liquid crystal layer 3b for B is preferably in the range of 3 ⁇ & ⁇ m! /. If the cell gap force is smaller than this! /, The reflectivity of the liquid crystal layer 3b in the planar state is lowered, and if it is larger, the driving voltage becomes too high.
  • a visible light absorbing layer 15 is provided on the outer surface (back surface) of the lower substrate 9r of the R display portion 6r. Since the visible light absorption layer 15 is provided, the powerful light that is not reflected by the B, G, and R liquid crystal layers 3b, 3g, and 3r is efficiently absorbed. Therefore, the liquid crystal display element 1 can realize display with a high contrast ratio.
  • the visible light absorbing layer 15 may be provided as necessary.
  • FIG. 4 shows an example of the driving waveform of the liquid crystal display element 1.
  • Fig. 4 (a) shows the driving waveform for bringing the cholesteric liquid crystal into the planar state
  • Fig. 4 (b) shows the driving waveform for bringing the cholesteric liquid crystal into the focal conic state.
  • the upper part of the figure shows the data signal voltage waveform Vd output from the data electrode drive circuit 27, and the middle part of the figure shows the scan signal voltage output from the scan electrode drive circuit 25.
  • FIGS. 4 (a) and 4 (b) Shows waveform Vs, bottom of figure Shows the applied voltage waveform Vic applied to the pixels 12b, 12g, and 12r of the liquid crystal layers 3b, 3g, and 3r for B, G, and R, respectively.
  • the left force in the figure also represents the passage of time to the right, and the vertical direction in the figure represents the voltage.
  • FIG. 5 shows an example of voltage-reflectance characteristics of the cholesteric liquid crystal.
  • the horizontal axis represents the voltage value (V) applied to the cholesterol liquid crystal, and the vertical axis represents the reflectance (%) of the cholesteric liquid crystal.
  • the solid curve P shown in Fig. 5 shows the voltage reflectivity characteristics of the cholesteric liquid crystal when the initial state is the planar state, and the dashed curve FC shows the voltage-reflectance characteristics of the cholesteric liquid crystal when the initial state is the focal conic state. ing.
  • the blue (B) pixel 12b at the intersection of the data electrode 19b (1) in the first column of the B display section 6b shown in FIG. 1 and the scanning electrode 17b (1) in the first row is shown.
  • a predetermined voltage is applied to (1, 1) will be described as an example.
  • the data signal voltage Vd becomes + 32V in the period of about 1Z2 in front of the selection period T1 when the scan electrode 17b (1) in the first row is selected.
  • the scanning signal voltage Vs becomes OV
  • the data signal voltage Vd becomes OV while the scanning signal voltage becomes + 32V in the period of about 1Z2 on the rear side.
  • a pulse voltage of ⁇ 32 V is applied to the B liquid crystal layer 3b of the B pixel 12b (1, 1) during the selection period T1.
  • a predetermined high voltage VP100 for example, 32V
  • VP100 for example, 32V
  • the helical structure of the liquid crystal molecules is completely unwound and all the liquid crystal molecules follow the direction of the electric field. Mouth picked. Accordingly, the liquid crystal molecules in the B liquid crystal layer 3b of the B pixel 12b (1, 1) are in a homeo-picking state during the selection period T1.
  • a voltage of, for example, + 28V or + 4V is applied to the scan electrode 17b (1) in the first row in a cycle of 1Z2 in the selection period T1.
  • a predetermined data signal voltage Vd is applied to the data electrode 19b (1) in the first column.
  • FIG. 5 (a) for example, voltages of + 32V and OV are applied to the data electrode 19b (1) in the first column with a period of 1Z2 in the selection period T1. Therefore, a pulse voltage of ⁇ 4 V is applied to the B liquid crystal layer 3 b of the B pixel 12b (1, 1) during the non-selection period T2.
  • the electric field generated in the B liquid crystal layer 3b of the B pixel 12b (1, 1) becomes almost zero.
  • the liquid crystal applied voltage changes from VP100 ( ⁇ 32V) to VF.
  • VP100 ⁇ 32V
  • VF VF
  • 0 ⁇ 4V
  • the liquid crystal molecules are in a spiral state in which the spiral axis is in a direction substantially perpendicular to both electrodes 17b (l) and 19b (l)
  • the B liquid crystal layer 3b of the B pixel 12b (1, 1) is in a planar state and reflects light, blue is displayed on the B pixel 12b (1, 1).
  • the data signal voltage Vd becomes 24VZ8V in the period of about 1Z2 on the front side and the period of about 1Z2 on the rear side of the selection period T1 whereas the scanning signal
  • a pulse voltage of ⁇ 24V is applied to the B liquid crystal layer 3b of the B pixel 12b (l, 1).
  • a predetermined low voltage VF100b for example, 24V
  • the spiral structure of the liquid crystal molecules is not completely solved.
  • a voltage of, for example, + 28VZ + 4V is applied to the scan electrode 17b (l) in the first row at a cycle of 1Z2 in the selection period T1, and a predetermined voltage is applied to the data electrode 19b (l).
  • the data signal voltage Vd (for example, + 24VZ8V) is applied at a cycle of 1Z2 in the selection period T1.
  • a pulse voltage of ⁇ 4VZ + 4V is applied to the B liquid crystal layer 3b of the B pixel 12b (1, 1) during the non-selection period T2.
  • the electric field generated in the B liquid crystal layer 3b of the B pixel 12b (1, 1) becomes almost zero.
  • the above driving voltage and driving method are examples.
  • a pulse voltage of 30 to 35 V is applied between the electrodes 17b (1) and 19b (1) for an effective time of 20 ms at room temperature, a liquid crystal layer for B
  • the 3b cholesteric liquid crystal is in the selective reflection state (planar state), and achieves a voltage of 15-22V in the form of a Norse voltage.
  • a good transmission state is obtained.
  • a pulse voltage ( ⁇ 22 to 30V) within the range of the broken line B shown in FIG. 5 is applied between the electrodes 17b (1) and 19b (1) for an effective time of 20 ms.
  • the pulse voltage of ⁇ 4V After applying the pulse voltage of ⁇ 4V, the electric field generated between the two electrodes 17b (1) and 19b (1) suddenly becomes almost zero, and the cholesteric liquid crystal in the B liquid crystal layer 3b becomes It is an intermediate state in which the planar state and the focal conic state are mixed. In this state, the halftone is displayed on the B pixel 12b (l, 1).
  • the pixel 12 stacking three B, G, R pixels 12b (1, 1), 1 2g (l, 1), 12r (l, 1) (1, 1) can be displayed in color.
  • the scanning electrodes 17b (l) to 17b (240), 17g (l) to 17g (240), and 17r (1) to 17r (240) from the first row to the 240th row are so-called line-sequential drive (line-sequential).
  • scanning electrodes 17b (l) and 17r (l) in the first row of 8, 1 ⁇ display unit 61), 6r, and scanning electrodes 17g in 240 row of G display unit 6g (240) are simultaneously selected and the running signal voltage Vs is applied to each.
  • the B, G, and R pixels 12b (1, l) to 12b (l, 320), 12g (240,,) are arranged in parallel on the respective scanning electrodes 17b (1), 17g (240), and 17r (l).
  • the scanning electrodes 17b and 17r are sequentially scanned from the upper side to the lower side in FIG.
  • the scanning electrodes 17g are sequentially scanned from the bottom to the top in FIG. Therefore, the liquid crystal layers 3b and 3r of the B and R pixels 12b (i, l) to 12b (i, 320) and 12r (i, l) to 12r (i, 320) in the i-th row are driven.
  • the liquid crystal layer 3g of G pixels 12 g (241-i, l) to 12b (241-i, 320) in the (241-i) th row is driven.
  • FIG. 6 shows a screen state in the middle of displaying an image of one frame by line sequential scanning according to the present embodiment.
  • the stacked display portions 6b, 6g, and 6r are illustrated so as to be shifted so that each display state is divided.
  • the arrows arranged on the left side of the display units 6b, 6g, and 6r indicate the scanning directions of the scanning electrodes 17b, 17g, and 17r of the display units 6b, 6g, and 6r, respectively.
  • the scanning electrodes 17b and 17r are sequentially scanned from top to bottom, and in the G display portion 6g, the scanning electrodes 17g are sequentially scanned from bottom to top. .
  • an image is formed from the top to the bottom in the B and R display sections 6b and 6r, and an image is formed from the bottom to the top in the G display section 6g.
  • the B, R display units 6b, 6r and the G display unit 6g differ in the scanning start position of the line sequential scanning as described above and the scanning direction is reversed. Therefore, when half of one frame period has passed, the upper half of the display screen displays the overlapping images of B and R display sections 6b and 6r, and the lower half displays the image of G display section 6g. Is done. to this Thus, the image of either the B, R display section 6b, 6r or G display section 6g is displayed in all areas of the display screen.
  • the screen viewer can recognize the image contents in a short time when the screen is rewritten.
  • the time required for the viewer of the screen to recognize the image content can be reduced to about half of the conventional time.
  • An ITO transparent electrode was formed on two polycarbonate (PC) film substrates cut to a size of 10 (cm) x 8 (cm) in length and breadth, and patterned by etching, with a pitch of 0.24 mm.
  • Striped electrodes (scanning electrodes 17 or data electrodes 19) are respectively formed.
  • Striped electrodes are formed on the two PC film substrates 7 and 9 so that a 320 V 240 dot QVGA display is possible.
  • a polyimide-based alignment film material is applied to the thickness of about 700 A by spin coating on the respective striped transparent electrodes 17 and 19 on the two PC film substrates 7 and 9.
  • the two PC film substrates 7 and 9 coated with the alignment film material are subjected to beta treatment for 1 hour in an oven at 90 ° C. to form an alignment film.
  • an epoxy sealant 21 is applied to the peripheral edge of one PC film substrate 7 or 9 using a dispenser to form a wall having a predetermined height.
  • B, G, R display units 6b, 6g, 6r are stacked in this order from the display surface side.
  • the visible light absorbing layer 15 is disposed on the back surface of the lower substrate 9r of the R display portion 6r.
  • the stacked B, G, R display sections 6b, 6g, 6r scan electrodes 17b, 17g, 17r terminals and data electrodes 19b, 19g, 19r terminals have TCP (tape carrier package) structure general-purpose.
  • the liquid crystal display element 1 capable of QVGA display is completed.
  • an electronic paper is completed by providing the completed liquid crystal display element 1 with an input / output device and a controller (not shown) for overall control of the whole.
  • the B, R display units 6b, 6r and the G display unit 6g have different scanning start positions in line sequential scanning, and the scanning directions are reversed. Therefore, when half of one frame period has elapsed, either the image of B, R display section 6b, 6r or the image of G display section 6g can be displayed on the entire display screen. Therefore, in the liquid crystal display element 1 and electronic paper using the same, the viewer of the screen can recognize the image content in a short time when the screen is rewritten.
  • a display element according to a second embodiment of the present invention, a driving method thereof, and an electronic paper including the display element will be described with reference to FIGS.
  • This embodiment uses a liquid crystal display element that has the same apparatus configuration as that of the first embodiment but can perform multi-gradation display using the cumulative response characteristics of cholesteric liquid crystal.
  • the planar state can be changed to the focal cock state or the focal conic state force planar state by the cumulative response characteristic.
  • FIG. 7 is a graph showing the cumulative response characteristics of the cholesteric liquid crystal.
  • the horizontal axis represents the number of voltage pulses applied to the cholesteric liquid crystal.
  • the vertical axis represents the brightness at the standard value where the brightness of the cholesteric liquid crystal is 0 in the focal conic state and 255 in the planar state.
  • the curve A connecting the ⁇ marks in the figure shows the relationship between the number of applied pulses and the brightness when a predetermined voltage pulse in the dotted frame A (halftone area A) in Fig. 5 is applied to the planar cholesteric liquid crystal multiple times.
  • Curve B connecting the country marks in the figure shows the relationship between the number of pulses applied and the brightness when a predetermined voltage pulse in broken line frame B (halftone region B) in Fig. 5 is applied to the cholesteric liquid crystal multiple times. .
  • the cholesteric liquid crystal when the initial state of the cholesteric liquid crystal is a planar state, the cholesteric liquid crystal can be obtained by continuously applying a predetermined pulse voltage in the halftone region A in FIG. Transitions to the planar state (lightness 255) force and the force force conic state (lightness 0) according to the number of pulse applications.
  • the cholesteric liquid crystal is initially applied by continuously applying a predetermined pulse voltage in the halftone region B in FIG. Regardless of the initial state, the focal conic state (brightness 0) gradually changes to the planar state (brightness 255) according to the number of pulse voltage applications. Therefore, a desired gradation can be displayed by adjusting the number of application times of the pulse voltage.
  • FIGS. 1 and 2 show how to display level 6 to level 0, respectively.
  • Level 7 is a gradation in which the cholesteric liquid crystal in the pixel is in a planar state and has a high reflectance
  • level 0 is a gradation in which the liquid crystal is in a focal conic state and has a low reflectance.
  • Figure 8 shows how to display level 7 (blue) on B pixel 12b (l, 1).
  • FIGS. 9 to 15 show how to display level 6 to level 0, respectively.
  • Each of the rectangles shown in the upper left corners of Figs. 8 to 15 schematically shows the outer shape of the B pixel 12b (1, 1), and the inner numerical value indicates a desired gradation.
  • the B pixel 12b (1, 1) is indicated by an arrow indicating the step force time series until the desired gradation is reached by cumulative response processing, and the gradation change indicated in the pixel. ing.
  • the lower part of each figure shows the pulse voltage Vic applied to the B pixel 12b (1, 1) at each step of the cumulative response process.
  • step S2 the reset process in step S1 is performed for any of the desired gradation levels 7 to 0.
  • step S2 when the desired gradation is level 0, a pulse voltage Vic of ⁇ 24V is applied in step S2. In the case of level 0, it is not necessary to use the cumulative response, so that the cholesteric liquid crystal can be brought into a focal conic state at the time of step S2.
  • a predetermined pulse voltage Vic is applied for a predetermined application time T3 to ⁇ 5.
  • the pulse voltage Vic of the voltage value that makes the cholesteric liquid crystal transition in the direction of the planar state force or the focal conic state using the cumulative response in the halftone region A is obtained.
  • a pulse voltage Vic having a voltage value that maintains the state of the cholesteric liquid crystal without changing the state is applied.
  • ⁇ 24V is used as the voltage value that causes the cholesteric liquid crystal to shift the planar state force in the direction of the focal conic state.
  • 12V is used as a voltage value for maintaining the state of the cholesteric liquid crystal without changing it.
  • the lengths of pulse voltage application times T3 to T5 are made different from each other.
  • Cholesteric liquid crystals can change the state of cholesteric liquid crystals by changing the pulse width just by changing the voltage value of the applied pulse voltage. In the halftone region ⁇ in Fig. 5, the cholesteric liquid crystal can be shifted in the direction of the focal conic state even if the pulse width of the applied pulse voltage is increased. Therefore, in this example, the pulse voltage application time T3 in step S3 is 2. Oms, the pulse voltage application time T4 in step S4 is 1.5 ms, and the pulse voltage application time T5 in step S5 is 1. Oms. .
  • the pulse voltage application times T1 to T5 can be controlled by lowering the frequency of the clock driving the scan electrode driving circuit 25 and the data electrode driving circuit 27 and increasing the output period. . Switching the noise width is done by changing the division ratio of the clock generator that is logically input to the driver, rather than changing the clock frequency itself in an analog fashion. Force beam stabilizes.
  • Table IV is a list that summarizes the drive patterns described above.
  • Table 1 shows the pulse width (application period) (ms) of the pulse voltage applied to the B pixel 12b (1, 1) in steps S1 to S5, and the pulse applied in each step S1 to S5.
  • the voltage value (V) of the voltage is shown for each gradation from level 7 (blue) to level 0 (black).
  • step S2 To display level 7 gradation (blue) on B pixel 12b (l, 1), as shown in Table 1 and Fig. 8, ⁇ 12V in all steps S3 to S5 for cholesteric liquid crystal Apply the pulse voltage Vic.
  • step S2 ⁇ 32V pulse voltage Vic is applied and the cholesteric liquid crystal has already achieved the level 7 gradation in the planar state. Therefore, in steps S3 to S5, the previous state is maintained ⁇ 12V pulse voltage Vic Applying, the gray level 7 is displayed.
  • a pulse voltage Vic of ⁇ 12V is used in steps S3 and S4 as shown in Table 1 and Fig. 9. And keep it in the planar state (level 7) until step S4.
  • a pulse voltage Vic of ⁇ 24V is applied to the cholesteric liquid crystal for 1. Oms, and a predetermined amount is shifted to the forcical state, thereby realizing a level 6 gradation one level lower.
  • step S3 To display level 5 gradation on B pixel 12b (l, 1), apply a pulse voltage Vic of ⁇ 12V to the cholesteric liquid crystal in step S3 as shown in Table 1 and Fig. 10. And keep it at level 7.
  • a pulse voltage Vic of ⁇ 24V is applied to the cholesteric liquid crystal for 1.5 ms to make a predetermined amount transition to the focal conic state side.
  • step S4 a pulse voltage Vic of ⁇ 24V, which is 1.5 times longer than in step S5, is applied, so that the level 5 gradation is realized, which is one step lower than level 6 shown in FIG.
  • step S5 a pulse voltage Vic of ⁇ 12V is applied and the level 5 state is maintained.
  • step S3 To display level 4 grayscale on the B pixel 12b (l, 1), apply a pulse voltage Vic of ⁇ 12V to the cholesteric liquid crystal in step S3 as shown in Table 1 and Fig. 11. And keep it at level 7. Then, in the next step S4, the pulse voltage Vic of ⁇ 24V is applied to the cholesteric liquid crystal for 1.5 ms to change the gradation to level 5 which is two steps lower. In the next step S5, a pulse voltage Vic of ⁇ 24 V is applied for 1. Oms to further shift the cholesteric liquid crystal to the focal conic state, which is one step lower than level 5! Realize.
  • step S3 the pulse voltage Vic of ⁇ 24V is set to 2 in step S3 as shown in Table 1 and Fig. 12. Apply 0 ms only.
  • the planar state (level 7) force of the cholesteric liquid crystal greatly shifts to the focal conic state side, and a level 3 gradation that is four steps lower is obtained.
  • step S3 the level 3 gradation is obtained, so in steps S4 and S5, the level 3 gradation is displayed by applying the pulse voltage Vic of ⁇ 12V that maintains the previous state.
  • step S3 In order to display the gradation of level 2 on the B pixel 12b (l, 1), the pulse voltage Vic of ⁇ 24V is set to 2 in step S3 as shown in Table 1 and Fig. 13 for the cholesteric liquid crystal. Apply 0 ms only. This gives a level 3 tone.
  • step S4 the level 3 gradation is maintained by applying a pulse voltage Vic of ⁇ 12V that maintains the previous state.
  • step S5 a pulse voltage Vic of ⁇ 24 V is applied for 1. Oms, and the cholesteric liquid crystal is further shifted to the focal conic state, which is one step lower than level 3 and achieves level 2 gradation. .
  • step S3 In order to display the gradation of level 1 on the B pixel 12b (l, 1), the pulse voltage Vic of ⁇ 24V is set to 2 in step S3 as shown in Table 1 and Fig. 14 for the cholesteric liquid crystal. Apply 0 ms for level 3 gradation. Next !, in step S4, apply a pulse voltage Vic of ⁇ 24V for only 1.5ms to obtain level 1 gradation two steps lower. In step S5, the ⁇ 1V pulse voltage Vic that maintains the previous state is applied to maintain the level 1 gray level and display the level 1 gray level.
  • a pulse voltage Vic of ⁇ 4V or 8V is applied to the cholesteric liquid crystal as described in FIG. 4 of the first embodiment. .
  • the Norse voltage Vic is repeatedly applied multiple times even in a complete black state (level 0). From this, it is possible to realize a high-contrast display with a good black density, while faint scattered reflection tends to remain and faded by applying a single pulse voltage. In addition, since the voltage value of the noise is low, crosstalk in the non-selected region can be avoided more stably.
  • the present example has 8 gradations, 16 gradations or more can be displayed by increasing the number of steps. Every time the number of steps is increased, the number of gradations can be doubled.
  • Green (G) pixel 12g (l, 1) and red in the same manner as the driving of B pixel 12b (1, 1) described above.
  • the pixel 12 stacking three B, G, R pixels 12b (1, 1), 1 2g (l, 1), 12r (l, 1) (1, 1) can be displayed in 512 colors (for 8 gradations) or more.
  • the multi-gradation display method described above does not require a special driver IC that can generate multi-level drive waveforms, and enables multi-gradation display using an inexpensive binary general-purpose driver. . Therefore, both multi-gradation (multi-color) display and low cost can be achieved.
  • step S1 which resets the display gradation in the multi-gradation display method described above, all the scanning electrodes 17b, 17g, and 17r are simultaneously selected, and a pulse voltage Vic of ⁇ 24V is applied to all the data electrodes 19b, 19g, and 19r. 2. Apply only Oms to obtain level 0 gradation.
  • step S2 is executed in the first frame.
  • Figure 16 (a) shows the screen state during the display of the first frame by line-sequential scanning.
  • the stacked display portions 6r, 6g, and 6b are shown shifted from top to bottom so that the respective display states are divided.
  • the arrows arranged on the right side of the display units 6b, 6g, and 6r indicate the scanning directions of the scanning electrodes 17b, 17g, and 17r of the display units 6b, 6g, and 6r, respectively.
  • the scanning electrodes 17b and 17r are sequentially scanned from the top to the bottom, and in the G display section 6g, the scanning electrode 17g is sequentially scanned up and down. ing.
  • gradations are displayed from the top to the bottom on the B and R display sections 6b and 6r, and gradations are displayed from the bottom to the top on the G display section 6g.
  • straight lines 37b, 37g, 37r crossing the respective display units 6b, 6g, 6r exemplify scanning positions at a predetermined time.
  • the B, R display units 6b, 6r and the G display unit 6g differ in the scanning start position of the line sequential scanning as described above and in the scanning direction. Therefore, when the half of the first frame has passed, the upper half of the display screen has the pixels of the upper half of the B display section 6b, 12b (1, l) to 12b (120, 320). Each has a predetermined level 7 or 0 gradation, and each of the upper half pixels 12r (l, l) to 12r (120, 320) of the R display section 6r has a predetermined level 7 or 0 gradation. An image with overlapping is displayed.
  • step S3 is executed in the second frame.
  • Fig. 16 (b) shows the screen state in the middle of displaying the second frame by line sequential scanning in the same way as Fig. 16 (a). As indicated by the arrows in FIG.
  • the scanning electrodes 17b and 17r are sequentially scanned upward, and in the G display section 6g, the scanning electrode 17g is from top to bottom. Scanning sequentially. That is, each display unit is scanned in the direction opposite to the first frame. As a result, the gradation is displayed with upward force on the B and R display sections 6b and 6r, and the gradation is displayed with upward force on the G display section 6g.
  • the B, R display units 6b, 6r and the G display unit 6g differ in the scanning start position of line sequential scanning as described above, and the scanning direction is reversed, so that 2 frames.
  • the lower half of the display screen has a desired gradation or desired value for each of the lower half pixels 12b (121, l) to 12b (240, 320) of the B display section 6b. Gradation on the way to the gradation is displayed, and each of the lower half pixels 12r (121, l) to 12r (1240, 320) in the R display section 6r also has the desired gradation or halfway to the desired gradation Are displayed.
  • the gradation of the specified level 7 or 0 is already displayed in each of the lower half pixels 12g (l 21, l) to 12g (240, 320) of the G display section 6g in the first frame. It has been done. Therefore, in the lower half of the display screen, an image in which the gradations of the B and R display portions 6b and 6r and the G display portion 6g are overlapped is displayed.
  • each of the upper half pixels 12g (l, l) to 12g (120, 320) of the G display section 6g has a desired gradation or a gradation on the way to the desired gradation. Is displayed.
  • the gradation of level 7 or 0 of each of the pixels 12b (1, l) to 12b (120, 320) in the upper half of the B display section 6b in the first frame and the R display An image is displayed in which the upper half pixels 12r (l, l) to 12r (120, 320) in the upper half of the part 6r overlap with the level 7 or 0 gradation. Therefore, in the upper half of the display screen, an image in which the gradations of the B and R display units 6b and 6r and the G display unit 6g overlap is displayed.
  • step S4 is executed in the third frame.
  • Fig. 16 (c) shows the screen state during the display of the third frame by line sequential scanning, as in Fig. 16 (a).
  • the operation of the third frame is the same as that of the first or second frame.
  • the degree to which a desired gradation is displayed increases, so the degree of image recognition also increases.
  • step S5 is executed in the fourth frame in the same manner.
  • the observer can fully recognize the image at the latest half of the rewriting time of the fourth frame.
  • data transfer to the display units 6b, 6g, and 6r is controlled in accordance with the scanning direction and the scanning start position.
  • the B, R display units 6b, 6r and the G display unit are the same as the driving method of the liquid crystal display element 1 according to the first embodiment.
  • the scanning start position in line sequential scanning is different between 6g and the scanning direction is reversed.
  • the driving method of the liquid crystal display element 1 according to the present embodiment is characterized in that the running direction is reversed by the same display units 6b, 6g, and 6r for each frame.
  • the B, R display units 6b, 6r and the G display unit 6g have different scanning start positions in line sequential scanning, and the scanning directions are reversed. Therefore, one of the scanning electrodes 17b and 17r or the scanning electrode 17g is scanned over the entire display screen when half of the frame period has elapsed in each frame. Therefore, compared with the case where the scanning start position and the scanning direction are the same in all the display units 6b, 6g, 6r, the screen observer can recognize the image contents in a short time when the screen is rewritten.
  • the scanning direction is reversed by the same display units 6b, 6g, and 6r for each frame. Therefore, the time required for the viewer of the screen to recognize the contents when rewriting the image can be shortened. In particular, the image recognition time of the observer on the screen during multi-gradation (multi-color) display is further shortened. Note that the scanning direction may be changed in the same display units 6b, 6g, and 6r for each frame as necessary.
  • FIG. 17 shows an example of a schematic configuration of the liquid crystal display element 101 according to this embodiment! /
  • the liquid crystal display element 101 according to the present embodiment is different from the liquid crystal display element 1 according to the first embodiment in that the scan electrode drive circuit 25 and the data electrode drive circuit 27 are provided for each of the display units 6b, 6g, and 6r. It is provided individually and has the characteristics of the following points. Except for the points described above, the configuration of the liquid crystal display element 101 is the same as that of the liquid crystal display element 1 of the first embodiment, and a description thereof will be omitted. Note that components having the same functions and operations as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the scan electrode drive circuit 25b for the B display section 6b is electrically connected to the plurality of scan electrodes 17b of the B display section 6b.
  • the scanning electrode drive circuit 25g for the G display section 6g is electrically connected to the plurality of scanning electrodes 17g of the G display section 6g.
  • the scan electrode drive circuit 25r for the R display section 6r is electrically connected to the plurality of scan electrodes 17r of the R display section 6r.
  • the data electrode drive circuit 27b for the B display section 6b is electrically connected to the plurality of data electrodes 19b of the B display section 6b.
  • the data electrode drive circuit 27g for the G display section 6g is electrically connected to the plurality of data electrodes 19g of the G display section 6g.
  • the data electrode drive circuit 27r for the R display section 6r is electrically connected to the plurality of data electrodes 19r of the R display section 6r.
  • FIG. 18 shows the scanning start position and the scanning direction in line sequential scanning of the B, G, R display units 6b, 6g, 6r.
  • horizontal lines 38b, 38g, and 38r indicate the scanning start positions of the display units 6b, 6g, and 6r
  • arrows indicate the scanning directions of the display units 6b, 6g, and 6r.
  • the scanning start positions 38b, 38g, and 38r in the line-sequential scanning are shifted by one third of the display screen for each display unit 6b, 6g, and 6r.
  • scanning starts from the scanning electrode 17r (l) in the first row
  • scanning starts from the scanning electrode 17g (81) in the 81st row
  • 161 Scanning is also started by the scanning electrode 17b (161) force of the row.
  • the scanning electrodes 17b, 17g, and 17r are sequentially scanned from top to bottom in all the display portions 6b, 6g, and 6r.
  • the scanning electrodes 17b (1) and 17g (l) in the first row are scanned.
  • Data transfer to each display unit 6b, 6g, 6r is controlled according to the scanning direction and the scanning start position.
  • the image of the R display section 6r is displayed in the upper third of the display screen, and the image of the G display section 6g is displayed in the middle third. In the lower third, the image of B display 6b is displayed.
  • the scanning start positions 38b, 38g, and 38r in the line-sequential scanning are shifted by one third of the display screen for each display unit 6b, 6g, and 6r.
  • Any one of the images of B, G, R display sections 6b, 6g, and 6r can be displayed on the entire display screen when 1 minute of 3 minutes elapses. Therefore, compared with the case where the scanning start positions are the same in all the display units 6b, 6g, and 6r, the screen observer can recognize the image contents in a short time when the screen is rewritten.
  • the time required for the screen observer to recognize the image contents varies depending on the image to be displayed. For example, when displaying an image that only powers characters, the screen observer is about one third of the conventional one. The image content can be recognized in the time.
  • a liquid crystal display element using cholesteric liquid crystal as a display element has been described as an example.
  • the present invention is not limited to this, and a display having a structure in which a plurality of display portions are stacked. Applicable to devices.
  • the line sequential driving (line sequential scanning) method has been described as an example of the driving method, but a dot sequential driving method may be used as the driving method.
  • liquid crystal display element having a three-layer structure in which the B, G, and R display portions 6b, 6g, and 6r are stacked has been described as an example.
  • the present invention is not limited to this, It can also be applied to liquid crystal display elements with a structure of two layers or four layers or more.
  • a liquid crystal display element having display portions 6b, 6g, and 6r including liquid crystal layers 3b, 3g, and 3r that reflect blue, green, or red light in a planar state is taken as an example.
  • the present invention is not limited to this, and can be applied to a liquid crystal display element having three display portions each including a liquid crystal layer that reflects cyan, magenta, or yellow light in a planar state.
  • the present invention is not limited to this, and an active element in which a switching element such as a thin film transistor (TFT) or a diode is provided for each pixel. It can also be applied to matrix type liquid crystal display elements.
  • the present invention employs a drive system such as a passive matrix type or an active matrix type. Not only the liquid crystal display element of the matrix type display system used, but also the static type that applies voltage only to the segment to be displayed and the dynamic (multiplex) type that drives the display segment in time series timing. It can also be applied to segment-type liquid crystal display elements using a drive system.
  • the liquid crystal display element in which the scanning electrodes 17b, 17g, and 17r are arranged for each row and the data electrodes 19b, 19g, and 19r are arranged for each column has been described as an example.
  • the present invention is not limited to this, and the present invention can also be applied to a liquid crystal display element in which the scanning electrodes 17b, 17g, and 17r are arranged for each column and the data electrodes 19b, 19g, and 19r are arranged for each row.
  • the liquid crystal display element can be operated by line-sequential scanning in which the scanning electrodes 17b, 17g, and 17r are driven in units of columns and the driving columns are sequentially moved to display an image.
  • the scanning start position and scanning direction in line sequential scanning of the G display unit 6g are different from those of the B and R display units 6b and 6r. This is because green light has the highest visibility.
  • the present invention is not limited to this, and the scanning start position and the scanning direction in line sequential scanning of the B display unit 6b or the R display unit 6r may be different from those of other display units.
  • steps S2 to S5 may be executed on the pixel 12 on the scanning electrode 17 by driving the same scanning electrode 17 four times within one frame period.
  • the one frame period is four times that of the second embodiment, the image can be recognized at half the time of the one frame period.
  • the scanning start positions 38b, 38g, and 38r in the line sequential scanning need only be shifted by one third of the display screen for each of the display units 6b, 6g, and 6r. Therefore, for example, in the R display section 6r, scanning starts from the 161st scanning electrode 17r (161), in the G display section 6g scanning starts from the 81st scanning electrode 17g (81), and in the B display section 6b. Scanning may be started from the scanning electrode 17b (1) in the first row.
  • FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display element 1 according to a first embodiment of the present invention.
  • FIG. 2 is a diagram schematically showing a cross-sectional configuration of the liquid crystal display element 1 according to the first embodiment of the present invention.
  • FIG. 3 is a diagram illustrating an example of a reflection spectrum of a liquid crystal display element in a planar state.
  • IV] is a diagram showing an example of a driving waveform of the liquid crystal display element 1 according to the first embodiment of the present invention.
  • FIG. 5 is a diagram showing an example of voltage-reflectance characteristics of a cholesteric liquid crystal.
  • FIG. 6 is a diagram showing a screen state in the middle of displaying an image of one frame by line sequential scanning of the liquid crystal display element 1 according to the first embodiment of the present invention.
  • FIG. 7 is a graph showing cumulative response characteristics of cholesteric liquid crystal.
  • FIG. 8 is a diagram showing a method of displaying level 7 (blue) in the multi-gradation display method according to the second embodiment of the present invention.
  • FIG. 9 is a diagram showing a method for displaying level 6 in the multi-gradation display method according to the second embodiment of the present invention.
  • FIG. 10 is a diagram showing a method of displaying level 5 in the multi-gradation display method according to the second embodiment of the present invention.
  • FIG. 11 is a diagram showing a method of displaying level 4 in the multi-gradation display method according to the second embodiment of the present invention.
  • FIG. 13 A diagram showing a method of displaying level 2 in the multi-gradation display method according to the second embodiment of the present invention.
  • FIG. 16 is a diagram showing a screen state in the middle of displaying an image of one frame by line sequential scanning of the liquid crystal display element 1 according to the second embodiment of the present invention.
  • FIG. 17 is a diagram showing a schematic configuration of a liquid crystal display element 101 according to a third embodiment of the present invention.
  • FIG. 18 shows the display parts 6b, 6g, 6r of the liquid crystal display element 101 according to the third embodiment of the invention. It is a figure which shows a scanning start position and a scanning direction.
  • FIG. 19 is a diagram schematically showing a cross-sectional configuration of a conventional liquid crystal display element capable of full color display.
  • FIG. 20 is a diagram schematically showing a cross-sectional configuration of one liquid crystal layer of a conventional liquid crystal display element. Explanation of symbols

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

表示素子及びその駆動方法並びにそれを備えた電子ペーパー 技術分野
[0001] 本発明は、複数の表示部が積層された構造を有する表示素子及びその駆動方法 並びにそれを備えた電子ペーパーに関する。
背景技術
[0002] 近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められて いる。電子ペーパーの利用が期待されている適用分野として、電子ブックを筆頭に、 モノくィル端末機器のサブディスプレイや ICカードの表示部等の携帯機器分野がある 。電子ペーパーに用いられる表示素子の一つに、コレステリック相が形成される液晶 組成物（コレステリック液晶又はカイラルネマテイク液晶と称される。以下、コレステリッ ク液晶と言う）を用いた液晶表示素子がある。コレステリック液晶は、半永久的な表示 保持特性 (メモリ性)、鮮ゃカゝなカラー表示特性、高コントラスト特性、及び高解像度 特性等の優れた特徴を有して 、る。
[0003] 図 19は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子 51の 断面構成を模式的に示している。液晶表示素子 51は、表示面力も順に、青色 (B)表 示部 46bと、緑色 (G)表示部 46gと、赤色 (R)表示部 46rとが積層された構造を有し ている。図示において、上方の基板 47b側が表示面であり、外光（実線矢印）は基板 47b上方力も表示面に向かって入射するようになっている。なお、基板 47b上方に観 測者の目及びその観察方向 (破線矢印）を模式的に示して 、る。
[0004] B表示部 46bは、一対の上下基板 47b、 49b間に封入された青色（B)用液晶 43bと 、 B用液晶層 43bに所定のパルス電圧を印加するパルス電圧源 41bとを有している。 G表示部 46gは、一対の上下基板 47g、 49g間に封入された緑色 (G)用液晶 43gと 、 G用液晶層 43gに所定のノ ルス電圧を印加するパルス電圧源 41gとを有して 、る。 R表示部 46rは、一対の上下基板 47r、 49r間に封入された赤色 (R)用液晶 43rと、 R用液晶層 43rに所定のノ ルス電圧を印加するパルス電圧源 41rとを有して 、る。 R 表示部 46rの下基板 49r裏面には光吸収層 45が配置されている。 [0005] 各 B、 G、 R用液晶層 43b、 43g、 43rに用いられているコレステリック液晶は、ネマテ イツク液晶にキラル性の添加剤 (カイラル材とも ヽぅ）を数十 wt%の含有率で比較的 大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に 含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成す ることがでさる。
[0006] コレステリック液晶は双安定性 (メモリ性)を備えており、液晶に印加する電界強度の 調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコ ニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一且プレ ーナ状態、フォーカルコニック状態又はそれらが混在した中間的な状態になると、そ の後は無電界下においても安定してその状態を保持する。
[0007] プレーナ状態は、上下基板 47、 49間に所定の高電圧を印加して液晶層 43に強電 界を与えた後、急激に電界をゼロにすることにより得られる。フォーカルコニック状態 は、例えば、上記高電圧より低い所定電圧を上下基板 47、 49間に印加して液晶層 4 3に電界を与えた後、急激に電界をゼロにすることにより得られる。
[0008] プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォ 一カルコニック状態が得られる電圧よりも低い電圧を上下基板 47、 49間に印加して 液晶層 43に電界を与えた後、急激に電界をゼロにすることにより得られる。
[0009] このコレステリック液晶を用いた液晶表示素子 51の表示原理を、 B表示部 46bを例 にとつて説明する。図 20 (a)は、 B表示部 46bの B用液晶層 43bがプレーナ状態にお けるコレステリック液晶の液晶分子 33の配向状態を示している。図 20 (a)に示すよう に、プレーナ状態での液晶分子 33は、基板厚方向に順次回転して螺旋構造を形成 し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。
[0010] プレーナ状態では、液晶分子 33の螺旋ピッチに応じた所定波長の光が選択的に 液晶層で反射される。液晶層の平均屈折率を nとし、螺旋ピッチを pとすると、反射が 最大となる波長えは、 λ =η·ρで示される。
[0011] 従って、 Β表示部 46bの Β用液晶層 43bでプレーナ状態時に青色の光を選択的に 反射させるには、例えばえ =480nmとなるように平均屈折率 n及び螺旋ピッチ pを決 める。平均屈折率 nは液晶材料及びカイラル材を選択することで調整可能であり、螺 旋ピッチ pは、カイラル材の含有率を調整することにより調節することができる。
[0012] 図 20 (b)は、 B表示部 46bの B用液晶層 43bがフォーカルコニック状態におけるコ レステリック液晶の液晶分子 33の配向状態を示している。図 20 (b)に示すように、フ オーカルコニック状態での液晶分子 33は、基板面内方向に順次回転して螺旋構造 を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態 では、 B用液晶層 43bに反射波長の選択性は失われ、入射光の殆どが透過する。透 過光は R表示部 46rの下基板 49r裏面に配置された光吸収層 45で吸収されるので 暗 (黒)表示が実現できる。
[0013] プレーナ状態とフォーカルコニック状態とが混在した中間的な状態では、プレーナ 状態とフォーカルコニック状態との存在割合に応じて反射光と透過光との割合が調 整され、反射光の強度が変化する。従って、反射光の強度に応じた中間調表示が実 現できる。
[0014] このように、コレステリック液晶では、螺旋状に捻られた液晶分子 33の配向状態で 光の反射量を制御することができる。上記の B用液晶層 43bと同様にして、 G用液晶 層 43g及び R用液晶層 43rに、プレーナ状態時に緑又は赤の光を選択的に反射さ せるコレステリック液晶をそれぞれ封入してフルカラー表示の液晶表示素子 51が作 製される。液晶表示素子 51は、メモリ性があり、画面書き換え時以外には電力を消費 せずにフルカラー表示が可能である。
特許文献 1 :特開平 10- 48595号公報
発明の開示
発明が解決しょうとする課題
[0015] 一般に、表示素子の画面書き換えは短時間であることが望ま 、。し力しながら、コ レステリック液晶を用いた液晶表示素子は、画面書き換えのためのデータ書込み走 查に要する時間が、ッイステツドネマティック (TN)液晶方式やスーパーッイステッド ネマティック（STN)液晶方式などを用いた従来の液晶表示素子に比べて 10〜： LOO 倍長い。このため、画面書き換えに 0. 5〜10秒程度の時間が掛カつてしまい、画面 の観察者は、画面書き換え時に画像内容を認識するのに長時間を費やさなければ ならな 、と 、う問題が生じて!/、る。 [0016] 本発明は、画面書き換え時に短時間で画像内容を認識できる表示素子及びその 駆動方法、並びにそれを備えた電子ペーパーを提供することを目的とする。
課題を解決するための手段
[0017] 上記目的は、複数の表示部が積層された表示素子において、複数の第 1画素を備 えた一の表示部と、前記一の表示部と積層され、前記複数の第 1画素のそれぞれに 対応配置された複数の第 2画素を備えた他の表示部と、画像表示のある時点にお!、 て、前記複数の第 1画素のうち所定の第 1画素を駆動するのとほぼ同時に、当該所 定の第 1画素に対応配置された第 2画素とは別の所定の第 2画素を駆動する駆動部 とを有することを特徴とする表示素子によって達成される。
[0018] 上記本発明の表示素子において、前記複数の第 1画素はマトリクス状に配置され、 前記複数の第 2画素は前記複数の第 1画素に対応してマトリクス状に配置され、前記 駆動部は、前記複数の第 1及び第 2画素を行又は列単位で同時に駆動し、駆動行 又は列を順次移動させて画像を表示させる線順次走査で動作することを特徴とする
[0019] 上記本発明の表示素子にお!、て、前記駆動部は、前記線順次走査での走査開始 位置を前記一の表示部と前記他の表示部とで異ならせることを特徴とする。
[0020] 上記本発明の表示素子にお!、て、前記駆動部は、前記線順次走査での走査方向 を前記一の表示部と他の表示部とで逆にすることを特徴とする。
[0021] 上記本発明の表示素子において、前記一の表示部に備えられ、前記駆動行又は 列ごとに配置された複数の第 1走査線と、前記他の表示部に備えられ、前記複数の 第 1走査線に対応して前記駆動行又は列ごとに配置された複数の第 2走査線と、前 記駆動部に備えられ、前記複数の第 1走査線のうち所定の第 1走査線及び当該所定 の第 1走査線に対応配置された第 2走査線とは別の所定の第 2走査線が共通接続さ れた走査線駆動回路とを有することを特徴とする。
[0022] 上記本発明の表示素子において、前記駆動部は、前記複数の第 1及び第 2画素を 複数回駆動して多階調を表示させることを特徴とする。
[0023] 上記本発明の表示素子において、前記一の表示部及び他の表示部のそれぞれは 、対向配置された一対の基板と、前記基板間に封止された液晶とを有することを特徴 とする。
[0024] 上記本発明の表示素子において、前記液晶はコレステリック液晶であることを特徴 とする。
[0025] 上記本発明の表示素子において、前記一の表示部及び他の表示部と共に積層さ れ、前記複数の第 1及び第 2画素のそれぞれに対応配置された複数の第 3画素を備 えたさらに他の表示部を有し、前記複数の第 1乃至第 3画素は、光を反射する状態、 透過する状態、又はそれらの中間的な状態を示し、前記一の表示部、他の表示部及 びさらに他の表示部のそれぞれが、青色、緑色又は赤色のいずれかの光を反射する ことを特徴とする。
[0026] 上記本発明の表示素子において、前記一の表示部は、前記青色を反射し、前記他 の表示部は、前記緑色を反射し、前記さらに他の表示部は、前記赤色を反射し、表 示面側から前記一の表示部、他の表示部及びさらに他の表示部の順に積層されて いることを特徴とする。
[0027] 上記本発明の表示素子において、前記他の表示部の前記液晶の旋光性は、前記 一の表示部及びさらに他の表示部の前記液晶の旋光性と異なることを特徴とする。
[0028] 上記本発明の表示素子において、前記表示面側とは反対側の最下部に配置され た光吸収層をさらに有することを特徴とする。
上記本発明の表示素子において、前記複数の第 1及び第 2画素のそれぞれは、セ グメント型表示方式の表示セグメントであることを特徴とする。
[0029] また、上記目的は、所定の画像を表示する表示部を有する電子ペーパーにおいて
、前記表示部は、上記本発明の表示素子を備えていることを特徴とする電子ぺーパ 一によつて達成される。
[0030] また、上記目的は、複数の第 1画素と、前記複数の第 1画素と積層され、前記複数 の第 1画素のそれぞれに対応配置された複数の第 2画素とを駆動して画像を表示す る表示素子の駆動方法において、画像表示のある時点において、前記複数の第 1画 素のうち所定の第 1画素を駆動するのとほぼ同時に、当該所定の第 1画素に対応配 置された第 2画素とは別の所定の第 2画素を駆動することを特徴とする表示素子の駆 動方法によって達成される。 [0031] 上記本発明の表示素子の駆動方法において、マトリクス状に配置された前記複数 の第 1及び第 2画素を行又は列単位で同時に駆動し、駆動行又は列を順次移動させ て画像を表示させる線順次走査を行うことを特徴とする。
[0032] 上記本発明の表示素子の駆動方法にお!、て、前記線順次走査での走査開始位置 を前記第 1画素と前記第 2画素とで異ならせることを特徴とする。
[0033] 上記本発明の表示素子の駆動方法において、前記線順次走査での走査方向を前 記第 1画素と前記第 2画素とで逆にすることを特徴とする。
発明の効果
[0034] 本発明によれば、画面書き換え時の画像内容を短時間で認識できるようになる。
発明を実施するための最良の形態
[0035] [第 1の実施の形態]
本発明の第 1の実施の形態による表示素子及びその駆動方法並びにそれを備え た電子ペーパーについて図 1乃至 6を用いて説明する。本実施の形態では、表示素 子として、青 (B)、緑 (G)及び赤 (R)用コレステリック液晶を用いた液晶表示素子 1を 例にとって説明する。図 1は、本実施の形態による液晶表示素子 1の概略構成の一 例を示している。図 2は、図 1において図左右方向に平行な直線で液晶表示素子 1を 切断した断面構成を模式的に示している。
[0036] 図 1及び図 2に示すように、液晶表示素子 1は、プレーナ状態で青色の光を反射す る B用液晶層 3bを備えた B表示部（第 1表示部） 6bと、プレーナ状態で緑色の光を反 射する G用液晶層 3gを備えた G表示部 (第 2表示部） 6gと、プレーナ状態で赤色の 光を反射する R用液晶層 3rを備えた R表示部（第 3表示部） 6rとを有している。 B、 G、 Rの各表示部 6b、 6g、 6rは、この順に光入射面 (表示面)側から積層されている。
[0037] B表示部 6bは、対向配置された一対の上下基板 7b、 9bと、両基板 7b、 9b間に封 止された B用液晶層 3bとを有している。 B用液晶層 3bは、青色を選択的に反射する ように平均屈折率 nや螺旋ピッチ pが調整された B用コレステリック液晶を有して 、る。
[0038] G表示部 6gは、対向配置された一対の上下基板 7g、 9gと、両基板 7g、 9g間に封 止された G用液晶層 3gとを有している。 G用液晶層 3gは、緑色を選択的に反射する ように平均屈折率 nや螺旋ピッチ pが調整された G用コレステリック液晶を有して 、る。 [0039] R表示部 6rは、対向配置された一対の上下基板 7r、 9rと、両基板 7r、 9r間に封止 された R用液晶層 3rとを有している。 R用液晶層 3rは、赤色を選択的に反射するよう に平均屈折率 nや螺旋ピッチ pが調整された R用コレステリック液晶を有している。
[0040] B、 G、 R用の各液晶層 3b、 3g、 3rを構成する液晶組成物は、ネマティック液晶混 合物にカイラル材を 10〜40wt%添カロしたコレステリック液晶である。カイラル材の添 加率はネマティック液晶成分とカイラル材との合計量を 100wt%としたときの値であ る。ネマティック液晶としては従来公知の各種のものを用いることができる力 液晶層 3b、 3g、 3rの駆動電圧を比較的低くするには、誘電率異方性 Δ ε力 ¾0≤ Δ ε≤5 0であることが好ましい。また、コレステリック液晶の屈折率異方性 Δ ηの値は、 0. 18 ≤ Δ η≤0. 24であることが好ましい。屈折率異方性 Δ ηがこの範囲より小さいと、プレ ーナ状態での各液晶層 3b、 3g、 3rの反射率が低くなり、この範囲より大きいと、液晶 層 3b、 3g、 3rはフォーカルコニック状態での散乱反射が大きくなるほか、粘度も高く なり、応答速度が低下する。
[0041] また、 B用及び R用のコレステリック液晶に添加されるカイラル材と、 G用のコレステリ ック液晶に添加されるカイラル材とは、互いに旋光性が異なる光学異性体である。従 つて、 B用及び R用のコレステリック液晶の旋光性は同じで、 G用コレステリック液晶の 旋光性と異なっている。
[0042] 図 3は、各液晶層 3b、 3g、 3rのプレーナ状態での反射スペクトルの一例を示してい る。横軸は、反射光の波長 (nm)を表し、縦軸は、反射率（白色板比；％)を表してい る。 B用液晶層 3bでの反射スペクトルは図中▲印を結ぶ曲線で示されている。同様 に、 G用液晶層 3gでの反射スペクトルは國印を結ぶ曲線で示し、 R用液晶層 3rでの 反射スペクトルは♦印を結ぶ曲線で示している。
[0043] 図 3に示すように、各液晶層 3b、 3g、 3rのプレーナ状態での反射スペクトルの中心 波長は、液晶層 3b、 3g、 3rの順に長くなる。 B、 G、 Rの各表示部 6b、 6g、 6rの積層 構造において、プレーナ状態における G用液晶層 3gでの旋光性と、 B用及び R用液 晶層 3b、 3rでの旋光性とを異ならしているので、図 3に示す青と緑、及び緑と赤の反 射スペクトルが重なる領域では、例えば、 B用液晶層 3bと R用液晶層 3rで右円偏光 の光を反射させ、 G用液晶層 3gで左円偏光の光を反射させることができる。これによ り、反射光の損失を低減させて、液晶表示素子 1の表示画面の明るさを向上させるこ とがでさる。
[0044] 上基板 7b、 7g、 7r、及び下基板 9b、 9g、 9rは、透光性を有することが必要である。
本実施の形態では、縦横の長さが 10 (cm) X 8 (cm)の大きさに切断した 2枚のポリ力 ーボネート (PC)フィルム基板を用いている。また、 PC基板に代えてガラス基板ゃポ リエチレンテレフタレート (PET)等のフィルム基板を使用することもできる。これらのフ イルム基板は十分な可撓性を備えている。本実施の形態では、上基板 7b、 7g、 7r及 び下基板 9b、 9g、 9rはいずれも透光性を有しているが、最下層に配置される R表示 部 6rの下基板 9rは不透光性であってもよ 、。
[0045] 図 1及び図 2に示すように、 B表示部 6bの下基板 9bの B用液晶層 3b側には、図 1の 図中上下方向に延びる複数の帯状のデータ電極 19bが並列して形成されて 、る。な お、図 2での符号 19bは、複数のデータ電極 19bの存在領域を示している。また、上 基板 7bの B用液晶層 3b側には、図 1の図中左右方向に延びる複数の帯状の走査電 極 (第 1走査線） 17bが並列して形成されている。図 1に示すように、上下基板 7b、 9b を電極形成面の法線方向に見て、複数の走査電極 17bとデータ電極 19bとは、互い に交差して対向配置されている。本実施の形態では、 320 240ドットの<3¥0八表 示ができるように、透明電極をパターユングして 0. 24mmピッチのストライプ状の 240 本の走査電極 17b (i) (但し、 iは整数、 l≤i≤m= 240)及び 320本のデータ電極 19 b (j) (但し、 jは整数、 l≤j≤n= 320)を形成している。両電極 17b (i)と 19b (j)との 各交差領域がそれぞれ Bピクセル (第 1画素） 12b (i, j)となる。複数の Bピクセル 12b (i, j)は 240 ( =m)行 X 320 (=n)列のマトリクス状に配置されて！、る。
[0046] G表示部 6gにも、 B表示部 6bと同様に 240本の走査電極 (第 2走査線） 17g (i)、 3 20本のデータ電極 19g (j)及び m行 n列のマトリクス状に配列される Gピクセル（第 2 画素） 12g (i, j) (不図示）が形成されている。 R表示部 6rにも同様に走査電極 17r (i) 、データ電極 19r (j)及び Rピクセル (第 3画素） 12r (i, j) (不図示）が形成されている
[0047] 各表示部 6b、 6g、 6rの走査電極 17b (i)、 17g (i)、 17r(i)同士は、上基板 7bの基 板面法線方向に見て、ほぼ同一位置に重なって配置されている。同様に、データ電 極 19b (j)、 19g (j)、 19r (j)同士は、上基板 7bの基板面法線方向に見て、ほぼ同一 位置に重なって配置されている。
[0048] 従って、各表示部 6b、 6g、 6rの i行 j列の Bピクセル 12b (i, j)、 Gピクセル 12g (i, j) 、 Rピクセル 12r (i, j)は、上基板 7bの基板面法線方向に見て、ほぼ同一位置に重な つて配置されている。 1組の B、 G、 Rピクセル 12b (i, j)、 12g (i, j)、 12r (i, j)で液晶 表示素子 1の 1ピクセル 12 (i, j)が構成されている。ピクセル 12 (i, j)がマトリクス状に 配列されて表示画面を形成して!/、る。
[0049] 走査電極 17b、 17g、 17r及びデータ電極 19b、 19g、 19rの形成材料としては、例 えばインジウム錫酸化物（Indium Tin Oxide ;ITO)が代表的である力 その他ィ ンジゥム亜鉛酸化物（Indium Zic Oxide ;IZO)等の透明導電膜、アルミニウムあ るいはシリコン等の金属電極、又はアモルファスシリコンゃ珪酸ビスマス（Bismuth Silicon Oxide； BSO)等の透明導電膜等を用いることができる。
[0050] 上基板 7b、 7g、 7rには、複数の走査電極 17b (1)〜 17b (240)、 17g (l)〜17g ( 240)、 17r ( 1 )〜 17r ( 240)を駆動する走査電極用ドライバーが実装された走査電 極駆動回路 25が接続されている。また、下基板 9b、 9g、 9rには、複数のデータ電極 19b (l)〜19b (320)、 19g (l)〜19g (320)、 19r (1)〜19r (320)を駆動するデ ータ電極用ドライバ ICが実装されたデータ電極駆動回路 27が接続されている。走査 電極駆動回路 25及びデータ電極駆動回路 27を含んで駆動部 24が構成されている
[0051] 走査電極駆動回路 25は、制御回路 23から出力された所定の信号に基づいて、走 查電極171) (1)〜171) (240)のぃずれカ 1本の走查電極171) (^)、 17g (l)〜17g ( 240)のいずれ力 1本の走査電極 17g (ig)、 17r (1)〜17r (240)のいずれ力 1本の 走査電極 17r(ir)を選択して、それら 3本の走査電極 17b (ib)、 17g (ig)、 17r (ir)に 対して走査信号を同時に出力するようになっている。
[0052] 一方、データ電極駆動回路 27は、制御回路 23から出力された所定の信号に基づ いて、選択された走査電極 17b (ib)上の Bピクセル 12b (ib, l)〜12b (ib, 320)に 対する画像データ信号をデータ電極 19b (1)〜 19b (320)のそれぞれに出力するよ うになつている。また、データ電極駆動回路 27は、データ電極 19b (l)〜19b (320) への画像データ信号の出力に同期して、選択された走査電極 17g (ig)上の Gピクセ ル 12g (ig, l)〜12g (ig, 320)に対する画像データ信号をデータ電極 19g (l)〜19 g (320)のそれぞれに出力するようになっている。また同様に、データ電極駆動回路 27は、データ電極 19b (l)〜19b (320)への画像データ信号の出力に同期して、選 択された走査電極 17r(ir)上の Rピクセル 12r(ir, l)〜12r (ir, 320)に対する画像 データ信号をデータ電極 19r (l)〜19r(320)のそれぞれに出力するようになってい る。
[0053] 走査電極用及びデータ電極用ドライバ ICとして、例えば TCP (テープキャリアパッ ケージ)構造の汎用の STN用ドライバ ICが用 、られて 、る。走査電極駆動回路 25に は、走査電極 17b (又は、走査電極 17g、 17r)の数と同数の 240本の走査電極用出 力端子 35 (i) (但し、 iは整数、 l≤i≤m= 240)が設けられている。
[0054] 本実施の形態では、 B、 G、 R用の各液晶層 3b、 3g、 3rの駆動電圧をほぼ同じにし ているので、 1つの出力端子 35 (io)に、走査電極 17b (ib)、 17g (ig)、 17r(ir)が共 通接続されている。こうすることにより、 B、 G、 R用の各表示部 6b、 6g、 6r毎に走査電 極駆動回路 25を設ける必要がなくなるので液晶表示素子 1の駆動回路の構成を簡 略ィ匕することができる。また、走査電極用ドライバ ICの数を削減できるので液晶表示 素子 1の低コストィ匕を実現することができる。なお、 B、 G、 R用の走査電極駆動回路 2 5の出力端子 35の共通化は、必要に応じて行えばよい。
[0055] データ電極駆動回路 27はデータ電極 19b、 19g、 19rの合計数と同数の出力端子 36を有している。データ電極 19b、 19g、 19rは、データ電極駆動回路 27の所定の 出力端子 36に別個に接続されて!ヽる。
[0056] 本実施の形態による走査電極駆動回路 25では、所定の出力端子 35 (io)と、当該 出力端子 35 (io)に共通接続される走査電極 17b (ib)、 17g (ig)、 17r (ir)との接続 関係は、 io=ib=ir、且つ、 ig = 241— ibとなっている。つまり、図 1に示すように、 B、 R表示部 6b、 6rで図中上側に配置された走査電極 17b (1)、 17r (l)と、 G表示部 6g で図中下側に配置された走査電極 17g (240)とが、走査電極駆動回路 25の上側に 配置された出力端子 35 (1)に共通接続されている。そして順次、 B、 R表示部 6b、 6r の上から i行目の走査電極 17b (i)、 17r (i)と、 G表示部 6gの（241— i)行目の走査 電極 17g (241— i)とが、走査電極駆動回路 25の上から i番目の出力端子 35 (i)に共 通接続されている。
[0057] 本方式では一般に、走査電極 17b、 17g、 17rの本数が m本の場合は、 B、 R表示 部 6b、 6rの i行目の走査電極 17b (i)、 17r(i)と、 G表示部 6gの（m+ 1— i)行目の走 查電極 17g (m+ 1 -i)とが、走査電極駆動回路 25の i番目の出力端子 35 (i)に共通 接続される。
[0058] 各走査電極 17b (i)は、フレキシブルケーブル 34b内に設けられた複数配線 (不図 示）の一にそれぞれ接続され、フレキシブルケーブル 34bを介して走査電極駆動回 路 25の各出力端子 35 (i)にそれぞれ電気的に接続されている。
[0059] 同様に、各走査電極 17r (i)は、フレキシブルケーブル 34r内に設けられた複数配 線 (不図示）の一にそれぞれ接続され、フレキシブルケーブル 34rを介して走査電極 駆動回路 25の各出力端子 35 (i)にそれぞれ電気的に接続されている。
[0060] 各走査電極 17g (i)は、フレキシブルケーブル 34g内に設けられた複数配線（不図 示）の一にそれぞれ接続され、フレキシブルケーブル 34gを介して走査電極駆動回 路 25の各出力端子 35 (241— i)にそれぞれ電気的に接続されている。
[0061] このように、 B、 R表示部 6b、 6rの走査電極 17b (i)、 17r (i)が出力端子 35 (i)に接 続されるのに対し、 G表示部 6gの走査電極 17g (i)は、出力端子 35 (241— i)に接続 させる必要がある。例えば、ケーブル内で配線同士が交差 (クロス)せずに連設配置 された、いわゆるストレート配線構造のストレートケーブルを用いる場合には、 B、 R表 示部 6b、 6r用のフレキシブルケーブル 34b、 34rに対して、 G表示部 6g用のフレキシ ブルケーブル 34gを 180度ねじって、それぞれ端子間を接続すればよい。こうするこ とにより、走査電極 17b (i)、 17g (241 -i)、 17r (i)をまとめて出力端子 35 (i)に容易 に接続できる。各フレキシブルケーブル 34b、 34g、 34rの各端子は、熱圧着により各 走査電極 17b、 17g、 17r及び走査電極駆動回路 25の出力端子 35に接続されてい る。
[0062] 各フレキシブルケーブル 34b、 34g、 34rは例えばフィルム（薄膜)形状を有し十分 な可撓性を備えているので、液晶表示素子 1は全体としても十分な可撓性を備えて いる。 [0063] 両電極 17b、 19b上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御 するための配向膜 ( 、ずれも不図示）がコーティングされて 、ることが好ま 、。絶縁 膜は、電極 17b、 19b間の短絡を防止したり、ガスノリア層として液晶表示素子 1の信 頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド榭脂、ポリア ミドイミド榭脂、ポリエーテルイミド榭脂、ポリビニルブチラール榭脂及びアクリル榭脂 等の有機膜や、酸ィ匕シリコン、酸ィ匕アルミニウム等の無機材料を用いることができる。 本実施の形態では、例えば電極 17b、 19b上の基板全面には、配向膜が塗布 (コー ティング)されて ヽる。配向膜は絶縁性薄膜と兼用されてもょ ヽ。
[0064] 図 2に示すように、上下基板 7b、 9bの外周囲に塗布されたシール材 21bにより、 B 用液晶層 3bは両基板 7b、 9b間に封入されている。また、 B用液晶層 3bの厚さ（セル ギャップ）は均一に保持する必要がある。所定のセルギャップを維持するには、榭脂 製又は無機酸ィ匕物製の球状スぺーサを B用液晶層 3b内に散布したり、柱状スぺー サを B用液晶層 3b内に複数形成したりする。本実施の形態の液晶表示素子 1におい ても、 B用液晶層 3b内にスぺーサ（不図示）が挿入されてセルギャップの均一性が保 持されている。 B用液晶層 3bのセルギャップは、 3 μ ΐη≤ά≤& μ mの範囲であること が好まし!/、。セルギャップ力これより小さ!/、とプレーナ状態での液晶層 3bの反射率が 低くなり、これより大きいと駆動電圧が高くなりすぎる。
[0065] G表示部 6g及び R表示部 6rは、 B表示部 6bと同様の構造を有しているため、説明 は省略する。 R表示部 6rの下基板 9rの外面 (裏面）には、可視光吸収層 15が設けら れている。可視光吸収層 15が設けられているので、 B、 G、 Rの各液晶層 3b、 3g、 3r で反射されな力つた光が効率よく吸収される。従って、液晶表示素子 1はコントラスト 比の高い表示を実現できる。なお、可視光吸収層 15は必要に応じて設ければよい。
[0066] 次に、液晶表示素子 1の駆動方法について図 4乃至図 6を用いて説明する。図 4は 、液晶表示素子 1の駆動波形の一例を示している。図 4 (a)は、コレステリック液晶を プレーナ状態にさせるための駆動波形であり、図 4 (b)は、コレステリック液晶をフォー カルコニック状態にさせるための駆動波形である。図 4 (a)及び図 4 (b)において、図 上段は、データ電極駆動回路 27から出力されるデータ信号電圧波形 Vdを示し、図 中段は、走査電極駆動回路 25から出力される走査信号電圧波形 Vsを示し、図下段 は、 B、 G、 R用の各液晶層 3b、 3g、 3rのいずれかのピクセル 12b、 12g、 12rに印カロ される印加電圧波形 Vicを示している。また、図 4 (a)及び図 4 (b)において、図の左 力も右に時間経過を表し、図の上下方向は電圧を表している。
[0067] 図 5は、コレステリック液晶の電圧—反射率特性の一例を示している。横軸はコレス テリック液晶に印加される電圧値 (V)を表し、縦軸はコレステリック液晶の反射率（％) を表している。図 5に示す実線の曲線 Pは、初期状態がプレーナ状態におけるコレス テリック液晶の電圧 反射率特性を示し、破線の曲線 FCは、初期状態がフォーカル コニック状態におけるコレステリック液晶の電圧—反射率特性を示している。
[0068] ここでは、図 1に示す B表示部 6bの第 1列目のデータ電極 19b (1)と第 1行目の走 查電極 17b (1)との交差部の青 (B)ピクセル 12b (1, 1)に所定の電圧を印加する場 合を例にとって説明する。図 4 (a)に示すように、第 1行目の走査電極 17b (1)が選択 される選択期間 T1の前側の約 1Z2の期間では、データ信号電圧 Vdが + 32Vとな るのに対し走査信号電圧 Vsが OVとなり、後側の約 1Z2の期間では、データ信号電 圧 Vdが OVとなるのに対し走査信号電圧が + 32Vとなる。このため、 Bピクセル 12b ( 1, 1)の B用液晶層 3bには、選択期間 T1の間に ± 32Vのパルス電圧が印加される。 図 5に示すように、コレステリック液晶に所定の高電圧 VP100 (例えば、 32V)が印加 されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子 が電界の向きに従うホメオト口ピック状態になる。従って、 Bピクセル 12b (1, 1)の B用 液晶層 3bの液晶分子は選択期間 T1では、ホメオト口ピック状態になる。
[0069] 選択期間 T1が終了して非選択期間 T2になると、第 1行目の走査電極 17b (1)には 、例えば + 28V又は +4Vの電圧が選択期間 T1の 1Z2の周期で印加される。一方 、 1列目のデータ電極 19b (1)には、所定のデータ信号電圧 Vdが印加される。図 5 (a )では、例えば + 32V及び OVの電圧が選択期間 T1の 1Z2の周期で第 1列目のデ ータ電極 19b (1)に印加されている。このため、 Bピクセル 12b (1, 1)の B用液晶層 3 bには、非選択期間 T2の間に ±4Vのパルス電圧が印加される。これにより、非選択 期間 T2の間では、 Bピクセル 12b (1, 1)の B用液晶層 3bに生じる電界はほぼゼロに なる。
[0070] 液晶分子がホメオト口ピック状態のときに液晶印加電圧が VP100 (± 32V)から VF 0 (±4V)に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極 1 7b (l)、 19b (l)に対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じ た光を選択的に反射するプレーナ状態になる。従って、 Bピクセル 12b (1, 1)の B用 液晶層 3bはプレーナ状態になって光を反射するため、 Bピクセル 12b (1, 1)には青 が表示される。
[0071] 一方、図 4 (b)に示すように、選択期間 T1の前側の約 1Z2の期間及び後側の約 1 Z2の期間で、データ信号電圧 Vdが 24VZ8Vとなるのに対し、走査信号電圧 Vsが OVZ + 32Vとなると、 Bピクセル 12b (l, 1)の B用液晶層 3bには、 ± 24Vのパルス 電圧が印加される。図 5に示すように、コレステリック液晶に所定の低電圧 VF100b ( 例えば、 24V)が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には 解けない状態になる。非選択期間 T2になると、第 1行目の走査電極 17b (l)には、 例えば + 28VZ+4Vの電圧が選択期間 T1の 1Z2の周期で印加され、データ電極 19b (l)には、所定のデータ信号電圧 Vd (例えば + 24VZ8V)の電圧が選択期間 T1の 1Z2の周期で印加される。このため、 Bピクセル 12b (1, 1)の B用液晶層 3bに は、非選択期間 T2の間に、—4VZ+4Vのパルス電圧が印加される。これにより、非 選択期間 T2の間では、 Bピクセル 12b (1, 1)の B用液晶層 3bに生じる電界はほぼ ゼロになる。
[0072] 液晶分子の螺旋構造が完全には解けな 、状態にぉ 、て、コレステリック液晶の印 加電圧が VF100b (± 24V)力も VF0 (±4V)に変化して急激に電界がほぼゼロに なると、液晶分子は螺旋軸が両電極 17b (1)、 19b (l)に対してほぼ平行な方向に向 く螺旋状態になり、入射光を透過するフォーカルコニック状態になる。従って、 Bピク セル 12b (1, 1)の B用液晶層 3bはフォーカルコニック状態になって光を透過する。 なお、図 5に示すように、 VPIOO (V)の電圧を印加して、液晶層に強い電界を生じさ せた後に、緩やかに電界を除去しても、コレステリック液晶はフォーカルコニック状態 にすることができる。
[0073] 上記駆動電圧、駆動方法は一例であり、室温で、両電極 17b (1)、 19b (1)間に 30 〜35Vのパルス状電圧を実効時間 20msの間印加すると、 B用液晶層 3bのコレステ リック液晶は選択反射状態 (プレーナ状態）となり、 15〜22Vのノ ルス状の電圧を実 効時間 20msの間印加すると、良好な透過状態 (フォーカルコニック状態）となる。
[0074] また、室温で、両電極 17b (1)、 19b (1)間に図 5に示す破線の枠 Bの範囲内のパ ルス状電圧（ ± 22〜士 30V)を実効時間 20msの間印加した後に、 ±4Vのパルス状 電圧を印加して、両電極 17b (1)、 19b (1)間に発生する電界を急激にほぼゼロにす ると、 B用液晶層 3bのコレステリック液晶はプレーナ状態とフォーカルコニック状態と が混在した中間的な状態となる。この状態では、 Bピクセル 12b (l, 1)には中間調が 表示される。
[0075] また、 Bピクセル 12b (1, 1)の液晶層 3bの初期状態がプレーナ状態の場合には、 室温で、両電極 17b (1)、 19b (1)間に図 5に示す破線の枠 Aの範囲内のパルス状 電圧（±4〜士 15V)を実効時間 20msの間印加した後に、 ±4Vのパルス状電圧を 印加して、両電極 17b (1)、 19b (1)間に発生する電界を急激にほぼゼロにしても、 B 用液晶層 3bのコレステリック液晶はプレーナ状態とフォーカルコニック状態とが混在 した中間的な状態となり、 Bピクセル 12b (1, 1)には中間調が表示される。
[0076] 上述の Bピクセル 12b (1, 1)の駆動と同様にして緑（G)ピクセル 12g (l, 1)及び赤
(R)ピクセル 12r (l, 1)を駆動することにより、 3つの B、 G、 Rピクセル 12b (1, 1)、 1 2g (l, 1)、 12r (l, 1)を積層したピクセル 12 (1, 1)にカラー表示をすることができる 。また、第 1行から第 240行までの走査電極 17b (l)〜17b (240)、 17g (l)〜17g ( 240)、 17r (1)〜17r(240)をいわゆる線順次駆動 (線順次走査）させて 1行毎に各 データ電極 19b、 19g、 19rのデータ電圧を書き換えることにより、ピクセル 12 (1, 1) 力らピクセル 12 (240, 320)までの全てに表示データを出力して 1フレーム（表示画 面)分のカラー表示が実現できる。
[0077] 上述したように、走査電極駆動回路 25の所定の出力端子 35 (io)と、当該出力端 子 35 (io)に共通接続される走査電極 17b (ib)、 17g (ig)、 17r (ir)との接続関係は、 io=ib=ir、且つ、 ig= 241— ibとなっている。従って、本実施の形態による液晶表 示素子 1の駆動方法では、画像表示のある時点において、 B、 R表示部 6b、 6rの i行 目の B、Rピクセル 12b (i, l)〜12b (i, 320)、 12r (i, l)〜12r(i, 320)を駆動する のとほぼ、同時に、（241— i)行目の Gピクセノレ 12g (241— i, l)〜12g (241—i, 320 )を駆動する。つまり、 B、 R表示部 6b、 6rと G表示部 6gとでは、線順次走査での走査 開始位置が異なり、また走査方向が逆になる。
[0078] 走査が開始されると、 8、1^表示部61)、 6rの 1行目の走査電極 17b (l)、 17r (l)及 び G表示部 6gの 240行目の走査電極 17g (240)が同時に選択されてそれぞれに走 查信号電圧 Vsが印加される。また同時に、それぞれの走査電極 17b (1)、 17g (240 )、 17r(l)上に並列された B、 G、Rピクセル 12b (1, l)〜12b (l, 320)、 12g (240 , l)〜12g (240, 320)、 12r(l, l)〜12r(l, 320)に対応したデータ信号電圧 Vd がデータ電極駆動回路 27からデータ電極 19b (1)〜19b (320)、 19g (1)〜19g (3 20)、 19r (l)〜19r(320)に印カロされる。従って、 1行目の B、： Rピクセノレ 12b (1, 1) 〜12b (l, 320)、 12r (l, l)〜12r (l, 320)の液晶層 3b、 3rが駆動されるのとほぼ 同時に、 240行目の Gピクセノレ 12g (240, l)〜12g (240, 320)の液晶層 3g力 S馬区動 される。
[0079] これ以降、 B、 R表示部 6b、 6rでは、走査電極 17b、 17rが図 1の図中上から下に順 次走査される。 G表示部 6gでは、走査電極 17gが図 1の図中下から上に順次走査さ れる。従って、 i行目の B、 Rピクセル 12b (i, l)〜12b (i, 320)、 12r (i, l)〜12r(i, 320)の液晶層 3b、 3rが駆動されるのとほぼ同時に、（241— i)行目の Gピクセル 12 g (241 -i, l)〜12b (241—i, 320)の液晶層 3gが駆動される。
[0080] 図 6は、本実施の形態による線順次走査で 1フレームの画像を表示させる途中の画 面状態を示している。図 6では、積層された表示部 6b、 6g、 6rをそれぞれの表示状 態が分力るようにずらして図示している。各表示部 6b、 6g、 6rの左側にそれぞれ配 置された矢印は、各表示部 6b、 6g、 6rの走査電極 17b、 17g、 17rの走査方向を示 している。各矢印が示すように、 B、 R表示部 6b、 6rでは、走査電極 17b、 17rは上か ら下に順次走査され、 G表示部 6gでは走査電極 17gは下から上に順次走査されて いる。これにより、 B、 R表示部 6b、 6rでは画像が上から下に向かって形成され、 G表 示部 6gでは画像が下から上に向力つて形成される。
[0081] このように、本実施の形態によれば、 B、 R表示部 6b、 6rと G表示部 6gとで線順次 走査の走査開始位置を上記のように異ならせると共に走査方向を逆にしているので 、 1フレーム期間の半分が経過した時点で、表示画面の上半分には B、 R表示部 6b、 6rの重なった画像が表示され、下半分には G表示部 6gの画像が表示される。これに より、表示画面の全ての領域に B、 R表示部 6b、 6r又は G表示部 6gのいずれかの画 像が表示される。
[0082] 従って、全ての表示部 6b、 6g、 6rで走査開始位置及び走査方向を同じにする場 合に比べて、画面の観察者が画面書き換え時に画像内容を短時間で認識できるよう になる。本実施の形態によれば、画面の観察者が画像内容を認識するのに要する時 間を従来の約半分にすることができる。
[0083] 次に、液晶表示素子 1の製造方法の一例について簡単に説明する。
縦横の長さが 10 (cm) X 8 (cm)の大きさに切断した 2枚のポリカーボネート（PC)フ イルム基板上に ITO透明電極を形成してエッチングによりパターユングし、 0. 24mm ピッチのストライプ状の電極（走査電極 17又はデータ電極 19)をそれぞれ形成する。 320 X 240ドットの QVGA表示ができるよう、 2枚の PCフィルム基板 7、 9上にそれぞ れストライプ状の電極が形成される。次に、 2枚の PCフィルム基板 7、 9上のそれぞれ のストライプ状の透明電極 17、 19上にポリイミド系の配向膜材料をスピンコートにより 約 700 Aの厚さに塗布する。次に、配向膜材料が塗布された 2枚の PCフィルム基板 7、 9を 90°Cのオーブン中で 1時間のベータ処理を行い、配向膜を形成する。次に、 一方の PCフィルム基板 7又は 9上の周縁部にエポキシ系のシール材 21をデイスペン サを用いて塗布して所定の高さの壁を形成する。
[0084] 次!、で、他方の PCフィルム基板 9又は 7に 4 μ m径のスぺーサ（積水ファインケミカ ル社製)を散布する。次いで、 2枚の PCフィルム基板 7、 9を貼り合わせて 160°Cで 1 時間加熱し、シール材を硬化する。次に、真空注入法により B用コレステリック液晶を 注入した後、エポキシ系の封止材で注入口を封止し、 B表示部 6bを作製する。同様 の方法により、 G、 R表示部 6g、 6rを作製する。
[0085] 次に、図 2に示すように、表示面側から B、 G、 R表示部 6b、 6g、 6rをこの順に積層 する。次いで、 R表示部 6rの下基板 9r裏面に可視光吸収層 15を配置する。次に、積 層した B、 G、 R表示部 6b、 6g、 6rの走査電極 17b、 17g、 17rの端子部及びデータ 電極 19b、 19g、 19rの端子部に TCP (テープキャリアパッケージ)構造の汎用の ST N用ドライバ ICをフレキシブルケーブルを介して接続し、さらに電源回路及び制御回 路 23を接続する。こうして QVGA表示が可能な液晶表示素子 1が完成する。なお図 示は省略するが、完成された液晶表示素子 1に入出力装置及び全体を統括制御す る制御装置 (いずれも不図示)を設けることにより電子ペーパーが完成する。
[0086] 以上説明したように、本実施の形態によれば、 B、 R表示部 6b、 6rと G表示部 6gと で線順次走査での走査開始位置を異ならせ、走査方向を逆にしているので、 1フレ ーム期間の半分が経過した時に表示画面全体に B、 R表示部 6b、 6rの画像又は G 表示部 6gの画像のいずれかを表示することができる。従って、液晶表示素子 1及び それを用いた電子ペーパーでは、画面の観察者が画面書き換え時に画像内容を短 時間で認識できるようになる。
[0087] [第 2の実施の形態]
本発明の第 2の実施の形態による表示素子及びその駆動方法並びにそれを備え た電子ペーパーについて図 7乃至図 16を用いて説明する。本実施の形態は、第 1の 実施の形態と同一の装置構成を有しながら、コレステリック液晶の累積応答特性を利 用して多階調表示が可能な液晶表示素子を用いている。コレステリック液晶にパルス 電圧を複数回印加すると、累積応答特性により、プレーナ状態からフォーカルコ-ッ ク状態、又はフォーカルコニック状態力 プレーナ状態に遷移させることができる。
[0088] 図 7はコレステリック液晶の累積応答特性を示すグラフである。横軸はコレステリック 液晶へ印加する電圧パルスの数を表している。縦軸は、コレステリック液晶がフォー カルコニック状態での明度を 0としプレーナ状態での明度を 255とした規格値での明 度を表している。図中♦印を結ぶ曲線 Aは、プレーナ状態のコレステリック液晶に図 5 の破線枠 A (中間調領域 A)内の所定の電圧パルスを複数回印加した場合のパルス 印加数と明度との関係を示している。図中國印を結ぶ曲線 Bは、コレステリック液晶に 図 5の破線枠 B (中間調領域 B)内の所定の電圧パルスを複数回印加した場合のパ ルス印加数と明度との関係を示している。
[0089] 図 7の曲線 Aに示すように、コレステリック液晶の初期状態がプレーナ状態の場合、 図 5の中間調領域 A内の所定のパルス電圧を連続的に印加することにより、コレステ リック液晶はパルス印加回数に応じて次第にプレーナ状態（明度 255)力 フォー力 ルコニック状態（明度 0)に遷移する。一方、図 7の曲線 Bに示すように、図 5の中間調 領域 B内の所定のパルス電圧を連続的に印加することにより、コレステリック液晶は初 期状態に関わらず、パルス電圧の印加回数に応じて次第にフォーカルコニック状態（ 明度 0)からプレーナ状態（明度 255)に遷移する。従って、パルス電圧の印加回数を 調整することにより、所望の階調を表示することができる。
[0090] 図 7に示すように、 0から 255までの明度変化は、曲線 Aの方が曲線 Bより緩やかで ある。従って、多階調表示のためには、図 5の中間調領域 Bよりも中間調領域 Aの累 積応答を利用する方が、容易に高階調で高!ヽ色再現性や色均一性を実現できる。 そこで、本実施の形態では、コレステリック液晶の中間調領域 Aでの累積応答を利用 した多階調表示方法を採用している。
[0091] 次に、本実施の形態による多階調表示の具体的方法について図 8乃至図 15を用 いて説明する。以下、第 1の実施の形態による液晶表示素子 1の青 (B)ピクセル 12b (1, 1)にレベル 7 (青）〜レベル 0 (黒）の 8階調のいずれかを表示させる場合を例に とって説明する。なお、レベル 7はピクセル内のコレステリック液晶がプレーナ状態に なって高反射率となる階調であり、レベル 0は同液晶がフォーカルコニック状態になつ て低反射率となる階調である。図 8は、 Bピクセル 12b (l, 1)にレベル 7 (青）を表示さ せる方法を示している。同様に、図 9乃至図 15はそれぞれレベル 6〜レベル 0を表示 させる方法を示している。
[0092] 各図 8乃至図 15の上段左端に示す長方形は、 Bピクセル 12b (1, 1)の外形を模式 的に示しており、その内方の数値は所望の階調を示している。また、その右側には、 Bピクセル 12b (1, 1)が累積応答処理で所望の階調に至るまでのステップ力 時系 列を示す矢印と、ピクセル内に示す階調の変化とで示されている。各図の下段は、累 積応答処理の各ステップでの Bピクセル 12b (1, 1)に印加されるパルス電圧 Vicを示 している。
[0093] 図示のとおり、本例ではステップ S1からステップ S5の 5ステップで累積応答処理が 行われる。ステップ S1では、ピクセルの現在の表示階調をリセットするために、コレス テリック液晶をフォーカルコニック状態にするレベル 0に対応したパルス電圧 Vic (= ± 24 ）が印加時間丁1 (= 2. Oms)で印加される。各図 8乃至図 15に示すように、ス テツプ S1でのリセット処理は、所望階調がレベル 7〜0のいずれの場合についても行 われる。 [0094] 次いで、ステップ S2では、印加時間 T2 ( = 2. Oms)でレベル 7又はレベル 0のいず れかに対応するパルス電圧 Vicが印加される。図 8乃至図 14に示すように、所望の階 調がレベル 7及びレベル 6〜1 (中間調）のいずれかの場合には、 ± 32Vのパルス電 圧 Vicを印加する。これにより、図 5の中間調領域 Aでの累積応答を利用するために コレステリック液晶を予めプレーナ状態にさせることができる。
[0095] また、図 15に示すように、所望の階調がレベル 0の場合には、ステップ S2において 、 ± 24Vのパルス電圧 Vicを印加する。レベル 0の場合には、累積応答を利用する必 要がないのでステップ S2の時点でコレステリック液晶をフォーカルコニック状態にす ることがでさる。
[0096] 続くステップ S3〜ステップ S5では、所定のパルス電圧 Vicが所定の印加時間 T3〜 Τ5で印加される。図 8乃至図 15に示すように、各ステップ S3〜S5では、中間調領域 Aでの累積応答を利用してコレステリック液晶をプレーナ状態力 フォーカルコニック 状態の方向に遷移させる電圧値のパルス電圧 Vicか、あるいはコレステリック液晶の 状態を変化させずにその状態を維持させる電圧値のパルス電圧 Vicが印加される。 本例では、コレステリック液晶をプレーナ状態力もフォーカルコニック状態の方向に遷 移させる電圧値として ± 24Vを用いている。また、コレステリック液晶の状態を変化さ せずにその状態を維持させる電圧値として士 12Vを用 、て 、る。
[0097] さらに、各ステップ S3〜S5では、パルス電圧の印加時間 T3〜T5の長さをそれぞ れ異ならせている。コレステリック液晶は、印加するパルス電圧の電圧値を変えるだけ でなぐパルス幅を変えてもコレステリック液晶の状態を変えることができる。図 5の中 間調領域 Α内では、印加パルス電圧のパルス幅を長くしてもコレステリック液晶をフォ 一カルコニック状態の方向に遷移させることができる。そこで本例では、ステップ S3で のパルス電圧印加時間 T3を 2. Omsとし、ステップ S4でのパルス電圧印加時間 T4を 1. 5msとし、ステップ S5でのパルス電圧印加時間 T5を 1. Omsとしている。
[0098] なお、パルス電圧印加時間 T1乃至 T5を制御するには、走査電極駆動回路 25及 びデータ電極駆動回路 27を駆動するクロックの周波数を低くして出力周期を長くす ることで実現できる。ノ ルス幅の切り替えは、アナログ的にクロック周波数そのものを 切換えるよりも、論理的にドライバに入力するクロック生成部の分周比を変えて行うの 力はり安定する。
[0099] こうすることにより、 2種類（± 24Vと ± 12V)のパルス電圧値と、時系列に並ぶ 3種 類（2. Oms、 1. 5ms、 1. Oms)のパルス幅とを組合せて、 23 ( = 8)通りの駆動パター ンが得られる。表丄は、以上説明した駆動パターンをまとめた一覧表である。表 1は、 ステップ S1〜S5〖こおいて Bピクセル 12b (1, 1)に印加されるパルス電圧のパルス幅 (印加期間）（ms)を示し、また各ステップ S1〜S5において印加されるパルス電圧の 電圧値 (V)をレべノレ 7 (青）〜レベル 0 (黒)までの階調毎に示して 、る。
[0100] [表 1]
Figure imgf000023_0001
[0101] Bピクセル 12b (l， 1)にレベル 7の階調（青）を表示させるには、コレステリック液晶 に対し、表 1及び図 8に示すように、ステップ S3〜S5の全てにおいて ± 12Vのパル ス電圧 Vicを印加する。ステップ S2で ± 32Vのパルス電圧 Vicが印加されてコレステ リック液晶は既にプレーナ状態でレベル 7の階調が得られているので、ステップ S3〜 S5では前の状態を維持する ± 12Vのパルス電圧 Vicを印加することにより、レベル 7 の階調が表示される。
[0102] Bピクセル 12b (l, 1)にレベル 6の階調を表示させるには、コレステリック液晶に対 し、表 1及び図 9に示すように、ステップ S3及び S4で ± 12Vのパルス電圧 Vicを印加 してステップ S4まではプレーナ状態（レベル 7)に維持しておく。そして、次のステップ S5で ± 24Vのパルス電圧 Vicを 1. Omsだけコレステリック液晶に印加してフォー力 ルコニック状態側に所定量遷移させ、一段階低いレベル 6の階調を実現する。 [0103] Bピクセル 12b (l, 1)にレベル 5の階調を表示させるには、コレステリック液晶に対 し、表 1及び図 10に示すように、ステップ S3では ± 12Vのパルス電圧 Vicを印加して レベル 7に維持しておく。そして、次のステップ S4で ± 24Vのパルス電圧 Vicを 1. 5 msだけコレステリック液晶に印加してフォーカルコニック状態側に所定量遷移させる 。ステップ S4では、ステップ S5に比べて 1. 5倍長い時間 ± 24Vのパルス電圧 Vicを 印加するので、図 9に示したレベル 6より一段階低いレベル 5の階調が実現される。そ の後のステップ S5では、 ± 12Vのパルス電圧 Vicを印加してレベル 5の状態を維持 する。
[0104] Bピクセル 12b (l, 1)にレベル 4の階調を表示させるには、コレステリック液晶に対 し、表 1及び図 11に示すように、ステップ S3では ± 12Vのパルス電圧 Vicを印加して レベル 7に維持しておく。そして、次のステップ S4で ± 24Vのパルス電圧 Vicを 1. 5 msだけコレステリック液晶に印加して二段階低いレベル 5の階調に変更する。さらに 、次のステップ S 5で ± 24 Vのパルス電圧 Vicを 1. Omsだけ印加してコレステリック液 晶をフォーカルコニック状態側にさらに遷移させ、レベル 5より一段階低!、レベル 4の 階調を実現する。
[0105] Bピクセル 12b (l, 1)にレベル 3の階調を表示させるには、コレステリック液晶に対 し、表 1及び図 12に示すように、ステップ S3において ± 24Vのパルス電圧 Vicを 2. 0 msだけ印加する。これにより、コレステリック液晶はプレーナ状態（レベル 7)力もフォ 一カルコニック状態側に大きく遷移して、四段階低いレベル 3の階調が得られる。ス テツプ S3でレベル 3の階調が得られるので、ステップ S4、 S5では前の状態を維持す る ± 12Vのパルス電圧 Vicを印加してレベル 3の階調が表示される。
[0106] Bピクセル 12b (l, 1)にレベル 2の階調を表示させるには、コレステリック液晶に対 し、表 1及び図 13に示すように、ステップ S3において ± 24Vのパルス電圧 Vicを 2. 0 msだけ印加する。これによりレベル 3の階調が得られる。次いでステップ S4では前の 状態を維持する ± 12Vのパルス電圧 Vicを印加してレベル 3の階調を維持させる。次 に、ステップ S 5で ± 24 Vのパルス電圧 Vicを 1. Omsだけ印加してコレステリック液晶 をフォーカルコニック状態側にさらに遷移させ、レベル 3より一段階低!、レベル 2の階 調を実現する。 [0107] Bピクセル 12b (l, 1)にレベル 1の階調を表示させるには、コレステリック液晶に対 し、表 1及び図 14に示すように、ステップ S3において ± 24Vのパルス電圧 Vicを 2. 0 msだけ印加してレベル 3の階調を得る。次!、でステップ S4でさらに ± 24Vのパルス 電圧 Vicを 1. 5msだけ印加して二段階低いレベル 1の階調を得る。ステップ S5では 前の状態を維持する ± 12Vのパルス電圧 Vicを印加してレベル 1の階調を維持させ てレベル 1の階調を表示させる。
[0108] Bピクセル 12b (l, 1)にレベル 0 (黒）を表示させるには、コレステリック液晶に対し、 表 1及び図 15に示すように、ステップ S3〜S5の全てで ± 24Vのパルス電圧 Vicを印 カロしてフォーカルコニック状態に遷移させると共にその状態を維持させる。
[0109] なお、ステップとステップとの間の非駆動期間には、第 1の実施の形態の図 4で説明 しょうに ±4V又は士 8Vのパルス電圧 Vicをコレステリック液晶に印加するようにして ちょい。
[0110] 本実施の形態による多階調表示方法では、完全な黒状態 (レベル 0)とする場合に も、ノ ルス電圧 Vicを繰り返し複数回印加するようにしている。これ〖こより、 1回のパル ス電圧の印加では微弱な散乱反射が残存してかすんだ黒になりがちなのに対し、黒 濃度が良好な高コントラストの表示を実現できる。また、ノ ルスの電圧値も低く済むた め、非選択領域のクロストークもより安定して回避できる。
[0111] なお、本例は 8階調であるが、ステップ数を増やすことにより 16階調又はそれ以上 の階調数も表示することができる。ステップ数を 1つ増やす毎に階調数を 2倍にするこ とがでさる。
[0112] 上述の Bピクセル 12b (1, 1)の駆動と同様にして緑（G)ピクセル 12g (l, 1)及び赤
(R)ピクセル 12r (l, 1)を駆動することにより、 3つの B、 G、 Rピクセル 12b (1, 1)、 1 2g (l, 1)、 12r (l, 1)を積層したピクセル 12 (1, 1)に 512色（8階調の場合)又はそ れ以上の多階調表示をすることができる。
[0113] 以上説明した多階調表示方法では、マルチレベルの駆動波形を生成できる特殊仕 様のドライバ ICを必要とせず、安価な 2値の汎用ドライバを用いた多階調表示が可能 となる。従って、多階調 (多色)表示と低コストとの両立が可能となる。
[0114] 次に、上述の本実施の形態による多階調表示方法を用いた液晶表示素子 1の駆 動方法につ!、て図 16 (a)乃至図 16 (c)を用いて説明する。上述の多階調表示方法 において表示階調をリセットするステップ S1では、全ての走査電極 17b、 17g、 17rを 同時に選択して、全てのデータ電極 19b、 19g、 19rに ± 24Vのパルス電圧 Vicを 2. Omsだけ印加してレベル 0の階調を得る。
[0115] 次に、 1フレーム目にステップ S2を実行する。図 16 (a)は、線順次走査で 1フレーム 目を表示させる途中の画面状態を示している。図 16 (a)では、積層された表示部 6r 、 6g、 6bをそれぞれの表示状態が分力るよう上から下にずらして図示している。各表 示部 6b、 6g、 6rの右側にそれぞれ配置された矢印は、各表示部 6b、 6g、 6rの走査 電極 17b、 17g、 17rの走査方向を示している。各矢印が示すように、 B、 R表示部 6b 、 6rでは、走査電極 17b、 17rは上から下に順次走査され、 G表示部 6gでは走査電 極 17gは下カゝら上に順次走査されている。これにより、 B、 R表示部 6b、 6rでは階調 が上から下に向力つて表示され、 G表示部 6gでは階調が下から上に向力つて表示さ れる。図中各表示部 6b、 6g、 6rを横切る直線 37b、 37g、 37rは所定の時間におけ る走査位置を例示して 、る。
[0116] このように、第 1の実施の形態と同様に、 B、 R表示部 6b、 6rと G表示部 6gとで線順 次走査の走査開始位置を上記のように異ならせると共に走査方向を逆にしているの で、 1フレーム目の半分が経過した時点で、表示画面の上半分には、 B表示部 6bの 上半分のピクセル 12b (1, l)〜12b (120, 320)のそれぞれに所定のレベル 7又は 0の階調と、 R表示部 6rの上半分のピクセル 12r (l, l)〜12r(120, 320)のそれぞ れに所定のレベル 7又は 0の階調とが重なった画像が表示される。
[0117] 一方、下半分には G表示部 6gの下半分のピクセル 12g (121, l)〜12g (240, 32 0)のそれぞれに所定のレベル 7又は 0の階調の画像が表示される。これにより、表示 画面の全ての領域に B、 R表示部 6b、 6r又は G表示部 6gのいずれかのレベル 7又は 0の階調が表示される。
[0118] この段階でも、表示すべき多階調画像が白黒 2値の領域を多く含んでいるような場 合には、観察者は、全ての表示部 6b、 6g、 6rで走査開始位置及び走査方向を同じ にする場合に比べて、画面書き換え時に画像内容を極めて短時間で認識できるよう になる。 [0119] 次に、 2フレーム目にステップ S3を実行する。図 16 (b)は、線順次走査で 2フレーム 目を表示させる途中の画面状態を図 16 (a)と同様にして示している。図 16 (b)の各 矢印が示すように、 B、 R表示部 6b、 6rでは、走査電極 17b、 17rは下力 上に順次 走査され、 G表示部 6gでは走査電極 17gは上から下に順次走査されている。つまり、 各表示部は 1フレーム目と逆方向に走査される。これにより、 B、 R表示部 6b、 6rでは 階調が下力も上に向力つて表示され、 G表示部 6gでは階調が上から下に向力つて表 示される。
[0120] このように、 B、 R表示部 6b、 6rと G表示部 6gとで線順次走査の走査開始位置を上 記のように異ならせると共に走査方向を逆にして 、るので、 2フレーム目の半分が経 過した時点で、表示画面の下半分には、 B表示部 6bの下半分のピクセル 12b (121 , l)〜12b (240, 320)のそれぞれに所望の階調あるいは所望の階調に至る途中の 階調が表示され、 R表示部 6rの下半分のピクセル 12r (121, l)〜12r (1240, 320 )のそれぞれにも所望の階調あるいは所望の階調に至る途中の階調が表示される。 表示画面の下半分には、既に 1フレーム目で G表示部 6gの下半分のピクセル 12g (l 21, l)〜12g (240, 320)のそれぞれに所定のレベル 7又は 0の階調が表示されて いる。従って、表示画面の下半分には、これらの B、 R表示部 6b、 6rと G表示部 6gの 階調が重なった画像が表示される。
[0121] 一方、上半分には G表示部 6gの上半分のピクセル 12g (l, l)〜12g (120, 320) のそれぞれに所望の階調あるいは所望の階調に至る途中の階調が表示される。表 示画面の上半分には、既に 1フレーム目で B表示部 6bの上半分のピクセル 12b (1, l)〜12b (120, 320)のそれぞれのレベル 7又は 0の階調と、 R表示部 6rの上半分 のピクセル 12r (l, l)〜12r (120, 320)のそれぞれのレベル 7又は 0の階調とが重 なった画像が表示されている。従って、表示画面の上半分には、これらの B、 R表示 部 6b、 6rと G表示部 6gの階調が重なった画像が表示される。
[0122] これにより、 2フレーム目の半分が経過した時点で、表示画面の全ての領域に B、 G 、 R表示部 6b、 6g、 6rが重なった所望の階調またはそれに至る途中の階調が表示さ れる。観察者は、表示画像の内容にもよるがこの段階で画像内容を認識できるように なる。 [0123] 次に、 3フレーム目にステップ S4を実行する。図 16 (c)は、線順次走査で 3フレーム 目を表示させる途中の画面状態を図 16 (a)と同様にして示している。 3フレーム目の 動作も上記 1又は 2フレーム目と同様であるが、 3フレーム目の半分が経過した時点 で、所望の階調が表示される度合が高くなるので画像認識の程度も高くなる。さらに 、図示は省略するが、同様にして、 4フレーム目にステップ S5を実行する。観察者は 、最も遅くとも 4フレーム目の書き換え時間の半分の時点で十分に画像を認識するこ とができる。なお、各表示部 6b、 6g、 6rへのデータの転送は、走査方向及び走査開 始位置に応じて制御する。
[0124] このように本実施の形態による液晶表示素子 1の駆動方法では、第 1の実施の形態 による液晶表示素子 1の駆動方法と同様に、 B、 R表示部 6b、 6rと G表示部 6gとで線 順次走査での走査開始位置を異ならせ、走査方向を逆にする。加えて、本実施の形 態による液晶表示素子 1の駆動方法は、フレーム毎に同一の表示部 6b、 6g、 6rで走 查方向を逆にする点に特徴を有して 、る。
[0125] 本実施の形態による液晶表示素子 1の駆動方法によれば、 B、 R表示部 6b、 6rと G 表示部 6gとで線順次走査での走査開始位置を異ならせ、走査方向を逆にして!/ヽる ので、各フレームにおいてフレーム期間の半分が経過した時に表示画面全体で走査 電極 17b、 17r又は走査電極 17gのいずれか一方が走査される。従って、全ての表 示部 6b、 6g、 6rで走査開始位置及び走査方向を同じにする場合に比べて、画面の 観察者が画面書き換え時に画像内容を短時間で認識できるようになる。
[0126] さらに、本実施の形態による液晶表示素子 1の駆動方法によれば、フレーム毎に同 一表示部 6b、 6g、 6rで走査方向を逆にしている。従って、画面の観察者が画像書き 換え時に内容を認識するのに要する時間をより短くできる。特に、多階調 (多色)表示 時における画面の観察者の画像認識時間がより短縮される。なお、フレーム毎に同 一表示部 6b、 6g、 6rで走査方向を変えることは必要に応じて行えばよい。
[0127] [第 3の実施の形態]
本発明の第 3の実施の形態による表示素子及びその駆動方法並びにそれを備え た電子ペーパーについて図 17及び図 18を用いて説明する。図 17は、本実施の形 態による液晶表示素子 101の概略構成の一例を示して！/、る。 [0128] 本実施の形態による液晶表示素子 101は、第 1の実施の形態による液晶表示素子 1に対して、走査電極駆動回路 25及びデータ電極駆動回路 27が表示部 6b、 6g、 6r 毎に個別に設けられて 、る点に特徴を有して 、る。上述の点を除 、た液晶表示素子 101の構成は、上記第 1の実施の形態の液晶表示素子 1と同様であるため説明は省 略する。なお、第 1の実施の形態と同一の機能、作用を奏する構成要素には同一の 符号を付して詳細な説明は省略する。
[0129] B表示部 6b用の走査電極駆動回路 25bは、 B表示部 6bの複数の走査電極 17bに 電気的に接続されている。 G表示部 6g用の走査電極駆動回路 25gは、 G表示部 6g の複数の走査電極 17gに電気的に接続されて!、る。 R表示部 6r用の走査電極駆動 回路 25rは、 R表示部 6rの複数の走査電極 17rに電気的に接続されている。
[0130] B表示部 6b用のデータ電極駆動回路 27bは、 B表示部 6bの複数のデータ電極 19 bに電気的に接続されている。 G表示部 6g用のデータ電極駆動回路 27gは、 G表示 部 6gの複数のデータ電極 19gに電気的に接続されて!ヽる。 R表示部 6r用のデータ 電極駆動回路 27rは、 R表示部 6rの複数のデータ電極 19rに電気的に接続されてい る。
[0131] 次に、液晶表示素子 101の駆動方法について図 18を用いて説明する。図 18は、 B 、 G、 R表示部 6b、 6g、 6rの線順次走査での走査開始位置及び走査方向を示してい る。図 18において、横線 38b、 38g、 38rは各表示部 6b、 6g、 6rの走査開始位置を 示し、矢印は各表示部 6b、 6g、 6rの走査方向を示している。
[0132] 図 18に示すように、本実施の形態では各表示部 6b、 6g、 6r毎に線順次走査での 走査開始位置 38b、 38g、 38rを表示画面の 3分の 1ずつずらしている。例えば R表 示部 6rでは 1行目の走査電極 17r (l)から走査が開始され、 G表示部 6gでは 81行 目の走査電極 17g (81)から走査が開始され、 B表示部 6bでは 161行目の走査電極 17b (161)力も走査が開始される。また、全ての表示部 6b、 6g、 6rで走査電極 17b、 17g、 17rを上から下に順次走査する。 B、 G表示部 6b、 6gでは、 240行目の走査電 極 17b (240)、 17g (240)を走査した後に、 1行目の走査電極 17b (1)、 17g (l)を 走査する。各表示部 6b、 6g、 6rへのデータの転送は、走査方向、走査開始位置に 応じて制御する。 [0133] 1フレーム期間の 3分の 1経過時には、表示画面の上部 3分の 1には R表示部 6rの 画像が表示され、中部 3分の 1には G表示部 6gの画像が表示され、下部 3分の 1には B表示部 6bの画像が表示される。
[0134] 本実施の形態によれば、各表示部 6b、 6g、 6r毎に線順次走査での走査開始位置 38b、 38g、 38rを表示画面の 3分の 1ずつずらしているので、 1フレーム期間の 3分 の 1経過時に表示画面全体に B、 G、 R表示部 6b、 6g、 6rの画像のいずれかを表示 することができる。従って、全ての表示部 6b、 6g、 6rで走査開始位置を同じにする場 合に比べて、画面の観察者が画面書き換え時に画像内容を短時間で認識できるよう になる。画面の観察者が画像内容を認識するのに要する時間は表示する画像によつ て異なるが、例えば文字のみ力 なる画像を表示させる場合には、画面の観察者は 従来の約 3分の 1の時間で画像内容を認識することができる。
[0135] 本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、表示素子としてコレステリック液晶を用いた液晶表 示素子を例に挙げて説明したが、本発明はこれに限られず、複数の表示部が積層さ れた構造を有する表示素子に適用できる。
[0136] 上記実施の形態では、駆動方式として線順次駆動 (線順次走査)方式を例に挙げ て説明したが、駆動方式として点順次駆動方式を用いてもよ!ヽ。
[0137] 上記実施の形態では、 B、 G、 R表示部 6b、 6g、 6rが積層された 3層構造の液晶表 示素子を例に挙げて説明したが、本発明はこれに限られず、 2層又は 4層以上の構 造の液晶表示素子にも適用できる。
[0138] また、上記実施の形態では、プレーナ状態で青、緑又は赤色の光を反射する液晶 層 3b、 3g、 3rを備えた表示部 6b、 6g、 6rを有する液晶表示素子を例に挙げて説明 したが、本発明はこれに限られず、プレーナ状態でシアン、マゼンタ又はイェローの 光を反射する液晶層を備えた表示部を 3層有する液晶表示素子にも適用できる。
[0139] 上記実施の形態では、パッシブマトリクス型の液晶表示素子を例に挙げて説明した 1S 本発明はこれに限らず、ピクセル毎に薄膜トランジスタ (TFT)またはダイオードな どのスイッチング素子が備えられたアクティブマトリクス型の液晶表示素子にも適用で きる。また、本発明はパッシブマトリクス型やアクティブマトリクス型などの駆動方式を 用いたマトリクス型表示方式の液晶表示素子に限らず、表示したいセグメントだけに 独立に電圧を印加するスタティック型や表示セグメントを時系列的にタイミングを合わ せて駆動するダイナミック（マルチプレックス)型などの駆動方式を用いたセグメント型 表示方式の液晶表示素子にも適用できる。
[0140] 上記実施の形態では、走査電極 17b、 17g、 17rが行ごとに配置され、データ電極 19b、 19g、 19rが列ごとに配置された液晶表示素子を例に挙げて説明したが、本発 明はこれに限らず、走査電極 17b、 17g、 17rが列ごとに配置され、データ電極 19b、 19g、 19rが行ごとに配置された液晶表示素子にも適用できる。当該液晶表示素子 は、走査電極 17b、 17g、 17rを列単位で駆動し、駆動列を順次移動させて画像を表 示させる線順次走査で動作させることができる。
[0141] また、第 1及び第 2の実施の形態では、 G表示部 6gの線順次走査での走査開始位 置及び走査方向を B、 R表示部 6b、 6rと異ならせた。これは、緑色の光が最も視感度 が高いためである。しかしながら本発明はこれに限らず、 B表示部 6b又は R表示部 6r の線順次走査での走査開始位置及び走査方向を他の表示部と異ならせてもよい。
[0142] 第 2の実施の形態では、階調表示のために 4フレームで 1画像を表現した力 本発 明はこれに限られない。 1フレーム期間内に同一走査電極 17を 4回駆動して当該走 查電極 17上のピクセル 12に対してステップ S2乃至 S5を実行してももちろんよい。こ の場合には、当該 1フレーム期間は第 2の実施の形態の 4倍になるものの当該 1フレ ーム期間の半分の時点で画像を認識できるようになる。
[0143] 第 3の実施の形態では、各表示部 6b、 6g、 6r毎に線順次走査での走査開始位置 3 8b、 38g、 38rが表示画面の 3分の 1ずつずれていればよい。従って、例えば R表示 部 6rでは 161行目の走査電極 17r (161)から走査が開始され、 G表示部 6gでは 81 行目の走査電極 17g (81)から走査が開始され、 B表示部 6bでは 1行目の走査電極 17b (1)から走査が開始されてもよい。
図面の簡単な説明
[0144] [図 1]本発明の第 1の実施の形態による液晶表示素子 1の概略構成を示す図である。
[図 2]本発明の第 1の実施の形態による液晶表示素子 1の断面構成を模式的に示す 図である。 [図 3]液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図である。 圆 4]本発明の第 1の実施の形態による液晶表示素子 1の駆動波形の一例を示す図 である。
[図 5]コレステリック液晶の電圧—反射率特性の一例を示す図である。
[図 6]本発明の第 1の実施の形態による液晶表示素子 1の線順次走査で 1フレームの 画像を表示させる途中の画面状態を示す図である。
[図 7]コレステリック液晶の累積応答特性を示すグラフである。
圆 8]本発明の第 2の実施の形態による多階調の表示方法においてレベル 7 (青)を 表示する方法を示す図である。
圆 9]本発明の第 2の実施の形態による多階調の表示方法においてレベル 6を表示 する方法を示す図である。
圆 10]本発明の第 2の実施の形態による多階調の表示方法においてレベル 5を表示 する方法を示す図である。
圆 11]本発明の第 2の実施の形態による多階調の表示方法においてレベル 4を表示 する方法を示す図である。
圆 12]本発明の第 2の実施の形態による多階調の表示方法においてレベル 3を表示 する方法を示す図である。
圆 13]本発明の第 2の実施の形態による多階調の表示方法においてレベル 2を表示 する方法を示す図である。
圆 14]本発明の第 2の実施の形態による多階調の表示方法においてレベル 1を表示 する方法を示す図である。
圆 15]本発明の第 2の実施の形態による多階調の表示方法においてレベル 0 (黒)を 表示する方法を示す図である。
[図 16]本発明の第 2の実施の形態による液晶表示素子 1の線順次走査で 1フレーム の画像を表示させる途中の画面状態を示す図である。
圆 17]本発明の第 3の実施の形態による液晶表示素子 101の概略構成を示す図で ある。
[図 18]本発明の第 3の実施の形態による液晶表示素子 101の表示部 6b、 6g、 6rの 走査開始位置及び走査方向を示す図である。
[図 19]従来のフルカラー表示可能な液晶表示素子の断面構成を模式的に示す図で ある。
[図 20]従来の液晶表示素子の一液晶層の断面構成を模式的に示す図である。 符号の説明
1、 51、 101 液晶表示素子
3b, 43b B用液晶層
3g、43g G用液晶層
3r、43r R用液晶層
6b, 46b B表示部
6g、46g G表示部
6r、46r R表示部
7b、 7g、 7r、 47b、 47g、 47r 上基板
9b、 9g、 9r、 49b、 49g、 49r 下基板
12 ピクセル
12b 青（B)ピクセル
12g 緑 (G)ピクセル
12r 赤（R)ピクセル
15 可視光吸収層
17r、 17g、 17b 走査電極
19r、 19g、 19b データ電極
21、 21b、 21b、 21r シール材
23 制御回路
24 駆動部
25、 25r、 25g、 25b 走査電極駆動回路
27、 27r、 27g、 27b データ電極駆動回路
33 液晶分子
4b、 34g、 34r フレキシブルケーブル 、 36 出力端子
r、 37g、 37b 走査位置r、 38g、 38b 走査開始位置b、41g、41r パルス電圧源 液晶層

Claims

請求の範囲
[1] 複数の表示部が積層された表示素子において、
複数の第 1画素を備えた一の表示部と、
前記一の表示部と積層され、前記複数の第 1画素のそれぞれに対応配置された複 数の第 2画素を備えた他の表示部と、
画像表示のある時点において、前記複数の第 1画素のうち所定の第 1画素を駆動 するのとほぼ同時に、当該所定の第 1画素に対応配置された第 2画素とは別の所定 の第 2画素を駆動する駆動部と
を有することを特徴とする表示素子。
[2] 請求項 1記載の表示素子において、
前記複数の第 1画素はマトリクス状に配置され、
前記複数の第 2画素は前記複数の第 1画素に対応してマトリクス状に配置され、 前記駆動部は、前記複数の第 1及び第 2画素を行又は列単位で同時に駆動し、駆 動行又は列を順次移動させて画像を表示させる線順次走査で動作すること を特徴とする表示素子。
[3] 請求項 2記載の表示素子において、
前記駆動部は、前記線順次走査での走査開始位置を前記一の表示部と前記他の 表示部とで異ならせること
を特徴とする表示素子。
[4] 請求項 2又は 3に記載の表示素子において、
前記駆動部は、前記線順次走査での走査方向を前記一の表示部と他の表示部と で逆にすること
を特徴とする表示素子。
[5] 請求項 2乃至 4の 、ずれか 1項に記載の表示素子にぉ ヽて、
前記一の表示部に備えられ、前記駆動行又は列ごとに配置された複数の第 1走査 線と、
前記他の表示部に備えられ、前記複数の第 1走査線に対応して前記駆動行又は 列ごとに配置された複数の第 2走査線と、 前記駆動部に備えられ、前記複数の第 1走査線のうち所定の第 1走査線及び当該 所定の第 1走査線に対応配置された第 2走査線とは別の所定の第 2走査線が共通接 続された走査線駆動回路と
を有することを特徴とする表示素子。
[6] 請求項 1乃至 5のいずれか 1項に記載の表示素子において、
前記駆動部は、前記複数の第 1及び第 2画素を複数回駆動して多階調を表示させ ること
を特徴とする表示素子。
[7] 請求項 1乃至 6のいずれか 1項に記載の表示素子において、
前記一の表示部及び他の表示部のそれぞれは、対向配置された一対の基板と、前 記基板間に封止された液晶とを有すること
を特徴とする表示素子。
[8] 請求項 7記載の表示素子において、
前記液晶はコレステリック液晶であること
を特徴とする表示素子。
[9] 請求項 7又は 8に記載の表示素子において、
前記一の表示部及び他の表示部と共に積層され、前記複数の第 1及び第 2画素の それぞれに対応配置された複数の第 3画素を備えたさらに他の表示部を有し、 前記複数の第 1乃至第 3画素は、光を反射する状態、透過する状態、又はそれらの 中間的な状態を示し、
前記一の表示部、他の表示部及びさらに他の表示部のそれぞれが、青色、緑色又 は赤色の ヽずれかの光を反射すること
を特徴とする表示素子。
[10] 請求項 9記載の表示素子において、
前記一の表示部は、前記青色を反射し、
前記他の表示部は、前記緑色を反射し、
前記さらに他の表示部は、前記赤色を反射し、
表示面側から前記一の表示部、他の表示部及びさらに他の表示部の順に積層さ れていること
を特徴とする表示素子。
[11] 請求項 10記載の表示素子において、
前記他の表示部の前記液晶の旋光性は、前記一の表示部及びさらに他の表示部 の前記液晶の旋光性と異なること
を特徴とする表示素子。
[12] 請求項 10又は 11に記載の表示素子にお!、て、
前記表示面側とは反対側の最下部に配置された光吸収層をさらに有すること を特徴とする表示素子。
[13] 請求項 1記載の表示素子において、
前記複数の第 1及び第 2画素のそれぞれは、セグメント型表示方式の表示セグメン トであること
を特徴とする表示素子。
[14] 所定の画像を表示する表示部を有する電子ペーパーにお!、て、
前記表示部は、請求項 1乃至 13のいずれか 1項に記載の表示素子を備えているこ と
を特徴とする電子ペーパー。
[15] 複数の第 1画素と、前記複数の第 1画素と積層され、前記複数の第 1画素のそれぞ れに対応配置された複数の第 2画素とを駆動して画像を表示する表示素子の駆動 方法において、
画像表示のある時点において、前記複数の第 1画素のうち所定の第 1画素を駆動 するのとほぼ同時に、当該所定の第 1画素に対応配置された第 2画素とは別の所定 の第 2画素を駆動すること
を特徴とする表示素子の駆動方法。
[16] 請求項 15記載の表示素子の駆動方法において、
マトリクス状に配置された前記複数の第 1及び第 2画素を行又は列単位で同時に駆 動し、駆動行又は列を順次移動させて画像を表示させる線順次走査を行うこと を特徴とする表示素子の駆動方法。
[17] 請求項 16記載の表示素子の駆動方法において、
前記線順次走査での走査開始位置を前記第 1画素と前記第 2画素とで異ならせる こと
を特徴とする表示素子の駆動方法。
[18] 請求項 16又は 17に記載の表示素子の駆動方法において、
前記線順次走査での走査方向を前記第 1画素と前記第 2画素とで逆にすること を特徴とする表示素子の駆動方法。
PCT/JP2006/306494 2006-03-29 2006-03-29 表示素子及びその駆動方法並びにそれを備えた電子ペーパー WO2007110948A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008507332A JP4850902B2 (ja) 2006-03-29 2006-03-29 表示素子及びその駆動方法並びにそれを備えた電子ペーパー
PCT/JP2006/306494 WO2007110948A1 (ja) 2006-03-29 2006-03-29 表示素子及びその駆動方法並びにそれを備えた電子ペーパー
US12/238,028 US8232952B2 (en) 2006-03-29 2008-09-25 Display element, method of driving the same, and electronic paper including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306494 WO2007110948A1 (ja) 2006-03-29 2006-03-29 表示素子及びその駆動方法並びにそれを備えた電子ペーパー

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/238,028 Continuation US8232952B2 (en) 2006-03-29 2008-09-25 Display element, method of driving the same, and electronic paper including the same

Publications (1)

Publication Number Publication Date
WO2007110948A1 true WO2007110948A1 (ja) 2007-10-04

Family

ID=38540888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306494 WO2007110948A1 (ja) 2006-03-29 2006-03-29 表示素子及びその駆動方法並びにそれを備えた電子ペーパー

Country Status (3)

Country Link
US (1) US8232952B2 (ja)
JP (1) JP4850902B2 (ja)
WO (1) WO2007110948A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031420A (ja) * 2007-07-25 2009-02-12 Nec Lcd Technologies Ltd 液晶表示装置及び電子表示装置
WO2009050778A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited ドットマトリクス型の表示素子を有する表示装置
WO2009050776A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited 単純マトリクス型の表示素子を有する表示装置および単純マトリクスドライバ
JP2009163092A (ja) * 2008-01-09 2009-07-23 Fujitsu Ltd 液晶表示素子の駆動方法および液晶表示装置
JP2010008585A (ja) * 2008-06-25 2010-01-14 Fujitsu Ltd 表示装置
JP2011164163A (ja) * 2010-02-05 2011-08-25 Fujitsu Ltd 反射型液晶表示素子
JP5163652B2 (ja) * 2007-10-15 2013-03-13 富士通株式会社 ドットマトリクス型の表示素子を有する表示装置およびその駆動方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011197625A (ja) * 2010-02-26 2011-10-06 Fujitsu Ltd 液晶表示装置および液晶駆動方法
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2012211982A (ja) * 2011-03-31 2012-11-01 Fujitsu Ltd 液晶表示装置及びその駆動方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149089A (ja) * 1997-11-18 1999-06-02 Toshiba Corp 液晶表示装置
JP2001100176A (ja) * 1999-09-30 2001-04-13 Minolta Co Ltd 液晶表示装置及びその駆動方法
JP2001281620A (ja) * 2000-03-29 2001-10-10 Minolta Co Ltd 液晶表示装置及び液晶表示素子の駆動方法
JP2003098506A (ja) * 2001-09-21 2003-04-03 Optrex Corp メモリ性液晶表示装置の駆動方法
JP2003344827A (ja) * 2002-05-29 2003-12-03 Sharp Corp 液晶表示装置
JP2004013121A (ja) * 2002-06-11 2004-01-15 Optrex Corp 液晶表示装置の駆動方法
JP2004061892A (ja) * 2002-07-30 2004-02-26 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499126A (en) * 1993-12-02 1996-03-12 Ois Optical Imaging Systems, Inc. Liquid crystal display with patterned retardation films
JPH1048595A (ja) 1996-08-05 1998-02-20 Toshiba Corp 液晶表示装置
JP2001281621A (ja) * 2000-03-31 2001-10-10 Minolta Co Ltd 液晶表示装置およびその駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149089A (ja) * 1997-11-18 1999-06-02 Toshiba Corp 液晶表示装置
JP2001100176A (ja) * 1999-09-30 2001-04-13 Minolta Co Ltd 液晶表示装置及びその駆動方法
JP2001281620A (ja) * 2000-03-29 2001-10-10 Minolta Co Ltd 液晶表示装置及び液晶表示素子の駆動方法
JP2003098506A (ja) * 2001-09-21 2003-04-03 Optrex Corp メモリ性液晶表示装置の駆動方法
JP2003344827A (ja) * 2002-05-29 2003-12-03 Sharp Corp 液晶表示装置
JP2004013121A (ja) * 2002-06-11 2004-01-15 Optrex Corp 液晶表示装置の駆動方法
JP2004061892A (ja) * 2002-07-30 2004-02-26 Hitachi Displays Ltd 液晶表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031420A (ja) * 2007-07-25 2009-02-12 Nec Lcd Technologies Ltd 液晶表示装置及び電子表示装置
US8228263B2 (en) 2007-07-25 2012-07-24 Nlt Technologies, Ltd. Stacked LCD unit
US8552924B2 (en) 2007-07-25 2013-10-08 Nlt Technologies, Ltd. Stacked LCD unit
WO2009050778A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited ドットマトリクス型の表示素子を有する表示装置
WO2009050776A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited 単純マトリクス型の表示素子を有する表示装置および単純マトリクスドライバ
JPWO2009050778A1 (ja) * 2007-10-15 2011-02-24 富士通株式会社 ドットマトリクス型の表示素子を有する表示装置
JP5005039B2 (ja) * 2007-10-15 2012-08-22 富士通株式会社 単純マトリクス型の表示素子を有する表示装置および単純マトリクスドライバ
US8310410B2 (en) 2007-10-15 2012-11-13 Fujitsu Frontech Limited Display device having display element of simple matrix type, driving method of the same and simple matrix driver
JP5163652B2 (ja) * 2007-10-15 2013-03-13 富士通株式会社 ドットマトリクス型の表示素子を有する表示装置およびその駆動方法
JP2009163092A (ja) * 2008-01-09 2009-07-23 Fujitsu Ltd 液晶表示素子の駆動方法および液晶表示装置
JP2010008585A (ja) * 2008-06-25 2010-01-14 Fujitsu Ltd 表示装置
JP2011164163A (ja) * 2010-02-05 2011-08-25 Fujitsu Ltd 反射型液晶表示素子

Also Published As

Publication number Publication date
JP4850902B2 (ja) 2012-01-11
US8232952B2 (en) 2012-07-31
JPWO2007110948A1 (ja) 2009-08-06
US20090027326A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4850902B2 (ja) 表示素子及びその駆動方法並びにそれを備えた電子ペーパー
US8144091B2 (en) Liquid crystal display element, driving method of the same, and electronic paper having the same
JP5245821B2 (ja) 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー
JP5071388B2 (ja) 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR20080063399A (ko) 콜레스테릭 액정 표시 장치
WO2007004280A1 (ja) 液晶組成物及びそれを用いた液晶表示素子並びにそれを備えた電子ペーパー
KR101241137B1 (ko) 횡전계방식 액정표시장치 및 그 구동방법
WO2008041289A1 (fr) Élément d&#39;affichage, papier électronique utilisant ledit élément, dispositif de terminal électronique utilisant ledit papier, système d&#39;affichage utilisant ledit dispositif et procédé de traitement d&#39;images de l&#39;élément d&#39;affichage
JPWO2005106576A1 (ja) 液晶表示装置
US8199140B2 (en) Display device
JP4968262B2 (ja) 液晶表示素子及びそれを用いた電子ペーパー
JP5056843B2 (ja) 液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパー
CN115857238A (zh) 显示面板及其制造方法、显示驱动方法和存储介质
JP2013097296A (ja) 液晶表示装置および液晶表示素子の駆動方法
US20080316417A1 (en) Multilayered cell, electronic terminal, and method of filling multilayered cell with media
JP2519712B2 (ja) 液晶表示装置
WO2009087756A1 (ja) 表示装置及びその駆動方法
JP5125276B2 (ja) 表示装置
JP5141556B2 (ja) 液晶表示素子及びそれを用いた電子ペーパー
JP2012123319A (ja) 液晶表示装置および液晶表示素子の駆動方法
JPH075432A (ja) 液晶表示装置
JP2004347764A (ja) 液晶表示素子の駆動方法
KR20050112902A (ko) 시분할 방식 칼라 액정표시장치
WO2008041290A1 (fr) Élément d&#39;affichage, papier électronique utilisant ledit élément, dispositif de terminal électronique utilisant ledit papier, système d&#39;affichage utilisant ledit dispositif et procédé de traitement d&#39;images de l&#39;élément d&#39;affichage

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06730442

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008507332

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06730442

Country of ref document: EP

Kind code of ref document: A1