JP5056843B2 - 液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパー - Google Patents

Description

本発明は、液晶材料、特に、コレステリック相を示す液晶組成物を駆動して画像を表示する液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーに関する。

近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている適用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等の携帯機器分野がある。電子ペーパーに用いられる表示装置の一つに、コレステリック相が形成される液晶組成物（コレステリック液晶又はカイラルネマティク液晶と称される。以下、コレステリック液晶と言う）を用いた液晶表示素子がある。コレステリック液晶は、半永久的な表示保持特性（電力供給がない状態での画像表示；メモリ性）、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

特開２０００−２９２７７７号公報

しかしながら、コレステリック液晶の選択反射を画像表示に利用した液晶表示素子は、表示のリセット時には、高電圧をコレステリック液晶に印加して、一旦全ての画素の液晶をホメオトロピック状態にさせる必要がある。このリセット処理には全画素の液晶を一時にホメオトロピック状態にさせるために大電力が消費されてしまうという問題がある。リセット時の消費電力が大きいことは、瞬間電力に制限のある携帯機器には重大な問題となる。

本発明の目的は、安定したリセット処理が可能で瞬間電力を低減できる液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーを提供することにある。

上記目的は、所定波長の光を選択的に反射するコレステリック液晶を封止した一対の基板の一方の内面に並列して複数形成された走査電極のうち、同時に選択したＮ本の前記走査電極に選択時間Ｔだけ走査信号電圧を印加し、前記一対の基板の他方の内面に基板面法線方向に見て前記複数の走査電極と交差して複数形成されたデータ電極に、前記液晶をリセット状態にするためのリセット電圧を前記走査信号電圧の印加に同期して印加するステップを、同時に選択する前記Ｎ本の走査電極を順次ずらしながら繰り返して、前記リセット電圧を各走査電極上の各画素に連続してＮ回印加して前記液晶をホメオトロピック状態にさせる表示リセットの際に、前記液晶がプレーナ状態からホメオトロピック状態になる応答時間をτ（ＰＬ−＞ＨＴ）としたとき、前記選択時間Ｔと同時選択本数Ｎとの積Ｔ×Ｎが、Ｔ×Ｎ＞τ（ＰＬ−＞ＨＴ）を満たす前記選択時間Ｔと同時選択本数Ｎとを用いることを特徴とする液晶表示素子の駆動方法によって達成される。

また、上記本発明の液晶表示素子の駆動方法であって、前記表示リセット後の所定走査電極上の前記画素へのデータ書込みは、前記表示リセット後から前記データ書込み開始までの時間をｔとし、前記液晶がホメオトロピック状態からプレーナ状態になる応答時間をτ（ＨＴ−＞ＰＬ）としたとき、ｔ＞τ（ＨＴ−＞ＰＬ）であることを特徴とする。

また、上記本発明の液晶表示素子の駆動方法であって、前記積Ｔ×Ｎ及び前記時間ｔは、前記表示リセット時の前記液晶の温度に基づいて決定することを特徴とする。

また、上記目的は、所定波長の光を選択的に反射するコレステリック液晶を封止した一対の基板と、前記一対の基板の一方の内面に並列して複数形成され、順次選択されてパルス状の走査信号電圧が印加される走査電極と、前記一対の基板の他方の内面に、基板面法線方向に見て前記複数の走査電極と交差して複数形成され、前記走査信号電圧の印加に同期してパルス状のデータ電圧が印加されるデータ電極と、前記複数の走査電極と前記複数のデータ電極との交差位置に配置された複数の画素とを有する表示部と、同時に選択したＮ本の前記走査電極に選択時間Ｔだけ前記走査信号電圧を印加し、前記液晶をリセット状態にするためのリセット電圧を前記走査信号電圧の印加に同期して前記複数のデータ電極に印加するステップを、同時に選択する前記Ｎ本の走査電極を順次ずらしながら繰り返して、前記リセット電圧を各走査電極上の前記各画素に連続してＮ回印加して前記液晶をホメオトロピック状態にさせる表示リセットの際に、前記液晶がプレーナ状態からホメオトロピック状態になる応答時間をτ（ＰＬ−＞ＨＴ）としたとき、前記選択時間Ｔと同時選択本数Ｎとの積Ｔ×Ｎが、Ｔ×Ｎ＞τ（ＰＬ−＞ＨＴ）を満たす前記選択時間Ｔと同時選択本数Ｎとを決める制御部とを有することを特徴とする液晶表示素子によって達成される。

また、上記本発明の液晶表示素子であって、前記制御部は、前記表示リセット後の所定走査電極上の前記画素へのデータ書込みにおいて、前記表示リセット後から前記データ書込み開始までの時間をｔとし、前記液晶がホメオトロピック状態からプレーナ状態になる応答時間をτ（ＨＴ−＞ＰＬ）としたとき、ｔ＞τ（ＨＴ−＞ＰＬ）とすることを特徴とする。

また、上記本発明の液晶表示素子であって、前記制御部は、前記積Ｔ×Ｎ及び前記時間ｔは、前記表示リセット時の前記液晶の温度に基づいて決定することを特徴とする。

また、上記本発明の液晶表示素子であって、青色光を選択的に反射する青色用液晶を対向基板間に封止した青色用表示部と、緑色光を選択的に反射する緑色用液晶を対向基板間に封止した緑色用表示部と、赤色光を選択的に反射する赤色用液晶を対向基板間に封止した赤色用表示部とが積層されていることを特徴とする。

また、上記本発明の液晶表示素子であって、前記青色用表示部と、前記緑色用表示部と、前記赤色用表示部とは、表示面側からこの順に積層されていることを特徴とする。

また、上記本発明の液晶表示素子であって、前記緑色用液晶の旋光性は、前記青色用液晶及び前記赤色用液晶の旋光性と異なることを特徴とする。

また、上記目的は、画像を表示する電子ペーパーであって、上記本発明の液晶表示素子を備えていることを特徴とする電子ペーパーによって達成される。

本発明によれば、瞬間電力を低減して安定したリセット処理ができる。

コレステリック液晶を用いたカラー表示が可能な積層型液晶表示素子の概略構成を模式的に示す図である。 コレステリック液晶を用いたカラー表示が可能な積層型液晶表示素子の動作を説明する図である。 本発明の一実施の形態による液晶表示素子の概略構成を示す図である。 本発明の一実施の形態による液晶表示素子の断面構成を模式的に示す図である。 本発明の一実施の形態による液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法を示す図である。 コレステリック液晶の電圧−反射率特性の一例を示す図である。 本発明の一実施の形態による表示リセット処理の概念を示す図である。 本発明の一実施の形態による液晶表示素子の表示リセット駆動波形の一例を示す図である。 本発明の一実施の形態による液晶表示素子のコレステリック液晶の電圧印加に対する応答特性の温度依存性を示す図である。 本発明の一実施の形態による液晶表示素子を備えた電子ペーパーの具体例を示す図である。

符号の説明

１、５１ 液晶表示素子
３ｂ、４３ｂ 青色（Ｂ）用液晶
３ｇ、４３ｇ 緑色（Ｇ）用液晶
３ｒ、４３ｒ 赤色（Ｒ）用液晶
６ｂ、４６ｂ 青色（Ｂ）用表示部
６ｇ、４６ｇ 緑色（Ｇ）用表示部
６ｒ、４６ｒ 赤色（Ｒ）用表示部
７ｂ、７ｇ、７ｒ、４７ｂ、４７ｇ、４７ｒ 上基板
９ｂ、９ｇ、９ｒ、４９ｂ、４９ｇ、４９ｒ 下基板
１２ ピクセル
１２ｂ 青（Ｂ）ピクセル
１２ｇ 緑（Ｇ）ピクセル
１２ｒ 赤（Ｒ）ピクセル
１５、４５ 可視光吸収層
１７ｒ、１７ｇ、１７ｂ 走査電極
１９ｒ、１９ｇ、１９ｂ データ電極
２１、２１ｂ、２１ｂ、２１ｒ シール材
２３ 制御部
２４ 駆動部
２５ 走査電極駆動回路
２７ データ電極駆動回路
２８ 温度センサ
３３ 液晶分子
４１ｂ、４１ｇ、４１ｒ パルス電圧源
ＥＰ 電子ペーパー

〔前提〕
本発明の一実施の形態による液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーについて説明する前に、図１を用いてコレステリック液晶を用いたカラー表示が可能な液晶表示素子の概略構成及び動作原理について説明する。図１は液晶表示素子５１の断面構成を模式的に示している。液晶表示素子５１は、表示面から順に、青色（Ｂ）用表示部４６ｂと、緑色（Ｇ）用表示部４６ｇと、赤色（Ｒ）用表示部４６ｒとが積層された構造を有している。図示において、上方の基板４７ｂ側が表示面であり、外光（実線矢印）は基板４７ｂ上方から表示面に向かって入射するようになっている。なお、基板４７ｂ上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

Ｂ用表示部４６ｂは、一対の上下基板４７ｂ、４９ｂ間に封止された青色（Ｂ）用液晶４３ｂと、Ｂ用液晶４３ｂに所定のパルス電圧を印加するパルス電圧源４１ｂとを有している。Ｇ用表示部４６ｇは、一対の上下基板４７ｇ、４９ｇ間に封止された緑色（Ｇ）用液晶４３ｇと、Ｇ用液晶４３ｇに所定のパルス電圧を印加するパルス電圧源４１ｇとを有している。Ｒ用表示部４６ｒは、一対の上下基板４７ｒ、４９ｒ間に封止された赤色（Ｒ）用液晶４３ｒと、Ｒ用液晶４３ｒに所定のパルス電圧を印加するパルス電圧源４１ｒとを有している。図示は省略しているが、それぞれの上下基板４７、４９の液晶４３と接する界面側には、各パルス電圧源４１からのパルス電圧を液晶４３に印加する電極が形成されている。必要に応じて、それぞれの上下基板４７、４９の液晶４３と接する界面側には、電極の他に配向膜や絶縁膜を形成することができる。Ｒ用表示部４６ｒの下基板４９ｒ裏面には光吸収層４５が配置されている。

各Ｂ、Ｇ、Ｒ用液晶４３ｂ、４３ｇ、４３ｒに用いられているコレステリック液晶は、ネマティック液晶にキラル性（掌性）の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。このためコレステリック液晶はカイラルネマティック液晶とも称される。

コレステリック液晶は双安定性（メモリ性）を備えており、液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一旦プレーナ状態、フォーカルコニック状態又はそれらが混在した中間的な状態になると、その後は無電界下においても安定してその状態を保持する。

プレーナ状態は、上下基板４７、４９間に所定の高電圧を印加して液晶４３に強電界を与えて液晶４３をホメオトロピック状態にするリセット後に、急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を上下基板４７、４９間に印加して液晶４３に電界を与えた後、急激に電界をゼロにすることにより得られる。あるいは、プレーナ状態から徐々に電圧を加えることでもフォーカルコニック状態を得ることができる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板４７、４９間に印加して液晶４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

このコレステリック液晶を用いた液晶表示素子５１の表示原理を、Ｂ用表示部４６ｂを例にとって説明する。図２（ａ）は、Ｂ用表示部４６ｂのＢ用液晶４３ｂがプレーナ状態における液晶分子３３の配向状態を示している。図２（ａ）に示すように、プレーナ状態での液晶分子３３は、基板厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。

プレーナ状態では、液晶分子３３の螺旋ピッチに応じた所定波長域の光が選択的に液晶層で反射される。このとき、反射される光は螺旋ピッチの掌性に応じて左右どちらか一方の円偏光であり、これ以外の光は液晶層を透過する。自然光は左右の円偏光が入り混じった状態であるため、自然光がプレーナ状態である液晶に入射すると、所定波長域については、入射光の５０％が反射し、５０％が透過すると考えることができる。
液晶の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。

従って、Ｂ用表示部４６ｂのＢ用液晶４３ｂでプレーナ状態時に青色の光を選択的に反射させるには、例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

図２（ｂ）は、Ｂ用表示部４６ｂのＢ用液晶４３ｂがフォーカルコニック状態における液晶分子３３の配向状態を示している。図２（ｂ）に示すように、フォーカルコニック状態での液晶分子３３は、基板面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では、Ｂ用液晶４３ｂに反射波長の選択性は失われ、入射光の殆どが透過する。透過光はＲ用表示部４６ｒの下基板４９ｒ裏面に配置された光吸収層４５で吸収されるので暗（黒）表示が実現できる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態では、プレーナ状態とフォーカルコニック状態との存在割合に応じて反射光と透過光との割合が調整され、反射光の強度が変化する。従って、反射光の強度に応じた多階調表示が実現できる。

このように、コレステリック液晶では、螺旋状に捻られた液晶分子３３の配向状態で光の反射量を制御することができる。上記のＢ用液晶４３ｂと同様にして、Ｇ用液晶４３ｇ及びＲ用液晶４３ｒに、プレーナ状態時に緑色又は赤色の光を選択的に反射させるコレステリック液晶を用い、Ｂ用表示部４６ｂ、Ｇ用表示部４６ｇ、Ｒ用表示部４６ｒを積層してフルカラー表示の液晶表示素子５１が作製される。液晶表示素子５１は、メモリ性があり、画面書き換え時以外には電力を消費せずにカラー表示が可能である。

このような、コレステリック液晶の選択反射を画像表示に利用した液晶表示素子５１では、コレステリック液晶がプレーナ状態、フォーカルコニック状態、あるいはそれらの混在した状態のいずれであっても、コレステリック液晶を一旦ホメオトロピック状態にさせるために高電圧を印加する表示リセット処理が必須である。

図示した液晶表示素子５１は、コレステリック液晶による表示の原理説明のために１画素あるいは１セグメントを念頭においているため表示リセット処理での消費電力の問題は考慮しなくて済むが、マトリクス状に複数画素が配列された液晶表示素子や複数のセグメントを備えた液晶表示素子を携帯機器に組み込んだ場合には、表示リセット処理での消費電力の増大は無視できない問題となる。

例えばパッシブマトリクス型の液晶表示素子は、マトリクス状に縦横に複数の走査電極及びデータ電極が形成されて複数の画素が配置されている。このような液晶表示素子を駆動する携帯機器には一般に瞬間電力に制限があるため、表示リセット処理で全画素の液晶を一時にホメオトロピック状態にさせるだけの過大な電力消費を許容するのは困難である。

この問題を解決するため、全走査電極の一部を同時に選択してリセット電圧を同期して印加するステップを、同時に選択する走査電極を１本ずつ順次ずらしながら繰り返して、リセット電圧を各走査電極上の各画素に連続して複数回印加して液晶をホメオトロピック状態にさせる方法が提案されている（国際公開番号ＷＯ２００６／１０３７３８）。

同時選択した一部の走査電極上の液晶だけに対してリセット処理を行うので、リセット時の瞬間的な電力を小さくでき、瞬間電力が制限されている携帯機器でのリセット処理が可能になる。ところが、提案されている表示リセット方法では、同時選択すべき走査電極の最適数は開示も示唆もされていない。リセット時の瞬間電力を小さくするには、走査電極の同時選択数をできるだけ少なくする必要がある。また、リセット処理とその後のデータ書込みとの関係を明確にして安定した表示リセット処理を実現できるようにする必要がある。

〔原理〕
このため、本実施の形態では、表示リセット処理時に以下に示す駆動方法を用いる。
まず、コレステリック液晶がプレーナ状態からホメオトロピック状態になる応答時間をτ（ＰＬ−＞ＨＴ）としたとき、走査電極１本当りの選択時間Ｔと走査電極の同時選択本数Ｎとの積Ｔ×Ｎが、Ｔ×Ｎ＞τ（ＰＬ−＞ＨＴ）を満たすように予め選択時間Ｔと同時選択本数Ｎとを決めておく。

次に、所定波長の光を選択的に反射するコレステリック液晶を封止した一対の基板の一方の内面に並列して複数形成された走査電極のうち、同時に選択したＮ本の走査電極に選択時間Ｔだけ走査信号電圧を印加する（ステップＳ１）。

そして、一対の基板の他方の内面に基板面法線方向に見て複数の走査電極と交差して複数並列して形成されたデータ電極に、液晶をリセット状態にするためのリセット電圧を走査信号電圧の印加に同期して印加する（ステップＳ２）。

このステップＳ１及びＳ２を、同時に選択するＮ本の走査電極を１本ずつ順次ずらしながら繰り返して、リセット電圧を各走査電極上の各画素に連続してＮ回印加する。

本発明者は、複数の走査電極の同時選択による電圧印加後に所定の画素を反射状態にリセットするステップを詳細に検討した結果、上述のようにＴ×Ｎ＞τ（ＰＬ−＞ＨＴ）とすることにより、所定の画素を、一様に高い反射状態にできることを見出した。

これにより、コレステリック液晶を確実にホメオトロピック状態にさせることができると共に、必要に応じて走査電極の同時選択数を少なくすることができるので、リセット時の瞬間電力を極力小さくすることができ、瞬間電力が制限されている携帯機器でも表示リセットを行うことが可能になる。

また、表示リセット後の所定走査電極上の画素へのデータ書込みは、表示リセット後からデータ書込み開始までの時間をｔとし、液晶がホメオトロピック状態からプレーナ状態になる応答時間をτ（ＨＴ−＞ＰＬ）としたとき、ｔ＞τ（ＨＴ−＞ＰＬ）とする。

こうすることにより、同時選択によるリセット電圧印加後の所定画素の反射状態が安定することを本発明者は見出した。これにより、均一な表示が可能となる。

また、コレステリック液晶の電圧印加に対する応答特性は、温度依存性を有している。従って、応答時間τ（ＰＬ−＞ＨＴ）及び応答時間τ（ＨＴ−＞ＰＬ）も液晶の温度により変化する。そこで、本実施の形態では、上記積Ｔ×Ｎ及び時間ｔは、表示リセット時の液晶の温度に基づいて決定するようにしている。液晶温度に応じて最適な積Ｔ×Ｎ及び時間ｔを選択できるので、外気温等の変動によらず安定したリセット処理及び画像表示が可能となる。

〔本実施の形態〕
次に、本実施の形態による液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーについて図３乃至図１１を用いて説明する。本実施の形態では、青（Ｂ）、緑（Ｇ）及び赤（Ｒ）用コレステリック液晶を用いた液晶表示素子１を例にとって説明する。図３は、本実施の形態による液晶表示素子１の概略構成を示している。図４は、図３において図左右方向に平行な直線で液晶表示素子１を切断した断面構成を模式的に示している。

図３及び図４に示すように、液晶表示素子１は、プレーナ状態で青（Ｂ）色光を選択波長域として選択的に反射するＢ用表示部６ｂと、プレーナ状態で緑（Ｇ）色光を選択波長域として選択的に反射するＧ用表示部６ｇと、プレーナ状態で赤（Ｒ）色光を選択波長域として選択的に反射するＲ用表示部６ｒとを有している。Ｂ、Ｇ、Ｒ用の各表示部６ｂ、６ｇ、６ｒは、この順に光入射面（表示面）側から積層されている。

Ｂ用表示部６ｂは、対向配置された一対の上下基板７ｂ、９ｂと、両基板７ｂ、９ｂ間に封止されたＢ用液晶３ｂとを有している。Ｂ用液晶３ｂは、青色の光を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されて右旋光性（掌性が右）を備えており、プレーナ状態で青色の右円偏光の光を反射してそれ以外の光を透過させ、フォーカルコニック状態でほぼ全ての光を透過させるコレステリック液晶で構成されている。

Ｇ用表示部６ｇは、対向配置された一対の上下基板７ｇ、９ｇと、両基板７ｇ、９ｇ間に封止されたＧ用液晶３ｇとを有している。Ｇ用液晶３ｇは、緑色の光を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されて左旋光性（掌性が左）を備えており、プレーナ状態で緑色の左円偏光の光を反射してそれ以外の光を透過させ、フォーカルコニック状態でほぼ全ての光を透過させるコレステリック液晶で構成されている。

Ｒ用表示部６ｒは、対向配置された一対の上下基板７ｒ、９ｒと、両基板７ｒ、９ｒ間に封止されたＲ用液晶３ｒとを有している。Ｒ用液晶３ｒは、赤色の光を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されて右旋光性（掌性が右）を備えており、プレーナ状態で赤色の右円偏光の光を反射してそれ以外の光を透過させ、フォーカルコニック状態でほぼ全ての光を透過させるコレステリック液晶で構成されている。

Ｂ、Ｇ、Ｒ用の各液晶３ｂ、３ｇ、３ｒを構成するコレステリック液晶は、ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加して形成されている。カイラル材の添加率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶としては従来公知の各種のものを用いることができる。コレステリック液晶の屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での各液晶３ｂ、３ｇ、３ｒの反射率が低くなり、この範囲より大きいと、液晶３ｂ、３ｇ、３ｒはフォーカルコニック状態での散乱反射が大きくなるほか、粘度も高くなり、応答速度が低下する。

また、Ｂ用及びＲ用のコレステリック液晶に添加されるカイラル材と、Ｇ用のコレステリック液晶に添加されるカイラル材とは、互いに旋光性が異なる光学異性体である。従って、Ｂ用及びＲ用のコレステリック液晶の旋光性は同じで、Ｇ用コレステリック液晶の旋光性と異なっている。

図５は、各液晶３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの一例を示している。横軸は、反射光の波長（ｎｍ）を表し、縦軸は、反射率（白色板比（％））を表している。Ｂ用液晶３ｂでの反射スペクトルは図中で三角（▲）印を結ぶ曲線で示されている。同様に、Ｇ用液晶３ｇでの反射スペクトルは四角（■）印を結ぶ曲線で示し、Ｒ用液晶３ｒでの反射スペクトルは菱形（◆）印を結ぶ曲線で示している。

図５に示すように、各液晶３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの中心波長は、液晶３ｂ、３ｇ、３ｒの順に長くなる。Ｂ、Ｇ、Ｒ用の各表示部６ｂ、６ｇ、６ｒの積層構造において、プレーナ状態におけるＧ用液晶３ｇでの旋光性と、Ｂ用及びＲ用液晶３ｂ、３ｒでの旋光性とを異ならしているので、図５に示す青と緑、及び緑と赤の反射スペクトルが重なる領域では、例えば、Ｂ用液晶３ｂとＲ用液晶３ｒで右円偏光の光を反射させ、Ｇ用液晶３ｇで左円偏光の光を反射させることができる。これにより、反射光の損失を低減させて、液晶表示素子１の表示画面の明るさを向上させることができる。

上基板７ｂ、７ｇ、７ｒ、及び下基板９ｂ、９ｇ、９ｒは、透光性を有することが必要である。本実施の形態では、縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。また、ＰＣ基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。これらのフィルム基板は十分な可撓性を備えている。本実施の形態では、上基板７ｂ、７ｇ、７ｒ及び下基板９ｂ、９ｇ、９ｒはいずれも透光性を有しているが、最下層に配置されるＲ用表示部６ｒの下基板９ｒは不透光性であってもよい。

図３及び図４に示すように、Ｂ用表示部６ｂの下基板９ｂのＢ用液晶３ｂ側には、図３の図中上下方向に延びる複数の帯状のデータ電極１９ｂが並列して形成されている。なお、図４での符号１９ｂは、複数のデータ電極１９ｂの存在領域を示している。また、上基板７ｂのＢ用液晶３ｂ側には、図３の図中左右方向に延びる複数の帯状の走査電極１７ｂが並列して形成されている。

図３に示すように、上下基板７ｂ、９ｂを電極形成面の法線方向に見て、複数の走査電極１７ｂとデータ電極１９ｂとは、互いに交差して対向配置されている。本実施の形態では、３２０×２４０ドットのＱＶＧＡ表示ができるように、透明電極をパターニングして０．２４ｍｍピッチのストライプ状の３２０本の走査電極１７ｂ及び２４０本のデータ電極１９ｂを形成している。両電極１７ｂと１９ｂとの各交差領域がそれぞれＢピクセル１２ｂとなる。複数のＢピクセル１２ｂは３２０行×２４０列のマトリクス状に配置されている。

Ｇ用表示部６ｇにも、Ｂ用表示部６ｂと同様に３２０本の走査電極１７ｇ、２４０本のデータ電極１９ｇ及び３２０行×２４０列のマトリクス状に配列されるＧピクセル１２ｇ（不図示）が形成されている。Ｒ用表示部６ｒにも同様に走査電極１７ｒ、データ電極１９ｒ及びＲピクセル１２ｒ（不図示）が形成されている。１組のＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒで液晶表示素子１の１ピクセル（画素）１２が構成されている。ピクセル１２がマトリクス状に配列されて表示画面を形成している。

走査電極１７ｂ、１７ｇ、１７ｒ及びデータ電極１９ｂ、１９ｇ、１９ｒの形成材料としては、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜、アルミニウムあるいはシリコン等の金属電極、又はアモルファスシリコン等の透明導電膜等を用いることができる。

上基板７ｂ、７ｇ、７ｒには、複数の走査電極１７ｂ、１７ｇ、１７ｒを駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路２５が接続されている。また、下基板９ｂ、９ｇ、９ｒには、複数のデータ電極１９ｂ、１９ｇ、１９ｒを駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路２７が接続されている。走査電極駆動回路２５及びデータ電極駆動回路２７を含んで駆動部２４が構成されている。

走査電極駆動回路２５は、制御部２３から出力された所定の信号に基づいて、所定の３本の走査電極１７ｂ、１７ｇ、１７ｒを選択して、それら３本の走査電極１７ｂ、１７ｇ、１７ｒに対して走査信号を同時に出力するようになっている。一方、データ電極駆動回路２７は、制御部２３から出力された所定の信号に基づいて、選択された走査電極１７ｂ、１７ｇ、１７ｒ上のＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒに対する画像データ信号をデータ電極１９ｂ、１９ｇ、１９ｒのそれぞれに出力するようになっている。走査電極用及びデータ電極用ドライバＩＣとして、例えばＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣが用いられている。

本実施の形態では、Ｂ、Ｇ、Ｒ用の各液晶３ｂ、３ｇ、３ｒの駆動電圧をほぼ同じにすることができるので、走査電極駆動回路２５の所定の出力端子は走査電極１７ｂ、１７ｇ、１７ｒの所定の各入力端子に共通接続されている。こうすることにより、Ｂ、Ｇ、Ｒ用の各表示部６ｂ、６ｇ、６ｒ毎に走査電極駆動回路２５を設ける必要がなくなるので液晶表示素子１の駆動回路の構成を簡略化することができる。また、走査電極用ドライバＩＣの数を削減できるので液晶表示素子１の低コスト化を実現することができる。なお、Ｂ、Ｇ、Ｒ用の走査電極駆動回路の出力端子の共通化は必要に応じて行えばよい。

両電極１７ｂ、１９ｂ上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも不図示）が塗布（コーティング）されていてももちろんよい。絶縁膜は、電極１７ｂ、１９ｂ間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリビニルブチラール樹脂及びアクリル樹脂等の有機膜や、酸化シリコン、酸化アルミニウム等の無機材料を用いることができる。本実施の形態では、例えば電極上の基板全面には、配向膜が塗布されている。配向膜は絶縁性薄膜と兼用されてもよい。

図４に示すように、上下基板７ｂ、９ｂの外周囲に塗布されたシール材２１ｂにより、Ｂ用液晶３ｂは両基板７ｂ、９ｂ間に封止されている。また、Ｂ用液晶３ｂの厚さ（＝セルギャップ）ｄは均一に保持する必要がある。所定のセルギャップｄを維持するには、樹脂製又は無機酸化物製の球状スペーサをＢ用液晶３ｂ内に散布したり、柱状スペーサをＢ用液晶３ｂ内に複数形成したりする。本実施の形態の液晶表示素子１においても、Ｂ用液晶層ｂ内にスペーサ（不図示）が挿入されてセルギャップｄの均一性が保持されている。また、接着性のある壁面構造体を画素の周囲に形成することもより好適に用いられる。セルギャップｄは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。セルギャップｄがこれより小さいとプレーナ状態でのＢ用液晶３ｂの反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。本実施の形態では、セルギャップｄ＝４μｍに設定している。

Ｇ用表示部６ｇ及びＲ用表示部６ｒは、Ｂ用表示部６ｂと同様の構造を有しているため説明は省略する。Ｒ用表示部６ｒの下基板９ｒの外面（裏面）には、可視光吸収層１５が設けられている。可視光吸収層１５が設けられているので、Ｂ、Ｇ、Ｒ用の各液晶３ｂ、３ｇ、３ｒで反射されなかった光が効率よく吸収される。従って、液晶表示素子１はコントラスト比の高い表示を実現できる。なお、可視光吸収層１５は必要に応じて設ければよい。

次に、液晶表示素子１の駆動方法について図６を用いて説明する。図６は、液晶表示素子１の駆動波形の一例を示している。図６（ａ）は、コレステリック液晶をプレーナ状態にさせるための駆動波形であり、図６（ｂ）は、コレステリック液晶をフォーカルコニック状態にさせるための駆動波形である。図６（ａ）及び図６（ｂ）において、図上段は、データ電極駆動回路２７から出力されるデータ信号電圧波形Ｖｄを示し、図中段は、走査電極駆動回路２５から出力される走査信号電圧波形Ｖｓを示し、図下段は、Ｂ用液晶３ｂのピクセル１２ｂに印加される印加電圧波形Ｖｌｃを示している。また、図６（ａ）及び図６（ｂ）において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図７は、コレステリック液晶の電圧−反射率特性の一例を示している。横軸はコレステリック液晶に印加される電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図７に示す実線の曲線Ｐは、初期状態がプレーナ状態におけるコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態におけるコレステリック液晶の電圧−反射率特性を示している。

ここでは、図３に示すＢ用表示部６ｂの第１列目のデータ電極１９ｂと第１行目の走査電極１７ｂとの交差部の青（Ｂ）ピクセル１２ｂ（１，１）に所定の電圧を印加する場合を例にとって説明する。図６（ａ）に示すように、第１行目の走査電極１７ｂが選択される選択期間Ｔ１の前側の約１／２の期間では、データ信号電圧Ｖｄが＋３２Ｖとなるのに対し走査信号電圧Ｖｓが０Ｖとなり、後側の約１／２の期間では、データ信号電圧Ｖｄが０Ｖとなるのに対し走査信号電圧が＋３２Ｖとなる。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂには、選択期間Ｔ１の間に±３２Ｖのパルス電圧が印加される。図７に示すように、コレステリック液晶に高電圧ＶＰ１００（例えば、３２Ｖ）が印加されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホメオトロピック状態に向かう。

選択期間Ｔ１が終了して非選択期間Ｔ２になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ又は＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加される。一方、１列目のデータ電極１９ｂには、所定のデータ信号電圧Ｖｄが印加される。図６（ａ）では、選択期間Ｔ１終了後の非選択期間Ｔ２では、例えば＋３２Ｖ及び０Ｖの電圧が選択期間Ｔ１の１／２の周期で第１列目のデータ電極１９ｂに印加されている。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂには、非選択期間Ｔ２の間に±４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂに生じる電界はほぼゼロになる。

液晶分子がホメオトロピック状態に近づいているときに液晶印加電圧がＶＰ１００（±３２Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態に近づく。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂはプレーナ状態に移行して光を反射するため、Ｂピクセル１２ｂ（１，１）には青色が表示される。

一方、図６（ｂ）に示すように、選択期間Ｔ１の前側の約１／２の期間及び後側の約１／２の期間で、データ信号電圧Ｖｄが２４Ｖ／８Ｖとなるのに対し、走査信号電圧Ｖｓが０Ｖ／＋３２Ｖとなると、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂには、±２４Ｖのパルス電圧が印加される。図７に示すように、コレステリック液晶に所定の低電圧ＶＦ１００ｂ（例えば、２４Ｖ）が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。非選択期間Ｔ２になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ／＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加され、データ電極１９ｂには、所定のデータ信号電圧Ｖｄ（例えば＋２４Ｖ／８Ｖ）の電圧が選択期間Ｔ１の１／２の周期で印加される。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂには、非選択期間Ｔ２の間に、−４Ｖ／＋４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂに生じる電界はほぼゼロになる。

液晶分子の螺旋構造が完全には解けない状態において、コレステリック液晶の印加電圧がＶＦ１００ｂ（±２４Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ平行な方向に向く螺旋状態になり、入射光を透過するフォーカルコニック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶３ｂはフォーカルコニック状態になって光を透過する。なお、図７に示すように、ＶＰ１００（Ｖ）の電圧を印加して、液晶層に強い電界を生じさせた後に、緩やかに電界を除去しても、コレステリック液晶はフォーカルコニック状態にすることができる。

上記駆動電圧、駆動方法は一例であり、室温で、両電極間に３０〜３５Ｖのパルス状電圧を実効時間２０〜１００ｍｓの間印加すると、Ｂ用液晶のコレステリック液晶は選択反射状態（プレーナ状態）となり、１５〜２２Ｖのパルス上の電圧を実効時間２０〜１００ｍｓの間印加すると、良好な透過状態（フォーカルコニック状態）となる。

上述のＢピクセル（１，１）の駆動と同様にして緑（Ｇ）ピクセル（１，１）及び赤（Ｒ）ピクセル（１，１）を駆動することにより、３つのＢ、Ｇ、Ｒピクセル（１，１）を積層したピクセル（１，１）にカラー表示をすることができる。また、第１行から第ｍ行までの走査電極をいわゆる線順次駆動させて１行毎に各データ電極１データ電圧を書き換えること（データ走査）により、ピクセル（１，１）からピクセル（ｍ，ｎ）までの全てに表示データを出力して１フレーム（表示画面）分のカラー表示が実現できる。

なお、コレステリック液晶に図７の２つの枠Ａ、Ｂ内の電圧を印加して中間的な強さの電界を与え、急激に当該電界を除去すると、プレーナ状態とフォーカルコニック状態とが混在した中間的な状態となり、フルカラーの表示が可能となる。

次に、本実施の形態による液晶表示素子１の表示リセット処理方法について図８乃至図１０を用いて説明する。図８は、本実施の形態による表示リセット処理の概念を示す図である。図８（ａ）乃至図８（ｃ）は、液晶表示素子１の表示面Ｄのリセット処理時の状態を表し、この順にリセット処理が進むことを示している。図８は、図面上下に縦長の３２０行×２４０列の表示面Ｄを示している。また、図８（ａ）に示すように、リセット前の表示面Ｄには、画面中央に配置され画面全体に拡がる大きさの太文字「Ａ」を表す画像が表示されている。図８（ａ）に示す表示面Ｄの領域（３２０−Ｎ）内で白く見える部分の液晶はプレーナ状態であり、黒く見える「Ａ」の部分の液晶はフォーカルコニック状態である。

まず予め、コレステリック液晶がプレーナ状態からホメオトロピック状態になる応答時間τ（ＰＬ−＞ＨＴ）を求めておく。応答時間τ（ＰＬ−＞ＨＴ）に基づき、走査電極１本当りの選択時間Ｔと走査電極の同時選択本数Ｎとの積Ｔ×Ｎが、Ｔ×Ｎ＞τ（ＰＬ−＞ＨＴ）を満たすように予め選択時間Ｔと同時選択本数Ｎとを決めておく。

走査電極１７ｂ、１７ｇ、１７ｒの先頭行（図８に示す表示面Ｄの上辺）からｉ番目（ｉは１以上の整数）の走査電極１７ｂ、１７ｇ、１７ｒを走査電極１７ｂｇｒ（ｉ）と表すとすると、走査電極１７ｂｇｒ（ｉ）は、先頭行から数えてｉ番目からＮ回選択される。従って、一連のＮ本の走査電極１７ｂｇｒ（ｉ）〜（ｉ＋Ｎ−１）は、走査信号電圧が印加される度に、同時に選択するＮ本の走査電極が表示面Ｄ上で順次１本ずつ下方にずれながら移動する。

一連のＮ本の走査電極１７ｂｇｒ（ｉ）〜（ｉ＋Ｎ−１）は、図８中で黒い横帯状に見える領域（Ｔ×Ｎ）で示されており、当該帯内の上辺側では液晶は確実にホメオトロピック状態になっている。

図８（ｂ）は、一連のＮ本の走査電極１７ｂｇｒ（ｉ）〜（ｉ＋Ｎ−１）が先頭行から表示面Ｄの中央辺りまで移動してきた状態を示している。図８（ｃ）は、一連のＮ本の走査電極１７ｂｇｒ（ｉ）〜（ｉ＋Ｎ−１）が表示面Ｄの最下辺まで移動してきた状態を示している。図８（ｂ）及び図８（ｃ）から明らかなように、黒い横帯状に見える領域（Ｔ×Ｎ）が通過した通過領域（ｉ−１）や（３２０−Ｎ）では、元の太文字「Ａ」は消えており、当該領域の液晶は、表示面Ｄの下方から上方に向かって徐々にプレーナ状態の度合が高くなってきている。

図９は、液晶表示素子１の表示リセット駆動波形の一例を示している。液晶表示素子１の表示リセット駆動方法について図９を用いて説明する。図９は、表示リセットに係る走査電極１７ｂｇｒ（ｉ）上の液晶に印加される印加電圧波形Ｖｌｃを示している。図９において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図９の波形の左側は、一連のＮ本の走査電極ｂｇｒ（ｉ）〜（ｉ＋Ｎ−１）が表示面Ｄを下方に移動する際に、先頭行からｉ番目の走査電極１７ｂｇｒ（ｉ）は、選択時間Ｔ１１〜Ｔ１ｎまでにＮ回選択されることを示している。走査電極１７ｂｇｒ（ｉ）上の液晶には、Ｎ回の選択期間Ｔ１１〜Ｔ１ｎ（本例では、Ｔ１１〜Ｔ１ｎはいずれも同時間）の間に±３２Ｖのパルス電圧が印加される。図７に示すように、コレステリック液晶に高電圧ＶＰ１００（例えば、３２Ｖ）が印加されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホメオトロピック状態に向かう。この動作がＮ回繰り返されることにより、液晶の液晶分子はＴ×Ｎの時間内で、確実にホメオトロピック状態になる。

このように、図８（ａ）乃至図８（ｃ）において、走査電極のうち、同時に選択したＮ本の走査電極１７に選択時間Ｔだけ走査信号電圧を印加し（ステップＳ１）、そして、データ電極１９に、液晶をリセット状態にするためのリセット電圧を走査信号電圧の印加に同期して印加する（ステップＳ２）。このステップＳ１及びＳ２を、同時に選択するＮ本の走査電極を１本ずつ順次ずらしながら繰り返して、リセット電圧を各走査電極上の各画素に連続してＮ回印加する。このとき、Ｔ×Ｎ＞τ（ＰＬ−＞ＨＴ）であるので、図８にＴ×Ｎとして示す黒い横帯状の領域内では、コレステリック液晶を確実にホメオトロピック状態にさせることができると共に、必要に応じて走査電極の同時選択数を少なくすることができるので、リセット時の瞬間電力を極力小さくすることができ、瞬間電力が制限されている携帯機器でも表示リセットを行うことが可能になる。

また、図９において、先頭行からｉ番目の走査電極１７ｂｇｒ（ｉ）は、時間Ｔ×Ｎでのリセット処理後から時間ｔだけ間を置いてから選択時間Ｔ１でデータ書込みを行っている。時間ｔにおいて、先頭行からｉ番目の走査電極１７ｂｇｒ（ｉ）の液晶には、±４Ｖのパルス電圧が印加される。これにより、時間ｔの間では、液晶に生じる電界はほぼゼロになる。液晶分子がホメオトロピック状態になっているときに液晶印加電圧がＶＰ１００（±３２Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態になるが、これには、応答時間τ（ＨＴ−＞ＰＬ）を要する。

そこで、表示リセット後の所定走査電極上の画素へのデータ書込みは、時間ｔ（＞τ（ＨＴ−＞ＰＬ））が経過した後にしている。こうすることにより、液晶の液晶分子は時間ｔ内で、確実にプレーナ状態になる。そこで、図６及び図７に示した駆動方法をそのまま用いて、時間ｔ経過後の選択時間Ｔ１でデータ書込みを行うことにより、所望のプレーナ状態又はフォーカルコニック状態を得ることができる。

なお、応答時間τ（ＰＬ−＞ＨＴ）は、プレーナ状態の反射率を１００％、ホメオトロピック状態の反射率を０％としたとき、プレーナ状態に電圧印加後、反射率が１００％から１０％に変化する時間である。同様に、応答時間τ（ＨＴ−＞ＰＬ）は、ホメオトロピック状態の反射率を０％、プレーナ状態の反射率を１００％としたとき、ホメオトロピック状態から電圧をオフ、あるいは数Ｖと小さくしたとき、反射率が０％から９０％に変化する時間である。

図１０は、コレステリック液晶の電圧印加に対する応答特性の温度依存性を示している。図１０（ａ）は、応答時間τ（ＰＬ−＞ＨＴ）の温度依存性を示しており、縦軸に応答時間τ（ＰＬ−＞ＨＴ）（ｍｓ）をとり、横軸に温度（℃）をとっている。図１０（ｂ）は、応答時間τ（ＨＴ−＞ＰＬ）の温度依存性を示しており、縦軸に応答時間τ（ＨＴ−＞ＰＬ）（ｍｓ）をとり、横軸に温度（℃）をとっている。図１０（ａ）及び図１０（ｂ）に示すように、応答時間τ（ＰＬ−＞ＨＴ）及び応答時間τ（ＨＴ−＞ＰＬ）は共に、温度が低くなるに従い長くなる。

しかしながら、温度の低下と共に、応答時間τ（ＰＬ−＞ＨＴ）は２〜６００（ｍｓ）程度の範囲で変化するのに対し、応答時間τ（ＨＴ−＞ＰＬ）は２０〜８０００（ｍｓ）程度の範囲で変化する。変化量の点で応答時間τ（ＨＴ−＞ＰＬ）の方が大きい。

そこで、コレステリック液晶の応答特性の温度依存性を考慮して、積Ｔ×Ｎ及び時間ｔは、表示リセット時の液晶の温度に基づいて可変とすることが好ましい。液晶温度に応じて最適な積Ｔ×Ｎ及び時間ｔを選択できるようにすれば、外気温等の変動によらず安定したリセット処理及び画像表示が可能となる。なお、図１０はＧ用液晶のデータであるが、Ｂ用、Ｒ用も同様の傾向を示す。

本実施の形態による液晶表示装置１は、図３に示すように、表示面Ｄ近傍に外気温を測定する温度センサ２８を備えている。温度センサ２８で計測された外気温データは制御部２３に送出される。制御部２３は、外気温データから液晶温度を把握して、当該液晶温度でのτ（ＰＬ−＞ＨＴ）及びτ（ＨＴ−＞ＰＬ）を求める。制御部２３内には例えば、図１０（ａ）及び図１０（ｂ）に対応させて作成した、温度とτ（ＰＬ−＞ＨＴ）及びτ（ＨＴ−＞ＰＬ）との関係を示すルックアップテーブル（ＬＵＴ）が記憶されている。制御部２３では、ＬＵＴに基づいて外気温データからτ（ＰＬ−＞ＨＴ）及びτ（ＨＴ−＞ＰＬ）を求め、次いで、τ（ＰＬ−＞ＨＴ）及びτ（ＨＴ−＞ＰＬ）から選択期間Ｔ及び同時選択本数Ｎ、時間ｔを最適化する。なお、図１０（ａ）及び図１０（ｂ）に示す温度依存性の曲線に関数を当てはめて、制御部２３は、当該関数から温度に対するτ（ＰＬ−＞ＨＴ）及びτ（ＨＴ−＞ＰＬ）の値を求めるようにしてももちろんよい。

具体的には、０℃のτ（ＰＬ−＞ＨＴ）が３５ｍｓ、τ（ＨＴ−＞ＰＬ）が２００ｍｓであるので、０℃以上では、選択時間Ｔを４ｍｓ、同時選択本数Ｎを１０本とすればよい。また、選択時間Ｔを４ｍｓ、同時選択本数Ｎを１０本とすると、時間ｔは４ｍｓ×（２４０−１０）＝９２０ｍｓとなり、積Ｔ×Ｎ＝４０ｍｓ＞τ（ＰＬ−＞ＨＴ）＝３５ｍｓと時間ｔ＝９２０ｍｓ＞τ（ＨＴ−＞ＰＬ）＝２００ｍｓの両方を満たすことができる。これにより、一様で高い反射率を実現できる。

０℃未満から−２０℃の範囲では、−２０℃のτ（ＰＬ−＞ＨＴ）は３８０ｍｓ、τ（ＨＴ−＞ＰＬ）は５２００ｍｓである。仮に、選択時間Ｔを２０ｍｓ、同時選択本数Ｎを２０本とすると、積Ｔ×Ｎ＝４００ｍｓ＞τ（ＰＬ−＞ＨＴ）＝３８０ｍｓは条件を満たすが、時間ｔは２０ｍｓ×（２４０−２０）＝４４００ｍｓとなり、−２０℃のτ（ＨＴ−＞ＰＬ）＝５２００ｍｓより短くなってしまうため、時間ｔ＞τ（ＨＴ−＞ＰＬ）を満たすことができず、十分な反射率を得ることができない。

従って、０℃未満から−２０℃の範囲では、選択時間Ｔを４０ｍｓ、同時選択本数Ｎを１０本とする方が、選択時間Ｔを２０ｍｓ、同時選択本数Ｎを２０本とする場合より好ましい。選択時間Ｔを４０ｍｓ、同時選択本数Ｎを１０本とすることで、積Ｔ×Ｎ＝４００ｍｓ＞τ（ＰＬ−＞ＨＴ）＝３８０ｍｓとなる。また、時間ｔ＝４０ｍｓ×（２４０−１０）＝９２００ｍｓ＞τ（ＨＴ−＞ＰＬ）＝５２００ｍｓとなる。こうすることにより、積Ｔ×Ｎ＞τ（ＰＬ−＞ＨＴ）と時間ｔ＞τ（ＨＴ−＞ＰＬ）の両方を満たすことが可能となる。
以上により、複数の走査電極の同時選択による走査で、所定の画素の反射状態へのリセットを安定させることができる。

なお、同時選択走査電極数は、消費電力の関係から少ない方が好ましいが、必要に応じて選択本数を増やしてもよいことは明らかである。また、選択時間Ｔ、同時選択本数Ｎ、時間ｔの値が上記の値に限定されないことは言うまでもない。

本実施の形態による表示リセット処理によれば、全走査電極の一部を同時に選択してリセット電圧を同期して印加し、同時に選択する走査電極を１本ずつ順次ずらしながら繰り返して、液晶をホメオトロピック状態にさせる表示リセット方法をさらに改善して、リセット時の瞬間的な電力を極力小さくでき、瞬間電力が制限されている携帯機器でのリセット処理を安定して行うことが可能になる。

次に、本実施の形態の液晶表示素子１の製造方法について具体的に説明する。
（実施例）
縦横の長さが例えば１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のＰＣフィルム基板上にスパッタリング法を用いてＩＴＯ透明電極を形成する。次に、フォトリソグラフィ工程によりＩＴＯ電極をパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９）をそれぞれ形成する。３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板上にそれぞれストライプ状の電極が形成される。

次に、２枚のＰＣフィルム基板上のそれぞれのストライプ状の透明電極上にポリイミド系の配向膜材料をスピンコートにより約７０ｎｍの厚さに塗布する。次に、配向膜材料が塗布された２枚のＰＣフィルム基板を９０℃のオーブン中で１時間のベーク処理を行い、配向膜を形成する。

次に、一方のＰＣフィルム基板上の周縁部にエポキシ系のシール材をディスペンサを用いて塗布する。次いで、他方のＰＣフィルム基板９又は７に粒径のスペーサ（積水ファインケミカル社製）を散布して、セルギャップ（液晶層厚）が約４μｍになるように調整する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材２１を硬化させる。次に、真空注入法によりＢ用コレステリック液晶ＬＣｂを注入した後、エポキシ系の封止材で注入口を封止し、Ｂ用表示部６ｂを作製する。同様の方法により、Ｇ、Ｒ用表示部６ｇ、６ｒを作製する。

次に、図４に示すように、表示面側からＢ、Ｇ、Ｒ用表示部６ｂ、６ｇ、６ｒをこの順に積層する。次いで、Ｒ用表示部６ｒの下基板９ｒ裏面に可視光吸収層１５を配置する。次に、積層したＢ、Ｇ、Ｒ用表示部６ｂ、６ｇ、６ｒの走査電極１７の端子部及びデータ電極１９の端子部にＴＣＰ構造の汎用のＳＴＮ用ドライバＩＣを圧着し、さらに電源回路及び制御部２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。

完成された液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより電子ペーパーが完成する。図１１は、本実施の形態による液晶表示素子１を備えた電子ペーパーＥＰの具体例を示している。図１１（ａ）は、本実施の形態による液晶表示素子１内に、画像データを予め格納した不揮発性メモリ１ｍを挿抜して用いる構成を備えた電子ペーパーＥＰを示している。例えば、パーソナル・コンピュータ等に記憶された画像データを不揮発性メモリ１ｍに格納し、電子ペーパーＥＰに装着することにより画像表示をすることができる。

図１１（ｂ）は、本実施の形態による液晶表示素子１内に不揮発性メモリ１ｍが内蔵された構成を備えた電子ペーパーＥＰを示している。例えば、画像データを記憶した端末１ｔ（端末１ｔは電子ペーパーＥＰの一部を構成していてもよい）から有線で不揮発性メモリ１ｍに画像データを記憶させて画像表示をすることができる。

図１１（ｃ）は、端末１ｔ及び液晶表示素子１とが無線送受信システム（例えば、無線ＬＡＮやブルートゥース）を有している例を示している。画像データを記憶した端末１ｔから無線通信１ｗｌで不揮発性メモリ１ｍに画像データを記憶させて画像表示をすることができる。

以上、詳述したように、本実施の形態によれば、コレステリック液晶を用いた表示装置の表示リセット時の課題を解決できる。また、それらの表示装置を用いた電子ペーパーを提供できる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、Ｂ、Ｇ、Ｒ用表示部６ｂ、６ｇ、６ｒが積層された３層構造の液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、２層又は４層以上の積層構造の液晶表示素子にも適用できる。もちろん、単層構造の液晶表示素子にも適用できる。

また、上記実施の形態では、プレーナ状態で青、緑又は赤色の光を反射する液晶３ｂ、３ｇ、３ｒを備えた表示部６ｂ、６ｇ、６ｒを有する液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、プレーナ状態でシアン、マゼンタ又はイエローの光を反射する液晶をそれぞれ封止した複数の表示部を積層した液晶表示素子にも適用できる。

Claims (10)

1. 所定波長の光を選択的に反射するコレステリック液晶を封止した一対の基板の一方の内面に並列して複数形成された走査電極のうち、同時に選択したＮ本の前記走査電極に選択時間Ｔだけ走査信号電圧を印加し、前記一対の基板の他方の内面に基板面法線方向に見て前記複数の走査電極と交差して複数形成されたデータ電極に、前記液晶をリセット状態にするためのリセット電圧を前記走査信号電圧の印加に同期して印加するステップを、同時に選択する前記Ｎ本の走査電極を順次ずらしながら繰り返して、前記リセット電圧を各走査電極上の各画素に連続してＮ回印加して前記液晶をホメオトロピック状態にさせる表示リセットの際に、
   前記液晶がプレーナ状態からホメオトロピック状態になる応答時間をτとしたとき、前記選択時間Ｔと同時選択本数Ｎとの積Ｔ×Ｎが、Ｔ×Ｎ＞τを満たす前記選択時間Ｔと同時選択本数Ｎとを用いること
   を特徴とする液晶表示素子の駆動方法。
2. 請求項１記載の液晶表示素子の駆動方法であって、
   前記表示リセット後の所定走査電極上の前記画素へのデータ書込みは、
   前記表示リセット後から前記データ書込み開始までの時間をｔとし、
   前記液晶がホメオトロピック状態からプレーナ状態になる応答時間をτとしたとき、
   ｔ＞τ
   であること
   を特徴とする液晶表示素子の駆動方法。
3. 請求項２記載の液晶表示素子の駆動方法であって、
   前記積Ｔ×Ｎ及び前記時間ｔは、
   前記表示リセット時の前記液晶の温度に基づいて決定すること
   を特徴とする液晶表示素子の駆動方法。
4. 所定波長の光を選択的に反射するコレステリック液晶を封止した一対の基板と、
   前記一対の基板の一方の内面に並列して複数形成され、順次選択されてパルス状の走査信号電圧が印加される走査電極と、
   前記一対の基板の他方の内面に、基板面法線方向に見て前記複数の走査電極と交差して複数形成され、前記走査信号電圧の印加に同期してパルス状のデータ電圧が印加されるデータ電極と、
   前記複数の走査電極と前記複数のデータ電極との交差位置に配置された複数の画素と
   を有する表示部と、
   同時に選択したＮ本の前記走査電極に選択時間Ｔだけ前記走査信号電圧を印加し、前記液晶をリセット状態にするためのリセット電圧を前記走査信号電圧の印加に同期して前記複数のデータ電極に印加するステップを、同時に選択する前記Ｎ本の走査電極を（１本ずつ）順次ずらしながら繰り返して、前記リセット電圧を各走査電極上の前記各画素に連続してＮ回印加して前記液晶をホメオトロピック状態にさせる表示リセットの際に、前記液晶がプレーナ状態からホメオトロピック状態になる応答時間をτとしたとき、前記選択時間Ｔと同時選択本数Ｎとの積Ｔ×Ｎが、Ｔ×Ｎ＞τを満たす前記選択時間Ｔと同時選択本数Ｎとを決める制御部と
   を有することを特徴とする液晶表示素子。
5. 請求項４記載の液晶表示素子であって、
   前記制御部は、
   前記表示リセット後の所定走査電極上の前記画素へのデータ書込みにおいて、
   前記表示リセット後から前記データ書込み開始までの時間をｔとし、
   前記液晶がホメオトロピック状態からプレーナ状態になる応答時間をτとしたとき、
   ｔ＞τ
   とすること
   を特徴とする液晶表示素子。
6. 請求項５記載の液晶表示素子であって、
   前記制御部は、
   前記積Ｔ×Ｎ及び前記時間ｔは、
   前記表示リセット時の前記液晶の温度に基づいて決定すること
   を特徴とする液晶表示素子。
7. 請求項４乃至６のいずれか１項に記載の液晶表示素子であって、
   青色光を選択的に反射する青色用液晶を対向基板間に封止した青色用表示部と、
   緑色光を選択的に反射する緑色用液晶を対向基板間に封止した緑色用表示部と、
   赤色光を選択的に反射する赤色用液晶を対向基板間に封止した赤色用表示部と
   が積層されていること
   を特徴とする液晶表示素子。
8. 請求項７記載の液晶表示素子であって、
   前記青色用表示部と、前記緑色用表示部と、前記赤色用表示部とは、表示面側からこの順に積層されていること
   を特徴とする液晶表示素子。
9. 請求項８記載の液晶表示素子であって、
   前記緑色用液晶の旋光性は、前記青色用液晶及び前記赤色用液晶の旋光性と異なること
   を特徴とする液晶表示素子。
10. 画像を表示する電子ペーパーであって、
    請求項４乃至９のいずれか１項に記載の液晶表示素子を備えていることを特徴とする電子ペーパー。

Images