JP2013068955A - 液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパー - Google Patents

Abstract

【課題】焼付き現象に起因した残像が発生し難い液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーを提供する。
【解決手段】コレステリック液晶を備えた液晶表示素子の駆動方法であって、画素の液晶をプレーナ状態にリセットした後、相対的に短い電圧印加時間Ｔｓで液晶を駆動して仮の階調を表示させる第１ステップと、電圧印加時間より長い電圧印加時間Ｔｎｓで液晶を駆動して所望の階調を表示させる第２ステップとを有する。
【選択図】図７

Description

本発明は、コレステリック相が形成される液晶組成物を駆動して画像を表示する液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーに関する。

近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められている。電子ペーパーに用いられる表示素子の一つに、コレステリック相が形成される液晶組成物（以下、コレステリック液晶と言う）を用いた反射型表示素子がある。コレステリック液晶は、無電力供給状態で半永久的に画像を表示し続けるメモリ表示機能、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

このような特徴を利用して、コレステリック液晶を用いた反射型表示素子は、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等の携帯機器分野の電子ペーパーに好適に用いられる。
また、コレステリック液晶を用いた反射型表示素子は、メモリ表示機能を利用して、広告等の大型の画像を屋外等で電力消費なしに長時間表示し、一定時間経過後には別の画像に書換え可能な屋外広告板として用いることができる。

特開２００２−０１４３２５号公報 特開２００４−００４２００号公報 特開２００４−２１９７１５号公報

ところが、コレステリック液晶を用いた反射型表示素子は、上述のように、電源がなくても一度書き込んだ情報を半永久的に保持できるメモリ表示機能を備えている反面、静止画を長時間表示し続けると、別の画像に書換えても以前の表示画像が残像として薄く残る「焼付き」現象が発生してしまうという問題を有している。

焼付きの原因として、水分、イオン性不純物又は液晶と基板界面との相性等の要因が推測されているが、詳細には分かっていない。このため、焼付きを起こし難くする様々な工夫が提案されている。例えば、特許文献１には、焼付きを緩和するために、一定時間毎にコレステリック液晶の配向が電圧印加方向にほぼ平行になるような電圧を印加し、リフレッシュさせることが開示されている。特許文献２には、所定の期間が経過したときには、画像データをＮＯＴ素子で変換し、変換後のデータに基づいて画像を書き込むことが開示されている。特許文献３には、焼付きが生じ易い条件（温度など）を検知し、焼付き防止用画像（例えば全面均一な黒色）に液晶表示パネルの画面を更新することが開示されている。しかし、焼付きの強度は、表示画像の書換え履歴や表示時間、表示時の温度等により複雑に変化するため、焼付き現象を完全に防止するのは困難である。また、焼付きを低減させるための焼付き防止用画像が予期せず突然表示されては画像の観察者に違和感や不快感を与えてしまうという問題も生じ得る。

本発明の目的は、焼付き現象に起因した残像が発生し難い液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーを提供することにある。

上記目的は、相対的に短い電圧印加時間で液晶を駆動して仮の階調を表示させる第１ステップと、前記電圧印加時間より長い電圧印加時間で前記液晶を駆動して所望の階調を表
示させる第２ステップとを有することを特徴とする液晶表示素子の駆動方法によって達成される。

上記本発明の液晶表示素子の駆動方法であって、前記第１ステップの前に、前記液晶を初期状態にリセットするリセットステップを有することを特徴とする。
上記本発明の液晶表示素子の駆動方法であって、前記第１ステップで前記液晶に印加する印加電圧は、前記第２ステップで前記液晶に印加する印加電圧より高いことを特徴とする。

上記本発明の液晶表示素子の駆動方法であって、前記第１ステップの前記仮の階調は、相対的に高階調側及び／又は低階調側の階調だけであることを特徴とする。
上記本発明の液晶表示素子の駆動方法であって、前記仮の階調は、２値であることを特徴とする。

また、上記目的は、階調数Ｎ（Ｎは３以上の自然数）で画像を表示させる液晶表示素子の駆動方法であって、階調「ｉ」（０≦ｉ≦Ｎ−１）をＭ（≧２）回の書換え処理で表示させるために、前記階調「ｉ」をＭ個のサブ階調に分割し、前記第１回から第Ｍ回まで、液晶に印加する電圧印加条件を異ならせて、前記Ｍ個のサブ階調を順次重ね合せて前記階調「ｉ」を表示するように前記Ｍ回の書換え処理を実行することを特徴とする液晶表示素子の駆動方法によって達成される。

上記本発明の液晶表示素子の駆動方法であって、前記階調「ｉ」の前記Ｍ個のサブ階調を「ｉ１」、「ｉ２」、・・・「ｉ（ｍ−１）」、「ｉｍ」とすると、前記Ｍ個のサブ階調の総和（ｉ１＋ｉ２＋・・・＋ｉ（ｍ−１）＋ｉｍ）＝ｉであることを特徴とする。

上記本発明の液晶表示素子の駆動方法であって、前記第１回から第ａ回（１≦ａ＜Ｍ）までの重ね合せ書換え処理後に得られた階調について、０≦ｉ＜（Ｎ−１）／２の階調範囲での最大階調をｓａとし、（Ｎ−１）／２≦ｉ≦（Ｎ−１）の階調範囲での最小階調をｔａとし、前記第ａ回に続く第ａ＋１回の書換え処理後に得られた階調について、０≦ｉ＜（Ｎ−１）／２の階調範囲での最大階調をｓ（ａ＋１）とし、（Ｎ−１）／２≦ｉ≦（Ｎ−１）の階調範囲での最小階調をｔ（ａ＋１）とすると、ｓａ＜ｓ（ａ＋１）及び／又は、ｔ（ａ＋１）＜ｔａを満たすことを特徴とする。

上記本発明の液晶表示素子の駆動方法であって、前記電圧印加条件は、前記液晶への印加電圧を、前記第１回から第Ｍ回の書換え処理に向かって順に低くし、前記液晶への電圧印加時間を、前記第１回から第Ｍ回の書換え処理に向かって順に長くすることを特徴とする。

上記本発明の液晶表示素子の駆動方法であって、前記第ａ回で得られた階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ）の画素に第ａ＋１回のサブ階調ｉ（ａ＋１）を重ね書きする場合は、前記第ａ＋１回の書換え処理で使用する電圧印加条件で、階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ＋ｉ（ａ＋１））を得る電圧印加時間ｔと、前記階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ）を得る電圧印加時間ｔとの差分を、前記第ａ＋１回のサブ階調ｉ（ａ＋１）を重ね書きする電圧印加時間とすることを特徴とする。

上記本発明の液晶表示素子の駆動方法であって、前記第１回の書換え処理の前に、前記液晶を初期状態にリセットすることを特徴とする。
上記本発明の記載の液晶表示素子の駆動方法であって、前記液晶は、コレステリック液晶であることを特徴とする。
上記本発明の液晶表示素子の駆動方法であって、前記液晶の初期状態は、特定光波長を
選択的に反射するプレーナ状態であることを特徴とする。

また、上記目的は、第１の方向に延びる複数の走査電極が形成された第１の基板と、前記第１の方向と異なる第２の方向に延びる複数のデータ電極が形成された第２の基板と、前記第１、第２の基板の間に形成された液晶層とを有する液晶表示パネルと、前記複数の走査電極に選択、非選択に応じて異なる電圧レベルの組合せからなる走査パルス電圧を印加する走査電極駆動回路と、前記複数のデータ電極に書き込みデータに応じて異なる電圧レベルの組合せからなるデータパルス電圧を前記走査パルス電圧に対応して印加するデータ電極駆動回路と、前記走査パルス電圧とデータパルス電圧の電圧レベルを制御するパルス制御信号を前記走査電極駆動回路とデータ電極駆動回路とに供給する制御部とを有し、前記制御部は、相対的に短い電圧印加時間で液晶を駆動して仮の階調を表示させる第１ステップと、前記電圧印加時間より長い電圧印加時間で前記液晶を駆動して所望の階調を表示させる第２ステップとで階調表示を行うことを特徴とする液晶表示素子によって達成される。

上記本発明の液晶表示素子であって、前記制御部は、前記第１ステップの前に、前記液晶を初期状態にリセットすることを特徴とする。

上記本発明の液晶表示素子であって、前記第１ステップで前記液晶に印加される印加電圧は、前記第２ステップで前記液晶に印加される印加電圧より高いことを特徴とする。
上記本発明の液晶表示素子であって、前記第１ステップでの前記走査電極の選択時間は、前記第２ステップでの前記走査電極の選択時間より短いことを特徴とする。

上記本発明の液晶表示素子であって、前記液晶は、コレステリック液晶であることを特徴とする。
上記本発明の液晶表示素子であって、前記液晶の初期状態は、特定光波長を選択的に反射するプレーナ状態であることを特徴とする。

上記本発明の液晶表示素子であって、複数の前記液晶表示パネルが積層されており、前記各液晶表示パネルの前記液晶は、前記初期状態でそれぞれ異なる特定光波長を選択的に反射するプレーナ状態になることを特徴とする。

また、上記目的は、画像を表示する電子ペーパーであって、上記本発明のいずれかの液晶表示素子を備えていることを特徴とする電子ペーパーによって達成される。

本発明によれば、焼付き現象に起因した残像が発生し難い高品質の画像を表示できる。

本発明の一実施の形態による液晶表示素子の駆動原理を説明する図であって、液晶表示素子の表示画面の任意の２画素での特定可視光の反射率と焼付き量との関係を示す図である。 本発明の一実施の形態による液晶表示素子の駆動原理を説明する図であって、液晶の反射率と電圧印加時間との関係を示す図である。 本発明の一実施の形態による液晶表示素子の駆動原理を説明する図であって、液晶への電圧印加時間と焼付き量との関係を示す図である。 本発明の一実施の形態による液晶表示素子を表示画面に向かって見た状態の概略構成を示す図である。 本発明の一実施の形態による液晶表示素子であって、図４のＡ−Ａ仮想線で切断した断面構成を模式的に示す図である。 本発明の一実施の形態による液晶表示素子において、プレーナ状態から中間状態を得るための液晶に印加する電圧印加条件を示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法で用いる電圧印加のタイミングチャート（その１）を示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法で用いる電圧印加のタイミングチャート（その２）を示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法で用いる電圧印加のタイミングチャート（その３）を示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法で用いる電圧印加のタイミングチャート（その４）を示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法で用いる階調パターンを示す図である。 本発明の一実施の形態による液晶表示素子の駆動方法（その１）を説明する図である。 本発明の一実施の形態による液晶表示素子の駆動方法（その２）を説明する図である。 本発明の一実施の形態による液晶表示素子の駆動方法（その３）を説明する図である。 本発明の一実施の形態による液晶表示素子の駆動方法（その４）を説明する図である。 本発明の一実施の形態による液晶表示素子の駆動方法（その５）を説明する図である。 本発明の一実施の形態による液晶表示素子の駆動方法（その６）を説明する図である。 本発明の一実施の形態による液晶表示素子を用いた画像表示の実施例１を示す図である。 本発明の一実施の形態による液晶表示素子を用いた画像表示の実施例２を示す図である。 本発明の一実施の形態による液晶表示素子を用いた画像表示における追加書換えに適した２値表示画像を示す図である。 本発明の一実施の形態による液晶表示素子の制御部２３の構成をより詳細に示す図である。 本発明の一実施の形態による液晶表示素子を備えた電子ペーパーＥＰの具体例を示す図である。

（駆動原理）
まず、本発明の一実施の形態による液晶表示素子の駆動原理について図１乃至図３を用いて説明する。本実施の形態による液晶表示素子は、液晶中に発生させる電界の状態を変化させることにより、特定の可視光を選択反射するプレーナ状態、又は可視光を透過するフォーカルコニック状態が得られるコレステリック液晶を用いている。

コレステリック液晶は、ネマティック液晶にキラル性（掌性）の添加剤（カイラル材ともいう）を数十ｗｔ％（例えば、１０〜４０ｗｔ％ほど度）の含有率で比較的大量に添加した液晶混合物である。カイラル材の含有率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。コレステリック液晶はカイラルネマティック液晶とも称される。コレステリック液晶は双安定性（メモリ性）を備えており、電界印加後に、一旦プレーナ状態、フォーカルコニック状態、又はそれらが混在した中間状態になると、その後は無電界下においても安定してその状態を保持する。

焼付き現象の原因や仕組みは詳細には分かっていないが、発明者達は鋭意検討した結果、コレステリック液晶が一定時間プレーナ状態を保持し続けたときと、フォーカルコニック状態を保持し続けたときとでは、その後の液晶の応答特性が異なることを見出した。

液晶表示素子の表示画面上の画像は、特定光を反射させる画素と光を透過させる画素との組合せで構成される。光反射領域の画素の液晶はプレーナ状態になっており、透過領域の画素の液晶はフォーカルコニック状態になっている。従って、メモリ表示機能を用いて静止画像を長時間表示し続けると、反射領域の画素と透過領域の画素とでは液晶の応答特性が異なってくる。

従って、反射領域の画素と透過領域の画素に、次に同一階調を表示させようとしても、両画素の液晶の応答特性の相違により表示に濃度差が生じてしまう。このため、メモリ表示された静止画像を別画像に書換えようとしても、表示画面内の画素毎に液晶の応答特性が異なるため種々の濃度差が生じてしまう。これが焼付き現象による残像であると考えられる。

さらに発明者達は、残像を生じさせる画素間の濃度差が、液晶に印加するパルス状の印加電圧（駆動電圧）の電圧値が高いほど、且つ、印加電圧の印加時間が短時間であるほど、大きいことを見出した。またさらに、発明者達は、中間調表示時に画素間の濃度差が大きくなることを見出した。

図１は、液晶表示素子の表示画面の任意の２画素での特定可視光の反射率と焼付き量との関係を示している。縦軸は焼付き量（％）を表し、横軸は２画素の平均反射率（任意単位）を表している。

一方の画素の液晶をプレーナ状態にし、他方の画素の液晶をフォーカルコニック状態にして７日間維持させた後、同一の電圧印加条件（駆動条件）で同一階調の別画像に書換えた。焼付き量（％）は、別画像への書換え後の２画素の反射率の差ΔＹと、画素の最大反射率（プレーナ状態の反射率）の比で定義している。焼付き量は両画素間の濃度差に対応している。

別画像への書換えは、液晶表示素子の表示画面上の全画素の液晶に約３６Ｖのリセット
電圧を印加してプレーナ状態にリセットした後、液晶を印加電圧Ｖｐで駆動した。印加電圧Ｖｐは、１０、１５、２０Ｖの３種類を用いた。図中実線の曲線Ａは印加電圧Ｖｐ＝２０Ｖ、線分が長い破線の曲線Ｂは印加電圧Ｖｐ＝１５Ｖ、線分が短い破線の曲線Ｃは印加電圧Ｖｐ＝１０Ｖでの焼付き量（％）と平均反射率との関係をそれぞれ示している。

図１から分かるように、平均反射率が同じ場合は、別画像への書換え時の印加電圧Ｖｐが高くなるほど焼付き量が増大する。つまり、別画像への書換え時の印加電圧Ｖｐを相対的に低くすれば焼付き量を少なくすることができる。

また、いずれの曲線Ａ、Ｂ、Ｃも、平均反射率の中央部付近が極大の凸状曲線になっている。各曲線の両端部の方が中央部付近より焼付き量が少ない。つまり、別画像への書換え時において、高反射率（高階調）画素及び低反射率（低階調）画素での焼付き量は、中間調表示画素での焼付き量より少なくできる。この傾向は、印加電圧Ｖｐが高いほど、すなわち曲線Ａで特に顕著になる。

表示パターンにも依存するが、焼付き量が少なくなるほど、残像は目立たなくなる。具体的には焼付き量を３％以下にできれば一般の画像観察者には残像が殆ど見えなくなる。

図２は、画素の液晶をプレーナ状態にリセットした後、図１と同様の印加電圧Ｖｐを印加したときの電圧印加時間と、印加電圧Ｖｐを印加した後の液晶の反射率との関係を示している。縦軸は液晶の反射率（任意単位）を表し、横軸は液晶への電圧印加時間（ｍｓ）を表している。

図２から、いずれの曲線Ａ、Ｂ、Ｃも、電圧印加時間の増加に伴い、反射率は単調減少している。つまり、一定の印加電圧Ｖｐの場合、電圧印加時間を変化させることにより、任意の中間調表示が得られる。また、コレステリック液晶は中間状態においても表示メモリ性があるため、短いパルス電圧を、間隔を置いて複数回に分けて液晶に印加しても同様の中間調表示が得られる。

また、図２から分かるように、反射率が同じ場合は、印加電圧Ｖｐが高くなるほど電圧印加時間は短くなり、印加電圧Ｖｐが低くなるほど電圧印加時間が長くなる。つまり、所定の同一の反射率を得るには、コレステリック液晶への電圧印加時間は印加電圧Ｖｐに依存して変化させる必要がある。

図３は、図１及び図２における反射率が０．５での液晶への電圧印加時間と焼付き量との関係を示している。縦軸は焼付き量（％）を表し、横軸は液晶への電圧印加時間（ｍｓ）を表している。

図中の曲線は、反射率０．５が得られる電圧印加時間に対する焼付き量の変化を示している。焼付き量は、電圧印加時間の増加に伴い単調減少する。３点の計測ポイントは 電圧印加時間の短い方から順に印加電圧Ｖｐ＝２０、１５、１０Ｖである。

図３に示すように、反射率が一定の場合、印加電圧Ｖｐを相対的に高くして電圧印加時間を短くすると焼付き量が増大し、印加電圧Ｖｐを相対的に低くして電圧印加時間を長くすると焼付き量を少なくすることができる。この傾向は、反射率が０．５近傍だけに限らず、全ての反射率範囲で同様である。そこで、焼付き量を少なくするためには、印加電圧Ｖｐを相対的に低くして電圧印加時間を長くする駆動が考えられる。しかしながら、こうすると画像の書換えに長時間を要してしまうという弊害が生じる。

このように、短時間で画像を書換えようとすると焼付き量が増大して残像が目立ってし
まい、一方、焼付き量を少なくしようとすると画像書換え時間が長時間になってしまう。つまり、画像書換え時間の短縮と焼付き量の抑制とはトレードオフの関係にある。

そこで、本実施の形態では、別画像への書換え処理を少なくとも２回に別けることにした。すなわち、画素の液晶をプレーナ状態にリセットした後、相対的に短い電圧印加時間で液晶を駆動して仮の階調を表示させる第１ステップと、前記電圧印加時間より長い電圧印加時間で液晶を駆動して所望の階調を表示させる第２ステップとを有する駆動方法である。

第１ステップにより、不完全ではあるが観察者が情報の少なくとも一部（例えば、文字情報等）を確認できる仮画像を短時間で表示させることができる。次いで、第２ステップにより、相対的に長い電圧印加時間で液晶を駆動して所望の階調を表示させ、完全な画像を得ることができる。

ここで、第１ステップで液晶に印加する印加電圧は、第２ステップで液晶に印加する印加電圧より高いことが必要である。換言すれば、第２ステップで液晶に印加する印加電圧は、第１ステップで液晶に印加する印加電圧より低いことが必要である。

第１ステップの仮の階調は、相対的に高階調側及び／又は低階調側の階調だけである。換言すれば、第１ステップの仮の階調には中間調が含まれない。相対的に高い印加電圧且つ短い電圧印加時間で液晶を駆動しても、相対的に高階調側及び／又は低階調側の階調は、焼付き量を抑制して表示することができる。そこで、第１ステップの仮の階調は、相対的に高階調側及び／又は低階調側の階調だけを表示させることにする。これにより、不完全ではあるが観察者が情報を一部確認できる仮画像を焼付き量を抑制しつつ短時間で表示させることができる。

第２ステップで液晶に印加する印加電圧及び電圧印加時間は、焼付き量が十分に低減できる程度で任意に選択可能である。
第２ステップは、液晶の駆動を複数回に分割し、それぞれの書換え処理での印加電圧及び電圧印加時間を決めてもよい。この場合には、書換え処理が後になる程印加電圧が低くなるようにする。つまり、書換える毎に書換え時間が長くなるようにする。
第２ステップにより、第１ステップの液晶駆動条件では焼付き量が多くなる中間調部分の焼付き量を抑制させながら、全階調を完璧に表示することができる。

後程図面を用いて詳説するが、複数の走査電極から順次１本を選択しながら画素に階調を書込むいわゆる線順次駆動の場合には、第２ステップでのフレーム表示速度は、第１ステップでのフレーム表示速度より遅くなる。第２ステップでのフレーム表示速度を極端に遅くさせて、第２ステップでの画像の変化がゆっくり生じるようにして、画像の追加書込みを観察者に分かり難くすることができる。

（実施の形態）
次に、本実施の形態による液晶表示素子の基本的構成について図４及び図５を用いて詳細に説明する。図４は、本実施の形態による液晶表示素子１を表示画面に向かって見た状態の概略構成を示している。図５は、図４のＡ−Ａ仮想線で切断した液晶表示素子１の断面構成を模式的に示している。図５において、上方の基板７側が表示画面であり、外光（実線矢印）は基板７上方から表示画面に向かって入射するようになっている。なお、基板７上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

図５に示すように、液晶表示素子１は、所定のセルギャップｄで対向配置された一対の透明な上下基板７、９を有している。長方形状の上下基板７、９間の周囲に沿って、図４
及び図５に示すように、枠状にシール材２１が形成されている。シール材２１により上下基板７、９が対向配置されて固定されている。また、シール材２１により、上下基板７、９間に、例えば緑（Ｇ）色光を選択的に反射する緑（Ｇ）用コレステリック液晶３が封止されている。下基板９裏面には光吸収層１５が配置されている。なお、光吸収層１５を配置せずに下基板９自体を着色して光吸収層として機能させてももちろんよい。

上基板７の液晶３と接する界面側には走査電極１７が形成され、下基板９の液晶３と接する界面側にはデータ電極１９が形成されている。両電極１７、１９は、共に透明電極材料で形成されている。走査電極１７は、図４に示すように、上基板７、９を表示画面の法線方向に見て、図左右方向に帯状（ストライプ状）に延びている。また、図上から下に向かってｉ行（ｉ＝１〜ｍ；本例では、ｍ＝８）の走査電極１７（ｉ）が並列して配置されている。データ電極１９は、図４に示すように、走査電極１７と互いに交差して液晶３を介して対向配置されて図上下方向に帯状に延びている。また、図左から右に向かってｊ列（ｊ＝１〜ｎ；本例では、ｎ＝８）のデータ電極１９（ｊ）が並列して配置されている。両電極１７と１９との各交差領域がそれぞれ画素（ピクセル）１２となる。ｍ行×ｎ列のマトリクス状に配置された複数の画素１２（ｉ，ｊ）で表示画面が構成される。以上の構成要素により液晶表示パネル６が作製されている。

液晶３のプレーナ状態は、上下電極１７、１９間に比較的高電圧を所定時間だけ印加して、当該上下電極１７、１９間の液晶３中に強電界を発生させて液晶３をホメオトロピック状態にした後に、電界を急峻に弱めることにより得られる。プレーナ状態での液晶分子は、対向する上下電極１７、１９間厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は上下電極１７、１９の電極面にほぼ垂直になる。プレーナ状態では、液晶分子の螺旋ピッチに応じた所定波長域の光が選択的に液晶層で反射される。このとき、反射される光は螺旋ピッチの旋光性（掌性）に応じて左右どちらか一方の円偏光であり、これ以外の光は液晶層を透過する。自然光は左右の円偏光が入り混じった状態であるため、自然光がプレーナ状態の液晶に入射すると、選択波長域については、入射光の５０％が反射し、５０％が透過すると考えることができる。液晶の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。従って、液晶３でプレーナ状態時に緑色の光を選択的に反射させるには、例えばλ＝５４０〜５５０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎ及び旋光性は液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

フォーカルコニック状態は、例えば、上記強電界より弱い弱電界を上記所定時間より長い印加時間で液晶３に与えた後、急峻に電界を弱めることにより得られる。フォーカルコニック状態での液晶分子は、電極面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は電極面にほぼ平行になる。フォーカルコニック状態では、液晶３での反射波長の選択性は失われ、入射光の殆どが透過する。液晶３を透過した透過光は下基板９裏面に配置された光吸収層１５で効率よく吸収されるので暗（黒）表示が実現できる。従って、液晶表示素子１はコントラスト比の高い表示を実現できる。

中間状態は、例えば、プレーナ状態から、電界の強度と印加時間とを調節した所定の電界を液晶３に与えることにより得られる。つまり、液晶３に印加する電圧印加条件を種々に設定することにより、プレーナ状態からフォーカルコニック状態までの任意の中間状態を得ることができる。中間状態では、プレーナ状態とフォーカルコニック状態との存在割合に応じて反射光と透過光との割合が調整され、反射光の強度が変化する。従って、反射光の強度に応じた中間調表示が実現できる。

（液晶駆動時の電圧印加条件）
図６は、プレーナ状態から中間状態を得るための液晶３に印加する電圧印加条件の例を示している。図６では、プレーナ状態で得られる最大反射率を最も明るい最高階調「０」とし、フォーカルコニック状態で得られる最小反射率を最も暗い最低階調「７」として、階調「０」〜「７」の８階調表示をさせる場合を例示している。図６において、左列は階調レベル（階調値）を示しており、上から下に階調「０」から「７」までの８段階を示している。表の右側は印加電圧Ｖｐ（Ｖ）毎の電圧印加時間ｔ（ｍｓ）を示している。例えば、液晶３への印加電圧Ｖｐ＝２０Ｖの場合には、階調「０」を得る電圧印加時間ｔは、ｔ＝０ｍｓである。同様に、階調「１」を得る電圧印加時間ｔ＝１ｍｓ、階調「２」を得る電圧印加時間ｔ＝２ｍｓ、階調「３」を得る電圧印加時間ｔ＝３ｍｓ、階調「４」を得る電圧印加時間ｔ＝４．５ｍｓ、階調「５」を得る電圧印加時間ｔ＝６ｍｓ、階調「６」を得る電圧印加時間ｔ＝８．５ｍｓ、階調「７」を得る電圧印加時間ｔ＝１２ｍｓである。

また、液晶３への印加電圧Ｖｐ＝１５Ｖの場合には、階調「０」を得る電圧印加時間ｔ＝０ｍｓ、階調「１」を得る電圧印加時間ｔ＝３ｍｓ、階調「２」を得る電圧印加時間ｔ＝７ｍｓ、階調「３」を得る電圧印加時間ｔ＝１２ｍｓ、階調「４」を得る電圧印加時間ｔ＝１７ｍｓ、階調「５」を得る電圧印加時間ｔ＝２３ｍｓ、階調「６」を得る電圧印加時間ｔ＝３２ｍｓ、階調「７」を得る電圧印加時間ｔ＝４２ｍｓである。

また、液晶３への印加電圧Ｖｐ＝１０Ｖの場合には、階調「０」を得る電圧印加時間ｔ＝０ｍｓ、階調「１」を得る電圧印加時間ｔ＝４０ｍｓ、階調「２」を得る電圧印加時間ｔ＝７０ｍｓ、階調「３」を得る電圧印加時間ｔ＝１００ｍｓ、階調「４」を得る電圧印加時間ｔ＝１３０ｍｓ、階調「５」を得る電圧印加時間ｔ＝１５５ｍｓ、階調「６」を得る電圧印加時間ｔ＝１８５ｍｓ、階調「７」を得る電圧印加時間ｔ＝２２０ｍｓである。

このように、液晶３に印加する印加電圧Ｖｐが低くなるほど、所望の階調を得るのに必要な電圧印加時間ｔは長くなる。なお、図６に示した液晶３に印加する電圧印加条件は一例である。コレステリック液晶の物理的特性や駆動時の温度等により液晶３に印加する電圧印加条件は変化する。

図６において、電圧印加時間ｔが示された各枠内の左上の「／」は、当該電圧印加時間ｔで液晶３を駆動すると、焼付き量を１．５％以下にできることを示している。同様に「／／」は、当該電圧印加時間ｔで液晶を駆動すると、焼付き量を２．５％以下にできることを示している。また、枠左上に「／」又は「／／」のいずれも示されていない場合は、当該電圧印加時間ｔで液晶を駆動すると、焼付き量が２．５％を越えてしまうことを示している。

図６の例示においては、焼付き量を１．５％以下にできる電圧印加時間ｔは、印加電圧Ｖｐ＝２０Ｖでは、階調「０」を得るための電圧印加時間ｔ＝０ｍｓと、階調「７」を得るための電圧印加時間ｔ＝１２ｍｓである。また、同様に印加電圧Ｖｐ＝１５Ｖでは、階調「０」を得るための電圧印加時間ｔ＝０ｍｓと、階調「７」を得るための電圧印加時間ｔ＝４２ｍｓである。印加電圧Ｖｐ＝１０Ｖでは、全階調「０」〜「７」を得るためのいずれの電圧印加時間ｔにおいても焼付き量を１．５％以下にできる。

また、焼付き量を２．５％以下にできる電圧印加時間ｔは、枠内左上に「／」が表示された上述の電圧印加時間ｔに加えて、さらに、印加電圧Ｖｐ＝２０Ｖでは、階調「１」を得るための電圧印加時間ｔ＝１ｍｓと、階調「６」を得るための電圧印加時間ｔ＝８．５ｍｓである。また、同様に印加電圧Ｖｐ＝１５Ｖでは、階調「１」を得るための電圧印加時間ｔ＝３ｍｓと、階調「２」を得るための電圧印加時間ｔ＝７ｍｓと、階調「５」を得るための電圧印加時間ｔ＝２３ｍｓと、階調「６」を得るための電圧印加時間ｔ＝３２ｍ
ｓである。

図４及び図５に戻り、液晶表示パネル６の上基板７には、複数の走査電極１７を駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路２５が接続されている。また、下基板９には、複数のデータ電極１９を駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路２７が接続されている。

走査電極駆動回路２５は、制御部２３から出力された走査開始信号に基づいて、行番号ｉ＝１からｍ（＝８）まで走査電極１７（ｉ）を順次１本ずつずらしながら選択し、選択したｉ番目の走査電極１７（ｉ）には選択信号を出力し、それ以外の走査電極１７には非選択信号を出力するいわゆる線順次駆動をするようになっている。
一方、データ電極駆動回路２７は、制御部２３から出力された所定の信号に基づいて、選択されたｉ番目の走査電極１７（ｉ）上の画素１２（ｉ，１）〜１２（ｉ，ｎ（＝８））に対する画像データ信号をｊ＝１からｊ＝ｎのｎ本のデータ電極１９にそれぞれ出力するようになっている。

（液晶駆動時の電圧印加のタイミングチャート）
次に、本実施の形態による液晶表示素子１の駆動方法で用いる電圧印加のタイミングチャートを図７乃至図１０を用いて説明する。図７乃至図１０において、図上段は、走査電極駆動回路２５から第ｉ行の走査電極１７（ｉ）に出力される走査電圧Ｖｓｃａｎを示し、図中段は、データ電極駆動回路２７から第ｊ列のデータ電極１９（ｊ）に出力されるデータ電圧Ｖｄａｔａを示し、図下段は、画素１２（ｉ，ｊ）の液晶３に印加される印加電圧Ｖｐを示している。また、図７乃至図１０の各段において、横軸は時間（ｔ）を表し、縦軸は電圧レベル（Ｖ）を表している。

図７は、例として表示画面の第１行第１列の画素１２（１，１）を駆動する駆動波形を示す。本例では、液晶３をリセットしてプレーナ状態（階調「０」）にした後、図６に示す印加電圧Ｖｐ＝２０Ｖの電圧印加条件を用いてフォーカルコニック状態（階調「７」）を得る。

まず、リセット期間Ｔｒ（＝１２ｍｓ）の前半のＴｒ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝０Ｖが印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝＋３２Ｖが印加される。次いで、後半のＴｒ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋３２Ｖが印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝０Ｖが印加される。これにより、リセット期間ＴｒにＶｐ＝Ｖｓｃａｎ−Ｖｄａｔａ＝±３２Ｖのリセットパルス電圧が画素１２（１，１）の液晶３に印加される。リセットパルス電圧の印加によりコレステリック液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに倣うホメオトロピック状態になる。次いで、リセット期間Ｔｒ直後に急激に走査電圧Ｖｓｃａｎ及びデータ電圧Ｖｄａｔａが０ＶにされてＶｐ＝０になるので画素１２（１，１）の液晶３はプレーナ状態（階調「０」）となる。

次に、選択期間Ｔｓ（＝１２ｍｓ）の前半のＴｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋２０Ｖ（選択信号）が印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝０Ｖが印加される。次いで、後半のＴｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝０Ｖ（選択信号）が印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝＋２０Ｖが印加される。これにより、±３２Ｖより低いＶｐ＝±２０Ｖの階調「７」用パルス電圧が選択期間Ｔｓに電圧印加時間ｔ＝１２ｍｓだけ画素１２（１，１）の液晶３に印加される。プレーナ状態を形成する±３２Ｖより低い±２０Ｖの電圧が印加されてコレステリック液晶に相対的に弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。次いで、選択期間Ｔｓ直後に液晶印加電圧Ｖｐが０〜±７Ｖに変化して急
激に電界がほぼゼロになると、画素１２（１，１）の液晶３はフォーカルコニック状態（階調「７」）になる。このようにして、階調「０」から階調「７」に階調値を変化させることができる。

次に、非選択期間Ｔｎｓ（＝１２ｍｓ）の前半のＴｎｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋７Ｖ（非選択信号）が印加され、データ電極１９（１）に例えばデータ電圧Ｖｄａｔａ＝＋１４Ｖが印加される。次いで、後半のＴｎｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋１３Ｖ（非選択信号）が印加され、データ電極１９（１）に例えばデータ電圧Ｖｄａｔａ＝＋６Ｖが印加される。これにより、非選択期間Ｔｎｓには最大でもＶｐ＝±７Ｖの低電圧の状態維持用パルス電圧が画素１２（１，１）の液晶３に印加される。このため、非選択期間Ｔｓではコレステリック液晶の状態変化は生じず以前の階調値が維持される。非選択期間Ｔｎｓの動作は１フレーム周期で（ｍ−１）回実行される。

図８は、表示画面の第２行第１列の画素１２（２，１）の液晶３をリセットした後、プレーナ状態（階調「０」）を維持させる場合の駆動波形を例示している。リセット期間Ｔｒ（＝１２ｍｓ）でのリセット動作は図７に示した動作と同一なので説明を省略する。また、第１行の走査電極１７（１）の選択時及び第３行乃至第ｍ行の走査電極１７（ｉ＝３〜ｍ）の選択時における第２行の走査電極１７（２）での非選択動作も図７に示した動作と同様であるので説明を省略する。

図８において、選択期間Ｔｓ（＝１２ｍｓ）の前半のＴｓ／２で走査電極１７（２）に走査電圧Ｖｓｃａｎ＝＋２０Ｖ（選択信号）が印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝＋１３Ｖが印加される。次いで、後半のＴｓ／２で走査電極１７（２）に走査電圧Ｖｓｃａｎ＝０Ｖ（選択信号）が印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝＋７Ｖが印加される。これにより、選択期間Ｔｓには最大でもＶｐ＝±７Ｖの低電圧の状態維持用パルス電圧が画素１２（２，１）の液晶３に印加される。このため、選択期間Ｔｓではコレステリック液晶の状態変化は生じずプレーナ状態（階調「０」）が維持される。

図９は、第１行目の画素１２（１，１）を駆動する駆動波形の一例であって、液晶３をリセットしてプレーナ状態（階調「０」）にした後、中間状態（階調「５」）を得るための駆動波形を示す。リセット期間Ｔｒ（＝１２ｍｓ）でのリセット動作及び、第２行乃至第ｍ行の走査電極１７（ｉ＝２〜ｍ）の選択時における第１行の走査電極１７（１）での非選択動作は図７を用いて説明したのと同様であるので説明を省略する。

選択期間Ｔｓ（＝１２ｍｓ）の前半のＴｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋２０Ｖ（選択信号）が印加される。データ電極１９（１）には、選択期間Ｔｓの前半Ｔｓ／２のさらに前半のＴｓ／４でデータ電圧Ｖｄａｔａ＝０Ｖが印加される。引き続き次のＴｓ／４でデータ電圧Ｖｄａｔａ＝＋１３Ｖが印加される。このため、選択期間Ｔｓの前半Ｔｓ／２で、まず、印加電圧Ｖｐ＝＋２０Ｖが電圧印加時間ｔ＝Ｔｓ／４＝３（ｍｓ）だけ液晶３に印加され、次いで、印加電圧Ｖｐ＝＋７Ｖが電圧印加時間ｔ＝Ｔｓ／４＝３（ｍｓ）だけ液晶３に印加される。

選択期間Ｔｓの後半のＴｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝０Ｖ（選択信号）が印加される。データ電極１９（１）には、選択期間Ｔｓの後半Ｔｓ／２の前半のＴｓ／４でデータ電圧Ｖｄａｔａ＝＋２０Ｖが印加される。引き続き次のＴｓ／４でデータ電圧Ｖｄａｔａ＝＋７Ｖが印加される。このため、選択期間Ｔｓの後半Ｔｓ／２で、まず、印加電圧Ｖｐ＝−２０Ｖが電圧印加時間ｔ＝Ｔｓ／４＝３（ｍｓ）だけ液晶３に印加され、次いで、印加電圧Ｖｐ＝−７Ｖが電圧印加時間ｔ＝Ｔｓ／４＝３（ｍｓ）だけ液
晶３に印加される。

これにより、選択期間Ｔｓ内に電圧印加時間ｔ＝６（ｍｓ）で印加電圧Ｖｐ＝±２０Ｖの階調「５」用パルス電圧が画素１２（１，１）の液晶３に印加されて、画素１２（１，１）には階調「５」が表示される。

図１０は、第１行目の画素１２（１，１）を駆動する駆動波形の一例であって、液晶３をリセットしてプレーナ状態（階調「０」）にした後、図６に示す印加電圧Ｖｐ＝１０Ｖの電圧印加条件を用いてフォーカルコニック状態（階調「７」）を得る場合の駆動波形を示す。リセット期間Ｔｒ（＝１２ｍｓ）でのリセット動作は図７を用いて説明したのと同様であるので説明を省略する。

まず、選択期間Ｔｓ（＝２２０ｍｓ）の前半のＴｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋１０Ｖ（選択信号）が印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝０Ｖが印加される。次いで、後半のＴｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝０Ｖ（選択信号）が印加され、データ電極１９（１）にデータ電圧Ｖｄａｔａ＝＋１０Ｖが印加される。これにより、±３２Ｖより低いＶｐ＝±１０Ｖの階調「７」用パルス電圧が選択期間Ｔｓに電圧印加時間ｔ＝２２０ｍｓだけ画素１２（１，１）の液晶３に印加される。プレーナ状態を形成する±３２Ｖより低い±１０Ｖの電圧が印加されてコレステリック液晶に相対的に弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。次いで、選択期間Ｔｓ直後に液晶印加電圧Ｖｐが０〜±４Ｖに変化して急激に電界がほぼゼロになると、画素１２（１，１）の液晶３はフォーカルコニック状態（階調「７」）になる。このようにして、階調「０」から階調「７」に階調値を変化させることができる。

次に、非選択期間Ｔｎｓ（＝２２０ｍｓ）の前半のＴｎｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋３．５Ｖ（非選択信号）が印加され、データ電極１９（１）に例えばデータ電圧Ｖｄａｔａ＝＋６．５Ｖが印加される。次いで、後半のＴｎｓ／２で走査電極１７（１）に走査電圧Ｖｓｃａｎ＝＋７Ｖ（非選択信号）が印加され、データ電極１９（１）に例えばデータ電圧Ｖｄａｔａ＝＋３Ｖが印加される。これにより、非選択期間Ｔｎｓには最大でもＶｐ＝±３．５Ｖの低電圧の状態維持用パルス電圧が画素１２（１，１）の液晶３に印加される。このため、非選択期間Ｔｓではコレステリック液晶の状態変化は生じず以前の階調値が維持される。非選択期間Ｔｎｓの動作は１フレーム周期で（ｍ−１）回実行される。

（液晶表示素子の駆動方法）
次に、本実施の形態による液晶表示素子１の駆動方法について図１１乃至図１７を用いて説明する。図１１は、図４に示す表示画面上にｉ（＝８）行×ｊ（＝８）列のマトリクス状に配列された画素１２（ｉ，ｊ）を示している。図１１（ａ）は、各画素１２（ｉ，ｊ）を正方形の枠で示し、当該枠内の数字は階調値を示している。図１１（ａ）の例示では、最左列ｊ＝１の画素１２（１，１）〜１２（８，１）に階調「０」、ｊ＝２の画素１２（１，２）〜１２（８，２）に階調「１」、ｊ＝３の画素１２（１，３）〜１２（８，３）に階調「２」、ｊ＝４の画素１２（１，４）〜１２（８，４）に階調「３」、ｊ＝５の画素１２（１，５）〜１２（８，５）に階調「４」、ｊ＝６の画素１２（１，６）〜１２（８，６）に階調「５」、ｊ＝７の画素１２（１，７）〜１２（８，７）に階調「６」、最右列ｊ＝８の画素１２（１，８）〜１２（８，８）に階調「７」をそれぞれ表示させた状態を示している。

図１１（ｂ）は、図１１（ａ）の実際の表示状態を示している。図１１（ｂ）に示す画像は、表示画面上下方向に延びる帯状の階調パターンが左右方向に並列して視認される。
本例では、図１１に示す階調パターンが、画素の液晶をプレーナ状態にリセットした後に表示すべき別画像である。

まず、階調数Ｎ（Ｎは３以上の自然数）で画像表示させる一般例を用いて液晶表示素子１を駆動する方法について説明する。
（１）液晶表示素子１の制御部２３は、外部システムから１フレーム（表示画面）分の階調データを受け取り、不図示のフレームバッファ（記憶部）に記憶する。１フレーム分の階調データは、全画素分のｍ×ｎ個である。
（２）次に、制御部２３は、階調「ｉ」（０≦ｉ≦Ｎ−１）をＭ（≧２）回の重ね合せ書換え処理で表示させるために、階調「ｉ」をＭ個のサブ階調に分割する。
（３）階調「ｉ」をＭ個のサブ階調に分割する分割条件は以下の通りである。
（ａ）階調「ｉ」のＭ個のサブ階調を「ｉ１」、「ｉ２」、・・・「ｉ（ｍ−１）」、「ｉｍ」とすると、Ｍ個のサブ階調の総和（ｉ１＋ｉ２＋・・・＋ｉ（ｍ−１）＋ｉｍ）＝ｉである。
（ｂ）第１回から第ａ回（１≦ａ＜Ｍ）までの重ね合せ書換え処理後に得られた階調について、
０≦ｉ＜（Ｎ−１）／２の階調範囲での最大階調をｓａとし、
（Ｎ−１）／２≦ｉ≦（Ｎ−１）の階調範囲での最小階調をｔａとし、
第ａ回に続く第ａ＋１回の書換え処理後に得られた階調について、
０≦ｉ＜（Ｎ−１）／２の階調範囲での最大階調をｓ（ａ＋１）とし、
（Ｎ−１）／２≦ｉ≦（Ｎ−１）の階調範囲での最小階調をｔ（ａ＋１）とすると、
ｓａ＜ｓ（ａ＋１） 及び／又は、ｔ（ａ＋１）＜ｔａ
を満たすように分割する。
（ｃ）さらに、第１回書換え処理では、比較的短い電圧印加時間で液晶に電圧印加をしても焼付き量が２．５％を超えない階調値を選択する必要がある。
（４）次いで、制御部２３は、Ｍ個のフレームバッファに、各サブ階調を書込む。
（５）次いで、制御部２３は、第１回乃至第Ｍ回のそれぞれの書換え処理に用いる第１乃至第Ｍ電圧印加条件を決める。印加電圧Ｖｐは第１電圧印加条件から第Ｍ電圧印加条件に向かって順に低くする。つまり、書換える毎に書換え時間が長くなるようにする。
（６）次いで、制御部２３は、第１回から第Ｍ回まで書換え処理を実行する。
（７）第ａ回で得られた階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ）の画素に第ａ＋１回のサブ階調ｉ（ａ＋１）を重ね書きする場合は、第ａ＋１回の書換え処理で使用する電圧印加条件で、階調ｉ（ａ＋１）を得る電圧印加時間ｔと、階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ）を得る電圧印加時間ｔとの差分を、第ａ＋１回のサブ階調ｉ（ａ＋１）を重ね書きする電圧印加時間とする。
（８）以上で、短時間で仮画像が表示され、且つ、焼付きを抑制して完全画像が表示される。

なお、上記分割条件において、階調範囲を（Ｎ−１）／２を境に２つに別けているが、これは、例えば、図６に示す印加電圧条件において、焼付き量が（Ｎ−１）／２（＝３．５）を軸にほぼ対称に分布しているからである。焼付き量の分布がシフトして軸対称位置が変動している場合には、別途適切な分割境界を用いて階調範囲を２つに別けてももちろんよい。

次に、図１２を用いて、図１１に示す画像パターンを表示するための液晶表示素子１の駆動方法の一例について説明する。
（１）液晶表示素子１の制御部２３は、外部システムから１フレーム（表示画面）分の階調データを受け取り、不図示のフレームバッファ（記憶部）に記憶する。１フレーム分の階調データは、全画素分の８×８＝６４個である。

（２）次に、制御部２３は、階調「ｉ」（０≦ｉ≦７）を２回の重ね合せ書換え処理で表示させるために、階調「ｉ」を２個のサブ階調に分割する。これに伴い、第１及び第２の２種類の電圧印加条件を決める。印加電圧Ｖｐは第１電圧印加条件から第２電圧印加条件に向かって順に低くする。本例では、第１電圧印加条件の印加電圧Ｖｐ＝２０Ｖ、及び第２電圧印加条件の印加電圧Ｖｐ＝１０Ｖである。

（３）階調「ｉ」を２個のサブ階調に分割する分割条件は以下の通りである。
（ａ）階調「ｉ」の２個のサブ階調を「ｉ１」、「ｉ２」とすると、２個のサブ階調の総和（ｉ１＋ｉ２）＝ｉである。
（ｂ）第１回の書換え処理後に得られた階調について、
０≦ｉ＜３．５の階調範囲での最大階調をｓ１とし、
３．５≦ｉ≦７の階調範囲での最小階調をｔ１とし、
第１回に続く第２回の重ね合せ書換え処理後に得られた階調について、
０≦ｉ＜３．５の階調範囲での最大階調をｓ２とし、
３．５≦ｉ≦７の階調範囲での最小階調をｔ２とすると、
ｓ１＜ｓ２ 及び／又は、ｔ２＜ｔ１
を満たすように分割する。
（ｃ）さらに、第１回書換え処理では、比較的短い電圧印加時間で液晶に電圧印加をしても焼付き量が２．５％を超えない階調値を選択する必要がある。

上記（ｂ）の第２回の重ね合せ書換え処理後に得られた階調は目標の階調であるから、図１１の画像パターンでは、ｓ２＝３、ｔ２＝４である。
従って、ｓ１＝０、１、２のいずれか、ｔ１＝５、６、７のいずれかを満たす必要がある。さらに図６を参照して、上記（ｃ）から、ｓ１＝０、１のいずれか、ｔ１＝６、７のいずれかである必要がある。本例ではｓ１＝０、ｔ１＝７とする。

このため、上記（ａ）から、
階調「ｉ」＝サブ階調「ｉ１」＋サブ階調「ｉ２」として、
階調「０」＝サブ階調「０」＋サブ階調「０」
階調「１」＝サブ階調「０」＋サブ階調「１」
階調「２」＝サブ階調「０」＋サブ階調「２」
階調「３」＝サブ階調「０」＋サブ階調「３」
階調「４」＝サブ階調「０」＋サブ階調「４」
階調「５」＝サブ階調「０」＋サブ階調「５」
階調「６」＝サブ階調「０」＋サブ階調「６」
階調「７」＝サブ階調「７」＋サブ階調「０」
とする。

（４）制御部２３は、第１フレームバッファに、サブ階調「ｉ１」を書込み、第２フレームバッファに、サブ階調「ｉ２」を書込む。

（５）次いで、制御部２３は、印加電圧Ｖｐ＝２０Ｖで図６に示した電圧印加時間で第１フレームバッファに格納されたサブ階調を画素に書込む（図１２（ａ）参照）。図１２（ａ）での書換え処理は、リセット後に、図６の印加電圧Ｖｐ＝２０Ｖでサブ階調「０」、「７」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝２０Ｖで階調「７」を書込む時間である１２ｍｓになる。従って、約９６ｍｓ（＝１２（ｍｓ）×８（本））で仮の階調による仮画像が表示される。

（６）次いで、制御部２３は、印加電圧Ｖｐ＝１０Ｖで図６に示した電圧印加時間で第２フレームバッファに格納されたサブ階調を画素に重ね書きする（図１２（ｂ）参照）。図
１２（ｂ）での書換え処理は、図６の印加電圧Ｖｐ＝１０Ｖでサブ階調「０」、「１」〜「６」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１０Ｖで階調「６」を書込む時間である１８５ｍｓが必要になる。従って、約１４８０ｍｓ（＝１８５（ｍｓ）×８（本））で第２回書換えが行われる。

（７）これで、短時間で仮画像が表示され、且つ、焼付きを抑制して完全画像が表示される（図１２（ｃ）参照）。

次に、図１３を用いて、図１１に示す画像パターンを表示するための液晶表示素子１の駆動方法の他の例について説明する。なお、図１２を用いて説明した手順と同一の手順については説明を省略する。

（１）制御部２３は、階調「ｉ」（０≦ｉ≦７）を２回の重ね合せ書換え処理で表示させるために、階調「ｉ」を２個のサブ階調に分割する。

（２）分割条件に基づき、ｓ２＝３、ｔ２＝４が決まる。従って、ｓ１＝０、１、２のいずれか、ｔ１＝５、６、７のいずれかを満たす必要がある。さらに図６を参照して、上記（ｃ）条件から、ｓ１＝０、１のいずれか、ｔ１＝６、７のいずれかである必要がある。本例ではｓ１＝１、ｔ１＝６とする。

このため、上記（ａ）から、
階調「ｉ」＝サブ階調「ｉ１」＋サブ階調「ｉ２」として、
階調「０」＝サブ階調「０」＋サブ階調「０」
階調「１」＝サブ階調「１」＋サブ階調「０」
階調「２」＝サブ階調「０」＋サブ階調「２」
階調「３」＝サブ階調「０」＋サブ階調「３」
階調「４」＝サブ階調「０」＋サブ階調「４」
階調「５」＝サブ階調「０」＋サブ階調「５」
階調「６」＝サブ階調「６」＋サブ階調「０」
階調「７」＝サブ階調「７」＋サブ階調「０」
とする。

（３）次に、制御部２３は、印加電圧Ｖｐ＝２０Ｖで図６に示した電圧印加時間で第１フレームバッファに格納されたサブ階調を画素に書込む（図１３（ａ）参照）。図１３（ａ）での書換え処理は、リセット後に、図６の印加電圧Ｖｐ＝２０Ｖでサブ階調「０」、「６」、「７」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝２０Ｖで階調「７」を書込む時間である１２ｍｓになる。従って、約９６ｍｓ（＝１２（ｍｓ）×８（本））で仮画像が表示される。

（４）次いで、制御部２３は、印加電圧Ｖｐ＝１０Ｖで図６に示した電圧印加時間で第２フレームバッファに格納されたサブ階調を画素に重ね書きする（図１３（ｂ）参照）。図１３（ｂ）での書換え処理は、図６の印加電圧Ｖｐ＝１０Ｖでサブ階調「０」、「２」〜「５」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１０Ｖで階調「５」を書込む時間である１５５ｍｓが必要になる。従って、約１２４０ｍｓ（＝１５５（ｍｓ）×８（本））で第２回書換えが行われる。

（５）これで、短時間で仮画像が表示され、且つ、焼付きを抑制して完全画像が表示される（図１３（ｃ）参照）。

次に、図１４を用いて、図１１に示す画像パターンを表示するための液晶表示素子１の
駆動方法のさらに他の例について説明する。なお、図１２を用いて説明した手順と同一の手順については説明を省略する。

（１）制御部２３は、階調「ｉ」（０≦ｉ≦７）を２回の重ね合せ書換え処理で表示させるために、階調「ｉ」を２個のサブ階調に分割する。

（２）分割条件に基づき、ｓ２＝３、ｔ２＝４が決まる。従って、ｓ１＝０、１、２のいずれか、ｔ１＝５、６、７のいずれかを満たす必要がある。さらに図６を参照して、上記（ｃ）条件から、ｓ１＝０、１のいずれか、ｔ１＝６、７のいずれかである必要がある。本例ではｓ１＝０、ｔ１＝６とする。

このため、上記（ａ）から、
階調「ｉ」＝サブ階調「ｉ１」＋サブ階調「ｉ２」として、
階調「０」＝サブ階調「０」＋サブ階調「０」
階調「１」＝サブ階調「０」＋サブ階調「１」
階調「２」＝サブ階調「０」＋サブ階調「２」
階調「３」＝サブ階調「０」＋サブ階調「３」
階調「４」＝サブ階調「０」＋サブ階調「４」
階調「５」＝サブ階調「０」＋サブ階調「５」
階調「６」＝サブ階調「６」＋サブ階調「０」
階調「７」＝サブ階調「６」＋サブ階調「１」
とする。

（３）次に、制御部２３は、印加電圧Ｖｐ＝２０Ｖで図６に示した電圧印加時間で第１フレームバッファに格納されたサブ階調を画素に書込む（図１４（ａ）参照）。図１４（ａ）での書換え処理は、リセット後に、図６の印加電圧Ｖｐ＝２０Ｖでサブ階調「０」、「６」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝２０Ｖで階調「６」を書込む時間である８．５ｍｓになる。従って、約６８ｍｓ（＝８．５（ｍｓ）×８（本））で仮画像が表示される。

（４）次いで、制御部２３は、印加電圧Ｖｐ＝１０Ｖで図６に示した電圧印加時間で第２フレームバッファに格納されたサブ階調を画素に重ね書きする（図１４（ｂ）参照）。図１４（ｂ）での書換え処理は、図６の印加電圧Ｖｐ＝１０Ｖでサブ階調「０」、「１」〜「５」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１０Ｖで階調「５」を書込む時間である１５５ｍｓになる。従って、約１２４０ｍｓ（＝１５５（ｍｓ）×８（本））で第２回書換えが行われる。

（５）階調「７」のように、第１回で得られたサブ階調「６」の画素に第２回のサブ階調「１」を重ね書きする場合は、第２回の書換え処理で使用する電圧印加条件で、階調「７」を得る電圧印加時間ｔ＝２２０ｍｓと、階調「６」を得る電圧印加時間ｔ＝１８５ｍｓとの差分であるｔ＝２２０−１８５＝３５ｍｓを、第２回のサブ階調「１」を重ね書きする電圧印加時間とする。

（６）これで、短時間で仮画像が表示され、且つ、焼付きを抑制して完全画像が表示される（図１４（ｃ）参照）。

次に、図１５を用いて、図１１に示す画像パターンを表示するための液晶表示素子１の駆動方法のさらに他の例について説明する。なお、図１２及び図１４を用いて説明した手順と同一の手順については説明を省略する。

（１）制御部２３は、階調「ｉ」（０≦ｉ≦７）を２回の重ね合せ書換え処理で表示させるために、階調「ｉ」を２個のサブ階調に分割する。

（２）分割条件に基づき、ｓ２＝３、ｔ２＝４が決まる。従って、ｓ１＝０、１、２のいずれか、ｔ１＝５、６、７のいずれかを満たす必要がある。さらに図６を参照して、上記（ｃ）条件から、ｓ１＝０、１のいずれか、ｔ１＝６、７のいずれかである必要がある。本例ではｓ１＝１、ｔ１＝６とする。

このため、上記（ａ）から、
階調「ｉ」＝サブ階調「ｉ１」＋サブ階調「ｉ２」として、
階調「０」＝サブ階調「０」＋サブ階調「０」
階調「１」＝サブ階調「１」＋サブ階調「０」
階調「２」＝サブ階調「１」＋サブ階調「１」
階調「３」＝サブ階調「１」＋サブ階調「２」
階調「４」＝サブ階調「１」＋サブ階調「３」
階調「５」＝サブ階調「１」＋サブ階調「４」
階調「６」＝サブ階調「６」＋サブ階調「０」
階調「７」＝サブ階調「７」＋サブ階調「０」
とする。

（３）次に、制御部２３は、印加電圧Ｖｐ＝２０Ｖで図６に示した電圧印加時間で第１フレームバッファに格納されたサブ階調を画素に書込む（図１５（ａ）参照）。図１５（ａ）での書換え処理は、リセット後に、図６の印加電圧Ｖｐ＝２０Ｖでサブ階調「０」、「１」、「６」、「７」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝２０Ｖで階調「７」を書込む時間である１２ｍｓになる。従って、約９６ｍｓ（＝１２（ｍｓ）×８（本））で仮画像が表示される。

（４）次いで、制御部２３は、印加電圧Ｖｐ＝１０Ｖで図６に示した電圧印加時間で第２フレームバッファに格納されたサブ階調を画素に重ね書きする（図１５（ｂ）参照）。図１５（ｂ）での書換え処理は、図６の印加電圧Ｖｐ＝１０Ｖでサブ階調「０」、「１」〜「４」を書込む。

（５）第１回の書込み処理で得られたサブ階調「１」の画素に第２回のサブ階調「１」を重ね書きして階調「２」を得る場合は、第２回の書換え処理で使用する電圧印加条件で、階調「２」を得る電圧印加時間ｔ＝７０ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝７０−４０＝３０ｍｓを、第２回のサブ階調「１」を重ね書きする電圧印加時間とする。

同様にして、第１回の書込み処理で得られたサブ階調「１」の画素に第２回のサブ階調「２」を重ね書きして階調「３」を得る場合は、第２回の書換え処理で使用する電圧印加条件で、階調「３」を得る電圧印加時間ｔ＝１００ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝１００−４０＝６０ｍｓを、第２回のサブ階調「２」を重ね書きする電圧印加時間とする。

同様にして、第１回の書込み処理で得られたサブ階調「１」の画素に第２回のサブ階調「３」を重ね書きして階調「４」を得る場合は、第２回の書換え処理で使用する電圧印加条件で、階調「４」を得る電圧印加時間ｔ＝１３０ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝１３０−４０＝９０ｍｓを、第２回のサブ階調「３」を重ね書きする電圧印加時間とする。

同様にして、第１回の書込み処理で得られたサブ階調「１」の画素に第２回のサブ階調「４」を重ね書きして階調「５」を得る場合は、第２回の書換え処理で使用する電圧印加条件で、階調「５」を得る電圧印加時間ｔ＝１５５ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝１５５−４０＝１１５ｍｓを、第２回のサブ階調「４」を重ね書きする電圧印加時間とする。

１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１０Ｖでサブ階調「４」を書込む時間である１１５ｍｓになる。従って、約９２０ｍｓ（＝１１５（ｍｓ）×８（本））で第２回書換えが行われる。

（６）これで、短時間で仮画像が表示され、且つ、焼付きを抑制して完全画像が表示される（図１５（ｃ）参照）。

次に、図１６を用いて、図１１に示す画像パターンを表示するための液晶表示素子１の駆動方法のさらに他の例について説明する。なお、図１２、図１４、図１５等を用いて説明した手順と同一の手順については説明を省略する。

（１）液晶表示素子１の制御部２３は、外部システムから１フレーム分の階調データを受け取り、不図示のフレームバッファに記憶する。１フレーム分の階調データは、全画素分の８×８＝６４個である。

（２）次に、制御部２３は、階調「ｉ」（０≦ｉ≦７）を３回の重ね合せ書換え処理で表示させるために、階調「ｉ」を３個のサブ階調に分割する。これに伴い、第１乃至第３の３種類の電圧印加条件を決める。印加電圧Ｖｐは第１電圧印加条件から第３電圧印加条件に向かって順に低くする。本例では、第１電圧印加条件の印加電圧Ｖｐ＝２０Ｖ、第２電圧印加条件の印加電圧Ｖｐ＝１５Ｖ、及び第３電圧印加条件の印加電圧Ｖｐ＝１０Ｖである。

（３）階調「ｉ」を３個のサブ階調に分割する分割条件は以下の通りである。
（ａ）階調「ｉ」の３個のサブ階調を「ｉ１」、「ｉ２」、「ｉ３」とすると、３個のサブ階調の総和（ｉ１＋ｉ２＋ｉ３）＝ｉである。
（ｂ）第２回の書換え処理後に得られた階調について、
０≦ｉ＜３．５の階調範囲での最大階調をｓ２とし、
３．５≦ｉ≦７の階調範囲での最小階調をｔ２とし、
第２回に続く第３回の重ね合せ書換え処理後に得られた階調について、
０≦ｉ＜３．５の階調範囲での最大階調をｓ３とし、
３．５≦ｉ≦７の階調範囲での最小階調をｔ３とすると、
ｓ２＜ｓ３ 及び／又は、ｔ３＜ｔ２
を満たすように分割する。

（ｃ）第１回の書換え処理後に得られた階調について、
０≦ｉ＜３．５の階調範囲での最大階調をｓ１とし、
３．５≦ｉ≦７の階調範囲での最小階調をｔ１とし、
第１回に続く第２回の重ね合せ書換え処理後に得られた階調について、
０≦ｉ＜３．５の階調範囲での最大階調をｓ２とし、
３．５≦ｉ≦７の階調範囲での最小階調をｔ２とすると、
ｓ１＜ｓ２ 及び／又は、ｔ２＜ｔ１
を満たすように分割する。

（ｄ）さらに、第１回及び第２回書換え処理では、比較的短い電圧印加時間で液晶に電圧
印加をしても焼付き量が２．５％を超えない階調値を選択する必要がある。
上記（ｂ）の第３回の重ね合せ書換え処理後に得られた階調は目標の階調であるから、図１１の画像パターンでは、ｓ３＝３、ｔ３＝４である。
従って、ｓ２＝０、１、２のいずれか、ｔ２＝５、６、７のいずれかを満たす必要がある。一方、さらに図６を参照して、上記（ｄ）から、ｓ１＝０、１のいずれか、ｔ１＝６、７のいずれかである必要がある。本例ではｓ１＝０、ｔ１＝７、ｓ２＝１、ｔ２＝５、ｓ３＝３、ｔ３＝４とする。

このため、上記（ａ）から、
階調「ｉ」＝サブ階調「ｉ１」＋サブ階調「ｉ２」＋サブ階調「ｉ３」として、
階調「０」＝サブ階調「０」＋サブ階調「０」＋サブ階調「０」
階調「１」＝サブ階調「０」＋サブ階調「１」＋サブ階調「０」
階調「２」＝サブ階調「０」＋サブ階調「０」＋サブ階調「２」
階調「３」＝サブ階調「０」＋サブ階調「０」＋サブ階調「３」
階調「４」＝サブ階調「０」＋サブ階調「０」＋サブ階調「４」
階調「５」＝サブ階調「０」＋サブ階調「５」＋サブ階調「０」
階調「６」＝サブ階調「０」＋サブ階調「６」＋サブ階調「０」
階調「７」＝サブ階調「７」＋サブ階調「０」＋サブ階調「０」
とする。

（４）制御部２３は、第１フレームバッファにサブ階調「ｉ１」、第２フレームバッファにサブ階調「ｉ２」、第３フレームバッファにサブ階調「ｉ３」をそれぞれを書込む。

（５）次いで、制御部２３は、印加電圧Ｖｐ＝２０Ｖで図６に示した電圧印加時間で第１フレームバッファに格納されたサブ階調を画素に書込む（図１６（ａ）参照）。図１６（ａ）での書換え処理は、リセット後に、図６の印加電圧Ｖｐ＝２０Ｖでサブ階調「０」、「７」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝２０Ｖで階調「７」を書込む時間である１２ｍｓになる。従って、約９６ｍｓ（＝１２（ｍｓ）×８（本））で仮画像が表示される。

（６）次いで、制御部２３は、印加電圧Ｖｐ＝１５Ｖで図６に示した電圧印加時間で第２フレームバッファに格納されたサブ階調を画素に重ね書きする（図１６（ｂ）参照）。図１６（ｂ）での書換え処理は、図６の印加電圧Ｖｐ＝１５Ｖでサブ階調「０」、「１」、「５」、「６」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１５Ｖで階調「６」を書込む時間である３２ｍｓになる。従って、約２５６ｍｓ（＝３２（ｍｓ）×８（本））で第２回書換えが行われる。

（７）これで、短時間で仮画像が表示され、且つ、焼付きを抑制して中間画像が表示される（図１６（ｃ）参照）。

（８）次いで、制御部２３は、印加電圧Ｖｐ＝１０Ｖで図６に示した電圧印加時間で第３フレームバッファに格納されたサブ階調を画素に重ね書きする（図１６（ｄ）参照）。図１６（ｄ）での書換え処理は、図６の印加電圧Ｖｐ＝１０Ｖでサブ階調「０」、「２」、「３」、「４」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１０Ｖで階調「４」を書込む時間である１３０ｍｓになる。従って、約１０４０ｍｓ（＝１３０（ｍｓ）×８（本））で第３回書換えが行われる。これで、完全画像が表示される（図１６（ｅ）参照）。

次に、図１７を用いて、図１１に示す画像パターンを表示するための液晶表示素子１の駆動方法のさらに他の例について説明する。なお、図１６等を用いて説明した手順と同一
の手順については説明を省略する。

（１）制御部２３は、階調「ｉ」（０≦ｉ≦７）を３回の重ね合せ書換え処理で表示させるために、階調「ｉ」を３個のサブ階調に分割する。

（２）分割条件に基づき、ｓ３＝３、ｔ３＝４が決まる。従って、ｓ２＝０、１、２のいずれか、ｔ２＝５、６、７のいずれかを満たす必要がある。一方、さらに図６を参照して、上記（ｃ）条件から、ｓ１＝０、１のいずれか、ｔ１＝６、７のいずれかである必要がある。本例ではｓ１＝０、ｔ１＝６、ｓ２＝１、ｔ２＝６、ｓ３＝３、ｔ３＝４とする。

このため、上記（ａ）条件から、
階調「ｉ」＝サブ階調「ｉ１」＋サブ階調「ｉ２」＋サブ階調「ｉ３」として、
階調「０」＝サブ階調「０」＋サブ階調「０」＋サブ階調「０」
階調「１」＝サブ階調「０」＋サブ階調「１」＋サブ階調「０」
階調「２」＝サブ階調「０」＋サブ階調「１」＋サブ階調「１」
階調「３」＝サブ階調「０」＋サブ階調「１」＋サブ階調「２」
階調「４」＝サブ階調「０」＋サブ階調「１」＋サブ階調「３」
階調「５」＝サブ階調「０」＋サブ階調「１」＋サブ階調「４」
階調「６」＝サブ階調「６」＋サブ階調「０」＋サブ階調「０」
階調「７」＝サブ階調「７」＋サブ階調「０」＋サブ階調「０」
とする。

（３）次に、制御部２３は、印加電圧Ｖｐ＝２０Ｖで図６に示した電圧印加時間で第１フレームバッファに格納されたサブ階調を画素に書込む（図１７（ａ）参照）。図１７（ａ）での書換え処理は、リセット後に、図６の印加電圧Ｖｐ＝２０Ｖでサブ階調「０」、「６」、「７」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝２０Ｖで階調「７」を書込む時間である１２ｍｓになる。従って、約９６ｍｓ（＝１２（ｍｓ）×８（本））で仮画像が表示される。

（４）次いで、制御部２３は、印加電圧Ｖｐ＝１５Ｖで図６に示した電圧印加時間で第２フレームバッファに格納されたサブ階調を画素に重ね書きする（図１７（ｂ）参照）。図１７（ｂ）での書換え処理は、図６の印加電圧Ｖｐ＝１５Ｖでサブ階調「０」、「１」を書込む。１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１５Ｖで階調「１」を書込む時間である３ｍｓになる。従って、約２４ｍｓ（＝３（ｍｓ）×８（本））で第２回書換えが行われる。

（５）これで、短時間で仮画像が表示され、且つ、焼付きを抑制して中間画像が表示される（図１７（ｃ）参照）。

（６）次いで、制御部２３は、印加電圧Ｖｐ＝１０Ｖで図６に示した電圧印加時間で第３フレームバッファに格納されたサブ階調を画素に重ね書きする（図１７（ｄ）参照）。図１７（ｄ）での書換え処理は、図６の印加電圧Ｖｐ＝１０Ｖでサブ階調「０」、「１」、「２」、「３」、「４」を書込む。

（７）第２回の書込み処理で得られたサブ階調「１」の画素に第２回のサブ階調「１」を重ね書きして階調「２」を得る場合は、第３回の書換え処理で使用する電圧印加条件で、階調「２」を得る電圧印加時間ｔ＝７０ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝７０−４０＝３０ｍｓを、第３回のサブ階調「１」を重ね書きする電圧印加時間とする。

同様にして、第２回の書込み処理でで得られたサブ階調「１」の画素に第３回のサブ階調「２」を重ね書きして階調「３」を得る場合は、第３回の書換え処理で使用する電圧印加条件で、階調「３」を得る電圧印加時間ｔ＝１００ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝１００−４０＝６０ｍｓを、第３回のサブ階調「２」を重ね書きする電圧印加時間とする。

同様にして、第２回の書込み処理でで得られたサブ階調「１」の画素に第３回のサブ階調「３」を重ね書きして階調「４」を得る場合は、第３回の書換え処理で使用する電圧印加条件で、階調「４」を得る電圧印加時間ｔ＝１３０ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝１３０−４０＝９０ｍｓを、第３回のサブ階調「３」を重ね書きする電圧印加時間とする。

同様にして、第２回の書込み処理でで得られたサブ階調「１」の画素に第３回のサブ階調「４」を重ね書きして階調「５」を得る場合は、第３回の書換え処理で使用する電圧印加条件で、階調「５」を得る電圧印加時間ｔ＝１５５ｍｓと、階調「１」を得る電圧印加時間ｔ＝４０ｍｓとの差分であるｔ＝１５５−４０＝１１５ｍｓを、第３回のサブ階調「４」を重ね書きする電圧印加時間とする。

１走査電極当りの書換え時間は、印加電圧Ｖｐ＝１０Ｖでサブ階調「４」を書込む時間である１１５ｍｓになる。従って、約９２０ｍｓ（＝１１５（ｍｓ）×８（本））で第３回書換えが行われる。これで、焼付き現象を抑制して完全画像が表示される（図１７（ｅ）参照）。

次に、本実施の形態による液晶表示素子を用いた画像表示の実施例を図１８乃至図２０を用いて説明する。
［実施例１］
図１８（ａ）〜図１８（ｄ）は、それぞれ液晶表示素子１の表示画面を示している。
まず、図１８（ａ）に示すように、上半分がプレーナ状態（緑の反射状態）、下半分がフォーカルコニック状態（黒）の画像パターンを１週間メモリ表示させた。その後、３６Ｖのリセット電圧を印加して全画素の液晶をリセットしてプレーナ状態にして、表示画面全面に緑色を表示させた（図１８（ｂ））。その後、印加電圧Ｖｐ＝２０Ｖとし、電圧印加時間をおよそ１ｍｓ〜２０ｍｓの範囲で変化させて、中間調の一部を除く画像パターンを表示させて仮表示状態とした（図１８（ｃ））。次に、印加電圧Ｖｐ＝１０Ｖとし、電圧印加時間を４０ｍｓ〜１６０ｍｓの範囲で変化させて、重ね書きモードで追加書込みを行い、中間調部を含むグラデーションパターンを表示させた（図１８（ｄ））。本実施例の駆動方法は、図１５を用いて説明した方法と同様である。

図１８（ｄ）に示す状態において、中央部を境に上下領域の反射率を測定した。測定は、同じ液晶駆動条件で表示させた領域の上下間の反射率差を測定し、これを反射率が最も高いプレーナ状態の反射率で規格化して、焼付き度とした。なお、反射率は、分光光度計を用い、Ｄ６５光源の入射角３０°、受光角０°で測定した。結果、焼付き度はおよそ２％以下で、良好な表示画像が得られた。

［実施例２］
図１９（ａ）〜図１９（ｄ）は、液晶表示素子１の表示画面を示している。
まず、図１９（ａ）に示すように、上半分がプレーナ状態（緑の反射状態）、下半分がフォーカルコニック状態（黒）の画像パターンを１週間メモリ表示させた。その後、３６Ｖのリセット電圧を印加して全画素の液晶をリセットしてプレーナ状態にして、表示画面全面に緑色を表示させた（図１９（ｂ））。その後、印加電圧Ｖｐ＝２０Ｖとし、電圧印加時間を８．５ｍｓとして、Ｎ階調のうち階調「０」と階調「Ｎ−１」の２値で仮の階調
を表示状態とした（図１９（ｃ））。次に、印加電圧Ｖｐ＝１０Ｖとし、電圧印加時間を４０ｍｓ〜１６０ｍｓの範囲で変化させて、重ね書きモードで追加書込みを行い、中間調部を含むグラデーションパターンを表示させた（図１９（ｄ））。本実施例の駆動方法は、図１４を用いて説明した方法と同様である。

図１９（ｄ）に示す状態で実施例１と同様にして焼付き度を測定したところ、焼付き度はおよそ２％以下で、良好な表示画像が得られた。本例では、仮表示を実施例１より高速で行える。

本実施例のように、２値で仮の階調を表示させることにより、文字情報と画像の概略情報とを高速に表示することができる。さらにその後の追加書換えによって、高精細な画像を得ることができる。追加書換えに適した２値表示画像を図２０に示す。図２０（ａ）は、階調「０」〜「５」の６階調表示の画像パターンを例示している。図２０（ｂ）は、階調「０」、「５」の２値表示であり、図２０（ｃ）は、階調「０」、「４」の２値表示であり、図２０（ｄ）は、階調「０」、「３」の２値表示である。図２０（ｅ）のように、ある閾値の濃度で画像データ自体を２値化して表示すると、仮表示画像に追加書換えを行う際に、駆動方法を工夫する必要がある。即ち、濃度を上げる（暗くする）ための駆動と、濃度を下げる（明るくする）駆動を併用する必要がある。従って、濃度を上げる（暗くする）ための駆動のみで追加書込みが行える図２０（ｂ）、（ｃ）、（ｄ）のような仮表示が好ましい。

［実施例３］
実施例１において、追加書込みを、電圧１０Ｖ、電圧印加時間２０ｍｓの条件の書込みを８回続けることで行った以外は、実施例１と同様にした。ここで、中間調の表示は、書き込み回数が増えるほど反射率が低くなることを利用した。結果、焼付き度はおよそ２％以下で、良好な表示画像が得られた。本例では、追加書込み時の画像変化が実施例１よりも少なくなる。

［比較例１］
実施例１と同様に、３６Ｖのリセット電圧を印加した後、仮表示を行わずに、電圧値２０Ｖとし、印加時間をおよそ１ｍｓ〜２０ｍｓの範囲で変化させて表示を行った。結果、焼付き度の最大値は、およそ５％で、メモリ表示していた前画像がやや残像として認識できた。

［実施例４］
図１８（ａ）に示すメモリ表示を１ヶ月間行った以外は、実施例１と同様に画像表示を行った結果、焼付き度はおよそ３％以下で、良好な表示画像が得られた。

［比較例２］
実施例１において、メモリ表示を１ヶ月間行った以外は、実施例１と同様に画像表示を行った結果、焼付き度の最大値は、およそ１２％に増加し、メモリ表示していた前画像が残像として認識できた。

（液晶表示素子１の具体的構成及びその製造方法）
次に、上記実施例で用いた液晶表示素子１の具体的構成及びその製造方法について説明する。上記実施例では、透明な上下基板７、９は、縦横の長さが例えば１０（ｃｍ）×８（ｃｍ）の長方形に切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。ＰＣ基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。これらのフィルム基板は十分な可撓性を備えている。本実施の形態では、上基板７及び下基板９はいずれも透光性を有しているが、可視光吸収層１５
に代えて、下基板９を不透光性にしてももちろんよい。

走査電極１７及びデータ電極１９の形成材料としては、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜やアモルファスシリコン等の光導電性膜等を用いることができる。

本実施例では、例えば３２０×２４０ドットのＱＶＧＡ表示ができるように、透明電極をパターニングして０．２４ｍｍピッチのストライプ状の３２０本の走査電極１７及び２４０本のデータ電極１９を形成している。

ネマティック液晶としては従来公知の各種のものを用いることができる。コレステリック液晶組成物としての誘電率異方性Δεが２０≦Δε≦５０であることが好ましい。誘電率異方性Δεが２０以上であれば、使用可能なカイラル材の選択範囲は広くなる。また、誘電率異方性Δεが上記範囲より低すぎると、液晶層の駆動電圧が高くなってしまう。一方、誘電率異方性Δεが上記範囲より高すぎると、液晶表示素子としての安定性や信頼性が低下して画像欠陥や画像ノイズが発生し易くなる。

コレステリック液晶の屈折率異方性Δｎは画質を支配する重要な物性である。屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での液晶３の反射率が低くなるので明るさが不足した暗い表示となる。一方、屈折率異方性Δｎが上記範囲より大きいと、液晶３はフォーカルコニック状態での散乱反射が大きくなるので、表示画面の色純度及びコントラストが不足してぼやけた表示になる。さらに、屈折率異方性Δｎが上記範囲より大きいと粘度が高くなるので、コレステリック液晶の応答速度は低下する。

コレステリック液晶の比抵抗ρの値は、１０^１０≦ρ≦１０^１３（Ω・ｃｍ）であることが好ましい。また、コレステリック液晶の粘性は低い方が低温時の電圧上昇やコントラスト低下を抑制できるので好ましい。

両電極１７、１９上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも不図示）が塗布（コーティング）されていてももちろんよい。絶縁膜は、隣接電極間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド樹脂やアクリル樹脂等を用いることができる。上記実施例では、例えば電極上の基板全面には、配向膜が塗布されている。配向膜は絶縁性薄膜と兼用されてもよい。

また、液晶３の厚さ（＝セルギャップ）ｄは均一に保持する必要がある。所定のセルギャップｄを維持するには、樹脂製又は無機酸化物製の球状スペーサを液晶３内に散布したり、表面に熱可塑性の樹脂がコーティングされた柱状スペーサを液晶３内に複数形成したりする。上記実施例の液晶表示素子１においても、液晶層内にスペーサ（不図示）が挿入されてセルギャップｄの均一性が保持されている。また、接着性のある壁面構造体を画素の周囲に形成することもより好適に用いられる。セルギャップｄは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。セルギャップｄがこれより小さいとプレーナ状態でのＧ用液晶３の反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。上記実施例では、セルギャップｄ＝４μｍに設定している。

走査電極用及びデータ電極用ドライバＩＣとして、例えばＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣが用いられている。

次に、上記実施例で用いた液晶表示素子１の製造方法について説明する。
縦横の長さが例えば１０（ｃｍ）×８（ｃｍ）の長方形に切断した２枚のＰＣフィルム基板上にスパッタリング法を用いてＩＴＯ透明電極を形成する。次に、フォトリソグラフィ工ほどによりＩＴＯ電極をパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９をそれぞれ形成する。例えば３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板上にそれぞれストライプ状の電極が形成される。

次に、２枚のＰＣフィルム基板上のそれぞれのストライプ状の透明電極上にポリイミド系の配向膜材料をスピンコートにより約７０ｎｍの厚さに塗布する。次に、配向膜材料が塗布された２枚のＰＣフィルム基板を９０℃のオーブン中で１時間のベーク処理を行い、配向膜を形成する。

次に、一方のＰＣフィルム基板上の周縁部にエポキシ系のシール材をディスペンサを用いて塗布する。次いで、他方のＰＣフィルム基板９又は７に粒径のスペーサ（積水ファインケミカル社製）を散布して、セルギャップ（液晶層厚）が約４μｍになるように調整する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材２１を硬化させる。次に、真空注入法によりＧ用コレステリック液晶ＬＣｇを注入した後、エポキシ系の封止材で注入口を封止し液晶表示パネル６を作製する。

次に、下基板９裏面に可視光吸収層１５を配置する。次に、液晶表示パネルの走査電極１７の端子部及びデータ電極１９の端子部にＴＣＰ構造の汎用のＳＴＮ用ドライバＩＣを圧着し、さらに電源回路及び制御部２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。

図２１は、制御部２３をより詳細に示した液晶表示素子１の構成を示している。
図２１に示すように、制御部２３は、例えば３〜５Ｖの直流電圧を液晶表示パネル６の駆動に必要な直流電圧に変換する電源部を有している。また、制御部２３は、表示領域のリセット処理を開始するように制御したり、表示部に画像を表示するための所定の制御信号を生成したり、また走査速度や駆動電圧を切り替えたりする表示制御回路（表示制御部）２３ａを有している。さらに、制御部２３は、システム側から入力された入力画像データを記憶したり、Ｍ個のサブ階調を決めた後に当該サブ階調を格納する複数のフレームバッファ（階調データメモリ）と、表示部のリセット処理を開始するタイミングを検知する検知部とを有している。

電源部は、３〜５Ｖの直流電圧供給用の電源２３ｂと、昇圧部２３ｃと、電圧切替部２３ｄと、電圧安定部（レギュレータ）２３ｅとを有している。昇圧部２３ｃは例えばＤＣ−ＤＣコンバータを有し、直流３〜５Ｖの入力電圧を表示部の駆動に必要な電圧、例えば３０〜４０Ｖ程度の電圧に昇圧する。電圧切替部２３ｄは、昇圧部２３ｃで昇圧された電圧と入力電圧とを用いて、各画素の階調値や選択／非選択の別に応じて必要な複数レベルの電圧を生成する。電圧安定部２３ｅは、ツェナーダイオードやオペアンプ等を有し、電圧生成部で生成された電圧を安定化させ、液晶表示パネル６に備えられた走査電極駆動回路２５及びデータ電極駆動回路２７に供給するようになっている。

また、温度センサ２３ｆ、タイマ２３ｇ等の検知部を有していてもよい。例えば、温度センサ２３ｆによって、液晶表示素子１が置かれた外部環境の温度を検出し、制御回路２３ａによって表示素子の駆動条件を変えることができる。また、タイマ２３ｇにより時間経過を測定して経過時間に応じて表示素子の駆動条件を変えることができる。

また、表示制御回路２３ａは、フレームバッファから読出した階調データＤ０〜Ｄ３と
予め設定された駆動波形データとに基づいて駆動データを生成する。この際、源振クロック２３ｈで生成される基準クロック信号を分周回路２３ｉにて分周し、階調値に応じた駆動波形を生成するようになっている。表示制御回路２３ａは、生成した駆動データをデータ取込みクロックＸＳＣＬに合わせて走査電極駆動回路２５及びデータ電極駆動回路２７に出力するようになっている。また表示制御回路２３ａは、走査方向信号（シフトパルス）ＬＰ＿ＣＯＭ、パルス極性制御信号ＦＲ、フレーム開始信号Ｄｉｏ、データラッチ・走査シフトＬＰ＿ＳＥＧ、ドライバ出力オフＤＳＰＯＦＦなどの制御信号を両回路２５、２７に出力するようになっている。

完成された液晶表示素子１に入出力素子及び全体を統括制御する制御素子（いずれも不図示）を設けることにより電子ペーパーが完成する。図２２は、本実施の形態による液晶表示素子１を備えた電子ペーパーＥＰの具体例を示している。図２２（ａ）は、本実施の形態による液晶表示素子１内に、画像データを予め格納した不揮発性メモリ１ｍを挿抜して用いる構成を備えた電子ペーパーＥＰを示している。例えば、パーソナル・コンピュータ等に記憶された画像データを不揮発性メモリ１ｍに格納し、電子ペーパーＥＰに装着することにより画像表示をすることができる。

図２２（ｂ）は、本実施の形態による液晶表示素子１内に不揮発性メモリ１ｍが内蔵された構成を備えた電子ペーパーＥＰを示している。例えば、画像データを記憶した端末１ｔ（端末１ｔは電子ペーパーＥＰの一部を構成していてもよい）から有線で不揮発性メモリ１ｍに画像データを記憶させて画像表示をすることができる。

図２２（ｃ）は、端末１ｔ及び液晶表示素子１とが無線送受信システム（例えば、無線ＬＡＮやブルートゥース）を有している例を示している。画像データを記憶した端末１ｔから無線通信１ｗｌで不揮発性メモリ１ｍに画像データを記憶させて画像表示をすることができる。

以上、詳述したように、本実施の形態によれば、焼付きに起因した残像が発生しにくい駆動方法、および、それを用いた表示素子および電子端末機器、およびそれを用いた表示システムを提供できる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、緑色を選択反射する液晶表示素子１を用いて説明したが、本発明はこれに限られない。赤色や青色を選択反射するコレステリック液晶を封止した液晶表示素子にも同様に適用できる。さらに、赤色を選択反射する赤用液晶表示素子、緑色を選択反射する緑用液晶表示素子、青色を選択反射する青用液晶表示素子を積層して底部に光吸収層を配置することによりカラー液晶表示素子を得ることができる。各液晶表示素子に、それぞれ本発明の駆動方法を適用することで、焼付きに起因した残像を低減する効果が得られ、良好なカラー表示を実現できる。

また、本実施の形態では、表示部の駆動にマトリクス状電極を用いたパッシブ駆動を用いたが、本駆動方法に限定するものではなく、ＴＦＴ（薄膜トランジスタ）を各画素のスイッチング素子として用いたアクティブ駆動や、光導電層を用いる光書き込み方式などを用いることもできる。

１ 液晶表示素子
３ 緑色（Ｇ）用液晶
６ 液晶表示パネル
７ 上基板
９ 下基板
１２ ピクセル
１５ 可視光吸収層
１７ 走査電極
１９ データ電極
２１ シール材
２３ 制御部
２５ 走査電極駆動回路
２７ データ電極駆動回路
ＥＰ 電子ペーパー

Claims (21)

1. 相対的に短い電圧印加時間で液晶を駆動して仮の階調を表示させる第１ステップと、
   前記電圧印加時間より長い電圧印加時間で前記液晶を駆動して所望の階調を表示させる第２ステップと
   を有することを特徴とする液晶表示素子の駆動方法。
2. 請求項１記載の液晶表示素子の駆動方法であって、
   前記第１ステップの前に、前記液晶を初期状態にリセットするリセットステップを有すること
   を特徴とする液晶表示素子の駆動方法。
3. 請求項２記載の液晶表示素子の駆動方法であって、
   前記第１ステップで前記液晶に印加する印加電圧は、
   前記第２ステップで前記液晶に印加する印加電圧より高いこと
   を特徴とする液晶表示素子の駆動方法。
4. 請求項３記載の液晶表示素子の駆動方法であって、
   前記第１ステップの前記仮の階調は、相対的に高階調側及び／又は低階調側の階調だけであること
   を特徴とする液晶表示素子の駆動方法。
5. 請求項４記載の液晶表示素子の駆動方法であって、
   前記仮の階調は、２値であること
   を特徴とする液晶表示素子の駆動方法。
6. 階調数Ｎ（Ｎは３以上の自然数）で画像を表示させる液晶表示素子の駆動方法であって、
   階調「ｉ」（０≦ｉ≦Ｎ−１）をＭ（≧２）回の書換え処理で表示させるために、前記階調「ｉ」をＭ個のサブ階調に分割し、
   前記第１回から第Ｍ回まで、液晶に印加する電圧印加条件を異ならせて、前記Ｍ個のサブ階調を順次重ね合せて前記階調「ｉ」を表示するように前記Ｍ回の書換え処理を実行すること
   を特徴とする液晶表示素子の駆動方法。
7. 請求項６記載の液晶表示素子の駆動方法であって、
   前記階調「ｉ」の前記Ｍ個のサブ階調を「ｉ１」、「ｉ２」、・・・「ｉ（ｍ−１）」、「ｉｍ」とすると、
   前記Ｍ個のサブ階調の総和（ｉ１＋ｉ２＋・・・＋ｉ（ｍ−１）＋ｉｍ）＝ｉ
   であること
   を特徴とする液晶表示素子の駆動方法。
8. 請求項６又は７に記載の液晶表示素子の駆動方法であって、
   前記第１回から第ａ回（１≦ａ＜Ｍ）までの重ね合せ書換え処理後に得られた階調について、
   ０≦ｉ＜（Ｎ−１）／２の階調範囲での最大階調をｓａとし、
   （Ｎ−１）／２≦ｉ≦（Ｎ−１）の階調範囲での最小階調をｔａとし、
   前記第ａ回に続く第ａ＋１回の書換え処理後に得られた階調について、
   ０≦ｉ＜（Ｎ−１）／２の階調範囲での最大階調をｓ（ａ＋１）とし、
   （Ｎ−１）／２≦ｉ≦（Ｎ−１）の階調範囲での最小階調をｔ（ａ＋１）とすると、
   ｓａ＜ｓ（ａ＋１） 及び／又は、ｔ（ａ＋１）＜ｔａ
   を満たすこと
   を特徴とする液晶表示素子の駆動方法。
9. 請求項８記載の液晶表示素子の駆動方法であって、
   前記電圧印加条件は、前記液晶への印加電圧を、前記第１回から第Ｍ回の書換え処理に向かって順に低くし、前記液晶への電圧印加時間を、前記第１回から第Ｍ回の書換え処理に向かって順に長くすること
   を特徴とする液晶表示素子の駆動方法。
10. 請求項８記載の液晶表示素子の駆動方法であって、
    前記第ａ回で得られた階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ）の画素に第ａ＋１回のサブ階調ｉ（ａ＋１）を重ね書きする場合は、
    前記第ａ＋１回の書換え処理で使用する電圧印加条件で、階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ＋ｉ（ａ＋１））を得る電圧印加時間ｔと、前記階調（ｉ１＋ｉ２＋・・・＋ｉ（ａ−１）＋ｉａ）を得る電圧印加時間ｔとの差分を、前記第ａ＋１回のサブ階調ｉ（ａ＋１）を重ね書きする電圧印加時間とすること
    を特徴とする液晶表示素子の駆動方法。
11. 請求項６記載の液晶表示素子の駆動方法であって、
    前記第１回の書換え処理の前に、前記液晶を初期状態にリセットすること
    を特徴とする液晶表示素子の駆動方法。
12. 請求項１又は６に記載の液晶表示素子の駆動方法であって、
    前記液晶は、コレステリック液晶であること
    を特徴とする液晶表示素子の駆動方法。
13. 請求項１２記載の液晶表示素子の駆動方法であって、
    前記液晶の初期状態は、特定光波長を選択的に反射するプレーナ状態であること
    を特徴とする液晶表示素子の駆動方法。
14. 第１の方向に延びる複数の走査電極が形成された第１の基板と、前記第１の方向と異なる第２の方向に延びる複数のデータ電極が形成された第２の基板と、前記第１、第２の基板の間に形成された液晶層とを有する液晶表示パネルと、
    前記複数の走査電極に選択、非選択に応じて異なる電圧レベルの組合せからなる走査パルス電圧を印加する走査電極駆動回路と、
    前記複数のデータ電極に書き込みデータに応じて異なる電圧レベルの組合せからなるデータパルス電圧を前記走査パルス電圧に対応して印加するデータ電極駆動回路と、
    前記走査パルス電圧とデータパルス電圧の電圧レベルを制御するパルス制御信号を前記走査電極駆動回路とデータ電極駆動回路とに供給する制御部とを有し、
    前記制御部は、相対的に短い電圧印加時間で液晶を駆動して仮の階調を表示させる第１ステップと、前記電圧印加時間より長い電圧印加時間で前記液晶を駆動して所望の階調を表示させる第２ステップとで階調表示を行うこと
    を特徴とする液晶表示素子。
15. 請求項１４記載の液晶表示素子であって、
    前記制御部は、
    前記第１ステップの前に、前記液晶を初期状態にリセットすること
    を特徴とする液晶表示素子。
16. 請求項１５記載の液晶表示素子であって、
    前記第１ステップで前記液晶に印加される印加電圧は、
    前記第２ステップで前記液晶に印加される印加電圧より高いこと
    を特徴とする液晶表示素子。
17. 請求項１６記載の液晶表示素子であって、
    前記第１ステップでの前記走査電極の選択時間は、
    前記第２ステップでの前記走査電極の選択時間より短いこと
    を特徴とする液晶表示素子。
18. 請求項１４記載の液晶表示素子であって、
    前記液晶は、コレステリック液晶であること
    を特徴とする液晶表示素子。
19. 請求項１８記載の液晶表示素子であって、
    前記液晶の初期状態は、特定光波長を選択的に反射するプレーナ状態であること
    を特徴とする液晶表示素子。
20. 請求項１９記載の液晶表示素子であって、
    複数の前記液晶表示パネルが積層されており、
    前記各液晶表示パネルの前記液晶は、前記初期状態でそれぞれ異なる特定光波長を選択的に反射するプレーナ状態になること
    を特徴とする液晶表示素子。
21. 画像を表示する電子ペーパーであって、
    請求項１４乃至２０のいずれか１項に記載の液晶表示素子を備えていることを特徴とする電子ペーパー。

Images