JP4968262B2 - 液晶表示素子及びそれを用いた電子ペーパー - Google Patents

Description

本発明は、液晶材料、特に、コレステリック相を示す液晶組成物を駆動して画像を表示する液晶表示素子及びそれを用いた電子ペーパーに関する。

近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている適用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等の携帯機器分野がある。電子ペーパーに用いられる表示素子の一つに、コレステリック相が形成される液晶組成物（コレステリック液晶又はカイラルネマティク液晶と称される。以下、コレステリック液晶と言う）を用いた液晶表示素子がある。コレステリック液晶は、半永久的な表示保持特性（電力供給がない状態での画像表示；メモリ性）、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

特開２０００−２９２７７７号公報

しかしながら、コレステリック液晶のメモリ状態を画像表示に利用した液晶表示素子には、表示の焼付きという課題がある。表示の焼付きは、メモリ状態で固定の画像を長時間表示し続けた後に画面を書き換えると、以前の画像が書き換えた画面内に認識されてしまう現象である。メモリ表示を特徴とする表示素子において、表示の焼付き現象は表示品質を損なうため大きな課題となっており、その要因は必ずしも明らかになっているとは言えない。

本発明の目的は、表示の焼付きを抑制して表示品質を向上させた液晶表示素子及びそれを用いた電子ペーパーを提供することにある。

上記目的は、対向配置された一対の基板と、前記一対の基板間に封止された液晶層とを有する液晶表示素子であって、前記一対の基板の前記液晶層と接する界面の表面粗さが１．５ｎｍ以下であることを特徴とする液晶表示素子によって達成される。

また、上記本発明の液晶表示素子であって、前記表面粗さが０．８ｎｍ以下であることを特徴とする。また、上記本発明の液晶表示素子であって、前記一対の基板の少なくとも一方の基板は前記界面側に形成された電極を有し、前記表面粗さは、前記電極表面の粗さであることを特徴とする。あるいは、前記一方の基板は前記界面側に形成された絶縁膜を有し、前記表面粗さは、前記絶縁膜表面の粗さであることを特徴とする。さらにあるいは、前記一方の基板は前記界面側に形成された配向膜を有し、前記表面粗さは、前記配向膜表面の粗さであることを特徴とする。

上記本発明の液晶表示素子であって、前記液晶層は、コレステリック相を形成する液晶を含むことを特徴とする。また、上記本発明の液晶表示素子であって、前記液晶層を封止した前記一対の基板が複数積層されていることを特徴とする。

上記本発明の液晶表示素子であって、前記液晶層を封止した前記一対の基板が上、中、下層に積層され、中間層の前記液晶の旋光性は、前記上下層の旋光性と異なることを特徴とする。また、前記上層の前記液晶はプレーナ状態で青色の光を選択的に反射し、前記中間層の前記液晶はプレーナ状態で緑色の光を選択的に反射し、前記下層の前記液晶はプレーナ状態で赤色の光を選択的に反射することを特徴とする。

また、上記本発明の液晶表示素子であって、前記上、中、下層は、表示面側からこの順に積層されていることを特徴とする。また、前記下層の光入射側の反対側には、前記上、中、下層の前記液晶の全てがフォーカルコニック状態のときに黒が表示されるように、光を吸収する光吸収層が配置されていることを特徴とする。

上記目的は、画像を表示する電子ペーパーであって、上記本発明の液晶表示素子を備えていることを特徴とする電子ペーパーによって達成される。

本発明によれば、発明者らが鋭意検討の結果、液晶層と接する界面の表面粗さが焼付きに大きく関係していることを発見し、表面粗さを低減することで表示の焼付きを抑制して表示品質を向上させた液晶表示素子及びそれを用いた電子ペーパーを実現できる。

本発明の第１の実施の形態による液晶表示素子の断面構成を模式的に示す図である。 本発明の第１の実施の形態による液晶表示素子の一液晶層の断面構成を模式的に示す図である。 本発明の第１の実施の形態による液晶表示素子における評価用パネルの画像表示面を示す図である。 本発明の第１の実施の形態による液晶表示素子の焼付き度ΔＹと液晶層と接する界面の表面粗さＲａの関係を示す図である。 本発明の第２の実施の形態による液晶表示素子の概略構成を示す図である。 本発明の第２の実施の形態による液晶表示素子の断面構成を模式的に示す図である。 本発明の第２の実施の形態による液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図である。 本発明の第２の実施の形態による液晶表示素子の駆動方法を示す図である。 コレステリック液晶の電圧−反射率特性の一例を示す図である。

符号の説明

１、５１ 液晶表示素子
３ｂ、４３ｂ Ｂ用液晶層
３ｇ、４３ｇ Ｇ用液晶層
３ｒ、４３ｒ Ｒ用液晶層
６ｂ、４６ｂ Ｂ表示部
６ｇ、４６ｇ Ｇ表示部
６ｒ、４６ｒ Ｒ表示部
７ｂ、７ｇ、７ｒ、４７ｂ、４７ｇ、４７ｒ 上基板
９ｂ、９ｇ、９ｒ、４９ｂ、４９ｇ、４９ｒ 下基板
１２ ピクセル
１２ｂ 青（Ｂ）ピクセル
１２ｇ 緑（Ｇ）ピクセル
１２ｒ 赤（Ｒ）ピクセル
１５、４５ 可視光吸収層
１７ｒ、１７ｇ、１７ｂ 走査電極
１９ｒ、１９ｇ、１９ｂ データ電極
２１、２１ｂ、２１ｂ、２１ｒ シール材
２３ 制御回路部
２４ 駆動部
２５ 走査電極駆動回路
２７ データ電極駆動回路
３３ 液晶分子
４１ｂ、４１ｇ、４１ｒ パルス電圧源

〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示素子及びそれを用いた電子ペーパーについて図１乃至図４を用いて説明する。図１は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子５１の断面構成を模式的に示している。液晶表示素子５１は、表示面から順に、青色（Ｂ）表示部４６ｂと、緑色（Ｇ）表示部４６ｇと、赤色（Ｒ）表示部４６ｒとが積層された構造を有している。図示において、上方の基板４７ｂ側が表示面であり、外光（実線矢印）は基板４７ｂ上方から表示面に向かって入射するようになっている。なお、基板４７ｂ上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

Ｂ表示部４６ｂは、一対の上下基板４７ｂ、４９ｂ間に封止された青色（Ｂ）用液晶層４３ｂと、Ｂ用液晶層４３ｂに所定のパルス電圧を印加するパルス電圧源４１ｂとを有している。Ｇ表示部４６ｇは、一対の上下基板４７ｇ、４９ｇ間に封止された緑色（Ｇ）用液晶層４３ｇと、Ｇ用液晶層４３ｇに所定のパルス電圧を印加するパルス電圧源４１ｇとを有している。Ｒ表示部４６ｒは、一対の上下基板４７ｒ、４９ｒ間に封止された赤色（Ｒ）用液晶層４３ｒと、Ｒ用液晶層４３ｒに所定のパルス電圧を印加するパルス電圧源４１ｒとを有している。図示は省略しているが、それぞれの上下基板４７、４９の液晶層４３と接する界面側には、各パルス電圧源４１からのパルス電圧を液晶層４３に印加する複数の電極が形成されている。必要に応じて、それぞれの上下基板４７、４９の液晶層４３と接する界面側には、電極の他に配向膜や絶縁膜を形成することができる。Ｒ表示部４６ｒの下基板４９ｒ裏面には光吸収層４５が配置されている。

各Ｂ、Ｇ、Ｒ用液晶層４３ｂ、４３ｇ、４３ｒに用いられているコレステリック液晶は、ネマティック液晶にキラル性（掌性）の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。このためコレステリック液晶はカイラルネマティック液晶とも称される。

コレステリック液晶は双安定性（メモリ性）を備えており、液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一旦プレーナ状態、フォーカルコニック状態又はそれらが混在した中間的な状態になると、その後は無電界下においても安定してその状態を保持する。

プレーナ状態は、上下基板４７、４９間に所定の高電圧を印加して液晶層４３に強電界を与えた後、急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

このコレステリック液晶を用いた液晶表示素子５１の表示原理を、Ｂ表示部４６ｂを例にとって説明する。図２（ａ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがプレーナ状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図２（ａ）に示すように、プレーナ状態での液晶分子３３は、基板厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。

プレーナ状態では、液晶分子３３の螺旋ピッチに応じた所定波長域の光が選択的に液晶層で反射される。このとき、反射される光は螺旋ピッチの掌性に応じて左右どちらか一方の円偏光であり、これ以外の光は液晶層を透過する。自然光は左右の円偏光が入り混じった状態であるため、自然光がプレーナ状態である液晶層に入射すると、所定波長域については、入射光の５０％が反射し、５０％が透過すると考えることができる。
液晶層の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。

従って、Ｂ表示部４６ｂのＢ用液晶層４３ｂでプレーナ状態時に青色の光を選択的に反射させるには、例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

図２（ｂ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがフォーカルコニック状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図２（ｂ）に示すように、フォーカルコニック状態での液晶分子３３は、基板面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では、Ｂ用液晶層４３ｂに反射波長の選択性は失われ、入射光の殆どが透過する。透過光はＲ表示部４６ｒの下基板４９ｒ裏面に配置された光吸収層４５で吸収されるので暗（黒）表示が実現できる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態では、プレーナ状態とフォーカルコニック状態との存在割合に応じて反射光と透過光との割合が調整され、反射光の強度が変化する。従って、反射光の強度に応じた多階調表示が実現できる。

このように、コレステリック液晶では、螺旋状に捻られた液晶分子３３の配向状態で光の反射量を制御することができる。上記のＢ用液晶層４３ｂと同様にして、Ｇ用液晶層４３ｇ及びＲ用液晶層４３ｒに、プレーナ状態時に緑色又は赤色の光を選択的に反射させるコレステリック液晶をそれぞれ封入してフルカラー表示の液晶表示素子５１が作製される。液晶表示素子５１は、メモリ性があり、画面書き換え時以外には電力を消費せずにフルカラー表示が可能である。

上述の液晶表示素子５１での表示の焼付きを抑制して表示品質を向上させるために、本実施形態では以下（１）〜（５）に示す対策を講じている。以下、緑色（Ｇ）表示部４６ｇを例にとって説明するが、青色（Ｂ）表示部４６ｂ及び赤色（Ｒ）表示部４６ｒについても同様である。
（１）緑色（Ｇ）用液晶層４３ｇを封止して対向配置された一対の上下基板４７ｇ、４９ｇの液晶層４３ｇと接する界面の表面粗さＲａを０＜Ｒａ≦１．５ｎｍにする。
（２）好ましくは、上記表面粗さＲａを０＜Ｒａ≦０．８ｎｍにする。
（３）上下基板４７ｇ、４９ｇの液晶層４３ｇと接する界面側に形成された電極（不図示）の表面粗さＲａが、上記(１)又は（２）を満たす。
（４）同様に、上下基板４７ｇ、４９ｇの液晶層４３ｇと接する界面側に形成された絶縁膜（不図示）の表面粗さＲａが、上記(１)又は（２）を満たす。
（５）同様に、上下基板４７ｇ、４９ｇの液晶層４３ｇと接する界面側に形成された配向膜（不図示）の表面粗さＲａが、上記(１)又は（２）を満たす。

次に、表１及び、図３及び図４を用いて、表示の焼付きを抑制する上で上記（１）〜（５）の対策が有効である理由について説明する。本願発明者らは、液晶層と接する界面の表面粗さＲａと表示の焼付き度の関係を詳細に調べた。その結果、液晶層と接する界面の表面粗さＲａを０より大きく１．５ｎｍ以下、好ましくは、０．８ｎｍ以下とすることで、表示の焼付きを抑制できることを見出した。

表１は、液晶層と接する界面の構成と、当該構成の表面粗さＲａとを示している。表１の行番号１〜１０で１０種類の界面の構成と表面粗さＲａとの組合せを示している。表１に示すように、液晶層と接する界面の表面粗さＲａを概ね０．２６ｎｍ〜２．３２ｎｍの範囲で変化させている。表１の行番号１〜４は、ガラス製の基板４７ｇ、４９ｇの液晶層と接する界面側に、液晶層に所定のパルス電圧を印加する電極が形成された構成である。電極の表面粗さＲａは、電極の形成材料、蒸着法やスパッタリング法などの成膜方法、基板温度、ガス圧、あるいはアニール条件などの電極製造方法を調整することで変えることができる。行番号１の基板は、液晶層と接する界面の構成が電極Ａでその表面粗さＲａが０．６３４ｎｍである。行番号２の基板は、液晶層と接する界面の構成が電極Ｂでその表面粗さＲａが１．０９６ｎｍである。行番号３の基板は、液晶層と接する界面の構成が電極Ｃでその表面粗さＲａが１．５７４ｎｍである。行番号４の基板は、液晶層と接する界面の構成が電極Ｄでその表面粗さＲａが２．３１８ｎｍである。なお、表面粗さＲａは、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕微鏡）を用いて測定した。

表１の行番号５〜７は、行番号１〜３の基板４７ｇ、４９ｇの液晶層と接する界面側に形成された電極Ａ〜Ｃに膜厚１００ｎｍ程度の配向膜が形成された構成を示している。配向膜の表面粗さＲａは、配向膜の膜厚、膜形成材料を調整することにより変えることができる。行番号５の基板は、液晶層と接する界面の構成が電極Ａを覆う配向膜でその表面粗さＲａが０．２６４ｎｍである。行番号６の基板は、液晶層と接する界面の構成が電極Ｂを覆う配向膜でその表面粗さＲａが０．３８７ｎｍである。行番号７の基板は、液晶層と接する界面の構成が電極Ｃを覆う配向膜でその表面粗さＲａが０．９３１ｎｍである。

表１の行番号８〜１０は、行番号１〜３の基板４７ｇ、４９ｇの液晶層と接する界面側に形成された電極Ａ〜Ｃに膜厚１００ｎｍ程度の絶縁膜が形成された構成を示している。絶縁膜の表面粗さＲａは、絶縁膜の膜厚、膜形成材料を調整することにより変えることができる。行番号８の基板は、液晶層と接する界面の構成が電極Ａを覆う絶縁膜でその表面粗さＲａが０．３０５ｎｍである。行番号９の基板は、液晶層と接する界面の構成が電極Ｂを覆う絶縁膜でその表面粗さＲａが０．３４８ｎｍである。行番号１０の基板は、液晶層と接する界面の構成が電極Ｃを覆う絶縁膜でその表面粗さＲａが０．５８８ｎｍである。

表１の行番号１〜１０に示した構成及び表面粗さＲａを備えた１０種類の基板４７ｇ、４９ｇを用意した。それぞれの一方の基板４７ｇ又は４９ｇの周辺にエポキシ製のシール材を塗布し、他方の基板４９ｇ又は４７ｇに樹脂製又は無機酸化物製の球状スペーサ散布し、両基板４７ｇ、４９ｇを重ね合わせ、基板４７ｇ、４９ｇ間を約４μｍのセルギャップに調整した１０個の空パネルを作製した。各空パネルにプレーナ状態時に緑色の光を選択的に反射させるコレステリック液晶として緑色（Ｇ）用液晶層４３ｇ（液晶１）を封止した。従って、１０個の空パネルは、緑色（Ｇ）表示部４６ｇと同様の構成を備えている。各空パネルの裏面側に光吸収層４５を配置して１０種類の評価用パネルを作製した。

また、表１の行番号１〜４に示した構成及び表面粗さＲａを備えた４種類の空パネルをさらに用意して、プレーナ状態時に緑色の光を選択的に反射させるコレステリック液晶であるが上記の緑色（Ｇ）用液晶層４３ｇ（液晶１）とは異なる液晶組成を有する液晶２を封止した４種類の評価用パネルを作製した。

図３は、上述の評価用パネルの画像表示面を示している。図３（ａ）は、評価用パネルの画像表示面に黒色（斜めのハッチングで示す）と緑色（無地で示す）の正方形を交互に配した市松模様を表示させた状態を示している。ここで、黒色の正方形模様は、評価用パネル内のコレステリック液晶がフォーカルコニック状態であり、緑色の正方形模様は、当該液晶がプレーナ状態である。この状態を維持したまま、２４時間表示した。図３（ｂ）は、図３（ａ）の表示状態を２４時間経過して、全面一様の所定の中間調（無地で示す）を表示させたときの評価用パネルの画像表示面を示している。

本実施形態では、表示の焼付きの程度を「焼付き度」で表している。焼付き度ΔＹは、図３（ａ）の表示状態で液晶がプレーナ状態であった位置ＰＬとフォーカルコニック状態であった位置ＦＣの図３（ｂ）の状態での明るさの差（｜Ｙ_ＰＬ−Ｙ_ＦＣ｜）で定義している。つまり、ΔＹ＝｜Ｙ_ＰＬ−Ｙ_ＦＣ｜である。

図４は、焼付き度ΔＹと、基板の液晶層と接する界面の表面粗さＲａとの関係を示している。横軸は表面粗さＲａ（ｎｍ）を表し、左側の縦軸は焼付き度ΔＹを表している。右側の縦軸は、目視による焼付きの評価を示している。目視評価において、評価の高い順に◎、○、×で示している。

図４中の黒丸（●）印は、表１の行番号１〜４の界面構成及び表面粗さＲａを有し液晶１が封止された評価用パネルのデータを示している。また、三角（△）印は、表１の行番号１〜４の界面構成及び表面粗さＲａを有し液晶２が封止された評価用パネルのデータを示している。四角（□）印は、表１の行番号５〜７の界面構成及び表面粗さＲａを有し液晶１が封止された評価用パネルのデータを示している。また、菱形（◇）印は、表１の行番号８〜１０の界面構成及び表面粗さＲａを有し液晶１が封止された評価用パネルのデータを示している。

図４中のこれらの各データの分布から、表面粗さＲａが小さくなるのに従い焼付き度ΔＹがほぼ線形に減少することがわかる。同時に実施した表示の焼付きに関する目視評価と合わせると、焼付き度ΔＹが１．０以下で表示の焼付きが気にならないレベルとなり、焼付き度ΔＹが０．５以下で表示の焼付きがほとんど認識できないレベルとなる。

図４から、液晶層と接する基板界面の表面粗さＲａを小さくすることで、焼付き度（ΔＹ）を抑制できることがわかる。そして、基板の液晶層と接する界面の表面粗さＲａを１．５ｎｍ以下とすることで、焼付きが気にならないレベルにできることがわかる。さらに、基板の液晶層と接する界面の表面粗さＲａを０．８ｎｍ以下とすることで、表示の焼付きがほとんど認識できないレベルにできることがわかる。これは、表面粗さＲａを小さくすることで、表面自由エネルギーが大きくなり、基板界面近傍の液晶が安定状態へと遷移し易くなるためであると考えられる。

なお、液晶層と接する界面を電極とした場合、液晶層と接する界面を絶縁膜、配向膜とする場合に比べて、大きな電界を液晶層に印加でき、低電圧での駆動が可能となる。よって、画面書き換え時の低消費電力化を達成できる。また、液晶層と接する界面を絶縁膜とした場合、導電性のゴミなどによる上下基板の短絡を抑制できる。また、液晶層と接する界面をポリイミドなどに代表され、液晶を配向させるための配向膜とした場合には、液晶の配向を制御することが可能となり、コレステリック液晶の場合、反射率、視野角、コントラスト比など表示特性の制御が可能となる。

以上のように、液晶層と接する界面を電極、絶縁膜、配向膜のいずれかにすることで、それぞれ大きな焼付き防止効果を得ることができる。液晶層と接する界面は、必ずしも両基板の界面が同じである必要はなく、電極、絶縁膜、配向膜の組み合わせであってもよい。例えば、一方の基板の界面が電極、他方の基板の界面が絶縁膜、一方の基板の界面が電極、他方の基板の界面が配向膜、一方の基板の界面が絶縁膜、他方の基板の界面が配向膜などの組み合わせであってもよい。

〔第２の実施の形態〕
本発明の第２の実施の形態による液晶表示素子及びそれを用いた電子ペーパーについて図５乃至図９を用いて説明する。本実施の形態では、青（Ｂ）、緑（Ｇ）及び赤（Ｒ）用コレステリック液晶を用いた液晶表示素子１を例にとって説明する。図５は、本実施の形態による液晶表示素子１の概略構成を示している。図６は、図５において図左右方向に平行な直線で液晶表示素子１を切断した断面構成を模式的に示している。

図５及び図６に示すように、液晶表示素子１は、プレーナ状態で青（Ｂ）色光を選択波長域として選択的に反射するＢ表示部（第１表示部）６ｂと、プレーナ状態で緑（Ｇ）色光を選択波長域として選択的に反射するＧ表示部（第２表示部）６ｇと、プレーナ状態で赤（Ｒ）色光を選択波長域として選択的に反射するＲ表示部（第３表示部）６ｒとを有している。Ｂ、Ｇ、Ｒの各表示部６ｂ、６ｇ、６ｒは、この順に光入射面（表示面）側から積層されている。

Ｂ表示部６ｂは、対向配置された一対の上下基板７ｂ、９ｂと、両基板７ｂ、９ｂ間に封止されたＢ用液晶層３ｂとを有している。Ｂ用液晶層３ｂは、青色の光を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されて右旋光性（掌性が右）を備えており、プレーナ状態で青色の右円偏光の光を反射してそれ以外の光を透過させ、フォーカルコニック状態でほぼ全ての光を透過させるコレステリック液晶で構成されている。

Ｇ表示部６ｇは、対向配置された一対の上下基板７ｇ、９ｇと、両基板７ｇ、９ｇ間に封止されたＧ用液晶層３ｇとを有している。Ｇ用液晶層３ｇは、緑色の光を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されて左旋光性（掌性が左）を備えており、プレーナ状態で緑色の左円偏光の光を反射してそれ以外の光を透過させ、フォーカルコニック状態でほぼ全ての光を透過させるコレステリック液晶で構成されている。

Ｒ表示部６ｒは、対向配置された一対の上下基板７ｒ、９ｒと、両基板７ｒ、９ｒ間に封止されたＲ用液晶層３ｒとを有している。Ｒ用液晶層３ｒは、赤色の光を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されて右旋光性（掌性が右）を備えており、プレーナ状態で赤色の右円偏光の光を反射してそれ以外の光を透過させ、フォーカルコニック状態でほぼ全ての光を透過させるコレステリック液晶で構成されている。

Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒを構成するコレステリック液晶は、ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加して形成されている。カイラル材の添加率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶としては従来公知の各種のものを用いることができるが、液晶層３ｂ、３ｇ、３ｒの駆動電圧を比較的低くするには、誘電率異方性Δεが２０≦Δε≦５０であることが好ましい。また、コレステリック液晶の屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での各液晶層３ｂ、３ｇ、３ｒの反射率が低くなり、この範囲より大きいと、液晶層３ｂ、３ｇ、３ｒはフォーカルコニック状態での散乱反射が大きくなるほか、粘度も高くなり、応答速度が低下する。

また、Ｂ用及びＲ用のコレステリック液晶に添加されるカイラル材と、Ｇ用のコレステリック液晶に添加されるカイラル材とは、互いに旋光性が異なる光学異性体である。従って、Ｂ用及びＲ用のコレステリック液晶の旋光性は同じで、Ｇ用コレステリック液晶の旋光性と異なっている。

図７は、各液晶層３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの一例を示している。横軸は、反射光の波長（ｎｍ）を表し、縦軸は、反射率（白色板比（％））を表している。Ｂ用液晶層３ｂでの反射スペクトルは図中黒三角（▲）印を結ぶ曲線で示されている。同様に、Ｇ用液晶層３ｇでの反射スペクトルは黒四角（■）印を結ぶ曲線で示し、Ｒ用液晶層３ｒでの反射スペクトルは黒菱形（◆）印を結ぶ曲線で示している。

図７に示すように、各液晶層３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの中心波長は、液晶層３ｂ、３ｇ、３ｒの順に長くなる。Ｂ、Ｇ、Ｒの各表示部６ｂ、６ｇ、６ｒの積層構造において、プレーナ状態におけるＧ用液晶層３ｇでの旋光性と、Ｂ用及びＲ用液晶層３ｂ、３ｒでの旋光性とを異ならしているので、図７に示す青と緑、及び緑と赤の反射スペクトルが重なる領域では、例えば、Ｂ用液晶層３ｂとＲ用液晶層３ｒで右円偏光の光を反射させ、Ｇ用液晶層３ｇで左円偏光の光を反射させることができる。これにより、反射光の損失を低減させて、液晶表示素子１の表示画面の明るさを向上させることができる。

上基板７ｂ、７ｇ、７ｒ、及び下基板９ｂ、９ｇ、９ｒは、透光性を有することが必要である。本実施の形態では、縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。また、ＰＣ基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。これらのフィルム基板は十分な可撓性を備えている。本実施の形態では、上基板７ｂ、７ｇ、７ｒ及び下基板９ｂ、９ｇ、９ｒはいずれも透光性を有しているが、最下層に配置されるＲ表示部６ｒの下基板９ｒは不透光性であってもよい。

図５及び図６に示すように、Ｂ表示部６ｂの下基板９ｂのＢ用液晶層３ｂ側には、図５の図中上下方向に延びる複数の帯状のデータ電極１９ｂが並列して形成されている。なお、図６での符号１９ｂは、複数のデータ電極１９ｂの存在領域を示している。また、上基板７ｂのＢ用液晶層３ｂ側には、図５の図中左右方向に延びる複数の帯状の走査電極１７ｂが並列して形成されている。各データ電極１９ｂ及び走査電極１７ｂの液晶層との界面は、表面粗さＲａが１．５ｎｍ以下、好ましくは、０．８ｎｍ以下に形成されている。本例では、各データ電極１９ｂ及び走査電極１７ｂの表面粗さＲａは約０．６３ｎｍである。こうすることにより、表示品質を低下させる焼付き現象を大幅に抑制することができる。

図５に示すように、上下基板７ｂ、９ｂを電極形成面の法線方向に見て、複数の走査電極１７ｂとデータ電極１９ｂとは、互いに交差して対向配置されている。本実施の形態では、２４０×３２０ドットのＱＶＧＡ表示ができるように、透明電極をパターニングして０．２４ｍｍピッチのストライプ状の２４０本の走査電極１７ｂ及び３２０本のデータ電極１９ｂを形成している。両電極１７ｂと１９ｂとの各交差領域がそれぞれＢピクセル１２ｂとなる。複数のＢピクセル１２ｂは２４０行×３２０列のマトリクス状に配置されている。

Ｇ表示部６ｇにも、Ｂ表示部６ｂと同様に２４０本の走査電極１７ｇ、３２０本のデータ電極１９ｇ及び２４０行×３２０列のマトリクス状に配列されるＧピクセル１２ｇ（不図示）が形成されている。Ｒ表示部６ｒにも同様に走査電極１７ｒ、データ電極１９ｒ及びＲピクセル１２ｒ（不図示）が形成されている。これらデータ電極１９ｇ、１９ｒの液晶層との界面、及びこれら走査電極１７ｇ、１７ｒの液晶層との界面は、表面粗さＲａが１．５ｎｍ以下、好ましくは、０．８ｎｍ以下に形成されている。本例では、各データ電極１９ｇ、１９ｒ及び走査電極１７ｇ、１７ｒの表面粗さＲａは約０．６３ｎｍである。１組のＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒで液晶表示素子１の１ピクセル１２が構成されている。ピクセル１２がマトリクス状に配列されて表示画面を形成している。

走査電極１７ｂ、１７ｇ、１７ｒ及びデータ電極１９ｂ、１９ｇ、１９ｒの形成材料としては、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜、アルミニウムあるいはシリコン等の金属電極、又はアモルファスシリコン等の透明導電膜等を用いることができる。

上基板７ｂ、７ｇ、７ｒには、複数の走査電極１７ｂ、１７ｇ、１７ｒを駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路２５が接続されている。また、下基板９ｂ、９ｇ、９ｒには、複数のデータ電極１９ｂ、１９ｇ、１９ｒを駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路２７が接続されている。走査電極駆動回路２５及びデータ電極駆動回路２７を含んで駆動部２４が構成されている。

走査電極駆動回路２５は、制御回路部２３から出力された所定の信号に基づいて、所定の３本の走査電極１７ｂ、１７ｇ、１７ｒを選択して、それら３本の走査電極１７ｂ、１７ｇ、１７ｒに対して走査信号を同時に出力するようになっている。一方、データ電極駆動回路２７は、制御回路部２３から出力された所定の信号に基づいて、選択された走査電極１７ｂ、１７ｇ、１７ｒ上のＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒに対する画像データ信号をデータ電極１９ｂ、１９ｇ、１９ｒのそれぞれに出力するようになっている。走査電極用及びデータ電極用ドライバＩＣとして、例えばＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣが用いられている。

本実施の形態では、Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒの駆動電圧をほぼ同じにすることができるので、走査電極駆動回路２５の所定の出力端子は走査電極１７ｂ、１７ｇ、１７ｒの所定の各入力端子に共通接続されている。こうすることにより、Ｂ、Ｇ、Ｒ用の各表示部６ｂ、６ｇ、６ｒ毎に走査電極駆動回路２５を設ける必要がなくなるので液晶表示素子１の駆動回路の構成を簡略化することができる。また、走査電極用ドライバＩＣの数を削減できるので液晶表示素子１の低コスト化を実現することができる。なお、Ｂ、Ｇ、Ｒ用の走査電極駆動回路２５の出力端子の共通化は、必要に応じて行えばよい。

両電極１７ｂ、１９ｂ上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも不図示）がコーティングされていてももちろんよい。絶縁膜は、電極１７ｂ、１９ｂ間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリビニルブチラール樹脂及びアクリル樹脂等の有機膜や、酸化シリコン、酸化アルミニウム等の無機材料を用いることができる。配向膜は絶縁性薄膜と兼用されてもよい。

例えば電極１７ｂ、１９ｂ上の基板全面に、絶縁膜や配向膜を塗布（コーティング）する場合には、それらの液晶層との界面の表面粗さＲａは、１．５ｎｍ以下、好ましくは、０．８ｎｍ以下に形成する。こうすることにより、表示品質に影響を及ぼす焼付き現象を大幅に抑制することができる。

図６に示すように、上下基板７ｂ、９ｂの外周囲に塗布されたシール材２１ｂにより、Ｂ用液晶層３ｂは両基板７ｂ、９ｂ間に封止されている。また、Ｂ用液晶層３ｂの厚さ（セルギャップ）ｄは均一に保持する必要がある。所定のセルギャップｄを維持するには、樹脂製又は無機酸化物製の球状スペーサをＢ用液晶層３ｂ内に散布したり、柱状スペーサをＢ用液晶層３ｂ内に複数形成したりする。本実施の形態の液晶表示素子１においても、Ｂ用液晶層３ｂ内にスペーサ（不図示）が挿入されてセルギャップｄの均一性が保持されている。また、接着性のある壁面構造体を画素の周囲に形成することもより好適に用いられる。Ｂ用液晶層３ｂのセルギャップｄは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。セルギャップｄがこれより小さいとプレーナ状態での液晶層３ｂの反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。

Ｇ表示部６ｇ及びＲ表示部６ｒは、Ｂ表示部６ｂと同様の構造を有しているため、説明は省略する。Ｒ表示部６ｒの下基板９ｒの外面（裏面）には、可視光吸収層１５が設けられている。可視光吸収層１５が設けられているので、Ｂ、Ｇ、Ｒの各液晶層３ｂ、３ｇ、３ｒで反射されなかった光が効率よく吸収される。従って、液晶表示素子１はコントラスト比の高い表示を実現できる。なお、可視光吸収層１５は必要に応じて設ければよい。

次に、液晶表示素子１の駆動方法について図８を用いて説明する。図８は、液晶表示素子１の駆動波形の一例を示している。図８（ａ）は、コレステリック液晶をプレーナ状態にさせるための駆動波形であり、図８（ｂ）は、コレステリック液晶をフォーカルコニック状態にさせるための駆動波形である。図８（ａ）及び図８（ｂ）において、図上段は、データ電極駆動回路２７から出力されるデータ信号電圧波形Ｖｄを示し、図中段は、走査電極駆動回路２５から出力される走査信号電圧波形Ｖｓを示し、図下段は、Ｂ用液晶層３ｂのピクセル１２ｂに印加される印加電圧波形Ｖｌｃを示している。また、図８（ａ）及び図８（ｂ）において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図９は、コレステリック液晶の電圧−反射率特性の一例を示している。横軸はコレステリック液晶に印加される電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図９に示す実線の曲線Ｐは、初期状態がプレーナ状態におけるコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態におけるコレステリック液晶の電圧−反射率特性を示している。

ここでは、図５に示すＢ表示部６ｂの第１列目のデータ電極１９ｂと第１行目の走査電極１７ｂとの交差部の青（Ｂ）ピクセル１２ｂ（１，１）に所定の電圧を印加する場合を例にとって説明する。図８（ａ）に示すように、第１行目の走査電極１７ｂが選択される選択期間Ｔ１の前側の約１／２の期間では、データ信号電圧Ｖｄが＋３２Ｖとなるのに対し走査信号電圧Ｖｓが０Ｖとなり、後側の約１／２の期間では、データ信号電圧Ｖｄが０Ｖとなるのに対し走査信号電圧が＋３２Ｖとなる。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、選択期間Ｔ１の間に±３２Ｖのパルス電圧が印加される。図９に示すように、コレステリック液晶に所定の高電圧ＶＰ１００（例えば、３２Ｖ）が印加されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホメオトロピック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂの液晶分子は選択期間Ｔ１では、ホメオトロピック状態になる。

選択期間Ｔ１が終了して非選択期間Ｔ２になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ又は＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加される。一方、１列目のデータ電極１９ｂには、所定のデータ信号電圧Ｖｄが印加される。図８（ａ）では、選択期間Ｔ１終了後の非選択期間Ｔ２では、例えば＋３２Ｖ及び０Ｖの電圧が選択期間Ｔ１の１／２の周期で第１列目のデータ電極１９ｂに印加されている。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ２の間に±４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子がホメオトロピック状態のときに液晶印加電圧がＶＰ１００（±３２Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂはプレーナ状態になって光を反射するため、Ｂピクセル１２ｂ（１，１）には青色が表示される。

一方、図８（ｂ）に示すように、選択期間Ｔ１の前側の約１／２の期間及び後側の約１／２の期間で、データ信号電圧Ｖｄが２４Ｖ／８Ｖとなるのに対し、走査信号電圧Ｖｓが０Ｖ／＋３２Ｖとなると、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、±２４Ｖのパルス電圧が印加される。図９に示すように、コレステリック液晶に所定の低電圧ＶＦ１００ｂ（例えば、２４Ｖ）が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。非選択期間Ｔ２になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ／＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加され、データ電極１９ｂには、所定のデータ信号電圧Ｖｄ（例えば＋２４Ｖ／８Ｖ）の電圧が選択期間Ｔ１の１／２の周期で印加される。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ２の間に、−４Ｖ／＋４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子の螺旋構造が完全には解けない状態において、コレステリック液晶の印加電圧がＶＦ１００ｂ（±２４Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ平行な方向に向く螺旋状態になり、入射光を透過するフォーカルコニック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂはフォーカルコニック状態になって光を透過する。なお、図９に示すように、ＶＰ１００（Ｖ）の電圧を印加して、液晶層に強い電界を生じさせた後に、緩やかに電界を除去しても、コレステリック液晶はフォーカルコニック状態にすることができる。

上記駆動電圧、駆動方法は一例であり、室温で、両電極間に３０〜３５Ｖのパルス状電圧を実効時間２０ｍｓの間印加すると、Ｂ用液晶層のコレステリック液晶は選択反射状態（プレーナ状態）となり、１５〜２２Ｖのパルス上の電圧を実効時間２０ｍｓの間印加すると、良好な透過状態（フォーカルコニック状態）となる。

上述のＢピクセル（１，１）の駆動と同様にして緑（Ｇ）ピクセル（１，１）及び赤（Ｒ）ピクセル（１，１）を駆動することにより、３つのＢ、Ｇ、Ｒピクセル（１，１）を積層したピクセル（１，１）にカラー表示をすることができる。また、第１行から第ｎ行までの走査電極をいわゆる線順次駆動させて１行毎に各データ電極１データ電圧を書き換えること（データ走査）により、ピクセル（１，１）からピクセル（ｎ，ｍ）までの全てに表示データを出力して１フレーム（表示画面）分のカラー表示が実現できる。

なお、コレステリック液晶に図９の２つの枠Ａ、Ｂ内の電圧を印加して中間的な強さの電界を与え、急激に当該電界を除去すると、プレーナ状態とフォーカルコニック状態とが混在した中間的な状態となり、フルカラーの表示が可能となる。

次に、本実施の形態の液晶表示素子１の製造方法について具体的に説明する。
（実施例１）
縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のＰＣフィルム基板上にスパッタリング法を用いてＩＴＯ透明電極を表面粗さＲａが約０．６３ｎｍになるように形成する。次に、フォトリソグラフィ工程によりＩＴＯ電極をパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９）をそれぞれ形成する。３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板上にそれぞれストライプ状の電極が形成される。

次に、一方のＰＣフィルム基板上の周縁部にエポキシ系のシール材をディスペンサを用いて塗布する。次いで、他方のＰＣフィルム基板９又は７に平均粒径が４μｍのスペーサ（積水ファインケミカル社製）を散布する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材２１を硬化させる。次に、真空注入法によりＢ用コレステリック液晶ＬＣｂを注入した後、エポキシ系の封止材で注入口を封止し、Ｂ表示部６ｂを作製する。同様の方法により、Ｇ、Ｒ表示部６ｇ、６ｒを作製する。

次に、表示面側からＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒをこの順に積層する。次いで、Ｒ表示部６ｒの下基板９ｒ裏面に可視光吸収層１５を配置する。次に、積層したＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの走査電極１７の端子部及びデータ電極１９の端子部にＴＣＰ構造の汎用のＳＴＮ用ドライバＩＣを圧着し、さらに電源回路及び制御回路部２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。なお図示は省略するが、完成された液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより電子ペーパーが完成する。

本実施例の液晶表示素子１及び電子ペーパーによれば、２枚のＰＣフィルム基板７、９上及びそれぞれのストライプ状のＩＴＯからなる透明電極１７、１９の表面粗さＲａが約０．６３ｎｍであるので、表示の焼付きを大幅に低減することができた。

次に、本実施の形態の液晶表示素子１の構造、及び製造方法の変形例について具体的に説明する。
（実施例２）
縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板上にスパッタリング法を用いてＩＴＯ透明電極を表面粗さＲａが約０．６３ｎｍになるように形成する。次に、フォトリソグラフィ工程によりＩＴＯ電極をパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９）をそれぞれ形成する。３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板上にそれぞれストライプ状の電極が形成される。

次に、２枚のＰＣフィルム基板７、９上及びそれぞれのストライプ状の透明電極１７、１９上に、配向膜形成後の表面粗さＲａが約０．２６ｎｍになるように、ポリイミド系の配向膜材料をスピンコート法を用いて約７０ｎｍの厚さに塗布する。次に、配向膜材料が塗布された２枚のＰＣフィルム基板７、９を９０℃のオーブン中で１時間のベーク処理を行い、配向膜の仮焼成を行う。なお、配向膜の形成は一方の基板のみでもよい。

次に、一方のＰＣフィルム基板７又は９上の周縁部にエポキシ系のシール材２１をディスペンサを用いて塗布する。次いで、他方のＰＣフィルム基板９又は７に平均粒径が４μｍのスペーサを散布する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材２１を硬化させると共に配向膜の本焼成を行う。次に、真空注入法によりＢ用コレステリック液晶ＬＣｂを注入した後、エポキシ系の封止材で注入口を封止し、Ｂ表示部６ｂを作製する。同様の方法により、Ｇ、Ｒ表示部６ｇ、６ｒを作製する。

次に、図６に示すように、表示面側からＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒをこの順に積層する。次いで、Ｒ表示部６ｒの下基板９ｒ裏面に可視光吸収層１５を配置する。次に、積層したＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの走査電極１７の端子部及びデータ電極１９の端子部にＴＣＰ構造の汎用のＳＴＮ用ドライバＩＣを圧着し、さらに電源回路及び制御回路部２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。なお図示は省略するが、完成された液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより電子ペーパーが完成する。

本実施例の液晶表示素子１及び電子ペーパーによれば、２枚のＰＣフィルム基板７、９上及びそれぞれのストライプ状の透明電極１７、１９上に形成した配向膜の表面粗さＲａが約０．２６ｎｍであるので、表示の焼付きを大幅に低減することができた。

（実施例３）
実施例１と同様に、縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のＰＣフィルム基板上にスパッタリング法を用いてＩＴＯ透明電極を表面粗さＲａが約０．６３ｎｍになるように形成する。次に、フォトリソグラフィ工程によりＩＴＯ電極をパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９）をそれぞれ形成する。３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板上にそれぞれストライプ状の電極が形成される。

次に、２枚のＰＣフィルム基板７、９上及びそれぞれのストライプ状の透明電極１７、１９上に、絶縁膜形成後の表面粗さＲａが約０．３１ｎｍになるように、ＳｉＯ_２膜をスピンコート法を用いて約１００ｎｍの厚さに塗布する。次に、絶縁膜が塗布された２枚のＰＣフィルム基板７、９を１２０℃のオーブン中で１時間のベーク処理を行う。なお、絶縁膜の形成は一方の基板のみでもよい。

次に、一方のＰＣフィルム基板７又は９上の周縁部にエポキシ系のシール材２１をディスペンサを用いて塗布する。次いで、他方のＰＣフィルム基板９又は７に平均粒径が４μｍのスペーサを散布する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材２１を硬化させる。次に、真空注入法によりＢ用コレステリック液晶ＬＣｂを注入した後、エポキシ系の封止材で注入口を封止し、Ｂ表示部６ｂを作製する。同様の方法により、Ｇ、Ｒ表示部６ｇ、６ｒを作製する。

次に、実施例と同様に、図６に示すように、表示面側からＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒをこの順に積層する。次いで、Ｒ表示部６ｒの下基板９ｒ裏面に可視光吸収層１５を配置する。次に、積層したＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの走査電極１７の端子部及びデータ電極１９の端子部にＴＣＰ構造の汎用のＳＴＮ用ドライバＩＣを圧着し、さらに電源回路及び制御回路部２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。なお図示は省略するが、完成された液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより電子ペーパーが完成する。

本実施例の液晶表示素子１及び電子ペーパーによれば、２枚のＰＣフィルム基板７、９上及びそれぞれのストライプ状の透明電極１７、１９上に形成した絶縁膜の表面粗さＲａが約０．３１ｎｍであるので、表示の焼付きを大幅に低減することができた。

なお、本実施例では、Ｒ、Ｇ、Ｂの３枚の表示部を有する構成としたが、本発明の効果が、表示部の枚数に依存しないことは言うまでもない。
以上、詳述したように、本実施形態によれば、コレステリック液晶を用いた表示素子が有する表示の焼付きを抑制し、表示品質の向上が図れる。また、それらの表示素子を用いた電子ペーパーの提供が可能である。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、駆動方式として線順次駆動（線順次走査）方式を例に挙げて説明したが、駆動方式として点順次駆動方式を用いてもよい。

上記実施の形態では、Ｂ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒが積層された３層構造の液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、１層、２層又は４層以上の構造の液晶表示素子にも適用できる。

また、上記実施の形態では、プレーナ状態で青、緑又は赤色の光を反射する液晶層３ｂ、３ｇ、３ｒを備えた表示部６ｂ、６ｇ、６ｒを有する液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、プレーナ状態でシアン、マゼンタ又はイエローの光を反射する液晶層を備えた表示部を３層有する液晶表示素子にも適用できる。

Claims (9)

1. 対向配置された一対の基板と、前記一対の基板間に封止されたコレステリック相を形成する液晶を含む液晶層とを有する液晶表示素子であって、
   前記一対の基板の前記液晶層と接する界面の表面粗さが１．５ｎｍ以下であること
   を特徴とする液晶表示素子。
2. 請求項１記載の液晶表示素子であって、
   前記表面粗さが０．８ｎｍ以下であること
   を特徴とする液晶表示素子。
3. 請求項１又は２に記載の液晶表示素子であって、
   前記一対の基板の少なくとも一方の基板は前記界面側に形成された電極を有し、
   前記表面粗さは、前記電極表面の粗さであること
   を特徴とする液晶表示素子。
4. 請求項１乃至３のいずれか１項に記載の液晶表示素子であって、
   前記一対の基板の少なくとも一方の基板は前記界面側に形成された絶縁膜を有し、
   前記表面粗さは、前記絶縁膜表面の粗さであること
   を特徴とする液晶表示素子。
5. 請求項１乃至３のいずれか１項に記載の液晶表示素子であって、
   前記一対の基板の少なくとも一方の基板は前記界面側に形成された配向膜を有し、
   前記表面粗さは、前記配向膜表面の粗さであること
   を特徴とする液晶表示素子。
6. 請求項項１乃至５のいずれか１項に記載の液晶表示素子であって、
   前記液晶層を封止した前記一対の基板が複数積層されていること
   を特徴とする液晶表示素子。
7. 請求項６記載の液晶表示素子であって、
   前記液晶層を封止した前記一対の基板が上、中、下層に積層され、
   中間層の前記液晶の旋光性は、前記上下層の旋光性と異なること
   を特徴とする液晶表示素子。
8. 請求項７記載の液晶表示素子であって、
   前記上層の前記液晶はプレーナ状態で青色の光を選択的に反射し、
   前記中間層の前記液晶はプレーナ状態で緑色の光を選択的に反射し、
   前記下層の前記液晶はプレーナ状態で赤色の光を選択的に反射すること
   を特徴とする液晶表示素子。
9. 画像を表示する電子ペーパーであって、
   請求項１乃至８のいずれか１項に記載の液晶表示素子を備えていることを特徴とする電子ペーパー。

Images