JP4915418B2 - 表示素子、それを備えた電子ペーパー、それを備えた電子端末機器及びそれを備えた表示システム並びに表示素子の画像処理方法 - Google Patents

Description

本発明は、複数の表示部が積層された表示素子それを備えた電子ペーパー、それを備えた電子端末機器及びそれを備えた表示システム並びに表示素子の画像処理方法に関する。

近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められている。電子ペーパーが期待されている応用市場として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等、多用な応用携帯機器が提案されている。電子ペーパーの有力な表示方式の１つに、コレステリック相が形成される液晶組成物（コレステリック液晶）を用いた表示素子がある。コレステリック液晶は、半永久的な表示保持特性（メモリ性）、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

図１１は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子５１の断面構成を模式的に示している。液晶表示素子５１は、表示面から順に、青色（Ｂ）表示部４６ｂと、緑色（Ｇ）表示部４６ｇと、赤色（Ｒ）表示部４６ｒとが積層された構造を有している。図示において、上方の基板４７ｂ側が表示面であり、外光（実線矢印）は基板４７ｂ上方から表示面に向かって入射するようになっている。なお、基板４７ｂ上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

Ｂ表示部４６ｂは、一対の上下基板４７ｂ、４９ｂ間に封止された青色（Ｂ）用液晶層４３ｂと、Ｂ用液晶層４３ｂに所定のパルス電圧を印加するパルス電圧源４１ｂとを有している。Ｇ表示部４６ｇは、一対の上下基板４７ｇ、４９ｇ間に封止された緑色（Ｇ）用液晶層４３ｇと、Ｇ用液晶層４３ｇに所定のパルス電圧を印加するパルス電圧源４１ｇとを有している。Ｒ表示部４６ｒは、一対の上下基板４７ｒ、４９ｒ間に封止された赤色（Ｒ）用液晶層４３ｒと、Ｒ用液晶層４３ｒに所定のパルス電圧を印加するパルス電圧源４１ｒとを有している。Ｒ表示部４６ｒの下基板４９ｒ裏面には光吸収層４５が配置されている。

各Ｂ、Ｇ、Ｒ用液晶層４３ｂ、４３ｇ、４３ｒに用いられているコレステリック液晶は、ネマティック液晶にキラル性の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子層を強く螺旋状に捻ったコレステリック相を形成することができる。コレステリック液晶はカイラルネマティック液晶とも称される。

コレステリック液晶は双安定性（メモリ性）を備えており、液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一旦プレーナ状態又はフォーカルコニック状態になると、その後は無電界下においても安定してその状態を保持する。

プレーナ状態は、上下基板４７、４９間に所定の高電圧を印加して液晶層４３に強電界を与えた後に急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後に急激に電界をゼロにすることにより得られる。プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

このコレステリック液晶を用いた液晶表示素子の表示原理をＢ表示部４６ｂを例にとって図１２を用いて説明する。図１２（ａ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがプレーナ状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図１２（ｂ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがフォーカルコニック状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。

図１２（ａ）に示すように、プレーナ状態での液晶分子３３は、基板厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。プレーナ状態では、液晶分子の螺旋ピッチに応じた所定波長の光が選択的に液晶層で反射される。液晶層の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。

従って、Ｂ表示部４６ｂのＢ用液晶層４３ｂでプレーナ状態時に青色の光を選択的に反射させるには、例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

一方、図１２（ｂ）に示すように、フォーカルコニック状態での液晶分子３３は、基板面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では、Ｂ用液晶層４３ｂに反射波長の選択性は失われ、入射光の殆どが透過する。透過光はＲ表示部４６ｒの下基板４９ｒ裏面に配置された光吸収層４５で吸収されるので暗（黒）表示が実現できる。

このように、コレステリック液晶では、螺旋状に捻られた液晶分子３３の配向状態で光の反射透過を制御することができる。上記のＢ用液晶層４３ｂと同様にして、Ｇ用液晶層４３ｇ及びＲ用液晶層４３ｒに、プレーナ状態時に緑又は赤の光を選択的に反射させるコレステリック液晶をそれぞれ封止してフルカラー表示の液晶表示素子５１が作製される。

図１３は、各液晶層４３ｂ、４３ｇ、４３ｒのプレーナ状態での反射スペクトルの一例を示している。横軸は、反射光の波長（ｎｍ）を表し、縦軸は、反射率（白色板比；％）を表している。Ｂ用液晶層４３ｂでの反射スペクトルは図中▲印を結ぶ曲線で示されている。同様に、Ｇ用液晶層４３ｇでの反射スペクトルは■印を結ぶ曲線で示し、Ｒ用液晶層４３ｒでの反射スペクトルは◆印を結ぶ曲線で示している。

図１３に示すように、各液晶層４３ｂ、４３ｇ、４３ｒのプレーナ状態での反射スペクトルの中心波長は、Ｂ、Ｇ、Ｒの順に長くなるので、コレステリック液晶の螺旋ピッチは、液晶層４３ｂ、４３ｇ、４３ｒの順に長くなる。このため、液晶層４３ｂ、４３ｇ、４３ｒのコレステリック液晶のカイラル材の含有率は、液晶層４３ｂ、４３ｇ、４３ｒの順に低くする必要がある。

一般に、反射波長が短くなるほど、液晶分子を強く捻って螺旋ピッチを短くする必要があるのでコレステリック液晶中のカイラル材の含有率は高くなる。また、一般に、カイラル材の含有率が高くなるほど駆動電圧が高くなる傾向がある。また、反射帯域幅Δλはコレステリック液晶の屈折率異方性Δｎが大きくなるに従って大きくなる。
特開２００４−２１９７１５号公報 特開２００２−１３９７４６号公報

しかしながら、コレステリック液晶を用いた液晶表示素子は、静止画を長時間表示しておくと、異なる画像に更新しても前の表示画像がうっすらと残ってしまう「焼付き」が発生するという問題を有している。焼付きの原因として、水分、イオン性不純物又は液晶と基板界面との相性などの様々な要因が推測されている。焼付きを根治するためには、材料の精製度や界面状態に非常に高い安定性が要求される。また、この焼付きを防ぐために、タイマや光センサを液晶表示素子に具備させて、連続動作時間の経過や液晶表示素子が暗い環境に置かれたことを検知することにより全画面をスタンバイ状態（オフ表示）にして焼付きを防ぐ手法がある。しかし、これらの方法ではスタンバイ状態からの復帰（再表示）に時間がかかるため、急に表示画像を見る必要がある時などに液晶表示素子の利便性が著しく低下するという問題がある。

特許文献１には、環境温度が高いほど焼付き現象が強く発生するため、温度センサが所定以上の温度を検知したら、例えば全画面が真っ黒になる焼付き防止パターンを表示して液晶をフォーカルコニック状態とすることにより、焼付きを防止する方法が開示されている。しかし、表示画面に焼付き防止パターンを表示すると、それまで表示されていた画像が一時消滅してしまう。このため、表示素子の利便性が著しく低下してしまうという問題が生じる。

特許文献２には、７セグメントのモノクロ表示において、コモン電極を各桁にて分割することにより消費電力を低減させる方法が開示されている。また、特許文献２には、焼付きを防止のために表示素子を初期化することが開示されている。しかし、特許文献２は、７セグメントのモノクロ表示のみを開示しており、カラー表示が可能なドットマトリクス型の表示装置に関する発想はない。

本発明の目的は、表示品位に優れた表示画像が得られ、利便性が向上する表示素子、それを用いた電子ペーパー、それを用いた電子端末機器及びそれを用いた表示システムを提供することにある。
さらに、本発明の目的は、良好な表示状態が得られ、利便性が向上する表示素子の画像処理方法を提供することにある。

上記目的は、第１の表示領域を備えた第１の表示部と、前記第１の表示部と積層され、前記第１の表示領域に対応配置された第２の表示領域を備えた第２の表示部と、表示領域を同一の表示状態に遷移させるリセット処理を前記第１の表示部に施してから前記第２の表示部の前記リセット処理を開始するように制御する表示制御部とを有することを特徴とする表示素子によって達成される。

上記本発明の表示素子において、前記第１及び第２の表示部は、複数の走査電極と、前記複数の走査電極に交差して配置された複数のデータ電極と、前記複数の走査電極と前記複数のデータ電極との交差部にそれぞれ形成されてマトリクス状に配置された複数の画素とをそれぞれ有し、前記表示制御部は、前記複数の走査電極が同時に選択されるように制御して、前記第１又は第２の表示部に前記リセット処理を施すことを特徴とする。

上記本発明の表示素子において、前記表示制御部は、ほぼ同一波形の電圧パルスが前記複数の画素に同時に印加されるように制御して、前記第１又は第２の表示部に前記リセット処理を施すことを特徴とする。

上記本発明の表示素子において、前記表示制御部は、前記第１の表示部の前記リセット処理が終了してから前記第１の表示領域に画像データを書込む書込み処理を開始し、前記書込み処理が終了してから前記第２の表示部の前記リセット処理を開始するように制御することを特徴とする。

上記本発明の表示素子において、光を反射する状態、透過する状態、又はそれらの中間的な状態をそれぞれ示して互いに異なる色の光を反射する前記第１及び第２の表示部と共に積層され、前記第１及び第２の表示領域に対応配置された第３の表示領域を備え、光を反射する状態、透過する状態、又はそれらの中間的な状態を示し、前記第１及び第２の表示部で反射する光と異なる色の光を反射する第３の表示部をさらに有することを特徴とする。

上記本発明の表示素子において、前記表示制御部は、表示画像の色調に最も近い色を反射する前記第１乃至第３の表示部のうちの１つを他とは独立したタイミングで制御して前記リセット処理を施すことを特徴とする。

上記本発明の表示素子において、前記リセット処理を開始するタイミングを検知する検知部をさらに有することを特徴とする。

上記本発明の表示素子において、前記検知部は、前記表示領域の焼付きを回避できる時間間隔を計測するための計測部を有することを特徴とする。

上記本発明の表示素子において、前記検知部は、外部環境の照度を検出する光検出部を有することを特徴とする。

上記本発明の表示素子において、前記表示制御部は、前記光検出部で検出される前記照度が所定値より低くなったら前記第１の表示部の前記リセット処理を開始するように制御することを特徴とする。

上記本発明の表示素子において、前記第１乃至第３の表示部は、メモリ性を有することを特徴とする。

上記本発明の表示素子において、前記第１乃至第３の表示部は、対向配置された一対の基板と、前記基板間に封止され、コレステリック相を形成する液晶とを有することを特徴とする。

上記本発明の表示素子において、前記リセット処理及び前記書込み処理には、ＤＤＳ駆動方法が用いられることを特徴とする。

上記本発明の表示素子において、前記第１及び第２の表示領域は、セグメント型表示方式の表示セグメントであることを特徴とする。

また、上記目的は、画像を表示する電子ペーパーにおいて、上記本発明の表示素子を備えていることを特徴とする電子ペーパーによって達成される。

また、上記目的は、画像を表示する電子端末機器において、上記本発明の電子ペーパーを備えていることを特徴とする電子端末機器によって達成される。

また、上記目的は、画像を表示する表示システムにおいて、上記本発明の電子端末機器を備えていることを特徴とする表示システムによって達成される。

さらに、上記目的は、第１の表示領域を備えた第１の表示部と、前記第１の表示部と積層され、前記第１の表示領域に対応配置された第２の表示領域を備えた第２の表示部とを駆動して画像を表示する表示素子の画像処理方法において、表示領域を同一の表示状態に遷移させるリセット処理を前記第１の表示部に施してから前記第２の表示部の前記リセット処理を開始することを特徴とする表示素子の画像処理方法によって達成される。

上記本発明の表示素子の画像処理方法において、前記第１及び第２の表示部に備えられた複数の走査電極が同時に選択されるように制御して、前記第１又は第２の表示部に前記リセット処理を施すことを特徴とする。

上記本発明の表示素子の画像処理方法において、前記複数の走査電極と、前記複数の走査電極に交差して配置された複数のデータ電極との交差部にそれぞれ形成されてマトリクス状に配置された複数の画素に、ほぼ同一波形の電圧パルスが同時に印加されるように制御して、前記第１又は第２の表示部に前記リセット処理を施すことを特徴とする。

上記本発明の表示素子の画像処理方法において、前記第１の表示部の前記リセット処理が終了してから前記第１の表示領域に画像データを書込む書込み処理を開始し、前記書込み処理が終了してから前記第２の表示部の前記リセット処理を開始することを特徴とする。

上記本発明の表示素子の画像処理方法において、前記第１の表示部と、前記第２の表示部と、前記第１及び第２の表示部と共に積層されて第３の表示領域を備えた第３の表示部とは、互いに異なる色の光を反射し、表示画像の色調に最も近い色を反射する前記第１乃至第３の表示部のうちの１つを他とは独立したタイミングで前記リセット処理を施すことを特徴とする。

上記本発明の表示素子の画像処理方法において、前記表示領域の焼付きを回避できる時間間隔で前記リセット処理を開始するように制御することを特徴とする。

上記本発明の表示素子の画像処理方法において、外部環境の照度が所定値より低くなったら前記第１の表示部の前記リセット処理を開始するように制御することを特徴とする。

上記本発明の表示素子の画像処理方法において、ＤＤＳ駆動方法を用いて前記リセット処理及び前記書込み処理を施すことを特徴とする。

本発明によれば、表示品位に優れた表示画像が得られ、利便性が向上する表示素子、それを用いた電子ペーパー、それを用いた電子端末機器及びそれを用いた表示システムが実現できる。

本発明の第１の実施の形態による表示素子としての液晶表示素子１の概略構成を示す図である。 本発明の第１の実施の形態による表示素子としての液晶表示素子１の断面構成を模式的に示す図である。 本発明の第１の実施の形態による表示素子としての液晶表示素子１の駆動波形の一例を示す図である。 本発明の第１の実施の形態による表示素子としての液晶表示素子１の液晶組成物の電圧−反射率特性の一例を示す図である。 本発明の第１の実施の形態による表示素子の画像処理方法のフローチャートである。 本発明の第１の実施の形態による表示素子の画像処理方法を用いてリフレッシュ処理を実行中の表示部６を模式的に示す図である。 本発明の第１の実施の形態による表示素子の画像処理方法であって、表示領域の焼付きの評価方法を説明する図である。 本発明の第１の実施の形態による表示素子の画像処理方法であって、表示領域の焼付きの評価方法を説明する図である。 本発明の第２の実施の形態よる表示素子に用いられるＤＤＳ駆動方法を説明する図である。 本発明の第２の実施の形態よる表示素子の画像処理方法であって、ＤＤＳ駆動方法をリセット処理及び書込み処理に適用した場合の駆動波形を示す図である。 従来のフルカラー表示可能な液晶表示素子の断面構成を模式的に示す図である。 従来の液晶表示素子の一液晶層の断面構成を模式的に示す図である。 従来の液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図である。

符号の説明

１ 液晶表示素子
３ｂ、４３ｂ Ｂ用液晶層
３ｇ、４３ｇ Ｇ用液晶層
３ｒ、４３ｒ Ｒ用液晶層
６ｂ、４６ｂ Ｂ表示部
６ｇ、４６ｇ Ｇ表示部
６ｒ、４６ｒ Ｒ表示部
７ｂ、７ｇ、７ｒ 上基板
９ｂ、９ｇ、９ｒ 下基板
４７、４９ 基板
１５ 可視光吸収層
１７ｒ、１７ｇ、１７ｂ 走査電極
１９ｒ、１９ｇ、１９ｂ データ電極
２０ 走査電極駆動回路
２１ データ電極駆動回路
１８ｂ、１８ｇ、１８ｒ シール材
２２ 昇圧部
２３ 表示素子駆動電圧生成部
２４ レギュレータ
２５ 検知部
２６ 光センサ
２７ タイマ
２８ 電源部
２９ 表示制御回路
３０ 画像データメモリ
３１ 液晶層
３３、３３ｂ、３３ｓ 液晶分子
４１ パルス電圧源

〔第１の実施の形態〕
本発明の第１の実施の形態による表示素子、それを用いた電子ペーパー、それを用いた電子端末機器及びそれを用いた表示システム並びに表示素子の画像処理方法について図１乃至図８を用いて説明する。本実施の形態では、表示素子として、青（Ｂ）、緑（Ｇ）及び赤（Ｒ）用コレステリック液晶を用いた液晶表示素子１を例にとって説明する。まず、本実施の形態による液晶表示素子１の概略の構成について図１乃至図４を用いて説明する。図１は、本実施の形態による液晶表示素子１の概略構成の一例を示している。図２は、図１において図左右方向に平行な直線で液晶表示素子１を切断した断面構成を模式的に示している。

図１及び図２に示すように、液晶表示素子１は、回路ブロック１ａと表示ブロック１ｂとを有している。表示ブロック１ｂは、プレーナ状態で青色の光を反射するＢ用液晶層３ｂを有するＢ表示領域を備えたＢ表示部６ｂと、プレーナ状態で緑色の光を反射するＧ用液晶層３ｇを有するＧ表示領域を備えたＧ表示部６ｇと、プレーナ状態で赤色の光を反射するＲ用液晶層３ｒを有するＲ表示領域を備えたＲ表示部６ｒとで構成された表示部６を有している。Ｂ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒは、Ｂ、Ｇ、Ｒ表示領域を対応配置させてこの順に光入射面（表示面）側から積層されている。さらに表示ブロック１ｂは、表示部６を駆動する走査電極回路２０及びデータ電極回路２１を有している。

一方、回路ブロック１ａは、例えば不図示のシステム側から入力された３〜５Ｖの直流電圧を表示ブロック１ｂの駆動に必要な直流電圧に変換する電源部２８を有している。また、回路ブロック１ａは、表示領域を同一の表示状態に遷移させるリセット処理をＲ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂのいずれか１つに施してから残余の表示部のリセット処理を開始するように制御したり、表示部６に画像を表示するための所定の制御信号を生成したりする表示制御回路（表示制御部）２９を有している。さらに、回路ブロック１ａは、システム側から入力された入力画像データを記憶する画像データメモリ３０と、表示部６のリセット処理を開始するタイミングを検知する検知部２５とを有している。

電源部２８は、昇圧部２２と、表示素子駆動電圧生成部２３と、レギュレータ２４とを有している。昇圧部２２は例えばＤＣ−ＤＣコンバータを有し、システム側から入力された直流３〜５Ｖの入力電圧を表示部６の駆動に必要な直流３０〜４０Ｖ前後の電圧に昇圧する。表示素子駆動電圧生成部２３は、昇圧部２２で昇圧された電圧と入力電圧とを用いて、各画素の階調値や選択／非選択の別に応じて必要な複数レベルの電圧を生成する。レギュレータ２４は、ツェナーダイオードやオペアンプ等を有し、電圧生成部２３で生成された電圧を安定化させ、表示ブロック１ｂに備えられた走査電極回路２０及びデータ電極回路２１に供給するようになっている。

検知部２５は、タイマ（計測部）２７と光センサ（光検出部）２６とを有している。タイマ２７は、表示部６の表示領域の焼付きを回避できる時間間隔を計測するために用いられる。光センサ２６は、液晶表示素子１が置かれた外部環境の照度を検出する。検知部２５は、タイマ２７が計測する時間データと光センサ２６で検出される照度データとを表示制御回路２９に出力するようになっている。

後程詳細に説明するように、表示制御回路２９は、検知部２５から出力された時間データ及び照度データを用いて、表示部６のリセット処理を開始するための制御信号を走査電極回路２０及びデータ電極駆動回路２１に出力するようになっている。また、表示制御回路２９は、画像データメモリ３０から読出したＲ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂ毎の画像データと予め設定された駆動波形データとに基づいて駆動データを生成する。表示制御回路２９は、生成した駆動データをデータ取込みクロックに合わせて走査電極駆動回路２０及びデータ電極駆動回路２１に出力するようになっている。また表示制御回路２９は、スキャン方向信号、パルス極性制御信号、フレーム開始信号、データラッチ・スキャンシフト、ドライバ出力オフなどの制御信号を両回路２０、２１に出力するようになっている。

次に、表示ブロック１ｂの構成についてより詳細に説明する。図１及び図２に示すように、表示ブロック１ｂに備えられたＢ表示部６ｂは、対向配置された一対の上下基板７ｂ、９ｂと、両基板７ｂ、９ｂ間に封止されたＢ用液晶層３ｂとを有している。Ｂ用液晶層３ｂは、青色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＢ用コレステリック液晶を有している。

Ｇ表示部６ｇは、対向配置された一対の上下基板７ｇ、９ｇと、両基板７ｇ、９ｇ間に封止されたＧ用液晶層３ｇとを有している。Ｇ用液晶層３ｇは、緑色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＧ用コレステリック液晶を有している。

Ｒ表示部６ｒは、対向配置された一対の上下基板７ｒ、９ｒと、両基板７ｒ、９ｒ間に封止されたＲ用液晶層３ｒとを有している。Ｒ用液晶層３ｒは、赤色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＲ用コレステリック液晶を有している。

Ｂ、Ｇ、Ｒ用液晶層３ｂ、３ｇ、３ｒを構成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加したコレステリック液晶である。カイラル材の添加率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶としては従来公知の各種のものを用いることができるが、コレステリック液晶組成物としての誘電率異方性Δεが２０≦Δε≦５０であることが好ましい。誘電率異方性Δεが２０以上であれば、使用可能なカイラル材の選択範囲は広くなる。また、誘電率異方性Δεが上記範囲より低すぎると、各液晶層３ｂ、３ｇ、３ｒの駆動電圧が高くなってしまう。一方、誘電率異方性Δεが上記範囲より高すぎると、液晶表示素子１としての安定性や信頼性が低下して画像欠陥や画像ノイズが発生し易くなる。

コレステリック液晶の屈折率異方性Δｎは画質を支配する重要な物性である。屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での各液晶層３ｂ、３ｇ、３ｒの反射率が低くなるので明るさが不足した暗い表示となる。一方、屈折率異方性Δｎが上記範囲より大きいと、液晶層３ｂ、３ｇ、３ｒはフォーカルコニック状態での散乱反射が大きくなるので、表示画面の色純度及びコントラストが不足してぼやけた表示になる。さらに、屈折率異方性Δｎが上記範囲より大きいと粘度が高くなるので、コレステリック液晶の応答速度は低下する。

コレステリック液晶の比抵抗ρの値は、１０^１０≦ρ≦１０^１３（Ω・ｃｍ）であることが好ましい。また、コレステリック液晶の粘性は低い方が低温時の電圧上昇やコントラスト低下を抑制できるので好ましい。

Ｂ、Ｇ、Ｒ用表示部６ｂ、６ｇ、６ｒの積層構造において、プレーナ状態におけるＧ用液晶層３ｇでの旋光性と、Ｂ用及びＲ用液晶層３ｂ、３ｒでの旋光性とを異ならせているので、図１３に示す青と緑、及び緑と赤の反射スペクトルが重なる領域では、Ｂ用液晶層３ｂで右円偏光の光を反射させ、Ｇ用液晶層３ｇで左円偏光の光を反射させることができる。これにより、反射光の損失を低減させて、液晶表示素子１の表示画面の明るさを向上させることができる。

上基板７ｂ、７ｇ、７ｒ、及び下基板９ｂ、９ｇ、９ｒは、透光性を有することが必要である。本実施の形態では、２枚のガラス基板を用いている。また、ガラス基板に代えてポリカーボネート（ＰＣ）やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。本実施の形態では、上基板７ｂ、７ｇ、７ｒ、及び下基板９ｂ、９ｇ、９ｒはいずれも透光性を有しているが、最下層に配置されるＲ表示部６ｒの下基板９ｒは不透光性であってもよい。

Ｂ表示部６ｂの下基板９ｂのＢ用液晶層３ｂ側には、図１の図中上下方向に延びる複数の帯状のデータ電極１９ｂが並列して形成されている。また、上基板９ｂのＢ用液晶層３ｂ側には、図１の図中左右方向に延びる複数の帯状の走査電極１７ｂが並列して形成されている。本実施の形態では、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）からなる透明電極をパターニングしてストライプ状の複数の走査電極１７ｂ及び複数のデータ電極１９ｂが形成されている。両電極１７ｂ、１９ｂの形成材料としては、例えばＩＴＯが代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜やアモルファスシリコン等の光導電性膜等を用いることができる。

図１に示すように、上下基板７ｂ、９ｂの電極形成面を法線方向に見て、両電極１７ｂ、１９ｂは、互いに交差して対向配置されている。両電極１７ｂ、１９ｂの各交差領域がそれぞれピクセル（画素）となる。複数の画素は両電極１７ｂ、１９ｂで画定されてマトリクス状に配列され、表示画面を形成している。なお、図２に示す番号１７ｂ、１９ｂは、両電極１７ｂ、１９ｂの存在領域を示しているのであって、それらの形状は示唆していない。

両電極１７ｂ、１９ｂ上には機能膜として、それぞれ絶縁性薄膜や液晶分子の配向安定化膜（いずれも不図示）がコーティングされていることが好ましい。絶縁性薄膜は、電極１７ｂ、１９ｂ間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向安定化膜には、ポリイミド樹脂やアクリル樹脂等を用いることができる。本実施の形態では、例えば電極１７ｂ、１９ｂ上のそれぞれの基板全面には、配向安定化膜が塗布（コーティング）されている。配向安定化膜は絶縁性薄膜と兼用されてもよい。

上下基板７ｂ、９ｂの外周囲に塗布されたシール材１８ｂにより、Ｂ用液晶層３ｂは両基板７ｂ、９ｂ間に封入されている。また、Ｂ用液晶層３ｂの厚さ（セルギャップ）は均一に保持する必要がある。所定のセルギャップを維持するには、樹脂製又は無機酸化物製の球状スペーサをＢ用液晶層３ｂ内に散布したり、表面に熱可塑性の樹脂がコーティングされた柱状スペーサをＢ用液晶層３ｂ内に複数形成したりする。本実施の形態の液晶表示素子１においても、Ｂ用液晶層３ｂ内にスペーサ（不図示）が挿入されてセルギャップの均一性が保持されている。Ｂ用液晶層３ｂのセルギャップｄは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。

Ｇ表示部６ｇ及びＲ表示部６ｒはＢ表示部６ｂと同様の構造を有しているため、説明は省略する。Ｒ表示部６ｒの下基板９ｒの外面（裏面）には、可視光吸収層１５が設けられている。このため、Ｂ、Ｇ、Ｒの各液晶層３ｂ、３ｇ、３ｒの全てがフォーカルコニック状態の際に、液晶表示装置１の表示画面には黒色が表示される。なお、可視光吸収層１５は必要に応じて設ければよい。

上基板７ｂ、７ｇ、７ｒには、複数の走査電極１７ｂ、１７ｇ、１７ｒを個別に駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路２０が接続されている。また、下基板９ｂ、９ｇ、９ｒには、複数のデータ電極１９ｂ、１９ｇ、１９ｒを個別に駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路２１が接続されている。これらの駆動回路２０、２１は、表示制御回路２９から出力された所定の信号に基づいて、パルス状の走査信号やデータ信号を所定の走査電極１７ｂ、１７ｇ、１７ｒあるいはデータ電極１９ｂ、１９ｇ、１９ｒに出力するようになっている。

図１に示す液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより、電子ペーパーが構成される。当該電子ペーパーは、電子端末機器の表示装置として用いることができる。当該電子端末機器は、表示システムの表示装置として用いることができる。

次に、液晶表示素子１の駆動方法について図３及び図４を用いて説明する。図３は、液晶表示素子１の駆動データの駆動波形の一例を示している。図３（ａ）は、コレステリック液晶をプレーナ状態に駆動するための駆動波形であり、図３（ｂ）は、コレステリック液晶をフォーカルコニック状態に駆動するための駆動波形である。図３（ａ）及び図３（ｂ）において、図上段は、データ電極駆動回路２０から出力されるデータ信号電圧Ｖｄの波形を示し、図中段は、走査電極駆動回路２１から出力される走査信号電圧Ｖｓの波形を示し、図下段は、Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒのいずれかのピクセルに印加される液晶印加電圧Ｖｌｃの波形を示している。また、図３（ａ）及び図３（ｂ）において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図４は、コレステリック液晶の電圧−反射率特性の一例を示している。横軸はコレステリック液晶に印加される電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図４に示す実線の曲線Ｐは、初期状態がプレーナ状態におけるコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態におけるコレステリック液晶の電圧−反射率特性を示している。

ここで、図１に示すＢ表示部６ｂの第１列目のデータ電極１９ｂと第１行目の走査電極１７ｂとの交差部の青（Ｂ）ピクセル（１，１）に所定の電圧を印加する場合を例にとって説明する。図３（ａ）に示すように、第１行目の走査電極１７ｂが選択される選択期間Ｔ１の前半の約１／２の期間では、データ信号電圧Ｖｄが＋３２Ｖとなるのに対し走査信号電圧Ｖｓが０Ｖとなり、後半の約１／２の期間では、データ信号電圧Ｖｄが０Ｖとなるのに対し走査信号電圧Ｖｓが＋３２Ｖとなる。このため、Ｂピクセル（１，１）のＢ用液晶層３ｂには、選択期間Ｔ１の間に±３２Ｖのパルス電圧が印加される。図４に示すように、コレステリック液晶に所定の高電圧ＶＰ１００（例えば、３２Ｖ）が印加されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホメオトロピック状態になる。従って、Ｂピクセル（１，１）のＢ用液晶層３ｂの液晶分子は選択期間Ｔ１では、ホメオトロピック状態になる。

選択期間Ｔ１が終了して非選択期間Ｔ２になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ及び＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加される。一方、１列目のデータ電極１９ｂには、所定のデータ信号電圧Ｖｄが印加される。図３（ａ）では、例えば＋３２Ｖ及び０Ｖの電圧が選択期間Ｔ１の１／２の周期で第１列目のデータ電極１７ｂに印加されている。このため、Ｂピクセル（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ２の間に±４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子がホメオトロピック状態のときに液晶印加電圧がＶＰ１００（±３２Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態になる。従って、Ｂピクセル（１，１）のＢ用液晶層３ｂはプレーナ状態になって光を反射するため、Ｂピクセル（１，１）には青が表示される。

一方、図３（ｂ）に示すように、選択期間Ｔ１の前半の約１／２の期間及び後半の約１／２の期間で、データ信号電圧Ｖｄが２４Ｖ／８Ｖとなるのに対し、走査信号電圧Ｖｓが０Ｖ／＋３２Ｖとなると、Ｂピクセル（１，１）のＢ用液晶層３ｂには、±２４Ｖのパルス電圧が印加される。図４に示すように、コレステリック液晶に所定の低電圧ＶＦ１００ｂ（例えば、２４Ｖ）が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。非選択期間Ｔ２になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ／＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加され、データ電極１９ｂには、所定のデータ信号電圧Ｖｄ（例えば＋２４Ｖ／８Ｖ）の電圧が選択期間Ｔ１の１／２の周期で印加される。このため、Ｂピクセル（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ２の間に、−４Ｖ／＋４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子の螺旋構造が完全には解けない状態において、コレステリック液晶の印加電圧がＶＦ１００ｂ（±２４Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ平行な方向に向く螺旋状態になり、入射光を透過するフォーカルコニック状態になる。従って、Ｂピクセル（１，１）のＢ用液晶層３ｂはフォーカルコニック状態になって光を透過する。なお、図４に示すように、ＶＰ１００（±３２Ｖ）の電圧を印加して、液晶層に強い電界を生じさせた後に、緩やかに電界を除去しても、コレステリック液晶をフォーカルコニック状態にすることができる。

上記駆動電圧は一例であり、室温で、両電極１７ｂ、１９ｂ間に３０〜３５Ｖのパルス状電圧を実効時間２０ｍｓの間印加すると、Ｂ用液晶層３ｂのコレステリック液晶は選択反射状態（プレーナ状態）となり、１５〜２２Ｖのパルス上の電圧を実効時間２０ｍｓの間印加すると、良好な透過状態（フォーカルコニック状態）となる。

上述のＢピクセル（１，１）に対応配置された緑（Ｇ）ピクセル（１，１）及び赤（Ｒ）ピクセル（１，１）をＢピクセル（１，１）の駆動と同様にして駆動することにより、３つのＢ、Ｇ、Ｒピクセル（１，１）を積層したピクセル（１，１）にカラー表示をすることができる。また、第１行から第ｎ行までの走査電極１７ｂ、１７ｇ、１７ｒをいわゆる線順次駆動させて１行毎に各データ電極１９のデータ電圧を書き換えることにより、ピクセル（１，１）からピクセル（ｎ，ｍ）までの全てに表示データを出力して１フレーム（表示画面）分のカラー表示が実現できる。なお、コレステリック液晶に中間的な強さの電界を与え、急激に当該電界を除去すると、プレーナ状態とフォーカルコニック状態とが混在した中間調となり、フルカラーの表示が可能となる。

次に、本実施の形態による表示素子の画像処理方法について図１及び図５乃至図８を用いて説明する。本実施の形態による表示素子の画像処理方法は、表示領域を同一の表示状態に遷移させるリセット処理を、第１の表示領域を備えた第１の表示部に施してから当該第１の表示部と積層されて第２の表示領域を備えた前記第２の表示部のリセット処理を開始するように制御する。さらに、本実施の形態による表示素子の画像処理方法は、第１の表示領域のリセット処理が終了してから第１の表示領域に画像データを書込む書込み処理を開始し、当該書込み処理が終了してから第２の表示領域のリセット処理を開始するように制御する。これにより、表示素子の視認性を可能な限り保持したままで表示部の再書込み処理を実行することができるようになる。ここで、「再書込み処理」とは、表示領域を特定の表示状態とする上記のリセット処理を表示部に施し、リセット処理を施したその表示部に画像データを書込みする書込み処理を実行する一連の処理をいう。また、以下の説明では、表示素子が有する全ての表示部に再書込みを行うことをリフレッシュ処理という。

コレステリック液晶の場合には、特定の表示状態としてホメオトロピック状態とするリセット処理の後に画像データの書込みを行う。これにより、スタンバイ状態や初期化における表示素子の視認性の低下を最小限に抑えることができる。

さらに本実施の形態では、表示部の表示領域の焼付きを回避できる時間間隔でリセット処理が開始される。これにより、表示素子の焼付きを効果的に防止して、良好な表示状態を維持することができる。

次に、本実施の形態による表示素子の画像処理方法を図１に示す液晶表示素子１を例にとって具体的に説明する。図５は、本実施の形態による表示素子の画像処理方法のフローチャートを示している。図６は、本実施の形態による表示素子の画像処理方法によりリフレッシュ処理を実行中の表示部６を模式的に示している。図６（ａ）は、リフレッシュ処理の開始前及び完了後の表示部６を示し、図６（ｂ）及び図６（ｄ）は、リセット処理終了時の表示部６を示し、図６（ｃ）は、書込み処理終了時の表示部６を示している。図６（ａ）乃至図６（ｄ）において、上段に示す図は表示部６の断面を模式的に示し、下段に示す図は表示部６の表示画像を示している。図６（ａ）乃至図６（ｄ）の上段の図において、表示部が入射した光Ｌを反射したり透過したりしている状態は通常の表示状態を示し、表示部が光Ｌを反射せずに透過のみしている状態はリセット処理を施している状態を示している。

以下では、図６（ａ）に示しように、赤色に塗り潰された円形の図形ｒと、緑色に塗り潰された三角形の図形ｇと、青色に塗り潰された四角形の図形ｂとが、上側半分が白色であり下側半分が灰色の背景に配置された表示画像を例に表示素子の画像処理方法を説明する。なお、図形ｒは白色の背景の領域に配置され、図形ｇは白色及び灰色の背景の領域に跨って配置され、図形ｂは灰色の背景の領域内に配置されている。本実施の形態では、リセット処理時に表示画像の視認性がより保持されるように、表示画像全体の色調に応じてリセット処理を行う表示部の順序や組み合わせを変更するようになっている。表示画像全体の色調は、例えばＲＧＢの各画像データの画素値（階調値）の平均値に基づいて判断してもよいし、あるいは画面中心に表示された表示画像を抽出して、抽出された表示画像から判断してもよい。表示画像全体の色調は表示制御回路２９で判断される。

本実施の形態による表示素子の画像処理方法では、図５に示すようにまず、表示画像がモノクロ表示か否かを判断する（ステップＳ１）。ステップ１において、Ｒ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂの表示領域内で対応配置された画素に書込まれた画像データ同士を比較して、全画素において対応配置された画素同士の画像データが互いに同一であれば、モノクロ表示と判断する。図１に示すように、例えばＢピクセル（１，１）と、Ｂピクセル（１，１）の直下にそれぞれ配置されたＧピクセル（１、１）及びＲピクセル（１，１）（共に不図示）の画像データが同一であり、以下同様に、Ｂピクセル（１，２）乃至（ｎ，ｍ）と、Ｇピクセル（１，２）乃至（ｎ，ｍ）と、Ｒピクセル（１，２）乃至（ｎ，ｍ）との画像データがそれぞれ同一であると、モノクロ表示と判断される。本例では、図６（ａ）に示すように、カラー表示であるため、モノクロ表示ではないと判断される（ステップＳ１のＮ）。

次に、独立して再書込み処理を実行する色を決定する（ステップＳ６）。ステップＳ６において、例えば表示制御回路２９は、画像データメモリ３０からＲＧＢの各画像データをそれぞれ読出して、ＲＧＢ毎に表示画像全体の階調の平均値を求める。次いで、表示制御回路２９は、階調の平均値が最も大きい色を表示画像全体の色調に最も近い色と判断する。図６（ａ）に示すように、本例では図形ｇが他の図形ｒ及び図形ｂより大きいため、緑色は他の色より階調データの平均値が大きくなる。このため、表示制御回路２９は、表示画像の色調が緑色系であると判断する。

次に、図５に示すように、表示画像の色調に最も近い色を反射する表示部を他の表示部とは独立したタイミングでリセット処理を施す（ステップＳ７）。本例では、第１の表示部としてのＧ表示部６ｇに独立してリセット処理が施される。ステップＳ７において、Ｇ表示部６ｇの表示領域（第１の表示領域）のＧ用液晶層３ｇが例えばホメオトロピック状態に遷移するように、例えば全画素に同時に±３２Ｖの電圧を印加する。具体的には、表示制御回路２９は、ほぼ同一波形の電圧パルスがＧ表示部６ｇの全画素に印加されるように、Ｇ表示部６ｇの全ての走査電極１７ｇを同時に選択するための所定の制御信号を走査電極駆動回路２０に出力する。同時に、表示制御回路２９は、Ｇ用表示部６ｇの全てのデータ電極１９ｇが同時に選択されるように所定の制御信号をデータ電極駆動回路２１に出力する。これにより、両駆動回路２０、２１は、例えば図３（ａ）に示す選択期間Ｔ１の走査信号電圧Ｖｓ及びデータ信号電圧Ｖｄを全走査電極１７ｇ及び全データ電極１９ｇにそれぞれ印加して、液晶印加電圧Ｖｌｃの電圧パルスがＧ表示部６ｇの全画素に印加される。

図６（ｂ）の上段に示すように、Ｇ表示部６ｇはホメオトロピック状態に遷移して光Ｌを透過する状態になる。一方、Ｒ、Ｂ用表示部６ｒ、６ｂは光Ｌを反射したり透過したりする通常の表示状態を維持する。これにより、図６（ｂ）下段に示すように、液晶表示素子１は、黒色の三角形の図形ｇと、通常表示と同様の赤色の図形ｒ及び青色の図形ｂと、上側がマゼンタ（緑色の補色）であり下側が中間調のマゼンタである背景とを表示する。このように、液晶表示装置１は、リセット処理時に通常表示とは異なる色になるものの通常表示時の画像情報を十分認識できる程度の表示を維持できる。

次に、図５に示すように、Ｇ表示部６ｇのリセット処理が終了してからＧ表示部６ｇの表示領域に画像データを書込む書込み処理を開始する（ステップＳ８）。表示制御回路２９は、通常の書込み処理と同様に走査電極駆動回路２０及びデータ電極駆動回路２１を制御して、Ｇ表示部６ｇに駆動データが印加される。これにより、図６（ｃ）に示すように、液晶表示素子１は通常の画像を表示する。ステップＳ７、Ｓ８により、第１の表示部としてのＧ表示部６ｇの再書込み処理が終了する。

次に、図５に示すように、第２及び第３の表示部としてのＲ、Ｂ用表示部６ｒ、６ｂのリセット処理を開始する（ステップＳ９）。Ｒ、Ｂ表示部６ｒ、６ｂはＧ表示部６ｇと同様の方法によりリセット処理が施される。図６（ｄ）の上段に示すように、Ｒ、Ｂ表示部６ｒ、６ｂはホメオトロピック状態に遷移して光Ｌを透過する。一方、Ｇ表示部６ｇは光Ｌを反射したり透過したりする通常の表示状態を維持する。これにより、図６（ｄ）の下段に示すように、液晶表示素子１は、黒色の円形の図形ｒと、黒色の四角形の図形ｂと、通常表示と同様の緑色の図形ｇと、上側が緑色であり下側が中間調の緑色である背景とを表示する。図６（ｄ）の下段に示すように、Ｒ、Ｂ表示部６ｒ、６ｂのリセット処理が終了すると、図形ｇと上側の背景とが同色になるため、上側の背景上に配置された図形ｇの一部が視認し難くなり、図形ｇは台形状のように見えてしまう。このように、図６において例示するような単純な表示画像では、リセット処理時に異なる画像に認識されてしまうことも生じえる。しかし、実際の表示画像は複雑であり、このような問題は殆ど生じない。従って、液晶表示装置１はリセット処理時にも画像情報を十分認識できる程度の表示を維持できる。

次に、図５に示すように、Ｒ、Ｂ表示部６ｒ、６ｂのリセット処理が終了してからＲ、Ｂ表示部６ｒ、６ｂの書込み処理を開始する（ステップＳ１０）。表示制御回路２９は、通常の書込み処理と同様に走査電極駆動回路２０及びデータ電極駆動回路２１を制御してＲ、Ｂ表示部６ｒ、６ｂに駆動データが印加される。これにより、図６（ａ）に示すように、液晶表示素子１は通常の画像を表示する。ステップＳ９、Ｓ１０により、Ｒ、Ｂ表示部６ｒ、６ｂの再書込み処理が終了すると共に、表示部６のリフレッシュ処理が終了する。

本例では、画像全体の色調が緑色系であることを前提に説明したが、当該色調が青色系の場合にはステップＳ７、Ｓ８において、第１の表示部としてのＢ表示部６ｂの再書込み処理が他の色から独立して実行され、赤色系の場合にはステップＳ７、Ｓ８において、第１の表示部としてのＲ表示部６ｒの再書込み処理が他の色から独立して実行される。次いで、ステップＳ９、Ｓ１０において、第２及び第３の表示部としての残余の色を反射する表示部の再書込み処理が実行される。

図５に示すように。ステップＳ１において、モノクロ表示と判断されたら（ステップＳ１のＹ）、第１の表示部としてのＧ表示部６ｇにリセット処理を施してから（ステップＳ２）、書込み処理を実行する（ステップＳ３）。これにより、Ｇ表示部６ｇの再書込み処理が終了する。緑色はＲＧＢのうちで最も視感度が高く、表示画像の見た目への影響が最も大きいため、単独でＧ表示部６ｇの再書込み処理が実行される。次いで、第２及び第３の表示部としてのＲ、Ｂ表示部６ｒ、６ｂにリセット処理を施してから（ステップＳ４）書込み処理を実行する（ステップＳ５）。これにより、Ｒ、Ｂ表示部６ｒ、６ｂの再書込み処理が終了すると共に、表示部６のリフレッシュ処理が終了する。ステップＳ２乃至ステップＳ５の各処理は、ステップＳ７乃至ステップＳ１０の各処理とそれぞれ同様であるため、説明は省略する。

リフレッシュ処理を行う順番は、図５に示す順番に限られず、例えばステップＳ４、Ｓ５を処理した後にステップＳ２、Ｓ３を処理し、ステップＳ９、Ｓ１０を処理した後にステップＳ７、Ｓ８を処理してもよい。この順番に表示部６のリフレッシュ処理を行う場合には、ステップＳ４、Ｓ５又はステップＳ９、Ｓ１０で処理される表示部が第１の表示部となり、ステップＳ２、Ｓ３又はステップＳ７、Ｓ８で処理される表示部が第２の表示部となる。また、ステップＳ４、Ｓ５において、Ｒ、Ｂ用表示部６ｒ、６ｂを同時に処理せずに、各表示部６ｒ、６ｂをそれぞれ単独で処理してもよい。同様に、ステップＳ９、Ｓ１０において、残余の色を同時に処理せずに、色毎に表示部をそれぞれ単独で処理してもよい。さらに、ステップＳ６の処理を実行せずに、例えばＲ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂをそれぞれ単独で再書込み処理を順次実行してもよい。

次に、液晶表示素子１の表示部６のリフレッシュ処理を行うタイミングについて図７及び図８を用いて説明する。本実施の形態では、リフレッシュ処理は、表示領域内の画素の焼付きを回避できる時間間隔や液晶表示素子１が置かれた外部環境の照度に基づいて実行される。図７及び図８は、表示領域の焼付きの評価方法を説明する図である。図７は、焼付き評価時及び評価終了後の表示画像の一例を示している。図中左側の図は、画素の焼付き評価時の表示部６を例示し、図中右側の図は、画素の焼付き評価終了後の表示部６を例示している。図８は、図７に示す市松模様（チェッカーパターン）の表示時間と焼付き度ΔＹとの関係を示すグラフである。図８の横軸は、市松模様の表示時間（ｈ）を表し、縦軸は、焼付き度ΔＹを表している。図中左右方向に延びる破線で示す直線は、焼付きの視認限界の境界を示し、図中縦方向に延びる点線で示す直線は、本実施の形態におけるリフレッシュ処理の時間間隔を示している。また、図中に示す太矢印は、焼付きを視認できる焼付き度ΔＹの範囲を示している。

図７に示すように、例えば表示部６に市松模様を所定時間表示させた後に、全面を白色あるいは一定の中間調の色を表示する。そうすると、表示部６に全面を白色あるいは一定の中間調の色を表示したにもかかわらず、図７の図中右側に例示するように、市松模様が焼付きとして表示画面に残存する場合がある。表示部６の焼付きの度合はΔＹを指標として評価される。ΔＹは、市松模様のうちの白表示領域Ａの明度Ｙｗ及び黒表示領域Ｂの明度Ｙｂから、ΔＹ＝Ｙｗ−Ｙｂによって算出される。表示部６の焼付きが強いほど、黒表示領域Ｂは黒くなるのでＹｂの値が低下して、ＹｗとＹｂとの差が大きくなる。従って、ΔＹの値が大きいほど、画素の焼付きが強いと判断することができる。ΔＹを所定の時間間隔で例えば０日〜数日に亘って繰り返し算出することにより、図８に示すようなグラフが得られる。なお、反射率の測定には、例えば大塚電子株式会社製の分光測定機を用いることができる。

図８に示すように、画素の焼付きは表示時間が長くなるほどΔＹが増加する。図中に破線の直線で示すように、一般にΔＹ≦０．５（標準白色板のＹ値を１００とした場合）であれば、表示画面の焼付きが気にならないレベルと言える。そこで、本実施の形態では、画素の焼付きの許容範囲はΔＹ≦０．５に設定されている。表示時間に対するΔＹの特性は、使用されている液晶材料等により異なる。本実施の形態では、同一画像を約１３．５時間表示しているとΔＹ＞０．５となって、表示画面に焼付き現象が視認されるようになる。そこで、本実施の形態では、画素の焼付きに対して所定のマージンを確保する目的で、リフレッシュ処理が１２時間周期で行われるように設定される。これにより、液晶表示素子１のΔＹは０．５未満に抑制できるため、表示画面の焼付き発生が防止され、表示品位の向上を図ることができる。仮に、本実施の形態におけるリフレッシュ処理を２４時間周期で行うと、ΔＹは０．５を超えるので、表示画面に焼付きが生じて液晶表示素子１の表示品位は損なわれることになる。

例えば表示制御回路２９には、焼付き発生を防止するためのリフレッシュ処理を開始する時間間隔が記憶されている。表示制御回路２９は、タイマ２７から出力される時間データが当該時間間隔を超えたら図５に示す表示部６のリフレッシュ処理を開始する。表示制御回路２９はＲ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂのリフレッシュ処理が終了したら、タイマ２７の時間データをリセットして、タイマ２７から出力される時間データとリフレッシュ処理を開始する時間間隔との比較を再開する。

さらに、液晶表示素子１は、検知部２５の光センサ２６から出力された照度データに基づいて上記時間間隔とは独立して自発的にリフレッシュ処理を開始できるようになっている。表示制御回路２９は、光センサ２６から出力される照度データが所定の閾値より低くなったら図５に示す表示部６のリフレッシュ処理を開始する。表示制御回路２９はＲ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂのリフレッシュ処理が終了したら、光センサ２６から出力される照度データとリフレッシュ処理を開始する閾値との比較を再開する。このように、液晶表示素子１は、光センサ２６を具備することにより、液晶表示素子１が暗い場所に持ち込まれて画面が見えないような状況になると、１２時間周期に達していなくても、表示制御回路２９が自発的に表示部６のリフレッシュ処理を開始することができる。これにより、画素の焼付きが防止されると共に液晶表示素子１の利便性が向上する。リフレッシュ処理を開始するための閾値は、例えば５０（ｌｘ）に設定しておく。液晶表示素子１は反射型表示素子であるため、周囲の照度が５０（ｌｘ）以下になると視認度が著しく低下するので自発的リフレッシュ処理の指標として好適である。

以上説明したように、本実施の形態によれば、液晶表示素子１は、Ｒ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｂのリセット処理のタイミングを異ならせることにより、表示画面の視認性を可能な限り保持したままで表示部６のリフレッシュ処理を実行することができる。さらに、液晶表示素子１は、表示部６の表示領域に焼付きが生じない間隔でフレッシュ処理を実行することにより表示領域の焼付きが防止され、良好な表示品位を得ることができる。

〔第２の実施の形態〕
本発明の第２の実施の形態による表示素子、それを用いた電子ペーパー、それを用いた電子端末機器及びそれを用いた表示システム並びに表示素子の画像処理方法について図９及び図１０を用いて説明する。本実施の形態による表示素子は、リセット処理及び書込み処理を高速に駆動する点に特徴を有している。本実施の形態では、表示素子として上記第１の実施の形態と同様の構成の液晶表示素子１を例にとり、高速駆動方法としてＤＤＳ（Ｄｙｎａｍｉｃ Ｄｒｉｖｅ Ｓｃｈｅｍｅ）駆動方法を例にとって説明する。

図９は、ＤＤＳ駆動方法を説明する図である。図９（ａ）は、コレステリック液晶をプレーナ状態（Ｐ状態）に駆動するための駆動波形であり、図９（ｂ）は、コレステリック液晶をフォーカルコニック状態（ＦＣ状態）に駆動するための駆動波形である。図中上段は、データ電極駆動回路２０から出力されるデータ信号電圧Ｖｄの波形を示し、図中段は、走査電極駆動回路２１から出力される走査信号電圧Ｖｓの波形を示し、図中下段は、液晶層の状態を模式的に示している。図中上段及び中段において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図９（ａ）及び図９（ｂ）に示すように、ＤＤＳ駆動方法は、液晶層をホメオトロピック状態（ＨＴ状態）とするリセット期間Ｔｒと、最終的な液晶層の状態を決定する書込み期間Ｔｗと、書込み期間Ｔｗで決定された液晶層の状態を保持する保持期間Ｔｈとの３つの期間に分けることができる。

まず、液晶層をプレーナ状態にするための駆動方法について説明する。図９（ａ）に示すように、リセット期間Ｔｒの前半の約１／２の期間では、走査信号電圧Ｖｓが＋３１Ｖとなるのに対しデータ信号電圧Ｖｄが±４Ｖ（不図示）となり、後半の約１／２の期間では、走査信号電圧Ｖｓが−３１Ｖとなるのに対しデータ信号電圧Ｖｄが±４Ｖ（不図示）となる。このため、液晶層には、リセット期間Ｔｒの間には±３１Ｖと±４Ｖの差分のパルス電圧が印加される。これにより、図中下段に示すように、液晶層はホメオトロピック状態になる。リセット期間Ｔｒの時間は、例えば数十〜数百ｍｓである。

リセット期間Ｔｒが終了して書込み期間Ｔｗになる。書込み期間Ｔｗは時間的に４つの期間に分けられている。書込み期間Ｔｗの時間は、例えば数ｍｓ以下であり、書込み期間中の正負パルスの印加時間は、例えば１ｍｓ以下である。まず、第１期間では、走査信号電圧Ｖｓが０Ｖ、データ信号電圧Ｖｄが＋４Ｖか−４Ｖのいずれかとなり、第２期間では、走査信号電圧Ｖｓが＋１２Ｖとなるのに対しデータ信号電圧Ｖｄが−４Ｖとなり、第３期間では、走査信号電圧Ｖｓが−１２Ｖとなるのに対しデータ信号電圧Ｖｄが＋４Ｖとなる。第４期間では、走査信号電圧Ｖｓが０Ｖ、データ信号電圧Ｖｄが＋４Ｖか−４Ｖのいずれかとなる。従って、第１及び第４期間では、液晶層には±４Ｖの電圧が印加される。また、第２、第３期間では、±１６Ｖのパルス電圧が印加される。これにより、図中下段に示すように、液晶層はホメオトロピック状態を維持する。

書込み期間Ｔｗが終了して保持期間Ｔｈになる。保持期間Ｔｈは時間的に２つの期間に分けられている。書込み期間Ｔｗが終了した直後の初期期間には、リセット期間Ｔｒの約１／２に相当する時間だけ所定のパルス電圧を印加する。当該初期期間の前半の約１／２の期間では、走査信号電圧Ｖｓが＋２８Ｖとなるのに対しデータ信号電圧Ｖｄが±４Ｖ（不図示）となり、後半の約１／２の期間では、走査信号電圧Ｖｓが−２８Ｖとなるのに対しデータ信号電圧Ｖｄが±４Ｖ（不図示）となる。このため、液晶層には、初期期間の間に±２８Ｖと±４Ｖの差分のパルス電圧が印加される。これにより、図中下段に示すように、液晶層はホメオトロピック状態を維持する。保持期間の終了後は、例えば走査信号電圧Ｖｓは０Ｖ、データ信号電圧Ｖｄは±４Ｖとなり、液晶層にはその差分の±４Ｖの電圧が印加される。これにより、液晶層はプレーナ状態になる。

次に、液晶層をフォーカルコニック状態に駆動するための駆動方法について説明する。図９（ｂ）に示すように、リセット期間Ｔｒでは、プレーナ状態に駆動する際と同様の電圧パルスが液晶層に印加される。これにより、液晶層はホメオトロピック状態になる。

リセット期間Ｔｒが終了して書込み期間Ｔｗになる。書込み期間Ｔｗの第１期間では、走査信号電圧Ｖｓが０Ｖ、データ信号電圧Ｖｄが＋４Ｖか−４Ｖのいずれかとなり、第２期間では、走査信号電圧Ｖｓが＋１２Ｖとなるのに対しデータ信号電圧Ｖｄが＋４Ｖとなり、第３期間では、走査信号電圧Ｖｓが−１２Ｖとなるのに対しデータ信号電圧Ｖｄが−４Ｖとなる。第４期間では、走査信号電圧Ｖｓが０Ｖ、データ信号電圧Ｖｄが＋４Ｖか−４Ｖのいずれかとなる。従って、第１及び第４期間では、液晶層には±４Ｖの電圧が印加されて電界はほぼゼロになる。また、第２、第３期間では、±８Ｖのパルス電圧が印加される。第２、第３期間に液晶層に印加される電圧は、プレーナ状態に駆動する場合に比べて低いので、図中下段に示すように、液晶層はトランジェント（過渡）プレーナ状態（ＴＰ状態）になる。従って、液晶層は螺旋構造を形成している途中の状態になる。

書込み期間Ｔｗが終了して保持期間Ｔｈの初期期間に、プレーナ状態に駆動する場合と同様の電圧パルスを液晶層に印加すると、液晶層はフォーカルコニック状態になる。保持期間の終了後は、例えば走査信号電圧Ｖｓは０Ｖ、データ信号電圧Ｖｄは±４Ｖとなり、液晶層にはその差分の±４Ｖの電圧が印加され、液晶層はフォーカルコニック状態を維持する。

以上説明したように、書込み期間Ｔｗに相対的に高い電圧を液晶層に印加するとプレーナ状態とすることができ、書込み期間Ｔｗに相対的に低い電圧を液晶層に印加するとフォーカルコニック状態とすることができる。

図１０は、ＤＤＳ駆動方法をリセット処理及び書込み処理に適用した場合の駆動波形を例示している。図１０では、図１に示すＢ表示部６ｂの複数画素のうち、第１乃至第３行目の走査電極１７ｂと第１列目のデータ電極１９ｂとの交差部のピクセル（１，１）、（２，１）、（３，１）に印加される液晶印加電圧が示されている。図１０において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図１０に示すように、図５に示すステップＳ７のリセット処理は、ＤＤＳ駆動方法におけるリセット期間Ｔｒで施され、Ｂ用液晶層３ｂがホメオトロピック状態になる。ＤＤＳ駆動方法では、Ｂピクセル（１，１）のリセット期間Ｔｒの開始からＢピクセル（２，１）のリセット期間Ｔｒの開始までの時間を例えば１ｍｓ程度にすることができる。このため、１つのピクセルに必要なリセット期間Ｔｒが例えば２０ｍｓとすると、全体のリセット期間Ｔｒは２０＋（ｎ−１）ｍｓ（ｎは走査電極の数）になる。図１０では３本の走査電極１７ｂを例示しているため、リセット期間Ｔｒは２２ｍｓになる。

次に、ＤＤＳ駆動方法における書込み期間Ｔｗにおいて、図５に示すステップＳ８の書込み処理がＢ表示部６ｂに施される。第１乃至第３行の走査電極１７ｂが順次走査され、所定の駆動データがピクセル（１，１）、（２，１）、（３，１）にそれぞれ印加される。これにより、表示部の書込み処理が終了する。図３に示すコレステリック液晶を用いた液晶表示素子の一般的な駆動方法では、１本の走査電極を駆動するために例えば２０ｍｓ程度の選択期間が必要である。このため、ｎ本の走査電極を駆動するためには、全画素の選択期間は２０×ｎ（ｍｓ）必要になる。これに対し、ＤＤＳ駆動方法は、リセット期間Ｔｒを２０＋（ｎ−１）ｍｓとすることができるので、図３に示す駆動方法に比べて高速に液晶層を駆動することができる。

以上説明したように、本実施の形態によれば、リセット処理及び書込み処理にＤＤＳ駆動方法のような高速駆動方法を適用することにより、再書込み処理の時間を短くできるので、上記第１の実施の形態と比較して再書込み処理時の表示画面の視認性を向上することができる。さらに、本実施の形態よれば、上記第１の実施の形態と同様に、表示部６の表示領域に焼付きが生じない間隔でフレッシュ処理を実行することにより、表示領域の焼付きが防止された良好な表示品位の表示素子を得ることができる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記第１の実施の形態では、全表示領域内の全画素に同時にリセット処理を施しているが、本発明はこれに限られない。例えば、全ての走査電極のうちの複数本の走査電極を一組として同時に選択し、当該組毎にリセット処理を順次施して、全画素のリセット処理が終了してから書込み処理を実行しても、上記実施の形態と同様の効果が得られる。

また、上記実施の形態では、Ｒ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｇは、それぞれ別個独立に駆動できるように構成されているが、本発明はこれに限られない。例えば、走査電極駆動回路２０の所定の出力端子は走査電極１７ｂ、１７ｇ、１７ｒの所定の各入力端子に共通接続されていてもよい。この場合、Ｒ、Ｇ、Ｂ表示部６ｒ、６ｇ、６ｇの各走査電極１７ｒ、１７ｇ、１７ｂに同じ電圧が印加されてしまうが、再書込み処理をしない表示部の液晶層に印加される電圧がほぼ０Ｖとなるようにデータ電極に印加される電圧を調整することにより、上記第１及び第２の実施の形態と同様の効果が得られる。

上記実施の形態では、マトリクス型表示方式の液晶表示素子を例にとって説明したが本発明はこれに限られない。例えば、表示したいセグメントだけに独立に電圧を印加するスタティック型や表示セグメントを時系列的にタイミングを合わせて駆動するダイナミック（マルチプレックス）型などの駆動方式を用いたセグメント型表示方式の液晶表示素子にも適用できる。

上記実施の形態では、液晶表示素子１は、光センサ２６及びタイマ２７を有しているが、本発明はこれに限られない。例えば、液晶表示素子１は、タイマ２７のみを有していても、表示領域の焼付きを防止できるので、上記実施の形態と同様の効果が得られる。

表示部のリフレッシュ処理が実行される表示素子に適用できる。

Claims (10)

1. 第１の表示領域を備えた第１の表示部と、
   前記第１の表示部と積層され、前記第１の表示領域に対応配置された第２の表示領域を備えた第２の表示部と、
   表示領域を同一の表示状態に遷移させるリセット処理を前記第１の表示部に施してから前記第２の表示部の前記リセット処理を開始するように制御する表示制御部と
   を有することを特徴とする表示素子。
2. 請求項１記載の表示素子において、
   前記第１及び第２の表示部は、複数の走査電極と、前記複数の走査電極に交差して配置された複数のデータ電極と、前記複数の走査電極と前記複数のデータ電極との交差部にそれぞれ形成されてマトリクス状に配置された複数の画素とをそれぞれ有し、
   前記表示制御部は、前記複数の走査電極が同時に選択されるように制御して、前記第１又は第２の表示部に前記リセット処理を施すこと
   を特徴とする表示素子。
3. 請求項２記載の表示素子において、
   前記表示制御部は、ほぼ同一波形の電圧パルスが前記複数の画素に同時に印加されるように制御して、前記第１又は第２の表示部に前記リセット処理を施すこと
   を特徴とする表示素子。
4. 請求項１乃至３のいずれか１項に記載の表示素子において、
   前記表示制御部は、前記第１の表示部の前記リセット処理が終了してから前記第１の表示領域に画像データを書込む書込み処理を開始し、前記書込み処理が終了してから前記第２の表示部の前記リセット処理を開始するように制御すること
   を特徴とする表示素子。
5. 請求項１乃至４のいずれか１項に記載の表示素子において、
   光を反射する状態、透過する状態、又はそれらの中間的な状態をそれぞれ示して互いに異なる色の光を反射する前記第１及び第２の表示部と共に積層され、前記第１及び第２の表示領域に対応配置された第３の表示領域を備え、光を反射する状態、透過する状態、又はそれらの中間的な状態を示し、前記第１及び第２の表示部で反射する光と異なる色の光を反射する第３の表示部をさらに有すること
   を特徴とする表示素子。
6. 請求項５記載の表示素子において、
   前記表示制御部は、表示画像の色調に最も近い色を反射する前記第１乃至第３の表示部のうちの１つを他とは独立したタイミングで制御して前記リセット処理を施すこと
   を特徴とする表示素子。
7. 画像を表示する電子ペーパーにおいて、
   請求項１乃至６のいずれか１項に記載の表示素子を備えていることを特徴とする電子ペーパー。
8. 画像を表示する電子端末機器において、
   請求項７記載の電子ペーパーを備えていることを特徴とする電子端末機器。
9. 画像を表示する表示システムにおいて、
   請求項８記載の電子端末機器を備えていることを特徴とする表示システム。
10. 第１の表示領域を備えた第１の表示部と、前記第１の表示部と積層され、前記第１の表示領域に対応配置された第２の表示領域を備えた第２の表示部とを駆動して画像を表示する表示素子の画像処理方法において、
    表示領域を同一の表示状態に遷移させるリセット処理を前記第１の表示部に施してから前記第２の表示部の前記リセット処理を開始すること
    を特徴とする表示素子の画像処理方法。