WO2008041289A1 - Élément d'affichage, papier électronique utilisant ledit élément, dispositif de terminal électronique utilisant ledit papier, système d'affichage utilisant ledit dispositif et procédé de traitement d'images de l'élément d'affichage - Google Patents

Description

明 細 書

表示素子、それを備えた電子ペーパー、それを備えた電子端末機器及 びそれを備えた表示システム並びに表示素子の画像処理方法

技術分野

[0001] 本発明は、複数の表示部が積層された表示素子それを備えた電子ペーパー、それ を備えた電子端末機器及びそれを備えた表示システム並びに表示素子の画像処理 方法に関する。

背景技術

[0002] 近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められて いる。電子ペーパーが期待されている応用市場として、電子書籍を筆頭に、モパイル 端末機器のサブディスプレイや ICカードの表示部等、多用な応用携帯機器が提案さ れている。電子ペーパーの有力な表示方式の 1つに、コレステリック相が形成される 液晶組成物（コレステリック液晶）を用いた表示素子がある。コレステリック液晶は、半 永久的な表示保持特性 (メモリ性)、鮮ゃカゝなカラー表示特性、高コントラスト特性、 及び高解像度特性等の優れた特徴を有して ヽる。

[0003] 図 11は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子 51の 断面構成を模式的に示している。液晶表示素子 51は、表示面力も順に、青色 (B)表 示部 46bと、緑色 (G)表示部 46gと、赤色 (R)表示部 46rとが積層された構造を有し ている。図示において、上方の基板 47b側が表示面であり、外光（実線矢印）は基板 47b上方力も表示面に向かって入射するようになっている。なお、基板 47b上方に観 測者の目及びその観察方向 (破線矢印）を模式的に示して 、る。

[0004] B表示部 46bは、一対の上下基板 47b、 49b間に封止された青色 (B)用液晶層 43 bと、 B用液晶層 43bに所定のパルス電圧を印加するパルス電圧源 41bとを有してい る。 G表示部 46gは、一対の上下基板 47g、 49g間に封止された緑色 (G)用液晶層 4 3gと、 G用液晶層 43gに所定のパルス電圧を印加するパルス電圧源 41gとを有して いる。 R表示部 46rは、一対の上下基板 47r、 49r間に封止された赤色 (R)用液晶層 43rと、 R用液晶層 43rに所定のパルス電圧を印加するパルス電圧源 41rとを有して 、る。 R表示部 46rの下基板 49r裏面には光吸収層 45が配置されて 、る。

[0005] 各 B、 G、 R用液晶層 43b、 43g、 43rに用いられているコレステリック液晶は、ネマテ イツク液晶にキラル性の添加剤 (カイラル材とも ヽぅ）を数十 wt%の含有率で比較的 大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に 含有させると、ネマティック液晶分子層を強く螺旋状に捻ったコレステリック相を形成 することができる。コレステリック液晶はカイラルネマティック液晶とも称される。

[0006] コレステリック液晶は双安定性 (メモリ性)を備えており、液晶に印加する電界強度の 調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコ ニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一且プレ ーナ状態又はフォーカルコニック状態になると、その後は無電界下においても安定し てその状態を保持する。

[0007] プレーナ状態は、上下基板 47、 49間に所定の高電圧を印加して液晶層 43に強電 界を与えた後に急激に電界をゼロにすることにより得られる。フォーカルコニック状態 は、例えば、上記高電圧より低い所定電圧を上下基板 47、 49間に印加して液晶層 4 3に電界を与えた後に急激に電界をゼロにすることにより得られる。プレーナ状態とフ オーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状 態が得られる電圧よりも低い電圧を上下基板 47、 49間に印加して液晶層 43に電界 を与えた後、急激に電界をゼロにすることにより得られる。

[0008] このコレステリック液晶を用いた液晶表示素子の表示原理を B表示部 46bを例にと つて図 12を用いて説明する。図 12 (a)は、 B表示部 46bの B用液晶層 43bがプレー ナ状態におけるコレステリック液晶の液晶分子 33の配向状態を示している。図 12 (b )は、 B表示部 46bの B用液晶層 43bがフォーカルコニック状態におけるコレステリック 液晶の液晶分子 33の配向状態を示して 、る。

[0009] 図 12 (a)に示すように、プレーナ状態での液晶分子 33は、基板厚方向に順次回転 して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。プレーナ状 態では、液晶分子の螺旋ピッチに応じた所定波長の光が選択的に液晶層で反射さ れる。液晶層の平均屈折率を nとし、螺旋ピッチを pとすると、反射が最大となる波長 λは、 λ =η·ρで示される。 [0010] 従って、 B表示部 46bの B用液晶層 43bでプレーナ状態時に青色の光を選択的に 反射させるには、例えばえ =480nmとなるように平均屈折率 n及び螺旋ピッチ pを決 める。平均屈折率 nは液晶材料及びカイラル材を選択することで調整可能であり、螺 旋ピッチ pは、カイラル材の含有率を調整することにより調節することができる。

[0011] 一方、図 12 (b)に示すように、フォーカルコニック状態での液晶分子 33は、基板面 内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行 になる。フォーカルコニック状態では、 B用液晶層 43bに反射波長の選択性は失われ 、入射光の殆どが透過する。透過光は R表示部 46rの下基板 49r裏面に配置された 光吸収層 45で吸収されるので暗 (黒)表示が実現できる。

[0012] このように、コレステリック液晶では、螺旋状に捻られた液晶分子 33の配向状態で 光の反射透過を制御することができる。上記の B用液晶層 43bと同様にして、 G用液 晶層 43g及び R用液晶層 43rに、プレーナ状態時に緑又は赤の光を選択的に反射 させるコレステリック液晶をそれぞれ封止してフルカラー表示の液晶表示素子 51が 作製される。

[0013] 図 13は、各液晶層 43b、 43g、 43rのプレーナ状態での反射スペクトルの一例を示 している。横軸は、反射光の波長 (nm)を表し、縦軸は、反射率（白色板比；％)を表 して 、る。 B用液晶層 43bでの反射スペクトルは図中▲印を結ぶ曲線で示されて 、る 。同様に、 G用液晶層 43gでの反射スペクトルは國印を結ぶ曲線で示し、 R用液晶層 43rでの反射スペクトルは♦印を結ぶ曲線で示している。

[0014] 図 13に示すように、各液晶層 43b、 43g、 43rのプレーナ状態での反射スペクトル の中心波長は、 B、 G、 Rの順に長くなるので、コレステリック液晶の螺旋ピッチは、液 晶層 43b、 43g、 43rの順に長くなる。このため、液晶層 43b、 43g、 43rのコレステリ ック液晶のカイラル材の含有率は、液晶層 43b、 43g、 43rの順に低くする必要があ る。

[0015] 一般に、反射波長が短くなるほど、液晶分子を強く捻って螺旋ピッチを短くする必 要があるのでコレステリック液晶中のカイラル材の含有率は高くなる。また、一般に、 カイラル材の含有率が高くなるほど駆動電圧が高くなる傾向がある。また、反射帯域 幅 Δ λはコレステリック液晶の屈折率異方性 Δ ηが大きくなるに従って大きくなる。 特許文献 1：特開 2004 - 219715号公報

特許文献 2 :特開 2002— 139746号公報

発明の開示

発明が解決しょうとする課題

[0016] し力しながら、コレステリック液晶を用いた液晶表示素子は、静止画を長時間表示し ておくと、異なる画像に更新しても前の表示画像がうつすらと残ってしまう「焼付き」が 発生するという問題を有している。焼付きの原因として、水分、イオン性不純物又は 液晶と基板界面との相性などの様々な要因が推測されて 、る。焼付きを根治するた めには、材料の精製度や界面状態に非常に高い安定性が要求される。また、この焼 付きを防ぐために、タイマや光センサを液晶表示素子に具備させて、連続動作時間 の経過や液晶表示素子が暗い環境に置かれたことを検知することにより全画面をス タンバイ状態 (オフ表示）にして焼付きを防ぐ手法がある。しかし、これらの方法ではス タンバイ状態力 の復帰 (再表示）に時間がかかるため、急に表示画像を見る必要が ある時などに液晶表示素子の利便性が著しく低下するという問題がある。

[0017] 特許文献 1には、環境温度が高いほど焼付き現象が強く発生するため、温度セン サが所定以上の温度を検知したら、例えば全画面が真っ黒になる焼付き防止パター ンを表示して液晶をフォーカルコニック状態とすることにより、焼付きを防止する方法 が開示されている。しかし、表示画面に焼付き防止パターンを表示すると、それまで 表示されていた画像が一時消滅してしまう。このため、表示素子の利便性が著しく低 下してしまうという問題が生じる。

[0018] 特許文献 2には、 7セグメントのモノクロ表示において、コモン電極を各桁にて分割 することにより消費電力を低減させる方法が開示されている。また、特許文献 2には、 焼付きを防止のために表示素子を初期化することが開示されている。しかし、特許文 献 2は、 7セグメントのモノクロ表示のみを開示しており、カラー表示が可能なドットマト リクス型の表示装置に関する発想はない。

[0019] 本発明の目的は、表示品位に優れた表示画像が得られ、利便性が向上する表示 素子、それを用いた電子ペーパー、それを用いた電子端末機器及びそれを用いた 表示システムを提供することにある。 さらに、本発明の目的は、良好な表示状態が得られ、利便性が向上する表示素子 の画像処理方法を提供することにある。

課題を解決するための手段

[0020] 上記目的は、第 1の表示領域を備えた第 1の表示部と、前記第 1の表示部と積層さ れ、前記第 1の表示領域に対応配置された第 2の表示領域を備えた第 2の表示部と 、表示領域を同一の表示状態に遷移させるリセット処理を前記第 1の表示部に施して 力 前記第 2の表示部の前記リセット処理を開始するように制御する表示制御部とを 有することを特徴とする表示素子によって達成される。

[0021] 上記本発明の表示素子において、前記第 1及び第 2の表示部は、複数の走査電極 と、前記複数の走査電極に交差して配置された複数のデータ電極と、前記複数の走 查電極と前記複数のデータ電極との交差部にそれぞれ形成されてマトリクス状に配 置された複数の画素とをそれぞれ有し、前記表示制御部は、前記複数の走査電極 が同時に選択されるように制御して、前記第 1又は第 2の表示部に前記リセット処理を 施すことを特徴とする。

[0022] 上記本発明の表示素子において、前記表示制御部は、ほぼ同一波形の電圧パル スが前記複数の画素に同時に印加されるように制御して、前記第 1又は第 2の表示 部に前記リセット処理を施すことを特徴とする。

[0023] 上記本発明の表示素子において、前記表示制御部は、前記第 1の表示部の前記リ セット処理が終了してから前記第 1の表示領域に画像データを書込む書込み処理を 開始し、前記書込み処理が終了してから前記第 2の表示部の前記リセット処理を開 始するように制御することを特徴とする。

[0024] 上記本発明の表示素子において、光を反射する状態、透過する状態、又はそれら の中間的な状態をそれぞれ示して互いに異なる色の光を反射する前記第 1及び第 2 の表示部と共に積層され、前記第 1及び第 2の表示領域に対応配置された第 3の表 示領域を備え、光を反射する状態、透過する状態、又はそれらの中間的な状態を示 し、前記第 1及び第 2の表示部で反射する光と異なる色の光を反射する第 3の表示部 をさらに有することを特徴とする。

[0025] 上記本発明の表示素子において、前記表示制御部は、表示画像の色調に最も近 い色を反射する前記第 1乃至第 3の表示部のうちの 1つを他とは独立したタイミングで 制御して前記リセット処理を施すことを特徴とする。

[0026] 上記本発明の表示素子において、前記リセット処理を開始するタイミングを検知す る検知部をさらに有することを特徴とする。

[0027] 上記本発明の表示素子にぉ 、て、前記検知部は、前記表示領域の焼付きを回避 できる時間間隔を計測するための計測部を有することを特徴とする。

[0028] 上記本発明の表示素子において、前記検知部は、外部環境の照度を検出する光 検出部を有することを特徴とする。

[0029] 上記本発明の表示素子において、前記表示制御部は、前記光検出部で検出され る前記照度が所定値より低くなつたら前記第 1の表示部の前記リセット処理を開始す るように制御することを特徴とする。

[0030] 上記本発明の表示素子において、前記第 1乃至第 3の表示部は、メモリ性を有する ことを特徴とする。

[0031] 上記本発明の表示素子において、前記第 1乃至第 3の表示部は、対向配置された 一対の基板と、前記基板間に封止され、コレステリック相を形成する液晶とを有するこ とを特徴とする。

[0032] 上記本発明の表示素子において、前記リセット処理及び前記書込み処理には、 D

DS駆動方法が用いられることを特徴とする。

[0033] 上記本発明の表示素子において、前記第 1及び第 2の表示領域は、セグメント型表 示方式の表示セグメントであることを特徴とする。

[0034] また、上記目的は、画像を表示する電子ペーパーにおいて、上記本発明の表示素 子を備えて 、ることを特徴とする電子ペーパーによって達成される。

[0035] また、上記目的は、画像を表示する電子端末機器において、上記本発明の電子べ 一パーを備えていることを特徴とする電子端末機器によって達成される。

[0036] また、上記目的は、画像を表示する表示システムにお!/、て、上記本発明の電子端 末機器を備えていることを特徴とする表示システムによって達成される。

[0037] さらに、上記目的は、第 1の表示領域を備えた第 1の表示部と、前記第 1の表示部と 積層され、前記第 1の表示領域に対応配置された第 2の表示領域を備えた第 2の表 示部とを駆動して画像を表示する表示素子の画像処理方法にぉ ヽて、表示領域を 同一の表示状態に遷移させるリセット処理を前記第 1の表示部に施して力 前記第 2 の表示部の前記リセット処理を開始することを特徴とする表示素子の画像処理方法 によって達成される。

[0038] 上記本発明の表示素子の画像処理方法において、前記第 1及び第 2の表示部に 備えられた複数の走査電極が同時に選択されるように制御して、前記第 1又は第 2の 表示部に前記リセット処理を施すことを特徴とする。

[0039] 上記本発明の表示素子の画像処理方法にお!、て、前記複数の走査電極と、前記 複数の走査電極に交差して配置された複数のデータ電極との交差部にそれぞれ形 成されてマトリクス状に配置された複数の画素に、ほぼ同一波形の電圧パルスが同 時に印加されるように制御して、前記第 1又は第 2の表示部に前記リセット処理を施 すことを特徴とする。

[0040] 上記本発明の表示素子の画像処理方法において、前記第 1の表示部の前記リセッ ト処理が終了して力 前記第 1の表示領域に画像データを書込む書込み処理を開始 し、前記書込み処理が終了してから前記第 2の表示部の前記リセット処理を開始する ことを特徴とする。

[0041] 上記本発明の表示素子の画像処理方法において、前記第 1の表示部と、前記第 2 の表示部と、前記第 1及び第 2の表示部と共に積層されて第 3の表示領域を備えた 第 3の表示部とは、互いに異なる色の光を反射し、表示画像の色調に最も近い色を 反射する前記第 1乃至第 3の表示部のうちの 1つを他とは独立したタイミングで前記リ セット処理を施すことを特徴とする。

[0042] 上記本発明の表示素子の画像処理方法において、前記表示領域の焼付きを回避 できる時間間隔で前記リセット処理を開始するように制御することを特徴とする。

[0043] 上記本発明の表示素子の画像処理方法において、外部環境の照度が所定値より 低くなつたら前記第 1の表示部の前記リセット処理を開始するように制御することを特 徴とする。

[0044] 上記本発明の表示素子の画像処理方法にお!ヽて、 DDS駆動方法を用いて前記リ セット処理及び前記書込み処理を施すことを特徴とする。 発明の効果

[0045] 本発明によれば、表示品位に優れた表示画像が得られ、利便性が向上する表示 素子、それを用いた電子ペーパー、それを用いた電子端末機器及びそれを用いた 表示システムが実現できる。

図面の簡単な説明

[0046] [図 1]本発明の第 1の実施の形態による表示素子としての液晶表示素子 1の概略構 成を示す図である。

[図 2]本発明の第 1の実施の形態による表示素子としての液晶表示素子 1の断面構 成を模式的に示す図である。

[図 3]本発明の第 1の実施の形態による表示素子としての液晶表示素子 1の駆動波 形の一例を示す図である。

[図 4]本発明の第 1の実施の形態による表示素子としての液晶表示素子 1の液晶組 成物の電圧 反射率特性の一例を示す図である。

[図 5]本発明の第 1の実施の形態による表示素子の画像処理方法のフローチャート である。

[図 6]本発明の第 1の実施の形態による表示素子の画像処理方法を用いてリフレツシ ュ処理を実行中の表示部 6を模式的に示す図である。

[図 7]本発明の第 1の実施の形態による表示素子の画像処理方法であって、表示領 域の焼付きの評価方法を説明する図である。

[図 8]本発明の第 1の実施の形態による表示素子の画像処理方法であって、表示領 域の焼付きの評価方法を説明する図である。

[図 9]本発明の第 2の実施の形態よる表示素子に用いられる DDS駆動方法を説明す る図である。

[図 10]本発明の第 2の実施の形態よる表示素子の画像処理方法であって、 DDS駆 動方法をリセット処理及び書込み処理に適用した場合の駆動波形を示す図である。

[図 11]従来のフルカラー表示可能な液晶表示素子の断面構成を模式的に示す図で ある。

[図 12]従来の液晶表示素子の一液晶層の断面構成を模式的に示す図である。 [図 13]従来の液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図で ある。

符号の説明

1 液晶表示素子

3b, 43b B用液晶層

3g、43g G用液晶層

3r、43r R用液晶層

6b, 46b B表示部

6g、46g G表示部

6r、46r R表示部

7b、 7g、 7r 上基板

9b、9g、 9r 下基板

47, 49 基板

15 可視光吸収層

17r、 17g、 17b 走査電極

19r、 19g、 19b データ電極

20 走査電極駆動回路

21 データ電極駆動回路

18b、 18g、 18r シール材

22 昇圧部

3 表示素子駆動電圧生成部

4 レギユレータ

5 検知部

6 光センサ

7 タイマ

8 電源部

9 表示制御回路

0 画像データメモリ 31 液晶層

33, 33b, 33s 液晶分子

41 パルス電圧源

発明を実施するための最良の形態

[0048] 〔第 1の実施の形態〕

本発明の第 1の実施の形態による表示素子、それを用いた電子ペーパー、それを 用いた電子端末機器及びそれを用いた表示システム並びに表示素子の画像処理方 法について図 1乃至図 8を用いて説明する。本実施の形態では、表示素子として、青 (B)、緑 (G)及び赤 (R)用コレステリック液晶を用いた液晶表示素子 1を例にとって説 明する。まず、本実施の形態による液晶表示素子 1の概略の構成について図 1乃至 図 4を用いて説明する。図 1は、本実施の形態による液晶表示素子 1の概略構成の 一例を示している。図 2は、図 1において図左右方向に平行な直線で液晶表示素子 1を切断した断面構成を模式的に示している。

[0049] 図 1及び図 2に示すように、液晶表示素子 1は、回路ブロック laと表示ブロック lbと を有している。表示ブロック lbは、プレーナ状態で青色の光を反射する B用液晶層 3 bを有する B表示領域を備えた B表示部 6bと、プレーナ状態で緑色の光を反射する G 用液晶層 3gを有する G表示領域を備えた G表示部 6gと、プレーナ状態で赤色の光 を反射する R用液晶層 3rを有する R表示領域を備えた R表示部 6rとで構成された表 示部 6を有している。 B、 G、 R表示部 6b、 6g、 6rは、 B、 G、 R表示領域を対応配置さ せてこの順に光入射面 (表示面)側力も積層されている。さらに表示ブロック lbは、表 示部 6を駆動する走査電極回路 20及びデータ電極回路 21を有している。

[0050] 一方、回路ブロック laは、例えば不図示のシステム側から入力された 3〜5Vの直 流電圧を表示ブロック lbの駆動に必要な直流電圧に変換する電源部 28を有してい る。また、回路ブロック laは、表示領域を同一の表示状態に遷移させるリセット処理を R、 G、 B表示部 6r、 6g、 6bのいずれ力 1つに施してから残余の表示部のリセット処理 を開始するように制御したり、表示部 6に画像を表示するための所定の制御信号を生 成したりする表示制御回路 (表示制御部） 29を有している。さらに、回路ブロック laは 、システム側から入力された入力画像データを記憶する画像データメモリ 30と、表示 部 6のリセット処理を開始するタイミングを検知する検知部 25とを有している。

[0051] 電源部 28は、昇圧部 22と、表示素子駆動電圧生成部 23と、レギユレータ 24とを有 している。昇圧部 22は例えば DC— DCコンバータを有し、システム側力も入力された 直流 3〜5Vの入力電圧を表示部 6の駆動に必要な直流 30〜40V前後の電圧に昇 圧する。表示素子駆動電圧生成部 23は、昇圧部 22で昇圧された電圧と入力電圧と を用いて、各画素の階調値や選択 Z非選択の別に応じて必要な複数レベルの電圧 を生成する。レギユレータ 24は、ツエナーダイオードやオペアンプ等を有し、電圧生 成部 23で生成された電圧を安定化させ、表示ブロック lbに備えられた走査電極回 路 20及びデータ電極回路 21に供給するようになって ヽる。

[0052] 検知部 25は、タイマ (計測部） 27と光センサ（光検出部） 26とを有して 、る。タイマ 2 7は、表示部 6の表示領域の焼付きを回避できる時間間隔を計測するために用いら れる。光センサ 26は、液晶表示素子 1が置かれた外部環境の照度を検出する。検知 部 25は、タイマ 27が計測する時間データと光センサ 26で検出される照度データとを 表示制御回路 29に出力するようになって 、る。

[0053] 後程詳細に説明するように、表示制御回路 29は、検知部 25から出力された時間デ ータ及び照度データを用いて、表示部 6のリセット処理を開始するための制御信号を 走査電極回路 20及びデータ電極駆動回路 21に出力するようになっている。また、表 示制御回路 29は、画像データメモリ 30から読出した R、 G、 B表示部 6r、 6g、 6b毎の 画像データと予め設定された駆動波形データとに基づいて駆動データを生成する。 表示制御回路 29は、生成した駆動データをデータ取込みクロックに合わせて走査電 極駆動回路 20及びデータ電極駆動回路 21に出力するようになっている。また表示 制御回路 29は、スキャン方向信号、パルス極性制御信号、フレーム開始信号、デー タラツチ'スキャンシフト、ドライバ出力オフなどの制御信号を両回路 20、 21に出力す るようになっている。

[0054] 次に、表示ブロック lbの構成についてより詳細に説明する。図 1及び図 2に示すよう に、表示ブロック lbに備えられた B表示部 6bは、対向配置された一対の上下基板 7b 、 9bと、両基板 7b、 9b間に封止された B用液晶層 3bとを有している。 B用液晶層 3b は、青色を選択的に反射するように平均屈折率 nや螺旋ピッチ pが調整された B用コ レステリック液晶を有して 、る。

[0055] G表示部 6gは、対向配置された一対の上下基板 7g、 9gと、両基板 7g、 9g間に封 止された G用液晶層 3gとを有している。 G用液晶層 3gは、緑色を選択的に反射する ように平均屈折率 nや螺旋ピッチ pが調整された G用コレステリック液晶を有して 、る。

[0056] R表示部 6rは、対向配置された一対の上下基板 7r、 9rと、両基板 7r、 9r間に封止 された R用液晶層 3rとを有している。 R用液晶層 3rは、赤色を選択的に反射するよう に平均屈折率 nや螺旋ピッチ pが調整された R用コレステリック液晶を有している。

[0057] B、 G、 R用液晶層 3b、 3g、 3rを構成する液晶組成物は、ネマティック液晶混合物 にカイラル材を 10〜40wt%添カ卩したコレステリック液晶である。カイラル材の添カロ率 はネマティック液晶成分とカイラル材との合計量を 100wt%としたときの値である。ネ マティック液晶としては従来公知の各種のものを用いることができる力 コレステリック 液晶組成物としての誘電率異方性 Δ ε力 20≤ Δ ε≤ 50であることが好ましい。誘 電率異方性 Δ εが 20以上であれば、使用可能なカイラル材の選択範囲は広くなる。 また、誘電率異方性 Δ εが上記範囲より低すぎると、各液晶層 3b、 3g、 3rの駆動電 圧が高くなつてしまう。一方、誘電率異方性 Δ εが上記範囲より高すぎると、液晶表 示素子 1としての安定性や信頼性が低下して画像欠陥や画像ノイズが発生し易くな る。

[0058] コレステリック液晶の屈折率異方性 Δ ηは画質を支配する重要な物性である。屈折 率異方性 Δ ηの値は、 0. 18≤Δ η≤0. 24であることが好ましい。屈折率異方性 Δ η 力 の範囲より小さいと、プレーナ状態での各液晶層 3b、 3g、 3rの反射率が低くなる ので明るさが不足した暗い表示となる。一方、屈折率異方性 Δ ηが上記範囲より大き いと、液晶層 3b、 3g、 3rはフォーカルコニック状態での散乱反射が大きくなるので、 表示画面の色純度及びコントラストが不足してぼやけた表示になる。さらに、屈折率 異方性 Δ ηが上記範囲より大きいと粘度が高くなるので、コレステリック液晶の応答速 度は低下する。

[0059] コレステリック液晶の比抵抗 ρの値は、 10^1(>≤ ρ≤10¹³ ( Ω 'cm)であることが好ま しい。また、コレステリック液晶の粘性は低い方が低温時の電圧上昇やコントラスト低 下を抑制できるので好まし 、。 [0060] B、 G、 R用表示部 6b、 6g、 6rの積層構造において、プレーナ状態における G用液 晶層 3gでの旋光性と、 B用及び R用液晶層 3b、 3rでの旋光性とを異ならせているの で、図 13に示す青と緑、及び緑と赤の反射スペクトルが重なる領域では、 B用液晶層 3bで右円偏光の光を反射させ、 G用液晶層 3gで左円偏光の光を反射させることが できる。これにより、反射光の損失を低減させて、液晶表示素子 1の表示画面の明る さを向上させることができる。

[0061] 上基板 7b、 7g、 7r、及び下基板 9b、 9g、 9rは、透光性を有することが必要である。

本実施の形態では、 2枚のガラス基板を用いている。また、ガラス基板に代えてポリ力 ーボネート (PC)やポリエチレンテレフタレート（PET)等のフィルム基板を使用するこ ともできる。本実施の形態では、上基板 7b、 7g、 7r、及び下基板 9b、 9g、 9rはいず れも透光性を有して 、るが、最下層に配置される R表示部 6rの下基板 9rは不透光性 であってもよい。

[0062] B表示部 6bの下基板 9bの B用液晶層 3b側には、図 1の図中上下方向に延びる複 数の帯状のデータ電極 19bが並列して形成されている。また、上基板 9bの B用液晶 層 3b側には、図 1の図中左右方向に延びる複数の帯状の走査電極 17bが並列して 形成されている。本実施の形態では、インジウム錫酸化物（Indium Tin Oxide ; IT O)からなる透明電極をパターユングしてストライプ状の複数の走査電極 17b及び複 数のデータ電極 19bが形成されている。両電極 17b、 19bの形成材料としては、例え ば ITOが代表的である力 その他インジウム亜鉛酸化物（Indium Zic Oxide ;IZO )等の透明導電膜やアモルファスシリコン等の光導電性膜等を用いることができる。

[0063] 図 1に示すように、上下基板 7b、 9bの電極形成面を法線方向に見て、両電極 17b 、 19bは、互いに交差して対向配置されている。両電極 17b、 19bの各交差領域がそ れぞれピクセル（画素）となる。複数の画素は両電極 17b、 19bで画定されてマトリク ス状に配列され、表示画面を形成している。なお、図 2に示す番号 17b、 19bは、両 電極 17b、 19bの存在領域を示しているのであって、それらの形状は示唆していない

[0064] 両電極 17b、 19b上には機能膜として、それぞれ絶縁性薄膜や液晶分子の配向安 定ィ匕膜 (いずれも不図示）がコーティングされていることが好ましい。絶縁性薄膜は、 電極 17b、 19b間の短絡を防止したり、ガスノリア層として液晶表示素子 1の信頼性 を向上させたりする機能を有している。また、配向安定ィ匕膜には、ポリイミド榭脂ゃァ クリル榭脂等を用いることができる。本実施の形態では、例えば電極 17b、 19b上の それぞれの基板全面には、配向安定ィ匕膜が塗布 (コーティング)されている。配向安 定ィ匕膜は絶縁性薄膜と兼用されてもよい。

[0065] 上下基板 7b、 9bの外周囲に塗布されたシール材 18bにより、 B用液晶層 3bは両基 板 7b、 9b間に封入されている。また、 B用液晶層 3bの厚さ（セルギャップ）は均一に 保持する必要がある。所定のセルギャップを維持するには、榭脂製又は無機酸化物 製の球状スぺーサを B用液晶層 3b内に散布したり、表面に熱可塑性の榭脂がコー ティングされた柱状スぺーサを B用液晶層 3b内に複数形成したりする。本実施の形 態の液晶表示素子 1においても、 B用液晶層 3b内にスぺーサ（不図示）が挿入され てセルギャップの均一性が保持されている。 B用液晶層 3bのセルギャップ dは、 3 ιη≤ά≤6 ^ mの範囲であることが好ましい。

[0066] G表示部 6g及び R表示部 6rは B表示部 6bと同様の構造を有しているため、説明は 省略する。 R表示部 6rの下基板 9rの外面 (裏面）には、可視光吸収層 15が設けられ ている。このため、 B、 G、 Rの各液晶層 3b、 3g、 3rの全てがフォーカルコニック状態 の際に、液晶表示装置 1の表示画面には黒色が表示される。なお、可視光吸収層 1 5は必要に応じて設ければよい。

[0067] 上基板 7b、 7g、 7rには、複数の走査電極 17b、 17g、 17rを個別に駆動する走査 電極用ドライバ ICが実装された走査電極駆動回路 20が接続されている。また、下基 板 9b、 9g、 9rには、複数のデータ電極 19b、 19g、 19rを個別に駆動するデータ電 極用ドライバ ICが実装されたデータ電極駆動回路 21が接続されている。これらの駆 動回路 20、 21は、表示制御回路 29から出力された所定の信号に基づいて、パルス 状の走査信号やデータ信号を所定の走査電極 17b、 17g、 17rあるいはデータ電極 19b、 19g、 19r【こ出力するよう【こなって!/ヽる。

[0068] 図 1に示す液晶表示素子 1に入出力装置及び全体を統括制御する制御装置 ( 、ず れも不図示)を設けることにより、電子ペーパーが構成される。当該電子ペーパーは 、電子端末機器の表示装置として用いることができる。当該電子端末機器は、表示シ ステムの表示装置として用いることができる。

[0069] 次に、液晶表示素子 1の駆動方法について図 3及び図 4を用いて説明する。図 3は 、液晶表示素子 1の駆動データの駆動波形の一例を示している。図 3 (a)は、コレス テリック液晶をプレーナ状態に駆動するための駆動波形であり、図 3 (b)は、コレステ リック液晶をフォーカルコニック状態に駆動するための駆動波形である。図 3 (a)及び 図 3 (b)において、図上段は、データ電極駆動回路 20から出力されるデータ信号電 圧 Vdの波形を示し、図中段は、走査電極駆動回路 21から出力される走査信号電圧 Vsの波形を示し、図下段は、 B、 G、 R用の各液晶層 3b、 3g、 3rのいずれかのピクセ ルに印加される液晶印加電圧 Vicの波形を示している。また、図 3 (a)及び図 3 (b)に おいて、図の左力も右に時間経過を表し、図の上下方向は電圧を表している。

[0070] 図 4は、コレステリック液晶の電圧—反射率特性の一例を示している。横軸はコレス テリック液晶に印加される電圧値 (V)を表し、縦軸はコレステリック液晶の反射率（％) を表している。図 4に示す実線の曲線 Pは、初期状態がプレーナ状態におけるコレス テリック液晶の電圧 反射率特性を示し、破線の曲線 FCは、初期状態がフォーカル コニック状態におけるコレステリック液晶の電圧—反射率特性を示している。

[0071] ここで、図 1に示す B表示部 6bの第 1列目のデータ電極 19bと第 1行目の走査電極 17bとの交差部の青 (B)ピクセル（1, 1)に所定の電圧を印加する場合を例にとって 説明する。図 3 (a)に示すように、第 1行目の走査電極 17bが選択される選択期間 T1 の前半の約 1Z2の期間では、データ信号電圧 Vdが + 32Vとなるのに対し走査信号 電圧 Vsが OVとなり、後半の約 1Z2の期間では、データ信号電圧 Vdが OVとなるのに 対し走査信号電圧 Vsが + 32Vとなる。このため、 Bピクセル（1, 1)の B用液晶層 3b には、選択期間 T1の間に ± 32Vのパルス電圧が印加される。図 4に示すように、コレ ステリック液晶に所定の高電圧 VP100 (例えば、 32V)が印加されて強い電界が生じ ると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホ メォトロピック状態になる。従って、 Bピクセル（1, 1)の B用液晶層 3bの液晶分子は選 択期間 T1では、ホメオト口ピック状態になる。

[0072] 選択期間 T1が終了して非選択期間 T2になると、第 1行目の走査電極 17bには、例 えば + 28V及び +4Vの電圧が選択期間 T1の 1Z2の周期で印加される。一方、 1 列目のデータ電極 19bには、所定のデータ信号電圧 Vdが印加される。図 3 (a)では 、例えば + 32V及び OVの電圧が選択期間 T1の 1Z2の周期で第 1列目のデータ電 極 17bに印加されている。このため、 Bピクセル（1, 1)の B用液晶層 3bには、非選択 期間 T2の間に ±4Vのパルス電圧が印加される。これにより、非選択期間 T2の間で は、 Bピクセル（1, 1)の B用液晶層 3bに生じる電界はほぼゼロになる。

[0073] 液晶分子がホメオト口ピック状態のときに液晶印加電圧が VP100 (± 32V)から VF 0 (±4V)に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極 1 7b、 19bに対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選 択的に反射するプレーナ状態になる。従って、 Bピクセル（1, 1)の B用液晶層 3bは プレーナ状態になって光を反射するため、 Bピクセル（1, 1)には青が表示される。

[0074] 一方、図 3 (b)に示すように、選択期間 T1の前半の約 1Z2の期間及び後半の約 1 Z2の期間で、データ信号電圧 Vdが 24VZ8Vとなるのに対し、走査信号電圧 Vsが OVZ + 32Vとなると、 Bピクセル（1, 1)の B用液晶層 3bには、 ± 24Vのパルス電圧 が印加される。図 4に示すように、コレステリック液晶に所定の低電圧 VFlOOb (例え ば、 24V)が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には解け ない状態になる。非選択期間 T2になると、第 1行目の走査電極 17bには、例えば + 28V/ + 4Vの電圧が選択期間 T1の 1Z2の周期で印加され、データ電極 19bには 、所定のデータ信号電圧 Vd (例えば + 24VZ8V)の電圧が選択期間 T1の 1Z2の 周期で印加される。このため、 Bピクセル（1, 1)の B用液晶層 3bには、非選択期間 T 2の間に、 4VZ+4Vのパルス電圧が印加される。これにより、非選択期間 T2の間 では、 Bピクセル（1, 1)の B用液晶層 3bに生じる電界はほぼゼロになる。

[0075] 液晶分子の螺旋構造が完全には解けな 、状態にぉ 、て、コレステリック液晶の印 加電圧が VF100b (± 24V)力も VF0 (±4V)に変化して急激に電界がほぼゼロに なると、液晶分子は螺旋軸が両電極 17b、 19bに対してほぼ平行な方向に向く螺旋 状態になり、入射光を透過するフォーカルコニック状態になる。従って、 Bピクセル（1 , 1)の B用液晶層 3bはフォーカルコニック状態になって光を透過する。なお、図 4に 示すように、 VP100 (± 32V)の電圧を印加して、液晶層に強い電界を生じさせた後 に、緩やかに電界を除去しても、コレステリック液晶をフォーカルコニック状態にするこ とがでさる。

[0076] 上記駆動電圧は一例であり、室温で、両電極 17b、 19b間に 30〜35Vのパルス状 電圧を実効時間 20msの間印加すると、 B用液晶層 3bのコレステリック液晶は選択反 射状態（プレーナ状態）となり、 15〜22Vのノ ルス上の電圧を実効時間 20msの間 印加すると、良好な透過状態 (フォーカルコニック状態）となる。

[0077] 上述の Bピクセル（1, 1)に対応配置された緑 (G)ピクセル（1, 1)及び赤 (R)ピクセ ル（1, 1)を Bピクセル（1, 1)の駆動と同様にして駆動することにより、 3つの B、 G、R ピクセル（1, 1)を積層したピクセル（1, 1)にカラー表示をすることができる。また、第 1行力も第 n行までの走査電極 17b、 17g、 17rをいわゆる線順次駆動させて 1行毎 に各データ電極 19のデータ電圧を書き換えることにより、ピクセル（1, 1)からピクセ ル (n, m)までの全てに表示データを出力して 1フレーム（表示画面）分のカラー表示 が実現できる。なお、コレステリック液晶に中間的な強さの電界を与え、急激に当該 電界を除去すると、プレーナ状態とフォーカルコニック状態とが混在した中間調となり 、フルカラーの表示が可能となる。

[0078] 次に、本実施の形態による表示素子の画像処理方法について図 1及び図 5乃至図 8を用いて説明する。本実施の形態による表示素子の画像処理方法は、表示領域を 同一の表示状態に遷移させるリセット処理を、第 1の表示領域を備えた第 1の表示部 に施して力 当該第 1の表示部と積層されて第 2の表示領域を備えた前記第 2の表 示部のリセット処理を開始するように制御する。さらに、本実施の形態による表示素子 の画像処理方法は、第 1の表示領域のリセット処理が終了して力 第 1の表示領域に 画像データを書込む書込み処理を開始し、当該書込み処理が終了してから第 2の表 示領域のリセット処理を開始するように制御する。これにより、表示素子の視認性を可 能な限り保持したままで表示部の再書込み処理を実行することができるようになる。こ こで、「再書込み処理」とは、表示領域を特定の表示状態とする上記のリセット処理を 表示部に施し、リセット処理を施したその表示部に画像データを書込みする書込み 処理を実行する一連の処理をいう。また、以下の説明では、表示素子が有する全て の表示部に再書込みを行うことをリフレッシュ処理という。

[0079] コレステリック液晶の場合には、特定の表示状態としてホメオト口ピック状態とするリ セット処理の後に画像データの書込みを行う。これにより、スタンバイ状態や初期化 における表示素子の視認性の低下を最小限に抑えることができる。

[0080] さらに本実施の形態では、表示部の表示領域の焼付きを回避できる時間間隔でリ セット処理が開始される。これにより、表示素子の焼付きを効果的に防止して、良好な 表示状態を維持することができる。

[0081] 次に、本実施の形態による表示素子の画像処理方法を図 1に示す液晶表示素子 1 を例にとって具体的に説明する。図 5は、本実施の形態による表示素子の画像処理 方法のフローチャートを示している。図 6は、本実施の形態による表示素子の画像処 理方法によりリフレッシュ処理を実行中の表示部 6を模式的に示している。図 6 (a)は 、リフレッシュ処理の開始前及び完了後の表示部 6を示し、図 6 (b)及び図 6 (d)は、リ セット処理終了時の表示部 6を示し、図 6 (c)は、書込み処理終了時の表示部 6を示 している。図 6 (a)乃至図 6 (d)において、上段に示す図は表示部 6の断面を模式的 に示し、下段に示す図は表示部 6の表示画像を示している。図 6 (a)乃至図 6 (d)の 上段の図において、表示部が入射した光 Lを反射したり透過したりしている状態は通 常の表示状態を示し、表示部が光 Lを反射せずに透過のみして 、る状態はリセット処 理を施して!/、る状態を示して!/ヽる。

[0082] 以下では、図 6 (a)に示しように、赤色に塗り潰された円形の図形 rと、緑色に塗り潰 された三角形の図形 gと、青色に塗り潰された四角形の図形 bとが、上側半分が白色 であり下側半分が灰色の背景に配置された表示画像を例に表示素子の画像処理方 法を説明する。なお、図形 rは白色の背景の領域に配置され、図形 gは白色及び灰 色の背景の領域に跨って配置され、図形 bは灰色の背景の領域内に配置されている 。本実施の形態では、リセット処理時に表示画像の視認性がより保持されるように、表 示画像全体の色調に応じてリセット処理を行う表示部の順序や組み合わせを変更す るようになっている。表示画像全体の色調は、例えば RGBの各画像データの画素値 (階調値)の平均値に基づ!/、て判断してもよ!/、し、ある 、は画面中心に表示された表 示画像を抽出して、抽出された表示画像カゝら判断してもよい。表示画像全体の色調 は表示制御回路 29で判断される。

[0083] 本実施の形態による表示素子の画像処理方法では、図 5に示すようにまず、表示 画像がモノクロ表示か否かを判断する（ステップ SI)。ステップ 1において、 R、 G、 B 表示部 6r、 6g、 6bの表示領域内で対応配置された画素に書込まれた画像データ同 士を比較して、全画素にお 、て対応配置された画素同士の画像データが互!、に同 一であれば、モノクロ表示と判断する。図 1に示すように、例えば Bピクセル（1, 1)と、 Bピクセル（1, 1)の直下にそれぞれ配置された Gピクセル（1、 1)及び Rピクセル（1, 1) (共に不図示）の画像データが同一であり、以下同様に、 Bピクセル（1, 2)乃至 (n , m)と、 Gピクセル（1, 2)乃至（n, m)と、 Rピクセル（1, 2)乃至（n, m)との画像デ ータがそれぞれ同一であると、モノクロ表示と判断される。本例では、図 6 (a)に示す ように、カラー表示であるため、モノクロ表示ではないと判断される（ステップ S1の N)

[0084] 次に、独立して再書込み処理を実行する色を決定する (ステップ S6)。ステップ S6 において、例えば表示制御回路 29は、画像データメモリ 30から RGBの各画像デー タをそれぞれ読出して、 RGB毎に表示画像全体の階調の平均値を求める。次いで、 表示制御回路 29は、階調の平均値が最も大きい色を表示画像全体の色調に最も近 い色と判断する。図 6 (a)に示すように、本例では図形 gが他の図形 r及び図形 より 大きいため、緑色は他の色より階調データの平均値が大きくなる。このため、表示制 御回路 29は、表示画像の色調が緑色系であると判断する。

[0085] 次に、図 5に示すように、表示画像の色調に最も近い色を反射する表示部を他の表 示部とは独立したタイミングでリセット処理を施す (ステップ S 7)。本例では、第 1の表 示部としての G表示部 6gに独立してリセット処理が施される。ステップ S7において、 G 表示部 6gの表示領域 (第 1の表示領域)の G用液晶層 3gが例えばホメオト口ピック状 態に遷移するように、例えば全画素に同時に ± 32Vの電圧を印加する。具体的には 、表示制御回路 29は、ほぼ同一波形の電圧パルスが G表示部 6gの全画素に印加さ れるように、 G表示部 6gの全ての走査電極 17gを同時に選択するための所定の制御 信号を走査電極駆動回路 20に出力する。同時に、表示制御回路 29は、 G用表示部 6gの全てのデータ電極 19gが同時に選択されるように所定の制御信号をデータ電極 駆動回路 21に出力する。これにより、両駆動回路 20、 21は、例えば図 3 (a)に示す 選択期間 T1の走査信号電圧 Vs及びデータ信号電圧 Vdを全走査電極 17g及び全 データ電極 19gにそれぞれ印加して、液晶印加電圧 Vieの電圧パルスが G表示部 6 gの全画素に印加される。

[0086] 図 6 (b)の上段に示すように、 G表示部 6gはホメオト口ピック状態に遷移して光 Lを 透過する状態になる。一方、 R、 B用表示部 6r、 6bは光 Lを反射したり透過したりする 通常の表示状態を維持する。これにより、図 6 (b)下段に示すように、液晶表示素子 1 は、黒色の三角形の図形 gと、通常表示と同様の赤色の図形 r及び青色の図形 bと、 上側がマゼンタ (緑色の補色)であり下側が中間調のマゼンタである背景とを表示す る。このように、液晶表示装置 1は、リセット処理時に通常表示とは異なる色になるもの の通常表示時の画像情報を十分認識できる程度の表示を維持できる。

[0087] 次に、図 5に示すように、 G表示部 6gのリセット処理が終了して力も G表示部 6gの表 示領域に画像データを書込む書込み処理を開始する (ステップ S8)。表示制御回路 29は、通常の書込み処理と同様に走査電極駆動回路 20及びデータ電極駆動回路 21を制御して、 G表示部 6gに駆動データが印加される。これにより、図 6 (c)に示すよ うに、液晶表示素子 1は通常の画像を表示する。ステップ S7、 S8により、第 1の表示 部としての G表示部 6gの再書込み処理が終了する。

[0088] 次に、図 5に示すように、第 2及び第 3の表示部としての R、 B用表示部 6r、 6bのリセ ット処理を開始する（ステップ S9)。 R、 B表示部 6r、 6bは G表示部 6gと同様の方法に よりリセット処理が施される。図 6 (d)の上段に示すように、 R、 B表示部 6r、 6bはホメ オト口ピック状態に遷移して光 Lを透過する。一方、 G表示部 6gは光 Lを反射したり透 過したりする通常の表示状態を維持する。これにより、図 6 (d)の下段に示すように、 液晶表示素子 1は、黒色の円形の図形 rと、黒色の四角形の図形 bと、通常表示と同 様の緑色の図形 gと、上側が緑色であり下側が中間調の緑色である背景とを表示す る。図 6 (d)の下段に示すように、 R、 B表示部 6r、 6bのリセット処理が終了すると、図 形 gと上側の背景とが同色になるため、上側の背景上に配置された図形 gの一部が 視認し難くなり、図形 gは台形状のように見えてしまう。このように、図 6において例示 するような単純な表示画像では、リセット処理時に異なる画像に認識されてしまうこと も生じえる。しかし、実際の表示画像は複雑であり、このような問題は殆ど生じない。 従って、液晶表示装置 1はリセット処理時にも画像情報を十分認識できる程度の表示 を維持できる。

[0089] 次に、図 5に示すように、 R、 B表示部 6r、 6bのリセット処理が終了して力も R、 B表 示部 6r、 6bの書込み処理を開始する (ステップ S10)。表示制御回路 29は、通常の 書込み処理と同様に走査電極駆動回路 20及びデータ電極駆動回路 21を制御して R、 B表示部 6r、 6bに駆動データが印加される。これにより、図 6 (a)に示すように、液 晶表示素子 1は通常の画像を表示する。ステップ S9、 S10により、 R、 B表示部 6r、 6 bの再書込み処理が終了すると共に、表示部 6のリフレッシュ処理が終了する。

[0090] 本例では、画像全体の色調が緑色系であることを前提に説明した力 当該色調が 青色系の場合にはステップ S7、 S8において、第 1の表示部としての B表示部 6bの再 書込み処理が他の色力 独立して実行され、赤色系の場合にはステップ S7、 S8に お!、て、第 1の表示部としての R表示部 6rの再書込み処理が他の色から独立して実 行される。次いで、ステップ S9、 S10において、第 2及び第 3の表示部としての残余 の色を反射する表示部の再書込み処理が実行される。

[0091] 図 5に示すように。ステップ S1において、モノクロ表示と判断されたら（ステップ S1の Y)、第 1の表示部としての G表示部 6gにリセット処理を施してから (ステップ S2)、書 込み処理を実行する (ステップ S3)。これにより、 G表示部 6gの再書込み処理が終了 する。緑色は RGBのうちで最も視感度が高ぐ表示画像の見た目への影響が最も大 きいため、単独で G表示部 6gの再書込み処理が実行される。次いで、第 2及び第 3 の表示部としての R、 B表示部 6r、 6bにリセット処理を施してから (ステップ S4)書込 み処理を実行する (ステップ S5)。これにより、 R、 B表示部 6r、 6bの再書込み処理が 終了すると共に、表示部 6のリフレッシュ処理が終了する。ステップ S2乃至ステップ S 5の各処理は、ステップ S7乃至ステップ S 10の各処理とそれぞれ同様であるため、説 明は省略する。

[0092] リフレッシュ処理を行う順番は、図 5に示す順番に限られず、例えばステップ S4、 S 5を処理した後にステップ S2、 S3を処理し、ステップ S9、 S 10を処理した後にステツ プ S7、 S8を処理してもよい。この順番に表示部 6のリフレッシュ処理を行う場合には、 ステップ S4、 S5又はステップ S9、 S10で処理される表示部が第 1の表示部となり、ス テツプ S2、 S3又はステップ S7、 S8で処理される表示部が第 2の表示部となる。また、 ステップ S4、 S5において、 R、 B用表示部 6r、 6bを同時に処理せずに、各表示部 6r 、 6bをそれぞれ単独で処理してもよい。同様に、ステップ S9、 S 10において、残余の 色を同時に処理せずに、色毎に表示部をそれぞれ単独で処理してもよい。さらに、ス テツプ S6の処理を実行せずに、例えば R、 G、 B表示部 6r、 6g、 6bをそれぞれ単独 で再書込み処理を順次実行してもよ ヽ。

[0093] 次に、液晶表示素子 1の表示部 6のリフレッシュ処理を行うタイミングについて図 7及 び図 8を用いて説明する。本実施の形態では、リフレッシュ処理は、表示領域内の画 素の焼付きを回避できる時間間隔や液晶表示素子 1が置かれた外部環境の照度に 基づいて実行される。図 7及び図 8は、表示領域の焼付きの評価方法を説明する図 である。図 7は、焼付き評価時及び評価終了後の表示画像の一例を示している。図 中左側の図は、画素の焼付き評価時の表示部 6を例示し、図中右側の図は、画素の 焼付き評価終了後の表示部 6を例示している。図 8は、図 7に示す巿松模様 (チエツ カーパターン）の表示時間と焼付き度 ΔΥとの関係を示すグラフである。図 8の横軸 は、巿松模様の表示時間（h)を表し、縦軸は、焼付き度 ΔΥを表している。図中左右 方向に延びる破線で示す直線は、焼付きの視認限界の境界を示し、図中縦方向に 延びる点線で示す直線は、本実施の形態におけるリフレッシュ処理の時間間隔を示 している。また、図中に示す太矢印は、焼付きを視認できる焼付き度 ΔΥの範囲を示 している。

[0094] 図 7に示すように、例えば表示部 6に巿松模様を所定時間表示させた後に、全面を 白色あるいは一定の中間調の色を表示する。そうすると、表示部 6に全面を白色ある いは一定の中間調の色を表示したにもかかわらず、図 7の図中右側に例示するよう に、市松模様が焼付きとして表示画面に残存する場合がある。表示部 6の焼付きの 度合は ΔΥを指標として評価される。 ΔΥは、巿松模様のうちの白表示領域 Aの明度 Yw及び黒表示領域 Bの明度 Ybから、 AY=Yw—Ybによって算出される。表示部 6 の焼付きが強いほど、黒表示領域 Bは黒くなるので Ybの値が低下して、 Ywと Ybとの 差が大きくなる。従って、 ΔΥの値が大きいほど、画素の焼付きが強いと判断すること ができる。 ΔΥを所定の時間間隔で例えば 0日〜数日に亘つて繰り返し算出すること により、図 8に示すようなグラフが得られる。なお、反射率の測定には、例えば大塚電 子株式会社製の分光測定機を用いることができる。

[0095] 図 8に示すように、画素の焼付きは表示時間が長くなるほど ΔΥが増加する。図中 に破線の直線で示すように、一般に ΔΥ≤0. 5 (標準白色板の Υ値を 100とした場合 )であれば、表示画面の焼付きが気にならないレベルと言える。そこで、本実施の形 態では、画素の焼付きの許容範囲は ΔΥ≤0. 5に設定されている。表示時間に対す る ΔΥの特性は、使用されている液晶材料等により異なる。本実施の形態では、同一 画像を約 13. 5時間表示していると ΔΥ>0. 5となって、表示画面に焼付き現象が視 認されるようになる。そこで、本実施の形態では、画素の焼付きに対して所定のマー ジンを確保する目的で、リフレッシュ処理が 12時間周期で行われるように設定される 。これにより、液晶表示素子 1の ΔΥは 0. 5未満に抑制できるため、表示画面の焼付 き発生が防止され、表示品位の向上を図ることができる。仮に、本実施の形態におけ るリフレッシュ処理を 24時間周期で行うと、 ΔΥは 0. 5を超えるので、表示画面に焼 付きが生じて液晶表示素子 1の表示品位は損なわれることになる。

[0096] 例えば表示制御回路 29には、焼付き発生を防止するためのリフレッシュ処理を開 始する時間間隔が記憶されている。表示制御回路 29は、タイマ 27から出力される時 間データが当該時間間隔を超えたら図 5に示す表示部 6のリフレッシュ処理を開始す る。表示制御回路 29は R、 G、 B表示部 6r、 6g、 6bのリフレッシュ処理が終了したら、 タイマ 27の時間データをリセットして、タイマ 27から出力される時間データとリフレツシ ュ処理を開始する時間間隔との比較を再開する。

[0097] さらに、液晶表示素子 1は、検知部 25の光センサ 26から出力された照度データに 基づ 、て上記時間間隔とは独立して自発的にリフレッシュ処理を開始できるようにな つている。表示制御回路 29は、光センサ 26から出力される照度データが所定の閾値 より低くなつたら図 5に示す表示部 6のリフレッシュ処理を開始する。表示制御回路 29 は R、 G、 B表示部 6r、 6g、 6bのリフレッシュ処理が終了したら、光センサ 26から出力 される照度データとリフレッシュ処理を開始する閾値との比較を再開する。このように 、液晶表示素子 1は、光センサ 26を具備することにより、液晶表示素子 1が暗い場所 に持ち込まれて画面が見えないような状況になると、 12時間周期に達していなくても 、表示制御回路 29が自発的に表示部 6のリフレッシュ処理を開始することができる。 これにより、画素の焼付きが防止されると共に液晶表示素子 1の利便性が向上する。 リフレッシュ処理を開始するための閾値は、例えば 50 (lx)に設定しておく。液晶表示 素子 1は反射型表示素子であるため、周囲の照度が 50 (lx)以下になると視認度が 著しく低下するので自発的リフレッシュ処理の指標として好適である。

[0098] 以上説明したように、本実施の形態によれば、液晶表示素子 1は、 R、 G、 B表示部 6r、 6g、 6bのリセット処理のタイミングを異ならせることにより、表示画面の視認性を 可能な限り保持したままで表示部 6のリフレッシュ処理を実行することができる。さらに 、液晶表示素子 1は、表示部 6の表示領域に焼付きが生じない間隔でフレッシュ処理 を実行することにより表示領域の焼付きが防止され、良好な表示品位を得ることがで きる。

[0099] 〔第 2の実施の形態〕

本発明の第 2の実施の形態による表示素子、それを用いた電子ペーパー、それを 用いた電子端末機器及びそれを用いた表示システム並びに表示素子の画像処理方 法について図 9及び図 10を用いて説明する。本実施の形態による表示素子は、リセ ット処理及び書込み処理を高速に駆動する点に特徴を有して！/ヽる。本実施の形態で は、表示素子として上記第 1の実施の形態と同様の構成の液晶表示素子 1を例にとり 、高速駆動方法として DDS (Dynamic Drive Scheme)駆動方法を例にとって説 明する。

[0100] 図 9は、 DDS駆動方法を説明する図である。図 9 (a)は、コレステリック液晶をプレ ーナ状態 (P状態）に駆動するための駆動波形であり、図 9 (b)は、コレステリック液晶 をフォーカルコニック状態 (FC状態）に駆動するための駆動波形である。図中上段は 、データ電極駆動回路 20から出力されるデータ信号電圧 Vdの波形を示し、図中段 は、走査電極駆動回路 21から出力される走査信号電圧 Vsの波形を示し、図中下段 は、液晶層の状態を模式的に示している。図中上段及び中段において、図の左から 右に時間経過を表し、図の上下方向は電圧を表している。

[0101] 図 9 (a)及び図 9 (b)に示すように、 DDS駆動方法は、液晶層をホメオト口ピック状 態 (HT状態)とするリセット期間 Trと、最終的な液晶層の状態を決定する書込み期間 Twと、書込み期間 Twで決定された液晶層の状態を保持する保持期間 Thとの 3つ の期間に分けることができる。

[0102] まず、液晶層をプレーナ状態にするための駆動方法について説明する。図 9 (a)に 示すように、リセット期間 Trの前半の約 1Z2の期間では、走査信号電圧 Vsが + 31V となるのに対しデータ信号電圧 Vdが ±4V (不図示）となり、後半の約 1Z2の期間で は、走査信号電圧 Vsが 3 IVとなるのに対しデータ信号電圧 Vdが士 4V (不図示） となる。このため、液晶層には、リセット期間 Trの間には ± 31Vと ±4Vの差分のパノレ ス電圧が印加される。これにより、図中下段に示すように、液晶層はホメオト口ピック状 態になる。リセット期間 Trの時間は、例えば数十〜数百 msである。

[0103] リセット期間 Trが終了して書込み期間 Twになる。書込み期間 Twは時間的に 4つ の期間に分けられている。書込み期間 Twの時間は、例えば数 ms以下であり、書込 み期間中の正負パルスの印加時間は、例えば lms以下である。まず、第 1期間では 、走査信号電圧 Vsが OV、データ信号電圧 Vdが +4Vか 4Vのいずれかとなり、第 2期間では、走査信号電圧 Vsが + 12Vとなるのに対しデータ信号電圧 Vdがー 4Vと なり、第 3期間では、走査信号電圧 Vsがー 12Vとなるのに対しデータ信号電圧 Vdが +4Vとなる。第 4期間では、走査信号電圧 Vsが OV、データ信号電圧 Vdが +4Vか —4Vのいずれかとなる。従って、第 1及び第 4期間では、液晶層には ±4Vの電圧が 印加される。また、第 2、第 3期間では、 ± 16Vのパルス電圧が印加される。これによ り、図中下段に示すように、液晶層はホメオト口ピック状態を維持する。

[0104] 書込み期間 Twが終了して保持期間 Thになる。保持期間 Thは時間的に 2つの期 間に分けられている。書込み期間 Twが終了した直後の初期期間には、リセット期間 Trの約 1Z2に相当する時間だけ所定のパルス電圧を印加する。当該初期期間の前 半の約 1Z2の期間では、走査信号電圧 Vsが + 28Vとなるのに対しデータ信号電圧 Vdが ±4V (不図示）となり、後半の約 1Z2の期間では、走査信号電圧 Vsがー 28V となるのに対しデータ信号電圧 Vdが ±4V (不図示）となる。このため、液晶層には、 初期期間の間に ± 28Vと ±4Vの差分のパルス電圧が印加される。これにより、図中 下段に示すように、液晶層はホメオト口ピック状態を維持する。保持期間の終了後は 、例えば走査信号電圧 Vsは OV、データ信号電圧 Vdは ±4Vとなり、液晶層にはそ の差分の ±4Vの電圧が印加される。これにより、液晶層はプレーナ状態になる。 [0105] 次に、液晶層をフォーカルコニック状態に駆動するための駆動方法について説明 する。図 9 (b)に示すように、リセット期間 Trでは、プレーナ状態に駆動する際と同様 の電圧パルスが液晶層に印加される。これにより、液晶層はホメオト口ピック状態にな る。

[0106] リセット期間 Trが終了して書込み期間 Twになる。書込み期間 Twの第 1期間では、 走査信号電圧 Vsが OV、データ信号電圧 Vdが +4Vか 4Vのいずれかとなり、第 2 期間では、走査信号電圧 Vsが + 12Vとなるのに対しデータ信号電圧 Vdが +4Vとな り、第 3期間では、走査信号電圧 Vsがー 12Vとなるのに対しデータ信号電圧 Vdがー 4Vとなる。第 4期間では、走査信号電圧 Vsが OV、データ信号電圧¥(1が+4¥かー4 Vのいずれかとなる。従って、第 1及び第 4期間では、液晶層には ±4Vの電圧が印 カロされて電界はほぼゼロになる。また、第 2、第 3期間では、 ±8Vのパルス電圧が印 カロされる。第 2、第 3期間に液晶層に印加される電圧は、プレーナ状態に駆動する場 合に比べて低いので、図中下段に示すように、液晶層はトランジェント (過渡)プレー ナ状態 (TP状態）になる。従って、液晶層は螺旋構造を形成している途中の状態に なる。

[0107] 書込み期間 Twが終了して保持期間 Thの初期期間に、プレーナ状態に駆動する 場合と同様の電圧パルスを液晶層に印加すると、液晶層はフォーカルコニック状態 になる。保持期間の終了後は、例えば走査信号電圧 Vsは OV、データ信号電圧 Vd は ±4Vとなり、液晶層にはその差分の ±4Vの電圧が印加され、液晶層はフォー力 ルコニック状態を維持する。

[0108] 以上説明したように、書込み期間 Twに相対的に高い電圧を液晶層に印加するとプ レーナ状態とすることができ、書込み期間 Twに相対的に低い電圧を液晶層に印加 するとフォーカルコニック状態とすることができる。

[0109] 図 10は、 DDS駆動方法をリセット処理及び書込み処理に適用した場合の駆動波 形を例示している。図 10では、図 1に示す B表示部 6bの複数画素のうち、第 1乃至第 3行目の走査電極 17bと第 1列目のデータ電極 19bとの交差部のピクセル（1, 1)、 ( 2, 1)、 (3, 1)に印加される液晶印加電圧が示されている。図 10において、図の左 力も右に時間経過を表し、図の上下方向は電圧を表している。 [0110] 図 10に示すように、図 5に示すステップ S7のリセット処理は、 DDS駆動方法におけ るリセット期間 Trで施され、 B用液晶層 3bがホメオト口ピック状態になる。 DDS駆動方 法では、 Bピクセル（1, 1)のリセット期間 Trの開始力も Bピクセル（2, 1)のリセット期 間 Trの開始までの時間を例えば lms程度にすることができる。このため、 1つのピク セルに必要なリセット期間 Trが例えば 20msとすると、全体のリセット期間 Trは 20+ ( n—l) ms (nは走査電極の数）になる。図 10では 3本の走査電極 17bを例示している ため、リセット期間 Trは 22msになる。

[0111] 次に、 DDS駆動方法における書込み期間 Twにおいて、図 5に示すステップ S8の 書込み処理が B表示部 6bに施される。第 1乃至第 3行の走査電極 17bが順次走査さ れ、所定の駆動データがピクセル（1, 1)、 (2, 1)、 (3, 1)にそれぞれ印加される。こ れにより、表示部の書込み処理が終了する。図 3に示すコレステリック液晶を用いた 液晶表示素子の一般的な駆動方法では、 1本の走査電極を駆動するために例えば 20ms程度の選択期間が必要である。このため、 n本の走査電極を駆動するために は、全画素の選択期間は 20 X n (ms)必要になる。これに対し、 DDS駆動方法は、リ セット期間 Trを 20+ (n—l) msとすることができるので、図 3に示す駆動方法に比べ て高速に液晶層を駆動することができる。

[0112] 以上説明したように、本実施の形態によれば、リセット処理及び書込み処理に DDS 駆動方法のような高速駆動方法を適用することにより、再書込み処理の時間を短くで きるので、上記第 1の実施の形態と比較して再書込み処理時の表示画面の視認性を 向上することができる。さらに、本実施の形態よれば、上記第 1の実施の形態と同様 に、表示部 6の表示領域に焼付きが生じない間隔でフレッシュ処理を実行することに より、表示領域の焼付きが防止された良好な表示品位の表示素子を得ることができる

[0113] 本発明は、上記実施の形態に限らず種々の変形が可能である。

上記第 1の実施の形態では、全表示領域内の全画素に同時にリセット処理を施し ているが、本発明はこれに限られない。例えば、全ての走査電極のうちの複数本の 走査電極を一組として同時に選択し、当該組毎にリセット処理を順次施して、全画素 のリセット処理が終了して力 書込み処理を実行しても、上記実施の形態と同様の効 果が得られる。

[0114] また、上記実施の形態では、 R、 G、 B表示部 6r、 6g、 6gは、それぞれ別個独立に 駆動できるように構成されているが、本発明はこれに限られない。例えば、走査電極 駆動回路 20の所定の出力端子は走査電極 17b、 17g、 17rの所定の各入力端子に 共通接続されていてもよい。この場合、 R、 G、 B表示部 6r、 6g、 6gの各走査電極 17r 、 17g、 17bに同じ電圧が印加されてしまうが、再書込み処理をしない表示部の液晶 層に印加される電圧がほぼ OVとなるようにデータ電極に印加される電圧を調整する ことにより、上記第 1及び第 2の実施の形態と同様の効果が得られる。

[0115] 上記実施の形態では、マトリクス型表示方式の液晶表示素子を例にとって説明した が本発明はこれに限られない。例えば、表示したいセグメントだけに独立に電圧を印 加するスタティック型や表示セグメントを時系列的にタイミングを合わせて駆動するダ イナミック (マルチプレックス)型などの駆動方式を用いたセグメント型表示方式の液 晶表示素子にも適用できる。

[0116] 上記実施の形態では、液晶表示素子 1は、光センサ 26及びタイマ 27を有している 力 本発明はこれに限られない。例えば、液晶表示素子 1は、タイマ 27のみを有して いても、表示領域の焼付きを防止できるので、上記実施の形態と同様の効果が得ら れる。

産業上の利用可能性

[0117] 表示部のリフレッシュ処理が実行される表示素子に適用できる。

Claims

請求の範囲

[1] 第 1の表示領域を備えた第 1の表示部と、

前記第 1の表示部と積層され、前記第 1の表示領域に対応配置された第 2の表示 領域を備えた第 2の表示部と、

表示領域を同一の表示状態に遷移させるリセット処理を前記第 1の表示部に施して から前記第 2の表示部の前記リセット処理を開始するように制御する表示制御部と を有することを特徴とする表示素子。

[2] 請求項 1記載の表示素子において、

前記第 1及び第 2の表示部は、複数の走査電極と、前記複数の走査電極に交差し て配置された複数のデータ電極と、前記複数の走査電極と前記複数のデータ電極と の交差部にそれぞれ形成されてマトリクス状に配置された複数の画素とをそれぞれ 有し、

前記表示制御部は、前記複数の走査電極が同時に選択されるように制御して、前 記第 1又は第 2の表示部に前記リセット処理を施すこと

を特徴とする表示素子。

[3] 請求項 2記載の表示素子において、

前記表示制御部は、ほぼ同一波形の電圧パルスが前記複数の画素に同時に印加 されるように制御して、前記第 1又は第 2の表示部に前記リセット処理を施すこと を特徴とする表示素子。

[4] 請求項 1乃至 3のいずれか 1項に記載の表示素子において、

前記表示制御部は、前記第 1の表示部の前記リセット処理が終了してから前記第 1 の表示領域に画像データを書込む書込み処理を開始し、前記書込み処理が終了し て力 前記第 2の表示部の前記リセット処理を開始するように制御すること

を特徴とする表示素子。

[5] 請求項 1乃至 4のいずれか 1項に記載の表示素子において、

光を反射する状態、透過する状態、又はそれらの中間的な状態をそれぞれ示して 互いに異なる色の光を反射する前記第 1及び第 2の表示部と共に積層され、前記第 1及び第 2の表示領域に対応配置された第 3の表示領域を備え、光を反射する状態 、透過する状態、又はそれらの中間的な状態を示し、前記第 1及び第 2の表示部で 反射する光と異なる色の光を反射する第 3の表示部をさらに有すること

を特徴とする表示素子。

[6] 請求項 5記載の表示素子において、

前記表示制御部は、表示画像の色調に最も近い色を反射する前記第 1乃至第 3の 表示部のうちの 1つを他とは独立したタイミングで制御して前記リセット処理を施すこと を特徴とする表示素子。

[7] 請求項 1乃至 6のいずれか 1項に記載の表示素子において、

前記リセット処理を開始するタイミングを検知する検知部をさらに有すること を特徴とする表示素子。

[8] 請求項 7記載の表示素子において、

前記検知部は、前記表示領域の焼付きを回避できる時間間隔を計測するための計 測部を有すること

を特徴とする表示素子。

[9] 請求項 7又は 8に記載の表示素子において、

前記検知部は、外部環境の照度を検出する光検出部を有すること

を特徴とする表示素子。

[10] 請求項 9記載の表示素子において、

前記表示制御部は、前記光検出部で検出される前記照度が所定値より低くなつた ら前記第 1の表示部の前記リセット処理を開始するように制御すること

を特徴とする表示素子。

[11] 請求項 5乃至 10のいずれか 1項に記載の表示素子において、

前記第 1乃至第 3の表示部は、メモリ性を有すること

を特徴とする表示素子。

[12] 請求項 5乃至 11のいずれか 1項に記載の表示素子において、

前記第 1乃至第 3の表示部は、

対向配置された一対の基板と、

前記基板間に封止され、コレステリック相を形成する液晶と を有すること

を特徴とする表示素子。

[13] 請求項 12記載の表示素子において、

前記リセット処理及び前記書込み処理には、 DDS駆動方法が用いられること を特徴とする表示素子。

[14] 請求項 1記載の表示素子において、

前記第 1及び第 2の表示領域は、セグメント型表示方式の表示セグメントであること を特徴とする表示素子。

[15] 画像を表示する電子ペーパーにおいて、

請求項 1乃至 14のいずれか 1項に記載の表示素子を備えていることを特徴とする 電子ペーパー。

[16] 画像を表示する電子端末機器にぉ ヽて、

請求項 15記載の電子ペーパーを備えていることを特徴とする電子端末機器。

[17] 画像を表示する表示システムにおいて、

請求項 16記載の電子端末機器を備えていることを特徴とする表示システム。

[18] 第 1の表示領域を備えた第 1の表示部と、前記第 1の表示部と積層され、前記第 1 の表示領域に対応配置された第 2の表示領域を備えた第 2の表示部とを駆動して画 像を表示する表示素子の画像処理方法にぉ 、て、

表示領域を同一の表示状態に遷移させるリセット処理を前記第 1の表示部に施して から前記第 2の表示部の前記リセット処理を開始すること

を特徴とする表示素子の画像処理方法。

[19] 請求項 18記載の表示素子の画像処理方法において、

前記第 1及び第 2の表示部に備えられた複数の走査電極が同時に選択されるよう に制御して、前記第 1又は第 2の表示部に前記リセット処理を施すこと

を特徴とする表示素子の画像処理方法。

[20] 請求項 19記載の表示素子の画像処理方法において、

前記複数の走査電極と、前記複数の走査電極に交差して配置された複数のデータ 電極との交差部にそれぞれ形成されてマトリクス状に配置された複数の画素に、ほぼ 同一波形の電圧パルスが同時に印加されるように制御して、前記第 1又は第 2の表 示部に前記リセット処理を施すこと

を特徴とする表示素子の画像処理方法。

[21] 請求項 18乃至 20のいずれか 1項に記載の表示素子の画像処理方法において、 前記第 1の表示部の前記リセット処理が終了してから前記第 1の表示領域に画像デ 一タを書込む書込み処理を開始し、

前記書込み処理が終了してから前記第 2の表示部の前記リセット処理を開始するこ と

を特徴とする表示素子の画像処理方法。

[22] 請求項 18乃至 21のいずれか 1項に記載の表示素子の画像処理方法において、 前記第 1の表示部と、前記第 2の表示部と、前記第 1及び第 2の表示部と共に積層 されて第 3の表示領域を備えた第 3の表示部とは、互いに異なる色の光を反射し、 表示画像の色調に最も近い色を反射する前記第 1乃至第 3の表示部のうちの 1つ を他とは独立したタイミングで前記リセット処理を施すこと

を特徴とする表示素子の画像処理方法。

[23] 請求項 22記載の表示素子の画像処理方法にぉ 、て、

前記表示領域の焼付きを回避できる時間間隔で前記リセット処理を開始するように 制御すること

を特徴とする表示素子の画像処理方法。

[24] 請求項 23記載の表示素子の画像処理方法にお 、て、

外部環境の照度が所定値より低くなつたら前記第 1の表示部の前記リセット処理を 開始するように制御すること

を特徴とする表示素子の画像処理方法。

[25] 請求項 22記載の表示素子の画像処理方法にぉ 、て、

DDS駆動方法を用いて前記リセット処理及び前記書込み処理を施すこと を特徴とする表示素子の画像処理方法。