JP5910259B2 - 制御装置、表示装置、電子機器および制御方法 - Google Patents

Description

本発明は、複数回の電圧印加によって画像を書き換える技術に関する。

特許文献１には、マイクロカプセルを用いた電気泳動方式の表示装置が開示されている。この表示装置は、アクティブマトリクス方式であり、行方向へ伸びた複数の行電極と、列方向に伸びた複数の列電極との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。マイクロカプセルには、互いに反対の極性に帯電させられた白粒子と黒粒子が封入されている。行電極と列電極に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。すると、この電位差によって生じた電界の作用により白粒子と黒粒子がマイクロカプセル内で移動し、白粒子と黒粒子の分布が変化して画像が表示される。

特開２００９−２５１６１５号公報

ところで、電気泳動方式の表示装置で画像を書き換える際に、書き換えを要する画素を抽出し、当該画素に対応する画素電極だけに電圧を印加する駆動方式が知られている。この駆動方式は、画像の書き換えが高速である反面、書き換えられた画素の画素電極から書き換えられなかった画素の画素電極に電流がリークすることにより、書き換えられなかった画素ににじみが発生することがある。このにじみは、画素のリフレッシュにより解消され得るが、それまでに印加された電圧の極性のバランスが崩れることにより、画素の劣化が進むという問題がある。
これに対して本発明は、電流のリークが発生した領域での画素の劣化を抑制する技術を提供する。

本発明は、各々が画素に対応する複数の第１電極と、前記複数の第１電極に対向させて設けられた第２電極と、前記第１電極と前記第２電極に挟まれた表示素子とを有する表示部を備えた表示装置を制御する制御装置であって、前記画素の階調を第１階調から第２階調に変化させる場合に、第１電圧を前記第１電極に複数回印加し、前記画素の階調を前記第２階調から前記第１階調に変化させる場合に、前記第１電圧と極性が異なる第２電圧を前記第１電極に複数回印加する印加手段と、前記表示部の全部又は一部を構成する複数の画素により表示された第１画像を、前記複数の画素が前記第１階調を表示する画像に変化させた後、前記複数の画素により第２画像を表示させるように前記印加手段を制御する印加制御手段とを備え、前記印加制御手段は、前記複数の画素に含まれる各画素において、前記第１画像を表示させる前に最後に前記複数の画素の各々の階調が前記第１階調であった状態から、前記第１画像を表示させた後に最初に前記複数の画素の各々の階調が前記第１階調になるまでの、前記第１電圧と前記第２電圧の印加回数が同数となるように前記印加手段を制御することを特徴とする制御装置を提供する。
この構成によれば、第１画像におけるリーク電流による画素電極の帯電が、第１画像を表示させた後に最初に前記複数の画素の階調が第１階調に変化させられた状態におけるリーク電流による画素電極の帯電によって相殺されるから、電流のリークが発生した領域での画素の劣化を抑制することができる。

前記制御装置において、前記印加制御手段は、前記複数の画素により表示された前記第１画像を、前記複数の画素が前記第１階調を表示する画像、前記複数の画素が前記第２階調を表示する画像、前記複数の画素が前記第１階調を表示する画像、前記第２画像の順に変化させるように前記印加手段を制御するようにしてもよい。
この構成によれば、リーク電流による色のにじみを抑制することができる。

前記制御装置において、前記印加制御手段は、前記複数の画素により表示された前記第１画像を、前記複数の画素が前記第１階調を表示する画像、前記第２画像の順に変化させるように前記印加手段を制御するようにしてもよい。
この構成によれば、画像の書き換えを高速に行うことができる。

前記制御装置において、前記印加制御手段は、Ｍ階調（３≦Ｍ）における最高又は最低の階調を前記第１階調として前記印加手段を制御するようにしてもよい。
この構成によれば、中間階調を第１階調とする場合と比べて、にじみの抑制の効果を高めることができる。

前記制御装置において、前記印加制御手段は、Ｍ階調（３≦Ｍ）における中間階調を前記第１階調として前記印加手段を制御するようにしてもよい。
この構成によれば、比較的中間階調が多用された画像の書き換えを高速に行うことができる。

また、本発明は、各々が画素に対応する複数の第１電極と、前記複数の第１電極に対向させて設けられた第２電極と、前記第１電極と前記第２電極に挟まれた表示素子とを有する表示部と、前記制御装置とを有することを特徴とする表示装置を提供する。

また、本発明は、前記表示装置を有することを特徴とする電子機器を提供する。

また、本発明は、各々が画素に対応する複数の第１電極と、前記複数の第１電極に対向させて設けられた第２電極と、前記第１電極と前記第２電極に挟まれた表示素子とを有する表示部を備えた表示装置を制御する制御方法であって、前記画素の階調を第１階調から第２階調に変化させる場合に、第１電圧を前記第１電極に複数回印加し、前記画素の階調を前記第２階調から前記第１階調に変化させる場合に、前記第１電圧と極性が異なる第２電圧を前記第１電極に複数回印加する印加ステップと、前記表示部の全部又は一部を構成する複数の画素により表示された第１画像を、前記複数の画素が前記第１階調を表示する画像に変化させた後、前記複数の画素により第２画像を表示させるように前記印加ステップにおける電圧の印加を制御する印加制御ステップとを有し、前記印加制御ステップでは、前記複数の画素に含まれる各画素において、前記第１画像を表示させる前に最後に前記複数の画素の各々の階調が前記第１階調であった状態から、前記第１画像を表示させた後に最初に前記複数の画素の各々の階調が前記第１階調になるまでの、前記第１電圧と前記第２電圧の印加回数が同数となるように前記印加ステップにおける電圧の印加を制御する
ことを特徴とする制御方法を提供する。

電子機器１のハードウェア構成を示すブロック図。 表示部１０の断面構造を示す模式図。 表示部１０の回路の構成を示す図。 画素１４の等価回路を示す図。 コントローラー２０の機能構成を示す図。 にじみの発生を示す図。 駆動テーブルを用いて画像の書き換えを実行した例を示す図。 駆動テーブルを用いて画像の書き換えを実行した例を示す図。 ＩＤテーブルを示す図。 駆動テーブルを示す図。 ＶＲＡＭ４０及びＲＡＭ５０の各記憶領域を示す図。 １フレーム期間におけるコントローラー２０の動作を示す流れ図。 各記憶領域の記憶内容を示す図。 各記憶領域の記憶内容を示す図。 駆動テーブルを示す図。 ＩＤテーブルを示す図。 駆動テーブルを示す図。 駆動テーブルを示す図。

＜実施形態の構成＞
図１は、電子機器１のハードウェア構成を示すブロック図である。電子機器１は、画像を表示する表示装置である。この例で、電子機器１は、電子書籍（文書の一例）を閲覧するための装置、いわゆる電子ブックリーダーである。電子機器１は、表示部１０と、コントローラー２０と、ＣＰＵ３０と、ＶＲＡＭ４０と、ＲＡＭ５０と、記憶部６０と、入力部７０とを有する。表示部１０は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部１０は、モノクロ複数階調（この例では白黒２階調）の像を表示する。コントローラー２０は、表示部１０を制御する制御装置である。ＣＰＵ３０は、電子機器１の各部を制御する装置である。ＣＰＵ３０は、ＲＡＭ５０をワークエリアとして、ＲＯＭ（図示略）または記憶部６０に記憶されているプログラムを実行する。ＶＲＡＭ４０は、表示部１０に表示させる画像を示す画像データを記憶するメモリーである。ＲＡＭ５０は、データを記憶する揮発性のメモリーである。記憶部６０は、電子書籍のデータ（書籍データ）に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、ＨＤＤまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部６０は、複数の電子書籍のデータを記憶することができる。入力部７０は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。

図２は、表示部１０の断面構造を示す模式図である。表示部１０は、第１基板１１と、電気泳動層１２と、第２基板１３とを有する。第１基板１１および第２基板１３は、電気泳動層１２を挟持するための基板である。

第１基板１１は、基板１１１と、接着層１１２と、回路層１１３とを有する。基板１１１は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板１１１は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板１１１は、可撓性を有しないガラスにより形成されていてもよい。接着層１１２は、基板１１１と回路層１１３とを接着する層である。回路層１１３は、電気泳動層１２を駆動するための回路を有する層である。回路層１１３は、画素電極１１４（第１電極の一例）を有する。

電気泳動層１２は、マイクロカプセル１２１と、バインダー１２２とを有する。マイクロカプセル１２１は、バインダー１２２によって固定されている。バインダー１２２としては、マイクロカプセル１２１との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル１２１は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル１２１は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル１２１と画素電極１１４との間には、接着剤により形成された接着層が設けられてもよい。

分散媒は、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子またはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。

第２基板１３は、共通電極１３１（第２電極の一例）と、フィルム１３２とを有する。フィルム１３２は、電気泳動層１２の封止および保護をするものである。フィルム１３２は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極１３１は、透明で導電性を有する材料、例えば酸化インジウムスズ（Indium Tin Oxide、ＩＴＯ）により形成される。

図３は、表示部１０の回路の構成を示す図である。表示部１０は、ｍ本の走査線１１５と、ｎ本のデータ線１１６と、ｍ×ｎ個の画素１４と、走査線駆動回路１６と、データ線駆動回路１７とを有する。走査線駆動回路１６およびデータ線駆動回路１７は、コントローラー２０により制御される。走査線１１５は、行方向（ｘ方向）に沿って配置されており、走査信号を伝達する。走査信号は、ｍ本の走査線１１５の中から一の走査線１１５を順次排他的に選択する信号である。データ線１１６は、列方向（ｙ方向）に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線１１５とデータ線１１６とは絶縁されている。画素１４は、走査線１１５およびデータ線１１６の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線１１５のうち一の走査線１１５を他と区別する必要があるときは、第１行、第２行、・・・、第ｍ行の走査線１１５という。データ線１１６についても同様である。ｍ×ｎ個の画素１４により、表示領域１５が形成される。表示領域１５のうち、第ｉ行第ｊ列の画素１４を区別するときは、画素Ｐ（ｊ，ｉ）という。階調値等、画素１４と一対一に対応するパラメーターについても同様である。

走査線駆動回路１６は、ｍ本の走査線１１５の中から、一の走査線１１５を順次排他的に選択するための走査信号Ｙを出力する。走査信号Ｙは、順次排他的にＨ（High）レベルとなる信号である。データ線駆動回路１７は、データ信号Ｘを出力する。データ信号Ｘは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路１７は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。

図４は、画素１４の等価回路を示す図である。画素１４は、トランジスター１４１と、容量１４２と、画素電極１１４と、電気泳動層１２と、共通電極１３１とを有する。トランジスター１４１は、画素電極１１４へのデータの書き込みを制御するスイッチング素子、例えばｎチャネルのＴＦＴ（Thin Film Transistor）である。トランジスター１４１のゲート、ソース、およびドレインはそれぞれ、走査線１１５、データ線１１６、および画素電極１１４に接続されている。Ｌ（Low）レベルの走査信号（非選択信号）がゲートに入力されているとき、トランジスター１４１のソースとドレインは絶縁する。Ｈレベルの走査信号（選択信号）がゲートに入力されると、トランジスター１４１のソースとドレインは導通し、画素電極１１４にデータ電圧が書き込まれる。また、トランジスター１４１のドレインには容量１４２も接続されている。容量１４２の他端は、電位Ｖｃｏｍの容量配線１１７に接続されている。容量１４２は、データ電圧に応じた電荷を保持する。

画素電極１１４は、画素１４に一つずつ設けられており、共通電極１３１と対向している。共通電極１３１は、すべての画素１４に共通であり、共通電極用配線１１８を介して電位ＥＰｃｏｍが与えられる。電位ＥＰｃｏｍは、電位Ｖｃｏｍと同電位としてもよい。画素電極１１４と共通電極１３１との間には電気泳動層１２が挟まれている。画素電極１１４、電気泳動層１２、および共通電極１３１により、電気泳動素子１４３が形成される。電気泳動層１２には、画素電極１１４と共通電極１３１との電位差に相当する電圧が印加される。マイクロカプセル１２１において、電気泳動層１２に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が正（例えば＋１５Ｖ）である場合、負に帯電している白の電気泳動粒子が画素電極１１４側に移動し、正に帯電している黒の電気泳動粒子が共通電極１３１側に移動する。このとき第２基板１３側から表示部１０を見ると、画素が黒に見える。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が負（例えば−１５Ｖ）である場合、正に帯電している黒の電気泳動粒子が画素電極１１４側に移動し、負に帯電している白の電気泳動粒子が共通電極１３１側に移動する。このとき、画素が白に見える。

なお、以下の説明においては、走査線駆動回路１６が第１行の走査線を選択してから第ｍ行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線１１５は、１フレームに一回ずつ選択され、各画素１４には１フレームに一回ずつデータ信号が供給される。

図５は、コントローラー２０の機能構成を示す図である。
印加手段２０１は、画素１４の階調を第１階調から第２階調に変化させる場合に、第１電圧を画素電極１１４にＮ回（２≦Ｎ）印加し、画素１４の階調を第２階調から第１階調に変化させる場合に、第１電圧と極性が異なる第２電圧を画素電極１１４にＮ回印加する。

具体的には、次のとおりである。本実施形態では、第１階調は白に対応し、第２階調は黒に対応する。第１画像及び第２画像は、ＶＲＡＭ４０に記憶された画像データに基づく画像であり、第１画像は、書き換え前の画像データに対応する画像であり、第２画像は、書き換え後の画像データに対応する画像である。第１画像及び第２画像は、どのような画像であってもよい。例えば、第１階調と第２階調が混在する画像でもよいし、全画素が第１階調又は第２階調のいずれかである画像でもよい。コントローラー２０は、画素１４の表示状態を白から黒又は黒から白へ変化させる際に、画素１４に１フレームだけデータ信号を供給するのではなく、複数フレームに渡って画素１４へデータ信号を供給することにより表示状態を変化させる。これは、表示状態を白から黒又は黒から白へ変化させるにあたって、１フレームだけ電気泳動粒子に電界を与えても電気泳動粒子が完全には移動し切らないためである。Ｎは２以上の整数であり、電気泳動粒子が電極間を十分に移動し切る値、すなわち表示状態が白から黒、又は黒から白へ変化するのに十分な値であれば、任意の値とすることができる。常温においてはＮは７〜８程度に設定されることが多い。高温時には、電界に対する電気泳動粒子の応答性が向上するため、Ｎは４程度でもよい。本実施形態では、簡単のため、Ｎが４である場合を例に説明する。つまり、コントローラー２０は、画素１４の表示状態を白から黒へ変化させる場合、画素１４に黒を表示させるためのデータ信号を４フレームに渡って画素１４へ供給する。その結果、画素電極１１４に４フレームに渡って＋１５Ｖの電圧（第１電圧の一例）が印加される。一方、画素１４の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号を４フレームに渡って画素１４へ供給する。その結果、画素電極１１４に４フレームに渡って−１５Ｖの電圧（第２電圧の一例）が印加される。

印加制御手段２０２は、表示部１０の全部又は一部を構成する複数の画素により表示された第１画素を、前記複数の画素が第１階調を表示する画像に変化させた後、前記複数の画素により第２画像を表示させるように印加手段２０１を制御する。さらに、印加制御手段２０２は、前記複数の画素に含まれる各画素において、第１画像を表示させる前に最後に前記複数の画素の各々の階調が第１階調であった状態から、第１画像を表示させた後に最初に前記複数の画素の各々の階調が第１階調になるまでの、第１電圧と第２電圧の印加回数が同数となるように印加手段２０１を制御する。

ここで、従来技術の問題点について説明する。
図６は、にじみの発生の例を示す図である。この例は、表示部１０の表示領域１５を縦方向、横方向にそれぞれ２分割して合計４つの小領域に分割し、小領域毎に白画像と黒画像のいずれかを表示させた例である。図６（Ａ）、（Ｄ）ではすべての小領域で白が表示され、（Ｂ）、（Ｅ）では全ての小領域で黒が表示され、（Ｃ）では左上及び右下の小領域で黒、右上及び左下の小領域で白が表示され、（Ｆ）では左上及び右下の小領域で白、右上及び左下の小領域で黒が表示される。ここでは、（Ａ）から（Ｆ）の画像をこの順に繰り返し表示する場合を考える。

小領域内に示した「ｏ」は、共通電極１３１に対する画素電極１１４の電位差が０Ｖとなる電圧ｏ（ｏ＝ＥＰｃｏｍ）が画素電極１１４に印加されたことを表す。「ｗ」は、画素１４の表示状態を黒から白に変化させる電圧、すなわち、共通電極１３１に対する画素電極１１４の電位差が−１５Ｖとなる電圧ｗが画素電極１１４に印加されたことを表す。「ｂ」は、画素１４の表示状態を白から黒に変化させる電圧、すなわち、共通電極１３１に対する画素電極１１４の電位差が＋１５Ｖとなる電圧ｂが画素電極１１４に印加されたことを表す。なお、前述のとおり、電圧ｗ及び電圧ｂは４フレームに渡って印加される。

小領域間の境界線から延びる白色の矢印は、互いに隣接する小領域間において生じ得る白表示のにじみの方向を示す。図６（Ａ）、（Ｃ）、（Ｄ）、（Ｆ）においては、電圧ｏの小領域と電圧ｗの小領域が隣接しているため、電圧ｏの小領域から電圧ｗの小領域へ向かって電流がリークし、電圧ｏの小領域では、電圧ｗの小領域との境界線付近の画素電極１１４が共通電極１３１に対して負に帯電する。すると、負に帯電した部分の画素電極１１４側に黒の電気泳動粒子が、共通電極１３１側に白の電気泳動粒子が引き寄せられるので、境界線から電圧ｏの小領域の内部へ向かって白のにじみが見えるようになる。なお、（Ａ）と（Ｄ）でも図示の方向に白表示のにじみが生じ得るような電流のリークが発生するため、電圧ｏの小領域では、電圧ｗの領域との境界線付近の画素電極１１４が負に帯電するが、ともに白が表示された小領域間でのリークであるため、実際はにじみはほとんど視認されない。

さて、図６の例において、（Ａ）、（Ｂ）、（Ｃ）、・・・、（Ｆ）、（Ａ）・・・の順に表示部１０の書き換えを何度も繰り返した場合、各小領域における電圧ｗと電圧ｂの印加回数は等しくなっており、バランスが取れている。しかしながら、これとは別に、上記のように図６（Ａ）、（Ｃ）、（Ｄ）、（Ｆ）においては、小領域間の境界線付近におけるリーク電流によって各画素電極１１４に同じ極性（この例では、負極性）の電圧が繰り返し印加されるため、小領域間の境界線付近においてＤＣバランスが負極性側に偏ることとなる。このようにＤＣバランスが崩れた領域では、画素電極１１４の腐食や電気泳動層１２の劣化を招いてしまう。このため、各小領域における電圧ｗと電圧ｂの印加回数のバランスのみならず、境界線付近の電流リークに基づく電圧まで考慮してＤＣバランスをとることが好ましい。

図７は、このような問題が生じない書き換えシーケンスを示す図である。図７（Ａ）から（Ｈ）の画像をこの順に繰り返し表示する場合を考える。図７（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）ではすべての小領域で白が表示され、（Ｂ）、（Ｆ）では全ての小領域で黒が表示され、（Ｄ）では左上及び右下の小領域で黒、右上及び左下の小領域で白が表示され、（Ｈ）では左上及び右下の小領域で白、右上及び左下の小領域で黒が表示される。

小領域間の境界線から延びる白色の矢印は、互いに隣接する小領域間において生じ得る白表示のにじみの方向を示し、黒色の矢印は、互いに隣接する小領域間において生じ得る黒表示のにじみの方向を示す。図７（Ａ）、（Ｅ）においては、図６と同様に電圧ｏの小領域から電圧ｗの小領域へ向かって電流がリークする。これにより、電圧ｏの小領域では、電圧ｗの小領域との境界線付近の画素電極１１４が共通電極１３１に対して負に帯電し、白表示のにじみが生じ得る。ただし、にじみが生じる先の小領域も白表示が行われているため、実際はにじみはほとんど視認されない。
図７（Ｄ）、（Ｈ）においては、電圧ｏの小領域と電圧ｂの小領域が隣接しているため、電圧ｂの小領域から電圧ｏの小領域へ向かって電流がリークし、電圧ｏの小領域では、電圧ｂの小領域との境界線付近の画素電極１１４が共通電極１３１に対して正に帯電する。すると、正に帯電した部分の画素電極１１４側に白の電気泳動粒子が、共通電極１３１側に黒の電気泳動粒子が引き寄せられるので、境界線から電圧ｏの小領域の内部へ向かって黒のにじみが見えるようになる。

図７の例において、（Ａ）、（Ｂ）、（Ｃ）、・・・、（Ｈ）、（Ａ）・・・の順に表示部１０の書き換えを何度も繰り返した場合、各小領域における電圧ｗと電圧ｂの印加回数は同一であり、バランスが取れている。
これに加え、境界線付近の電流リークに基づく電圧についても、ＤＣバランスが取れている。具体的には、左上及び右下の小領域に着目すると、図７（Ａ）において境界線付近の画素電極１１４が共通電極１３１に対して負に帯電する一方、図７（Ｈ）において正に帯電するため、（Ａ）から（Ｈ）のトータルで見ると境界線付近の電流リークに基づく電圧のＤＣバランスが取れている。同様に、右上及び左下の小領域に着目すると、図７（Ｅ）において境界線付近の画素電極１１４が共通電極１３１に対して負に帯電する一方、図７（Ｄ）において正に帯電するため、（Ａ）から（Ｈ）のトータルでは境界線付近の電流リークに基づく電圧のＤＣバランスが取れている。

このように、図７に示す画像書き換えにおいては、境界線付近の電流リークに基づく電圧まで考慮しても、ＤＣバランスがとれていることとなる。このため、小領域の境界線付近における画素電極１１４の腐食や電気泳動層１２の劣化を抑制することができる。ここで、図７における画像書き換えが、境界線付近の電流リークに基づく電圧についてＤＣバランスを保つことができているのは、上記の通り、電流リークに基づく負電圧の印加回数と正電圧の印加回数が等しいためである。換言すれば、ある小領域において生じる黒表示のにじみと白表示のにじみの回数が等しいためである。このような条件を満たす書き換えシーケンスであれば、図７に示すもの以外でも同様の効果を得ることができる。

例えば、図８に示す書き換えシーケンスにおいても、図７と同様に、境界線付近の電流リークに基づく電圧まで考慮したＤＣバランスがとれている。図８は、（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）ではすべての小領域で黒が表示され、（Ｂ）、（Ｆ）ではすべての小領域で白が表示され、（Ｄ）では左上及び右下の小領域で黒、右上及び左下の小領域で白が表示され、（Ｈ）では左上及び右下の小領域で白、右上及び左下の小領域で黒が表示される。図８（Ａ）から（Ｈ）をこの順に繰り返し表示した場合、左上及び右下の小領域では、図８（Ｄ）において境界線付近の画素電極１１４が共通電極１３１に対して負に帯電する一方、図８（Ｅ）において正に帯電するため、（Ａ）から（Ｈ）のトータルで見ると境界線付近の電流リークに基づく電圧のＤＣバランスが取れている。同様に、右上及び左下の小領域では、図８（Ｈ）において境界線付近の画素電極１１４が共通電極１３１に対して負に帯電する一方、図８（Ａ）において正に帯電するため、（Ａ）から（Ｈ）のトータルでは境界線付近の電流リークに基づく電圧のＤＣバランスが取れている。

以下では、図７、８と同様に、所定領域において生じる黒表示のにじみと白表示のにじみの回数が等しい、との条件を満たすことが可能な、表示装置の制御方法について説明する。

図９は、ＩＤテーブルを示す図である。「初期値」、「目標値」は、それぞれ第１画像、第２画像における画素１４の階調である。「ＴＩＤ」（テーブルＩＤ）は、後述する駆動テーブルの識別子である。ＴＩＤ＝１、２、３、４は、それぞれ、黒から黒への書き換え、黒から白への書き換え、白から黒への書き換え、白から白への書き換えに対応する。

図１０は、駆動テーブルを示す図である。駆動テーブルは、画素１４に印加する電圧の経時変化を各ＴＩＤと対応付けたテーブルである。「ＩＮＤＥＸ」（インデックス）は、複数フレームに渡る電圧印加の残りの回数（当該インデックスに対応する電圧印加を含む）を示す。駆動テーブルは、電圧印加を２０フレームに渡って行い、第１画像から第２画像への書き換えの際に、第１画像と第２画像の間の期間に順に全面白画像（第１階調の一例）、全面黒画像（第２階調の一例）、全面白画像（第１階調の一例）を表示させるように構成されている。前述のとおり、電圧ｗ及び電圧ｂは４フレームに渡って印加される。また、駆動テーブルは、５フレーム毎に最後のフレームで電圧ｏが印加されるように定められている。以下では、駆動テーブルのうち、各ＴＩＤによって定まる一連の駆動電圧のセットを駆動波形（waveform）と呼ぶ。

ＴＩＤ＝１（黒から黒）の場合、初期値が黒であるから、最初に、電圧ｗが４フレーム、電圧ｏが１フレーム印加されて白に書き換えられる。次に、電圧ｂが４フレーム、電圧ｏが１フレーム印加されて黒に書き換えられる。次に、電圧ｗが４フレーム、電圧ｏが１フレーム印加されて白に書き換えられる。最後に、電圧ｂが４フレーム、電圧ｏが１フレーム印加されて黒に書き換えられる。

ＴＩＤ＝２（黒から白）の場合、初期値が黒であるから、最初に、電圧ｗが４フレーム、電圧ｏが１フレーム印加されて白に書き換えられる。次に、電圧ｂが４フレーム、電圧ｏが１フレーム印加されて黒に書き換えられる。次に、電圧ｗが４フレーム、電圧ｏが１フレーム印加されて白に書き換えられる。目標値が白であるから、最後に、電圧ｏが５フレーム印加されて白の状態が保持される。

ＴＩＤ＝３（白から黒）の場合、初期値が白であるから、最初に、電圧ｏが５フレーム印加されて白の状態が保持される。次に、電圧ｂが４フレーム、電圧ｏが１フレーム印加されて黒に書き換えられる。次に、電圧ｗが４フレーム、電圧ｏが１フレーム印加されて白に書き換えられる。最後に、電圧ｂが４フレーム、電圧ｏが１フレーム印加されて黒に書き換えられる。

ＴＩＤ＝４（白から白）の場合、初期値が白であるから、最初に、電圧ｏが５フレーム印加されて白の状態が保持される。次に、電圧ｂが４フレーム、電圧ｏが１フレーム印加されて黒に書き換えられる。次に、電圧ｗが４フレーム、電圧ｏが１フレーム印加されて白に書き換えられる。目標値が白であるから、最後に、電圧ｏが５フレーム印加されて白の状態が保持される。

図１１は、ＶＲＡＭ４０及びＲＡＭ５０の各記憶領域を示す図である。ここでは、図示の便宜上、４行４列の合計１６画素に対応するデータを示す。図１１（Ａ）に示す画像データは、表示部１０に表示させる画像における各画素Ｐ（ｊ，ｉ）の階調を示すデータであり、ＶＲＡＭ４０の記憶領域Ａ（ｊ，ｉ）に記憶される。図１１（Ｂ）に示す予定画像データは、表示部１０に表示させる予定の画像における各画素Ｐ（ｊ，ｉ）の階調を示すデータであり、ＲＡＭ５０の記憶領域Ｂ（ｊ，ｉ）に記憶される。画像データ及び予定画像データは、２階調のデータであり、「１」が白（第１階調）に対応し、「０」が黒（第２階調）に対応する。各画素Ｐ（ｊ，ｉ）に対応するテーブルＩＤとインデックスは、図１１（Ｃ）、（Ｄ）に示すように、それぞれＲＡＭ５０の記憶領域Ｃ（ｊ，ｉ）、Ｄ（ｊ，ｉ）に記憶される。図１１（Ｅ）は、表示部１０に表示中の画像における各画素Ｐ（ｊ，ｉ）の階調である。なお、本実施形態では、初期状態において全面白画像が表示されるものとする。

＜実施形態の動作＞
図１２は、１フレーム期間におけるコントローラー２０の動作を示す流れ図である。
ステップＳ１０１において、コントローラー２０は、変数ｉを初期化する。
ステップＳ１０２において、コントローラー２０は、変数ｊを初期化する。
ステップＳ１０３において、コントローラー２０は、変数ｉ，ｊで特定される画素Ｐ（ｊ，ｉ）を選択する。

ステップＳ１０４において、コントローラー２０は、画素Ｐ（ｊ，ｉ）に対応するインデックスＤ（ｊ，ｉ）が０であるか否かを判定する。インデックスＤ（ｊ，ｉ）が０でない場合（ステップＳ１０４：ＮＯ）には、ステップＳ１０５へ進み、インデックスＤ（ｊ，ｉ）が０である場合（ステップＳ１０４：ＹＥＳ）には、ステップＳ１０９へ進む。
ステップＳ１０５において、コントローラー２０は、インデックスＤ（ｊ，ｉ）から１を減算する。

ステップＳ１０９において、コントローラー２０は、画素Ｐ（ｊ，ｉ）の階調を記憶領域Ｂ（ｊ，ｉ）の予定画像データで表される階調から記憶領域Ａ（ｊ，ｉ）の画像データで表される階調に変化させるための駆動テーブルを決定する。具体的には、記憶領域Ｂ（ｊ，ｉ）の予定画像データで表される階調を初期値とし、記憶領域Ａ（ｊ，ｉ）の画像データで表される階調を目標値として、この初期値と目標値に対応するテーブルＩＤをＩＤテーブルから読み出す。

ステップＳ１１０において、コントローラー２０は、抽出されたテーブルＩＤを記憶領域Ｃ（ｊ，ｉ）に書き込み、インデックスの最初の値である２０を記憶領域Ｄ（ｊ，ｉ）に書き込み、記憶領域Ａ（ｊ，ｉ）から読み出した画像データを記憶領域Ｂ（ｊ，ｉ）に書き込み、ステップＳ１０６へ進む。

ステップＳ１０６において、コントローラー２０は、変数ｊがｎに達したか否かを判定し、ｎに達していない場合には、ステップＳ１０２に戻り、変数ｊに１を加算してステップＳ１０３へ進む。変数ｊがｎに達している場合には、ステップＳ１０７へ進む。
ステップＳ１０７において、コントローラー２０は、変数ｉがｍに達したか否かを判定し、ｍに達していない場合には、ステップＳ１０１に戻り、変数ｉに１を加算してステップＳ１０２へ進む。変数ｉがｍに達している場合には、ステップＳ１０８へ進む。
ステップＳ１０８において、コントローラー２０は、各画素に対して決定されたテーブルＩＤとインデックスとに対応する印加電圧を駆動テーブルから読み出し、この印加電圧に従って各画素を駆動する。

図１３は、全面白画像が表示されていた表示部１０に対して書き換えを行った場合の書く記憶領域の記憶内容を示す図である。ＶＲＡＭ４０に書き込まれた画像データでは、画素Ｐ（１，１）、Ｐ（２，１）、Ｐ（１，２）、Ｐ（２，２）、Ｐ（３，３）、Ｐ（４，３）、Ｐ（３，４）、Ｐ（４，４）に白を、それ以外の画素に黒を書き込むことが示されている。ここで、図１１では、全画素のインデックスが０であるから、１フレーム目におけるステップＳ１０４の判定は、全画素についてＹＥＳとなる。ステップＳ１０９においては、画素Ｐ（１，１）、Ｐ（２，１）、Ｐ（１，２）、Ｐ（２，２）、Ｐ（３，３）、Ｐ（４，３）、Ｐ（３，４）、Ｐ（４，４）についてテーブルＩＤ＝４が決定され、それ以外の画素についてテーブルＩＤ＝３が決定される。ステップＳ１１１においては、画素Ｐ（１，１）、Ｐ（２，１）、Ｐ（１，２）、Ｐ（２，２）、Ｐ（３，３）、Ｐ（４，３）、Ｐ（３，４）、Ｐ（４，４）に対応する記憶領域Ｃ、Ｄ、Ｂに、それぞれテーブルＩＤ＝４、インデックス＝２０、階調値＝１が書き込まれ、それ以外の画素に対応する記憶領域Ｃ、Ｄ、Ｂに、それぞれテーブルＩＤ＝３、インデックス＝２０、階調値＝０が書き込まれる。図１３は、この段階における各記憶領域の記憶内容を示す図である。

次に、ステップＳ１０８においては、上記のテーブルＩＤとインデックスに対応する印加電圧が駆動テーブルから読み出され、この印加電圧が各画素１４に印加される。
その後、２フレーム目から２０フレーム目までの処理が図１２の流れ図に従って実行され、画像の書き換えが完了する。図１４は、この段階における各記憶領域の記憶内容を示す図である。

なお、上記の書き換え方法は、図１０の駆動テーブルに基づいて表示部１０を書き換える方法の一例であり、図１０の駆動テーブルに基づいて表示が書き換えられる方法であれば、他の任意の方法を用いることができる。

以上のような書き換え動作によれば、各画素は、書き換え前の画像（第１画像）の階調値と、書き換え後の画像（第２画像）の階調値とに基づいて、図１０に示す駆動波形のいずれかにより表示が書き換えられる。その際、すべての画素は、第１画像からの書き換えを開始した後、インデックス＝１６の時点で白表示となり、インデックス＝１１の時点で黒表示となり、インデックス＝６の時点で白表示となり、その後、第２画像における階調値の表示となる。すなわち、印加制御手段２０２は、第１画像を表示した表示部１０の複数の画素の階調を白表示、黒表示、白表示の順に変化させてから第２画像を表示させるように印加手段２０１を制御する。

ここで、各画素は、第１画像が表示される前にも図１０のいずれかの駆動波形により書き換えが行われている。以下では、第１画像が表示される前に適用された駆動波形を、便宜上「事前駆動波形」と呼び、第１画像から第２画像へ書き換えるために適用される駆動波形を「事後駆動波形」と呼ぶ。

第１画像において黒表示を行っている画素は、その前に、図１０の駆動波形のうち、目標値が黒である駆動波形、すなわちテーブルＩＤ＝１又は３の駆動波形により書き換えが行われている。同様に、第１画像において白表示を行っている画素は、その前に、図１０の駆動波形のうち、目標値が白である駆動波形、すなわちテーブルＩＤ＝２又は４の駆動波形により書き換えが行われている。これらの書き換えに用いられる駆動波形が、事前駆動波形に相当する。

ここで、第１画像において黒表示を行っている画素に着目する。当該着目画素に対しては、第１画像の前に最後に全画素が白表示であった状態（事前駆動波形におけるインデックス＝６の状態）から、電圧ｂが４回印加されている（事前駆動波形のテーブルＩＤ＝１又は３、インデックス＝５〜２）。なお、この期間においては、当該着目画素以外の画素のうち、着目画素に隣り合う画素において、着目画素からの電流リークにより黒表示のにじみが生じ得る。
また、当該着目画素に対しては、第１画像の後に最初に全画素が白表示となるまでに（事後駆動波形におけるインデックス＝１６の状態）、電圧ｗが４回印加されている（事後駆動波形のテーブルＩＤ＝１又は２、インデックス＝２０〜１７）。なお、この期間においては、当該着目画素以外の画素のうち、着目画素に隣り合う画素において、着目画素への電流リークにより白表示のにじみが生じ得る。
このように、当該着目画素に対しては、第１画像を表示させる前に最後に全画素の階調が第１階調であった状態から、第１画像を表示させた後に最初に全画素の階調が第１階調になるまでの、電圧ｂと電圧ｗの印加回数が同数となるように制御されている。

このようにすることで、事前駆動波形のインデックス＝５〜２の期間、及び事後駆動波形のインデックス＝２０〜１７の期間において、着目画素から隣接画素へ、黒表示のにじみが生じる回数と、白表示のにじみが生じる回数を等しくすることができる。すなわち、着目画素以外の画素について、境界線付近の電流リークに基づく電圧まで考慮してＤＣバランスをとることが可能となる。
なお、上記以外の期間、すなわち図１０のインデックス＝１５〜７の期間においては、全画素に電圧ｂ又は電圧ｗが印加されるため、境界線付近の電流リークによるにじみは生じない。よって、この期間において境界線付近の電流リークによるＤＣバランスの崩れは生じない。

以上の制御方法により、第１画像、第２画像がどのような画像であっても、電圧ｗと電圧ｂの印加回数のバランス、及び境界線付近の電流リークに基づく電圧のＤＣバランスをとることができ、画素電極１１４の腐食や電気泳動層１２の劣化を防止することができる。

＜変形例＞
上記の実施形態を次のように変形してもよい。また、実施形態と変形例とを組み合わせてもよい。また、複数の変形例を組み合わせてもよい。

＜変形例１＞
実施形態では、第１画像から第２画像への書き換えの際に、第１画像と第２画像の間の期間に順に全面白画像、全面黒画像、全面白画像を表示させる例を示したが、第１画像と第２画像の間の期間に順に全面黒画像（第１階調の一例）、全面白画像（第２階調の一例）、全面黒画像（第１階調の一例）を表示させるようにしてもよい。また、全画素を第２階調に変化させる代わりに、全面黒画像、全面白画像以外の第３画像を表示させてもよい。また、第３画像に続いて１又は複数の画像を順に表示させてから第１階調、第２画像の順に表示させてもよい。

＜変形例２＞
第１画像から第２画像への書き換えの際に、第１画像に続いて全面白画像又は全面黒画像（第２階調の一例）を表示させ、これに続いて第２画像を表示させるようにしてもよい。図１５は、表示部１０に第１画像、全面白画像、第２画像の順に表示させるように構成された駆動テーブルを示す図である。ＩＤテーブルは、図９と同じものが用いられる。

ここで、第１画像において黒表示を行っている着目画素に対しては、第１画像の前に最後に全画素が白表示であった状態（事前駆動波形におけるインデックス＝６の状態）から、電圧ｂが４回印加されている（事前駆動波形のテーブルＩＤ＝１又は３、インデックス＝５〜２）。一方、当該着目画素に対しては、第１画像の後に最初に全画素が白表示となるまでに（事後駆動波形におけるインデックス＝６の状態）、電圧ｗが４回印加されている（事後駆動波形のテーブルＩＤ＝１又は２、インデックス＝１０〜７）。
このように、本変形例においても、当該着目画素に対しては、第１画像を表示させる前に最後に全画素の階調が第１階調であった状態から、第１画像を表示させた後に最初に全画素の階調が第１階調になるまでの、電圧ｂと電圧ｗの印加回数が同数となるように制御されている。これにより、事前駆動波形のインデックス＝５〜２の期間、及び事後駆動波形のインデックス＝１０〜７の期間において、着目画素から隣接画素へ、黒表示のにじみが生じる回数と、白表示のにじみが生じる回数とを等しくすることができる。すなわち、上記実施形態と同様、着目画素以外の画素について、境界線付近の電流リークに基づく電圧まで考慮してＤＣバランスをとることが可能となる。
この構成によれば、実施形態及び変形例１と比べて、画像の書き換えを高速に行うことができる。

＜変形例３＞
実施形態では、画像データが２階調である例を示したが、画像データが３階調以上であってもよい。図１６は、画像データが黒、グレー、白の３階調である場合のＩＤテーブルを示す図である。図１７は、駆動テーブルを示す図である。この例では、グレーから白又は黒への書き換え、白又は黒からグレーへの書き換えに、２フレームの電圧印加を要する。この例では、表示部１０に第１画像、全面白画像（第１階調）、第２画像の順に表示させるように駆動テーブルが構成されているが、第１階調は全面黒画像でもよいし、全画素がグレーである全面グレー画像でもよい。第１階調を全面グレー画像とすれば、比較的中間階調が多用された画像の書き換えを高速に行うことができる。

＜変形例４＞
図１８は、駆動テーブルを示す図である。この例は、２階調の画像データに対応しており、ＩＤテーブルは、図９と同じものが用いられる。この駆動テーブルは、第１画像と第２画像とで階調が異なる画素に対してだけ電圧ｗ又はｂが印加されるように構成されている。この駆動テーブルを用いた場合、リーク電流による画素電極の帯電は相殺されないが、画像の書き換えに要するフレーム数は、実施形態及び変形例１、２で例示した駆動テーブルよりも少ないので、書き換えの速度が最も高速である。このような利点があるため、この駆動テーブルを、実施形態又は変形例１、２で例示した駆動テーブルのいずれかと使い分けるようにしてもよい。例えば、ＶＲＡＭ４０上の画像データが書き換えられてから次の画像データに書き換えられるまでの時間を計測し、この時間が閾値以上である場合には実施形態で例示した駆動テーブルを用い、この時間が閾値未満である場合には本変形例で例示した駆動テーブルを用いるようにしてもよい。この構成によれば、画像の書き換えの頻度が比較的低い場合には、電流のリークが発生した領域での画素の劣化が抑制され、画像の書き換えの頻度が比較的高い場合には、画像の書き換えが高速に行われる。

＜変形例５＞
上記実施形態では、表示部１０に含まれるすべての画素について、図１０の駆動テーブル等を用いることで電流リークに基づく電圧のＤＣバランスを整える構成としたが、表示部１０の一部を構成する複数の画素について適用してもよい。このような態様においても、当該複数の画素により構成される、表示部の当該一部において、境界線付近の電流リークに基づく電圧のＤＣバランスをとることができ、画素電極１１４の腐食や電気泳動層１２の劣化を防止することができる。

＜変形例６＞
処理とハードウェア要素の対応関係は実施形態で説明したものに限定されない。例えば、減色処理を行う主体はコントローラー２０ではなく、ＣＰＵ３０であってもよい。

＜変形例７＞
電子機器１は、電子ブックリーダーに限定されない。電子機器１は、パーソナルコンピューター、ＰＤＡ（Personal Digital Assistant）、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。
画素１４の等価回路は、実施形態で説明されたものに限定されない。画素電極１１４と共通電極１３１との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。
画素１４の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機ＥＬ（Electro Luminescence）素子など、他の表示素子が用いられてもよい。

１…電子機器、１０…表示部、１１…第１基板、１２…電気泳動層、１３…第２基板、１４…画素、１６…走査線駆動回路、１７…データ線駆動回路、２０…コントローラー、３０…ＣＰＵ、４０…ＶＲＡＭ、５０…ＲＡＭ、６０…記憶部、７０…入力部、１１１…基板、１１２…接着層、１１３…回路層、１１４…画素電極、１１５…走査線、１１６…データ線、１２１…マイクロカプセル、１２２…バインダー、１３１…共通電極、１３２…フィルム、１４１…トランジスター、２０１…印加手段、２０２…印加制御手段

Claims (8)

1. 各々が画素に対応する複数の第１電極と、前記複数の第１電極に対向させて設けられた第２電極と、前記第１電極と前記第２電極に挟まれた表示素子とを有する表示部を備えた表示装置を制御する制御装置であって、
   前記画素の階調を第１階調から第２階調に変化させる場合に、第１電圧を前記第１電極に複数回印加し、前記画素の階調を前記第２階調から前記第１階調に変化させる場合に、前記第１電圧と極性が異なる第２電圧を前記第１電極に複数回印加する印加手段と、
   前記表示部の全部又は一部を構成する複数の画素により表示された第１画像を、前記複数の画素が前記第１階調を表示する画像に変化させた後、前記複数の画素により第２画像を表示させるように前記印加手段を制御する印加制御手段と
   を備え、
   前記印加制御手段は、前記複数の画素に含まれる各画素において、前記第１画像を表示させる前に最後に前記複数の画素の各々の階調が前記第１階調であった状態から、前記第１画像を表示させた後に最初に前記複数の画素の各々の階調が前記第１階調になるまでの、前記第１電圧と前記第２電圧の印加回数が同数となるように前記印加手段を制御する
   ことを特徴とする制御装置。
2. 前記印加制御手段は、前記複数の画素により表示された前記第１画像を、前記複数の画素が前記第１階調を表示する画像、前記複数の画素が前記第２階調を表示する画像、前記複数の画素が前記第１階調を表示する画像、前記第２画像の順に変化させるように前記印加手段を制御することを特徴とする請求項１に記載の制御装置。
3. 前記印加制御手段は、前記複数の画素により表示された前記第１画像を、前記複数の画素が前記第１階調を表示する画像、前記第２画像の順に変化させるように前記印加手段を制御することを特徴とする請求項１に記載の制御装置。
4. 前記印加制御手段は、Ｍ階調（３≦Ｍ）における最高又は最低の階調を前記第１階調として前記印加手段を制御することを特徴とする請求項１乃至３のいずれかに記載の制御装置。
5. 前記印加制御手段は、Ｍ階調（３≦Ｍ）における中間階調を前記第１階調として前記印加手段を制御することを特徴とする請求項１乃至３のいずれかに記載の制御装置。
6. 各々が画素に対応する複数の第１電極と、
   前記複数の第１電極に対向させて設けられた第２電極と、
   前記第１電極と前記第２電極に挟まれた表示素子と
   を有する表示部と、
   請求項１乃至５のいずれかに記載の制御装置と
   を有することを特徴とする表示装置。
7. 請求項６に記載の表示装置を有することを特徴とする電子機器。
8. 各々が画素に対応する複数の第１電極と、前記複数の第１電極に対向させて設けられた第２電極と、前記第１電極と前記第２電極に挟まれた表示素子とを有する表示部を備えた表示装置を制御する制御方法であって、
   前記画素の階調を第１階調から第２階調に変化させる場合に、第１電圧を前記第１電極に複数回印加し、前記画素の階調を前記第２階調から前記第１階調に変化させる場合に、前記第１電圧と極性が異なる第２電圧を前記第１電極に複数回印加する印加ステップと、
   前記表示部の全部又は一部を構成する複数の画素により表示された第１画像を、前記複数の画素が前記第１階調を表示する画像に変化させた後、前記複数の画素により第２画像を表示させるように前記印加ステップにおける電圧の印加を制御する印加制御ステップと
   を有し、
   前記印加制御ステップでは、前記複数の画素に含まれる各画素において、前記第１画像を表示させる前に最後に前記複数の画素の各々の階調が前記第１階調であった状態から、前記第１画像を表示させた後に最初に前記複数の画素の各々の階調が前記第１階調になるまでの、前記第１電圧と前記第２電圧の印加回数が同数となるように前記印加ステップにおける電圧の印加を制御する
   ことを特徴とする制御方法。

Images