JP5948811B2 - 制御装置、電気光学装置、電子機器および制御方法 - Google Patents

制御装置、電気光学装置、電子機器および制御方法 Download PDF

Info

Publication number
JP5948811B2
JP5948811B2 JP2011254245A JP2011254245A JP5948811B2 JP 5948811 B2 JP5948811 B2 JP 5948811B2 JP 2011254245 A JP2011254245 A JP 2011254245A JP 2011254245 A JP2011254245 A JP 2011254245A JP 5948811 B2 JP5948811 B2 JP 5948811B2
Authority
JP
Japan
Prior art keywords
memory
remaining number
target pixel
electro
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011254245A
Other languages
English (en)
Other versions
JP2013109160A (ja
JP2013109160A5 (ja
Inventor
山本 武邦
武邦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011254245A priority Critical patent/JP5948811B2/ja
Priority to US13/671,756 priority patent/US8860641B2/en
Publication of JP2013109160A publication Critical patent/JP2013109160A/ja
Publication of JP2013109160A5 publication Critical patent/JP2013109160A5/ja
Application granted granted Critical
Publication of JP5948811B2 publication Critical patent/JP5948811B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、複数回の電圧印加により画像が書き換えられる電気光学装置を制御する技術に関する。
電気泳動表示装置等の表示装置には、複数フレームを用いて1回の書き換えを行うものがある。このような書き換えは、表示素子が表示状態(すなわち階調)の変化に比較的時間を要する場合などに行われる。このような書き換えを行う場合、表示素子は、1回の書き換えが終了しなければ(すなわち、複数フレーム分の時間が経過しなければ)、次の書き換えを開始することができない。
特許文献1には、電気泳動表示装置等の表示装置において、パイプライン処理によって画像を部分的な領域毎に書き換えるための技術が記載されている。このようにすれば、書き換えが行われていない領域については、他の領域の書き換えに依存することなく書き換えを開始することができるため、画像全体を書き換える場合に比べ、書き換えに要する時間を短縮できる場合がある。
特開2009−251615号公報
特許文献1に記載された技術の場合、複数の領域を並列的に書き換えるためには、領域の数だけパイプラインが必要である。換言すれば、特許文献1に記載された技術において、並列的に書き換えることができる領域の数は、パイプラインの数によって制限される。また、特許文献1に記載された技術においては、書き換え対象のある領域と他の領域とが重なる場合には、この領域の書き換えが終了してからでなければ、他の領域の書き換えを開始することができない。
本発明は、複数回の電圧印加により画像を書き換える表示装置において、ユーザーの体感的な書き換え速度を向上させる技術を提供する。
本発明は、所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶する第1メモリー、次に表示される階調値を記憶する第2メモリー、および電圧印加の残回数に応じたカウンター値を記憶した第3メモリーへのアクセスを制御するメモリー制御手段と、温度を示す温度情報を取得する取得手段と、前記取得手段により取得された温度情報により示される温度がしきい値以下であった場合において、前記複数の画素のうち処理対象となる対象画素について階調の書き換えを開始するときは、前記対象画素について、前記第3メモリーに記憶されているカウンター値としてb(b<a)を、前記メモリー制御手段を介して書き込む残回数設定手段と、前記対象画素について、前記第3メモリーに記憶されているカウンター値により示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、前記所定の期間が経過した場合において、a個の前記所定の期間の中からb個の前記所定の期間を選択するための条件が満たされたときは、前記第3メモリーに記憶されているカウンター値を、前記メモリー制御手段を介してデクリメントする残回数更新手段とを有する制御装置を提供する。
この制御装置によれば、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
好ましい態様において、この制御装置は、温度と電圧印加回数との組を複数含むテーブルを記憶した記憶手段を有し、前記テーブルに含まれる電圧印加回数の最大値がamaxであった場合に、前記aはamax以下であってもよい。
この制御装置によれば、第3メモリーの記憶容量を、各画素につきln(amax)ビットよりも小さくすることができる。
別の好ましい態様において、この制御装置は、前記取得手段により取得された温度に応じて、前記条件を決定する決定手段を有してもよい。
この制御装置によれば、ln(a)ビットよりも小さい記憶容量の第3メモリーを用いて、温度に応じて異なる電圧印加回数に応じた動作をさせることができる。
また、本発明は、上記いずれかの制御装置と、前記複数の電気光学素子とを有する電気光学装置を提供する。
この電気光学装置によれば、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
さらに、本発明は、上記の電気光学装置を有する電子機器を提供する。
この電子機器によれば、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
さらに、本発明は、所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子と、制御装置と、前記複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶する第1メモリー、次に表示される階調値を記憶する第2メモリー、および電圧印加の残回数に応じたカウンター値を記憶した第3メモリーへのアクセスを制御するメモリー制御手段を有する電気光学装置の制御方法であって、前記制御装置が、温度を示す温度情報を取得するステップと、前記取得された温度情報により示される温度がしきい値以下であった場合において、前記複数の画素のうち処理対象となる対象画素について階調の書き換えを開始するときは、前記対象画素について、前記第3メモリーに記憶されているカウンター値としてb(b<a)を、前記メモリー制御手段を介して書き込むステップと、前記対象画素について、前記第3メモリーに記憶されているカウンター値により示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をするステップと、前記所定の期間が経過した場合において、a個の前記所定の期間の中からb個の前記所定の期間を選択するための条件が満たされたときは、前記第3メモリーに記憶されているカウンター値を、前記メモリー制御手段を介してデクリメントするステップとを有する制御方法を提供する。
この制御方法によれば、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。
電子機器1の外観を示した図。 電子機器1のハードウェア構成を示すブロック図。 表示部10の断面構造を示す模式図。 表示部10の回路の構成を示す図。 画素14の等価回路を示す図。 コントローラー20の機能構成を示すブロック図。 コントローラー20の構成の具体例を示す図。 コントローラー20の動作を示すフローチャート。 残回数Rの値の変化の例を示す図。 残回数Rの値の変化の別の例を示す図。 残回数Rの値の変化のさらに別の例を示す図。 2つの画素について、残回数Rの値の変化の例を示す図。
1.構成
図1は、一実施形態に係る電子機器1の外観を示した図である。電子機器1は、画像を表示する表示装置である。この例で、電子機器1は、電子書籍(文書の一例)を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器1は、電子書籍をある単位(例えば1ページずつ)で表示部1に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを、「選択ページ」という。選択ページは、ユーザーによるボタン9A〜9Fの操作に応じて変更される。すなわち、ユーザーは、ボタン9A〜9Fの操作により、電子書籍のページをめくること(ページ送りまたはページ戻し)ができる。
図2は、電子機器1のハードウェア構成を示すブロック図である。電子機器1は、表示部10と、コントローラー20と、CPU(Central Processing Unit)30と、VRAM(Video Random Access Memory)40と、RAM(Random Access Memory)50と、記憶部60と、入力部70と、温度測定部80とを有する。表示部10は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示部10は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部10は、モノクロ複数階調(この例では白黒2階調)の像を表示する。コントローラー20は、表示部10を制御する制御装置である。CPU30は、電子機器1の各部を制御する装置である。CPU30は、RAM50をワークエリアとして、ROM(Read Only Memory、図示略)または記憶部60に記憶されているプログラムを実行する。VRAM40は、表示部10に表示させる画像を示す画像データを記憶するメモリーである。RAM50は、データを記憶する揮発性のメモリーである。記憶部60は、電子書籍のデータ(書籍データ)に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、HDD(Hard Disk Drive)またはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部60は、複数の電子書籍のデータを記憶することができる。入力部70は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。温度測定部80は、温度を測定する装置、たとえばサーミスターである。以上の要素は、バスにより接続されている。
図3は、表示部10の断面構造を示す模式図である。表示部10は、第1基板11と、電気泳動層12と、第2基板13とを有する。第1基板11および第2基板13は、電気泳動層12を挟持するための基板である。
第1基板11は、基板111と、接着層112と、回路層113とを有する。基板111は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板111は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板111は、可撓性を有しないガラスにより形成されていてもよい。接着層112は、基板111と回路層113とを接着する層である。回路層113は、電気泳動層12を駆動するための回路を有する層である。回路層113は、画素電極114を有する。
電気泳動層12は、マイクロカプセル121と、バインダー122とを有する。マイクロカプセル121は、バインダー122によって固定されている。バインダー122としては、マイクロカプセル121との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル121は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル121は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル121と画素電極114との間には、接着剤により形成された接着層が設けられてもよい。
分散媒は、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子(高分子またはコロイド)である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル121内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。
第2基板13は、共通電極131と、フィルム132とを有する。フィルム132は、電気泳動層12の封止および保護をするものである。フィルム132は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極131は、透明で導電性を有する材料、例えば酸化インジウムスズ(Indium Tin Oxide、ITO)により形成される。
図4は、表示部10の回路の構成を示す図である。表示部10とコントローラー20とをあわせて電気光学装置という。表示部10は、m本の走査線115と、n本のデータ線116と、m×n個の画素14と、走査線駆動回路16と、データ線駆動回路17とを有する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。走査線115は、行方向(x方向)に沿って配置されており、走査信号を伝達する。走査信号は、m本の走査線115の中から一の走査線115を順次排他的に選択する信号である。データ線116は、列方向(y方向)に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線115とデータ線116とは絶縁されている。画素14は、走査線115およびデータ線116の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線115のうち一の走査線115を他と区別する必要があるときは、第1行、第2行、・・・、第m行の走査線115という。データ線116についても同様である。m×n個の画素14により、表示領域15が形成される。表示領域15のうち、第i行第j列の画素14を他の画素14と区別するときは、画素(j,i)という。階調値等、画素14と一対一に対応するパラメーターについても同様である。
走査線駆動回路16は、m本の走査線115の中から、一の走査線115を順次排他的に選択するための走査信号Yを出力する。走査信号Yは、順次排他的にH(High)レベルとなる信号である。データ線駆動回路17は、データ信号Xを出力する。データ信号Xは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路17は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路16およびデータ線駆動回路17は、コントローラー20により制御される。
図5は、画素14の等価回路を示す図である。画素14は、トランジスター141と、容量142と、電気泳動素子143とを有する。電気泳動素子143は、画素電極114と、電気泳動層12と、共通電極131とを有する。トランジスター141は、画素電極114へのデータの書き込みを制御するスイッチング手段の一例であり、例えばnチャネルのTFT(Thin Film Transistor)である。トランジスター141のゲート、ソース、およびドレインはそれぞれ、走査線115、データ線116、および画素電極114に接続されている。L(Low)レベルの走査信号(非選択信号)がゲートに入力されているとき、トランジスター141のソースとドレインは絶縁する。Hレベルの走査信号(選択信号)がゲートに入力されると、トランジスター141のソースとドレインは導通し、画素電極114にデータ電圧が書き込まれる。また、トランジスター141のドレインには容量142も接続されている。容量142は、データ電圧に応じた電荷を保持する。画素電極114は、画素14に一つずつ設けられており、共通電極131と対向している。共通電極131は、すべての画素14に共通であり、電位EPcomが与えられる。画素電極114と共通電極131との間には電気泳動層12が挟まれている。画素電極114、電気泳動層12、および共通電極131により、電気泳動素子143が形成される。電気泳動層12には、画素電極114と共通電極131との電位差に相当する電圧が印加される。マイクロカプセル121において、電気泳動層12に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極131の電位EPcomに対して画素電極114の電位が正(例えば+15V)である場合、負に帯電している白の電気泳動粒子が画素電極114側に移動し、正に帯電している黒の電気泳動粒子が共通電極131側に移動する。このとき第2基板13側から表示部10を見ると、画素が黒に見える。共通電極131の電位EPcomに対して画素電極114の電位が負(例えば−15V)である場合、正に帯電している黒の電気泳動粒子が画素電極114側に移動し、負に帯電している白の電気泳動粒子が共通電極131側に移動する。このとき、画素が白に見える。
なお、以下の説明においては、走査線駆動回路16が第1行の走査線を選択してから第m行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線115は、1フレームに一回づつ選択され、各画素14には1フレームに一回づつデータ信号が供給される。
図6は、電子機器1(特にコントローラー20)の機能構成を示すブロック図である。VRAM40は、現在メモリー41(第1メモリーの一例)と、次メモリー42(第2メモリーの一例)と、残回数メモリー43(第3メモリーの一例)とを有する。現在メモリー41は、複数の画素14の各々について、現在の階調値C(j,i)を記憶するメモリーである。現在メモリー41に記憶されているデータにより表される画像を「現在画像」という。なお、現在の階調値C(j,i)及び「現在画像」は、必ずしもすべてのタイミングにおいてその時点の画像を表すものではなく、少なくとも、所定の書き換えシーケンスが完了した際においてその画素の階調値を表すものである。複数の画素14は、所定の期間(例えばフレーム)を単位とするa回の電圧印加により光学状態が第1状態(例えば黒)から第2状態(例えば白)に変化する複数の電気泳動素子143(電気光学素子の一例)に対応する。次メモリー42は、複数の画素の各々について、次の期間(フレーム)以降に表示される階調値N(j,i)、すなわち、次に書き込みが予定される画像を記憶するメモリーである。次メモリー42に記憶されているデータにより表される画像を「次画像」という。残回数メモリー43は、複数の画素14の各々について、電圧印加の残回数を示す残回数R(j,i)を記憶するメモリーである。なお、本実施形態において、残回数Rの値と電圧印加の残回数とは、後述するように必ずしも1対1には対応しない。
コントローラー20は、メモリー制御手段21と、取得手段22と、残回数設定手段23と、駆動制御手段24と、残回数更新手段25とを有する。メモリー制御手段21は、VRAM40へのアクセス(データの書き込みまたは読み出し)を制御する。取得手段22は、温度を示す温度情報を取得する。この例で、取得手段22は、温度測定部80から温度情報を取得する。残回数設定手段23は、取得手段22により取得された温度情報により示される温度がしきい値以下であった場合において、複数の画素のうち処理対象となる対象画素について階調の書き換えを開始するときは、対象画素について、残回数メモリー43に記憶されているカウンター値(残回数)としてb(b<a)を、メモリー制御手段21を介して書き込む。駆動制御手段24は、対象画素について、残回数メモリー43に記憶されているカウンター値により示される残回数がゼロでない場合、対象画素への電圧印加を行わせる制御をする。残回数更新手段25は、所定の期間が経過した場合において、a個の所定の期間の中からb個の所定の期間を選択するための条件が満たされたときは、残回数メモリー43に記憶されているカウンター値を、メモリー制御手段21を介してデクリメントする。
この例で、コントローラー20は、さらに記憶手段26と、決定手段27とを有する。記憶手段26は、温度と電圧印加回数との組を複数含むテーブルを記憶している。aは、このテーブルに含まれる電圧印加回数の最大値である。決定手段27は、取得手段22により取得された温度に応じて、前述の条件を決定する。
図7は、コントローラー20の構成の具体例を示す図である。コントローラー20は、ホストバスIF201と、メモリーコントローラー202と、FIFO(First In First Out)203と、FIFO204と、FIFO205と、画素制御部206と、描画回数制御部207と、ラインメモリー208と、タイミングジェネレーター209と、温度帯変換部210と、レジスター211とを有する。
ホストバスIF201は、システムバスを介してデータの入出力を行うインターフェースである。メモリーコントローラー202は、VRAM40等の外部メモリーに対するデータの書き込み、または外部メモリーからのデータの読み出しを行う。FIFO203、FIFO204、およびFIFO205は、メモリーコントローラー202が外部メモリーから読み出したデータ、または外部メモリーに書き込むデータを記憶するメモリーである。特に、FIFO203は現在メモリー41から読み出したデータ、または現在メモリー41に書き込むデータを記憶するメモリーである。FIFO204は、次メモリー42から読み出したデータを記憶するメモリーである。FIFO205は、残回数メモリー43から読み出したデータ、または残回数メモリー43に書き込むデータを記憶するメモリーである。
画素制御部206は、対象画素について、ラインメモリー208へのデータの書き込み等の制御をする。描画回数制御部207は、FIFO205に対するデータの読み出しおよび書き込み、およびレジスター211からのデータの読み出し、その他、描画回数(残回数)に関する制御を行う。温度帯変換部210は、温度情報に基づいて、電圧印加回数aを決定する。この例で、温度帯変換部210は、温度と、電圧印加回数aとを対応させるテーブルを記憶している。レジスター211は、残回数の基準回数bを記憶するメモリーである。ラインメモリー208は、複数の画素14のうち対象となる一行分の画素群について、印加電圧を示すデータを記憶するメモリーである。タイミングジェネレーター209は、1フレーム毎の所定のタイミングでラインメモリー208からデータを読み出し、読み出したデータに応じた信号を表示部10に供給する。
メモリーコントローラー202は、メモリー制御手段21の一例である。温度帯変換部210は、取得手段22の一例である。温度帯変換部210およびレジスター211は、残回数設定手段23の一例である。画素制御部206、ラインメモリー208、およびタイミングジェネレーター209は、駆動制御手段25の一例である。温度帯変換部210は、記憶手段26および決定手段27の一例である。
2.動作
2−1.動作の概要
図8は、コントローラー20の動作を示すフローチャートである。図8のフローは、画像書き換えの契機となるイベントが発生したことを契機として開始される。このイベントは、例えば、CPU30から画像書き換え命令が入力されたというイベントである。
ステップS101において、温度帯変換部210は、温度測定部80から温度情報を取得する。温度測定部80からの出力信号は、温度を示している。ステップS102において、温度帯変換部210は、取得した温度情報により示される温度に対応する電圧印加回数aを取得する。温度帯変換部210は、取得した電圧印加回数aを内蔵のメモリー(図示略)に記憶する。
ステップS103において、メモリーコントローラー202は、新たなフレームが開始されたか判断する。新たなフレームの開始は、例えば、リアルタイムクロック(図示略)から出力される同期信号により示される。新たなフレームが開始されたと判断された場合(ステップS103:YES)、メモリーコントローラー202は、処理をステップS104に移行する。新たなフレームが開始されていないと判断された場合(ステップS103:NO)、メモリーコントローラー202は、新たなフレームが開始されるまで待機する。
ステップS104において、メモリーコントローラー202は、処理ループ1のループカウンターiを初期化する。ループカウンターiは、処理対象となる行を特定するパラメーターである。この例で、ループカウンターiは、i=1に初期化される。ループカウンターiは、ループ端で1ずつインクリメントされる。処理ループ1は、m行分、すなわちi=mまで繰り返される。
ステップS105において、メモリーコントローラー202は、処理ループ2のループカウンターjを初期化する。ループカウンターjは、処理対象となる列を特定するパラメーターである。すなわち、対象画素は、第i行第j列の画素である。この例で、ループカウンターjは、j=1に初期化される。ループカウンターjは、ループ端で1ずつインクリメントされる。処理ループ2は、n列分、すなわちj=nまで繰り返される。
ステップS106において、メモリーコントローラー202は、対象画素の階調値および残回数を示すデータを取得する。具体的には、メモリーコントローラー202は、対象画素の現フレームの階調値C(j,i)を現在メモリー41から読み出し、読み出した階調値をFIFO203に書き込む。また、メモリーコントローラー202は、対象画素の次画像の階調値N(j,i)を次メモリー42から読み出し、読み出した階調値をFIFO204に書き込む。さらに、メモリーコントローラー202は、対象画素の残回数R(j,i)を残回数メモリー43から読み出し、読み出したインデックスをFIFO205に書き込む。
ステップS107において、画素制御部206は、対象画素について、現フレームの階調値C(j,i)と次画像の階調値N(j,i)とが一致するか判断する。具体的には、画素制御部206は、FIFO203から階調値C(j,i)を、FIFO204から階調値N(j,i)を、それぞれ読み出し、これら2つの階調値が一致するか判断する。これら2つの階調値が一致すると判断された場合(ステップS107:YES)、画素制御部206は、処理をステップS112に移行する。これら2つの階調値が一致しないと判断された場合(ステップS107:NO)、画素制御部206は処理をステップS108に移行する。
ステップS108において、描画回数制御部207は、残回数R(j,i)により示される残回数がゼロであるか判断する。具体的には、描画回数制御部207は、FIFO205から残回数R(j,i)を読み出す。描画回数制御部207は、読み出した残回数Rがゼロであるか判断する。残回数Rがゼロでなかった場合(ステップS108:NO)、描画回数制御部207は、処理をステップS112に移行する。残回数がゼロであった場合(ステップS108:YES)、描画回数制御部207は、処理をステップS109に移行する。
ステップS109において、描画回数制御部207は、電圧印加回数aおよび基準回数bが、a>bを満たすか判断する。具体的には、描画回数制御部207は、メモリーおよびレジスター211から、電圧印加回数aおよび基準回数bをそれぞれ読み出し、a>bであるか判断する。a>bであると判断された場合(ステップS109:YES)、描画回数制御部207は、処理をステップS110に移行する。a>bでないと判断された場合(ステップS109:NO)、描画回数制御部207は、処理をステップS111に移行する。
ステップS110において、描画回数制御部207は、残回数R(j,i)を、R(j,i)=bに設定する。具体的には、描画回数制御部207は、FIFO205に残回数R(j,i)を書き込む。メモリーコントローラー202は、FIFO205に残回数R(j,i)を読み出し、読み出したデータを残回数メモリー43に書き込む。
ステップS111において、描画回数制御部207は、残回数R(j,i)を、R(j,i)=aに設定する。具体的には、描画回数制御部207は、FIFO205に残回数R(j,i)を書き込む。メモリーコントローラー202は、FIFO205に残回数R(j,i)を読み出し、読み出したデータを残回数メモリー43に書き込む。
なお、この例では、ステップS110およびステップS111において、残回数Rの設定が行われるのは、後述する残回数をデクリメントするフラグの値が「1」であるフレームに限られる。
ステップS112において、画素制御部206は、残回数R(j,i)に応じたデータを、ラインメモリー208に書き込む。ここで書き込まれるデータは、電気泳動素子143に印加される電圧の極性および電圧値を示す。この例で、ラインメモリー208に書き込まれるデータは、「−1」、「0」、および「1」のいずれかである。例えば、残回数R(j,i)により白書き込みが行われていることが示される場合、データとして「1」が書き込まれる。残回数R(j,i)により黒書き込みが行われていることが示される場合、データとして「−1」が書き込まれる。残回数R(j,i)により白書き込みも黒書き込みも行われていないことが示される場合、データとして「0」が書き込まれる。
ステップS113において、描画回数制御部207は、残回数Rをデクリメントするための条件が満たされたか判断する。この例で、残回数Rをデクリメントするための条件は、残回数をデクリメントするフラグの値が「1」であるという条件である。残回数をデクリメントするフラグは、連続するaフレームのうちbフレームにおいて「1」となり、他のフレームにおいては「0」である。a≦bの場合、このフラグは、全フレームにおいて「1」である。残回数Rをデクリメントするための条件が満たされたと判断された場合(S113:YES)、描画回数制御部207は、処理をステップS114に移行する。残回数Rをデクリメントするための条件が満たされていないと判断された場合(S113:NO)、描画回数制御部207は、処理をステップS115に移行する。
aフレームの中からb個のフレームを選択するアルゴリズムとしては、例えば以下のアルゴリズムが用いられる。まず、拡大率r=a/bの逆数1/rが計算される。前フレームの結果に1/rを加算し、加算結果が1.0以上の場合は、残回数Rをデクリメントする。なお、最初のフレームでは、加算結果を1.0として開始する。次のフレームの加算時には、小数点以下だけを考慮する。より具体的な例は以下のとおりである。
(例1)a=10、b=7の場合
逆数1/r=7/10=0.7

フレーム 加算結果 デクリメント R
1 1.0 行う 6
2 0.0+0.7=0.7 行わない 6
3 0.7+0.7=1.4 行う 5
4 0.4+0.7=1.1 行う 4
5 0.1+0.7=0.8 行わない 4
6 0.8+0.7=1.5 行う 3
7 0.5+0.7=1.2 行う 2
8 0.2+0.7=0.9 行わない 2
9 0.9+0.7=1.6 行う 1
10 0.6+0.7=1.3 行う 0

この例で、残回数をデクリメントするフラグの値は、1、0、1、1、0、1、1、0、1、1のパターンを10フレーム毎に繰り返す。
(例2)a=8、b=7の場合
逆数1/r=7/8=0.875

フレーム 加算結果 デクリメント R
1 1.0 行う 6
2 0.000+0.875=0.875 行わない 6
3 0.875+0.875=1.750 行う 5
4 0.750+0.875=1.625 行う 4
5 0.625+0.875=1.500 行う 3
6 0.500+0.875=1.375 行う 2
7 0.375+0.875=1.250 行う 1
8 0.250+0.875=1.125 行う 0

この例で、残回数をデクリメントするフラグの値は、1、0、1、1、1、1、1、1のパターンを8フレーム毎に繰り返す。
ステップS114において、描画回数制御部207は、残回数Rをデクリメントする。具体的には、描画回数制御部207は、デクリメントした残回数R(j,i)をFIFO205に書き込む。メモリーコントローラー202は、FIFO205からデータを読み出し、読み出したデータを、残回数メモリー43のうち対象画素の記憶領域に書き込む。
ステップS115において、メモリーコントローラー202は、処理ループ2のループ端の処理を行う。具体的には、メモリーコントローラー202は、ループカウンターjがj=nであるか判断する。j=nでない場合、メモリーコントローラー202は、ループカウンターjをインクリメントし、処理をステップS104に移行する。j=nである場合、メモリーコントローラー202は、処理をステップS116に移行する。
ステップS116において、タイミングジェネレーター209は、表示部10を駆動する信号を出力する。具体的には、タイミングジェネレーター209は、ラインメモリー208からデータを読み出し、読み出したデータを、走査線115の走査と同期したタイミングでデータ線駆動回路17に出力する。また、第1行が処理対象の行である場合、タイミングジェネレーター209は、走査線115の走査を開始させる信号を、走査線駆動回路16に出力する。第2行以降の行が処理対象の行である場合、タイミングジェネレーター209は、走査のタイミングを示す信号を、走査線駆動回路16に出力する。表示部10においては、これらの信号により、第i行の画素14にデータが書き込まれる。
ステップS117において、メモリーコントローラー202は、処理ループ1のループ端の処理を行う。具体的には、メモリーコントローラー202は、ループカウンターiがi=mであるか判断する。i=mでない場合、メモリーコントローラー202は、ループカウンターiをインクリメントし、処理をステップS106に移行する。i=mである場合、メモリーコントローラー202は、処理をステップS118に移行する。
ステップS118において、描画回数制御部207は、すべての画素の残回数がゼロであるか判断する。残回数がゼロであるかの判断は、例えば、残回数がゼロ以外の画素数を示すカウンターに基づいて行われる。例えば、残回数メモリー43から読み出された残回数R(j,i)がゼロでなかった場合、メモリーコントローラー202は、カウンターの値に「1」を加算する。ステップS114においてデクリメントされたR(j,i)がゼロになった場合、画素制御部206は、カウンターの値から「1」を減算する。カウンターの値がゼロになった場合、すべての画素の残回数がゼロであることが示される。残回数がゼロでない画素があると判断された場合(ステップS118:NO)、描画回数制御部207は、処理をステップS103に移行する。すべての画素の残回数がゼロであると判断された場合(ステップS118:YES)、描画回数制御部207は、図8のフローを終了する。
2−2.動作例
図9は、残回数Rの値の変化の例を示す図である。この例では、a=7、b=3である。残回数Rは、第1、第4、および第7フレームでデクリメントされ、他のフレームでは維持される。
図10は、残回数Rの値の変化の別の例を示す図である。この例では、a=10、b=7である。残回数Rは、第1、第3、第4、第6、第7、第9、および第10フレームでデクリメントされ、他のフレームでは維持される。
図11は、残回数Rの値の変化のさらに別の例を示す図である。この例では、a=3、b=3である。残回数Rは、第1、第2、および第3フレームでデクリメントされる。
図12は、2つの画素について、残回数Rの値の変化の例を示す図である。この例では、a=7、b=3である。画素Aは第1フレームにおいて、画素Bは第4フレームにおいて、書き換えが開始されている。残回数Rは、第1、第4、第7、および第10フレームでデクリメントされる。
以上で説明したように、本実施形態によれば、すべてのフレームで残回数Rをデクリメントする構成と比較して、残回数メモリーの容量を削減することができる。これは以下のような理由による。電圧印加回数aは、装置の環境温度に依存している。例えば、低温では電気泳動素子143の応答が遅くなるので、電圧印加回数aは大きくなる。より具体的に、電子機器の動作温度範囲の下限の温度において、電圧印加回数がa=234(すなわちamax=234)であった場合、残回数メモリー43は各画素につき8ビットの記憶領域を有している必要がある。室温付近でa=15であった場合、各画素につき4ビットの記憶領域があれば足りるが、それでも下限の温度で動作させるには各画素につき8ビットの記憶領域が必要である。これに対し、本実施形態によれば、電圧印加回数aの最大値amaxに対して、残回数メモリー43の記憶領域を、ln(amax)ビットよりも小さくすることができる。例えば、amax=234の場合でも、残回数メモリー43の容量を、各画素につき4ビット(b=16)とすることができる。このように、本実施形態によれば、残回数メモリー43の記憶容量を低減することができる。さらに、VRAM40の帯域が減るので、消費電力を低減することができる。
3.変形例
本発明は上述の実施形態に限定されるものではなく、種々の形態で実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用いられてもよい。
3−1.変形例1
a個のフレームの中からb個のフレームを選択するアルゴリズムは、実施形態で説明したものに限定されない。例えば、a個のフレームのうち最後のフレーム(第aフレーム)で必ずデクリメントするため、実施形態で説明した方法に従って、(a−1)個のフレームの中から(b−1)個のフレームをっ選択するようにしてもよい。この場合、まず、拡大率の逆数1/r=(b−1)/(a−1)が計算される。前フレームの結果に1/rを加算し、加算結果が1.0以上の場合は、残回数Rをデクリメントする。なお、最初のフレームでは、加算結果を1.0として開始する。次のフレームの加算時には、小数点以下だけを考慮する。この例によれば、第1フレームと第aフレームで残回数がデクリメントされる。
3−2.変形例2
実施形態においては、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一である例を説明したが、白書き込みの場合と黒書き込みの場合とで残回数の初期値が異なっていてもよい。この場合、レジスター211は、白書き込み用の初期値と、黒書き込み用の初期値とを記憶している。描画回数制御部207は、レジスター211から、書き込みの極性に応じた初期値を読み出す。
また、変形例1においては、階調値Pと階調値Nとの組み合わせによって電圧印加回数(すなわち残回数の初期値)が異なっている例を説明した。しかし、多階調表示の場合にも、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一であってもよい。
3−3.変形例3
コントローラー20の構成は、図7で例示したものに限定されない。図6の機能を実現できるものであれば、コントローラー20はどのような構成を有していてもよい。別の例で、コントローラー20の機能の一部を、CPU30やRAM50等の他の要素が有していてもよい。この場合、電子機器1が全体として、図6で説明した機能を有していればよい。また、コントローラー20の動作、特に処理の順序は、図8のフローで説明したものに限定されない。
3−4.他の変形例
電子機器1は、電子ブックリーダーに限定されない。電子機器1は、パーソナルコンピューター、PDA(Personal Digital Assistant)、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。
画素14の等価回路は、実施形態で説明されたものに限定されない。画素電極114と共通電極131との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子143が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子143において同一の極性の電圧が印加される片極駆動のいずれであってもよい。
画素14の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機EL(Electro Luminescence)素子など、他の表示素子が用いられてもよい。
実施形態で説明したパラメーター(例えば、階調数、画素数、電圧値、電圧印加回数など)はあくまで例示であり、本発明はこれに限定されない。
1…電子機器、10…表示部、11…第1基板、12…電気泳動層、13…第2基板、14…画素、15…表示領域、16…走査線駆動回路、17…データ線駆動回路、20…コントローラー、21…メモリー制御手段、22…取得手段、23…残回数設定手段、24…駆動制御手段、25…残回数更新手段、26…記憶手段、27…決定手段、30…CPU、40…VRAM、41…現在メモリー、42…次メモリー、43…残回数メモリー、50…RAM、60…記憶部、70…入力部、80…温度測定部、111…基板、112…接着層、113…回路層、114…画素電極、115…走査線、116…データ線、121…マイクロカプセル、122…バインダー、131…共通電極、132…フィルム、141…トランジスター、142…容量、143…電気泳動素子、201…ホストバスIF、202…メモリーコントローラー、203…FIFO、204…FIFO、205…FIFO、206…画素制御部、207…描画回数制御部、208…ラインメモリー、209…タイミングジェネレーター、210…温度帯変換部、211…レジスター

Claims (7)

  1. 所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶する第1メモリー、次に表示される階調値を記憶する第2メモリー、および電圧印加の残回数に応じたカウンター値を記憶した第3メモリーへのアクセスを制御するメモリー制御手段と、
    温度を示す温度情報を取得する取得手段と、
    前記取得手段により取得された温度情報により示される温度がしきい値以下であった場合において、前記複数の画素のうち処理対象となる対象画素について階調の書き換えを開始するときは、前記対象画素について、前記第3メモリーに記憶されているカウンター値としてb(b<a)を、前記メモリー制御手段を介して書き込む残回数設定手段と、
    前記対象画素について、前記第3メモリーに記憶されているカウンター値により示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、
    前記所定の期間が経過した場合において、a個の前記所定の期間の中からb個の前記所定の期間を選択するための条件が満たされたときは、前記第3メモリーに記憶されているカウンター値を、前記メモリー制御手段を介してデクリメントする残回数更新手段と
    を有する制御装置。
  2. 温度と電圧印加回数との組を複数含むテーブルを記憶した記憶手段を有し、
    記テーブルに含まれる電圧印加回数の最大値がamaxであり、
    前記aは、前記amax以下である
    ことを特徴とする請求項1に記載の制御装置。
  3. 前記取得手段により取得された温度に応じて、前記条件を決定する決定手段を有する
    ことを特徴とする請求項1または2の制御装置。
  4. 請求項1ないし3のいずれか一項に記載の制御装置と、
    前記複数の電気光学素子と
    を有する電気光学装置。
  5. 請求項4に記載の電気光学装置を有する電子機器。
  6. 所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子と、制御装置と、前記複数の電気光学素子に対応する複数の画素の各々について、現在の階調値を記憶する第1メモリー、次に表示される階調値を記憶する第2メモリー、および電圧印加の残回数に応じたカウンター値を記憶した第3メモリーへのアクセスを制御するメモリー制御手段を有する電気光学装置の制御方法であって、
    前記制御装置が、温度を示す温度情報を取得するステップと、
    前記取得された温度情報により示される温度がしきい値以下であった場合において、前記複数の画素のうち処理対象となる対象画素について階調の書き換えを開始するときは、前記対象画素について、前記第3メモリーに記憶されているカウンター値としてb(b<a)を、前記メモリー制御手段を介して書き込むステップと、
    前記対象画素について、前記第3メモリーに記憶されているカウンター値により示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をするステップと、
    前記所定の期間が経過した場合において、a個の前記所定の期間の中からb個の前記所定の期間を選択するための条件が満たされたときは、前記第3メモリーに記憶されているカウンター値を、前記メモリー制御手段を介してデクリメントするステップと
    を有する制御方法。
  7. 所定の期間を単位とするa回の電圧印加により光学状態が第1状態から第2状態に変化する複数の電気光学素子に対応する複数の画素の各々について、次に表示される階調値を記憶する第2メモリー、および電圧印加の残回数に応じたカウンター値を記憶した第3メモリーへのアクセスを制御するメモリー制御手段と、
    前記複数の画素のうち処理対象となる対象画素について階調の書き換えを開始するときは、前記対象画素について、前記第3メモリーに記憶されているカウンター値としてb(b<a)を、前記メモリー制御手段を介して書き込む残回数設定手段と、
    前記対象画素について、前記第3メモリーに記憶されているカウンター値により示される残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と、
    前記所定の期間が経過した場合において、a個の前記所定の期間の中からb個の前記所定の期間を選択するための条件が満たされたときは、前記第3メモリーに記憶されているカウンター値を、前記メモリー制御手段を介してデクリメントする残回数更新手段と
    を有する制御装置。
JP2011254245A 2011-11-21 2011-11-21 制御装置、電気光学装置、電子機器および制御方法 Expired - Fee Related JP5948811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011254245A JP5948811B2 (ja) 2011-11-21 2011-11-21 制御装置、電気光学装置、電子機器および制御方法
US13/671,756 US8860641B2 (en) 2011-11-21 2012-11-08 Control device, electrooptics device, electronic apparatus, and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011254245A JP5948811B2 (ja) 2011-11-21 2011-11-21 制御装置、電気光学装置、電子機器および制御方法

Publications (3)

Publication Number Publication Date
JP2013109160A JP2013109160A (ja) 2013-06-06
JP2013109160A5 JP2013109160A5 (ja) 2014-12-25
JP5948811B2 true JP5948811B2 (ja) 2016-07-06

Family

ID=48426401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011254245A Expired - Fee Related JP5948811B2 (ja) 2011-11-21 2011-11-21 制御装置、電気光学装置、電子機器および制御方法

Country Status (2)

Country Link
US (1) US8860641B2 (ja)
JP (1) JP5948811B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5891722B2 (ja) * 2011-11-10 2016-03-23 セイコーエプソン株式会社 制御装置、電気光学装置、電子機器および制御方法
CN107016963A (zh) * 2017-04-20 2017-08-04 京东方科技集团股份有限公司 电致发光显示面板的驱动方法、其驱动装置及显示装置
CN112835830A (zh) * 2020-04-15 2021-05-25 成都利普芯微电子有限公司 一种灰度数据显示驱动模块及灰度数据传输方法
TWI802452B (zh) * 2022-06-24 2023-05-11 大陸商北京集創北方科技股份有限公司 灰度分配控制電路、led顯示驅動晶片及led顯示裝置
CN118175436A (zh) * 2022-08-25 2024-06-11 荣耀终端有限公司 图像处理方法及其相关设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862310B2 (ja) * 2005-07-25 2012-01-25 富士ゼロックス株式会社 画像表示装置
JP2007108355A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 表示制御装置、表示装置及び表示装置の制御方法
JP4887930B2 (ja) * 2006-06-23 2012-02-29 セイコーエプソン株式会社 表示装置および時計
JP2008083431A (ja) * 2006-09-28 2008-04-10 Casio Comput Co Ltd 駆動装置およびそれを備える表示装置
CN101573745B (zh) * 2007-02-05 2012-08-08 夏普株式会社 液晶驱动装置、液晶显示装置及液晶驱动方法
US8416197B2 (en) * 2007-06-15 2013-04-09 Ricoh Co., Ltd Pen tracking and low latency display updates on electronic paper displays
US8564530B2 (en) 2008-04-09 2013-10-22 Seiko Epson Corporation Automatic configuration of update operations for a bistable, electro-optic display
US8373649B2 (en) * 2008-04-11 2013-02-12 Seiko Epson Corporation Time-overlapping partial-panel updating of a bistable electro-optic display
JP2010276652A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 表示駆動装置及び表示駆動システム
US20110001748A1 (en) 2009-07-02 2011-01-06 Firstpaper Llc Electronic display controller
JP2011128193A (ja) * 2009-12-15 2011-06-30 Seiko Epson Corp 電気光学装置、電子機器、および投射型表示装置
JP2011197513A (ja) * 2010-03-23 2011-10-06 Seiko Epson Corp 電気泳動表示装置の駆動方法および電気泳動表示装置
JP5640451B2 (ja) 2010-05-13 2014-12-17 セイコーエプソン株式会社 表示装置の制御方法、表示装置、及び表示装置の制御装置
JP5640552B2 (ja) 2010-08-23 2014-12-17 セイコーエプソン株式会社 制御装置、表示装置及び表示装置の制御方法
JP2013092619A (ja) * 2011-10-25 2013-05-16 Seiko Epson Corp 制御装置、電気光学装置、電子機器および制御方法
JP5891722B2 (ja) * 2011-11-10 2016-03-23 セイコーエプソン株式会社 制御装置、電気光学装置、電子機器および制御方法

Also Published As

Publication number Publication date
JP2013109160A (ja) 2013-06-06
US20130127933A1 (en) 2013-05-23
US8860641B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
US9007407B2 (en) Controller of electro-optical device, control method of electro-optical device, electro-optical device, and electronic apparatus
US8913001B2 (en) Control device, electrooptics device, electronic equipment, and control method
JP5948811B2 (ja) 制御装置、電気光学装置、電子機器および制御方法
US9842548B2 (en) Device for controlling display device, method of controlling display device, display device, and electronic apparatus
US8659543B2 (en) Driving method, control device, display device, and electronic apparatus
US9601063B2 (en) Device for controlling display apparatus, method for controlling display apparatus, display apparatus, and electronic equipment
US8937616B2 (en) Electro-optical apparatus, method for driving electro-optical apparatus, apparatus for controlling electro-optical apparatus, and electronic apparatus
JP2013092619A (ja) 制御装置、電気光学装置、電子機器および制御方法
US8786644B2 (en) Control device, display apparatus, and electronic apparatus
JP6146425B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2014186221A (ja) 制御装置、電気光学装置、電子機器及び制御方法
JP5910259B2 (ja) 制御装置、表示装置、電子機器および制御方法
JP5909863B2 (ja) 電気光学装置の制御装置、電気光学装置および電子機器
JP2013231776A (ja) 制御装置、表示装置、電子機器および制御方法
JP2013113914A (ja) 電気光学装置の駆動方法、制御装置、表示装置および電子機器
JP6102373B2 (ja) 制御装置、電気光学装置、電子機器及び制御方法
JP6146055B2 (ja) 制御装置、電気光学装置、電子機器及び制御方法
US10083661B2 (en) Electrophoretic display control device, electrophoretic display, electronic apparatus, and control method
JP2015158530A (ja) 制御装置、表示装置、制御方法およびプログラム
JP6102059B2 (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器
JP2013083836A (ja) 電気光学装置の駆動方法、制御装置、表示装置および電子機器
JP2012194345A (ja) 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置および電子機器。
JP2015127820A (ja) 制御装置、表示装置及び表示装置の制御方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5948811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees