JP5891722B2 - 制御装置、電気光学装置、電子機器および制御方法 - Google Patents

Description

本発明は、複数回の電圧印加により画像が書き換えられる電気光学装置を制御する技術に関する。

電気泳動表示装置等の表示装置には、複数フレームを用いて１回の書き換えを行うものがある。このような書き換えは、表示素子が表示状態（すなわち階調）の変化に比較的時間を要する場合などに行われる。このような書き換えを行う場合、表示素子は、１回の書き換えが終了しなければ（すなわち、複数フレーム分の時間が経過しなければ）、次の書き換えを開始することができない。

特許文献１には、電気泳動表示装置等の表示装置において、パイプライン処理によって画像を部分的な領域毎に書き換えるための技術が記載されている。このようにすれば、書き換えが行われていない領域については、他の領域の書き換えに依存することなく書き換えを開始することができるため、画像全体を書き換える場合に比べ、書き換えに要する時間を短縮できる場合がある。

特開２００９−２５１６１５号公報

特許文献１に記載された技術の場合、複数の領域を並列的に書き換えるためには、領域の数だけパイプラインが必要である。換言すれば、特許文献１に記載された技術において、並列的に書き換えることができる領域の数は、パイプラインの数によって制限される。また、特許文献１に記載された技術においては、書き換え対象のある領域と他の領域とが重なる場合には、この領域の書き換えが終了してからでなければ、他の領域の書き換えを開始することができない。
本発明は、複数回の電圧印加により画像を書き換える表示装置において、ユーザーの体感的な書き換え速度を向上させる技術を提供する。

本発明は、所定の期間を単位とする複数回の電圧印加により階調が第１階調から第２階調に変化する複数の画素の各々について、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、電圧印加の残回数を記憶した第３メモリー、および前記画素を前記第１階調へ変化させる第１電圧の印加回数と前記第２階調へ変化させる第２電圧の印加回数との差を記憶した第４メモリーへのアクセスを制御するメモリー制御手段と、前記複数の画素のうち処理対象となる対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されている残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段とを有し、前記駆動制御手段は、前記対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値との比較結果および前記第３メモリーに記憶されている残回数が所定の条件を満たした場合に、当該残回数を、前記第２メモリーに記憶されている階調値に応じて決められた設定値に書き換え、所定のタイミングで、所定の画像を前記複数の画素に表示させるクリーンアップ処理を行い、前記クリーンアップ処理は、前記差が決められた終了条件を満たすまで前記複数の画素への電圧印加を行わせて調整画像を書き込むバランス調整処理を含むことを特徴とする制御装置を提供する。この制御装置によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。

好ましい態様において、前記調整画像は、前記複数の画素のすべての画素の階調が前記第１階調である第１画像、および前記複数の画素のすべての画素の階調が前記第２階調である第２画像を含み、前記終了条件は、前記第１画像において、前記第４メモリーに記憶されている差の最小値が前記第１階調に応じて決められた第１基準値以上であり、前記第２画像において、前記第４メモリーに記憶されている差の最大値が前記第２階調に応じて決められた第２基準値以下であるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記調整画像は、前記第２メモリーに記憶されている階調値を反転させた階調値で示される第１画像、および前記第２メモリーに記憶されている階調値で示される第２画像を含み、前記終了条件は、前記第１画像において、前記第２メモリーに記憶されている階調値が第１階調である画素については、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値以上であり、前記第２メモリーに記憶されている階調値が第２階調である画素については、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値以下であるという条件であり、前記第２画像において、前記第２メモリーに記憶されている階調値が第１階調である画素については、前記第４メモリーに記憶されている差が前記第１基準値であり、前記第２メモリーに記憶されている階調値が第２階調である画素については、前記第４メモリーに記憶されている差が前記第２基準値であるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記調整画像は、前記第１メモリーに記憶されている階調値を反転させた階調値で示される第１画像を含み、前記終了条件は、前記第１画像において、前記第１メモリーに記憶されている階調値が前記第１階調の画素については、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値以下であり、前記第１メモリーに記憶されている階調値が前記第２階調の画素については、前記第４メモリーに記憶されている差が前記第２階調値に応じて決められた第２基準値以上であるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記調整画像は、前記複数の画素のすべての画素の階調が前記第１メモリーに記憶されている階調値を示す第１画像、前記複数の画素のすべての画素の階調が前記第２階調である第２画像、および前記複数の画素のすべての画素の階調が前記第１階調である第３画像を含み、前記終了条件は、前記第１画像において、前記第２メモリーに記憶されている階調値が第１階調の画素については、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値であり、前記第２メモリーに記憶されている階調値が第２階調の画素については、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値であるという条件であり、前記第２画像において、すべての画素の前記差が前記第２基準値であるという条件であり、前記第３画像において、すべての画素の前記差が前記第１基準値であるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記調整画像は、前記複数の画素のすべての画素の階調が前記第１メモリーに記憶されている階調値を示す第１画像、および前記複数の画素のすべての画素の階調が前記第２階調である第２画像を含み、前記終了条件は、前記第１画像において、前記複数の画素のすべての画素について、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値であるという条件であり、前記第２画像において、前記複数の画素のすべての画素について、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値であるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記調整画像は、前記第４メモリーに記憶されている差が、前記第１階調に応じて決められた第１基準値未満でありかつ前記差の最小値より大きい画素については前記第１階調を示し、前記差が前記第１基準値より大きくかつ前記差の最大値未満の画素については前記第２階調を示す第１画像、前記複数の画素のすべての画素の階調が前記第１階調である第２画像、および前記複数の画素のすべての画素の階調が前記第２階調である第３画像を含み、前記終了条件は、前記第１画像において、前記第４メモリーに記憶されている差が前記第１基準値未満である画素については、前記差が前記最小値であり、前記第４メモリーに記憶されている差が前記第１基準値より大きい画素については、前記差が前記最大値であるという条件であり、前記第２画像において、前記第４メモリーに記憶されている差の最大値が前記第１基準値以下であるという条件であり、前記第３画像において、前記第４メモリーに記憶されている差の最小値が前記第２基準値以上であるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記終了条件は、前記第４メモリーに記憶されている差が、前記第１階調に応じて決められた第１基準値である画素と、前記第２階調に応じて決められた第２基準値である画素とが交互に配置されるという条件であることを特徴とする。この制御装置によれば、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記終了条件は、同一の画像の書き込みが連続して所定回数行われたという条件をさらに含むことを特徴とする。この制御装置によれば、同一の画像の書き込みが連続して所定回数行われた場合に異なる画像が設定されるときに、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記複数の画素の各々は、ａ回の電圧印加で前記第１階調から前記第２階調へ変化し、ｂ回の電圧印加で前記第２階調から前記第１階調へ変化し、前記駆動制御手段が前記調整画像を書き込む際、前記メモリー制御手段は、前記第１階調から前記第２階調へと変化させる画素について、ａ回よりも少ない残回数を前記第３メモリーに書き込み、前記第２階調から前記第１階調へと変化させる画素について、ｂ回よりも少ない残回数を前記第３メモリーに書き込むことを特徴とする。この制御装置によれば、視認されにくい画像を用いて、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記複数の画素の各々は、ａ回の電圧印加で前記第１階調から前記第２階調へ変化し、ｂ回の電圧印加で前記第２階調から前記第１階調へ変化し、前記第１基準値と前記第２基準値との差は、ａとｂのうち大きいものと等しいことを特徴とする。この制御装置によれば、第１基準値と第２基準値との差がａとｂのうち大きいものと等しい場合に、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記複数の画素の各々は、ａ回の電圧印加で前記第１階調から前記第２階調へ変化し、ｂ回の電圧印加で前記第２階調から前記第１階調へ変化し、前記ａ回と前記ｂ回のうち、大きいほうの回数と、前記第１階調に応じて決められた第１基準値と前記第２階調に応じて決められた第２基準値との第１の差について、当該第１の差と前記回数との第２の差がしきい値以下である
ことを特徴とする。この制御装置によれば、第２の差がしきい値以下である場合に、回数差を決められた状態に調整することができる。

別の好ましい態様において、前記駆動制御手段は、前記クリーンアップ処理において、前記バランス調整処理後であって、各画素の階調が前記第２階調であるときに、更に前記第２電圧の電圧印加を所定の回数行うことを特徴とする。この制御装置によれば、回数差に所定のオフセットをかけることができる。

別の好ましい態様において、前記所定の画像は、各画素の階調が前記第１階調である画像と、各画素の階調が前記第２階調である画像とを含むことを特徴とする。この制御装置によれば、電気光学素子の状態を初期化することができる。

また、本発明は、上記いずれかの制御装置と、前記複数の画素とを有する電気光学装置を提供する。この電気光学装置によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。

また、本発明は、上記電気光学装置を有する電子機器を提供する。この電子機器によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。

また、本発明は、所定の期間を単位とする複数回の電圧印加により階調が第１階調から第２階調に変化する複数の画素と、制御装置と、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、電圧印加の残回数を記憶した第３メモリー、および前記画素を前記第１階調へ変化させる第１電圧の印加回数と前記第２階調へ変化させる第２電圧の印加回数との差を記憶した第４メモリーとを有する電気光学装置の制御方法であって、前記複数の画素のうち処理対象となる対象画素について、前記第３メモリーに記憶されている残回数がゼロ以外の値である場合に、前記制御装置が、当該残回数を、前記第２メモリーに記憶されている階調値に応じて決められた設定値に書き換えるステップと、所定のタイミングで、現画像から調整画像に書き換えるバランス調整処理を含み、所定の画像を表示するクリーンアップ処理を前記制御装置が行うステップとを有し、前記バランス調整処理において、前記制御装置は、前記差が所定値以外の画素について、前記差が所定値に対して所定の範囲に収まるまで電圧印加を行わせ、前記現画像の階調と異なる階調に書き換えることを特徴とする制御方法を提供する。この制御方法によれば、複数回の電圧印加により画像を書き換える表示装置において、進行中の書き換え動作が完了してから新たに書き換えを行う領域の書き換え動作を開始する構成と比較して、ユーザーの体感的な書き換え速度を向上させることができる。

一実施形態に係る電子機器１の外観を示した図である。 電子機器１のハードウェア構成を示すブロック図である。 表示部１０の断面構造を示す模式図である。 表示部１０の回路の構成を示す図である。 画素１４の等価回路を示す図である。 電子機器１の機能構成を示すブロック図である。 画像書き換え処理を示すフローチャートである。 各記憶領域に記憶されているデータの経時変化を例示する図である。 クリーンアップ前処理を示すフローチャートである。 バランス調整処理を示すフローチャートである。 所定画像表示処理の動作を示すフローチャート 処理例１に係る各記憶領域のデータの経時変化を例示した図である。 処理例２に係る各記憶領域のデータの経時変化を例示した図である。 処理例３に係る各記憶領域のデータの経時変化を例示した図である。 処理例４に係る各記憶領域のデータの経時変化を例示した図である。 処理例５に係る各記憶領域のデータの経時変化を例示した図である。 処理例５に係る各記憶領域のデータの経時変化を例示した図である。 処理例６に係る各記憶領域のデータの経時変化を例示した図である。 処理例６に係る各記憶領域のデータの経時変化を例示した図である。 処理例７に係る各記憶領域のデータの経時変化を例示した図である。 処理例８に係る各記憶領域のデータの経時変化を例示した図である。 処理例８に係る各記憶領域のデータの経時変化を例示した図である。 処理例９に係る各記憶領域のデータの経時変化を例示した図である。 処理例９に係る各記憶領域のデータの経時変化を例示した図である。 変形例３に係る各記憶領域のデータの経時変化を例示した図である。

１．構成
図１は、一実施形態に係る電子機器１の外観を示した図である。電子機器１は、画像を表示する表示装置である。この例で、電子機器１は、電子書籍を閲覧するための装置、いわゆる電子ブックリーダーである。電子書籍は複数ページの画像を含むデータである。電子機器１は、電子書籍をある単位（例えば１ページずつ）で表示部１０に表示する。電子書籍に含まれる複数ページのうち、表示の対象となる一のページを、「選択ページ」という。選択ページは、ユーザーによるボタン９Ａ〜９Ｆの操作に応じて変更される。すなわち、ユーザーは、ボタン９Ａ〜９Ｆの操作により、電子書籍のページをめくること（ページ送りまたはページ戻し）ができる。

図２は、電子機器１のハードウェア構成を示すブロック図である。電子機器１は、表示部１０と、コントローラー２０と、ＣＰＵ（Central Processing Unit）３０と、ＶＲＡＭ（Video Random Access Memory）４０と、ＲＡＭ（Random Access Memory）５０と、記憶部６０と、入力部７０とを有する。表示部１０は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示部１０は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部１０は、モノクロ複数階調（この例では白黒２階調）の像を表示する。コントローラー２０は、表示部１０を制御する制御装置である。ＣＰＵ３０は、電子機器１の各部を制御する装置である。ＣＰＵ３０は、ＲＡＭ５０をワークエリアとして、ＲＯＭ（Read Only Memory、図示略）または記憶部６０に記憶されているプログラムを実行する。ＶＲＡＭ４０は、表示部１０に表示させる画像を示す画像データを記憶するメモリーである。ＲＡＭ５０は、データを記憶する揮発性のメモリーである。記憶部６０は、電子書籍のデータ（書籍データ）に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、ＨＤＤ（Hard Disk Drive）またはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部６０は、複数の電子書籍のデータを記憶することができる。入力部７０は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。

図３は、表示部１０の断面構造を示す模式図である。表示部１０は、第１基板１１と、電気泳動層１２と、第２基板１３とを有する。第１基板１１および第２基板１３は、電気泳動層１２を挟持するための基板である。

第１基板１１は、基板１１１と、接着層１１２と、回路層１１３とを有する。基板１１１は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板１１１は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板１１１は、可撓性を有しないガラスにより形成されていてもよい。接着層１１２は、基板１１１と回路層１１３とを接着する層である。回路層１１３は、電気泳動層１２を駆動するための回路を有する層である。回路層１１３は、画素電極１１４を有する。

電気泳動層１２は、マイクロカプセル１２１と、バインダー１２２とを有する。マイクロカプセル１２１は、バインダー１２２によって固定されている。バインダー１２２としては、マイクロカプセル１２１との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル１２１は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル１２１は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル１２１と画素電極１１４との間には、接着剤により形成された接着層が設けられてもよい。

分散媒は、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子またはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。

第２基板１３は、共通電極１３１と、フィルム１３２とを有する。フィルム１３２は、電気泳動層１２の封止および保護をするものである。フィルム１３２は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極１３１は、透明で導電性を有する材料、例えば酸化インジウムスズ（Indium Tin Oxide、ＩＴＯ）により形成される。

図４は、表示部１０の回路の構成を示す図である。表示部１０とコントローラー２０とをあわせて電気光学装置という。表示部１０は、ｍ本の走査線１１５と、ｎ本のデータ線１１６と、ｍ×ｎ個の画素１４と、走査線駆動回路１６と、データ線駆動回路１７とを有する。走査線駆動回路１６およびデータ線駆動回路１７は、コントローラー２０により制御される。走査線１１５は、行方向（ｘ方向）に沿って配置されており、走査信号を伝達する。走査信号は、ｍ本の走査線１１５の中から一の走査線１１５を順次排他的に選択する信号である。データ線１１６は、列方向（ｙ方向）に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線１１５とデータ線１１６とは絶縁されている。画素１４は、走査線１１５およびデータ線１１６の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線１１５のうち一の走査線１１５を他と区別する必要があるときは、第１行、第２行、・・・、第ｍ行の走査線１１５という。データ線１１６についても同様である。ｍ×ｎ個の画素１４により、表示領域１５が形成される。表示領域１５のうち、第ｉ行第ｊ列の画素１４を他の画素１４と区別するときは、画素（ｊ，ｉ）という。階調値等、画素１４と一対一に対応するパラメーターについても同様である。

走査線駆動回路１６は、ｍ本の走査線１１５の中から、一の走査線１１５を順次排他的に選択するための走査信号Ｙを出力する。走査信号Ｙは、順次排他的にＨ（High）レベルとなる信号である。データ線駆動回路１７は、データ信号Ｘを出力する。データ信号Ｘは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路１７は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。

図５は、画素１４の等価回路を示す図である。画素１４は、トランジスター１４１と、容量１４２と、電気泳動素子１４３とを有する。電気泳動素子１４３は、画素電極１１４と、電気泳動層１２と、共通電極１３１とを有する。トランジスター１４１は、画素電極１１４へのデータの書き込みを制御するスイッチング手段の一例であり、例えばｎチャネルのＴＦＴ（Thin Film Transistor）である。トランジスター１４１のゲート、ソース、およびドレインはそれぞれ、走査線１１５、データ線１１６、および画素電極１１４に接続されている。Ｌ（Low）レベルの走査信号（非選択信号）がゲートに入力されているとき、トランジスター１４１のソースとドレインは絶縁する。Ｈレベルの走査信号（選択信号）がゲートに入力されると、トランジスター１４１のソースとドレインは導通し、画素電極１１４にデータ電圧が書き込まれる。また、トランジスター１４１のドレインには容量１４２も接続されている。容量１４２は、データ電圧に応じた電荷を保持する。画素電極１１４は、画素１４に一つずつ設けられており、共通電極１３１と対向している。共通電極１３１は、すべての画素１４に共通であり、電位ＥＰｃｏｍが与えられる。画素電極１１４と共通電極１３１との間には電気泳動層１２が挟まれている。画素電極１１４、電気泳動層１２、および共通電極１３１により、電気泳動素子１４３が形成される。電気泳動層１２には、画素電極１１４と共通電極１３１との電位差に相当する電圧が印加される。マイクロカプセル１２１において、電気泳動層１２に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が正（例えば＋１５Ｖ）である場合、負に帯電している白の電気泳動粒子が画素電極１１４側に移動し、正に帯電している黒の電気泳動粒子が共通電極１３１側に移動する。このとき第２基板１３側から表示部１０を見ると、画素が黒に見える。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が負（例えば−１５Ｖ）である場合、正に帯電している黒の電気泳動粒子が画素電極１１４側に移動し、負に帯電している白の電気泳動粒子が共通電極１３１側に移動する。このとき、画素が白に見える。

なお、以下の説明においては、走査線駆動回路１６が第１行の走査線を選択してから第ｍ行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線１１５は、１フレームに一回づつ選択され、各画素１４には１フレームに一回づつデータ信号が供給される。

図６は、電子機器１（特にコントローラー２０）の機能構成を示すブロック図である。ＶＲＡＭ４０は、現在メモリー４１と、次メモリー４２と、残回数メモリー４３と、回数差メモリー４４とを有する。現在メモリー４１（第１メモリーの一例）は、複数の画素１４の各々について、現在の階調値Ｃ（ｊ，ｉ）を記憶するメモリーである。現在メモリー４１に記憶されているデータにより表される画像を「現在画像」という。複数の画素１４は、所定の期間（例えばフレーム）を単位とする複数回の電圧印加により階調が第１階調（例えば白）から第２階調（例えば黒）に変化する複数の電気泳動素子１４３（電気光学素子の一例）に対応する。次メモリー４２（第２メモリーの一例）は、複数の画素１４の各々について、次の期間（フレーム）以降に表示される階調値Ｎ（ｊ，ｉ）、すなわち、次に書き込みが予定される画像を記憶するメモリーである。次メモリー４２に記憶されているデータにより表される画像を「次画像」という。残回数メモリー４３（第３メモリーの一例）は、複数の画素１４の各々について、電圧印加の残回数Ｒ（ｊ，ｉ）を記憶するメモリーである。回数差メモリー４４（第４メモリーの一例）は、複数の画素１４の各々について、回数差Ｄ（ｊ，ｉ）を記憶するメモリーである。回数差Ｄ（ｊ，ｉ）は、所定の基準時（例えば電源投入時）から、電気泳動素子１４３に負極性の電圧（第１電圧の一例）が印加された回数と正極性の電圧（第２電圧の一例）が印加された回数との差を示す。

コントローラー２０は、メモリー制御手段２１と、記憶手段２２と、駆動制御手段２３とを有する。メモリー制御手段２１は、ＶＲＡＭ４０へのアクセス（データの書き込みまたは読み出し）を制御する。メモリー制御手段２１は、また、ＶＲＡＭ４０に記憶されたデータを各フレーム期間に更新する。記憶手段２２は、ＶＲＡＭ４０のデータを更新するための各種プログラムを記憶する。駆動制御手段２３は、ラインメモリーを有する。ラインメモリーは、複数の画素１４のうち対象となる一行分の画素群について、印加電圧を示すデータを記憶する。駆動制御手段２３は、現在メモリー４１に記憶されている階調値Ｃと次メモリー４２に記憶されている階調値Ｎとが異なり、かつ残回数メモリー４３に記憶されている残回数Ｒがゼロでない場合、ラインメモリーに記憶されたデータに基づいて、対象画素への電圧印加を行わせる制御をする。

駆動制御手段２３は、また、対象画素について、現在メモリー４１に記憶されている階調値Ｃと次メモリー４２に記憶されている階調値Ｎとの比較結果および残回数メモリー４３に記憶されている残回数Ｒが所定の条件を満たした場合に、残回数Ｒを、次メモリー４２に記憶されている階調値Ｎに応じて決められた設定値に書き換える。駆動制御手段２３は、所定のタイミングで、所定の画像を複数の画素１４に表示させるクリーンアップ処理を行う。クリーンアップ処理は、回数差Ｄが決められた終了条件を満たすまで複数の画素１４への電圧印加を行わせて調整画像を書き込むバランス調整処理を含む。

２．動作
コントローラー２０の動作は、画像書き換え処理およびクリーンアップ処理に大別される。画像書き換え処理は、表示される画像を書き換えるための処理である。クリーンアップ処理は、電気泳動粒子の状態を初期化し、階調のにじみや焼き付きを防止するための処理である。クリーンアップ処理は、クリーンアップ前処理、バランス調整処理、所定画像表示処理、および次画像表示処理を含む。以下、これらの処理について、概要と処理例を説明する。

２−１．画像書き換え
２−１−１．動作の概要
図７は、コントローラー２０における画像書き換え処理を示すフローチャートである。図７のフローは、画像書き換えの契機となるイベントが発生したことを契機として開始される。このイベントは、例えば、ＣＰＵ３０から画像書き換え命令が入力されたというイベントである。以下の例において、階調値Ｃおよび階調値Ｎは２値のデータであり、「０」または「１」のいずれかの値をとる。階調値「０」は白に、階調値「１」は黒に、それぞれ対応している。

ステップＳＡ１において、コントローラー２０は、新たなフレームが開始されたか否かを判断する。新たなフレームの開始は、例えば、リアルタイムクロック（図示略）から出力される同期信号により示される。新たなフレームが開始されたと判断された場合（ステップＳＡ１：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ２に移行する。新たなフレームが開始されていないと判断された場合（ステップＳＡ１：ＮＯ）、コントローラー２０は、新たなフレームが開始されるまで待機する。

ステップＳＡ２において、コントローラー２０は、クリーンアップ処理を開始させるクリーンアップ命令が入力されたか否かを判断する。クリーンアップ処理とは、複数の画素１４の各々について、電気泳動粒子の状態を初期化する処理をいう。クリーンアップ命令は、例えば、ユーザーがページ送りまたはページ戻しの操作をすると、ＣＰＵ３０によりコントローラー２０へ出力される。クリーンアップ命令が入力された場合（ステップＳＡ２：ＹＥＳ）、コントローラー２０は、処理をクリーンアップ処理に移行する。クリーンアップ命令が入力されなかった場合（ステップＳＡ２：ＮＯ）、コントローラー２０は、処理をステップＳＡ３へと移行する。

ステップＳＡ３において、コントローラー２０は、処理ループ１のループカウンターｉを初期化する。ループカウンターｉは、処理対象となる行を特定するパラメーターである。この例で、ループカウンターｉは、ｉ＝１に初期化される。ループカウンターｉは、ループ端で１ずつインクリメントされる。処理ループ１は、ｍ行分、すなわちｉ＝ｍまで繰り返される。

ステップＳＡ４において、コントローラー２０は、処理ループ２のループカウンターｊを初期化する。ループカウンターｊは、処理対象となる列を特定するパラメーターである。すなわち、対象画素は、第ｉ行第ｊ列の画素である。この例で、ループカウンターｊは、ｊ＝１に初期化される。ループカウンターｊは、ループ端で１ずつインクリメントされる。処理ループ２は、ｎ列分、すなわちｊ＝ｎまで繰り返される。

ステップＳＡ５において、コントローラー２０は、対象画素について、現在画像の階調値Ｃ（ｊ，ｉ）と次画像の階調値Ｎ（ｊ，ｉ）とが一致するか判断する。具体的には、コントローラー２０は、現在メモリー４１から階調値Ｃ（ｊ，ｉ）を、次メモリー４２から階調値Ｎ（ｊ，ｉ）をそれぞれ読み出し、これら２つの階調値が一致するか判断する。これら２つの階調値が一致すると判断された場合（ステップＳＡ５：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ７に移行する。これら２つの階調値が一致しないと判断された場合（ステップＳＡ５：ＮＯ）、コントローラー２０は処理をステップＳＡ６に移行する。

ステップＳＡ６において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）が「０」であるか判断する。具体的には、コントローラー２０は、残回数メモリー４３から残回数Ｒ（ｊ，ｉ）を読み出し、読み出した残回数が「０」であるか判断する。残回数Ｒ（ｊ，ｉ）が「０」であった場合（ステップＳＡ６：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ１０に移行する。残回数Ｒ（ｊ，ｉ）が「０」でなかった場合（ステップＳＡ６：ＮＯ）、コントローラー２０は、処理をステップＳＡ１１に移行する。

ステップＳＡ７において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）が「０」であるか判断する。残回数Ｒ（ｊ，ｉ）が「０」であった場合（ステップＳＡ７：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ１６に移行する。残回数Ｒ（ｊ，ｉ）が「０」でなかった場合（ステップＳＡ７：ＮＯ）、コントローラー２０は、処理をステップＳＡ８に移行する。

ステップＳＡ８において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）および階調値Ｎ（ｊ，ｉ）が、
Ｒ＞０ かつ
Ｎ＝０
を満たすか判断する。具体的には、コントローラー２０は、残回数メモリー４３から残回数Ｒ（ｊ，ｉ）を、次メモリー４２から階調値Ｎ（ｊ，ｉ）をそれぞれ読み出し、これらの条件か満たされるか判断する。Ｒ＞０かつＮ＝０であった場合（ステップＳＡ８：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ１０に移行する。Ｒ＜０またはＮ≠０であった場合（ステップＳＡ８：ＮＯ）、コントローラー２０は、処理をステップＳＡ９に移行する。

ステップＳＡ９において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）および階調値Ｎ（ｊ，ｉ）が、
Ｒ＜０ かつ
Ｎ＝１
を満たすか判断する。Ｒ＜０かつＮ＝１であった場合（ステップＳＡ９：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ１０に移行する。Ｒ＞０またはＮ≠１であった場合（ステップＳＡ９：ＮＯ）、コントローラー２０は、処理をステップＳＡ１１に移行する。

ステップＳＡ１０において、コントローラー２０は、新たに残回数Ｒ（ｊ，ｉ）を設定する。残回数Ｒ（ｊ，ｉ）は、階調値Ｎ（ｊ，ｉ）に応じて設定される。具体的には、コントローラー２０は、階調値Ｎ（ｊ，ｉ）が「１」である場合には、残回数メモリー４３に、残回数Ｒ（ｊ，ｉ）として「５」を書き込む。階調値Ｎ（ｊ，ｉ）が「０」である場合には、コントローラー２０は、残回数メモリー４３に、残回数Ｒ（ｊ，ｉ）として「−５」を書き込む。この例で、残回数Ｒの符号は、印加電圧の極性を示している。残回数の符号が正の場合は正極性の電圧（黒電圧）が、残回数の符号が負の場合は負極性の電圧（白電圧）が、それぞれ印加される。例えば、残回数「＋５」は、黒書き込みの電圧印加の残回数が５回であることを示している。別の例で、残回数「−４」は、白書き込みの電圧印加の残回数が４回であることを示している。残回数Ｒは、「−５」から「＋５」までのいずれかの値をとる。残回数Ｒが「０」である場合は、電圧印加の残回数がないこと示す。ここでは、残回数の表示において正符号は省略し単に「５」と表す。

ステップＳＡ１１において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）に応じたデータをラインメモリー（図示略）に書き込む。ここで書き込まれるデータは、電気泳動素子１４３に印加される電圧の極性および電圧値を示す。この例で、ラインメモリーに書き込まれるデータは、「−１」、「０」、および「＋１」のいずれかである。例えば、残回数Ｒ（ｊ，ｉ）が「０」よりも大きく、黒書き込みが行われることが示される場合、データとして「＋１」が書き込まれる。残回数Ｒ（ｊ，ｉ）が「０」よりも小さく、白書き込みが行われることが示される場合、データとして「−１」が書き込まれる。残回数Ｒ（ｊ，ｉ）が「０」であり、黒書き込みも白書き込みも行われないことが示される場合、データとして「０」が書き込まれる。

ステップＳＡ１２において、コントローラー２０は、回数差Ｄ（ｊ，ｉ）を更新する。回数差Ｄは、印加電圧の極性に応じて更新される。具体的には、ラインメモリーに「＋１」が記憶されている場合には、コントローラー２０は、回数差Ｄ（ｊ，ｉ）をインクリメントする。ラインメモリーに「−１」が記憶されている場合には、コントローラー２０は、回数差Ｄ（ｊ，ｉ）をデクリメントする。ラインメモリーに「０」が記憶されている場合には、コントローラー２０は、回数差Ｄ（ｊ，ｉ）の値を維持する。

ステップＳＡ１３において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）を更新する。具体的には、コントローラー２０は、残回数Ｒ（ｊ，ｉ）の絶対値をデクリメントする。残回数Ｒ（ｊ，ｉ）が「０」である場合には、コントローラー２０は、その値を維持する。コントローラー２０は、残回数メモリー４３から読み出した残回数Ｒ（ｊ，ｉ）を更新し、更新後の残回数Ｒ（ｊ，ｉ）を残回数メモリー４３に書き込む。ステップＳＡ１４において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）が「０」であるか判断する。残回数Ｒ（ｊ，ｉ）が「０」であった場合（ステップＳＡ１４：ＹＥＳ）、コントローラー２０は、処理をステップＳＡ１５に移行する。残回数Ｒ（ｊ，ｉ）が「０」でなかった場合（ステップＳＡ１４：ＮＯ）、コントローラー２０は、処理をステップＳＡ１６に移行する。

ステップＳＡ１５において、コントローラー２０は、階調値Ｃ（ｊ，ｉ）を更新する。具体的には、コントローラー２０は、階調値Ｃ（ｊ，ｉ）を、Ｃ（ｊ，ｉ）＝Ｎ（ｊ，ｉ）に更新する。

ステップＳＡ１６において、コントローラー２０は、処理ループ２のループ端の処理を行う。具体的には、コントローラー２０は、ループカウンターｊがｊ＝ｎであるか判断する。ｊ＝ｎでない場合、コントローラー２０は、ループカウンターｊをインクリメントし、処理をステップＳＡ４に移行する。ｊ＝ｎである場合、コントローラー２０は、処理をステップＳＡ１７に移行する。

ステップＳＡ１７において、コントローラー２０は、表示部１０を駆動するための信号を出力する。コントローラー２０は、ラインメモリーからデータを読み出し、読み出したデータを、走査線１１５の走査と同期したタイミングでデータ線駆動回路１７に出力する。また、第１行が処理対象の行である場合、コントローラー２０は、走査線１１５の走査を開始させる信号を、走査線駆動回路１６に出力する。第２行以降の行が処理対象の行である場合、コントローラー２０は、走査のタイミングを示す信号を、走査線駆動回路１６に出力する。表示部１０においては、これらの信号により、第ｉ行の画素１４にデータが書き込まれる。

ステップＳＡ１８において、コントローラー２０は、処理ループ１のループ端の処理を行う。具体的には、コントローラー２０は、ループカウンターｉがｉ＝ｍであるか判断する。ｉ＝ｍでない場合、コントローラー２０は、ループカウンターｉをインクリメントし、処理をステップＳＡ３に移行する。ｉ＝ｍである場合、コントローラー２０は、処理を終了する。

２−１−２．動作例
図８は、各記憶領域に記憶されているデータの経時変化を例示する図である。図８では、表示部１０における複数の画素１４のうち４つの画素（画素１〜画素４とする）について、現在メモリー４１の階調値Ｃ、次メモリー４２の階調値Ｎ、残回数メモリー４３の残回数Ｒ、および回数差メモリー４４の回数差Ｄの値が示されている。

この例では、白表示の画素（以下「白画素」という）から黒表示の画素（以下「黒画素」という）への表示の書き換え（以下「黒書き込み」という）に要する電圧印加回数と、黒画素から白画素への表示の書き換え（以下「白書き込み」という）に要する電圧印加回数とは異なっている。画素１４は、黒電圧（例えば＋１５Ｖ）を３回（３フレーム、ａ回の一例）印加することによって白表示から黒表示に変化し、白電圧（例えば−１５Ｖ）を５回（５フレーム、ｂ回の一例）印加することによって黒表示から白表示に変化する。ただし、この例では、黒書き込みを開始する場合も、白書き込みを開始する場合も、いずれも残回数の絶対値は、電圧印加回数の多い方、すなわち５回に設定される。

回数差Ｄは、黒書き込みの電圧印加回数と白書き込みの電圧印加回数との回数差を示す。例えば、回数差「＋５」は、黒書き込みの電圧印加回数が白書き込みの電圧印加回数よりも５回多いことを示している。回数差「−３」は、白書き込みの電圧印加回数が黒書き込みの電圧印加回数よりも３回多いことを示している。回数差「０」は、黒書き込みと白書き込みの電圧印加回数が等しいことを示している。ここでは、回数差の表示において正符号は省略し単に「５」と表す。

図８にはさらに、印加電圧Ｖおよび画素１４の光学状態Ｈも図示されている。正極性の電圧が印加されるフレームには「＋」が、負極性の電圧が印加されるフレームには「−」が、それぞれ示されている。電圧が印加されないフレーム（印加電圧がゼロのフレーム）には「０」が示されている。

画素１４の光学状態は、ここでは便宜的に「０」から「５」の整数を用いて表される。「０」は白表示の状態（例えば相対反射率が９０％以上の状態）を示し、「５」は黒表示の状態（例えば相対反射率が１０％以下の状態）を示している。「０」と「５」以外の値、すなわち「１」から「４」までの値は、白表示または黒表示に遷移する途中の状態を便宜的に示している。例えば、白表示の状態「０」から３回の黒書き込みが行われると、画素１４の光学状態は、「１」、「４」、「５」と変化して、黒表示の状態となる。黒表示の状態「５」から５回の白書き込みが行われると、画素１４の光学状態は、「４」、「３」、「２」、「１」、「０」と変化して、白表示の状態となる。初期状態（例えば電源投入時）において、画素１４の光学状態は「０」すなわち白表示であり、このとき、回数差Ｄは「０」に設定されている。なお、初期状態において、階調値Ｃ、階調値Ｎ、および残回数Ｒの値もそれぞれ「０」である。

図８において、各データはフレーム毎に区分して示されている。図８では、初期状態（第０フレーム）から第２５フレームまでの各記憶領域のデータを示している。最左列が初期状態を、最右列が第２５フレームの状態を示している。画素１〜画素４について、階調値Ｃ、階調値Ｎ、残回数Ｒ、および回数差Ｄが示す値は、それぞれＣ１〜Ｃ４、Ｎ１〜Ｎ４、Ｒ１〜Ｒ４、Ｄ１〜Ｄ４と表現する。光学状態Ｈおよび印加電圧Ｖについても同様である。図８において、第ｋフレームの階調値Ｃおよび階調値Ｎは、第ｋフレームの初期状態、例えば第ｋフレームのステップＳＡ５における値である。第ｋフレームの回数差Ｄは、第ｋフレームが終了した後、例えばステップＳＡ１８の後の値である。第ｋフレームの残回数Ｒは、第ｋフレームのステップＳＡ１３において更新される直前の値である。なお、第ｋフレームのステップＳＡ１３において更新されるので、第ｋフレーム終了時の残回数Ｒの絶対値は、図示されている値から１を減じたものとなる。第ｋフレームの画素１４の光学状態は、第ｋフレームが終了した後、例えば第ｋフレームのステップＳＡ１８の後の値である。第ｋフレームの印加電圧は、第ｋフレームのステップＳＡ１７において印加される電圧を示している。

第１フレームにおいて、画素１〜４については、いずれもＣ＝Ｎであり（ステップＳＡ５：ＹＥＳ）、かつ、Ｒ＝０である（ステップＳＡ７：ＹＥＳ）。このとき、ラインメモリーには「０」が書き込まれるので、電圧印加は行われない（ステップＳＡ１７）。第１フレームの処理が終わった時点で、画素１〜４の光学状態は、初期状態と同じ状態である。この例では、第１フレームのいずれかの時点において、次メモリー４２のデータが書き換えられている。

第２フレームにおいて、画素１については、Ｃ１≠Ｎ１であり（ステップＳＡ５：ＮＯ）、Ｒ１＝０である（ステップＳＡ６：ＹＥＳ）。このとき、Ｎ１＝１であるから、Ｒ１＝５に設定される（ステップＳＡ１０）。Ｒ１＞０なので、Ｖ１には「＋１」が書き込まれる（ステップＳＡ１１）。Ｖ１＝＋１なので、Ｄ１がインクリメントされてＤ１＝１に更新される（ステップＳＡ１２）。次に、Ｒ１の絶対値はデクリメントされてＲ１＝４に更新される（ステップＳＡ１３）。更新後、Ｒ１≠０であるため（ステップＳＡ１４：ＮＯ）、Ｃ１は更新されない。画素２および画素３についても、画素１と同様の処理が行われる。画素４については、次メモリー４２のデータは更新されていないので、第１フレームと同様の処理が行われる。画素１〜画素３には、黒電圧が印加される（ステップＳＡ１７）。画素４については、電圧印加は行われない。第２フレームの処理が終わった時点で、画素１〜３については、Ｈ１〜Ｈ３は「１」である。画素４について、Ｈ４は「０」である。

第３フレームにおいて、画素１については、Ｃ１≠Ｎ１であり（ステップＳＡ５：ＮＯ）、Ｒ１≠０である（ステップＳＡ６：ＮＯ）。Ｒ１＞０なので、Ｖ１には「＋１」が書き込まれる（ステップＳＡ１１）。Ｖ１＝＋１なので、Ｄ１がインクリメントされてＤ１＝２に更新される（ステップＳＡ１２）。Ｒ１の絶対値はデクリメントされてＲ１＝３に更新される（ステップＳＡ１３）。更新後、Ｒ１≠０であるため（ステップＳＡ１４：ＮＯ）、Ｃ１は更新されない。画素２および画素３についても、画素１と同様の処理が行われる。画素４については、第１フレームと同様の処理が行われる。第３フレームの処理が終わった時点で、画素１〜３については、Ｈ１〜Ｈ３は「４」である。画素４について、Ｈ４は「０」である。画素４は、第４フレーム目以降も、同様の処理を繰り返し、初期状態が維持されるので、以下では画素１〜画素３について各記憶領域の内容を説明する。

第４フレームにおいて、画素１については、Ｃ１＝Ｎ１であり（ステップＳＡ５：ＹＥＳ）、Ｒ１≠０である（ステップＳＡ７：ＮＯ）。また、Ｒ１＞０かつＮ１＝０である（ステップＳＡ８：ＹＥＳ）。このとき、Ｎ１＝０であるから、Ｒ１＝−５に設定される（ステップＳＡ１０）。Ｒ１＜０なので、Ｖ１には「−１」が書き込まれる（ステップＳＡ１１）。Ｖ１＝−１なので、Ｄ１がデクリメントされてＤ１＝１に更新される（ステップＳＡ１２）。次に、Ｒ１の絶対値はデクリメントされてＲ１＝−４に更新される（ステップＳＡ１３）。更新後、Ｒ１≠０であるため（ステップＳＡ１４：ＮＯ）、Ｃ１は更新されない。画素２および画素３については、第３フレームにおける画素１〜画素３と同様の処理が行われる。第４フレームの処理が終わった時点で、画素１については、Ｈ１は「３」である。画素２および画素３については、Ｈ２およびＨ３は「５」である。

第５フレームにおいて、画素１については、Ｃ１＝Ｎ１であり（ステップＳＡ５：ＹＥＳ）、Ｒ１≠０である（ステップＳＡ７：ＮＯ）。また、Ｒ１＜０であり（ステップＳＡ８：ＮＯ）、Ｎ１≠１である（ステップＳＡ９：ＮＯ）。Ｒ１＜０なので、Ｖ１には「−１」が書き込まれる（ステップＳＡ１１）。Ｖ１＝−１なので、Ｄ１がデクリメントされてＤ１＝０に更新される（ステップＳＡ１２）。次に、Ｒ１の絶対値はデクリメントされてＲ１＝−３に更新される（ステップＳＡ１３）。更新後は、Ｒ１≠０であるため（ステップＳＡ１４：ＮＯ）、Ｃ１は更新されない。画素２および画素３については、第４フレームにおける画素２および画素３と同様の処理が行われる。第５フレームの処理が終わった時点で、画素１については、Ｈ１は「２」である。画素２および画素３については、既にＨ２およびＨ３は最大値の「５」であったため、この値が維持される。

第６フレームにおいて、画素１については、第５フレームにおける画素１と同様の処理が行われる。画素２については、第５フレームにおける画素２と同様の処理が行われる。Ｒ２の絶対値はデクリメントされてＲ２＝０に更新される（ステップＳＡ１３）。更新後、Ｒ２＝０であるため（ステップＳＡ１４：ＹＥＳ）、Ｃ２が更新される（ステップＳＡ１５）。ここでは、Ｎ２＝１であるため、Ｃ２＝１に更新される。画素３についても、画素２と同様の処理が行われる。第６フレームの処理が終わった時点で、画素１については、Ｈ１は「１」である。画素２および画素３については、Ｈ２およびＨ３は最大値の「５」である。以下、第７フレームから第２０フレームについては、一部のフレームのみを説明する。

第８フレームにおいて、画素１については、Ｃ１＝Ｎ１であり（ステップＳＡ５：ＹＥＳ）、Ｒ１≠０である（ステップＳＡ７：ＮＯ）。また、Ｒ１＜０であり（ステップＳＡ８：ＮＯ）、Ｎ１≠１である（ステップＳＡ９：ＮＯ）。Ｒ１＜０なので、Ｖ１には「−１」が書き込まれる（ステップＳＡ１１）。Ｖ１＝−１なので、Ｄ１がデクリメントされてＤ１＝−３に更新される（ステップＳＡ１２）。次に、Ｒ１の絶対値はデクリメントされてＲ１＝０に更新される（ステップＳＡ１３）。更新後、Ｒ１＝０であるため（ステップＳＡ１４：ＹＥＳ）、Ｃ２が更新される（ステップＳＡ１５）。ここでは、Ｎ１＝０であるため、Ｃ２＝０に更新される。なお、第８フレームの開始の時点で、Ｃ２＝０であるので、更新後もＣ２の値は維持される。画素２については、Ｃ２≠Ｎ２であり（ステップＳＡ５：ＮＯ）、Ｒ２＝０である（ステップＳＡ６：ＹＥＳ）。このとき、Ｎ２＝０であるから、Ｒ２＝−５に設定される（ステップＳＡ１０）。Ｒ２＜０なので、Ｖ２には「−１」が書き込まれる（ステップＳＡ１１）。Ｖ２＝−１なので、Ｄ２がデクリメントされてＤ２＝４に更新される（ステップＳＡ１２）。次に、Ｒ２の絶対値はデクリメントされてＲ２＝−３に更新される（ステップＳＡ１３）。更新後、Ｒ２≠０であるため（ステップＳＡ１４：ＮＯ）、Ｃ２は更新されない。

第１０フレームにおいて、画素２については、Ｃ２＝Ｎ２であり（ステップＳＡ５：ＹＥＳ）、Ｒ２≠０である（ステップＳＡ７：ＮＯ）。また、Ｒ２＜０であり（ステップＳＡ８：ＮＯ）、Ｎ２＝１である（ステップＳＡ９：ＹＥＳ）。このとき、Ｎ２＝１であるから、Ｒ２＝５に設定される（ステップＳＡ１０）。Ｒ２＞０なので、Ｖ２には「＋１」が書き込まれる（ステップＳＡ１１）。Ｖ２＝＋１なので、Ｄ２がインクリメントされてＤ２＝４に更新される（ステップＳＡ１２）。Ｒ２の絶対値はデクリメントされてＲ２＝４に更新される（ステップＳＡ１３）。更新後、Ｒ２≠０であるため（ステップＳＡ１４：ＮＯ）、Ｃ２は更新されない。第２０フレームの処理が終わった時点で、Ｈ１＝３、Ｈ２＝５、Ｈ３＝５、Ｈ４＝０となる。

２−２．クリーンアップ
２−２−１．クリーンアップ前処理
図９は、コントローラー２０におけるクリーンアップ前処理を示すフローチャートである。ステップＳＢ１において、コントローラー２０は、新たなフレームが開始されたか否かを判断する。新たなフレームが開始されたと判断された場合（ステップＳＢ１：ＹＥＳ）、コントローラー２０は、処理をステップＳＢ２に移行する。新たなフレームが開始されていないと判断された場合（ステップＳＢ１：ＮＯ）、コントローラー２０は、新たなフレームが開始されるまで待機する。

ステップＳＢ２において、コントローラー２０は、処理ループ３のループカウンターｉを初期化する。この例で、ループカウンターｉは、ｉ＝１に初期化される。ループカウンターｉは、ループ端で１ずつインクリメントされる。処理ループ３は、ｍ行分、すなわちｉ＝ｍまで繰り返される。ステップＳＢ３において、コントローラー２０は、処理ループ４のループカウンターｊを初期化する。この例で、ループカウンターｊは、ｊ＝１に初期化される。ループカウンターｊは、ループ端で１ずつインクリメントされる。処理ループ４は、ｎ列分、すなわちｊ＝ｎまで繰り返される。

ステップＳＢ４において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）に応じたデータをラインメモリー（図示略）に書き込む。ラインメモリーへの書き込みは、ステップＳＡ１１の処理と同様に行われる。ステップＳＢ５において、コントローラー２０は、回数差Ｄ（ｊ，ｉ）を更新する。回数差の更新は、ステップＳＡ１２の処理と同様に行われる。ステップＳＢ６において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）を更新する。残回数Ｒの更新は、ステップＳＡ１３の処理と同様に行われる。

ステップＳＢ７において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）が「０」であるか判断する。残回数Ｒ（ｊ，ｉ）が「０」であった場合（ステップＳＢ７：ＹＥＳ）、コントローラー２０は、処理をステップＳＢ８に移行する。残回数Ｒ（ｊ，ｉ）が「０」でなかった場合（ステップＳＢ７：ＮＯ）、コントローラー２０は、処理をステップＳＢ９に移行する。

ステップＳＢ８において、コントローラー２０は、階調値Ｃ（ｊ，ｉ）を更新する。具体的には、コントローラー２０は、黒書き込みをした画素について、階調値Ｃ（ｊ，ｉ）を「１」に、白書き込みをした画素について、階調値Ｃ（ｊ，ｉ）を「０」に更新する。ステップＳＢ９において、コントローラー２０は、処理ループ４のループ端の処理を行う。具体的には、コントローラー２０は、ループカウンターｊがｊ＝ｎであるか判断する。ｊ＝ｎでない場合、コントローラー２０は、ループカウンターｊをインクリメントし、処理をステップＳＢ３に移行する。ｊ＝ｎである場合、コントローラー２０は、処理をステップＳＢ１０に移行する。

ステップＳＢ１０において、コントローラー２０は、表示部１０を駆動するための信号を出力する。表示部１０においては、この信号により、第ｉ行の画素１４にデータが書き込まれる。ステップＳＢ１１において、コントローラー２０は、処理ループ３のループ端の処理を行う。具体的には、コントローラー２０は、ループカウンターｉがｉ＝ｍであるか判断する。ｉ＝ｍでない場合、コントローラー２０は、ループカウンターｉをインクリメントし、処理をステップＳＢ２に移行する。ｉ＝ｍである場合、コントローラー２０は、処理を終了する。

ステップＳＢ１２において、コントローラー２０は、すべての画素について、残回数Ｒが「０」であるか判断する。具体的には、コントローラー２０は残回数Ｒの絶対値の総和が「０」であるか判断する。すべての画素について、残回数Ｒが「０」であった場合（ステップＳＢ１２：ＹＥＳ）、コントローラー２０は、処理をバランス調整処理に移行する。すべての画素について、残回数Ｒが「０」でなかった場合（ステップＳＢ１２：ＮＯ）、コントローラー２０は、処理をステップＳＢ１に移行する。

再び図８を参照する。図８の例では、第２１フレームから第２５フレームの間にクリーンアップ前処理が行われる。第２１フレームにおいて、画素１については、Ｒ１＜０なので、Ｖ１には「−１」が書き込まれ、画素２については、Ｒ２＞０なので、Ｖ２には「+１」が書き込まれる（ステップＳＢ４）。画素３および画素４については、Ｒ３＝Ｒ４＝０なので、Ｖ３およびＶ４には「０」が書き込まれる（ステップＳＢ４）。Ｄ１はデクリメントされてＤ１＝−６に更新され、Ｄ２はインクリメントされてＤ２＝１０に更新される（ステップＳＢ５）。Ｒ１およびＲ２の絶対値はデクリメントされて、Ｒ１＝−３、Ｒ２＝１に更新される（ステップＳＢ６）。更新後、Ｒ１≠０、Ｒ２≠０であるため（ステップＳＢ７：ＮＯ）、Ｃ１およびＣ２は更新されない。画素１には、白電圧が印加され、画素２には、黒電圧が印加される（ステップＳＢ１０）。これらの処理は、第２４フレームですべての画素についてＲ＝０になるまで（ステップＳＢ１２の条件が満たされるまで）繰り返し行われる。第２４フレームの処理が終わった時点で、Ｈ１＝０、Ｈ２＝５、Ｈ３＝５、Ｈ４＝０となる。

２−２−２．バランス調整処理
図１０は、コントローラー２０におけるバランス調整処理を示すフローチャートである。バランス調整処理は、回数差Ｄが所定の条件を満たすように調整する処理である。

ステップＳＣ１において、コントローラー２０は、調整画像を設定する。調整画像は、回数差Ｄが所定の条件を満たすように調整するための画像である。以下、調整画像を「画像Ｘ」と表す。画像Ｘには、複数の画像が含まれてもよい。画像Ｘに複数の画像が含まれる場合、「画像ＸＡ」、「画像ＸＢ」、・・・のように添字を用いてこれらの画像を区別する。ステップＳＣ１において、複数の画像Ｘの中から選択された一の画像Ｘが、以下の処理に用いられる画像として設定される。一の画像Ｘは、例えばカウンターの値に応じて選択される。カウンターの値は、ステップＳＣ１において１ずつ加算され、更新される。カウンターの値は、初期値として「１」が設定される。コントローラー２０は、複数の画像のうちカウンターの値に応じた一の画像を記憶手段２２から読み出す。

ステップＳＣ２において、コントローラー２０は、処理ループ５のループカウンターｉを初期化する。この例で、ループカウンターｉは、ｉ＝１に初期化される。ループカウンターｉは、ループ端で１ずつインクリメントされる。処理ループ５は、ｍ行分、すなわちｉ＝ｍまで繰り返される。ステップＳＣ３において、コントローラー２０は、処理ループ６のループカウンターｊを初期化する。この例で、ループカウンターｊは、ｊ＝１に初期化される。ループカウンターｊは、ループ端で１ずつインクリメントされる。処理ループ６は、ｎ列分、すなわちｊ＝ｎまで繰り返される。

ステップＳＣ４において、コントローラー２０は、対象画素について、現フレームの階調値Ｃ（ｊ，ｉ）と画像Ｘの階調値Ｘ（ｊ，ｉ）とが一致するか判断する。具体的には、コントローラー２０は、現在メモリー４１から階調値Ｃ（ｊ，ｉ）を、記憶手段２２から階調値Ｘ（ｊ，ｉ）をそれぞれ読み出し、これら２つの階調値が一致するか判断する。これら２つの階調値が一致すると判断された場合（ステップＳＣ４：ＹＥＳ）、コントローラー２０は、処理をステップＳＣ７に移行する。これら２つの階調値が一致しないと判断された場合（ステップＳＣ４：ＮＯ）、コントローラー２０は処理をステップＳＣ５に移行する。

ステップＳＣ５において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）が「０」であるか判断する。残回数Ｒ（ｊ，ｉ）が「０」であった場合（ステップＳＣ５：ＹＥＳ）、コントローラー２０は、処理をステップＳＣ６に移行する。残回数Ｒ（ｊ，ｉ）が「０」でなかった場合（ステップＳＣ６：ＮＯ）、コントローラー２０は、処理をステップＳＣ７に移行する。

ステップＳＣ６において、コントローラー２０は、新たに残回数Ｒ（ｊ，ｉ）を設定する。階調値Ｘ（ｊ，ｉ）が「１」である場合には、コントローラー２０は、残回数メモリー４３に、残回数Ｒ（ｊ，ｉ）として「５」を書き込む。階調値Ｘ（ｊ，ｉ）が「０」である場合には、コントローラー２０は、残回数メモリー４３に、残回数Ｒ（ｊ，ｉ）として「―５」を書き込む。

ステップＳＣ７において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）に応じたデータをラインメモリーに書き込む。ラインメモリーに書き込まれるデータと残回数Ｒ（ｊ，ｉ）との対応関係は、画像Ｘに応じて決められている。ステップＳＣ８において、コントローラー２０は、回数差Ｄ（ｊ，ｉ）を更新する。回数差Ｄ（ｊ，ｉ）の更新は、ステップＳＡ１２と同様に行われる。ステップＳＣ９において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）を更新する。残回数Ｒ（ｊ，ｉ）の更新は、ステップＳＡ１３と同様に行われる。ステップＳＣ１０において、コントローラー２０は、残回数Ｒ（ｊ，ｉ）が「０」であるか判断する。残回数Ｒ（ｊ，ｉ）が「０」であった場合（ステップＳＣ１０：ＹＥＳ）、コントローラー２０は、処理をステップＳＣ１１に移行する。残回数Ｒ（ｊ，ｉ）が「０」でなかった場合（ステップＳＣ１０：ＮＯ）、コントローラー２０は、処理をステップＳＣ１２に移行する。

ステップＳＣ１１において、コントローラー２０は、階調値Ｃ（ｊ，ｉ）を更新する。具体的には、コントローラー２０は、階調値Ｃ（ｊ，ｉ）を、Ｃ（ｊ，ｉ）＝Ｘ（ｊ，ｉ）に更新する。

ステップＳＣ１２において、コントローラー２０は、処理ループ６のループ端の処理を行う。具体的には、コントローラー２０は、ループカウンターｊがｊ＝ｎであるか判断する。ｊ＝ｎでない場合、コントローラー２０は、ループカウンターｊをインクリメントし、処理をステップＳＣ３に移行する。ｊ＝ｎである場合、コントローラー２０は、処理をステップＳＣ１３に移行する。

ステップＳＣ１３において、コントローラー２０は、表示部１０を駆動するための信号を出力する。これにより、表示部１０において、第ｉ行の画素１４にデータが書き込まれる。ステップＳＣ１４において、コントローラー２０は、処理ループ５のループ端の処理を行う。具体的には、コントローラー２０は、ループカウンターｉがｉ＝ｍであるか判断する。ｉ＝ｍでない場合、コントローラー２０は、ループカウンターｉをインクリメントし、処理をステップＳＣ２に移行する。ｉ＝ｍである場合、コントローラー２０は、処理をステップＳＣ１５に移行する。

ステップＳＣ１５において、コントローラー２０は、すべての画素について、残回数Ｒが「０」であるか判断する。残回数の総和が「０」であった場合（ステップＳＣ１５：ＹＥＳ）、コントローラー２０は、処理をステップＳＣ１６に移行する。残回数の総和が「０」でなかった場合（ステップＳＣ１５：ＮＯ）、コントローラー２０は、処理をステップＳＣ２に移行する。

ステップＳＣ１６において、コントローラー２０は、回数差Ｄ（ｊ，ｉ）が終了条件を満たしたか判断する。終了条件は、画像Ｘに応じて決められている。回数差Ｄ（ｊ，ｉ）が終了条件を満たした場合（ステップＳＣ１６：ＹＥＳ）、コントローラー２０は、処理をステップＳＣ１７に移行する。回数差Ｄ（ｊ，ｉ）が終了条件を満たしていない場合（ステップＳＣ１６：ＮＯ）、コントローラー２０は、処理をステップＳＣ２に移行する。

ステップＳＣ１７において、コントローラー２０は、すべての画像Ｘについて書き込みが完了したか判断する。具体的には、コントローラー２０は、カウンターの値が画像Ｘに含まれる複数の画像の枚数と同じであった場合、すべての画像Ｘについて書き込みが完了したと判断する。カウンターの値が調整画像に含まれる複数の画像Ｘの枚数未満であった場合、まだすべての画像Ｘについての書き込みが完了していないと判断する。すべての画像Ｘについて書き込みが完了したと判断された場合（ステップＳＣ１７：ＹＥＳ）、コントローラー２０は、処理を所定画像表示処理に移行する。まだすべての画像Ｘについての書き込みが完了していないと判断された場合（ステップＳＣ１７：ＮＯ）、コントローラー２０は、カウンターの値に１を加算し、処理をステップＳＣ１に移行する。この場合、コントローラー２０は、再びステップＳＣ１において、更新後のカウンターの値に対応する画像Ｘを設定する。

２−２−３．所定画像表示処理
図１１は、所定画像表示処理におけるコントローラー２０の動作を示すフローチャートである。所定画像表示処理は、複数の画素１４の各々について、電気泳動粒子の状態を初期化するための処理である。ステップＳＤ１において、コントローラー２０は、所定画像を設定する。以下、所定画像を「画像Ｙ」と表す。画像Ｙには、複数の画像が含まれる。画像Ｙに含まれる複数の画像は、「画像ＹＡ」、「画像ＹＢ」、・・・のように添字を用いて区別する。ステップＳＤ１において、複数の画像Ｙの中から選択された一の画像Ｙが、以下の処理に用いられる画像として設定される。一の画像Ｙは、例えばカウンターの値に応じて選択される。カウンターの値は、ステップＳＤ１において１ずつ加算され、更新される。カウンターの値は、初期値として「１」が設定される。コントローラー２０は、複数の画像のうちカウンターの値に応じた一の画像を記憶手段２２から読み出す。

ステップＳＤ２からステップＳＤ１４までは、ステップＳＣ２からステップＳＣ１４までの処理と同様に行われる。ステップＳＤ１５において、コントローラー２０は、すべての画素について、残回数Ｒが「０」であるか判断する。すべての画素について残回数Ｒが「０」であるか否かは、例えば、残回数Ｒの絶対値の総和が「０」であるか否かによって判断される。すべての画素について残回数Ｒが「０」であると判断された場合（ステップＳＤ１５：ＹＥＳ）、コントローラー２０は、処理をステップＳＤ１６に移行する。残回数の総和が「０」でなかった場合（ステップＳＤ１５：ＮＯ）、コントローラー２０は、処理をステップＳＤ２に移行する。

ステップＳＤ１６において、コントローラー２０は、すべての画像Ｙについて書き込みが完了したか判断する。具体的には、コントローラー２０は、カウンターの値が画像Ｙに含まれる複数の画像の枚数と同じであった場合、すべての画像Ｙについて書き込みが完了したと判断する。カウンターの値が所定画像に含まれる複数の画像Ｙの枚数未満であった場合、まだすべての画像Ｙについての書き込みが完了していないと判断する。すべての画像Ｙについて書き込みが完了したと判断された場合（ステップＳＤ１６：ＹＥＳ）、コントローラー２０は、処理をステップＳＤ１７に移行する。まだすべての画像Ｙについての書き込みが完了していないと判断された場合（ステップＳＤ１６：ＮＯ）、コントローラー２０は、カウンターの値に１を加算し、処理をステップＳＤ１に移行する。この場合、コントローラー２０は、再びステップＳＤ１において、更新後のカウンターの値に対応する画像Ｙを設定する。

ステップＳＤ１７において、コントローラー２０は、画像Ｙの表示を所定の回数反復して行ったか判断する。コントローラー２０は、ステップＳＤ１において反復回数のカウンターの値を１ずつ加算する。反復回数のカウンターの値は、初期値として「１」が設定されている。反復回数が所定の回数以上である場合（ステップＳＤ１７：ＹＥＳ）、コントローラー２０は、処理を次画像表示処理に移行する。反復回数が所定の回数より小さい場合（ステップＳＤ１７：ＮＯ）、コントローラー２０は、処理をステップＳＤ１に移行し、反復回数のカウンターの値に１を加算する。この場合、コントローラー２０は、再びカウンターの初期値「１」に対応する画像Ｙを設定する。

２−３．処理例
以下、クリーンアップ処理について、具体的な処理例をいくつか説明する。各処理例は、調整画像（画像Ｘ）、書き込み条件、および終了条件がそれぞれ異なっている。

２−３−１．処理例１
図１２は、処理例１に係る各記憶領域のデータの経時変化を例示した図である。図１２のフレームの番号は、図８で示したフレームからの通し番号で表している。処理例１において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）および画像ＸＢ（第２画像の一例）を含む。
画像ＸＡ（全黒画像）：すべての画素について、Ｘ＝１（第１階調の一例）
画像ＸＢ（全白画像）：すべての画素について、Ｘ＝０（第２階調の一例）
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｄ＜５ のとき：黒書き込み
画像ＸＢの場合
Ｒ＝０ かつ Ｄ＞０ のとき：白書き込み
上記以外の場合は書き込みは行わない。
（３）終了条件
画像ＸＡの場合：Ｄｍｉｎ≧５（第１基準値の一例）
（Ｄｍｉｎは、すべての画素の回数差Ｄの最小値）
画像ＸＢの場合：すべての画素についてＤ＝０（第２基準値の一例）（またはＤｍａｘ≦０）
（Ｄｍａｘは、すべての画素の回数差Ｄの最大値）

上記の通り、画素１４は、３回（ａ回の一例）の電圧印加で白表示から黒表示に変化し、５回（ｂ回の一例）の電圧印加で黒表示から白表示に変化する。この例では、第１基準値（ここでは「５」）と第２基準値（ここでは「０」）との差は、ａ回とｂ回のうち大きい方の値と等しく、「５」である。また、以下では、画素１〜画素４について、階調値Ｘが示す値と階調値Ｙが示す値を、それぞれＸ１〜Ｘ４、Ｙ１〜Ｙ４と表す。

第２６フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。画素１および画素４について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「５」に設定される（ステップＳＣ６）。他の画素については、残回数は変更されない。画素１および画素４については、黒書き込みが行われる（ステップＳＣ７）。黒書き込みに応じて、画素１の回数差Ｄは「−９」から「−８」に、画素４の回数差Ｄは「０」から「１」に、それぞれ更新される（ステップＳＣ８）。さらに、黒書き込みに応じて、画素１および画素４の残回数Ｒは「５」から「４」にデクリメントされる（ステップＳＣ９）。これらの処理は、第３０フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３０フレームの終了時点において、画素１の回数差Ｄは「−４」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素１の回数差Ｄが「５」となり終了条件が満たされる第３９フレームまで、画素１について黒書き込みが繰り返し行われる。

第３９フレームのステップＳＣ８において、画素１の回数差Ｄが「５」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、黒表示の状態である。

第４０フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「−５」に設定される（ステップＳＣ６）。すべての画素について、白書き込みが行われる（ステップＳＣ７）。白書き込みに応じて、画素１の回数差Ｄは「５」から「４」に、画素２の回数差Ｄは「１１」から「１０」に、それぞれ更新される（ステップＳＣ８）。さらに、白書き込みに応じて、すべての画素の残回数Ｒは「−５」から「−４」にインクリメントされる（残回数Ｒの絶対値がデクリメントされる）（ステップＳＣ９）。これらの処理は、第４４フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第４４フレームの終了時点において、画素２の回数差Ｄは「６」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素２の回数差Ｄが「０」となり終了条件が満たされる第５０フレームまで、画素２について白書き込みが繰り返し行われる。

第５０フレームのステップＳＣ８において、画素２の回数差Ｄが「０」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、白表示状態である。また、画像ＸＡおよび画像ＸＢの書き込みにより、回数差Ｄは、すべての画素について「０」となり、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。

第５１フレーム以降は、従来と同様のクリーンアップ処理（所定画像表示処理および次画像表示処理）が行われる。所定画像表示処理において、各種の条件は以下のとおりである。
（１）画像Ｙ
画像ＹＡおよび画像ＹＢを含む。
画像ＹＡ（全黒画像）：すべての画素について、Ｙ＝１（第１階調の一例）
画像ＹＢ（全白画像）：すべての画素について、Ｙ＝０（第２階調の一例）
（２）ステップＳＤ７におけるデータの書き込み条件
画像ＹＡ、画像ＹＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み

２−３−２．処理例２
図１３は、処理例２に係る各記憶領域のデータの経時変化を例示した図である。図１３のフレームの番号は、図８で示したフレームからの通し番号で表している。処理例２において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）および画像ＸＢ（第２画像の一例）を含む。
画像ＸＡ（全白画像）：すべての画素について、Ｘ＝０（第１階調の一例）
画像ＸＢ（全黒画像）：すべての画素について、Ｘ＝１（第２階調の一例）
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｄ＞０ のとき：白書き込み
画像ＸＢの場合
Ｒ＝０ かつ Ｄ＜５ のとき：黒書き込み
上記以外の場合は書き込みは行わない。
（３）終了条件
画像ＸＡの場合：Ｄｍａｘ≦０（第１基準値の一例）
画像ＸＢの場合：すべての画素についてＤ＝５（第２基準値の一例）（またはＤｍｉｎ≧５）

第２６フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。画素２および画素３について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「−５」に設定される（ステップＳＣ６）。他の画素については、残回数は変更されない。画素２および画素３については、白書き込みが行われる（ステップＳＣ７）。白書き込みに応じて、画素２の回数差Ｄは「１１」から「１０」に、画素３の回数差Ｄは「５」から「４」に、それぞれ更新される（ステップＳＣ８）。さらに、白書き込みに応じて、画素２および画素３の残回数Ｒは「−５」から「−４」にインクリメントされる（残回数Ｒの絶対値がデクリメントされる）（ステップＳＣ９）。これらの処理は、第３０フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３０フレームの終了時点において、画素２の回数差Ｄは「６」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素２の回数差Ｄが「０」となり終了条件が満たされる第３６フレームまで、画素２について白書き込みが繰り返し行われる。

第３６フレームのステップＳＣ８において、画素２の回数差Ｄが「０」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、白表示の状態である。

第３７フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「５」に設定される（ステップＳＣ６）。すべての画素について、黒書き込みが行われる（ステップＳＣ７）。黒書き込みに応じて、画素１の回数差Ｄは「−９」から「−８」に、画素２の回数差Ｄは「０」から「１」に、それぞれ更新される（ステップＳＣ８）。さらに、黒書き込みに応じて、すべての画素の残回数Ｒは「５」から「４」にデクリメントされる（ステップＳＣ９）。これらの処理は、第４１フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第４１フレームの終了時点において、画素１の回数差Ｄは「−４」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素１の回数差Ｄが「５」となり終了条件が満たされる第５０フレームまで、画素１について黒書き込みが繰り返し行われる。

第５０フレームのステップＳＣ８において、画素１の回数差Ｄが「５」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、黒表示状態である。また、画像ＸＡおよび画像ＸＢの書き込みにより、回数差Ｄは、すべての画素について「５」となり、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。

以下、第５１フレームから、従来と同様のクリーンアップ処理（所定画像表示処理）が行われる。

２−３−３．処理例３
図１４は、処理例３に係る各記憶領域のデータの経時変化を例示した図である。図１４のフレームの番号は、図８で示したフレームからの通し番号で表している。処理例３において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）および画像ＸＢ（第２画像の一例）を含む。
画像ＸＡ（反転次画像）：Ｎ＝０（第１階調の一例）の画素について、Ｘ＝１、かつ、Ｎ＝１（第２階調の一例）の画素について、Ｘ＝０
画像ＸＢ（次画像）：すべての画素について、Ｘ＝Ｎ
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｎ＝０ かつ Ｄ＜５ のとき：黒書き込み
Ｒ＝０ かつ Ｎ＝１ かつ Ｄ＞０ のとき：白書き込み
画像ＸＢの場合
Ｒ＝０ かつ Ｎ＝０ かつ Ｄ＞０ のとき：白書き込み
Ｒ＝０ かつ Ｎ＝１ かつ Ｄ＜５ のとき：黒書き込み
上記以外の場合、書き込みは行わない。
（３）終了条件
画像ＸＡの場合：Ｎ＝０の画素について Ｄ≧５（第２基準値の一例） かつ Ｎ＝１の画素について Ｄ≦０（第１基準値の一例）
画像ＸＢの場合：Ｎ＝０の画素について Ｄ＝０ かつ Ｎ＝１の画素について Ｄ＝５

第２６フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。Ｎ１＝１、Ｎ２＝１、Ｎ３＝０、Ｎ４＝０であるから、画像ＸＡの階調値Ｘは、これを反転させたＸ１＝０、Ｘ２＝０、Ｘ３＝１、Ｘ４＝１である。画素２および画素４について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「−５」と「５」にそれぞれ設定される（ステップＳＣ６）。他の画素については、残回数は変更されない。画素２については、白書き込みが行われ、画素４については、黒書き込みが行われる（ステップＳＣ７）。白書き込みに応じて、画素２の回数差Ｄは「１１」から「１０」に、黒書き込みに応じて、画素４の回数差Ｄは「０」から「１」に、それぞれ更新される（ステップＳＣ８）。さらに、白書き込みに応じて、画素２の残回数Ｒは「−５」から「−４」にインクリメントされ、黒書き込みに応じて画素４の残回数Ｒは「５」から「４」にデクリメントされる（残回数Ｒの絶対値がデクリメントされる）（ステップＳＣ９）。これらの処理は、第３０フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３０フレームの終了時点において、画素２の回数差Ｄは「６」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素２の回数差Ｄが「０」となり終了条件が満たされる第３６フレームまで、画素２について白書き込みが繰り返し行われる。

第３６フレームのステップＳＣ８において、画素２の回数差Ｄが「０」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、階調値Ｎを反転させた状態である。

この例では、画像ＸＡについて終了条件が満たされると、従前と同様のクリーンアップ処理が行われる。すなわち、全黒画像と全白画像とが交互に反復して書き込まれる。

第（３７＋１０×ｋ）フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。画像ＸＢの階調値Ｘは、階調値Ｎと同じであり、Ｘ１＝１、Ｘ２＝１、Ｘ３＝０、Ｘ４＝０である。画素１および画素２について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「５」に設定される（ステップＳＣ６）。他の画素については、残回数は変更されない。画素１および画素２については、黒書き込みが行われる（ステップＳＣ７）。黒書き込みに応じて、画素１の回数差Ｄは「−９」から「−８」に、画素２の回数差Ｄは「０」から「１」に、それぞれ更新される（ステップＳＣ８）。さらに、黒書き込みに応じて、画素１および画素２の残回数Ｒは「５」から「４」にデクリメントされる（ステップＳＣ９）。これらの処理は、第（４２＋１０×ｋ）フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第（４２＋１０×ｋ）フレームの終了時点において、画素１の回数差Ｄは「−４」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素１の回数差Ｄが「５」となり終了条件が満たされる第（５０＋１０×ｋ）フレームまで、画素１について黒書き込みが繰り返し行われる。

第（５０＋１０×ｋ）フレームのステップＳＣ８において、画素１の回数差Ｄが「５」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、階調値Ｎで示される状態である。また、画像ＸＡおよび画像ＸＢの書き込みにより、回数差Ｄは、白表示状態のすべての画素について「０」、かつ、黒表示状態のすべての画素について「５」となり、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。

２−３−４．処理例４
図１５は、処理例４に係る各記憶領域のデータの経時変化を例示した図である。図１５のフレームの番号は、図８で示したフレームからの通し番号で表している。処理例４において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）を含む。
画像ＸＡ（反転現画像）：Ｃ＝０（第１階調の一例）の画素について、Ｘ＝１、かつ、Ｃ＝１（第２階調の一例）の画素について、Ｘ＝０
（２）ステップＳＣ７におけるデータの書き込み条件
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
Ｒ＝０ かつ Ｃ＝０ かつ Ｄ＞０ のとき：白書き込み
Ｒ＝０ かつ Ｃ＝１ かつ Ｄ＜５ のとき：黒書き込み
上記以外の場合、書き込みは行わない。
（３）終了条件
画像ＸＡの場合：Ｃ＝０の画素について Ｄ≦０（第１基準値の一例） かつ Ｃ＝１の画素について Ｄ≧５（第２基準値の一例）

第２６フレームにおいて、画像ＸＡが設定される（ステップＳＣ１）。Ｃ１＝０、Ｃ２＝１、Ｃ３＝１、Ｃ４＝０であるから、画像ＸＡの階調値Ｘは、これを反転させたＸ１＝１、Ｘ２＝０、Ｘ３＝０、Ｘ４＝１である。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「５」または「−５」にそれぞれ設定される（ステップＳＣ６）。画素１および画素４については、黒書き込みが行われ、画素２および画素３ついては、白書き込みが行われる（ステップＳＣ７）。黒書き込みに応じて、画素１および画素４の回数差Ｄは「−９」から「−８」、「０」から「１」にそれぞれ更新される（ステップＳＣ８）。白書き込みに応じて、画素２および画素３の回数差Ｄは「１１」から「１０」、「５」から「４」にそれぞれ更新される（ステップＳＣ８）。さらに、黒書き込みに応じて、画素１および画素４の残回数Ｒは「５」から「４」にデクリメントされ、白書き込みに応じて画素２および画素３の残回数Ｒは「−５」から「−４」にインクリメントされる（残回数Ｒの絶対値がデクリメントされる）（ステップＳＣ９）。これらの処理は、第３０フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３０フレームの終了時点において、画素１の回数差Ｄは「−４」であり、また、画素２の回数差Ｄは「６」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素２の回数差Ｄが「０」となる第３６フレームまで、画素２について白書き込みが繰り返し行われ、画素１の回数差Ｄが「５」となり、すべての画素について終了条件が満たされる第３９フレームまで、画素１について黒書き込みが繰り返し行われる。

第３９フレームのステップＳＣ８において、画素１の回数差Ｄが「５」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、クリーンアップ処理前（第２５フレーム）の階調値Ｃを反転させた状態である。また、画像ＸＡの書き込みにより、回数差Ｄは、白表示状態のすべての画素について「０」、かつ、黒表示状態のすべての画素について「５」となり、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。第４０フレーム以降は、従来と同様のクリーンアップ処理（所定画像表示処理）が行われる。

２−３−５．処理例５
図１６は、処理例５に係る各記憶領域のデータの経時変化を例示した図である。図１６Ａには、階調値Ｎ、光学状態Ｈ、および印加電圧Ｖが図示されている。図１６Ｂには、残回数Ｒ、および回数差Ｄが図示されている。図１６の初期状態は、図８で示したフレームからの連続ではないため、再び第０フレームと表記する。図１６は、複数の画素のうち画素１〜画素８の各記憶領域が示されている。処理例５において、第０フレームにおける各記憶領域のデータは以下のとおりである。

処理例５において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）、画像ＸＢ（第２画像の一例）、および画像ＸＣ（第３画像の一例）を含む。
画像ＸＡ（現画像）：すべての画素について、Ｘ＝Ｃ
画像ＸＢ（全黒画像）：すべての画素について、Ｘ＝１（第２階調の一例）
画像ＸＣ（全白画像）：すべての画素について、Ｘ＝０（第１階調の一例）
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡの場合
Ｎ＝０ かつ Ｄ＜０の場合：黒書き込み
Ｎ＝１ かつ Ｄ＜５の場合：黒書き込み
Ｎ＝０ かつ Ｄ＞０の場合：白書き込み
Ｎ＝１ かつ Ｄ＞５の場合：白書き込み
画像ＸＢの場合
Ｄ＜５の場合：黒書き込み
画像ＸＣの場合
Ｄ＞０の場合：白書き込み
上記以外の場合、書き込みは行わない。
（３）終了条件
画像ＸＡの場合
Ｎ＝０の画素について Ｄ＝０（第１基準値の一例）
Ｎ＝１の画素について Ｄ＝５（第２基準値の一例）
画像ＸＢの場合
すべての画素について Ｄ＝５
画像ＸＣの場合
すべての画素について Ｄ＝０

第１フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。すべての画素について、Ｘ＝Ｃである。すべての画素について、階調値Ｃと階調値Ｘとが同一である（ステップＳＣ４：ＹＥＳ）ので、残回数Ｒは設定されず、ラインメモリーにデータの書き込みが行われる。画素１については、Ｎ＝０かつＤ＜０であるので、黒書き込みが行われる。画素２および画素３については、Ｎ＝０かつＤ＞０であるので、白書き込みが行われる。画素５および画素６については、Ｎ＝１かつＤ＜５であるので、黒書き込みが行われる。画素７については、Ｎ＝１かつＤ＞５であるので、白書き込みが行われる（以上、ステップＳＣ７）。黒書き込みに応じて、画素１、画素５、および画素６の回数差Ｄは、「−９」から「−８」に、「０」から「１」に、および「−３」から「−２」に、それぞれ更新される。白書き込みに応じて、画素２、画素３、および画素７の回数差Ｄは、「１１」から「１０」に、「１」から「０」に、および「８」から「７」に、それぞれ更新される（以上、ステップＳＣ８）。すべての画素について、残回数Ｒが「０」であるので、ステップＳＣ９の処理によっても残回数Ｒは「０」のままである。これらの処理は、第１１フレームにおいてすべての画素について終了条件が満たされるまで繰り返し行われる。

第１１フレームのステップＳＣ８において、画素２の回数差Ｄが「０」に更新され、すべての画素について終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、例えば画素７の光学状態は「２」であり、必ずしもすべての画素について、決められた光学状態（「０」または「５」）になっているわけではない。また、画像ＸＡの書き込みにより、回数差Ｄは、Ｎ＝０のすべての画素について「０」、かつ、Ｎ＝１のすべての画素について「５」となり、印加電圧の極性バランスがとれた状態になっている。なお、画像ＸＡを書き込んでいる間、すべての画素について残回数Ｒ＝０であるので、ステップＳＣ１１においてＣ＝Ｎに更新される。したがって、第１１フレームの終了時点において、Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４＝０、Ｃ５＝Ｃ６＝Ｃ７＝Ｃ８＝１である。

第１２フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。画素１〜画素４について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数Ｒが「５」に設定される（ステップＳＣ６）。画素５〜画素８については、残回数Ｒは設定されない。画素１〜画素４については、黒書き込みが行わる（ステップＳＣ７）。黒書き込みに応じて、画素１〜画素４の回数差Ｄは「０」から「１」に更新される（ステップＳＣ８）。さらに、黒書き込みに応じて、画素１〜画素４の残回数Ｒは「５」から「４」にデクリメントされる（ステップＳＣ９）。これらの処理は、第１６フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第１６フレームにおいてのステップＳＣ８において、画素１〜画素４の回数差Ｄが「５」に更新され、すべての画素について終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。画像ＸＢの書き込みにより、回数差Ｄは、すべての画素について「５」となる。

第１７フレームにおいて、画像ＸＣが設定される（ステップＳＣ１）。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数Ｒが「−５」に設定される（ステップＳＣ６）。すべての画素について、白書き込みが行わる（ステップＳＣ７）。白書き込みに応じて、すべての画素の回数差Ｄは「５」から「４」に更新される（ステップＳＣ８）。さらに、白書き込みに応じて、すべての画素の残回数Ｒは「−５」から「−４」にインクリメントされる（残回数Ｒの絶対値がデクリメントされる）（ステップＳＣ９）。これらの処理は、第２１フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第２１フレームにおいてのステップＳＣ８において、すべての画素の回数差Ｄが「０」に更新され、すべての画素について終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は「０」である。また、画像ＸＣの書き込みにより、回数差Ｄは、すべての画素について「０」となり、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。第２２フレーム以降は、従来と同様のクリーンアップ処理（所定画像表示処理）が行われる。

２−３−６．処理例６
図１７は、処理例６に係る各記憶領域のデータの経時変化を例示した図である。図１７Ａには、階調値Ｎ、光学状態Ｈ、および印加電圧Ｖが図示されている。図１７Ｂには、残回数Ｒ、および回数差Ｄが図示されている。図１７の初期状態は、図８で示したフレームからの連続ではないため、再び第０フレームと表記する。図１７は、複数の画素のうち画素１〜画素８の各記憶領域が示されている。処理例６において、第０フレームにおける各記憶領域のデータは処理例５と同じである。

処理例６において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）、および画像ＸＢ（第２画像の一例）を含む。
画像ＸＡ（現画像）：すべての画素について、Ｘ＝Ｃ
画像ＸＢ（全黒画像）：すべての画素について、Ｘ＝１（第２階調の一例）
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡの場合
Ｄ＜０の場合：黒書き込み
Ｄ＞０の場合：白書き込み
画像ＸＢの場合
Ｄ＜５の場合：黒書き込み
上記以外の場合、書き込みは行わない。
（３）終了条件
画像ＸＡの場合
すべての画素について Ｄ＝０（第１基準値の一例）
画像ＸＢの場合
すべての画素について Ｄ＝５（第２基準値の一例）
すなわちこの例では、まず、すべての画素について、回数差Ｄが「０」に統一される。

第１フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。すべての画素について、Ｘ＝Ｃである。すべての画素について、階調値Ｃと階調値Ｘとが同一である（ステップＳＣ４：ＹＥＳ）ので、残回数Ｒは設定されず、ラインメモリーにデータの書き込みが行われる。画素１および画素６については、Ｄ＜０であるので、黒書き込みが行われる。画素２、画素３、画素７および画素８については、Ｄ＞０であるので、白書き込みが行われる。（以上、ステップＳＣ７）。黒書き込みに応じて、画素１および画素６の回数差Ｄは、「−９」から「−８」に、および「−３」から「−２」に、それぞれ更新される。白書き込みに応じて、画素２、画素３、画素７、および画素８の回数差Ｄは、「１１」から「１０」に、「１」から「０」に、「８」から「７」に、および「５」から「４」にそれぞれ更新される（以上、ステップＳＣ８）。すべての画素について、残回数Ｒが「０」であるので、ステップＳＣ９の処理によっても残回数Ｒは「０」のままである。これらの処理は、第１１フレームにおいてすべての画素について終了条件が満たされるまで繰り返し行われる。

第１１フレームのステップＳＣ８において、画素２の回数差Ｄが「０」に更新され、すべての画素について終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、必ずしもすべての画素について、決められた光学状態（「０」または「５」）になっているわけではない。また、画像ＸＡの書き込みにより、回数差Ｄは、すべての画素について「０」となり、印加電圧の極性バランスがとれた状態になっている。なお、画像ＸＡを書き込んでいる間、すべての画素について残回数Ｒ＝０であるので、ステップＳＣ１１においてＣ＝０に更新される。したがって、第１１フレームの終了時点において、Ｃ１〜Ｃ８＝０である。

第１２フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数Ｒが「５」に設定される（ステップＳＣ６）。すべての画素について、黒書き込みが行わる（ステップＳＣ７）。黒書き込みに応じて、画素１〜画素８の回数差Ｄは「０」から「１」に更新される（ステップＳＣ８）。さらに、黒書き込みに応じて、画素１〜画素８の残回数Ｒは「５」から「４」にデクリメントされる（ステップＳＣ９）。これらの処理は、第１６フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第１６フレームにおいてのステップＳＣ８において、画素１〜画素８の回数差Ｄが「５」に更新され、すべての画素について終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は「５」である。また、画像ＸＢの書き込みにより、回数差Ｄは、すべての画素について「５」となり、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。第１７フレーム以降は、従来と同様のクリーンアップ処理（所定画像表示処理）が行われる。

２−３−７．処理例７
図１８は、処理例７に係る各記憶領域のデータの経時変化を例示した図である。図１８は、複数の画素のうち画素１および画素２の各記憶領域が示されている。処理例７において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡおよび画像ＸＢを含む。
画像ＸＡ：Ｄ＞Ｄｍｉｎの画素について、Ｘ＝０
Ｄ＝Ｄｍｉｎの画素について、Ｘ＝Ｃ
画像ＸＢ（全黒画像）：すべての画素について、Ｘ＝１
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｄ＞Ｄｍｉｎ のとき：白書き込み
画像ＸＢの場合
Ｒ＝０ かつ Ｄ＜５ のとき：黒書き込み
（３）終了条件
画像ＸＡの場合：Ｄｍａｘ＝Ｄｍｉｎ
画像ＸＢの場合：すべての画素についてＤ＝５（またはＤｍｉｎ≧５）
すなわちこの例では、まず、すべて画素について回数差Ｄが、最小値Ｄｍｉｎに統一される。

図１８では、第１フレームから第２０フレームの間にバランス調整処理が行われている。第１フレームから第９フレームの期間は、画像ＸＡが設定される（ステップＳＣ１）。第１０フレームから第２０フレームの期間は、画像ＸＢが設定されている（ステップＳＣ１）。

第１フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。画像ＸＡは、Ｘ１＝０、Ｘ２＝０である。画素２について階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「−５」に設定される（ステップＳＣ６）。画素１については、残回数は変更されない。画素２については、白書き込みが行われる（ステップＳＣ７）。白書き込みに応じて、画素２の回数差Ｄは「３」から「２」に更新される（ステップＳＣ８）。さらに、白書き込みに応じて、画素２の残回数Ｒは「−５」から「−４」にインクリメントされる（残回数Ｒの絶対値がデクリメントされる）（ステップＳＣ９）。これらの処理は、第５フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第５フレームの終了時点において、画素２の回数差Ｄは「−２」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。したがって、画素２の回数差Ｄが最小値「−６」となり終了条件が満たされる第９フレームまで、画素２について白書き込みが繰り返し行われる。

第９フレームのステップＳＣ８において、画素２の回数差Ｄが「−６」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素の光学状態は、白表示の状態である。

第１０フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。画像ＸＢを設定した後は、処理例２における画像ＸＢを設定した後の処理と同様に行われる。画像ＸＡおよび画像ＸＢの書き込みにより、回数差Ｄは、印加電圧の極性バランスがとれた状態になっている。これにより、極性バランスが偏ったままクリーンアップ処理を行う場合と比較して、電気泳動素子１４３の劣化を抑制することができる。

なお、上記の例では、まず、すべて画素について回数差Ｄが、最小値Ｄｍｉｎに統一された。しかし、回数差ＤがＤ＞０の画素は最大値Ｄｍａｘに統一され、Ｄ＜０の画素は最小値Ｄｍｉｎに統一されてもよい。具体的な条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）、画像ＸＢ（第２画像の一例）および画像ＸＣ（第３画像の一例）を含む。
画像ＸＡ：Ｄｍｉｎ＜Ｄ＜０（第１基準値の一例）の画素について、Ｘ＝０（第１階調の一例）
０＜Ｄ＜Ｄｍａｘの画素について、Ｘ＝１（第２階調の一例）
なお、Ｄ＝０の画素については、Ｘ＝０およびＸ＝１のいずれであってもよい。
画像ＸＢ（全白画像）：すべての画素について、Ｘ＝０
画像ＸＣ（全黒画像）：すべての画素について、Ｘ＝１
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢ、画像ＸＣに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｄｍｉｎ＜Ｄ＜０のとき：白書き込み
Ｒ＝０ かつ ０＜Ｄ＜Ｄｍａｘのとき：黒書き込み
画像ＸＢの場合
Ｒ＝０ かつ Ｄ＞０ のとき：白書き込み
画像ＸＣの場合
Ｒ＝０ かつ Ｄ＜５ のとき：黒書き込み
上記以外の場合、書き込みは行わない。
（３）終了条件
画像ＸＡの場合：Ｄ＜０の画素について、Ｄ＝Ｄｍｉｎ
Ｄ＞０の画素について、Ｄ＝Ｄｍａｘ
なお、Ｄ＝０の画素については、画像ＸＡの条件に応じて、Ｄ＝ＤｍｉｎまたはＤ＝Ｄｍａｘのいずれかが用いられる。
画像ＸＢの場合：Ｄｍａｘ≦０（第１基準値の一例）
画像ＸＣの場合：Ｄｍｉｎ≧５（第２基準値の一例）

２−３−８．処理例８
図１９は、処理例８に係る各記憶領域のデータの経時変化を例示した図である。図１９のフレームの番号は、図８で示したフレームからの通し番号で表している。図１９Ａは、第２５フレームから第５９フレームまでの各記憶領域のデータを示している。図１９Ｂは、第６０フレーム以降の各記憶領域のデータを示している。処理例８において、各種の条件は以下のとおりである。
（１）画像Ｘ ＸＡ：反転現画像、ＸＢ：現画像
画像ＸＡおよび画像ＸＢを含む。
画像ＸＡ（反転現画像）：Ｃ＝０の画素について、Ｘ＝１、かつ、Ｃ＝１の画素について、Ｘ＝０
画像ＸＢ（現画像）：すべての画素について、Ｘ＝Ｃ
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｃ＝０ かつ Ｄ＞０ のとき：白書き込み
Ｒ＝０ かつ Ｃ＝１ かつ Ｄ＜５ のとき：黒書き込み
上記以外の場合、書き込みは行わない。
（３）終了条件
画像ＸＡの場合：Ｃ＝０の画素について Ｄ≦０ かつ Ｃ＝１の画素について Ｄ≧５
処理例８特有の条件として、画像ＸＡの場合で終了条件を満たしていない場合は（ステップＳＣ１６：ＮＯ）、コントローラー２０は、画像ＸＡの書き込みが連続して所定回数（例えば８回）行われたか判断する（図示略）。画像ＸＡの書き込みが所定回数に達していない場合、コントローラー２０は、画像ＸＡの書き込みを続行する。画像ＸＡの書き込みが所定回数に達している場合、コントローラー２０は、画像ＸＢを設定する。
画像ＸＢの場合：終了条件（ステップＳＣ１６）の判断は行われない。すべての残回数Ｒが「０」である場合（ステップＳＣ１５：ＹＥＳ）、コントローラー２０は、画像ＸＡを設定する。

図１９では、第２６フレームから第５９フレームの間にバランス調整処理が行われている。処理例８におけるバランス調整処理では、画像ＸＡと画像ＸＢが交互に繰り返し設定される。例えば、第２６フレームから第３３フレームの期間は、画像ＸＡが設定される（ステップＳＣ１）。また、第３４フレームから第３８フレームの期間は、画像ＸＢが設定されている（ステップＳＣ１）。

第２６フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。画像ＸＡの階調値Ｘは、Ｘ１＝１、Ｘ２＝０、Ｘ３＝０、Ｘ４＝１である。処理例４における処理と同様に、画素１および画素４については、黒書き込みが行われ、画素２および画素３ついては、白書き込みが行われる（ステップＳＣ７）。これらの処理は、第３０フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３０フレームの終了時点において、画素１の回数差Ｄは「−４」であり、また、画素２の回数差Ｄは「６」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。画像ＸＡの書き込みは５回であり、８回に達していない。したがって、画像ＸＡの書き込みが８回に達する第３３フレームまで、画素２について白書き込みが繰り返し行われ、画素１について黒書き込みが繰り返し行われる。

第３４フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。画像ＸＢの階調値Ｘは、Ｘ１＝０、Ｘ２＝１、Ｘ３＝１、Ｘ４＝０である。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「５」まは「−５」にそれぞれ設定される（ステップＳＣ６）。画素１および画素４については、白書き込みが行われ、画素２および画素３ついては、黒書き込みが行われる（ステップＳＣ７）。これらの処理は、第３８フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３９フレームにおいて、再び画像ＸＡが設定される（ステップＳＣ１）。第３９フレームから第５９フレームまでは、上述の処理と同様の処理が繰り返し行われる。第５９フレームのステップＳＣ８において、画素１の回数差Ｄが「５」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素は、印加電圧の極性バランスがとれた状態になっている。画像ＸＡと画像ＸＢとを繰り返し交互に設定することにより、同じ極性の電圧が所定回数を超えて印加されることによる電気泳動素子１４３の移動の偏りを抑制することができる。

２−３−９．処理例９
図２０は、処理例９に係る各記憶領域のデータの経時変化を例示した図である。図２０の初期状態は、図８で示したフレームからの連続ではないため、第０フレームと表記する。図２０Ａは、第０フレームから第３０フレームまでの各記憶領域のデータを示している。図２０Ｂは、第３１フレーム以降の各記憶領域のデータを示している。処理例２０において、各種の条件は以下のとおりである。
（１）画像Ｘ
画像ＸＡ（第１画像の一例）および画像ＸＢ（第２画像の一例）を含む。
画像ＸＡ（全黒画像）：すべての画素について、Ｘ＝１（第１階調の一例）
画像ＸＢ（全白画像）：すべての画素について、Ｘ＝０（第２階調の一例）
（２）ステップＳＣ７におけるデータの書き込み条件
画像ＸＡ、画像ＸＢに共通
Ｒ＞０の場合：黒書き込み
Ｒ＜０の場合：白書き込み
画像ＸＡの場合
Ｒ＝０ かつ Ｄ＜５ のとき：黒書き込み
画像ＸＢの場合
Ｒ＝０ かつ Ｄ＞０ のとき：白書き込み
（３）終了条件
画像ＸＡの場合：Ｄｍｉｎ≧５
画像ＸＢの場合：Ｄｍａｘ≦０
処理例９の特有の条件として、終了条件を満たしていない場合は（ステップＳＣ１６：ＮＯ）、コントローラー２０は、画像ＸＡまたは画像ＸＢの書き込みが連続して所定回数（例えば６回）行われたか判断する（図示略）。書き込みが所定回数に達していない場合、コントローラー２０は、画像ＸＡまたは画像ＸＢの書き込みを続行する。書き込みが所定回数に達している場合、コントローラー２０は、画像ＸＢまたは画像ＸＡを設定する。

処理例９のバランス調整処理においては、黒書き込みを開始する場合も、白書き込みを開始する場合も、いずれも残回数の絶対値は３回に設定される。すなわち、黒書き込みにおいては、白表示から黒表示へ変化させるのに要する３回の電圧印加以下の残回数が設定される。また、白書き込みにおいては、白表示から黒表示へ変化させるのに要する５回の電圧印加よりも少ない残回数が設定される。

図２０では、第１フレームから第３０フレームの間にバランス調整処理が行われている。処理例９におけるバランス調整処理では、画像ＸＡと画像ＸＢが交互に繰り返し設定される。例えば、第１フレームから第６フレームの期間は、画像ＸＡが設定される（ステップＳＣ１）。また、第７フレームから第１２フレームの期間は、画像ＸＢが設定されている（ステップＳＣ１）。

第１フレームにおいて、まず、画像ＸＡが設定される（ステップＳＣ１）。画像ＸＡの階調値Ｘは、Ｘ１〜Ｘ４＝１である。画素１および画素４について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「３」に設定される（ステップＳＣ６）。画素１および画素４については、黒書き込みが行われる。これらの処理は、第３フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第３フレームの終了時点において、画素１の回数差Ｄは「−４」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。画像ＸＡの書き込みは３回であり、６回に達していない。したがって、画像ＸＡの書き込みが６回に達する第６フレームまで、画素１について黒書き込みが繰り返し行われる。

第７フレームにおいて、画像ＸＢが設定される（ステップＳＣ１）。画像ＸＢの階調値Ｘは、Ｘ１〜Ｘ４＝０である。すべての画素について、階調値Ｃと階調値Ｘとが異なっており（ステップＳＣ４：ＮＯ）、かつ、残回数Ｒが０である（ステップＳＣ５：ＹＥＳ）ので、残回数が「−３」に設定される（ステップＳＣ６）。画素１〜画素４については、白書き込みが行われる（ステップＳＣ７）。これらの処理は、第９フレームですべての画素についてＲ＝０になるまで（ステップＳＣ１５の条件が満たされるまで）繰り返し行われる。

第９フレームの終了時点において、画素２の回数差Ｄは「８」であり、まだ終了条件は満たされていない（ステップＳＣ１６：ＮＯ）。画像ＸＢの書き込みは３回であり、６回に達していない。したがって、画像ＸＢの書き込みが６回に達する第１２フレームまで、画素２について白書き込みが繰り返し行われる。

第１３フレームにおいて、再び画像ＸＡが設定される（ステップＳＣ１）。第１３フレームから第３０フレームまでは、上述の処理と同様の処理が繰り返し行われる。第３０フレームのステップＳＣ８において、画素１の回数差Ｄが「５」に更新され、終了条件が満たされる（ステップＳＣ１６：ＹＥＳ）。この時点で、すべての画素は、印加電圧の極性バランスがとれた状態になっている。残回数の絶対値を、黒書き込みまたは白書き込みに要する電圧印加回数よりも少なくすることにより、同じ極性の電圧が所定回数を超えて印加されることによる電気泳動素子１４３の移動の偏りを抑制することができる。

３．変形例
本発明は上述の実施形態に限定されるものではなく、種々の形態で実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用いられてもよい。

３−１．変形例１
終了条件は、各々の画素について決められた基準値との関係で判断される場合に限らない。終了条件は、他の画素、例えば隣り合う画素の回数差との関係において判断されるものであってもよい。例えば、Ｄ＝０（第１基準値の一例）である画素と、Ｄ＝１（第２基準値の一例）である画素とが交互に配置されることが終了条件であってもよい。

３−２．変形例２
第１基準値と第２基準値との差（第１の差の一例）は、実施形態に記載した、電圧印加の回数が大きい方の値と等しい場合に限らない。第１基準値と第２基準値との差と、大きい方の回数との差（第２の差の一例）がしきい値以下の場合であってもよい。例えば、処理例１の終了条件について、画像ＸＡの場合、Ｄｍｉｎ≧４の条件で判断されてもよい。

３−３．変形例３
図２１は、変形例３に係る各記憶領域のデータの経時変化を例示した図である。画素１４の光学状態と回数差Ｄの対応関係は、実施形態で説明したものに限定されない。実施形態では、黒表示の画素１４については回数差Ｄが黒書き込みに対応した基準値（例えば「５」）に、白表示の画素１４については回数差Ｄが白書き込みに対応した基準値（例えば「０」）になったときに、最終的な終了条件が満たされたと判断された。しかし、この基準値にオフセットがかけられていてもよい。図２１の例では、正電圧の方向に８回分オフセットがかけられている。すなわち、最終的には、黒表示の画素１４の回数差Ｄが「１３」に、白表示の画素の回数差Ｄが「８」になったときにクリーンアップ処理が終了している。第１１フレームの処理が終了した時点で、画素１および画素２の光学状態は、黒表示の状態である。回数差Ｄは、いずれも「５」となり、印加電圧の極性バランスがとれた状態になっている。この後、画素１および画素２の光学状態が黒表示である第２２フレームから第２９フレームの間に、更に黒電圧の電圧印加が８回（所定の回数の一例）行われている。このように、クリーンアップ処理の終了時の回数差Ｄにオフセットをかけることにより、例えば画像書き換え処理において負極側に回数差Ｄが偏りやすいという傾向がある場合に、画像書き換え処理における回数差Ｄに偏りを低減することができる。

３−４．変形例４
図８で示した画像書き換え動作においては、白書き込みの場合と黒書き込みの場合とで残回数の初期値の絶対値が同一である例を説明したが、白書き込みの場合と黒書き込みの場合とで残回数の初期値が異なっていてもよい。この場合、記憶手段２２は、白書き込み用の初期値と、黒書き込み用の初期値とを記憶している。メモリー制御手段２１は、記憶手段２２から、書き込みの極性に応じた初期値を読み出す。なお、クリーンアップ処理においては、印加電圧の極性バランスをとるため、白書き込みの場合と黒書き込みの場合とで残回数の初期値が同一であることが好ましい。

３−５．変形例５
図８で示した画像書き換え動作においては、白書き込みの場合と黒書き込みの場合とで残回数の初期値が画素１４の光学状態に関わらず一定である例を説明したが、画素１４の光学状態に応じて電圧印加回数（すなわち残回数の初期値）を異ならせてもよい。

３−６．変形例６
コントローラー２０の構成は、図６で例示したものに限定されない。図６の機能を実現できるものであれば、コントローラー２０はどのような構成を有していてもよい。例えば、コントローラー２０は、ラインメモリーに代わり、フレームメモリーまたはドットメモリーを有していてもよい。別の例で、コントローラー２０の機能の一部を、ＣＰＵ３０やＲＡＭ５０等の他の要素が有していてもよい。この場合、電子機器１が全体として、図６で説明した機能を有していればよい。また、コントローラー２０の動作、特に処理の順序は、図７、図９、図１０、及び図１１のフローで説明したものに限定されない。例えば、図７において残回数Ｒを更新する処理（ステップＳＡ１３）は、回数差Ｄを更新する処理（ステップＳＡ１２）の前に行われてもよい。

３−７．他の変形例
電子機器１は、電子ブックリーダーに限定されない。電子機器１は、パーソナルコンピューター、ＰＤＡ（Personal Digital Assistant）、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。

画素１４の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機ＥＬ（Electro Luminescence）素子など、他の表示素子が用いられてもよい。

所定画像表示処理について、ステップＳＤ１７における反復回数は、何回に設定されていてもよい。また、所定画像表示処理自体が行われなくてもよい。
実施形態で説明したパラメーター（例えば、階調数、画素数、電圧値、電圧印加回数など）はあくまで例示であり、本発明はこれに限定されない。

１…電子機器、１０…表示部、１１…第１基板、１２…電気泳動層、１３…第２基板、１４…画素、１５…表示領域、１６…走査線駆動回路、１７…データ線駆動回路、２０…コントローラー、２１…メモリー制御手段、２２…記憶手段、２３…駆動制御手段、３０…ＣＰＵ、４０…ＶＲＡＭ、４１…現在メモリー、４２…次メモリー、４３…残回数メモリー、４４…回数差メモリー、５０…ＲＡＭ、６０…記憶部、７０…入力部、１１１…基板、１１２…接着層、１１３…回路層、１１４…画素電極、１１５…走査線、１１６…データ線、１２１…マイクロカプセル、１２２…バインダー、１３１…共通電極、１３２…フィルム、１４１…トランジスター、１４２…容量、１４３…電気泳動素子

Claims (17)

1. 所定の期間を単位とする複数回の電圧印加により階調が第１階調から第２階調に変化する複数の画素の各々について、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、電圧印加の残回数を記憶した第３メモリー、および前記画素を前記第１階調へ変化させる第１電圧の印加回数と前記第２階調へ変化させる第２電圧の印加回数との差を記憶した第４メモリーへのアクセスを制御するメモリー制御手段と、
   前記複数の画素のうち処理対象となる対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値とが異なり、かつ前記第３メモリーに記憶されている残回数がゼロでない場合、前記対象画素への電圧印加を行わせる制御をする駆動制御手段と
   を有し、
   前記駆動制御手段は、
   前記対象画素について、前記第１メモリーに記憶されている階調値と前記第２メモリーに記憶されている階調値との比較結果および前記第３メモリーに記憶されている残回数が所定の条件を満たした場合に、当該残回数を、前記第２メモリーに記憶されている階調値に応じて決められた設定値に書き換え、
   所定のタイミングで、前記複数の画素の表示状態を初期化するための所定の画像および前記差を調整するための調整画像を前記複数の画素に表示させるクリーンアップ処理を行い、
   前記クリーンアップ処理は、前記差が決められた終了条件を満たすまで前記複数の画素への電圧印加を行わせて前記調整画像を書き込むバランス調整処理を含む
   ことを特徴とする制御装置。
2. 前記調整画像は、
   前記複数の画素のすべての画素の階調が前記第１階調である第１画像、および
   前記複数の画素のすべての画素の階調が前記第２階調である第２画像
   を含み、
   前記終了条件は、
   前記第１画像において、前記第４メモリーに記憶されている差の最小値が前記第１階調に応じて決められた第１基準値以上であり、
   前記第２画像において、前記第４メモリーに記憶されている差の最大値が前記第２階調に応じて決められた第２基準値以下であるという条件である
   ことを特徴とする請求項１に記載の制御装置。
3. 前記調整画像は、
   前記第２メモリーに記憶されている階調値を反転させた階調値で示される第１画像、および
   前記第２メモリーに記憶されている階調値で示される第２画像
   を含み、
   前記終了条件は、
   前記第１画像において、
   前記第２メモリーに記憶されている階調値が第１階調である画素については、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値以上であり、
   前記第２メモリーに記憶されている階調値が第２階調である画素については、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値以下であるという条件であり、
   前記第２画像において、
   前記第２メモリーに記憶されている階調値が第１階調である画素については、前記第４メモリーに記憶されている差が前記第１基準値であり、
   前記第２メモリーに記憶されている階調値が第２階調である画素については、前記第４メモリーに記憶されている差が前記第２基準値であるという条件である
   ことを特徴とする請求項１に記載の制御装置。
4. 前記調整画像は、
   前記第１メモリーに記憶されている階調値を反転させた階調値で示される第１画像
   を含み、
   前記終了条件は、
   前記第１画像において、
   前記第１メモリーに記憶されている階調値が前記第１階調の画素については、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値以下であり、
   前記第１メモリーに記憶されている階調値が前記第２階調の画素については、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値以上であるという条件である
   ことを特徴とする請求項１に記載の制御装置。
5. 前記調整画像は、
   前記複数の画素のすべての画素の階調が前記第１メモリーに記憶されている階調値を示す第１画像、
   前記複数の画素のすべての画素の階調が前記第２階調である第２画像、および
   前記複数の画素のすべての画素の階調が前記第１階調である第３画像
   を含み、
   前記終了条件は、
   前記第１画像において、
   前記第２メモリーに記憶されている階調値が第１階調の画素については、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値であり、
   前記第２メモリーに記憶されている階調値が第２階調の画素については、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値であるという条件であり、
   前記第２画像において、
   すべての画素の前記差が前記第２基準値であるという条件であり、
   前記第３画像において、
   すべての画素の前記差が前記第１基準値であるという条件である
   ことを特徴とする請求項１に記載の制御装置。
6. 前記調整画像は、
   前記複数の画素のすべての画素の階調が前記第１メモリーに記憶されている階調値を示す第１画像、および
   前記複数の画素のすべての画素の階調が前記第２階調である第２画像
   を含み、
   前記終了条件は、
   前記第１画像において、
   前記複数の画素のすべての画素について、前記第４メモリーに記憶されている差が前記第１階調に応じて決められた第１基準値であるという条件であり、
   前記第２画像において、
   前記複数の画素のすべての画素について、前記第４メモリーに記憶されている差が前記第２階調に応じて決められた第２基準値であるという条件である
   ことを特徴とする請求項１に記載の制御装置。
7. 前記調整画像は、
   前記第４メモリーに記憶されている差が、前記第１階調に応じて決められた第１基準値未満でありかつ前記差の最小値より大きい画素については前記第１階調を示し、前記差が前記第１基準値より大きくかつ前記差の最大値未満の画素については前記第２階調を示す第１画像、
   前記複数の画素のすべての画素の階調が前記第１階調である第２画像、および
   前記複数の画素のすべての画素の階調が前記第２階調である第３画像
   を含み、
   前記終了条件は、
   前記第１画像において、
   前記第４メモリーに記憶されている差が前記第１基準値未満である画素については、前記差が前記最小値であり、
   前記第４メモリーに記憶されている差が前記第１基準値より大きい画素については、前記差が前記最大値であるという条件であり、
   前記第２画像において、
   前記第４メモリーに記憶されている差の最大値が前記第１基準値以下であるという条件であり、
   前記第３画像において、
   前記第４メモリーに記憶されている差の最小値が前記第２階調に応じて決められた第２基準値以上であるという条件である
   ことを特徴とする請求項１に記載の制御装置。
8. 前記終了条件は、前記第４メモリーに記憶されている差が、前記第１階調に応じて決められた第１基準値である画素と、前記第２階調に応じて決められた第２基準値である画素とが交互に配置されるという条件である
   ことを特徴とする請求項１に記載の制御装置。
9. 前記終了条件は、同一の画像の書き込みが連続して所定回数行われたという条件をさらに含む
   ことを特徴とする請求項１乃至８のいずれか一項に記載の制御装置。
10. 前記複数の画素の各々は、ａ回の電圧印加で前記第１階調から前記第２階調へ変化し、ｂ回の電圧印加で前記第２階調から前記第１階調へ変化し、
    前記駆動制御手段が前記調整画像を書き込む際、前記メモリー制御手段は、前記第１階調から前記第２階調へと変化させる画素について、ａ回よりも少ない残回数を前記第３メモリーに書き込み、前記第２階調から前記第１階調へと変化させる画素について、ｂ回よりも少ない残回数を前記第３メモリーに書き込む
    ことを特徴とする請求項９に記載の制御装置。
11. 前記複数の画素の各々は、ａ回の電圧印加で前記第１階調から前記第２階調へ変化し、ｂ回の電圧印加で前記第２階調から前記第１階調へ変化し、
    前記第１基準値と前記第２基準値との差は、ａとｂのうち大きいものと等しい
    ことを特徴とする請求項２乃至８のいずれか一項に記載の制御装置。
12. 前記複数の画素の各々は、ａ回の電圧印加で前記第１階調から前記第２階調へ変化し、ｂ回の電圧印加で前記第２階調から前記第１階調へ変化し、
    前記ａ回と前記ｂ回のうち、大きいほうの回数と、前記第１階調に応じて決められた第１基準値と前記第２階調に応じて決められた第２基準値との第１の差について、当該第１の差と前記回数との第２の差がしきい値以下である
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の制御装置。
13. 前記駆動制御手段は、前記クリーンアップ処理において、前記バランス調整処理後であって、各画素の階調が前記第２階調であるときに、更に前記第２電圧の電圧印加を所定の回数行う
    ことを特徴とする請求項１乃至１２のいずれか一項に記載の制御装置。
14. 前記所定の画像は、各画素の階調が前記第１階調である画像と、各画素の階調が前記第２階調である画像とを含む
    ことを特徴とする請求項１乃至１３のいずれか一項に記載の制御装置。
15. 請求項１ないし１４のいずれか一項に記載の制御装置と、
    前記複数の画素と
    を有する電気光学装置。
16. 請求項１５に記載の電気光学装置を有する電子機器。
17. 所定の期間を単位とする複数回の電圧印加により階調が第１階調から第２階調に変化する複数の画素と、制御装置と、現在の階調値を記憶した第１メモリー、次に表示される階調値を記憶した第２メモリー、電圧印加の残回数を記憶した第３メモリー、および前記画素を前記第１階調へ変化させる第１電圧の印加回数と前記第２階調へ変化させる第２電圧の印加回数との差を記憶した第４メモリーとを有する電気光学装置の制御方法であって、
    前記複数の画素のうち処理対象となる対象画素について、前記第３メモリーに記憶されている残回数がゼロ以外の値である場合に、前記制御装置が、当該残回数を、前記第２メモリーに記憶されている階調値に応じて決められた設定値に書き換えるステップと、
    所定のタイミングで、前記複数の画素の表示状態を初期化するための所定の画像および前記差を調整するための調整画像を前記複数の画素に表示させるクリーンアップ処理を前記制御装置が行うステップとを有し、
    前記クリーンアップ処理は、前記差が決められた終了条件を満たすまで前記複数の画素への電圧印加を行わせて前記調整画像を書き込むバランス調整処理を含む
    ことを特徴とする制御方法。

Images