KR20120070767A - 액정표시장치 및 그의 구동 방법 - Google Patents

액정표시장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20120070767A
KR20120070767A KR1020100132212A KR20100132212A KR20120070767A KR 20120070767 A KR20120070767 A KR 20120070767A KR 1020100132212 A KR1020100132212 A KR 1020100132212A KR 20100132212 A KR20100132212 A KR 20100132212A KR 20120070767 A KR20120070767 A KR 20120070767A
Authority
KR
South Korea
Prior art keywords
data
line
line memory
rrb
storing
Prior art date
Application number
KR1020100132212A
Other languages
English (en)
Inventor
김진구
정용채
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100132212A priority Critical patent/KR20120070767A/ko
Publication of KR20120070767A publication Critical patent/KR20120070767A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 메모리의 기록과 독출을 동시에 작용하도록 하여 7/8 라인 분량의 라인 메모리만으로 DRD 방식을 구동할 수 있는 액정표시장치 및 그 구동 방법을 제공하기 위한 것으로, 본 발명에 따른 액정표시장치는, 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널과, 상기 데이터라인들에 데이타 신호를 공급하는 데이터 구동회로와, 상기 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로와, 상기 데이타 구동회로에 데이타 신호를 제공하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비한 DRD 방식의 액정표시장치에 있어서, 상기 타이밍 콘트롤러는, 외부에서 입력되는 RGB 데이타를 홀수번째 게이트 라인에 의해 구동되는 데이타(이하 "RRB 데이타" 라 함)와 짝수번째 게이트 라인에 의해 구동되는 데이타(이하 "GBG 데이타" 라 함)로 구분하여 분배하는 데이타 분배기; 0.375 라인분의 데이타를 저장할 수 있는 제 1 라인 메모리; 0.5 수평 라인분의 데이타를 저장할 수 있는 제 2 라인 메모리; 상기 제 1, 제 2 라인 메모리에서 출력된 데이타 중 하나를 선택하여 상기 데이타 구동회로에 출력하는 멀티플렉서; 데이타 인에이블 신호(DE)에 따라 상기 제 1 라인 메모리에 기록/독출 인에이블 신호 및 어드레스 신호를 출력하여 상기 제 1 라인 메모리에 상기 RRB 데이타가 저장되고 상기 제 1 라인 메모리로부터 저장된 RRB 데이타가 독출되도록 제어하는 제 1 제어신호 발생부; 및 상기 데이타 인에이블 신호(DE)에 따라 상기 제 2 라인 메모리에 기록/독출 인에이블 신호 및 어드레스 신호를 출력하여 상기 제 2 라인 메모리에 상기 GBG 데이타가 저장되고 동시에 상기 제 2 라인 메모리로부터 저장된 RRB 데이타가 독출되도록 제어하는 제 2 제어신호 발생부를 구비하여 구성된 것이다.

Description

액정표시장치 및 그의 구동 방법{Liquid crystal display device and method for driving the same}
본 발명은 DRD(Double Rate Driving) 방식으로 구동되는 액정표시장치에 관한 것으로, 특히 타이밍 콘트롤로의 라인 메모리(Line memory)가 저감된 액정표시장치 및 그의 구동 방법에 관한 것이다.
액정표시장치는 비디오 신호에 대응하여 액정층에 인가되는 전계를 통해 액정층의 광투과율을 제어함으로써 화상을 표시한다. 이러한 액정표시장치는 소형 및 박형화와 저 소비전력의 장점을 가지는 평판 표시장치로서, 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1은 일반적인 액정표시장치의 단위 셀 구성도이고, 도 2는 종래의 DRD(Double Rate Driving) 방식으로 구동되는 액정표시장치의 구성도이다.
액티브 매트릭스 타입의 액정표시장치는, 도 1에 도시한 바와 같이, 디지털 비디오 데이터를 감마기준전압을 기준으로 아날로그 데이터전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여, 데이터전압을 액정셀(Clc)에 충전시킨다. 이를 위해, TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst1)의 일측 전극에 접속된다.
액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다. 스토리지 캐패시터(Cst1)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다. 스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 가변하게 된다.
이러한 액정표시장치는, 게이트라인(GL)들을 구동하기 위한 게이트 드라이브 IC(Intergrated Circuit)와 데이터라인(DL)들을 구동하기 위한 데이터 드라이브 IC를 포함하며, 액정표시장치가 대형화 및 고해상도화 될수록 요구되는 드라이브 IC들의 갯수는 증가하고 있다. 그런데, 데이터 드라이브 IC는 타 소자에 비해 상대적으로 매우 고가이므로, 최근 데이터 드라이브 IC의 갯수를 줄이기 위한 여러 방안들이 제안되고 있다.
상기 방안들 중 하나로써, 도 2에 도시한 바와 같이, 기존 대비 게이트 라인들의 갯수는 2배로 늘리는 대신 데이터라인들의 갯수를 1/2배로 줄여 필요로 하는 데이터 드라이브 IC의 갯수를 반으로 줄여 기존과 동일 해상도를 구현하는 DRD(Double RateDriving) 구동방식이 제안되었다.
DRD 방식으로 구동되는 종래 액정표시장치는, 도 2에 도시한 바와 같이, 하나의 수평라인에 배치된 m(m은 2 이상의 자연수)개의 액정셀들을 두개의 게이트라인들과 m/2개의 데이터라인들을 이용하여 구동시킨다. 이 DRD 방식의 종래 액정표시장치는 플리커를 최소화함과 아울러 소비전력을 줄이기 위해 데이터 드라이브 IC를 수직 2 도트 인버젼 방식으로 구동시킨다. 이에 따라, 데이터라인을 사이에 두고 서로 인접한 두개의 액정셀들은 두개의 게이트라인들에 각각 접속되어 데이터라인을 통해 공급되는 동일 극성의 데이터전압을 충전한다.
예컨대, 특정 프레임에서, 제1 수평라인(HL1)에 배치된 액정셀들 중 제1 데이터라인(D1)에 공유된 R 액정셀과 G 액정셀은 게이트라인들(G1,G2)로부터의 스캔펄스 공급시점에 동기되어 정극성으로 순차 충전되고, 제2 데이터라인(D2)에 공유된 R 액정셀과 B 액정셀은 게이트라인들(G1,G2)로부터의 스캔펄스 공급시점에 동기되어 부극성으로 순차 충전되며, 제3 데이터라인(D3)에 공유된 B 액정셀과 G 액정셀은 게이트라인들(G1,G2)로부터의 스캔펄스 공급시점에 동기되어 정극성으로 순차 충전된다. 도 2에 도시된 화살표 방향은 각 데이터라인들에 접속된 액정셀들의 충전 순서를 나타낸다.
도 3은 도 2의 화살표 방향을 따라 액정셀들이 충전될 때 각 액정셀에서의 충전전압 파형을 보여준다.
도 3을 참조하면, 제 1 또는 제 3 게이트라인(G1,G3)에 접속된 R 액정셀들에는 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)이 인가되고, 제 2 또는 제 4 게이트라인(G2,G4)에 접속된 G 액정셀들에는 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가된다. 또한, 제 1 또는 제 3 게이트라인(G1,G3)에 접속된 B 액정셀들에는 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)이 인가되고, 제 2 또는 제 4 게이트라인(G2,G4)에 접속된 B 액정셀들에는 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가된다. 알려진 바에 의하면, 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀들의 충전량은, 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀들의 충전량에 비해 떨어진다. 이는 부극성 전압(또는 정극성 전압)으로부터 상승(또는 하강)하는 정극성 전압(또는 부극성 전압)의 라이징 타임(rising time)(또는 폴링 타임(falling time))이 긴 반면, 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)의 라이징 타임(또는 폴링 타임)은 상대적으로 짧기 때문이다.
이와 같이, DRD 방식으로 구동하기 위해서,액정표시장치의 타이밍 콘트롤러는, 1 라인분의 데이타를 저장하는 라인 메모리를 2개 구비하여, 하나의 라인 메모리에 저장된 데이타를 읽는(read) 동안 나머지 다른 하나의 라인 메모리에 데이타를 기록(write)한다. 그리고,각 라인 메모리에는 외부에서 입력되는 데이타를 상기 홀수번째 게이트 라인에 의해 구동될 액정셀의 데이타와 짝수번째 게이트 라인에 의해 구동될 액정셀의 데이타로 구분하여 저장한다.
이와 같은 종래의 DRD 구동 방식에서 라인 메모리에 데이타를 read/write하는 방법을 설명하면 다음과 같다.
도 4는 종래의 DRD 구동 방식에서 2 라인 메모리를 구비한 타이밍 제어부의 구성도이고, 도 5는 종래의 DRD 구동 방식에서 라인 메모리에 데이타를 read/write하는 방법을 설명하기 위한 설명도이다.
먼저, 타이밍 콘트롤러는 1수평 라인 데이타를 저장할 수 있는 제 1 라인 메모리(1, 2)와, 상기 제 1, 제 2 라인 메모리(1, 2)에서 출력된 데이타 중 하나를 선택하여 출력하는 멀티플렉서(3)를 구비한다.
상기 제 1, 제 2 라인 메모리(1, 2)는 제 1, 제 2 기록 인에이블 신호(write enable 1, write enable 2)에 따라 입력되는 데이타를 기록하고, 제 1, 제 2 독출 인에이블 신호(read enable 1, read enable 2)에 따라 저장된 데이타를 출력한다.
따라서, 타이밍 콘트롤러는 제 1 라인 메모리(1)에 기록 인에이블 신호(write enable 1)를 출력하여 제 1 라인메모리(1)가 입력되는 1수평 라인분의 데이타를 저장하도록 한다. 그리고, 타이밍 콘트롤러는 상기 제 1 라인 메모리(1)에 1 수평 라인분의 데이타가 저장되면, 상기 제 2 라인 메모리(2)에 기록 인에이블 신호(write enable 2)를 출력하여 제 2 라인메모리(2)가 입력되는 1수평 라인분의 데이타를 저장하다록 함과 동시에, 상기 제 1 라인 메모리(1)에 독출 인에이블 신호(read enable 1)를 출력하여 제 1 라인메모리(1)에 저장된 데이타를 리드하여 출력한다.
또한, 상기 타이밍 콘트롤러는 상기 제 1 라인 메모리(2)에 1 수평 라인분의 데이타가 저장되면, 상기 제 1 라인 메모리(1)에 기록 인에이블 신호(write enable 1)를 다시 출력하여 제 1 라인메모리(1)가 입력되는 1수평 라인분의 데이타를 저장하다록 함과 동시에, 상기 제 2 라인 메모리(2)에 독출 인에이블 신호(read enable 2)를 출력하여 제 2 라인메모리(2)에 저장된 데이타를 리드하여 출력한다. 이와 같은 과정을 반복하여 한 프레임의 데이타를 디스플레이시킨다.
여기서, 도 2에 도시한 바와 같이, 1 수평 라인은 인접한 두개의 게이트라인(G1, G2)에 의해 구동되므로, 상기 제 1, 제2 라인 메모리(1, 2)에는 홀수번째 게이트 라인(G1, G3, G5...)과 짝수번째 게이트 라인(G2, G4, G6,...)에 의해 구동되는 데이타 값으로 구분되어 각각 다른 영역에 저장된다.
이를 구체적으로 설명하면 다음과 같다.
즉, 도 5에 도시한 바와 같이, 첫번째 1 라인분의 데이타가 상술한 바와 같이 게이트 라인(G1)과 게이트 라인(G2)에 의해 구동되는 데이타 값으로 구분되어 상기 제 1 라인 메모리(1)의 각각 다른 영역에 저장된다.
그리고, 두번째 1 라인분의 데이타가, 상술한 바와 같이 게이트 라인(G3)과 게이트 라인(G4)에 의해 구동되는 데이타 값으로 구분되어 상기 제 2 라인 메모리(2)의 각각 다른 영역에 저장됨과 동시에, 상기 제 1 라인 메모리(1)에 저장된 데이타중 상기 게이트 라인(G1)에 의해 구동되는 데이타 값이 먼저 출력되고 이어서 상기 게이트 라인(G2)에 의해 구동되는 데이타이 출력된다.
또한, 세번째 1 라인분의 데이타가, 상술한 바와 같이 게이트 라인(G5)과 게이트 라인(G6)에 의해 구동되는 데이타 값으로 구분되어 상기 제 1 라인 메모리(1)의 각각 다른 영역에 저장됨과 동시에, 상기 제 2 라인 메모리(2)에 저장된 데이타중 상기 게이트 라인(G3)에 의해 구동되는 데이타 값이 먼저 출력되고 이어서 상기 게이트 라인(G4)에 의해 구동되는 데이타 값이 출력된다.
이와 같은 과정을 반복하여 한 프레임의 데이타가 출력되어 표시된다.
그러나, 이와 같은 종래의 DRD 구동 방식의 액정표시장치 및 그 구동 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 1 수평 라인분의 데이타를 기록하는 라인 메모리를 2개 사용한다.
둘째, 1 라인분의 데이타가 들어오면 그 데이타를 바이-패스하지 않고 다른 메모리에 저장하고, 다음 1라인분의 데이타가 입력되는 동안 저장된 데이타를 반으로 나누어서 두번에 걸쳐 출력하며, 저장된 데이타를 출력하는 동안 입력되고 있는 1라인분의 데이타를 또 저장해야 한다.
따라서, 타이밍 콘트롤러를 구성하는 단가가 증가하고, 더불어 소비 전력이 증가하게 된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 메모리의 기록과 독출을 동시에 작용하도록 하여 7/8 라인 분량의 라인 메모리만으로 DRD 방식을 구동할 수 있는 액정표시장치 및 그 구동 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널과, 상기 데이터라인들에 데이타 신호를 공급하는 데이터 구동회로와, 상기 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로와, 상기 데이타 구동회로에 데이타 신호를 제공하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비한 DRD 방식의 액정표시장치에 있어서, 상기 타이밍 콘트롤러는, 외부에서 입력되는 RGB 데이타를 홀수번째 게이트 라인에 의해 구동되는 데이타(이하 "RRB 데이타" 라 함)와 짝수번째 게이트 라인에 의해 구동되는 데이타(이하 "GBG 데이타" 라 함)로 구분하여 분배하는 데이타 분배기; 0.375 라인분의 데이타를 저장할 수 있는 제 1 라인 메모리; 0.5 수평 라인분의 데이타를 저장할 수 있는 제 2 라인 메모리; 상기 제 1, 제 2 라인 메모리에서 출력된 데이타 중 하나를 선택하여 상기 데이타 구동회로에 출력하는 멀티플렉서; 데이타 인에이블 신호(DE)에 따라 상기 제 1 라인 메모리에 기록/독출 인에이블 신호 및 어드레스 신호를 출력하여 상기 제 1 라인 메모리에 상기 RRB 데이타가 저장되고 상기 제 1 라인 메모리로부터 저장된 RRB 데이타가 독출되도록 제어하는 제 1 제어신호 발생부; 및 상기 데이타 인에이블 신호(DE)에 따라 상기 제 2 라인 메모리에 기록/독출 인에이블 신호 및 어드레스 신호를 출력하여 상기 제 2 라인 메모리에 상기 GBG 데이타가 저장되고 동시에 상기 제 2 라인 메모리로부터 저장된 RRB 데이타가 독출되도록 제어하는 제 2 제어신호 발생부를 구비하여 구성됨에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동 방법은, 외부에서 입력되는 RGB 데이타를 홀수번째 게이트 라인에 의해 구동되는 데이타(이하 "RRB 데이타" 라 함)와 짝수번째 게이트 라인에 의해 구동되는 데이타(이하 "GBG 데이타" 라 함)로 구분하여 분배하여, 상기 RRB 데이타를 저장하는 0.375 라인분 용량의 제 1 라인 메모리 및 GBG 데이타를 저장하는 0.5 라인분 용량의 제 2 라인 메모리를 구비한 DRD 방식 액정표시장치의 구동 방법에 있어서, k번째 라인 데이타의 RRB 데이타 중 1/2 라인분의 RRB 데이타를 상기 제 1 라인 메모리에 저장하는 제 1 단계; 2배속으로 상기 제 1 라인 메모리에 저장된 RRB 데이타를 독출함과 동시에, 나머지 RRB 데이타를 상기 제 1 라인 메모리에 저장 및 독출하는 과정을 반복하여 데이타를 출력하는 제 2 단계; 상기 제 2 단계 진행 시, k번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 제 3 단계; 그리고,
상기 제 2 단계 후, 상기 제 2 라인 메모리에 저장된 k번째 라인 데이타의 GBG 데이타를 2배속으로 독출하여 출력하는 제 4 단계를 포함하여 이루어짐에 그 특징이 있다.
여기서, 제 2 단계는, 상기 제 1 라인 메모리에 저장된 1/2 라인분의 RRB 데이타를 2배속으로 순차적으로 독출함과 동시에, 상기 제 1 라인 메모리의 짝수 어드레스 번호에 나머지 1/4 라인분의 RRB 데이타를 저장하는 단계와, 상기 제 1 라인 메모리의 짝수 어드레스 번호에 저장된 1/4 라인분의 데이타를 2배속으로 순차적으로 독출하여 출력함과 동시에 4n(n은 0을 포함한 양의 정수)번째 어드레스에 나머지 1/8 라인분의 RRB 데이타를 저장하는 단계와, 상기 제 1 라인 메모리의 4n번째 어드레스에 저장된 1/8 라인분의 데이타를 2배속으로 순차적으로 독출하여 출력함과 동시에 8n(n은 0을 포함한 양의 정수)번째 어드레스에 나머지 1/16 라인분의 RRB 데이타를 저장하는 단계와, 상기 제 1 라인 메모리의 8n번째 어드레스에 저장된 1/16 라인분의 데이타를 2배속으로 순차적으로 독출하여 출력함과 동시에 16n(n은 0을 포함한 양의 정수)번째 어드레스에 나머지 1/32 라인분의 RRB 데이타를 저장하는 단계와, 상기와 같은 방법으로 독출하고 상기와 같은 규칙으로 어드레스를 부여하여 저장 및 독출함을 반복하여 제 1 라인 메모리를 이용하여, 1/2 라인분의 RRB 데이타를 출력하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기 제 4 단계 진행 시, k+1번째 라인 데이타의 RRB 데이타 중 1/2 라인분의 RRB 데이타를 상기 제 1 라인 메모리에 저장하는 제 5 단계; 2배속으로 상기 제 1 라인 메모리에 저장된 k+1번째 라인 데이타의 RRB 데이타를 독출함과 동시에, 나머지 k+1번째 라인 데이타의 RRB 데이타를 상기 제 1 라인 메모리에 저장 및 독출하는 과정을 반복하여 상기 나머지 k+1번째 라인 데이타를 출력하는 제 6 단계; 상기 제 6 단계 진행 시, 상기 제 4 단계를 진행하면서, 상기 k+1번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 제 7 단계; 그리고, 상기 제 7 단계 후, 상기 제 2 라인 메모리에 저장된 상기 k+1번째 라인 데이타의 GBG 데이타를 2배속의 독출하여 출력하는 제 8 단계를 더 포함함을 특징으로 한다.
상기 제 7 단계에서 상기 k+1번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 방법은, 상기 제 4 단계를 진행하면서, 상기 제 2 라인 메모리의 짝수번째 어드레스 번호에 K+1번째 라인의 GBG 데이타의 1/2를 저장하는 단계와, 상기 제 2 라인 메모리의 홀수번째 어드레스 번호에 K+1번째 라인의 GBG 데이타의 1/2를 저장하는 단계를 구비함을 특징으로 한다.
상기 제 8 단계는, 상기 제 2 라인 메모리의 짝수번째 어드레스 번호에 저장된 K+1번째 라인의 GBG 데이타를 독출한 후, 상기 제 2 라인 메모리의 홀수번째 어드레스 번호에 저장된 K+1번째 라인의 GBG 데이타를 독출함을 특징으로 한다.
상기 제 8 단계 진행 시, k+2번째 라인 데이타의 RRB 데이타 중 1/2 라인분의 RRB 데이타를 상기 제 1 라인 메모리에 저장하는 제 9 단계; 2배속으로 상기 제 1 라인 메모리에 저장된 k+2번째 라인 데이타의 RRB 데이타를 독출함과 동시에, 나머지 k+1번째 라인 데이타의 RRB 데이타를 상기 제 1 라인 메모리에 저장 및 독출하는 과정을 반복하여 상기 나머지 k+2번째 라인 데이타를 출력하는 제 10 단계; 상기 제 10 단계 진행 시, 상기 제 8 단계를 진행하면서, 상기 k+2번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 제 11 단계; 그리고, 상기 제 11 단계 후, 상기 제 2 라인 메모리에 저장된 상기 k+2번째 라인 데이타의 GBG 데이타를 2배속의 독출하여 출력하는 제 12 단계를 더 포함하여 이루어짐을 특징으로 한다.
상기 제 11 단계는, 상기 제 8 단계를 진행하면서, 상기 제 2 라인 메모리의 4n(n은 0을 포함한 양의 정수)번째 어드레스에 K+2번째 라인의 GBG 데이타를 저장하는 단계와, 상기 제 2 라인 메모리의 4n+1(n은 0을 포함한 양의 정수)번째 어드레스에 K+2번째 라인의 일부 GBG 데이타를 저장하는 단계와, 상기 제 2 라인 메모리의 나머지 어드레스 번호에 나머지 K+2번째 라인의 GBG 데이타를 저장하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 그의 구동방법에 있어서는 다음과 같은 효과가 있다.
즉, 본 발명은 메모리의 기록과 독출을 동시에 작용하도록 하여 7/8 라인 분량의 라인 메모리만으로 DRD 방식으로 액정표시장치를 구동하므로, 라인 메모리 용량이 감소되므로 타이밍 콘트롤러를 구성하는 단가가 감소된다.
또한, 메모리 용량이 감소되므로 인하여 소비 전력도 감소하게 된다.
도 1은 일반적인 액정표시장치의 단위 셀 구성도
도 2는 종래의 DRD(Double Rate Driving) 방식으로 구동되는 액정표시장치의 구성도
도 3은 도 2의 화살표 방향을 따라 액정셀들이 충전될 때 각 액정셀에서의 충전전압 파형을 보여준다.
도 4는 종래의 DRD 구동 방식에서 2 라인 메모리를 구비한 타이밍 제어부의 구성도
도 5는 종래의 DRD 구동 방식에서 라인 메모리에 데이타를 read/write하는 방법을 설명하기 위한 설명도
도 6은 본 발명에 따른 DRD 구동 방식에서 0.5 라인 메모리와 0.375 라인 메모리를 구비한 타이밍 제어부의 구성도
도 7은 본 발명에 따른 제 1 라인 메모리의 메모리 용량을 설명하기 위한 설명도
도 8은 본 발명에 따른 DRD 구동 방식에서 라인 메모리에 데이타를 read/write하는 방법을 설명하기 위한 설명도
도 9a 내지 9d는 본 발명에 따른 DRD 구동 방식에서 라인 메모리에 데이타를 read/write할 때 어드레스하는 방법을 설명하기 위한 설명도
상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 그의 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 6은 본 발명에 따른 DRD 구동 방식에서 0.5 라인 메모리와 0.375 라인 메모리를 구비한 타이밍 제어부의 구성도이고, 도 7은 본 발명에 따른 제 1 라인 메모리의 메모리 용량을 설명하기 위한 설명도이다.
먼저, 1 수평 라인은, 도 2에 도시한 바와 같이, 인접한 두개의 게이트라인(G1, G2)에 의해 구동되므로, 설명하기에 편리하도록, 홀수번째 게이트 라인(G1, G3, G5...)에 의해 구동되는 데이타를 "RRB 데이타" 라 하고, 짝수번째 게이트 라인(G2, G4, G6,...)에 의해 구동되는 데이타를 "GBG 데이타" 라고 한다.
타이밍 콘트롤러는, 도 6에 도시한 바와 같이, 0.375 수평 라인분의 데이타를 저장할 수 있는 제 1 라인 메모리(11)와, 0.5 수평 라인분의 데이타를 저장할 수 있는 제 2 라인 메모리(12)와, 상기 제 1, 제 2 라인 메모리(11, 12)에서 출력된 데이타 중 하나를 선택하여 출력하는 멀티플렉서(13)와, 외부에서 입력되는 RGB 데이타를 상기 제 1 라인 메모리(11)에 입력될 데이타(이하 "RRB 데이타"라 함)와 상기 제 2 라인 메모리(12)에 입력될 데이타(이하 "GBG 데이타"라 함)로 구분하여 각각의 제 1, 제 2 라인 메모리(11, 12)에 분배 입력하는 데이타 분배기(14)와, 데이타 인에이블 신호(DE)에 따라 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1), 독출 인에이블 신호(read enable 1) 및 어드레스 신호(adress 1)를 출력하여 상기 제 1 라인 메모리(11)에 상기 1/2 라인분의 RRB 데이타를 1차 저장하고, 상기 1차 저장된 1/2 라인분의 RRB 데이타를 독출함과 동시에 나머지 RRB 데이타를 상기 제 1 라인 메모리(11)에/부터 저장/독출하는 제 1 제어신호 발생부(15)와, 상기 데이타 인에이블 신호(DE)에 따라 상기 제 2 라인 메모리(12)에 기록 인에이블 신호(write enable 2), 독출 인에이블 신호(read enable 2) 및 어드레스 신호(adress 2)를 출력하여 상기 제 2 라인 메모리(12)에 1/2 라인분의 GBG 데이타를 1차 저장하고, 상기 제 2 라인 메모리(12)에 1차 저장된 GBG 데이타를 독출함과 동시에 다음 라인의 GBG 데이타를 상기 제 2 라인 메모리(12)에 저장/독출하는 제 2 제어신호 발생부(16)를 구비하여 구성된다.
여기서, 상기 제 2 라인 메모리(12)에는 실질적으로 0.25 수평 라인분의 데이타만 저장된다.
하지만, 도 7에 도시한 바와 같이, 라인과 라인 사이에는 블랭크(blank)가 존재하고, 데이타 출력 인에이블(DE-half) 신호 사이에도 상기 블랭크의 반에 해당하는 구간이 있다. 이 구간의 길이는 데이타 인에이블(DE)의 길이의 1/2 이하에서 시스템별로 유동적이므로 이에 대처가 가능하게 해야한다. 따라서, 0.25 라인 분의 데이타를 저장하기 위한 제 1 라인 메모리(11)에는 0.25의 1/2인 0.125 라인이 추가로 필요하게 된다. 따라서 상기 제 2 라인 메모리(12)의 필요한 메모리 용량은 0.25 + 0.125 = 0.375 라인이 된다. 결국, 본 발명에서 총 필요한 메모리 용량은 제 1 라인 메모리(11)는 0.375 라인분의 데이타를 저장할 수 있는 메모리이고, 제 2 라인 메모리(12)는 0.5 라인분의 데이타를 저장할 수 있는 용량이 요구된다.
이와 같이 구성된 본 발명에 따른 액정표시장치의 구동 방법을 구체적으로 설명하면 다음과 같다.
도 8은 본 발명에 따른 DRD 구동 방식에서 라인 메모리에 데이타를 read/write하는 방법을 설명하기 위한 설명도이며, 도 9a 내지 9d는 본 발명에 따른 DRD 구동 방식에서 라인 메모리에 데이타를 read/write할 때 어드레스하는 방법을 설명하기 위한 설명도이다.
종래와 마찬가지로, 제 1, 제 2 라인 메모리(11, 12)는 제 1, 제 2 기록 인에이블 신호(write enable 1, write enable 2)에 따라 입력되는 데이타를 기록하고, 제 1, 제 2 독출 인에이블 신호(read enable 1, read enable 2)에 따라 저장된 데이타를 출력한다. 그러나 종래와 다르게 기록/독출의 어드레스가 지정된다. 그리고, 종래의 DRD 구동보다 출력 인에이블(DE-half)를 빠른 타이밍에 출력한다. 즉, 패널상에서의 출력 타이밍이 종래의 DRD보다 반 라인 빠르게 한다.
상기 데이타 분배기(14)는 외부에서 입력되는 RGB 데이타를 상기 "RRB 데이타"와 "GBG 데이타"로 구분하여 배열하고, 상기 "RRB 데이타"는 제 1 라인 메모리(11)에 입력하고, 상기 "GBG 데이타"는 제 2 라인 메모리(12)에 입력한다.
상기 제 1 제어신호 발생부(15)는, 첫번째 1수평 라인분의 데이타 신호가 입력되면, 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1)를 출력하여 상기 제 1 라인메모리(11)에 입력되는 "RRB 데이타" 중 1/2 라인분의 "RRB 데이타"를 저장한다. 그리고, 상기 제 1 라인메모리(11)에 1/2 라인분의 "RRB 데이타"가 저장되면, 상기 제 1 제어신호 발생부(15)는, 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1) 및 독출 인에이블 신호(read enable 1)를 출력하여, 2배속으로 상기 저장된 1/2 라인분의 "RRB 데이타"가 독출되도록 함과 동시에, 나머지 "RRB 데이타"가 상기 제 1 라인 메모리(11)에 저장되도록 하는 과정을 반복하여 "RRB 데이타"를 출력한다.
상기 제 2 제어신호 발생부(16)는, 첫번째 1수평 라인분의 데이타 신호가 입력되면, 제 2 라인 메모리(12)에 기록 인에이블 신호(write enable 2)를 출력하여 상기 제 2 라인메모리(12)에 입력되는 "GBG 데이타"를 저장한다.
상기 제 1 제어신호 발생부(15)가 상기 제 1 라인메모리(11)에 초기 1/2 라인분의 "RRB 데이타"를 저장하고, 상기 제 1 라인 메모리(11)에서 상기 저장된 1/2 라인분의 "RRB 데이타"가 독출되도록 함과 동시에, 나머지 1/2 라인분의 "RRB 데이타"가 상기 제 1 라인 메모리(11)에 저장되도록 하는 어드레스 과정을 설명하면 다음과 같다.
도 9a 내지 9d에서는 한 라인의 데이타가 1280 클럭(clock)이고, 블랭크는 60클럭인 경우, RRB 데이타와 GBG 데이타를 위한 어드레스를 설명한 것이다.
도 9a에 도시한 바와 같이, 한 라인 데이타가 1280 클럭인 경우, RRB 데이타와 GBG 데이타는 각각 640클럭이다. 그리고, RRB 데이타의 1/2 라인분은 320클럭이므로 블랭크 60클럭을 가만하면, 상기 제 1 라인 메모리(11)에 1/2 라인분의 "RRB 데이타"를 저장하기 위해서는 352클럭이 요구된다. 따라서, 352클럭동안 순차적으로 어드레스하여 RRB 데이타의 초기 1/2 라인분의 데이타를 제 1 라인 메모리(11)에 저장한다(A1 구간).
그리고, 이와 같이, 초기 1/2 라인분의 RRB 데이타가 제 1 라인 메모리(11)에 저장되면, 상기 제 1 제어신호 발생부(15)는, 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1) 및 독출 인에이블 신호(read enable 1)를 출력하여, 상기 저장된 1/2 라인분의 "RRB 데이타"가 독출되도록 함과 동시에, 나머지 1/2 라인분의 "RRB 데이타"가 상기 제 1 라인 메모리(11)에 저장되도록 한다.
즉, A2 구간에서, 순차적으로 상기 저장된 1/2 라인분의 "RRB 데이타"를 2배속으로 독출하여 출력하고, 상기 제 1 라인 메모리(11)의 어드레스의 짝수 어드레스 번호(0, 2, 4, ...)에는 독출 후 바로 나머지 1/2 라인분의 "RRB 데이타"가 기록 되도록 한다. A2구간에 "RRB 데이타"의 1/4 라인분이 저장된다.
그리고, A3 구간에서, 순차적으로 상기 제 1 라인 메모리(11)의 짝수 어드레스 번호(0, 2, 4, ...)에 저장된 1/4의 데이타를 2배속으로 독출하여 출력하고, 4n(n은 0을 포함한 양의 정수)(0, 4, 8, ..)번째 어드레스는 나머지 "RRB 데이타"가 기록 되도록 한다. A3구간에 "RRB 데이타"의 1/8 라인분이 저장된다.
A4 구간에서, 순차적으로 상기 제 1 라인 메모리(11)의 4n번째 어드레스(0, 4, 8,...)에 저장된 1/8의 데이타를 2배속으로 독출하여 출력하고, 8n(n은 0을 포함한 양의 정수)번째 어드레스는 나머지 "RRB 데이타"가 기록 되도록 한다. A4구간에 "RRB 데이타"의 1/16 라인분이 저장된다.
A5 구간에서, 순차적으로 상기 제 1 라인 메모리(11)의 8n번째 어드레스(0, 8,...)에 저장된 1/16의 데이타를 2배속으로 독출하여 출력하고, 16n(n은 0을 포함한 양의 정수)번째 어드레스는 나머지 "RRB 데이타"가 기록 되도록 한다. A5구간에 "RRB 데이타"의 1/32 라인분이 저장된다.
상기와 같은 과정을 계속 진행하여, 제 1 라인 메모리(11)를 이용하여, 각 라인 데이타 마다 1/2 라인분의 RRB 데이타를 저장 및 출력한다.
한편, 도 9b에 도시한 바와 같이, 상기 제 2 제어신호 발생부(16)는, 첫번째 1수평 라인분의 데이타 신호가 입력되면, 제 2 라인 메모리(12)에 기록 인에이블 신호(write enable 2)를 출력하여 상기 제 2 라인메모리(12)에 입력되는 "GBG 데이타"를 저장한다.
계속해서, 두번째 1수평 라인분의 데이타 신호가 입력되면, 상술한 바와 같은 방법으로, 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1)를 출력하여 상기 제 1 라인메모리(11)에 입력되는 "RRB 데이타" 중 1/2 라인분의 "RRB 데이타"를 저장한다. 그리고, 상기 제 1 라인메모리(11)에 1/2 라인분의 "RRB 데이타"가 저장되면, 상기 제 1 제어신호 발생부(15)는, 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1) 및 독출 인에이블 신호(read enable 1)를 출력하여, 2배속으로 상기 저장된 1/2 라인분의 "RRB 데이타"가 독출되도록 함과 동시에, 나머지 "RRB 데이타"가 상기 제 1 라인 메모리(11)에 저장되도록 하는 과정을 반복하여 "RRB 데이타"를 출력한다. 상기의 제 1 제어신호 발생부(15) 및 제 1 라인 메모리(11)의 동작은 매 수평 라인의 데이타가 입력될 때마다 동일하다.
그리고, 상기 두번째 1수평 라인분의 데이타 신호가 입력되는 시점에, 상기 제 2 라인 메모리(12)에 저장된 "GBG 데이타"를 출력하고, 이어서 입력된 상기 두번째 1수평 라인분의 "GBG 데이타"를 상기 제 2 라인 메모리(12)에 저장한다.
즉, 도 9c에 도시한 바와 같이, 상기 제 2 제어신호 발생부(16)는, 상기 제 2 라인 메모리(11)에 기록 인에이블 신호(write enable 1) 및 독출 인에이블 신호(read enable 1)를 출력하여, 상기 저장된 1/2 라인분의 "GBG 데이타"를 2배속으로 독출함과 동시에, 두번째 1 수평 라인분의 GBG 데이타를 상기 제 2 라인 메모리(12)에 저장한다.
이를 구체적으로 설명하면, C1 구간에서, 순차적으로 상기 저장된 1/2 라인분의 "GBG 데이타"를 2배속으로 독출하여 출력하고, 상기 제 2 라인 메모리(12)의 짝수번째 어드레스 번호(0, 2, 4, ...)에 두번째 라인의 GBG 데이타의 1/2를 저장하고, C2 구간에 상기 제 2 라인 메모리(12)의 홀수번째 어드레스 번호(1, 3, 5, ...)에 두번째 라인의 GBG 데이타의 1/2를 저장한다.
계속해서, 세번째 1수평 라인분의 데이타 신호가 입력되면, 상술한 바와 같은 방법으로, 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1)를 출력하여 상기 제 1 라인메모리(11)에 입력되는 "RRB 데이타" 중 1/2 라인분의 "RRB 데이타"를 저장한다. 그리고, 상기 제 1 라인메모리(11)에 1/2 라인분의 "RRB 데이타"가 저장되면, 상기 제 1 제어신호 발생부(15)는, 상기 제 1 라인 메모리(11)에 기록 인에이블 신호(write enable 1) 및 독출 인에이블 신호(read enable 1)를 출력하여, 2배속으로 상기 저장된 1/2 라인분의 "RRB 데이타"가 독출되도록 함과 동시에, 나머지 "RRB 데이타"가 상기 제 1 라인 메모리(11)에 저장되도록 하는 과정을 반복하여 "RRB 데이타"를 출력한다.
그리고, 상기 세번째 1수평 라인분의 데이타 신호가 입력되는 시점에, 상기 제 2 라인 메모리(12)에 저장된 두번째 라인 데이타에 해당되는 "GBG 데이타"를 출력하고, 이어서 입력된 상기 세번째 1수평 라인분의 "GBG 데이타"를 상기 제 2 라인 메모리(12)에 저장한다.
즉, 도 9d에 도시한 바와 같이, 상기 제 2 제어신호 발생부(16)는, 상기 제 2 라인 메모리(12)에 독출 인에이블 신호(read enable 2)를 출력하여, 먼저 순차적으로 짝수번째 어드레스 번호(0, 2, 4, ...)에 저장된 GBG 데이타를 독출한 다음, 순차적으로 홀수번째 어드레스 번호(1, 3, 5, ...)에 저장된 GBG 데이타를 2배속으로 독출하여 출력한다. 이와 동시에, 기록 인에이블 신호(write enable 2)를 출력하여, 순차적으로 4n(n은 0을 포함한 양의 정수)번째 어드레스 번호(0, 4, ...)에 세번째 라인의 GBG 데이타를 저장한 다음(D1구간), 4n+1(n은 0을 포함한 양의 정수)번째 어드레스 번호(1, 5, ...)에 세번째 라인의 GBG 데이타를 저장하고(D2구간), 계속해서 나머지 어드레스 번호에 나머지 세번째 라인의 GBG 데이타를 저장한다(D3 및 D4 구간).
이와 같은 과정을 반복하여 입력된 데이타 신호를 7/8 라인 용량의 메모리를 이용하여 DRD 방식으로 액정표시장치를 구동한다.
11, 12: 라인 메모리 13: 멀티플렉서
14: 데이타 분배부 15, 16: 제어신호 발생부

Claims (9)

  1. 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널과, 상기 데이터라인들에 데이타 신호를 공급하는 데이터 구동회로와, 상기 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로와, 상기 데이타 구동회로에 데이타 신호를 제공하고 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러를 구비한 DRD 방식의 액정표시장치에 있어서,
    상기 타이밍 콘트롤러는,
    외부에서 입력되는 RGB 데이타를 홀수번째 게이트 라인에 의해 구동되는 데이타(이하 "RRB 데이타" 라 함)와 짝수번째 게이트 라인에 의해 구동되는 데이타(이하 "GBG 데이타" 라 함)로 구분하여 분배하는 데이타 분배기;
    0.375 라인분의 데이타를 저장할 수 있는 제 1 라인 메모리;
    0.5 수평 라인분의 데이타를 저장할 수 있는 제 2 라인 메모리;
    상기 제 1, 제 2 라인 메모리에서 출력된 데이타 중 하나를 선택하여 상기 데이타 구동회로에 출력하는 멀티플렉서;
    데이타 인에이블 신호(DE)에 따라 상기 제 1 라인 메모리에 기록/독출 인에이블 신호 및 어드레스 신호를 출력하여 상기 제 1 라인 메모리에 상기 RRB 데이타가 저장되고 상기 제 1 라인 메모리로부터 저장된 RRB 데이타가 독출되도록 제어하는 제 1 제어신호 발생부; 및
    상기 데이타 인에이블 신호(DE)에 따라 상기 제 2 라인 메모리에 기록/독출 인에이블 신호 및 어드레스 신호를 출력하여 상기 제 2 라인 메모리에 상기 GBG 데이타가 저장되고 동시에 상기 제 2 라인 메모리로부터 저장된 RRB 데이타가 독출되도록 제어하는 제 2 제어신호 발생부를 구비하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 제어신호 발생부는 각각 제 1, 제 2 라인 메모리에서 데이타 독출 시 2배속으로 독출함을 특징으로 하는 액정표시장치.
  3. 외부에서 입력되는 RGB 데이타를 홀수번째 게이트 라인에 의해 구동되는 데이타(이하 "RRB 데이타" 라 함)와 짝수번째 게이트 라인에 의해 구동되는 데이타(이하 "GBG 데이타" 라 함)로 구분하여 분배하여, 상기 RRB 데이타를 저장하는 0.375 라인분 용량의 제 1 라인 메모리 및 GBG 데이타를 저장하는 0.5 라인분 용량의 제 2 라인 메모리를 구비한 DRD 방식 액정표시장치의 구동 방법에 있어서,
    k번째 라인 데이타의 RRB 데이타 중 1/2 라인분의 RRB 데이타를 상기 제 1 라인 메모리에 저장하는 제 1 단계;
    2배속으로 상기 제 1 라인 메모리에 저장된 RRB 데이타를 독출함과 동시에, 나머지 RRB 데이타를 상기 제 1 라인 메모리에 저장 및 독출하는 과정을 반복하여 데이타를 출력하는 제 2 단계;
    상기 제 2 단계 진행 시, k번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 제 3 단계; 그리고,
    상기 제 2 단계 후, 상기 제 2 라인 메모리에 저장된 k번째 라인 데이타의 GBG 데이타를 2배속으로 독출하여 출력하는 제 4 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 구동 방법.
  4. 제 3 항에 있어서,
    제 2 단계는, 상기 제 1 라인 메모리에 저장된 1/2 라인분의 RRB 데이타를 2배속으로 순차적으로 독출함과 동시에, 상기 제 1 라인 메모리의 짝수 어드레스 번호에 나머지 1/4 라인분의 RRB 데이타를 저장하는 단계와,
    상기 제 1 라인 메모리의 짝수 어드레스 번호에 저장된 1/4 라인분의 데이타를 2배속으로 순차적으로 독출하여 출력함과 동시에 4n(n은 0을 포함한 양의 정수)번째 어드레스에 나머지 1/8 라인분의 RRB 데이타를 저장하는 단계와,
    상기 제 1 라인 메모리의 4n번째 어드레스에 저장된 1/8 라인분의 데이타를 2배속으로 순차적으로 독출하여 출력함과 동시에 8n(n은 0을 포함한 양의 정수)번째 어드레스에 나머지 1/16 라인분의 RRB 데이타를 저장하는 단계와,
    상기 제 1 라인 메모리의 8n번째 어드레스에 저장된 1/16 라인분의 데이타를 2배속으로 순차적으로 독출하여 출력함과 동시에 16n(n은 0을 포함한 양의 정수)번째 어드레스에 나머지 1/32 라인분의 RRB 데이타를 저장하는 단계와,
    상기와 같은 방법으로 독출하고 상기와 같은 규칙으로 어드레스를 부여하여 저장 및 독출함을 반복하여 제 1 라인 메모리를 이용하여, 1/2 라인분의 RRB 데이타를 출력하는 단계를 포함하여 이루어짐을 특징을 하는 액정표시장치의 구동 방법.
  5. 제 3 항에 있어서,
    상기 제 4 단계 진행 시, k+1번째 라인 데이타의 RRB 데이타 중 1/2 라인분의 RRB 데이타를 상기 제 1 라인 메모리에 저장하는 제 5 단계;
    2배속으로 상기 제 1 라인 메모리에 저장된 k+1번째 라인 데이타의 RRB 데이타를 독출함과 동시에, 나머지 k+1번째 라인 데이타의 RRB 데이타를 상기 제 1 라인 메모리에 저장 및 독출하는 과정을 반복하여 상기 나머지 k+1번째 라인 데이타를 출력하는 제 6 단계;
    상기 제 6 단계 진행 시, 상기 제 4 단계를 진행하면서, 상기 k+1번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 제 7 단계; 그리고,
    상기 제 7 단계 후, 상기 제 2 라인 메모리에 저장된 상기 k+1번째 라인 데이타의 GBG 데이타를 2배속의 독출하여 출력하는 제 8 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시장치의 구동 방법.
  6. 제 5 항에 있어서,
    상기 제 7 단계에서 상기 k+1번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 방법은,
    상기 제 4 단계를 진행하면서, 상기 제 2 라인 메모리의 짝수번째 어드레스 번호에 K+1번째 라인의 GBG 데이타의 1/2를 저장하는 단계와,
    상기 제 2 라인 메모리의 홀수번째 어드레스 번호에 K+1번째 라인의 GBG 데이타의 1/2를 저장하는 단계를 구비함을 특징으로 하는 액정표시장치의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제 8 단계는, 상기 제 2 라인 메모리의 짝수번째 어드레스 번호에 저장된 K+1번째 라인의 GBG 데이타를 독출한 후, 상기 제 2 라인 메모리의 홀수번째 어드레스 번호에 저장된 K+1번째 라인의 GBG 데이타를 독출함을 특징으로 하는 액정표시장치의 구동 방법.
  8. 제 5 항에 있어서,
    상기 제 8 단계 진행 시, k+2번째 라인 데이타의 RRB 데이타 중 1/2 라인분의 RRB 데이타를 상기 제 1 라인 메모리에 저장하는 제 9 단계;
    2배속으로 상기 제 1 라인 메모리에 저장된 k+2번째 라인 데이타의 RRB 데이타를 독출함과 동시에, 나머지 k+1번째 라인 데이타의 RRB 데이타를 상기 제 1 라인 메모리에 저장 및 독출하는 과정을 반복하여 상기 나머지 k+2번째 라인 데이타를 출력하는 제 10 단계;
    상기 제 10 단계 진행 시, 상기 제 8 단계를 진행하면서, 상기 k+2번째 라인 데이타의 GBG 데이타를 제 2 라인 메모리에 저장하는 제 11 단계; 그리고,
    상기 제 11 단계 후, 상기 제 2 라인 메모리에 저장된 상기 k+2번째 라인 데이타의 GBG 데이타를 2배속의 독출하여 출력하는 제 12 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 제 11 단계는, 상기 제 8 단계를 진행하면서, 상기 제 2 라인 메모리의 4n(n은 0을 포함한 양의 정수)번째 어드레스에 K+2번째 라인의 GBG 데이타를 저장하는 단계와,
    상기 제 2 라인 메모리의 4n+1(n은 0을 포함한 양의 정수)번째 어드레스에 K+2번째 라인의 일부 GBG 데이타를 저장하는 단계와,
    상기 제 2 라인 메모리의 나머지 어드레스 번호에 나머지 K+2번째 라인의 GBG 데이타를 저장하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 구동 방법.
KR1020100132212A 2010-12-22 2010-12-22 액정표시장치 및 그의 구동 방법 KR20120070767A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100132212A KR20120070767A (ko) 2010-12-22 2010-12-22 액정표시장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100132212A KR20120070767A (ko) 2010-12-22 2010-12-22 액정표시장치 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20120070767A true KR20120070767A (ko) 2012-07-02

Family

ID=46705959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100132212A KR20120070767A (ko) 2010-12-22 2010-12-22 액정표시장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR20120070767A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511128A (zh) * 2016-01-28 2016-04-20 武汉华星光电技术有限公司 显示面板、可快捷修复的多路复用器电路及其修复方法
US9536495B2 (en) 2014-01-31 2017-01-03 Samsung Display Co., Ltd. System for relayed data transmission in a high-speed serial link

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536495B2 (en) 2014-01-31 2017-01-03 Samsung Display Co., Ltd. System for relayed data transmission in a high-speed serial link
CN105511128A (zh) * 2016-01-28 2016-04-20 武汉华星光电技术有限公司 显示面板、可快捷修复的多路复用器电路及其修复方法
CN105511128B (zh) * 2016-01-28 2019-04-26 武汉华星光电技术有限公司 显示面板、可快捷修复的多路复用器电路及其修复方法

Similar Documents

Publication Publication Date Title
CN101196629B (zh) 液晶显示器件及其驱动方法
CN101266742B (zh) 电光装置、电光装置的驱动方法以及电子设备
US7403185B2 (en) Liquid crystal display device and method of driving the same
CN101751885B (zh) 液晶显示设备及其驱动方法
JP4786996B2 (ja) 表示装置
CN102782744B (zh) 显示装置和显示驱动方法
CN102460553B (zh) 显示驱动电路、显示装置和显示驱动方法
CN101520993B (zh) 液晶显示器及其驱动方法
JP4680874B2 (ja) 液晶表示装置及びその駆動方法
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
CN101286289B (zh) 显示装置和驱动该显示装置的方法
KR20140055143A (ko) 표시 장치
KR100933448B1 (ko) 액정표시장치의 구동장치 및 구동방법
US20080224978A1 (en) Liquid crystal display and driving method thereof
KR20160092607A (ko) 쉬프트 레지스터 및 이를 이용한 액정표시장치
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
JP4890756B2 (ja) 信号処理装置及び方法
KR20120070767A (ko) 액정표시장치 및 그의 구동 방법
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR100968568B1 (ko) 신호 처리 장치 및 방법
KR101220206B1 (ko) 액정표시장치의 구동장치 및 이의 구동방법
KR20150078567A (ko) 액정표시장치
JP2005156633A (ja) 液晶表示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination